CN1661583A - 协议转换和仲裁电路、系统及转换和仲裁信号的方法 - Google Patents

协议转换和仲裁电路、系统及转换和仲裁信号的方法 Download PDF

Info

Publication number
CN1661583A
CN1661583A CN2005100509351A CN200510050935A CN1661583A CN 1661583 A CN1661583 A CN 1661583A CN 2005100509351 A CN2005100509351 A CN 2005100509351A CN 200510050935 A CN200510050935 A CN 200510050935A CN 1661583 A CN1661583 A CN 1661583A
Authority
CN
China
Prior art keywords
signal
protocol conversion
control signal
agreement
conversion circuitry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2005100509351A
Other languages
English (en)
Other versions
CN1661583B (zh
Inventor
朴仙熙
朴贤宇
洪根哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1661583A publication Critical patent/CN1661583A/zh
Application granted granted Critical
Publication of CN1661583B publication Critical patent/CN1661583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter

Abstract

一种协议转换和仲裁电路，可以包括：一协议转换电路，用于接收遵守由一主机使用的一第二协议的信号，将所接收的信号转换成遵守由一辅机的内部总线使用的一中间协议的信号；和一转换电路，用于从所述协议转换电路接收经过一次转换的信号，并将该信号转换成遵守由所述辅机使用的一第一协议的信号。

Description

协议转换和仲裁电路、系统及转换 和仲裁信号的方法
技术领域
本发明涉及一种协议转换和仲裁电路、具有该电路的系统以及一种用于转换和仲裁信号的方法。
背景技术
图1的框图示出了根据背景技术的一系统，该系统具有一只有一个端口的存储器控制器。
参见图1，系统板100具有系统110和外部存储器121。系统110包括一存储器控制器111、一先进高性能总线(AHB)114、一APB桥117、一先进周边总线(APB)119、多个AHB主机(master)112和115、一AHB辅机(slave)116和一APB辅机118。
这里，存储器控制器111、AHB114、APB桥117、APB119和多个AHB主机112、AHB主机115、AHB辅机116、和APB辅机118支持(或使用)仅仅一个(或同一)协议，例如先进微控制器总线结构(AMBA)协议。
存储器控制器111控制多个AHB主机112、AHB主机115、AHB辅机116和APB辅机118中的每一个与外部存储器121之间的数据输入和输出。另外，存储器控制器111经过端口113连接到AHB114。每个模块AHB主机112、AHB主机115和AHB辅机116都被连接到AHB114上。这里，AHB114被用做一系统总线。
因此，AHB主机112、AHB主机115、AHB辅机116和APB辅机118中的每一个都可以经过包括系统总线114、经过端口113和输入/输出端口120的存储器控制器111的一个路径向外部存储器121写入数据/从外部存储器121读出数据。由于要向所述外部存储器121写入数据/从所述外部存储器121读出数据，所以，AHB主机112、AHB主机115、AHB辅机116和APB辅机118中的每一个都要使用系统总线114，从而使系统总线114的负载增加，结果是使该系统的整个功能下降。
图2的框图示出了根据背景技术的具有多端口存储器控制器的系统。参看图2，系统板200具有系统210和外部存储器224。系统210包括存储器控制器211、系统总线(AHB)213、APB桥216、APB总线217、多个AHB主机212、AHB主机214、AHB辅机215和HPB辅机218以及多个总线221、...、222。
存储器控制器211具有能够被连接到多个模块中每一个的多个端口220-1到220-n。此后，具有多个端口220-1到220-n的存储器控制器211将被称做“多端口存储器控制器”。
多端口存储器控制器211、系统总线213、APB桥216、APB总线217、AHB主机212、AHB主机214、AHB辅机215和APB辅机218都支持(或使用)仅仅一个(或同一)协议(例如，AMBA协议)。
发明内容
本发明的至少某些实施例提供了具有能够改善系统功能的结构的装置的例子，能够任意支持不同的协议，并可重复使用所制造的几乎不变的模块。
本发明的至少一个实施例提供了一种协议转换和仲裁电路。该电路可以包括：用于接收遵守一主机所使用协议的信号、并将所接收的信号转换成遵守由一辅机系统总线所使用的协议的信号的一协议转换电路；和一转换电路，该转换电路接收所述协议转换电路的输出信号，并将所接收的输出信号转换成遵守由所述辅机使用的协议的信号。
通过下面结合附图对范例性实施例的描述和相关权利要求，本发明的附加特性和优点将会变得更加明显。
附图说明
通过下面结合附图对本发明范例性实施例的详细描述，本发明的上述和其它特性和优点将变得更加明显，其中：
图1的框图示出了根据背景技术仅仅具有一个端口的存储器控制器的系统；
图2的框图示出了根据背景技术具有多端口存储器控制器的系统；
图3的框图示出了根据本发明至少一个实施例的系统，其中，一个协议转换和仲裁电路被连接到一个模块上；
图4的框图示出了根据本发明至少另一个实施例的系统，其中，使用一个相同的协议将一个协议转换和仲裁电路连接到多个模块上；
图5的框图示出了根据本发明至少另一个实施例的系统，其中，使用不同的协议将一个协议转换和仲裁电路连接到多个模块上；
图6的框图示出了根据本发明至少一个实施例的协议转换和仲裁电路；
图7的框图示出了根据本发明至少另一个实施例的协议转换和仲裁电路；
图8示出了根据本发明至少一个实施例的流程，该流程能够解释(至少是部分的)图3所示协议转换和仲裁电路的操作；
图9示出了根据本发明至少一个实施例的流程，该流程能够解释(至少部分的)使主机经过所述协议转换和仲裁电路对外部存储器进行访问的方法；
图10示出了根据本发明至少一个实施例的流程，该流程能够解释(至少部分的)图4和5所示协议转换和仲裁电路的操作；和
图11示出了根据本发明至少一个实施例的流程，该流程能够解释(至少是部分的)使多个主机经过一协议转换和仲裁电路访问一外部存储器的方法；
在参考附图详细描述本发明范例性实施例的同时，本发明可以多种不同形式来实施，其结构不受限于所述范例性实施例。此外，提供所述范例性实施例，以便使本披露更加完整和完全，并将本发明的概念传送给本领域的普通技术人员。为清楚起见，附图的某些部分被放大了，因此，除非特殊说明以外，不能认为附图是按照比例绘制的。在所述附图中，每当在后续附图中出现相同的元件时，使用相同的标号表示。
具体实施方式
下面将通过结合附图解释本发明的范例性实施例来描述本发明。
图3的框图示出了根据本发明至少一实施例的系统，在该系统中，一个协议转换和仲裁电路被连接到一个模块上。
参看图3，系统300包括一多端口存储器控制器；多个模块、即module_1320、module_3 346和module_2 360；多个协议转换和仲裁(或换言之，联络)电路322-1、322-2和322-3；多个协议转换电路340、350和364；一系统总线370和多个总线324、334、336、338、342、348、352、354、356、358、362以及366。另外，系统300具有至少一个数据输入和输出引脚(未示出)，用于使所述数据与至少一个外部存储器(未示出)通信。
此后，连接在多端口存储器控制器310和各相应module_1 320和module_3 346之间的电路322-1和322-2和连接在多端口存储器控制器310和系统总线370之间的电路322-3将被称做协议转换和仲裁电路。所述协议转换和仲裁电路322-1、322-2和322-3可以例如如图6或7所示。
所述协议转换和仲裁电路将遵守在一主机中使用的第二协议将信号转换成遵守在相应辅机内部总线中使用的一中间协议的信号，然后通过一信号控制处理、一信号仲裁处理和/或一信号解码处理再次将经过一次转换的信号转换成遵守在所述辅机中使用的第一协议的信号。
同时，在使用不同协议的模块之间连接的或在使用不同协议的module_2360和系统总线370之间连接的电路将被称做协议转换电路。
因此，这种协议转换电路执行将遵守在一主机中使用的第二协议的信号转换成遵守在相应辅机的内部总线中使用的中间协议的信号的处理。
这里，为了便于解释，假设多端口存储器控制器310使用(或支持)第一协议，module_1 320使用第二协议，module_2 360使用第一协议，module_3346使用第四协议和系统总线370使用第三协议。
多端口存储器控制器310具有多个端口312、314、316和318，并经过系统总线370控制module_1 320、module_3 346和module_2 360以及所述外部存储器中每一个之间的数据通信。协议转换和仲裁电路322-1被连接在一主机(例如，module_1 320)和存储器控制器310的第一端口312之间。
图6的框图示出了根据本发明至少一实施例的协议转换和仲裁电路。参看图6，协议转换和仲裁电路322-1包括协议转换电路326、控制器328、地址解码器330和分配器332。下面参考图8的流程至少部分地解释(根据本发明至少一个实施例的)图3和图6所示协议转换和仲裁电路的操作。
参看图3、6和8，协议转换电路326在步骤801经总线324接收遵守由一主机(例如，module_1 320)使用的第二协议的信号，将所接收的信号转换成遵守由一辅机(例如，存储器控制器310)的内部总线(未示出)使用的协议的信号(CNTR1、DATA和ADD)，并在步骤803将转换后的信号(CNTR1、DATA和ADD)输出给控制器328、地址解码器330和分配器332。
控制器328响应从协议转换电路326输出的控制信号(CNTR1)向地址解码器330和分配器332输出各种控制信号(CNTR4和CNTR5)以分别控制地址解码器330和分配器332。
控制器328包括数据传输控制单元3281、地址解码器控制单元3282、应答控制单元3283和端口分配控制单元3284。
数据传输控制单元3281响应所述控制信号当中至少一个相应控制信号(CNTR1)将从协议转换电路326输出的数据(DATA)传送给分配器332，或者将从分配器332输入的数据(DATA)传送给协议转换电路326。
地址解码器控制单元3282响应所述控制信号当中至少一个相应控制信号(CNTR1)将控制信号(CNTR5)输出给地址解码器330。
应答控制单元3283响应在从协议转换电路326输出的控制信号(CNTR1)当中的至少一个相应控制信号或响应在从分配器332输出的控制信号当中的至少一个相应的控制信号(CNTR3)将一关于要被访问的外部存储器的状态的信息或与数据(DATA)的传送状态相关的信息(AES)传送给协议转换电路326。另外，应答控制单元3283生成一控制信号(CNTR2)以控制协议转换电路326的操作。
端口分配控制单元3284响应在从协议转换电路326输出的控制信号当中的至少一相应控制信号(CNTR1)将控制信号(CNTR4)输出给控制存储器控制器310的多个端口的每一个的操作状态的分配器332。
地址解码器330响应从控制器328输出的控制信号(CNTR5)，解码从协议转换电路326输出的地址(ADD)，作为结果，将信息(MSEL)输出给涉及一主机(例如，module_1 320)意欲访问的所述外部存储器的分配器332。
地址解码器330包括解码单元3301和存储器选择器3302。解码单元3301响应从控制器328输出的控制信号当中的至少一个相应的控制信号(CNTR5)，解码从协议转换电路326输出的一地址(ADD)，和将其结果输出给存储器选择器3302。
存储器选择器3302响应从控制器328的地址解码器控制单元3282输出的控制信号当中的至少一相应控制信号(CNTR5)和解码单元3301的输出信号将信息(MSEL)输出给与一主机(例如，module_1 320)希望访问的所述外部存储器相关的分配器332。由所述外部存储器的数量确定与所述外部存储器相关的信息(MSEL)，例如比特的数量。
分配器332接收从协议转换电路326中输出的一地址(ADD)、数据(DATA)、从控制器328输出控制信号(CNTR4)以及从地址解码器330输出的与所述外部存储器相关的信息(MSEL)，并在这个信息(ADD、DATA、CNTR4和MSEL)的基础上将访问所述外部存储器所需的信号传送给相应的端口312。因此，分配器332具有一转换功能和/或一多路复用功能。
通过控制器328、地址解码器330和分配器332的相互配合操作，遵守由所述辅机的内部总线使用的中间协议并从协议转换电路326输出的的信号(CNTR1、DATA和ADD)被转换成遵守由一辅机(例如，存储器控制器310)使用的协议的信号。控制器328、地址解码器330和分配器332可以被一起描述为一变换电路327。在步骤805，被转换的信号经过总线334和端口312输入给存储器控制器310。
因此，控制器328、地址解码器330和分配器332执行将协议转换电路326的输出信号转换成遵守在存储器控制器310中使用的协议的信号。
因此，在从协议转换和仲裁电路332-1输出的信号的基础上，存储器控制器310访问module_1 320期望访问的外部存储器。
另外，协议转换和仲裁电路322-1的控制器328接收从被访问的外部存储器中读出的数据(DATA)、即遵守存储器控制器310的协议的信号，并经过分配器332和控制器328将所接收的数据(DATA)转换成遵守由其内部总线使用的中间协议的信号，和将经过一次转换的信号输出给协议转换电路326。
协议转换电路326将遵守由存储器控制器311的内部总线使用的中间协议的经一次转换的信号转换成遵守由module_1 320使用的协议的信号，并将该经两次转换的信号输出给所述主机。
协议转换和仲裁电路322-2被连接在module_3 346和存储器控制器310的第二端口314之间。协议转换和仲裁电路322-2经过总线344接收遵守由一主机(例如，module_3 346)使用的第四协议的信号，通过使用一协议转换电路(未示出)将所接收的信号转换成遵守由一辅机(例如，存储器控制器310)的内部总线(未示出)使用的中间协议的信号，经过如上所述的控制器328、地址解码器330和分配器332将经一次转换的信号转换成遵守由存储器控制器310使用的第一协议的信号，然后经过总线342和第二端口314将经两次转换的信号传送给存储器控制器310。因此，module_3 346能够经过对应的端口314而不是例如经过一系统总线370间接访问所预期的外部存储器(未示出)。
另外，协议转换和仲裁电路322-2经过存储器控制器310的第二端口314和总线342接收遵守所述第一协议并已经从被访问的外部存储器中读出的信号，经过分配器332、控制器328和所述地址解码器将所接收的信号转换成遵守在存储器控制器310的系统总线(未示出)中使用的协议的信号，使用一协议转换电路(未示出)再一次将经过转换的信号转换成遵守在module_3346中使用的第四协议的信号，和经过总线344将转换后的信号传送给module_1 320。
协议转换和仲裁电路322-3被连接在存储器控制器310的第三端口316和系统总线370之间。协议转换和仲裁电路322-2经过上述的两步转换处理将遵守在系统总线370中使用的第三协议的信号转换成遵守在存储器控制器310中使用的第一协议的信号，或者将遵守在存储器控制器310中使用的第一协议的信号转换成遵守在系统总线370中使用的第三协议的信号。
图9的流程用于解释使主机经过根据本发明至少一实施例的一协议转换和仲裁电路访问一外部存储器的方法。参见图3、6和9。
下面将解释使主机访问一外部存储器的处理。
为了访问一外部存储器，在步骤901，module_1 320、module_3 346和系统总线370中的每一个分别向协议转换和仲裁电路322_1、322_2和322_3输出遵守由module_1 320、module_3 346和系统总线370使用的协议的信号。
协议转换和仲裁电路322_1、322_2和322_3中每一个的协议转换电路326接收遵守由相应module_1 320、module_3 346和系统总线370使用的协议的信号，并在步骤903，将所接收的信号转换成遵守由存储器控制器310的一内部总线(未示出)使用的协议的信号。
在步骤905，通过控制器328、地址解码器330和分配器332的协调相互作用，从协议转换和仲裁电路322_1、322_2和322_3中每一个的协议转换电路326输出的各种信号(CNTR1、DATA和ADD)再次被转换成遵守由所述辅机(再次，例如存储器控制器310)使用的第一协议的信号。
在所接收到的信号的基础上，存储器控制器310在步骤907访问每个module_1 320、module_3 346和系统总线370都希望访问的一个外部存储器。参看图3，2-3协议转换电路340被连接在module_1 320和系统总线370之间，和协议转换电路340和module_1 320经过总线336被彼此连接到一起。协议转换电路340和系统总线370经过总线338彼此互连。
2-3协议转换电路340将遵守在module_1 320中使用的第二协议的信号转换成遵守在系统总线370中使用的第三协议的信号，并将遵守在系统总线370中使用的第三协议的信号转换成遵守在module_1 320中使用的第二协议的信号。
4-3协议转换电路350被连接在module_3 346和系统总线370之间，总线348连接4-3协议转换电路350和module_3 346。总线345连接4-3协议转换电路350和系统总线370。
4-3协议转换电路350将遵守在module_3 346中使用的第四协议的信号转换成遵守在系统总线370中使用的第三协议的信号，和将遵守在系统总线370中使用的第三协议的信号转换成遵守在module_3 346中使用的第四协议的信号。
1-3协议转换电路364被连接在module_2 360和系统总线370之间，总线358连接存储器控制器310的第四端口318和系统总线370。总线366连接1-3协议转换电路364和系统总线370。
1-3协议转换电路364将遵守在module_2 360中使用的第一协议的信号转换成遵守在系统总线370中使用的第三协议的信号，和将遵守在系统总线370中使用的的第三协议的信号转换成遵守在module_2 360中使用的第一协议的信号。
系统总线370是一片上总线。但是，它并不局限于片上总线。系统总线370可以使用一开放核心(open core)协议或一AMBA协议。但是，系统总线370总线能够使用的协议并不局限于所述开放核心协议或AMBA协议。
因此，由于具有至少一个根据本发明的协议转换和仲裁电路的系统的存储器控制器310能够在同一时间使用不同的协议支持多个module_1 320、module_3 346和系统总线370，并且多个module_1 320、module_3 346和系统总线370中的每一个都能够经过相应的端口312、314和318访问一外部存储器，所以系统300的整个性能都被改善了。
另外，即使当由module_1 320、module_3 346和系统总线370支持的一协议不同于由存储器控制器310支持的一协议时，module_1 320、module_3346和系统总线370中的每一个也都可以被用在该系统中而不必改变设计。因此，module_1 320、module_3 346和系统总线370中的每一个都是可重复使用的。
图4的框图示出了根据本发明至少另一实施例的系统400，其中，一个协议转换和仲裁电路被连接到使用一相同的协议的多个模块module_1 420-1到module_N 420N(这里，N是自然数)上
参看图4，系统400包括存储器控制器310、多个协议转换和仲裁电路424-1和424-2、多个模块(module_1 420-1到module_N 420N)448和462、多个协议转换和仲裁电路438-1到438-N，和466、系统总线370以及多个总线。系统400可以利用半导体芯片来实现。
存储器控制器310具有多个端口412-1到412-N、414、416和418。连接到多个模块(module_1 420-1到module_N 420N)448和462中至少一个和系统总线370的至少一个模块(未示出)控制经过系统总线370向一外部存储器写入数据和\或从一外部存储器读出数据的操作。
这里，为便于解释，假设所述存储器控制器310和模块462使用第一协议，module_420-1到module_N 420N的多个模块使用第二协议，和模块448以及系统总线370使用第三协议。
使用相同协议的多个模块module_1 420-1到module_N 420N中的每一个都经过相应的总线422-1到422-N连接到所述协议转换和仲裁电路424-1的相应左端端口(未示出)上。另外，所述协议转换和仲裁电路424-1的每个右端端口(未示出)经过相应的总线423-1到423-N连接到相应的端口412-1到412-N上。
因此，协议转换和仲裁电路424-1具有与将被连接的模块数量相同数量的左端口和右端端口。
另外，协议转换和仲裁电路424-1具有与将被连接的模块数量相同数量的协议转换电路426-1到426-N，并具有至少一个仲裁器428。
图7的框图示出了根据本发明至少另一实施例的协议转换和仲裁电路。参看图7，协议转换和仲裁电路424-1包括一协议转换电路块426和一传输电路427，其本身还包括一仲裁器428、一控制器430、一地址解码器432和一分配器434。
协议转换块426具有与将被连接的模块相同数量的协议转换电路426-1到426-N。所述协议转换电路426-1到426-N中的每一个都接收遵守由相应主机所使用的协议的信号，并将所接收的信号转换成遵守由相应辅机的内部总线所使用的中间协议的信号。
这里，协议转换电路426-1到426-N中的每一个都与仲裁器428、控制器430、地址解码器432和分配器434相互作用。但是，在图7中，为便于解释起见，仅仅示出了作为整体的协议转换电路块426与仲裁器428、控制器430、地址解码器432和分配器434的相互作用。
仲裁器428基于从协议转换电路块426输出的控制信号输出控制信号(CTR1到CTR4)以控制所述控制器430。
在从协议转换电路块426、即分别从协议转换电路426-1到426-N输出的控制信号(CNTR1)以及从仲裁器428输出的控制信号(CTR1到CTR4)的基础上，控制器430生成用于控制地址解码器432的控制信号(CNTR5)和用于控制仲裁器434的控制信号(CNTR4)。控制器430包括数据传输控制单元4301、地址解码控制单元4302、应答控制单元4303和端口分配控制单元4304。
数据传输控制单元4301响应从协议转换电路块426输出的控制信号当中的至少一个相应控制信号(CNTR1)和从仲裁器428输出的控制信号(CTR1)，将从协议转换电路426-1到426-N中每一个输出的数据(DATA)传送给分配器434，或者将从分配器434输入的数据(DATA)传送给相应的协议转换电路426-1到426-N。
地址解码控制单元4302响应控制信号当中的至少一个控制信号(CNRT1)和从仲裁器428输出的控制信号(CTR2)向地址解码器432输出一控制信号(CNTR5)以控制所述地址解码器432的操作。
应答控制器4303响应从协议转换电路块426输出的控制信号当中的至少一个相应控制信号(CNTR1)和从仲裁器428输出的控制信号(CRT3)、或响应从仲裁器434输出的控制信号当中的至少一个相应控制信号向协议转换电路块426传送关于将被访问的外部存储器状态的信息或与数据(DATA)的传送状态相关的信息(RES)。另外，应答控制单元4303生成控制信号(CNTR2)以控制所述协议转换电路块426的操作。
端口分配控制单元4304基于从协议转换电路块426输出的控制信号当中的至少一个相应控制信号(CNTR1)和从仲裁器428输出的控制信号(CTR4)向分配器434输出用于控制存储器控制器310的端口操作状态的控制信号(CNTR4)。即，端口分配控制单元4304执行一功能以选择将被一相应主机使用的相应端口。
地址解码器432响应从控制器430输出的控制信号(CNTR5)解码从协议转换电路块426输出的地址(ADD)，并作为结果，向与由仲裁器428给出优先权的一主机希望访问的一外部存储器相关的分配器434输出信息(MSEL)。
地址解码器432包括解码单元4321和存储器选择器4322。解码单元4321响应从控制器430输出的控制信号当中的至少一个相应控制信号(CNTR5)解码从协议转换电路块426输出的地址(ADD)，并向存储器选择器4322输出其结果。
存储器选择器4322基于从控制器430输出的控制信号当中的至少一个相应控制信号(CNTR5)和解码单元4321的输出信号向与由所述仲裁器428给出优先权的主机希望访问的所述外部存储器有关的分配器434输出信息(MSEL)。由所述外部存储器的数量确定例如是比特数量的与所述外部存储器相关的信息。
分配器434接收从协议转换电路块326输出的地址(ADD)、从控制器430输出的数据(DATA)和控制信号(CNTR4)以及从地址解码器432输出的与所述外部存储器相关的信息(MSEL)，并在这些信号(ADD、DATA、CNTR4和MSEL)的基础上将用于访问所述外部存储器的信号传送给辅机的一相应端口。因此，分配器434具有一转换功能和/或一多路复用功能。
通过控制器328、地址解码器330和分配器332的协同操作，从协议转换电路块426输出的信号(CNTR1、DATA和ADD)被转换成遵守在所述辅机中使用的协议的信号，并且转换后的信号经过相应的总线334和端口312被输入给存储器控制器310。因此，所述辅机基于从协议转换电路块426输出的信号访问所述主机希望访问的外部存储器。
参看图4和7，协议转换和仲裁电路424-1经过总线422-1接收遵守由主机(例如module_1 420-1)使用的第二协议的信号，使用协议转换电路426-1将所接收的信号转换成遵守由一辅机(例如，存储器控制器310)的内部总线(未示出)使用的中间协议的信号，利用仲裁器428、控制器430、地址解码器432和分配器434将转换后的信号再次转换成遵守在存储器控制器310中使用的第一协议的信号，并经过存储器控制器310的相应端口(例如，421-1)将转换后的信号输出给存储器控制器310。
协议转换和仲裁电路424-1经过相应的第一端口412-1和总线423-1接收从由所述主机420-1访问的(或换言之，请求的)外部存储器输出的数据，通过使用控制器430、地址解码器432和分配器434将所接收的数据转换成遵守在存储器控制器310的系统总线(未示出)中使用的中间协议的信号，并使用协议转换电路426-1将转换后的信号再次转换成遵守在module_1420-1中使用的第二协议的信号，和经过总线422-1向module_1 420-1传送经过两次转换的信号。
此外，协议转换和仲裁电路424-1经过总线422-N接收遵守由一主机(例如，module_N 420-N)使用的第二协议的信号，通过使用协议转换电路426-N将所接收的信号转换成遵守由一辅机(例如，存储器控制器310)的内部总线(未示出)使用的第一协议的信号，通过使用仲裁器428、控制器430、地址解码器432和分配器434将该转换后的信号再次转换成遵守在存储器控制器310中使用的第一协议的信号，并经过存储器控制器310的相应端口(例如，412-N)将经过两次转换的信号输出给所述存储器控制器310。
此外，协议转换和仲裁电路424-1经过相应的第N端口412-N和总线423-N接收从由module_N 420-N访问的外部存储器输出的数据，使用控制器430、地址解码器432和分配器434将所接收的数据转换成由存储器控制器310的内部总线(未示出)使用的第二协议的信号，并使用协议转换电路426-N将该经过转换的信号再次转换成遵守在module_N 420-N中使用的第二协议的信号，和经过总线422-N将经过两次转换的信号传送给module_N 420-N。
协议转换和仲裁电路424-2的第一端口和存储器控制器310的第(N+1)端口418经过总线454彼此连接到一起，协议转换和仲裁电路424-2的第二端口和存储器控制器310的第(N+N)端口416经过总线456连接，协议转换和仲裁电路424-2的第三端口和系统总线370经过总线458连接，和协议转换和仲裁电路424-2的第四端口和模块488经过总线452连接。
协议转换和仲裁电路422-2的操作基本与协议转换和仲裁电路422-1的操作相同。即，协议转换和仲裁电路424-2接收遵守第一协议的信号，经过上述两步转换处理，将所接收的信号转换成遵守在系统总线370中使用的第三协议的信号，并将转换后的信号传送给系统总线370。
另外，协议转换和仲裁电路424-2接收遵守在系统总线370中使用的第三协议的信号，经过上述两步转换处理，将所接收的信号转换成遵守在存储器控制器310中使用的第一协议的信号，并经过相应的端口416和418将转换后的信号传送给存储器控制器310。
此外，协议转换和仲裁电路424-2将遵守在存储器控制器310中使用的第一协议的信号转换成遵守在模块448中使用的第三协议的信号，并将遵守在模块440中使用的第三协议的信号转换成遵守在存储器控制器310中使用的第一协议的信号。因此，根据本发明的协议转换和仲裁电路424-2具有转换协议的功能和鉴定同时从模块448和系统总线370输出的信号的功能。
2-3协议转换电路438-1经过相应的总线436和440被连接在module_1420-1和系统总线370之间，并将遵守第二协议的信号转换成遵守第三协议的信号，或将遵守第三协议的信号转换成遵守第二协议的信号。
类似的，2-3协议转换电路438-N经过相应的总线442和446被连接在module_N 420-N和系统总线370之间，并将遵守第二协议的信号转换成遵守第三协议的信号，或将遵守第三协议的信号转换成遵守第二协议的信号。
使用第三协议的模块448经过相应的总线450和452连接在系统总线370及协议转换和仲裁电路424-2之间。
使用第一协议的模块462经过相应的总线460和464连接在存储器控制器310的第(N+3)端口414和1-3协议转换电路466之间。
1-3协议转换电路466经过相应的总线464和468连接在模块462和系统总线370之间，并将遵守所述第一协议的的信号转换成遵守第三协议的信号，或将遵守第三协议的信号转换成遵守第一协议的信号。
因此，具有根据本发明的协议转换和仲裁电路的系统的module_1 420-1到module_N 420-N、模块448和模块462中的每一个都能够在不使用系统总线370的情况下访问外部存储器。结果是，改善了所述系统的整个操作。
图5的框图示出了根据本发明至少另一个实施例的系统500，其中一个协议转换和仲裁电路被连接到使用不同的协议的多个模块上。
参看图5，系统500包括存储器控制器310、系统总线370、协议转换和仲裁电路424-1、多个模块，即module_1 516-1到module_N 516-N和模块530、多个协议转换电路522_1到522-N和534、以及多个总线。系统500可以利用一半导体芯片来实现。
存储器控制器310具有多个端口512-1到512-N和514。假设存储器控制器310和模块530使用第一协议，多个module_1 516-1到module_N 516-N使用彼此互不相同的协议，和系统总线370使用第三协议。
多个模块module_1 516-1到module_N 516-N经过相应的总线518-1到518-N分别连接到协议转换和仲裁电路424-1的左边端口(未示出)。存储器控制器310的端口512-1到512-N经过相应的总线526-1到526-N分别连接到协议转换和仲裁电路424-1的右边端口(未示出)。
下面将至少部分地参考图10的流程解释(根据本发明至少一个实施例的)图4和5所示的协议转换和仲裁电路的操作。
参看图5、7和10，协议转换和仲裁电路424-1的协议转换电路426-1到426-N中的每一个在步骤1001接收遵守在相应module_1 516-1到module_N 516-N中使用的一协议的信号。
在步骤1003，协议转换电路426-1到426-N中的每一个将所接收的信号转换成遵守由一辅机(例如，存储器控制器310)的内部总线(未示出)使用的协议的信号，并输出转换后的信号(CNTR1、DATA和ADD)。
从协议转换电路426-1到426-N中每一个输出的信号(CNTR1、DATA和ADD)通过仲裁器428、控制器430、地址解码器432和分配器434的相互协作、即经过控制、仲裁和解码被转换成在存储器控制器310中使用的所述第一协议的信号。在步骤1005，转换后的信号经过相应的端口输入给存储器控制器310。
图11的流程用于解释多个主机经过本发明至少一实施例的协议转换和仲裁电路访问一外部存储器的方法。下面将参看图5、7和11解释主机module_1 516-1访问SRAMO的操作。
例如，在下面的描述中假设：外部存储器由SRAM0、SRAM1、SDRAM0和SDRAM1形成；SRAM0使用由0x00000000到0x1FFFFFFF表示的一地址区域；SRAM1使用由0x20000000到0x3FFFFFFF表示的一地址区域；SDRAM0使用由0x40000000到0x5FFFFFFF表示的一地址区域；SDRAM1使用由0x60000000到0x7FFFFFFF表示的地址区域；仲裁器428给出module_1 516-1的优先级；和第一module_1 516-1输出地址0x10000000。
为了访问相应的外部存储器，在步骤1101，连接到模块module_1 516-1到module_N 516-N和系统总线370中每一个的至少一个主机(未示出)经由相应的总线将遵守由所述主机使用的协议的信号输出给协议转换和仲裁电路424-1。
在步骤1103，协议转换电路426-1到426-N的每一个将所接收的信号转换成遵守由存储器控制器310的内部总线(未示出)使用的第一协议的信号，并输出转换后的信号(CNTR1、DATA和ADD)。
仲裁器428接收从协议转换电路426-1到426-N的每一个输出的信号(CNTR1)，并基于所接收到的信号(CNTR1)将存储器控制器310使用的优先权给予module_1 516-1。
地址解码器432基于从控制器430输出的控制信号(CNTR5)和从module_1 516-0输出的地址(ADD＝0x10000000)将与预期访问的SRAM0相关的信息(MSEL)传送给分配器434。
分配器434基于从控制器430输出的各个信号(DATA、CNTR4和MSEL)将与预期访问的SRAM0相关的各种信号经过存储器控制器310的相应端口(例如，512-1)传送给存储器控制器310。
即，在步骤1105，仲裁器428、控制器430、地址解码器432和分配器434基于控制信号(CNTR1、CNTR4、CNTR5和MSEL)仲裁从协议转换电路426-1到426-N的每一个输出的信号，在步骤1105根据仲裁结果解码所述地址(ADD)，并经过相应的端口将遵守在存储器控制器310中使用的协议的信号传送给存储器控制器310。
在步骤1107，存储器控制器310能够基于遵守(已经由协议转换和仲裁电路424-1进行了协议转换的)所述协议的信号访问相应module_1 516-1希望访问的外部存储器(SRAM0)。因此，在不使用系统总线370的情况下，module_1516-1能够经过存储器控制器310访问所希望的外部存储器。
因此，系统，例如500，的系统总线370的负荷减小了，从而使整个系统的性能提高了。另外，即使当使用(或支持)不同协议的至少一个模块被期望用在一系统中时，该模块也能够被直接用在该系统中而不必改变所述模块的设计或修改所述设计。
在具有多端口存储器控制器和至少一个上述协议转换和仲裁电路的系统中，多个模块中的每一个都能够在不使用所述系统总线的情况下经过所述多端口存储器控制器向所述外部存储器传送数据和/或从所述外部存储器接收数据，从而使数据的处理时间减少。因此，由于系统总线的负荷降低，所以系统的性能提高了。
另外，由于支持不同协议的多个模块能够同时被分别连接到所述多端口存储器控制器的相应端口上，所以，可以直接使用传统的模块而不必改变设计。由于可以不加改变地使用传统的模块，所以，可以缩短设计系统所需的时间。
虽然参考范例性实施例对本发明做出了具体的示出和描述，但本领域技术人员应当理解，在不脱离本发明的精神和范围的前提下在形式和细节方面可以做出各种改变。

Claims (19)

1.一种协议转换和仲裁电路，包括：
一协议转换电路，用于接收遵守由一主机使用的第二协议的信号，并将所接收的信号转换成遵守由一辅机的内部总线使用的一中间协议的信号；和
一转换电路，用于从所述协议转换电路接收所述经过一次转换的信号，并将该经过一次转换的信号转换成遵守由所述辅机使用的第一协议的信号。
2.根据权利要求1所述的协议转换和仲裁电路，其中，所述转换电路包括：
一控制器，用于接收从所述协议转换电路输出的控制信号和数据，并应答地提供地址解码器控制信号；
一地址解码器，用于响应所述地址解码器控制信号解码从所述协议转换电路输出的地址和提供与所述主机希望访问的一外部存储器相关的信息；和
一分配器，用于接收从所述协议转换电路输出的地址、从所述控制器输出的控制信号和数据和来自所述地址解码器的与所述外部存储器相关的信息，并在此基础上，提供遵守由所述辅机使用的所述第一协议的信号。
3.根据权利要求2所述的协议转换和仲裁电路，其中，所述控制器包括：
一数据传输控制器，用于响应来自所述协议转换电路的控制信号当中的至少一个第一控制信号，将来自所述协议转换电路的数据传送给所述分配器，或将来自所述分配器的数据传送给所述协议转换电路；
一地址解码器控制器，用于响应来自所述协议转换电路的控制信号当中的至少一个第二控制信号，提供所述地址解码器控制信号；
一应答控制器，用于响应来自所述协议转换电路的控制信号当中的至少一个第三控制信号，或响应来自所述分配器的控制信号当中的至少一个控制信号，接收与所述主机希望访问的所述外部存储器的状态相关的信息，并将所接收的信息传送给所述协议转换电路；和
一端口分配器控制器，用于响应来自所述协议转换电路的控制信号当中的至少一个第四个控制信号，产生用于控制所述分配器操作的控制信号。
4.一种信号转换和仲裁方法，包括：
接收遵守由一主机使用的的一第二协议的信号；
将所接收的信号转换成遵守由一辅机的内部总线使用的一中间协议的信号；和
将经一次转换的信号解码和变换成遵守由所所述辅机使用的第一协议的信号。
5.根据权利要求4所述的信号转换和仲裁方法，其中：
所述转换包括提供至少一个第一控制信号和一地址；和
所述解码包括：
响应至少一个第一控制信号提供地址解码器控制信号；
在所述地址解码器控制信号的基础上解码所述地址并提供与所述主机希望访问的所述外部存储器相关的信息。
6.一种主机经过一辅机访问一外部存储器的方法，包括：
为了访问所述外部存储器，所述主机提供遵守由所述主机使用的一第二协议的信号；
接收遵守所述第二协议的信号，和将所接收的信号转换成遵守由所述辅机的一内部总线使用的一中间协议的信号；
对经过一次转换的信号进行解码并将其转换成遵守由所述辅机使用的第一协议的信号；和
所述辅机在遵守由所述辅机使用的所述第一协议的信号的基础上访问所述外部存储器。
7.一种协议转换和仲裁电路，包括：
多个协议转换电路；和
一转换电路，用于接收来自所述多个协议转换电路中的每一个的信号，对所接收的信号进行仲裁，和将经过仲裁的信号转换成遵守由所述辅机使用的第一协议的信号；
多个协议转换电路中的每一个分别接收遵守由相应主机使用的第二协议的一情况的信号，并将所接收的信号转换成遵守由所述辅机的一内部总线使用的一中间协议的信号并将该信号输出给所述转换电路。
8.根据权利要求7所述的协议转换和仲裁电路，其中，所述转换电路包括：
一仲裁器，其接收来自所述协议转换电路的每一个的至少一个第一控制信号，并在此基础上产生仲裁控制信号；
一控制器，其接收来自所述仲裁器的第二控制信号和来自所述协议转换电路的每一个的其它控制信号，将数据从其输入端传送给其输出端，和产生地址解码器控制信号；
一地址解码器，响应所述地址解码器信号，对来自所述协议转换电路当中与所述信号对应的所述协议转换电路的地址进行解码，并输出与一外部存储器相关的信息，和
一分配器，在所述解码的地址、从所述控制器输出的地址解码器控制信号和数据、以及来自所述地址解码器的与所述外部存储器相关的信息的基础上，输出来自所述协议转换电路的信号的转换版本，所述转换版本遵守由所述辅机使用的所述中间协议。
9.根据权利要求8所述的协议转换和仲裁电路，其中，所述控制器包括：
一数据传输控制单元，其响应第一个所述第二控制信号，将数据从相应的协议转换电路传送给所述分配器，或将数据从所述分配器传送给所述相应的协议转换电路；
一地址解码器控制单元，其响应第二个所述第二控制信号，输出所述地址解码器控制信号；
一应答控制单元，其响应第三个所述第二控制信号，或响应从所述仲裁器输出的多个控制信号当中的至少一个控制信号，接收与所述外部存储器相关的信息，并将所接收的信息传送给所述协议转换电路；和
一端口分配控制器，其响应第四个所述第二控制信号，产生用于控制所述分配器的输入和输出端口的操作的控制信号。
10.一种信号转换和仲裁方法，包括：
多个协议转换电路中的每一个分别接收遵守与所述协议转换电路对应的一主机使用的一第二协议的一情况的信号；
所述协议转换电路中的每一个将所接收的信号转换成遵守由一辅机的内部总线使用的一中间协议的信号；和
在来自所述多个协议转换电路的控制信号的基础上分别仲裁经过转换的信号，在所述仲裁结果的基础上解码，和将经过仲裁的信号转换成遵守由所述辅机使用的协议的信号。
11.一种一主机经过一相应的辅机对一外部存储器进行访问的方法，包括：
多个主机中的每一个分别提供遵守由相应的主机使用的第二协议的一情况的信号以便对所述外部存储器进行访问；
多个协议转换电路中的每一个分别接收遵守由相应主机使用的所述第二协议的一情况的信号，并将所接收的信号转换成遵守由所述辅机的一内部总线使用的一中间协议的信号；
将经过一次转换的信号转换成遵守由所述辅机使用的第一协议的信号；和
所述辅机在遵守所述辅机使用的第一协议的基础上访问所述外部存储器。
12.一种协议转换和仲裁电路，包括：
多个协议转换电路，其分别接收遵守由相应主机使用的一第二协议的一情况的信号，所述多个协议转换电路中的每一个可操作地将所接收的信号转换成遵守由所述辅机的一内部总线使用的一中间协议的信号；
一仲裁器，其接收从所述多个协议转换电路中的每一个输出的经过一次转换的信号，并在所接收信号的基础上输出第二控制信号；和
一转换电路，其在来自所述多个协议转换电路的每一个的第一控制信号和来自所述仲裁器的所述第二控制信号的基础上将经过一次转换的信号转换成遵守由所述辅机使用的一第一协议的信号。
13.根据权利要求12所述的协议转换和仲裁电路，其中，所述转换电路包括：
一控制器，在所述第二控制信号和所述第一控制信号的基础上，将数据从其输入端传送到其输出端，并产生地址解码器控制信号；
一地址解码器，响应所述地址解码器控制信号，解码来自所述多个协议转换电路的相应一个的地址，并输出与相应主机希望访问的一外部存储器相关的信息；和
一分配器，在从相应的协议转换电路输出的所述地址、从所述控制器输出的所述控制信号和数据、和从所述地址解码器输出的与所述外部存储器相关的信息的基础上，提供遵守由所述辅机使用的一第一协议的信号。
14.一种包括具有多个端口的一存储器控制器、一主机和一系统总线的系统，该系统包括：
第一联络电路，该电路被连接在所述多个端口中的第一个端口和所述主机之间；和
第二联络电路，该电路被连接在所述多个端口的第二个端口和所述系统总线之间；
其中，所述第一联络电路包括：
一第一协议转换电路，接收遵守由所述主机使用的一第二协议的信号，并将所接收的信号转换成遵守由所述存储器控制器的一内部总线使用的一内部协议的信号；和
一第一转换电路，用于将来自所述第一协议转换电路的一次转换后的信号转换成遵守在所述存储器控制器中使用的一第一协议的信号，和
所述第二联络电路包括：
一第二协议转换电路，接收遵守由所述系统总线使用的所述第三协议的信号，并将所接收的信号转换成遵守由所述存储器控制器的所述内部总线使用的一内部协议的信号；和
一第二转换电路，用于将来自所述第二协议转换电路的一次转换后的信号转换成由所述存储器控制器使用的所述第一协议的信号。
15.根据权利要求14所述的系统，其中，所述第一转换电路包括：
一控制器，用于接收从所述第一协议转换电路输出的控制信号和数据，并响应控制信号当中的至少一个信号，提供地址解码器控制信号；
一地址解码器，用于响应所述地址解码器控制信号，解码来自所述第一协议转换电路的地址并输出与所述主机希望访问的一外部存储器相关的信息；和
一分配器，用于接收所述地址、所述控制信号和数据输出以及从所述地址解码器输出的与所述外部存储器相关的信息，并在此基础上提供遵守由所述存储器控制器使用的所述第一协议的信号。
16.一种系统，包括：
一具有多个端口的存储器控制器；
一系统总线；
多个主机；
一具有多个端口的联络电路；
分别连接在所述存储器控制器的多个端口和所述多个协议转换和仲裁电路的多个端口中所选择的一个之间的多个总线；和
多个连接在所述多个主机和所述协议转换和仲裁电路的多个端口中所选择的一个之间的总线，
其中，所述联络电路包括：
多个协议转换电路；和
一转换电路，该转换电路接收从所述多个协议转换电路中的每一个输出的信号，对所接收的信号进行仲裁，并将经仲裁的信号转换成遵守在所述存储器控制器中使用的一协议的信号；和
其中，所述多个协议转换电路分别接收遵守由所述多个主机使用的一第二协议的一情况的信号，并将所接收的信号转换成遵守由所述存储器控制器的一内部总线使用的一中间协议的信号。
17.根据权利要求16所述的系统，其中，所述转换电路包括：
一仲裁器，其接收从所述多个协议转换电路输出的信号当中的至少一个第一控制信号，并在该第一控制信号的基础上产生命令信号；
一控制器，该控制器在来自所述仲裁器的所述命令信号和来自所述协议转换电路的信号当中的至少一个第二控制信号的基础上传送数据，并产生地址解码器控制信号；
一地址解码器，响应所述解码地址控制信号，分别解码从所述多个协议转换电路输出的地址，并输出与一希望被访问的外部存储器相关的信息；和
一分配器，在所述地址、所述控制信号和数据、以及与所述外部存储器相关的信息的基础上，提供遵守由所述辅机使用的一第一协议的信号。
18.根据权利要求16所述的系统，其中，在所述多个主机中使用的第二协议的情况至少是两种或多种不同的协议。
19.根据权利要求16所述的系统，其中，在所述多个主机中使用的所述第二协议的情况是相同的。
CN2005100509351A 2004-02-24 2005-02-24 协议转换和仲裁电路、系统及转换和仲裁信号的方法 Active CN1661583B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR12287/2004 2004-02-24
KR1020040012287A KR100604835B1 (ko) 2004-02-24 2004-02-24 프로토콜 변환중재회로, 이를 구비하는 시스템과 신호변환중재방법
KR12287/04 2004-02-24

Publications (2)

Publication Number Publication Date
CN1661583A true CN1661583A (zh) 2005-08-31
CN1661583B CN1661583B (zh) 2010-05-12

Family

ID=34420710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100509351A Active CN1661583B (zh) 2004-02-24 2005-02-24 协议转换和仲裁电路、系统及转换和仲裁信号的方法

Country Status (6)

Country Link
US (1) US7380045B2 (zh)
JP (1) JP4856379B2 (zh)
KR (1) KR100604835B1 (zh)
CN (1) CN1661583B (zh)
DE (1) DE102005009293B4 (zh)
GB (1) GB2411497B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102841875A (zh) * 2012-07-05 2012-12-26 深圳市中联创新自控系统有限公司 一种具有智能总线接口的主机及安防系统
CN103164365A (zh) * 2011-12-15 2013-06-19 无锡中星微电子有限公司 总线仲裁器
CN106126472A (zh) * 2016-06-20 2016-11-16 中国航天科技集团公司第九研究院第七七研究所 一种实现静态与动态存储控制器访问无缝切换的控制结构
CN115048327A (zh) * 2022-06-14 2022-09-13 中国电子科技集团公司第五十八研究所 一种pcie转sata的桥接芯片

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7581041B1 (en) * 2003-12-29 2009-08-25 Apple Inc. Methods and apparatus for high-speed serialized data transfer over network infrastructure using a different protocol
KR100670820B1 (ko) * 2004-12-15 2007-01-19 한국전자통신연구원 온칩네트워크 인터페이스 장치 및 방법
KR100694095B1 (ko) * 2005-03-05 2007-03-12 삼성전자주식회사 버스 연결 방법 및 장치
US7376780B2 (en) * 2005-10-31 2008-05-20 Lsi Corporation Protocol converter to access AHB slave devices using the MDIO protocol
EP1808994A1 (fr) * 2006-01-12 2007-07-18 Alcatel Lucent Dispositif de commutation à transport universel de trames de paquets de données
DE102006037921B4 (de) 2006-08-11 2010-05-20 Kba-Metronic Aktiengesellschaft Vorrichtung und Verfahren zur Markierung von Einzelobjekten
KR100737943B1 (ko) * 2006-09-13 2007-07-13 삼성전자주식회사 네트워크-온-칩 응답 신호 제어 장치 및 그 방법
JP4874065B2 (ja) 2006-11-22 2012-02-08 ルネサスエレクトロニクス株式会社 バス中継装置及びシステム
US7769933B2 (en) * 2007-04-27 2010-08-03 Atmel Corporation Serialization of data for communication with master in multi-chip bus implementation
US7743186B2 (en) * 2007-04-27 2010-06-22 Atmel Corporation Serialization of data for communication with different-protocol slave in multi-chip bus implementation
US7761632B2 (en) 2007-04-27 2010-07-20 Atmel Corporation Serialization of data for communication with slave in multi-chip bus implementation
US7814250B2 (en) * 2007-04-27 2010-10-12 Atmel Corporation Serialization of data for multi-chip bus implementation
US20110185090A1 (en) * 2010-01-25 2011-07-28 Marat Kushnir Apparatus for Translating and Expanding Inputs for a Point Of Sale Device
US8539484B1 (en) * 2010-05-26 2013-09-17 HotLink Corporation Multi-platform computer system management for virtualized environments
JP5668573B2 (ja) * 2011-03-30 2015-02-12 日本電気株式会社 マイクロプロセッサ、メモリアクセス方法
US8713370B2 (en) * 2011-08-11 2014-04-29 Apple Inc. Non-intrusive processor tracing
KR101346690B1 (ko) * 2012-01-31 2013-12-31 주식회사 아진엑스텍 다중 프로토콜 전송 장치
CN102622319B (zh) * 2012-04-18 2014-07-30 哈尔滨工业大学 基于mpmc的高速存储器接口ip核的数据交换系统
KR102012699B1 (ko) * 2013-01-25 2019-08-21 삼성전자 주식회사 다중 버스 시스템 및 이를 포함하는 반도체 시스템
US11416422B2 (en) * 2019-09-17 2022-08-16 Micron Technology, Inc. Memory chip having an integrated data mover
KR102340183B1 (ko) * 2020-12-03 2021-12-17 한화시스템 주식회사 함정에서 연동 신호를 처리하는 장치 및 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1206331B (it) * 1983-10-25 1989-04-14 Honeywell Inf Systems Architettura di sistema di elaborazione dati.
EP0259786A1 (de) 1986-09-12 1988-03-16 Xmit Ag Auf einer Steckkarte für einen Mikrocomputer angeordnete Schnittstelle mit bestimmbaren Protokollen
DE69028462T2 (de) 1989-08-11 1997-03-27 Ibm Vorrichtung zur Verbindung von einer Steuereinheit mit parallelem Bus mit einem Kanal mit serieller Verbindung
JP2910303B2 (ja) * 1990-06-04 1999-06-23 株式会社日立製作所 情報処理装置
US5440752A (en) 1991-07-08 1995-08-08 Seiko Epson Corporation Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU
US5375250A (en) 1992-07-13 1994-12-20 Van Den Heuvel; Raymond C. Method of intelligent computing and neural-like processing of time and space functions
JP3519182B2 (ja) * 1995-09-05 2004-04-12 株式会社日立製作所 情報処理システムおよびバスアービタならびにバス制御方法
JPH09269927A (ja) * 1996-03-29 1997-10-14 Mitsubishi Electric Corp バスアクセス方法、バス、並びにバス接続システム
US5845107A (en) * 1996-07-03 1998-12-01 Intel Corporation Signaling protocol conversion between a processor and a high-performance system bus
KR100188433B1 (ko) * 1996-07-31 1999-06-01 윤종용 피씨아이(pci) 버스 인터페이스회로
US6047002A (en) * 1997-01-16 2000-04-04 Advanced Micro Devices, Inc. Communication traffic circle system and method for performing packet conversion and routing between different packet formats including an instruction field
US5937172A (en) 1997-04-14 1999-08-10 International Business Machines Corporation Apparatus and method of layering cache and architectural specific functions to permit generic interface definition
US6148357A (en) * 1998-06-17 2000-11-14 Advanced Micro Devices, Inc. Integrated CPU and memory controller utilizing a communication link having isochronous and asynchronous priority modes
JP2000029823A (ja) * 1998-07-08 2000-01-28 Fujitsu Ltd バスアクセス制御回路
US6260127B1 (en) 1998-07-13 2001-07-10 Compaq Computer Corporation Method and apparatus for supporting heterogeneous memory in computer systems
US20020019891A1 (en) 1999-12-30 2002-02-14 James Morrow Generic device controller unit and method
JP2001256176A (ja) * 2000-03-13 2001-09-21 Mitsubishi Electric Corp ブリッジ装置
JP2002366425A (ja) * 2001-06-05 2002-12-20 Hitachi Ltd アドレス変換回路を有するデータ処理装置
KR100386597B1 (ko) * 2001-06-26 2003-06-09 엘지전자 주식회사 통신 프로토콜 변환장치 및 방법
EP1286259A1 (de) * 2001-08-21 2003-02-26 Alcatel Modulares Rechnersystem
US6941405B2 (en) 2001-08-21 2005-09-06 02Micro International Limited System and method capable of offloading converter/controller-specific tasks to a system microprocessor
US7126952B2 (en) * 2001-09-28 2006-10-24 Intel Corporation Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method
US7412553B2 (en) * 2002-01-10 2008-08-12 O2Micro International Limited Enhanced protocol conversion system capable of providing offloaded protocol instruction processing
US6895447B2 (en) * 2002-06-06 2005-05-17 Dell Products L.P. Method and system for configuring a set of wire lines to communicate with AC or DC coupled protocols
KR100458373B1 (ko) * 2002-09-18 2004-11-26 전자부품연구원 이기종 프로토콜과 멀티미디어 데이터의 통합처리 방법 및장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103164365A (zh) * 2011-12-15 2013-06-19 无锡中星微电子有限公司 总线仲裁器
CN103164365B (zh) * 2011-12-15 2016-02-03 无锡中感微电子股份有限公司 总线仲裁器
CN102841875A (zh) * 2012-07-05 2012-12-26 深圳市中联创新自控系统有限公司 一种具有智能总线接口的主机及安防系统
CN106126472A (zh) * 2016-06-20 2016-11-16 中国航天科技集团公司第九研究院第七七研究所 一种实现静态与动态存储控制器访问无缝切换的控制结构
CN115048327A (zh) * 2022-06-14 2022-09-13 中国电子科技集团公司第五十八研究所 一种pcie转sata的桥接芯片
CN115048327B (zh) * 2022-06-14 2024-03-22 中国电子科技集团公司第五十八研究所 一种pcie转sata的桥接芯片

Also Published As

Publication number Publication date
CN1661583B (zh) 2010-05-12
KR100604835B1 (ko) 2006-07-26
DE102005009293B4 (de) 2010-11-18
JP2005244979A (ja) 2005-09-08
US7380045B2 (en) 2008-05-27
GB2411497A (en) 2005-08-31
US20050188144A1 (en) 2005-08-25
GB0503721D0 (en) 2005-03-30
KR20050087079A (ko) 2005-08-31
GB2411497B (en) 2007-05-02
DE102005009293A1 (de) 2005-09-15
JP4856379B2 (ja) 2012-01-18

Similar Documents

Publication Publication Date Title
CN1661583A (zh) 协议转换和仲裁电路、系统及转换和仲裁信号的方法
CN100346285C (zh) 处理器芯片与存储控制系统及方法
CN1910571A (zh) 单芯片协议转换器
CN1148666C (zh) 具总线调停机制的高速处理器系统
CN1648876A (zh) 闪速存储器的数据管理设备和方法
CN1577310A (zh) 信息处理系统和存储器管理方法
CN1570907A (zh) 多处理器系统
CN1256681C (zh) 从外围设备向主计算机系统传输中断的方法和装置
CN1890650A (zh) 通过通信总线从多个源发送数据的方法和设备
CN1811744A (zh) 通过串行总线互连多个处理节点的装置
CN1818856A (zh) 具有加速器的数字信号系统及其操作方法
CN1488104A (zh) 控制数据处理系统间经由存储器的数据流的方法和装置
CN1146804C (zh) 快速16位分离事务i/o总线
CN101069391A (zh) 流式存储控制器
CN1212400A (zh) 数据处理装置
CN1758213A (zh) 带有共享内容的异构型并行多线程处理器（hpmt）
CN1658181A (zh) 转换装置及其方法
CN1859275A (zh) 多端口以太网交换装置及数据传输方法
CN101038572A (zh) 数据传送装置及数据传送系统
CN1992073A (zh) 地址译码器、存储装置、处理器装置、以及地址译码方法
CN1819554A (zh) 数据处理系统及其数据接口连接方法
CN1658179A (zh) 信息处理单元
CN1287259C (zh) 在通信设备中操作多个i2c从器件的装置及其方法
CN1318242A (zh) 数据传输控制装置和电子设备
CN2681233Y (zh) 调试功能内置型微型计算机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant