CN1666318A - 用于控制受控元件的有源矩阵背板及其制造方法 - Google Patents

用于控制受控元件的有源矩阵背板及其制造方法 Download PDF

Info

Publication number
CN1666318A
CN1666318A CN038159430A CN03815943A CN1666318A CN 1666318 A CN1666318 A CN 1666318A CN 038159430 A CN038159430 A CN 038159430A CN 03815943 A CN03815943 A CN 03815943A CN 1666318 A CN1666318 A CN 1666318A
Authority
CN
China
Prior art keywords
deposit
substrate
conductive material
tft
vacuum chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN038159430A
Other languages
English (en)
Other versions
CN100375229C (zh
Inventor
托马斯·P·布罗迪
保罗·R·马姆伯格
罗伯特·E·斯特普尔顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantech Global Ltd
Original Assignee
Advantech Global Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantech Global Ltd filed Critical Advantech Global Ltd
Publication of CN1666318A publication Critical patent/CN1666318A/zh
Application granted granted Critical
Publication of CN100375229C publication Critical patent/CN100375229C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing

Abstract

一种电子器件由淀积在基片(10)上的电子元件(70、74)形成。通过使基片前移通过多个淀积真空室(4－1～4－12)，将该电子元件淀积在基片上，且每个淀积真空室具有置于其中的至少一个材料淀积源(8－1～8－12)和遮蔽掩膜(12－1～12－12)。来自置于每个淀积真空室(4)中的至少一个材料淀积源(8)的材料通过置于淀积真空室(4)中的遮蔽掩膜(12)淀积在基片(10)上，用以在基片(10)上形成包括电子元件阵列的电路。该电路通过在基片(10)上的连续地淀积材料而单独形成。

Description

用于控制受控元件的有源矩阵背板及其制造方法
技术领域
本发明涉及一种具有形成于其上的电子元件的、基片，其可以用于控制受控元件，并且涉及一种在该基片上制造该电子元件的方法。本发明还涉及具有形成于其上的电子元件和受控元件的基片，其中电子元件可操作用于控制受控元件，并且涉及一种在该基片上制造电子元件和受控元件的方法。
相关技术描述
有源矩阵背板广泛地用于平板显示器，用于将信号路由至显示器的像素以产生可视图像。目前，用于平板显示器的有源矩阵背板是通过一系列的工艺形成的。用于生产多晶硅有源矩阵背板的示例性工艺步骤包括下列步骤：
多晶硅背板制造
步骤         工艺         步骤           工艺
1         清洗底玻璃       34            剥离
2            检查          35          淀积ITO
3           Si淀积         36         抗蚀剂涂敷
4       抗蚀剂涂敷涂敷     37            软烤
5            软烤          38        曝光像素电极
6            曝光          39            显影
7            显影          40            硬烤
8            硬烤          41            蚀刻
9            蚀刻          42            剥离
10           剥离          43         抗蚀剂涂敷
11        退火/脱氢        44            软烤
12        激光再结晶       45        曝光接触开口
13    绝缘体(SiO2)淀积        46            显影
14        SiNx淀积            47            硬烤
15      栅极金属淀积          48            蚀刻
16     抗蚀剂涂敷涂敷         49            剥离
17          软烤              50        SiNx钝化淀积
18          曝光              51         抗蚀剂涂敷
19          显影              52            软烤
20          硬烤              53        曝光接触开口
21          蚀刻              54            显影
22          剥离              55            硬烤
23     栅极金属阳极化         56            蚀刻
24        离子掺杂            57            剥离
25       掺杂剂活化           58        互连金属淀积
26      总线金属淀积          59         抗蚀剂涂敷
27       抗蚀剂涂敷           60            硬烤
28          曝光              61          曝光金属
29          软烤              62            显影
30          曝光              63            硬烤
31          显影              64            蚀刻
32          硬烤              65            剥离
33          蚀刻
如可以看到的，多晶硅有源矩阵背板制造工艺包括多个淀积和蚀刻步骤，以便于限定正确的背板图形。
由于形成多晶硅有源矩阵背板需要多个步骤，因此用于多晶硅背板批量生产的具有足够生产能力的铸造厂是非常昂贵的。下面是所需用于制造多晶硅有源矩阵背板的示例性设备的部分列表。
                        设备
              玻璃处理         干法/湿法剥离
              玻璃清洗           湿法清洗
            等离子体CVD          激光结晶
                溅射             离子注入
            抗蚀剂涂敷机        抗蚀剂剥离
               显影机            微粒检验
              曝光系统         阵列划片/修补
            干法蚀刻系统       Anti-ESD设备
            湿法蚀刻系统          清洗炉
由于多晶硅有源矩阵背板制造工艺的性质，前述设备必须在一(1)级或者十(10)级超净间中使用。此外，由于所需的设备数量以及每台设备的尺寸，超净间必须有相对大的面积，其是相对昂贵的。
而且，多晶硅是通过非晶硅的再结晶而再产生的。这导致了不均匀的颗粒尺寸和载流子迁移率，随即其还转化为对薄膜晶体管的阈值电压的不利控制，特别是在大尺寸的电路中。目前，这些因素将多晶硅的使用限制于用于LCD投影机的小面积背板。
因此，本发明的目的在于，通过提供一种电子器件来克服上述限制和其他问题，该电子器件包括具有形成于其上的电子器件的基片，其用于控制受控元件的电子元件，其中在该基片上形成该电子元件的工艺相比于使用上文所述的多晶硅有源矩阵背板制造工艺在背板上形成电子元件的工艺来说是较简单和较便宜的。通过阅读和理解下面的详细描述，对于本领域的普通技术人员，其他的目的也将变得显而易见。
发明内容
本发明是形成电子器件的方法。该方法包括提供基片和在真空环境中通过遮蔽掩膜在基片上淀积半导体材料、传导材料和绝缘材料。该绝缘材料、半导体材料和传导材料共同用于在基片上形成电子元件。
该基片可以是挠性的、透明的、非导电的、或者是导电的，且具有置于电子元件和该基片的导电部分之间的电绝缘体。
电子元件可以是薄膜晶体管，该方法还可以包括在真空环境中通过遮蔽掩膜在基片上淀积光发射材料，使得由此光发射材料响应于施加给该薄膜晶体管、二极管、存储元件或者电容器的控制信号而发光。
本发明也是形成电子器件的方法，其包括使基片前移通过多个淀积真空室，其中每个淀积真空室具有置于其中的至少一个材料淀积源和遮蔽掩膜。来自置于每个淀积真空室中的至少一个材料淀积源的材料通过置于淀积真空室中的遮蔽掩膜淀积在基片上，以在基片上形成包括电子元件阵列的电路。该电路是通过在基片上连续淀积该材料而单独形成的。
该多个淀积真空室可以是互连的。该基片可以是伸长的片，该基片沿其长度方向前移通过多个淀积真空室，由此基片的至少一个部分顺序地前移通过每个淀积真空室，其中它接收来自置于淀积真空室中的淀积源的材料淀积物。
该基片可以包括沿其长度方向的多个隔开的部分，其可以前移通过多个真空室，由此该每个部分接收来自置于每个真空室中的淀积源的材料淀积物。
在电子元件是薄膜晶体管的情况中，对于每个薄膜晶体管，淀积步骤包括：在基片上淀积半导体材料层，例如硒化镉(CadmiumSelenide)、碲(Tellurium)、砷化铟(Indium-Arsenide)等；淀积相应于该半导体材料和该基片的第一半导体相容传导材料层，例如金-铟，使得由此随其形成薄膜晶体管的源极和漏极；淀积相应于该半导体材料、源极和漏极的第一绝缘体层，使得由此随其形成栅极绝缘体；以及淀积作为相应于栅极绝缘体、该半导体材料、源极和漏极的第二传导相容传导材料层，例如金-铟，使得由此随其形成薄膜晶体管的栅极。可以淀积相应于第二传导材料层和第一绝缘体层的第二绝缘体层，使得由此第二传导材料层的至少一部分通过该第二绝缘体层中的窗口暴露出来。可以淀积相应于第二传导材料层的第三半导体相容传导材料层，并且其通过第二绝缘体层中的窗口形成输出焊盘。
可以淀积第一传导材料，使得用以通过至少一个薄膜晶体管的源极和漏极中的一个形成第一地址总线，并且可以淀积第二传导材料，使得用以通过该至少一个薄膜晶体管的源极和漏极中的另一个形成第二地址总线。每条地址总线是可独立寻址的。在形成电路的薄膜晶体管阵列的列或行中的每一个薄膜晶体管连接到公共的地址总线。
该电路还可以包括多个淀积的光发射元件，其中薄膜晶体管置于基片和该光发射元件之间。
为了形成每个光发射元件，在基片上淀积空穴输运材料使其同与该光发射元件相关的薄膜晶体管的供电端子电气相通。随后，每个光发射元件的光发射材料淀积在该空穴输运材料的至少一部分上使其同与该光发射元件的薄膜晶体管相关的供电端子对准或相邻。然后，每个光发射元件的电子输运材料淀积在每个光发射元件的至少部分光发射材料上。最后，每个光发射元件的传导材料淀积在其至少部分电子输运材料上。
附图说明
图1是根据本发明用于在基片上制造电子元件和受控元件的示例性的串联生产系统的侧示图；
图2是用于图1所示生产系统的遮蔽掩膜的隔离部分的示图；
图3是图1所示基片的一部分的截面图，该基片具有通过图1所示生产系统淀积于其上的电子元件和受控元件；和
图4～9是在图1所示基片的一部分上顺序淀积材料用以通过图1所示生产系统在该基片上形成电子元件的视图。
具体实施方式
本发明是一种电子器件及其制造方法，该电子器件包括一个或者多个淀积在基片上的电子元件，用于控制一个或者多个受控元件，该受控元件可以分立于该电子器件，或者是其整体的一部分。在下面的描述中，所述电子器件是具有有机发光二极管阵列(OLED)的有源矩阵背板，该阵列淀积在该有源矩阵背板上并且受到其选择性地控制。然而，这不应被解释为对本发明的限制，这是因为任何类型的电子元件，诸如薄膜晶体管、二极管、电容器或者存储元件，均可以形成在该基片上用于控制任何类型的受控元件，该受控元件可以形成在该基片上也可以不形成在该基片上。现将通过参考附图详细地描述本发明，在附图中相似的参考数字对应于相似的元件。
参考图1，根据本发明用于生产电子器件(例如，具有形成于其上的OLED的有源矩阵背板)的示例性生产系统2包括串联连接的多个真空室。该多个真空室包括多个淀积真空室4、退火真空室20和测试真空室22。每个淀积真空室4包括填充有所需材料的淀积源8，该材料将通过遮蔽掩膜12淀积在基片10上，该遮蔽掩膜12也位于淀积真空室4中。
每个遮蔽掩膜12-1～12-12包括形成于片16中的孔隙14的图形，例如，槽、孔等。图2示出了从淀积真空室4-1的淀积源8-1处观察的遮蔽掩膜12-1的示图。当基片10前移通过每个淀积真空室4-1～4-12时，形成在每个遮蔽掩膜12-1～12-12的片16中的孔隙14的图形分别对应于在淀积真空室4-1～4-12中将从淀积源8-1～8-12淀积在基片10上的材料的所需图形。
在图1所说明的生产系统2的实施例中，真空室4-1～4-6用于在基片10上淀积材料以在基片10上形成一个或者多个电子元件。每个电子元件可以是薄膜晶体管(TFT)、二极管、存储元件或者电容器。为了下面的说明，一个或者多个电子元件将被描述为TFT矩阵。然而，这不应被解释为对本发明的限制。真空室4-7～4-11用于在基片10上淀积形成一个或者多个受控元件(例如，OLED)的材料，该受控元件可由在淀积真空室4-1～4-6中淀积的TFT矩阵控制。淀积真空室4-12用于在基片10上淀积保护密封层，用以保护在基片10上淀积的TFT矩阵和受控元件避免受到湿气和不需要的外界微粒(例如，灰尘、污垢等)的影响。如果在淀积真空室4-1～4-6中淀积的一个或者多个电子元件将用于控制并非在淀积真空室4-7～4-11中的基片10上淀积的受控元件时，则这些真空室4-7～4-11可以省略，并且可以安置淀积真空室4-12用以在基片10自测试真空室22前移时接收基片10。可替换地，真空室22和4-7～4-12可以省略，并且可以安置存储室39用以在基片10自退火真空室20前移时接收基片10。为了说明，淀积真空室4-7～4-11将被描述为在基片10上淀积所需用于形成OLED的材料。然而，这不应被解释为对本发明的限制。此外，真空室4、20和22的数量、用途和配置不应被解释为对本发明的限制，这是因为在需要时，本领域的普通技术人员可以修改真空室4、20和22的数量、用途和配置，用于淀积一种或者多种所需用于特定应用的材料。
退火真空室20被安置成用于在基片10自淀积真空室4-6前移时接收该基片10。退火真空室20包括加热元件24，其用于将淀积在淀积真空室4-1～4-6中基片10上的材料加热到适当的退火温度。在退火后，基片10前移进入测试真空室22，其包括探针组件26，该探针组件26具有能够根据需要移动进入接触或非接触关系的探针(未示出)，其中TFT矩阵被淀积在基片10上，用于通过测试设备28进行测试。
当在测试真空室22中对基片10上的TFT矩阵的测试完成时，基片10前移通过淀积真空室4-7～4-12，其中形成OLED的材料淀积在该TFT矩阵上，并且密封涂层淀积在该TFT矩阵和该OLED上。
每个真空室4、20和22连接到用于在其中建立适当真空的真空源(未示出)。更具体地，真空源在淀积真空室4-1～4-12中建立适当的真空，使得位于淀积源8-1～8-12中所需材料的装料能够以某种本技术领域中已知的方法，例如，溅射、气相淀积等，穿过遮蔽掩膜12-1～12-12的片16的孔隙14淀积在基片10上。
在下面的示例性生产系统2的描述中，基片10将被描述为连续的挠性板，其最初置于分配卷轴34上，该分配卷轴34将基片10分配到淀积真空室4-1中。分配卷轴34位于预载真空室35中，其连接到用于在其中建立适当的真空的真空源(未示出)。然而，可以配置生产系统2使之连续地处理多个独立的基片10。每个淀积真空室4包括支撑或者导向装置36，其避免了基片10在前移通过淀积真空室4-1～4-12时的下陷。
在生产系统2的运行中，当基片10前移通过淀积真空室4-1～4-12时，位于每个淀积源8-1～8-12中的材料在适当的真空环境中淀积在基片10上，由此在基片10上形成了多个渐进的图形。更具体地，基片10具有多个部分，其安置在每个真空室4、20和22中用于预定的时间间隔。在该预定时间间隔中，材料从一个或者多个淀积源8淀积在基片10的位于对应的淀积真空室4中的部分上，淀积在基片10的位于退火真空室20中的部分上的材料进行退火，而淀积在基片10的位于测试真空室22中的部分上的TFT矩阵进行测试。在该预定的时间间隔之后，使基片10分步前移，由此使基片10的多个部分串行地前移到下一个真空室4、20或者22，用于另外的适当的处理。该分步前移持续进行，直至基片10的每个部分均通过所有的真空室4、20和22。然后，通过切片机36使每个离开淀积真空室4-12的基片10的部分同基片10的剩余部分分开，随后基片10的该切开部分平直地存放在位于存储真空室39中的适当的存储装置38中。可替换地，在位于存储真空室39中的收取卷轴(未示出)上接收离开淀积真空室4-12的基片10的每个部分。存储真空室39连接到用于在其中建立适当的真空的真空源(未示出)。
将基片10描述为连续的挠性片不应被解释为对本发明的限制，这是因为基片10还可以是刚性的和/或具有任何所需的尺寸或者形状，例如，一个或者多个独立的片，其可被同时安置在一个或者多个真空室4、20和22中。例如，基片10可以是刚性的，并且具有伸长的矩形的形式，其可以置于一个或者多个真空室4、20和22中。
下面，通过参考图3～9并且继续参考图1，将描述用于形成有源矩阵OLED显示器的一系列步骤。
如图3中所示，基片10包括导电层50，该导电层50在其一个表面上具有绝缘体52。基片10的一部分进入到淀积真空室4-1中，该电绝缘体层52面对淀积源8-1。在该示例性淀积顺序中，淀积源8-1填充有半导体材料54。该半导体材料54由淀积源8-1通过遮蔽掩膜12-1淀积在与导电层50相对的电绝缘体层52的表面上。图4示出了基片10的该部分的隔离的示图，基片10的该部分接收位于电绝缘体52表面上的半导体材料54的淀积物以形成晶体管对70和74，如图7所示。
每个遮蔽掩膜12对位于相应淀积真空室4中的基片10的部分的对准是关键的。为了这个目的，位于每个淀积真空室4中的基片10的该部分可以包括一个或者多个基准标记或者点(未示出)，位于每个淀积真空室4中的对准装置(未示出)可以使用该基准标记或者点，用于定位与接收在淀积真空室4中的基片10的该部分相关的相应遮蔽掩膜12。每个对准装置可以包括光学或者机械装置，用于确定相应遮蔽掩膜相对于接收在相应淀积真空室4中的基片10的该部分上的基准标记的位置。每个对准装置还可以包括驱动装置，其联接到相应遮蔽掩膜，用以执行遮蔽掩膜12相应于基片10的该部分上的一个或者多个基准标记的x和y定位。该驱动装置还可以包括用于使遮蔽掩膜12移动到与基片10的该部分相接触用以在其上淀积材料的装置。一旦在每个淀积真空室4中完成了将材料淀积在基片10上，则驱动装置可以使相应的遮蔽掩膜12从其中接收的基片10的该部分分离。该分离避免了遮蔽掩膜12在基片10前移到下一个真空室4、20或22时接触淀积在基片10上的材料。
在淀积真空室4-1中将半导体材料54淀积在电绝缘体层52上之后，淀积真空室4-1中的基片10的该部分前移到淀积真空室4-2中。淀积真空室4-2中的淀积源8-2填充有半导体相容传导材料56，其在淀积真空室4-2中通过遮蔽掩膜12-2淀积在基片10的该部分上，用以形成图5所示的传导材料56的图形。
如果基片10具有伸长的形状，则基片10的该部分可被置于两个或者更多个淀积真空室4、20或22中，使基片10的该部分从淀积真空室4-1前移到淀积真空室4-2将会使得基片10的另一部分前移至淀积真空室4-1中。这样，不同淀积真空室4中的材料可以在相同的时刻或者近似相同的时刻淀积在基片10的不同部分上。相似地，在将一种或者多种材料淀积在基片10的其他部分上时，淀积在基片10的多个部分上的电子元件的退火和测试可以在相同的时刻或者近似相同的时刻发生。这样，图1所示的示例性生产系统2具有能够同时处理基片10的多个部分的优点，由此使处理基片10的每个部分的速率最大，用以产生完整的电子器件。
如图3和5中所示，传导材料56的一部分被淀积成与半导体材料部分54-1～54-2的相对侧或者相对端相重叠，用以分别限定晶体管74和70的源极结构58-1和58-2以及漏极结构60-1-60-2。
取决于应用，基片10的导电层50可以用作电源或者接地总线。为了该目的，如图3所示，形成每个源极58的传导材料56可以通过电绝缘体层52中的通孔或者过孔63与基片10的导电层50电气相通。在将基片10引入到任何的真空室4、20或22之前，用于将每个源极58连接到导电层50的过孔63可以形成于电绝缘体层52中。
在上面的描述中，每个源极58被描述为通过电绝缘体层52中的过孔63连接到导电层50。然而，每个源极58可以通过两个或者更多个过孔63连接到导电层50。可替换地，取决于应用，每个漏极60可以通过两个或者更多个电绝缘体层52中的过孔63连接到导电层50，而每个源极58通过电绝缘体层52保持与导电层50的电气隔离。特别地，取决于形成在基片10上的电子元件的计划应用和/或作为电源总线或者接地总线的导电层50的计划应用，本领域的普通技术人员可以容易地做出决定，确定通过一个或者多个电绝缘体层52中的过孔63将每个源极58连接到导电层50还是将每个漏极60连接到导电层50。
当传导材料56的淀积完成时，淀积真空室4-2中的基片10的该部分前移到淀积真空室4-3。淀积源8-3填充有绝缘材料62，其通过遮蔽掩膜12-3以图6中所示的图形淀积在位于淀积真空室4-3中的基片10的该部分上。
如图3和6中所示，绝缘材料62可以覆盖每个源极58和每个漏极60的全部或者一部分，该源极58和漏极60是通过在半导体材料54上淀积传导材料56而形成的。此外，绝缘材料62还可以覆盖传导材料56的包括用于每个源极58-2的电源总线64的部分。
随后，位于淀积真空室4-3中的基片10的该部分前移到淀积真空室4-4。淀积源8-4填充有传导材料66，其通过遮蔽掩膜12-4以图7中所示的图形淀积在位于淀积真空室4-4中的基片10的该部分上。与每个源极58-2向右延伸的部分重叠的传导材料部分66-4和与传导材料66-4的该部分对准的传导材料56完成了用于源极58-2和用于与源极58-2处于相同列中的任何类似源极(未示出)的电源总线64。每个源极58-2左侧的传导材料部分66-3形成了用于源极58-1和用于与源极58-2处于相同列中的任何类似源极(未示出)的列总线68。传导材料部分66-2连接到漏极60-1，并且覆盖了一部分源极绝缘材料62，该部分源极绝缘材料62部分地覆盖了源极58-2和漏极60-2，并且其处于同半导体材料54-2的隔开的平行关系。传导材料部分66-2限定了栅极结构69，其与源极58-2、漏极60-2、绝缘材料部分62-2和半导体材料54-2一起形成了晶体管70。
淀积在每个晶体管70上的与水平取向的绝缘材料62-1重叠的传导材料部分66-1形成了行选择总线72。更具体地，每个晶体管70上的传导材料部分66-1与源极58-1、漏极60-1、半导体材料54-1和它们之间的绝缘材料62-1形成了晶体管74，其控制晶体管70的导通状态，该晶体管70的栅极结构69联接到晶体管74的漏极60-1。例如，晶体管74-1控制晶体管70-1的导通状态，并且晶体管74-2控制晶体管70-2的导通状态。
在图7中，在每个所说明的晶体管70下面的行选择总线72用于选择图7所示的晶体管70下面的晶体管74的行。为了该目的，应当认识到，图7仅示出了基片10的隔离的部分，其仅具有用于形成两对晶体管74和70的材料部分。为了说明简便，从图4～9中略去了用于形成有源矩阵的其它晶体管对74和70的材料。
继续参考图7，当选择了晶体管70-1和70-2上面的行选择总线72时，晶体管70-1和70-2分别响应施加到与每个晶体管74-1和74-2相关的列总线68的电压。这样，当适当的电压施加到所说明的晶体管70上面的行选择总线72时，通过它们的相应列总线68施加到晶体管74-1和74-2的源极58-1的电压分别控制流进晶体管70-1和70-2的电流量。这样，通过简单地控制施加到每个列总线68的电压，当适当的电压施加到相应的行总线时，可以选择性地控制流进每个晶体管70的电流量。
应当认识到，每个传导材料部分66、源极58、漏极60和绝缘材料部分62的实例限定了电容器。更具体地，传导材料部分66限定了电容器的第一极板，绝缘材料62使该第一极板保持与源极58和漏极60的隔开的关系，该源极58和漏极60独立地或者共同地限定了电容器的第二极板。如果其漏电流是足够低的，则每个电容器可以用作二进制存储元件。
参考图8，并且继续参考图1和3～7，在完成传导材料66的淀积之后，淀积真空室4-4中的基片10的该部分前移进入淀积真空室4-5。淀积源8-5填充有绝缘材料76，其以图8中所示的图形淀积在先前淀积在基片10上的基本全部材料上。然而，在该图形中，晶体管70-1和70-2各自的漏极60-2的部分78-1和78-2未由绝缘材料76覆盖。此外，每个电源总线64的输入端和每个列总线68的输入端未由绝缘材料76覆盖。而且，每个行总线72的输入端(未示出)也未由绝缘材料76覆盖。在图4～9中所示的实施例中，每个电源总线64的输入端和每个列总线68的输入端位于图的顶部，并且每个行选择总线72的输入端(未示出)位于图的右侧。
当完成绝缘材料76的淀积时，淀积真空室4-5中的基片10的该部分前移进入淀积真空室4-6。淀积源8-6填充有传导材料80，其通过遮蔽掩膜12-6以图9中所示的图形淀积在基片10上。如图3所示，在淀积真空室4-5中未淀积绝缘材料76的每个部分78限定了过孔，通过该过孔传导材料80与相应晶体管70的漏极60-2相接触。淀积在每个晶体管70上的传导材料80限定了输出焊盘84，其电压可由相关的晶体管对70和74控制，例如，晶体管70-1和74-1。
在淀积了传导材料80之后，基片10的该部分从淀积真空室4-6前移进入退火真空室20，其中控制一个或者多个加热元件24，用以向在淀积真空室4-1～4-6中淀积在基片10的该部分上的材料提供适当的退火加热。
上文所述的步骤和材料以及由此产生的电路是用于说明的目的，而不应被解释为本发明的限制，这是因为淀积顺序、淀积材料和/或由此产生的电路是设计选择的问题，其可由本领域的普通技术人员确定。例如，可以倒转每个晶体管的源极和漏极结构，可以修改形成电路的TFT的设置和互连以适合于特定的应用，每个TFT可以是独立寻址的，或者TFT组可以以任何所需的图形进行寻址等等。
每个列总线68和行选择总线52可以联接到适当的行和列控制逻辑(未示出)，其可以在每个晶体管70和每个晶体管74在基片10上形成的同一时刻形成在基片10上。具体地，每个遮蔽掩膜12可以包括其片16中的孔隙14的适当图形，其使得在每个晶体管70和每个晶体管74在基片10上形成的同一时刻，能够在基片10上形成适当的行和列控制逻辑。
取决于具有多个形成于其上的薄膜晶体管70和74的基片10的计划应用，退火工艺可以是基片10的该部分所经历的最后步骤。如果是这样，则退火真空室20的输出联接到存储装置38，其存储基片10的该部分用于后续的工艺或用途。然而，如果基片10的该部分将经历额外的工艺步骤，例如，在输出焊盘上形成OLED，则基片10的该部分可以前移至测试真空室22中，用于对其进行测试。
在测试真空室22中，按照需要，使探针组件26的探针移动到与多种总线64、68和72以及输出焊盘84处于接触或者非接触关系，随后，在测试设备28的控制下，通过探针组件26，可以测试与每个输出焊盘84相关的晶体管对70和74。
如果该测试失败，则由此未通过的基片10的该部分被确认或被指出，并且优选地，不进行进一步的处理。然而，如果该测试通过，则基片10的该部分可以提交给进一步的处理，如图1中所示。
在每个输出焊盘经历淀积以形成OLED的情况中，基片10的该部分从测试真空室22前移进入淀积真空室4-7。淀积源8-7填充有空穴输运材料，诸如NPB(C44H32N2)，其通过遮蔽掩膜12-7淀积以在每个输出焊盘84上形成空穴输运层90，如图3所示。
在淀积空穴输运层90之后，基片10的该部分前移进入淀积真空室4-8。淀积源8-8包括两个分立可控的淀积源，用于淀积发射层92，其包括通过一个淀积源淀积的发射材料和通过另一个淀积源淀积的掺杂剂。在淀积源8-8用于形成红发光二极管的情况中，发射材料可以是98％～99.5％的DCM(C23H21N3O)的重量和2％～0.5％的DMQA(C22H16N2O3)的重量。在淀积过程中，控制淀积源8-8以按照前述的百分比淀积发射材料和掺杂剂，用以在每个第三输出焊盘84的空穴输运层90上形成发射层92。
在发射层92淀积到足够的程度之后，控制淀积源8-8以终止掺杂剂材料的淀积，同时继续淀积发射材料。在不加入掺杂剂的情况下继续淀积发射材料使得在刚刚淀积的发射层92上形成了电子输运层94，如图3中所示。
当完成了淀积真空室4-8中的材料淀积时，基片的该部分顺序步进通过淀积真空室4-9和4-10，其中淀积源8-9和8-10以上文所讨论的方式分别淀积绿发射层和蓝发射层92以及电子输运层94，用以在基片10的该部分上形成多个色彩三元组。每个色彩三元组包括分立可控的红、绿和蓝OLED。
为了形成绿OLED，淀积源8-9共同淀积发射材料(诸如Alq3(C27H16AlN3O3))和掺杂剂(诸如香豆素153(C16H14F3O2))，用以形成绿光发射二极管的发射层92，并且仅淀积发射材料以形成绿发光二极管的电子输运层94。为了形成蓝OLED，淀积源8-10共同淀积发射材料(诸如PPD(C52H36N2))和掺杂剂(诸如二萘嵌苯(C20H12))，用以形成蓝光发射二极管的发射层92，并且仅淀积发射材料以形成蓝光发射二极管的电子输运层94。
在输出焊盘84上淀积每个层90、92和94以形成上文所述的色彩三元组之后，基片10的该部分前移进入淀积真空室4-11。淀积源8-11填充有传导材料96，其通过遮蔽掩膜12-11淀积在每个OLED的电子输运材料层94上。更优选地，提供的传导材料96不与形成每个输出焊盘84的任何传导材料80相接触，在形成于基片10的该部分上的所有OLED上使传导材料96淀积为相邻的层。这样，仅需要在几个点接触该相邻的传导材料层，以便于形成在基片10的该部分上形成的所有OLED的阴极98。在该设置中，传导材料层96用作在基片10的该部分上形成的所有OLED的公共阴极结构，而与每个OLED相关的输出焊盘84操作用作与之相关的OLED结构的阳极结构。如果传导材料96仅淀积在与每个输出焊盘84相关的OLED结构上，则有必要将传导材料96的每个淀积物连接到适当的阴极偏置源。
在淀积了传导材料96之后，基片10的该部分从淀积真空室4-11前移进入淀积真空室4-12。淀积源8-12填充有密封材料98，其通过遮蔽掩膜12-12在淀积在淀积于基片10的该部分上的材料的基本全部暴露表面上。为了使总线64、68、72和一个或者多个传导材料96淀积物能够进行电接触，密封材料98既不淀积在总线64、68、72的输入端上，并且该密封材料98也不淀积在传导材料96的一个或者多个淀积物的全部或者部分上。配置密封材料98以避免湿气和颗粒物质接触任何淀积材料，除了那些有意暴露出来的淀积材料的那些部分。
可替换地，淀积真空室4-12可被认为是置于淀积真空室4-11和存储真空室39之间的多个串联连接的淀积真空室的代表。这些串联连接的淀积真空室中的每一个可以包括填充有适当材料的淀积源8，该材料在基片10的一个或多个部分前移从其通过时通过遮蔽掩膜12淀积在基片10的该一个或者多个部分上，用以在其上形成保护密封层。适用于图1所示的生产系统2的实施例的系统是GuardianTM工具，其由Vitec System，Inc.of San Jose，California设计。该系统包括串联连接的淀积真空室，用于在淀积在基片10的该部分上的材料的基本全部暴露表面上淀积液态单体，用以产生显微镜可见的扁平表面。然后使液态单体硬化(聚合)为固体聚合物膜。随后淀积第一透明陶瓷层，用以产生第一阻挡层，并且使用第二聚合物层用以保护该阻挡层并且产生第二扁平表面。在需要时重复该阻挡层/聚合物组合，直至获得所需程度的不渗透性。
在上面的描述中，假设基片10是连续的片。在淀积密封材料98之后，淀积真空室4-12中的基片10的该部分从此处前移，由此切片机36将基片10的该部分同基片10的剩余部分切开。随后，基片10的切开部分存储在存储真空室39的存储装置38中用于随后的处理或应用。可替换地，切片机36可以由收取卷轴(未示出)取代，其在基片10从淀积真空室4-12前移时接收该基片10。
上文所述的通过遮蔽掩膜12来淀积材料是用于说明本发明的目的，并且不应被解释为本发明的限制。对于本领域的技术人员显而易见的是，在单一的淀积真空室4中可能需要不止一个遮蔽掩膜12，以形成所需的图形。例如，为了以图8所示的方式淀积绝缘材料76，可以同时使用或者一次一个地使用两个或者更多的遮蔽掩膜12，用以淀积所示的绝缘材料76的图形。为了该目的，淀积真空室4-5可以包括用于替换所需用于淀积所示绝缘材料76的图形的多个遮蔽掩膜的装置(未示出)。可替换地，淀积真空室4-5可以被认为是置于淀积真空室4-4和4-6之间的多个串联连接的淀积真空室的代表。这些串联连接的淀积真空室中的每一个可以包括填充有绝缘材料76的淀积源8，该材料在基片10的所选部分前移从其通过时通过遮蔽掩膜12淀积在基片10的该所选部分上。通过这些串联连接的淀积真空室进行的绝缘材料76的淀积将共同产生图8所示的绝缘材料76的图形。相似地，用以形成传导材料部分66-1～66-4的传导材料66的淀积可能需要多个遮蔽掩膜12，其每一个在其中具有不同的孔隙14图形，可互换地安置在淀积真空室4-4中。可替换地，淀积真空室4-4可以被认为是置于淀积真空室4-3和4-5之间的多个串联连接的淀积真空室的代表。这些串联连接的淀积真空室中的每一个可以包括填充有传导材料66的淀积源8，该材料在基片10的所选部分前移从其通过时通过遮蔽掩膜中的一个淀积在基片10的该所选部分上。通过这些串联连接的淀积真空室进行的传导材料66的淀积将共同产生图7所示的传导材料66的图形。对于其中孔隙14的数量对形成遮蔽掩膜12的片16的结构刚度有不利影响的情况中的任何其它遮蔽掩膜12，可以适用相似的说明。
如前文中可以看到的，本发明通过在基片上连续地淀积材料，能够在基片上形成一个或者多个电子元件。重要的是，形成每个电子元件而不需要剥离工艺，即材料的去除。这表示了针对现有技术的重要的改进，即其中通过连续的淀积序列形成了这些电子元件，由此显著地提高了生产具有形成于其上的该电子元件的基片的生产效率。此外，本发明使得某些受控元件，诸如OLED，能够淀积在电子元件上，以便于形成完整的系统，诸如显示器的色彩三元组的阵列。
以上面的方式形成在基片10上的电子元件可以用于除OLED以外的多个应用，用于形成显示器的像素。例如，淀积在基片上的电子元件可以用于：用于声成像和X射线成像的大面积阵列、用于光学图像处理的阵列、用于等离子体显示面板的高电压阵列以及大面积的自适应和学习网络。此外，基片10不限于具有覆盖导电层50的电绝缘层52。为了该目的，基片10可以由纸、塑料或者在其上可以淀积适当材料的任何其他材料形成。
通过参考一个优选实施例已经描述了本发明。基于对前面的详细描述的阅读和理解，可以进行显而易见的修改和变化。例如，可以在需要时修改所述的顺序以适应特定的应用。为了该目的，可以首先淀积受控元件，随后淀积电子元件。因此，本发明不应以任何方式解释为受到上面的描述的限制，而是其目的在于，本发明应被解释为包括附属权利要求或其等效物的范围中的所有的修改和变化。

Claims (22)

1.一种形成电子器件的方法，包括以下步骤：
(a)使基片前移通过多个淀积真空室，该每个淀积真空室具有置于其中的至少一个材料淀积源和遮蔽掩膜；和
(b)在基片上通过置于每个淀积真空室中的遮蔽掩膜淀积来自置于该每个淀积真空室中的至少一个材料淀积源的材料，用以在该基片上形成包括电子元件阵列的电路，其中该电路是通过连续地在该基片上淀积材料而单独地形成。
2.权利要求1的方法，其中基片是下列项中的至少一个：(i)导电的、(ii)挠性的和(iii)透明的。
3.权利要求2的方法，其中，当基片是导电的时候，电绝缘体将电路同基片隔开。
4.权利要求1的方法，其中：
多个淀积真空室是互连的；
基片是伸长的片，该基片沿其长度方向前移通过多个淀积真空室，由此基片的至少一个部分顺序地前移通过每个淀积真空室；并且
基片的该至少一个部分接收来自置于淀积真空室中的淀积源的材料淀积物。
5.权利要求4的方法，其中基片限定了沿其长度方向的多个隔开的部分，其前移通过多个真空室，由此该每个部分接收来自置于廖每个淀积真空室中的淀积源的材料淀积物。
6.权利要求1的方法，其中：
电子元件是薄膜晶体管(TFT)；并且
步骤(b)包括以下步骤：
淀积每个TFT的半导体材料；
淀积第一传导材料，使得用以随每个TFT的半传导材料形成用于该TFT的源极和漏极；
在每个TFT的半传导材料、源极和漏极中的每一个的至少一部分上淀积第一栅极绝缘体；
在每个TFT的栅极绝缘体的至少一部分上淀积第二传导材料，使得用以形成用于该TFT的栅极；和
在每个TFT的第二传导材料上淀积第二绝缘体，使得由此该第二传导材料的至少一部分通过该第二绝缘体暴露出来。
7.权利要求6的方法，其中步骤(b)进一步包括：淀积第三传导材料，用以形成用于至少一个TFT的输出焊盘，其中该输出焊盘覆盖第二绝缘体和第二传导材料的暴露部分，使得第三传导材料与第二传导材料的暴露部分电气相通。
8.权利要求6的方法，其中：
淀积第一传导材料，使得用以随该至少一个TFT的源极和漏极中的一个形成第一地址总线；
淀积第二传导材料，使得用以随该至少一个TFT的源极和漏极中的另一个形成第二地址总线；并且
每个地址总线是可独立寻址的。
9.权利要求6的方法，其中：
TFT的每个列或行中的TFT连接到电路的公共地址总线；并且
每个地址总线是可独立寻址的。
10.权利要求6的方法，其中半传导材料是硒化镉(CdSe)。
11.权利要求6的方法，其中淀积第一绝缘体、第二传导材料和第二绝缘体，使得保留形成所暴露的每个TFT的源极和漏极中的一个的第一传导材料的至少一部分。
12.权利要求1的方法，其中：
电子元件是薄膜晶体管(TFT)；并且
在步骤(b)中形成的电路包括多个淀积的光发射元件，该TFT置于基片和光发射元件之间。
13.权利要求12的方法，其中步骤(b)包括以下步骤：
在基片上淀积每个光发射元件的空穴输运材料使其同与该光发射元件相关的TFT的供电端子电气相通；
在该空穴输运材料的至少一部分上淀积每个光发射元件的光发射材料使其同与该光发射元件的TFT相关的供电端子对准或相邻；
在每个光发射元件的至少一部分光发射材料上淀积每个光发射元件的电子输运材料；和
在每个光发射元件的至少部分电子输运材料上淀积该每个光发射元件的传导材料。
14.权利要求13的方法，其中空穴输运材料和传导材料基本淀积在整个电路上。
15.权利要求13的方法，其中多个光发射元件包括多个红光发射元件、多个绿光发射元件和多个蓝光发射元件。
16.权利要求1的方法，其中：
电子元件是薄膜晶体管(TFT)；并且
步骤(b)包括步骤：
在基片上淀积半导体材料层；
淀积相应于该半导体材料和该基片的第一半导体相容材料层，使得由此随其形成每个薄膜晶体管的源极和漏极；
淀积相应于该半导体材料、该源极和该漏极的第一绝缘体层，使得由此随其形成栅极绝缘体；和
淀积相应于该栅极绝缘体、该半导体材料、该源极和该漏极的第二半导体相容传导材料层，使得由此随其形成薄膜晶体管的栅极。淀积相应于栅极绝缘体、该半导体材料、源极和漏极的第二半导体相容传导材料层，由此形成薄膜晶体管的栅极。
17.权利要求16的方法，其中步骤(b)进一步包括步骤：淀积相应于第二传导材料层和第一绝缘体层的第二绝缘体层，使得由此该第二传导材料层的至少一部分通过第二绝缘体层中的窗口暴露出来；和
淀积相应于第二传导材料层的第三绝缘体层并且使其通过第二绝缘体层中的窗口形成输出焊盘。
18.权利要求1的方法，进一步包括以下步骤：
在真空环境中测试电子元件阵列；和
根据该测试通过或者失败的功能，相应地指定基片。
19.一种形成电子器件的方法，包括：
(a)提供基片；
(b)在真空环境中通过遮蔽掩膜在该基片上淀积半导体材料；
(c)在真空环境中通过遮蔽掩膜在该基片上淀积传导材料；
(d)在真空环境中通过遮蔽掩膜在该基片上淀积绝缘材料，其中该绝缘材料、该半导体材料和该传导材料共同用于在该基片上形成电子元件。
20.权利要求19的方法，其中基片是下列项中的至少一个：(i)导电的、(ii)挠性的、(iii)透明的、和(iv)导电的，且具有置于电子元件和基片的导电部分之间的电绝缘体。
21.权利要求20的方法，其中电子元件是薄膜晶体管(TFT)、二极管、存储元件或者电容器。
22.权利要求21的方法，进一步包括以下步骤：
在真空环境中通过遮蔽掩膜在基片上淀积光发射材料，使得由此光发射材料响应于提供给TFT的控制信号而发光。
CNB038159430A 2002-06-05 2003-05-19 用于控制受控元件的有源矩阵背板及其制造方法 Expired - Fee Related CN100375229C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US38652502P 2002-06-05 2002-06-05
US60/386,525 2002-06-05
US10/255,972 2002-09-26
US10/255,972 US6943066B2 (en) 2002-06-05 2002-09-26 Active matrix backplane for controlling controlled elements and method of manufacture thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 200710092173 Division CN101038914A (zh) 2002-06-05 2003-05-19 用于控制受控元件的有源矩阵背板及其制造方法

Publications (2)

Publication Number Publication Date
CN1666318A true CN1666318A (zh) 2005-09-07
CN100375229C CN100375229C (zh) 2008-03-12

Family

ID=29714899

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038159430A Expired - Fee Related CN100375229C (zh) 2002-06-05 2003-05-19 用于控制受控元件的有源矩阵背板及其制造方法

Country Status (7)

Country Link
US (1) US6943066B2 (zh)
EP (1) EP1568069A4 (zh)
JP (1) JP4246153B2 (zh)
CN (1) CN100375229C (zh)
AU (1) AU2003288893A1 (zh)
HK (1) HK1077400A1 (zh)
WO (1) WO2004025696A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122612A (zh) * 2010-12-16 2011-07-13 潘重光 一种采用荫罩技术生产线制造器件的方法及系统

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate
US20060022581A1 (en) * 2002-10-07 2006-02-02 Koninklijke Philips Electronics N.V. Method for manufacturing a light emitting display
US7214554B2 (en) * 2004-03-18 2007-05-08 Eastman Kodak Company Monitoring the deposition properties of an OLED
JP4393402B2 (ja) * 2004-04-22 2010-01-06 キヤノン株式会社 有機電子素子の製造方法および製造装置
DE102004024461A1 (de) * 2004-05-14 2005-12-01 Konarka Technologies, Inc., Lowell Vorrichtung und Verfahren zur Herstellung eines elektronischen Bauelements mit zumindest einer aktiven organischen Schicht
KR100671640B1 (ko) * 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
US20060021869A1 (en) * 2004-07-28 2006-02-02 Advantech Global, Ltd System for and method of ensuring accurate shadow mask-to-substrate registration in a deposition process
US7232694B2 (en) * 2004-09-28 2007-06-19 Advantech Global, Ltd. System and method for active array temperature sensing and cooling
KR100696479B1 (ko) * 2004-11-18 2007-03-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US7132361B2 (en) * 2004-12-23 2006-11-07 Advantech Global, Ltd System for and method of forming via holes by multiple deposition events in a continuous inline shadow mask deposition process
US7271111B2 (en) * 2005-06-08 2007-09-18 Advantech Global, Ltd Shadow mask deposition of materials using reconfigurable shadow masks
US7531470B2 (en) * 2005-09-27 2009-05-12 Advantech Global, Ltd Method and apparatus for electronic device manufacture using shadow masks
US20070137568A1 (en) * 2005-12-16 2007-06-21 Schreiber Brian E Reciprocating aperture mask system and method
US7763114B2 (en) * 2005-12-28 2010-07-27 3M Innovative Properties Company Rotatable aperture mask assembly and deposition system
EP2987450B1 (en) * 2006-02-07 2019-06-05 Boston Scientific Limited Medical device light source
US20090098309A1 (en) * 2007-10-15 2009-04-16 Advantech Global, Ltd In-Situ Etching Of Shadow Masks Of A Continuous In-Line Shadow Mask Vapor Deposition System
US20090311427A1 (en) * 2008-06-13 2009-12-17 Advantech Global, Ltd Mask Dimensional Adjustment and Positioning System and Method
WO2011019429A2 (en) * 2009-06-09 2011-02-17 Arizona Technology Enterprises Method of anodizing aluminum using a hard mask and semiconductor device thereof
JP5528727B2 (ja) * 2009-06-19 2014-06-25 富士フイルム株式会社 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
US8658478B2 (en) 2010-09-23 2014-02-25 Advantech Global, Ltd Transistor structure for improved static control during formation of the transistor
CN102021536A (zh) * 2010-12-16 2011-04-20 潘重光 任意尺寸底板及显示屏的气相沉积荫罩板系统及其方法
US10233528B2 (en) * 2015-06-08 2019-03-19 Applied Materials, Inc. Mask for deposition system and method for using the mask
KR20180032717A (ko) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 증착용 마스크, 표시 장치의 제조 장치 및 표시 장치의 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3289053A (en) * 1963-12-26 1966-11-29 Ibm Thin film transistor
US3657613A (en) * 1970-05-04 1972-04-18 Westinghouse Electric Corp Thin film electronic components on flexible metal substrates
US4096821A (en) * 1976-12-13 1978-06-27 Westinghouse Electric Corp. System for fabricating thin-film electronic components
US4343081A (en) * 1979-06-22 1982-08-10 L'etat Francais Represente Par Le Secretaire D'etat Aux Postes Et Telecommunications Et A La Telediffusion (Centre National D'etudes Des Telecommunications) Process for making semi-conductor devices
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
GB2087147B (en) * 1980-11-06 1985-03-13 Nat Res Dev Methods of manufacturing semiconductor devices
US4450786A (en) * 1982-08-13 1984-05-29 Energy Conversion Devices, Inc. Grooved gas gate
US4461071A (en) * 1982-08-23 1984-07-24 Xerox Corporation Photolithographic process for fabricating thin film transistors
GB8332394D0 (en) * 1983-12-05 1984-01-11 Pilkington Brothers Plc Coating apparatus
US4615781A (en) * 1985-10-23 1986-10-07 Gte Products Corporation Mask assembly having mask stress relieving feature
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
DE19513691A1 (de) * 1995-04-11 1996-10-17 Leybold Ag Vorrichtung zum Aufbringen dünner Schichten auf ein Substrat
US6384529B2 (en) * 1998-11-18 2002-05-07 Eastman Kodak Company Full color active matrix organic electroluminescent display panel having an integrated shadow mask
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6460369B2 (en) * 1999-11-03 2002-10-08 Applied Materials, Inc. Consecutive deposition system
US6294398B1 (en) * 1999-11-23 2001-09-25 The Trustees Of Princeton University Method for patterning devices
US6582504B1 (en) * 1999-11-24 2003-06-24 Sharp Kabushiki Kaisha Coating liquid for forming organic EL element
TW490714B (en) * 1999-12-27 2002-06-11 Semiconductor Energy Lab Film formation apparatus and method for forming a film
JP2001272929A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 平面表示装置用アレイ基板の製造方法
US7517551B2 (en) * 2000-05-12 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light-emitting device
JP4704605B2 (ja) * 2001-05-23 2011-06-15 淳二 城戸 連続蒸着装置、蒸着装置及び蒸着方法
US6791258B2 (en) * 2001-06-21 2004-09-14 3M Innovative Properties Company Organic light emitting full color display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122612A (zh) * 2010-12-16 2011-07-13 潘重光 一种采用荫罩技术生产线制造器件的方法及系统
WO2012079295A1 (zh) * 2010-12-16 2012-06-21 Pan Chongguang 一种采用荫罩技术生产线制造器件的方法及系统

Also Published As

Publication number Publication date
CN100375229C (zh) 2008-03-12
WO2004025696A3 (en) 2005-01-06
US20030228715A1 (en) 2003-12-11
AU2003288893A8 (en) 2004-04-30
WO2004025696A2 (en) 2004-03-25
HK1077400A1 (en) 2006-02-10
AU2003288893A1 (en) 2004-04-30
EP1568069A4 (en) 2006-10-25
EP1568069A2 (en) 2005-08-31
JP2005539378A (ja) 2005-12-22
JP4246153B2 (ja) 2009-04-02
US6943066B2 (en) 2005-09-13

Similar Documents

Publication Publication Date Title
CN1666318A (zh) 用于控制受控元件的有源矩阵背板及其制造方法
CN1196378C (zh) 有机场致发光器件中的阴极接触结构
CN1825614A (zh) 具有辅助电极线的有机电致发光显示装置及其制造方法
CN1700814A (zh) 有机电致发光显示设备及其制造方法
CN101064318A (zh) 用于显示设备的薄膜晶体管阵列面板及其制造方法
CN1956167A (zh) 显示装置及其制造方法
CN1828924A (zh) 平板显示器及其制造方法
CN1551690A (zh) 有机电致发光显示面板
CN101043047A (zh) 显示装置及其制造方法
CN1933174A (zh) 显示装置
CN1729726A (zh) 发光装置及其制作方法
CN1744787A (zh) 平板显示装置
CN1956211A (zh) 显示装置及其制造方法
CN1638544A (zh) 一种有机电致发光器件及其制造方法
CN1878438A (zh) 有机电致发光显示装置及其制造方法
CN1525799A (zh) 电场发光显示装置的激光修复方法
CN1735296A (zh) 显示装置及其制造方法
CN1708194A (zh) 电致发光显示器件及其制造方法
CN1645979A (zh) 有机发光显示器及其制造方法
CN1395453A (zh) 电场发光显示装置的制造方法
CN1828839A (zh) 有机发光显示器及其制造方法
CN1684565A (zh) 平板显示器件及其制造方法
CN1347266A (zh) 带有辅助阴极总线的有机电致发光器件
CN1874001A (zh) 平板显示器
CN1678146A (zh) 显示装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1077400

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080312

Termination date: 20210519

CF01 Termination of patent right due to non-payment of annual fee