CN1679234A - 连续时间滤波器和包括这种滤波器的系统的自校准 - Google Patents
连续时间滤波器和包括这种滤波器的系统的自校准 Download PDFInfo
- Publication number
- CN1679234A CN1679234A CNA038211114A CN03821111A CN1679234A CN 1679234 A CN1679234 A CN 1679234A CN A038211114 A CNA038211114 A CN A038211114A CN 03821111 A CN03821111 A CN 03821111A CN 1679234 A CN1679234 A CN 1679234A
- Authority
- CN
- China
- Prior art keywords
- signal
- filter
- input
- integrator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Abstract
一种具有自校准装置的连续时间滤波器系统。所说的系统包括一个主控制单元(36)和具有一个或多个从属滤波器(27.1-27.n)的一个从属单元。主控制单元(36)包括一个积分器(30),它具有电路元件(33;C),电路元件(33、C)与确定从属滤波器的时间常数(τ)的从属滤波器(27.1-27.n)的那些元件相匹配。进而,主控制单元(36)还包括一个电压比较器(35),它与积分器(30)的输出端(34)相连,电压比较器(35)提供一个输出频率信号(fcom),并且主控制单元(36)还包括一个相位频率比较器(PFC;28),它提供控制信号(υ),以此作为输出信号,相位频率比较器(PFC;28)接收所说的输出频率信号(fcom)和参考频率信号(fref),以此作为输入信号。从属单元包括所说的至少一个从属滤波器(27.1-27.n),从属滤波器(27.1-27.n)具有控制信号输入端(41),用于接收所说的控制信号(υ),因此允许通过影响从属滤波器的时间常数(τ)来校准从属滤波器的传递函数。
Description
技术领域
本发明涉及连续时间滤波器的校准,具体来说,本发明涉及连续时间Gm-C和RC-滤波器。
背景技术
连续时间滤波器在远距离通信、视频信号处理、盘驱动器、计算机通信网络等中已经发现了逐渐增多的商业应用。连续时间滤波器最好由跨导器和电容器实施。这样的滤波器称之为Gm-C滤波器。如果使用无源的电阻器和电容器实现,则对应的滤波器称之为RC滤波器。
滤波器的频率特性在RC滤波器中由电阻R和电容C的乘积确定。在Gm-C滤波器中,时间常数由C/Gm给出。
只有跨导Gm的校准存在现有技术。这样的校准方案不可应用到连续时间滤波器上,连续时间滤波器具有大量的使用跨导的电路。按照下面列出的现有技术文献,校准是通过将跨导(对其输入端施加了一个DC信号)的输出电流与参考电流进行匹配来实现的。然后,使用匹配误差来调谐跨导:
US5621355
US5650950
US5912583
US6140867
US6172569
EP561099
所有这些现有技术文献都使用相同的校准原理,在这些文献中存在的某些差别只在于产生参考电流的方式。在实施细节方面也有某些微小的差异。例如,US5621355要求精确的外部电阻器,而其它的文献则要求精确的电流数字-模拟转换器(DAC)。按照US5621355,参考电流是通过施加一个准确的直流电压产生的,而在US5650950、US5912583、US6140867、US6172569中,通过加到数字-模拟转换器的数字信号将所期望的跨导Gm映射成参考电流。EP561099则建议使用极化电路来进行校准。
对于这些现有技术方案,都存在一些应用的限制。外部的精确的电阻器、精确的DAC、和精确的直流电压的技术要求都将使这些方案很昂贵。另一个缺点是校准是针对直流进行的。
在US5621355中提出的方案实际上是对于在IEEE期刊“固体电路”(IEEE Journal of Solid-State Circuits)中由Laber和Gray提出的先前的出版物(第28卷,第4期,1993年4月)的一种改进,这里只调谐Gm。这种改进是通过用作电阻器的开关电容器来代替外部电阻器。如以上所述,所说的校准是:通过迫使在电阻器上和在跨导Gm的输入端上具有相同的电压来匹配跨导Gm与精确的外部电阻器的值。
在US6304135中公开了另外的方法。按照US6304135,Gm是通过外部电阻器Rext确定的,C是通过用一个极其复杂的可变电流源补偿一个芯片上校准电容器以迭代方式进行校准的。需要一个特殊的算法来实现迭代校准。在US6304135中提出的可变电流源是复杂的。这种校准方案只能利用在US6304135中描述的那种类型的跨导器工作,不适合于其它类型的跨导器。
在US6084465中提出的校准方案按照不同的方式工作。在放电完成后,在一定的时间间隔内由主Gm对一个电容器充电,在这个时间间隔结束时的电容器电压与一个固定电压进行比较。然后,使用误差信号来调谐Gm。为了在电容器放电的同时保存这个电压,需要另一个带有开关的电容器。这两个电容器必须完美地匹配,在实践中这是不可能的,因此要产生误差。这个方案的另一个缺点是,需要一个极其复杂的状态机来控制各个开关。进而,整个的校准花费相当长的时间。
在US6111467中描述的是在US6084465中提出的方案的一种变型。这个方案也是复杂的,并且需要许多开关和开关动作。
在US6112125中描述了一种极其繁琐复杂的方案。通过注入参考信号并且监视滤波器输出的相位来实现调谐。
Gm-C滤波器与RC滤波器相比的一个突出的优点是滤波器经过跨由Gm获得的调谐能力。然而,这两种滤波器都遭遇过程的变化,因此限制了它们只能在非临界的情况下应用。
自校准是解决这个问题和实现更准确的连续时间滤波器的有效技术。几乎所有的已知的校准技术都是基于所谓的主-从原理。用于处理信号的从属滤波器以及或者包括压控振荡器(VCO)或者包括压控滤波器(VCF)的主控制模块这两者都是由电压控制的相同的跨导器构成的。在将置入锁相回路(PLL)内的主控制模块校准或调谐到锁相回路的参考频率以后,它的时间常数(τ)就调节到了正确的数值。如果在主和从属单元这两者中的跨导和电容器完美地匹配,则从属滤波器也调谐到它的期望的特性。常规的校准技术的缺点是,VCO或VCF要求至少两个积分器,即,至少两个跨导器和某些电容器。因为存在内部失配,所以调谐的精度相对来说较差。此外,功率消耗和所需要的面积相当大。
在图1中表示出一个基本无损耗Gm-C积分器10。Gm-C积分器10包括具有电压输入端12的跨导器13。另一个输入端15连接到地。电容器C安排在跨导输出端14和地之间。积分器的传递函数由下式给出:
这里,τ是积分器10的时间常数,由电容器C和跨导器13的跨导Gm确定:
在RC滤波器中,时间常数τ是R和C的乘积。在集成滤波器中,Gm和C都要受过程变化的影响,因此整个滤波器的特性也要经受过程变化的影响。Gm-C滤波器的一个优点在于Gm是可控的。通过改变加到跨导器13的输入端11的电压v(也称之为控制信号)可以控制Gm。通过一个适当的装置,可以使Gm-C滤波器自校准。
当前,如果不采取特殊的措施,连续时间Gm-C滤波器或者RC滤波器由于过程变化的缘故,只限于非临界的应用。
本发明的另一个目的是提供滤波器系统,它们能够避免或减小已知的滤波器系统的缺点。
本发明的一个目的是提供一种方案,用于灵活地校准连续时间Gm-C滤波器和RC滤波器。
发明内容
通过本发明实现这些和其它的目的,本发明提供按照权利要求1所述的滤波器系统,本发明使用这样的滤波器系统提供按照权利要求15所述的实施方案。
在从属权利要求2-14中要求保护有益的实施方案。
这个建议的方案公开了一种技术,这种技术通过在主控制单元中只使用一个跨导器或电阻器以及一个电容器解决了以上所述的所有的问题。从参照以下所述的实施例(一个或多个),本发明的其它方面将是显而易见的。
附图说明
为了更完整地描述本发明以及本发明的另外的目的和优点,结合附图参照下面的描述,其中:
图1是常规的无损耗Gm-C积分器的示意方块图;
图2A是按照本发明的主控模块的示意方块图;
图2B是曲线图,给出了ξ的定义;
图3是按照本发明的滤波器系统的示意方块图;
图4A是按照本发明的逻辑电路的示意方块图;
图4B是按照本发明的曲线图,表示出各个信号;
图5是按照本发明的一个相位频率比较器(PFC)的示意方块图;
图6是按照本发明的曲线图,表示的是其它的信号;
图7是按照本发明在RC滤波器中可以使用的VCC的示意方决图。
具体实施方式
图2A表示所提出的自校准方案的原理。这个方案基于主-从原理。但是,主单元不像现有技术系统那样,既不是VCO也不是VCF。它包括一个类似于图1所示的积分器10的一个积分器20。按照本发明,将一个直流电压VB加到跨导器23的输入端22,跨导器23的后面是一个比较器25。电容器VC安排在跨导器输出端24和地之间。在电容器C上的电压VC可由下式表示:
现在参照附图2B,如果在跨导器输出端24上的电压VC的初始值是0,则由下式给出电压VC达到比较器25的阈值电平Vth所花费的时间t:
ξ=τVth/VB (4)
改写上述的方程,产生感兴趣的时间常数:
τ=ξVB/Vth (5)
因此,按照方程(2)定义的从属滤波器的时间常数可以通过改变Vth、或VB、或ξ、或者这些参数的任意组合进行校准或调谐。在图2B中确定的参数ξ是一个时间量,按照如下给出的方式可以使所说的参数ξ极其准确。
根据在图2A、2B中所示的原理,在图3中给出了所提出的自校准的Gm-C滤波器的方案的方块图,这里未示出从属滤波器27.1-27.5中的电容器。除了包括积分器30、电容器C、跨导器33、和比较器35以外,主控模块还包括相位-频率比较器(PFC)28和由信号VS控制的开关39。开关39安排成与电容器C并联。在主控模块36和从属滤波器27.1-27.5中的跨导器33都由相位-频率比较器28的控制信号υ控制。信号Vs和参考频率fref都是从时钟信号CK导出的,如图3中示意地表示出的。使用逻辑电路40来提供信号VS和fref。在图4A中给出典型逻辑电路40的细节。逻辑电路40接收时钟信号CK作为输入信号。这样的时钟信号通常是在芯片上得到的。
如图4A所示的逻辑电路40的操作如以下所述。首先,输入时钟CK由两个延迟元件51、42延迟,从而产生两个延迟版本的时钟信号CK,标记为d11(反相的)和d12。输入时钟的频率fCK由触发器(FF1)43除2,触发器假定是正向边缘触发的触发器。这就是它的时钟信号首先借助于反相器44反相的原因所在。信号d12作为时钟信号加到第二预置的触发器(FF2)45。一个置位信号(set)由CK、d11、d12的组合产生。在本例中,这个逻辑组合是由两个门电路46、47实现的。一旦置位信号(set)为逻辑低,触发器(FF2)45的Q输出则变为逻辑高。在逻辑电路40的输出一侧使用两个门电路49、50是为了提供输出信号Vs以控制开关39。在图4B的曲线图中说明了信号的相互关联性。
现在回到附图3,当输出信号VS是逻辑高,开关39闭合,电容器C放电。在这个期间,参考频率信号fref是逻辑低(见图4B和6中的曲线)。只要fref切换到逻辑高,VS就返回到逻辑低。开关39再次开路,跨导器33开始对电容器C充电。只要Vc低于比较器35的阈值Vth(图6),则比较器35的输出端29的输出信号fcom就保持逻辑高。一旦Vc超过比较器35的阈值Vth,则输出信号fcom就切换到逻辑低。PFC28(例如包含PFD和一个回路滤波器)产生控制信号υ,并且将其加到输入端31,以使在fref和fcom之间的相位差变为0。换言之,PFC28比较输入信号fref和fcom的相位和频率。因此有:
ξ=T (6)
这里,T是输入时钟CK(参照图4B)的周期。在方程(5)中代入方程(6),则有
τ=TVB/Vth (7)
换句话说,按照本发明,提供了具有自校准装置的滤波器系统,如图3所示。这个系统包括一个主控制单元36和具有一个或多个从属滤波器27.1-27.n的一个从属单元。这样的主控制单元36包括一个积分器30,积分器30的电路元件与确定从属滤波器的时间常数τ的从属滤波器27.1-27.n的那些电路元件匹配。按照本发明,如果主控制单元的Gm与从属滤波器的Gm之比是一个常数,则可以实现良好的匹配。主控制单元的电容和从属滤波器的电容之比也是这种情况。进而,主控制单元36包括与积分器30的输出端34相连的电压比较器35。使用电压比较器35在其输出端29提供输出频率信号fcom。还有一个所谓的相位频率比较器(PFC)28,用于提供控制信号υ,以此作为输出信号。相位频率比较器28接收输出频率信号fcom和参考频率信号fref,以此作为输入信号。从属单元包括至少一个从属滤波器27.1-27.n。每个从属滤波器都具有一个控制信号输入端41,用于接收控制信号υ,控制信号υ通过影响从属滤波器的时间常数τ可以校准从属滤波器的传递函数。在图3中,所示的实施例中的所有5个从属滤波器27.1-27.n的传递函数都是通过一个共用的控制信号υ校准的。
按照本发明,通过调谐Gm来校准时间常数τ。为此目的,要在时钟信号CK的某个时间间隔内周期性地充电主控制模块36的电容器C。使用比较器35来比较在这个电容器C上的电压VC与一个预定的电压Vth,从而可以产生周期性的信号fcom。通过使用锁相回路,可以使要调谐的时间常数τ等于时钟信号CK的周期T。在实践中,这是极其方便的。通过调节时钟频率fCK,可以校准很大范围的时间常数τ。
在图5中表示的是相位频率比较器28的一些细节。相位频率比较器28可以包括一个回路滤波器52,回路滤波器52具有一个输出端31并且在输出端31提供控制信号υ,以此作为输出信号。相位频率比较器28进一步还包括一个相位频率检测器(PFD)53,相位频率检测器53安排在回路滤波器52的前面。相位频率检测器53具有两个输入端。它接收输出频率信号fcom和参考频率信号fref,以此作为输入信号。在本实施例中,将相位频率检测器53设计成能在输出频率信号fcom和参考频率信号fref的下降沿54、55操作,如图6的曲线图所示。通过相位频率检测器53将代表输出频率信号fcom和参考频率信号fref之间的相位差的误差信号x馈送到回路滤波器52,以便允许回路滤波器52能够提供控制信号υ,以此作为输出信号。图6的曲线图还给出按照本发明的定时和自校准的细节。
按照公知的校准技术,在主控制单元中的VCO和VCF都调谐到相位频率检测器的参考频率。对比之下,按照本发明提供的时间常数τ取决于3个电路参数:在输入端32的输入直流电压VB、比较器35的阈值电压Vth、和输入时钟信号CK的周期T,如方程(7)所表示的。因此,按照本发明,在校准Gm-C滤波器时,具有很大的自由度和灵活性:可以同时改变一个、两个、或者甚至于所有的三个电路参数VB、Vth、T。这就是本发明的校准方案处理的最突出的特征之一。考虑只改变一个电路参数的情况:
1)在保持Vth和VB不变的同时,通过输入时钟频率fCK调谐Gm。对于这种校准策略,通过改变时钟频率fCK调谐时间常数τ,时钟频率fCK是输入时钟周期T的倒数。结果,将时间常数τ调谐到输入时钟周期T和Vth/VB的乘积,如方程(7)所给出的。具体来说,如果Vth=VB,则可以获得
τ=T (8)
类似地,如果如果Vth=2VB,则有τ=T/2,并且如果Vth=VB/2,则有τ=2T,如此等等。
从方程(8)显然可以看出,这种校准策略可提供最高的校准精度,这个最高的校准精度与输入时钟的精度相同,并且这个精度在整个调谐范围一直在保持着。而且,τ=T可以使精度在实践中非常诱人。
2)如果Vth和fref保持不变,则可以使时间常数τ正比于VB。在这种情况下,可以使用的调谐范围可由跨导器33的输入范围加以限制。
3)如果VB和fref保持不变,则可以使时间常数τ反比于Vth。这一校准策略有可能在一个较大的范围内通过Vth较小的变化来调谐时间常数τ。为了证实这一点,考虑一个数值例子。如果假定VB的缺省值是1伏,对应的跨导是Gmo,则可以获得如下的表格:
校准策略2) | 调谐电压VB(伏) | 1 | 2 | 4 | 8 |
校准策略3) | 调谐电压Vth(伏) | 1 | 0.5 | 0.25 | 0.125 |
Gmo | Gmo | 2Gmo | 4Gmo | 8Gmo |
可以看出,为了调谐Gm使其相差8倍,这个校准策略要求Vth只从1伏变到0.125伏=0.725伏。相比之下,校准策略2)则要求的变化范围达7伏之多。
按照本发明,还可能使两个或者甚至于所有三个电路参数同时改变来校准所说的Gm-C滤波器。这在要求较宽的调谐范围的应用中是特别有用的。
下面,解决RC滤波器的校准问题。至今,本说明书主要针对Gm-C滤波器。所建议的校准技术还能直接应用到RC滤波器。唯一的不同是,在主控制模块中必须用电压-电流变换器(VCC)代替跨导器。其目的在于,从与从属RC滤波器中所用的相同类型的电阻中导出跨导。
在图7中描述这样一种变换器的一种可能的类型。一个运算放大器61(op-amp)驱动两个匹配的pMOS晶体管62、63。假定放大器的增益无限大,经过连接64的反馈将迫使电阻器R上的电压V1等于VB,导致如下的跨导:
Gm=1/R (9)
要说明的是,按照本发明,这个VCC60只在主控模块中需要。图7假定:在主控模块和从属滤波器中的电阻器R都是由电压υ控制的。事实上,所提出的校准技术允许改变或者R或者C。为此目的,要用所谓的可编程电阻器阵列(PRA)或者可编程电容器阵列来代替这些电阻器或者电容器。可编程电阻器阵列是具有一系列开关的电阻器阵列或树,可编程电容器阵列是具有一系列开关的电容器阵列或树。
虽然可以利用Gm-C滤波器连续调谐/校准时间常数τ,但是RC滤波器的校准是按照步长进行的。在二进制可编程元件阵列中,这些步长是通过阵列的最小分段决定的。
本发明还适合于用在例如为GSM收发器设计的基带集成电路(IC)中。在这样一种GSM收发器中,在发送器路径中,需要3阶巴特沃斯(Butterworth)低通滤波器(LPF),以便在4.33MHz的频率并且在发送器数字-模拟变换器(DAC)之后抑制GMSK调制信号的图像分量。作为RC型滤波器并且如果没有提供任何校准或调谐的话,则这种滤波器极其容易在工作过程中处理变化。因为所用的电阻的变化范围很大,达到-13%至+33%,而电容的变化范围为+/-10%,因此,当使用常规的处理方法的时候,在通带中直到100kHz实现足够好的镜象干扰抑制和最大平坦化是十分困难的。如果时间常数τ太大,则3分贝的频率可能会移到较低的频率,而这在镜像干扰抑制中不会引起注意,但对于基带信号这却会引起注意。类似地,如果因为过程的变化使时间常数τ太小,镜像干扰抑制将引起关注。进而,如果过程已经移动,或者,如果预见一个新的应用或系统,则完整的重新设计将是不可避免的。
如果使用按照本发明的自校准,则这样的重新设计将可以避免。向连续时间滤波器附加自校准能力的目的在于提供临界应用,这样作可能极大地减小进入市场的周期,极大地减小成本,极大地提高系统的性能。
作为验证按照本发明的校准方案的例子,使用所提出的校准策略1)设计了一个3阶的Gm-C滤波器。模拟的结果表明:在没有进行任何优化的情况下,校准过程只花费不到9个参考频率fref的周期就可完成。经过校准以后,在主控模块和从属滤波器中的时间常数τ都变为无误差的了。
按照本发明的滤波器系统基于只使用一个跨导器和一个电容器的自校准技术。主控模块不是VCO或者VCF。
本发明非常适合于精确的、集成的连续时间滤波器,例如连续时间Gm-C滤波器(使用跨导器和电容器)或者RC滤波器(使用无源的电阻器和电容器)。
本发明在选择校准策略方面提供了很大的自由度和灵活性。所提出的电路是可靠的,校准是有效的并且具有高精度。不需要任何外部元件是本发明的另一个优点。本发明的方案对于低成本集成颇具魅力。全然没有应用限制。
按照本发明的滤波器系统基于所谓的主从原理。
还应该认识到,为清楚起见在分开的实施例文本中描述了本发明的各个特征,然而,还可以在单个实施例中联合提供本发明的这些特征。与此相反,为简捷起见在单个实施例的文本中描述的本发明的各个特征还可以在分开的或者任何合适的子组合中提供。
在附图和说明书中,已经提出了本发明的优选实施例,虽然使用了特殊的术语,然而这样给出的描述只是使用了普通的和说明性的术语,并没有限制的目的。
Claims (15)
1.一种具有自校准装置的连续时间滤波器系统,所说的系统包括一个主控制单元(36)和具有至少一个从属滤波器(27.1-27.n)的一个从属单元,
主控制单元(36)包括:
一个积分器(30),它具有电路元件(33、C),电路元件(33、C)与确定从属滤波器的时间常数(τ)的从属滤波器(27.1-27.n)的那些元件相匹配;
一个电压比较器(35),它与积分器(30)的输出端(34)相连,电压比较器(35)提供一个输出频率信号(fcom),和
一个相位频率比较器(PFC;28),它提供控制信号(υ),以此作为输出信号,相位频率比较器(PFC;28)接收所说的输出频率信号(fcom)和参考频率信号(fref),以此作为输入信号;
从属单元包括:所说至少一个从属滤波器(27.1-27.n),从属滤波器(27.1-27.n)具有控制信号输入端(41),用于接收所说的控制信号(υ),因此允许通过影响从属滤波器的时间常数(τ)来校准从属滤波器的传递函数。
2.权利要求1的系统,其中:从属滤波器是一个RC滤波器,控制信号(υ)是一个分立的信号,可引导从属滤波器的传递函数按步长进行校准。
3.权利要求1的系统,其中:从属滤波器是一个连续时间Gm-C滤波器,控制信号(υ)是一个连续的信号。
4.权利要求1、2、或3的系统,其中:从属滤波器是一个集成滤波器。
5.前述的权利要求之一的系统,其中:主控模块(36)只包括一个跨导器(33)和一个电容器(C)。
6.前述的权利要求之一的系统,其中:相位频率比较器(PFC;28)包括:
一个回路滤波器(52),用于提供控制信号(υ),以此作为输出信号;
一个相位频率检测器(PFD;53),它位于回路滤波器(52)的前面,相位频率检测器(PFD;53)接收所说输出频率信号(fcom)和参考频率信号(fref),以此作为输入信号;
一个误差信号(x),代表由相位频率检测器(PFD、53)向回路滤波器(52)提供的输出频率信号(fcom)和参考频率信号(fref)之间的相位差。
7.前述的权利要求之一的系统,其中:主控制单元(36)包括可由信号VS控制的开关(39)。
8.权利要求7的系统,其中:使用逻辑电路(40)以提供信号(VS)和参考频率信号(fref),信号(VS)和参考频率信号(fref)都是从时钟信号(CK)导出的。
9.前述的权利要求之一的系统,其中:将直流电压(VB)加到积分器(30)的输入端(32)。
10.前述的权利要求之一的系统,其中:积分器(30)具有一个跨导(Gm),这个跨导可以通过改变以下各项进行调谐:
加到电压比较器(35)的输入端的阈值电压(Vth),和/或
加到积分器(30)的输入端(32)的直流电压(VB),和/或
时钟信号(CK)的频率(fCK)。
11.权利要求1-9中任何一个所述的系统,其中:积分器(30)具有一个跨导(Gm),这个跨导可以通过改变时钟信号(CK)的输入时钟频率(fCK)、同时保持施加到电压比较器(35)的输入端的阈值电压(Vth)和加到积分器(30)的输入端(32)的直流电压(VB)不变来进行调谐。
12.权利要求1-9中任何一个所述的系统,其中:积分器(30)具有一个跨导(Gm),这个跨导可以通过改变加到积分器(30)的输入端(32)的直流电压(VB),同时保持施加到电压比较器(35)的输入端的阈值电压(Vth)和参考频率信号(fref)不变来进行调谐。
13.权利要求1-9中任何一个所述的系统,其中:积分器(30)具有一个跨导(Gm),这个跨导可以通过改变加到电压比较器(35)的输入端的阈值电压(Vth)、同时保持加到积分器(30)的输入端(32)的直流电压(VB)和参考频率信号(fref)不变来进行调谐。
14.权利要求1的系统,其中:主控模块(36)包括一个电压-电流变换器(VCC、60),和/或一个可编程电阻器阵列(PRA),和/或一个可编程电容器阵列。
15.一种远距离通信系统、视频信号处理系统、或盘驱动器系统,包括按照权利要求1-14中的至少一个所述的系统。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02102312.2 | 2002-09-05 | ||
EP02102312 | 2002-09-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1679234A true CN1679234A (zh) | 2005-10-05 |
Family
ID=31970444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA038211114A Pending CN1679234A (zh) | 2002-09-05 | 2003-08-27 | 连续时间滤波器和包括这种滤波器的系统的自校准 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7400190B2 (zh) |
EP (1) | EP1537658A1 (zh) |
JP (1) | JP4566742B2 (zh) |
CN (1) | CN1679234A (zh) |
AU (1) | AU2003255998A1 (zh) |
WO (1) | WO2004023653A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101533099B (zh) * | 2009-03-22 | 2011-08-31 | 中国科学院近代物理研究所 | 电荷频率转换器 |
CN101478299B (zh) * | 2007-08-23 | 2012-07-04 | 英飞凌科技股份有限公司 | 自校准滤波器和滤波方法 |
CN103905037A (zh) * | 2014-03-10 | 2014-07-02 | 东南大学 | 一种用于Gm-C滤波器的主从结构频率校准电路 |
CN106656122A (zh) * | 2015-11-03 | 2017-05-10 | 三星电子株式会社 | 用于调节时钟信号中的占空比的装置和方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223439A (ja) * | 2004-02-03 | 2005-08-18 | Nec Electronics Corp | 周波数設定回路 |
JP4804033B2 (ja) * | 2005-05-11 | 2011-10-26 | ローム株式会社 | 高周波イコライザ |
FR2895846A1 (fr) * | 2005-12-30 | 2007-07-06 | St Microelectronics Sa | Procede de controle du rapport des facteurs d'amplification de deux amplificateurs lineaires, et dispositif correspondant. |
TWI331851B (en) * | 2007-02-12 | 2010-10-11 | Ind Tech Res Inst | Calibration apparatus and method for programmable response frequency selecting elements |
WO2008149881A1 (ja) * | 2007-06-05 | 2008-12-11 | Nec Corporation | 電圧電流変換器およびこれを用いたフィルタ回路 |
JP2009033323A (ja) | 2007-07-25 | 2009-02-12 | Fujitsu Microelectronics Ltd | カットオフ周波数調整方法、GmCフィルタ回路及び半導体装置 |
US20090231003A1 (en) * | 2008-03-13 | 2009-09-17 | Mediatek Inc. | Voltage controlled oscillator and pll and filter using the same |
FR2940555B1 (fr) * | 2008-12-19 | 2012-09-07 | Thales Sa | Dispositif de filtrage a auto-etalonnage |
US8692561B2 (en) | 2011-08-11 | 2014-04-08 | International Business Machines Corporation | Implementing chip to chip calibration within a TSV stack |
WO2016134319A1 (en) | 2015-02-19 | 2016-08-25 | Enphase Energy, Inc. | Method and apparatus for time-domain droop control with integrated phasor current control |
US10033401B2 (en) | 2015-04-01 | 2018-07-24 | Tdk Corporation | Sigma-delta modulator arrangement, method and control apparatus for calibrating a continuous-time sigma-delta modulator |
KR101982209B1 (ko) * | 2018-06-14 | 2019-05-24 | 고려대학교 산학협력단 | 연속 시간 델타-시그마 변조기 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2973491B2 (ja) * | 1990-08-22 | 1999-11-08 | ソニー株式会社 | Ntsc/pal信号判別回路およびこの判別回路を用いたアクティブフィルタ |
US5124593A (en) * | 1990-09-26 | 1992-06-23 | National Semiconductor Corporation | Continuous-time filter tuning circuit and method |
US5245565A (en) * | 1991-07-31 | 1993-09-14 | International Microelectronic Products | Digitally programmable linear phase filter having phase equalization |
DE69204655T2 (de) | 1992-03-20 | 1996-02-22 | Sgs Thomson Microelectronics | Schaltungsanordnung zur Abhängigkeitsunterdrückung vom Temperatur und von Herstellungsvariabelen der Steilheit einer differentiellen Transkonduktanzstufe. |
JP3318725B2 (ja) * | 1994-01-12 | 2002-08-26 | 株式会社日立製作所 | アナログフィルタ回路 |
JPH07297677A (ja) * | 1994-04-22 | 1995-11-10 | Olympus Optical Co Ltd | フィルタ回路 |
JP3380347B2 (ja) * | 1995-01-27 | 2003-02-24 | 旭化成マイクロシステム株式会社 | Gm−Cフィルタ |
US6112125A (en) | 1995-03-08 | 2000-08-29 | Silicon Systems, Inc. | Self-tuning method and apparatus for continuous-time filters |
US5650950A (en) | 1995-05-31 | 1997-07-22 | Texas Instruments Incorporated | Apparatus and method for accurately establishing a cut-off frequency in an electronic filter |
US5621355A (en) | 1995-09-29 | 1997-04-15 | Harris Corporation | Sampled data-biasing of continuous time integrated circuit |
US5912583A (en) | 1997-01-02 | 1999-06-15 | Texas Instruments Incorporated | Continuous time filter with programmable bandwidth and tuning loop |
JPH10322196A (ja) * | 1997-05-16 | 1998-12-04 | Fujitsu Ltd | 補正回路及びこれを有する電子回路装置 |
CA2224261A1 (en) * | 1997-12-09 | 1999-06-09 | Philsar Electronics Inc. | Low phase noise, high q, high gain amplifier in an integrated circuit |
US6111467A (en) | 1998-05-04 | 2000-08-29 | Tritech Microelectronics, Ltd. | Circuit for time constant tuning of gm-C filters |
US6084465A (en) | 1998-05-04 | 2000-07-04 | Tritech Microelectronics, Ltd. | Method for time constant tuning of gm-C filters |
EP0957578B1 (en) | 1998-05-15 | 2004-07-28 | STMicroelectronics S.r.l. | Transconductance control circuit, particularly for continous-time circuits |
EP0957635B1 (de) * | 1998-05-15 | 2009-10-07 | Nxp B.V. | Filterschaltung |
JPH11330906A (ja) * | 1998-05-18 | 1999-11-30 | Hitachi Ltd | アナログフィルタ回路およびそれを用いた磁気ディスク装置 |
JP2000082937A (ja) * | 1998-09-07 | 2000-03-21 | Hitachi Ltd | 時分割アナログフィルタ制御方法および磁気ディスクシステム |
US6172569B1 (en) | 1999-03-16 | 2001-01-09 | Analog Devices, Inc. | Transconductance filter control system |
US6304135B1 (en) | 1999-11-17 | 2001-10-16 | Texas Instruments Incorporated | Tuning method for Gm/C filters with minimal area overhead and zero operational current penalty |
US7233637B2 (en) * | 2000-04-17 | 2007-06-19 | Adaptive Networks, Inc. | Wideband communication using delay line clock multiplier |
US6262624B1 (en) * | 2000-05-19 | 2001-07-17 | Advanced Micro Devices, Inc. | Phase delay based filter transconductance (Gm/C) compensation circuit |
US7019586B2 (en) * | 2004-03-23 | 2006-03-28 | Silicon Laboratories Inc. | High-speed Gm-C tuning |
US7403063B2 (en) * | 2005-11-23 | 2008-07-22 | Mediatek Inc. | Apparatus and method for tuning center frequency of a filter |
-
2003
- 2003-08-27 AU AU2003255998A patent/AU2003255998A1/en not_active Abandoned
- 2003-08-27 US US10/526,194 patent/US7400190B2/en not_active Expired - Fee Related
- 2003-08-27 CN CNA038211114A patent/CN1679234A/zh active Pending
- 2003-08-27 WO PCT/IB2003/003808 patent/WO2004023653A1/en active Application Filing
- 2003-08-27 EP EP03793990A patent/EP1537658A1/en not_active Withdrawn
- 2003-08-27 JP JP2004533757A patent/JP4566742B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-07 US US12/168,588 patent/US7863972B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101478299B (zh) * | 2007-08-23 | 2012-07-04 | 英飞凌科技股份有限公司 | 自校准滤波器和滤波方法 |
CN101533099B (zh) * | 2009-03-22 | 2011-08-31 | 中国科学院近代物理研究所 | 电荷频率转换器 |
CN103905037A (zh) * | 2014-03-10 | 2014-07-02 | 东南大学 | 一种用于Gm-C滤波器的主从结构频率校准电路 |
CN103905037B (zh) * | 2014-03-10 | 2016-08-17 | 东南大学 | 一种用于Gm-C滤波器的主从结构频率校准电路 |
CN106656122A (zh) * | 2015-11-03 | 2017-05-10 | 三星电子株式会社 | 用于调节时钟信号中的占空比的装置和方法 |
CN106656122B (zh) * | 2015-11-03 | 2019-07-12 | 三星电子株式会社 | 用于调节时钟信号中的占空比的装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
US7400190B2 (en) | 2008-07-15 |
EP1537658A1 (en) | 2005-06-08 |
AU2003255998A1 (en) | 2004-03-29 |
WO2004023653A1 (en) | 2004-03-18 |
JP4566742B2 (ja) | 2010-10-20 |
JP2005538597A (ja) | 2005-12-15 |
US20050242871A1 (en) | 2005-11-03 |
US20080272838A1 (en) | 2008-11-06 |
US7863972B2 (en) | 2011-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1679234A (zh) | 连续时间滤波器和包括这种滤波器的系统的自校准 | |
CN1926766A (zh) | 用于低μ技术的数字锁相环 | |
CN1298110C (zh) | 低通滤波电路、反馈系统及半导体集成电路 | |
CN1985441B (zh) | 锁相环中相位误差抵消的方法和装置 | |
CN1172444C (zh) | 具有两个反馈环路的时钟倍增器 | |
CN1893277A (zh) | 可调整增益曲线的相位检测电路与其方法 | |
US20080101521A1 (en) | Clock and data recovery circuit | |
CN1913360A (zh) | 电荷泵装置、系统和方法 | |
CN1444338A (zh) | 频率调制器,频率调制方法,和无线电线路 | |
CN1728557A (zh) | 用于产生时钟信号的方法和装置 | |
CN101030781A (zh) | 具有降低的频率误差的西格马-德尔塔n分锁相环 | |
JP2009519679A (ja) | 位相ロックループ内でのキャパシタンス乗算のための方法および装置 | |
CN1423859A (zh) | 具有可调整的时间响应的数字-模拟接口电路 | |
CN1773974A (zh) | 用于射频调制器的数字边带抑制 | |
CN1943113A (zh) | 开关电容滤波器和反馈系统 | |
CN1643794A (zh) | 用于分数分频器的相位误差消除电路和方法和含有该相位误差消除电路的电路 | |
CN1578152A (zh) | 低通滤波电路及反馈系统 | |
CN1839549A (zh) | Pll电路的σ△调制器 | |
CN1677821A (zh) | 具有整流子的电荷泵电路 | |
CN1866746A (zh) | 优化锁相环阻尼系数的系统和方法 | |
CN1745518A (zh) | 包括可变延迟和离散延迟的锁相环 | |
CN1682446A (zh) | 锁相回路 | |
CN105322957B (zh) | 用于制造频率控制源环路的方法和系统 | |
US20060158260A1 (en) | Device and method for carrying out frequency synthesis | |
CN1420693A (zh) | 无线通信基带调制的多通道相位匹配控制方法与实现电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070810 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20070810 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20051005 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |