CN1685444B - 非易失性半导体存储装置 - Google Patents

非易失性半导体存储装置 Download PDF

Info

Publication number
CN1685444B
CN1685444B CN038230747A CN03823074A CN1685444B CN 1685444 B CN1685444 B CN 1685444B CN 038230747 A CN038230747 A CN 038230747A CN 03823074 A CN03823074 A CN 03823074A CN 1685444 B CN1685444 B CN 1685444B
Authority
CN
China
Prior art keywords
nonvolatile semiconductor
memory device
semiconductor memory
reference unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038230747A
Other languages
English (en)
Other versions
CN1685444A (zh
Inventor
铃木淳弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1685444A publication Critical patent/CN1685444A/zh
Application granted granted Critical
Publication of CN1685444B publication Critical patent/CN1685444B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种非易失性半导体存储装置。该非易失性半导体存储装置的特征在于，包括：由直接穿隧存储器单元构成的存储数据的存储单元；由直接穿隧存储器单元构成的第1参照单元；检查电路，检查第1参照单元的单元电流；和擦除电路，当检查电路检测出第1参照单元的单元电流小于或等于规定的固定值时，对其响应，擦除存储单元的数据。

Description

非易失性半导体存储装置
技术领域
本发明一般涉及半导体存储装置，具体涉及使用了非易失性存储单元的非易失性半导体存储装置。
背景技术
由于著作权等原因，在有些情况下不希望用户无限期地使用保存在存储器上的数据。例如，用便携式终端将音乐和图像信息暂时下载的情况，使用带有使用期限的试用数据的情况，使用带有使用期限的软件的情况等等。
为使存储数据在规定的期间后一并消除，在作为非易失性半导体存储装置的闪存中，一般构成为在装置内设置时间计时用的定时器电路。但是，如果数据保持期较长，例如一个月等的情况下，实现对如此长的期间进行计时的定时器，需要规模庞大的电路，作为半导体装置，实现起来非常困难。
非专利文献1和2对本发明的背景技术进行了说明。
非专利文献1
ホリグチ(Horiguchi)、其他5名，“ダィレクト·トンネリング·メモリ·ュ一ティラィジング·ノ一ベル·フロ一ティング·ゲ一ト·ストラクチャ(A Direct Tunneling Memory(DTM)Utilizing Novel FloatingGate Structure)”，テクニカル·ダィジェスト·ォブ·ィンタ一ナショナル·ェレクトロン·デバィスズ·ミ一ティング1999(Technical DigestofInternational Electron Devices Meeting 1999)，美国，アイトリプルィ一(IEEE)，p922。
非专利文献2
ゥスキ(Usuki)、其他2名，“ァドバンテ一ジ·ォブ·クォジ·ノンボラタィル·メモリ·ゥィズ·ゥルトラ·シン·ォクサィド(Advantage of a quasi-nonvolatile memorywith ultra thin oxide)”，ァブストラクト·ォブ·ィンタ一ナショナル·コンファレンス·ォン·ソリッド·ステ一ト·デバィスズ·ァンド·マテリァルス2001(Abstract ofInternational Conference on Solid State Devices and Materials 2001)，应用物理学会(The Japan Society ofApplied Physics)，p532
发明内容
鉴于以上情况，本发明目的在于提供一种不使用定时器电路，能够在指定期间后消除存储器保持数据的非易失性半导体存储装置。
本发明的非易失性半导体存储装置，其特征在于，包括：由直接穿隧存储器单元构成的存储数据的存储单元；由直接穿隧存储器单元构成的第1参照单元；检查电路，检查该第1参照单元的单元电流；和擦除电路，当该检查电路检测出该第1参照单元的单元电流小于或等于规定的固定值时，对其响应，擦除该存储单元的该数据。
根据本发明的另一方面，上述非易失性半导体存储装置的特征在于，还具有第2参照单元，该检查电路通过比较该第1参照单元的单元电流与该第2参照单元的单元电流，检查该第1参照单元的单元电流。
根据本发明的另一方面，上述非易失性半导体存储装置的特征在于，还具有控制电路，该控制电路通过一起执行向该存储单元写入该数据的动作、和对该第1参照单元进行编程的动作，将该第1参照单元的该单元电流设置成大于该规定的固定值的值。
根据本发明的另一方面，上述非易失性半导体存储装置的特征在于，上述控制电路根据来自该非易失性半导体存储装置的外部的输入，调整对上述第1参照单元进行编程的电荷量。
这样，本发明的非易失性半导体存储装置中，在进行数据写入动作时，不仅要向存储单元阵列写入数据，而且还要将与所期望期间相当的电荷量写入第1参照单元。在第1参照单元与第2参照单元之间，例如以规定的时间间隔，比较单元电流，如果没有电流值的差异，则判断为所期望期间已过。即，在已写入电荷的第1参照单元中，电荷漏失会引起浮栅所保持的电荷减少，当该电荷量接近于零时，判断为上述所期望期间已过。换言之，检查第1参照单元的单元电流，如果第1参照单元的单元电流小于或等于规定值，则判断为上述所期望期间已过。根据该判断，使擦除电路动作，擦除存储单元阵列的数据。
因此，本发明能够提供一种不设置大规模的定时器电路，在经过所期望期间后自动擦除保持数据的非易失性半导体存储装置。
另外，在本发明中，为实现在指定期间后擦除存储内容的非易失性半导体存储装置，使用如下构造的晶体管作为存储单元，晶体管的构造是：闪存的将浮栅与沟道隔开的沟道氧化膜的厚度薄于以往的闪存的沟道氧化膜的厚度。
附图说明
图1表示DTM单元的构造的一个例子。
图2是表示本发明的非易失性半导体存储装置的结构的一个例子的框图。
图3是表示本发明的写入动作的顺序的流程图。
图4是表示本发明的擦除动作的顺序的流程图。
图5表示作为本发明的参照用写入电路和参照用写入单元的概略结构的一个例子。
图6表示用2位指定的4种情况下的稳压器的生成电压。
图7表示图5的结构中的各施加电压的一个例子。
图8表示定时器的概略结构的一个例子。
具体实施方式
以下，利用附图，详细说明本发明的实施例。
在本发明中，为实现在指定期间后擦除存储内容的非易失性半导体存储装置，使用如下构造的晶体管作为存储单元，该构造的晶体管的构造是：闪存的将浮栅与通道隔开的沟道氧化膜的厚度薄于以往闪存的沟道氧化膜的厚度。沟道氧化膜较薄的存储单元中，可以利用直接穿隧(direct tunneling)这一物理现象，对浮栅进行电子的注入/抽出。这里，利用直接穿隧这一物理现象的存储装置称为直接穿隧存储器(DTM)。以往的闪存的沟道氧化膜的膜厚大约为9.0nm～10.0nm，相对于此，DTM的沟道氧化膜的膜厚大约为小于等于5.0nm。
DTM与以往的闪存相比，具有能够以低电压实现高速的写入/擦除的动作，并且数据保持时间短的特征。最长只能够达到例如60天左右的数据保持期。
本发明中，通过积极地利用DTM数据保持期较短的特征，来实现指定期间过后自动擦除数据保持内容的非易失性半导体存储装置。如上所述，由于DTM能够以低电压实现高速写入/擦除的动作，所以本发明的非易失性半导体存储装置具有耗电低和动作快的优点。另外，如后所述，数据保持期的长度，通过在数据写入时对浮栅注入的电荷注入量来调整。
图1表示DTM单元的构造的一例。
图1的DTM单元10包括浮栅11、沟道氧化膜12、源极13、控制栅极14、漏极15、氧化膜16、以及多晶硅电极17。该DTM单元10中，通过在第1导电型的半导体衬底(图1的例子中是p型半导体衬底18)上作成的第2导电型的半导体扩散层(图1中是n型扩散层19)来形成源极和漏极。
以往闪存的沟道氧化膜的膜厚大约为9.0nm～10.0nm，而本发明的DTM单元10的沟道氧化膜12的膜厚大约为小于等于5.0nm，这就使得利用直接穿隧现象的数据写入/擦除成为可能。沟道氧化膜12的膜厚优选为大约1.5nm～3.0nm。
图2是表示本发明的非易失性半导体存储装置的结构的一例的方框图。
图2的非易失性半导体存储装置20包括控制电路21、输出使能/芯片使能电路22、地址输入缓冲器23、输出输入缓冲器24、数据锁存器25、写入电路26、参照用写入电路27、擦除电路28、定时器29、以及核心电路30。核心电路30包括图1所示的DTM单元纵横排列而成的存储单元阵列、由DTM单元构成的参照单元、在文字方向进行位置选择的X解码器、在列方向进行位置选择的Y解码器等。在图2中示出了参照用写入单元31、参照用未写入单元32、以及作为存储写入/读出数据的区域的存储单元阵列33。存储单元阵列33包括多个扇区34。
控制电路21是用于控制整个非易失性半导体存储装置20的状态机。按照外部输入的控制指令，控制电路21选择读出动作、写入动作、或擦除动作，对非易失性半导体存储装置20的各个电路进行控制，执行所选择的动作。
在选择了读出动作的情况下，首先通过由输出使能/芯片使能电路22执行的输出使能/芯片使能动作，使核心电路30和数据锁存器25进入待机状态。由输入到地址输入缓冲器23中的地址所指定的单元的数据，按例如每个字节或每个扇区等最小存储单元单位，经过数据锁存器25和输出输入缓冲器24，输出到装置外部。
在选择了数据写入动作的情况下，写入电路26向存储单元阵列33供给写入电压，将来自外部的经过输出输入缓冲器24向数据锁存器25供给的数据写入存储单元阵列33。与此同时，控制数据存储期的参照用写入电路27将与所希望的数据保持期相当的量的电荷写入参照用写入单元31。
在数据写入动作中，控制电路21控制写入动作，使得能够按每个扇区等的最小存储单元单位来进行数据的写入和保持期的设定。另外，为了按每个扇区来设定保持期，对应于各扇区34设置参照用写入单元31和参照用未写入单元32。
在选择了数据擦除动作的情况下，擦除电路28通过向存储单元阵列33供给擦除电压，将存储单元中保持的数据，例如以扇区为单位一并擦除。定时器29例如以规定的时间间隔动作。定时器29将参照用写入单元31的单元电流与参照用未写入单元32的单元电流进行比较。根据该比较结果，判断是否已经过了所期望的期间，一旦判断出期间已过，就使擦除电路28动作，将存储单元阵列33的数据擦除。
在擦除存储单元数据的时候，在进行擦除动作的同时，刷新参照用写入单元31，使参照用写入单元31中没有一点电荷残留。
这样，本发明的非易失性半导体存储装置中，在进行数据写入动作时，不仅要向存储单元阵列33写入数据，而且还要将与所期望期间相当的电荷量写入参照用写入单元31。例如以规定的时间间隔在参照用写入单元31与参照用未写入单元32之间比较单元电流，如果没有电流值的差，则判断为所期望的期间已过。即，在已写入电荷的参照用写入单元31中，电荷漏失引起浮栅11所保持的电荷减少，在该电荷量接近于零时，判断为上述所期望期间已过。换言之，检查参照用写入单元31的阈值，如果参照用写入单元31的阈值比规定值小，则判断为上述所期望期间已过。通过该判断，使擦除电路动作，擦除存储单元阵列的数据。
因此，本发明能够提供一种不用设置大规模的定时器电路，在经过所期望期间后自动擦除保持数据的非易失性半导体存储装置。
图3是表示本发明的写入动作的顺序的流程图。
在步骤ST1中，编程动作(写入动作)开始。
在步骤ST2中，通过用户指令，向非易失性半导体存储装置20输入数据保持期。即，若指定数据保持期为例如10天，就输入指定10天的代码等，若指定数据保持期为例如一个月，就输入指定一个月的代码等。
在步骤ST3中，根据输入的指定数据保持期，决定写入条件。如上所述，数据保持期由对参照用写入单元31的电荷写入量控制。例如，作为写入条件为P1、P2、P3…，使用漏极电压＝a1、a2、a3…V，源极电压＝b1、b2、b3…V，控制栅极电压(字线电压)＝C1、C2、C3…V，衬底电压＝D1、D2、D3…V，经写入时间t1、t2、t3…sec，进行写入。这时，对于写入条件P1、P2、P3…而言，DTM单元的存储保持时间分别为X1、X2、X3…小时。
如果指定的数据保持期为X1小时，那么决定写入条件使得按P1的写入条件来向参照用写入单元31注入电荷。另外，如果指定的数据保持期为X3小时，那么决定写入条件使得按P3的写入条件来向参照用写入单元31注入电荷。另外，可以通过写入时的电压条件以及施加在控制栅极上的脉冲次数来控制电荷注入量。
在步骤ST4中，执行向存储单元阵列33(扇区34)的数据写入。这里，作为数据存放区域的存储单元阵列33也是由DTM单元的排列构成的。所以，当该写入时的电荷注入量少的话，有时数据实体在指定的数据保持期过期之前消除。因此，在向存储单元阵列33(扇区34)的数据写入中，注入最大的电荷量以形成最长的数据保持期。
在步骤ST5中，按照与指定的数据保持期相应的条件，向参照用写入单元31注入电荷。该步骤ST5的动作与执行步骤ST4的动作同时(即作为一系列的动作)进行。
在步骤ST6中，判断当前的写入的地址是否是指定的最终地址。在不是最终地址的情况下，在步骤ST7中递增到下一地址并返回步骤ST1，执行编程动作。这样，能够划分成最小单元(例如每个扇区)，对每个单元分别设定不同的数据保持期并写入数据。
在步骤ST6中，在判断为当前的地址是最终地址的情况下，在步骤ST8中，使编程以及擦除防止控制为打开。由此，可防止对上述动作中写入的区域进行新的编程动作和擦除动作。
在步骤ST9中，结束编程动作。
图4是表示本发明的擦除动作的顺序的流程图。
在步骤ST1中，关闭定时器的动作。即，当图2的定时器29检测出指定的数据保持期已过时，由于定时器不需要再进一步动作，所以关闭定时器的动作。
在步骤ST2中，关闭擦除防止控制。这是因为，图3的步骤ST8中擦除防止控制被打开，形成不能执行擦除动作的状态，因而要解除该状态。
在步骤ST3中，擦除存储单元阵列33的数据。即，擦除保持在扇区34中的数据。
在步骤ST4中，刷新参照用写入单元31。即，擦除参照用写入单元31，使参照用写入单元31中不残留一点电荷。
在步骤ST5中，关闭写入防止控制，设成允许写入动作的状态。这是因为，在图3的步骤ST8中编程防止控制被打开，形成不能执行新的写入动作的状态，因而要将该状态解除。
到此为止，结束擦除动作。
图5是示出作为本发明的参照用写入电路27和参照用写入单元31的结构的概略的一例的图。
在图5中，数据保持期控制电路41和稳压器(voltage regulator)42相当于图1的参照用写入电路27。数据保持期控制电路41在图1的控制电路21的控制下动作，将与指定的数据保持期对应的信号供给到稳压器42。在该例中，信号是由2位的电压V1和V2构成。稳压器42包括：NMOS晶体管51和52，电阻R1到R3。将来自数据保持期控制电路41的电压信号V1施加到NMOS晶体管51的栅极端，将来自数据保持期控制电路41的电压信号V2施加到NMOS晶体管52的栅极端。稳压器42对应于电压信号V1和V2的高(high)或低(low)，利用由电阻R1到R3组成的电阻列将电压Vin分压，并作为输出电压输出。
图6表示用2位指定的4种情况下的稳压器42的生成电压。如图6所示，例如在电压信号V1和V2为高或低的情况下，稳压器42的输出电压为Vin×R3/(R2+R3)。这样所生成的输出电压被供给到参照用写入单元31。
上述的例子是2位的结构，但是，例如通过在非易失性半导体存储装置20中设置N位的信息输入端，可以设置2N种写入条件。
再次参照图5，稳压器42的输出电压被供给到参照用写入单元31，施加到参照单元53的字线(控制端)上。这样，就可在图6所示的各种施加电压的条件下，执行对参照单元53的电荷注入动作。另外，通常把写入存储单元阵列33的存储单元的字线电位Vwl(V)设定为高于参照单元53的字线电位Vwl_ref(V)的电压。这是为了避免如前所述的，在指定的数据保持期过期之前实际数据被消除的问题。
图7表示图5的结构中各施加电压的一个例子。
如图7所示，写入存储单元阵列33的存储单元的字线电位Vwl(V)为5V，形成为比在1V到5V的范围中调整的参照单元53的字线电位Vwl_ref(V)高的电位。另外，存储单元的漏极端电压Vb1(V)被设定为0.1V到2V左右，参照单元53的漏极端电压V b1_ref(V)也被设定为0.1V到2V左右。
图8表示定时器的概略结构的一例。
定时器29包括电流比较器61。该电流比较器61将来自参照用未写入单元32的参照单元54的单元电流Ia，与来自参照用写入单元31的参照单元53的单元电流Ib进行比较。当单元电流Ia与单元电流Ib大约相等时，就向擦除电路28供给指示擦除动作的信号。
在初始状态下，由于参照用写入单元31的参照单元53被注入电荷，成为程序状态，单元电流Ib接近于零。因此，Ib＜Ia，电流比较器61不断言(assert)输出信号。其后当经过一段时间时，由于电荷漏失参照单元53的储蓄电荷逐渐减少。最初注入的电荷越多，电荷全部消失所需的时间越长。当经过规定时间时，最初注入的电荷几乎完全消失，单元电流Ia与单元电流Ib大约相等。电流比较器61检测出该状态，执行擦除动作。
这里，电流比较器61动作的定时，可以是由例如非易失性半导体存储装置20内部的时钟62所指定的规定间隔。因此，在装置电源为接通的状态(即内部时钟62动作的状态)下，例如可以以1分钟1次的频率进行电流的比较动作。另外，可以构成为，通过电源接通检测电路63检测出非易失性半导体存储装置20的电源被接通，每当电源被接通时，电流比较器61就进行动作。另外，还可以构成为，电流比较器61仅根据由内部时钟62指定的规定间隔或者由电源接通检测电路63检测出的电源接通定时中的任何一个来进行动作。也可以构成为，电流比较器61根据电源接通时以及后来的规定间隔的两方面的定时来进行动作。
以上，基于实施例对本发明进行了说明，但本发明并不限于上述实施例，可以在权利要求所述的范围内进行各种变形。

Claims (9)

1.一种非易失性半导体存储装置，其特征在于，包括：
由直接穿隧存储器单元构成的存储数据的存储单元；
由直接穿隧存储器单元构成的第1参照单元；
检查电路，检查该第1参照单元的单元电流；和
擦除电路，当该检查电路检测出该第1参照单元的单元电流小于或等于规定的固定值时，对其响应，擦除该存储单元的该数据；
第2参照单元，
其中，该检查电路通过比较该第1参照单元的单元电流与该第2参照单元的单元电流，检查该第1参照单元的该单元电流。
2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，
还具有控制电路，该控制电路通过一起执行向该存储单元写入该数据的动作、和对该第1参照单元进行编程的动作，将该第1参照单元的该单元电流设置成大于该规定的固定值的值。
3.根据权利要求2所述的非易失性半导体存储装置，其特征在于，
上述控制电路根据来自该非易失性半导体存储装置的外部的输入，调整对上述第1参照单元进行编程的电荷量。
4.根据权利要求1所述的非易失性半导体存储装置，其特征在于，
该第1参照单元包括：
衬底；
在该衬底上形成的沟道氧化膜；
和在该沟道氧化膜上形成的浮栅，
该沟道氧化膜的厚度小于等于5.0nm。
5.根据权利要求4所述的非易失性半导体存储装置，其特征在于，
该存储单元包括：
在该衬底上形成的该存储单元的沟道氧化膜；
和在该存储单元的沟道氧化膜上形成的浮栅，
该存储单元的沟道氧化膜的厚度小于等于5.0nm。
6.根据权利要求1所述的非易失性半导体存储装置，其特征在于，
该检查电路以规定的时间间隔检查该第1参照单元的该单元电流。
7.根据权利要求1所述的非易失性半导体存储装置，其特征在于，
当该非易失性半导体存储装置的电源被接通时，对其响应，该检查电路检查该第1参照单元的该单元电流。
8.根据权利要求1所述的非易失性半导体存储装置，其特征在于，
还包括控制电路，在该第1参照单元的该单元电流大于该规定的固定值的情况下，禁止对该存储单元的擦除动作和写入动作。
9.根据权利要求1所述的非易失性半导体存储装置，其特征在于，
将多个所述存储单元纵横排列而形成存储单元阵列，该存储单元阵列包括多个扇区，对该多个扇区分别各设置一个该第1参照单元。
CN038230747A 2003-02-27 2003-02-27 非易失性半导体存储装置 Expired - Fee Related CN1685444B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/002271 WO2004077446A1 (ja) 2003-02-27 2003-02-27 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
CN1685444A CN1685444A (zh) 2005-10-19
CN1685444B true CN1685444B (zh) 2011-07-06

Family

ID=32923111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038230747A Expired - Fee Related CN1685444B (zh) 2003-02-27 2003-02-27 非易失性半导体存储装置

Country Status (4)

Country Link
US (1) US7280404B2 (zh)
JP (1) JP4101809B2 (zh)
CN (1) CN1685444B (zh)
WO (1) WO2004077446A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8225410B2 (en) 2005-07-08 2012-07-17 At&T Intellectual Property I, L. P. Methods, systems, and devices for securing content
FR2904464A1 (fr) * 2006-07-27 2008-02-01 St Microelectronics Sa Circuit eeprom de retention de charges pour mesure temporelle
WO2008065841A1 (fr) * 2006-11-27 2008-06-05 Panasonic Corporation Circuit à arrêt automatique utilisant comme minuteur une quantité de charge d'élément de stockage non volatile
IT1403899B1 (it) 2010-12-30 2013-11-08 Incard Sa Metodo e sistema per controllare la perdita di affidabilita' di una memoria non volatile
US9165629B2 (en) 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
US10907845B2 (en) 2016-04-13 2021-02-02 Trane International Inc. Multi-functional heat pump apparatus
KR20180131860A (ko) 2017-06-01 2018-12-11 에스케이하이닉스 주식회사 반도체장치 및 데이터수명코드 처리방법
CN107644666B (zh) * 2017-10-20 2020-09-18 上海华力微电子有限公司 一种自适应闪存写入操作控制方法及电路
US11407283B2 (en) 2018-04-30 2022-08-09 Tiger Tool International Incorporated Cab heating systems and methods for vehicles
TWI699773B (zh) * 2019-03-13 2020-07-21 力旺電子股份有限公司 可編程可抹除的非揮發性記憶體

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001117824A (ja) * 1999-10-15 2001-04-27 Casio Comput Co Ltd 携帯型情報端末装置およびそのプログラム記録媒体
CN1305173A (zh) * 1999-08-31 2001-07-25 索尼公司 限制性重放设备、重放限制信息改写设备及其方法和介质
JP2002246887A (ja) * 2000-10-31 2002-08-30 Internatl Business Mach Corp <Ibm> 測時装置として使用可能な無電池無発振器２進タイム・セルと、関連プログラミング方法および装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61115297A (ja) * 1984-11-12 1986-06-02 Nippon Telegr & Teleph Corp <Ntt> 記憶回路
JPS61143891A (ja) * 1984-12-17 1986-07-01 Omron Tateisi Electronics Co Ｉｃカ−ド
JP2598047B2 (ja) * 1987-11-13 1997-04-09 株式会社東芝 有効期限付きカード
JPH07244781A (ja) * 1994-03-07 1995-09-19 C S K Sogo Kenkyusho:Kk ソフトウェアレンタル方法および装置ならびに流通媒体
US5760644A (en) * 1995-10-25 1998-06-02 Nvx Corporation Integrated circuit timer function using natural decay of charge stored in a dielectric
JPH09127271A (ja) * 1995-11-01 1997-05-16 Sony Corp 時刻表示装置
US6260103B1 (en) * 1998-01-05 2001-07-10 Intel Corporation Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers
US6094368A (en) * 1999-03-04 2000-07-25 Invox Technology Auto-tracking write and read processes for multi-bit-per-cell non-volatile memories
US6249460B1 (en) * 2000-02-28 2001-06-19 Micron Technology, Inc. Dynamic flash memory cells with ultrathin tunnel oxides
JP2002196988A (ja) * 2000-12-27 2002-07-12 Sharp Corp 記憶媒体
JP2002288041A (ja) * 2001-03-23 2002-10-04 Sony Corp 情報処理装置および方法、プログラム格納媒体、並びにプログラム
US6799256B2 (en) * 2002-04-12 2004-09-28 Advanced Micro Devices, Inc. System and method for multi-bit flash reads using dual dynamic references
JP3929887B2 (ja) * 2002-12-25 2007-06-13 株式会社東芝 半導体集積回路、半導体集積回路モジュール、および、情報機器
JP3822170B2 (ja) * 2003-01-31 2006-09-13 株式会社東芝 Ｉｃカードの利用期間設定方法、ｉｃカード、および、ｉｃカードケース

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305173A (zh) * 1999-08-31 2001-07-25 索尼公司 限制性重放设备、重放限制信息改写设备及其方法和介质
JP2001117824A (ja) * 1999-10-15 2001-04-27 Casio Comput Co Ltd 携帯型情報端末装置およびそのプログラム記録媒体
JP2002246887A (ja) * 2000-10-31 2002-08-30 Internatl Business Mach Corp <Ibm> 測時装置として使用可能な無電池無発振器２進タイム・セルと、関連プログラミング方法および装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同上.

Also Published As

Publication number Publication date
JPWO2004077446A1 (ja) 2006-06-08
CN1685444A (zh) 2005-10-19
JP4101809B2 (ja) 2008-06-18
US20060028871A1 (en) 2006-02-09
US7280404B2 (en) 2007-10-09
WO2004077446A8 (ja) 2004-11-11
WO2004077446A1 (ja) 2004-09-10

Similar Documents

Publication Publication Date Title
CN103377706B (zh) 一种非易失性存储器单元、以及配置或读取非易失性存储器单元的存储位的方法
US8339850B2 (en) Semiconductor device
TWI288929B (en) Non-volatile memory, IC card, and data processing apparatus
US8238158B2 (en) Programming of memory cells in a nonvolatile memory using an active transition control
US7280404B2 (en) Nonvolatile semiconductor memory device that erases stored data after a predetermined time period without the use of a timer circuit
JPH10112195A (ja) 非揮発性メモリ装置
US6643184B2 (en) Method of erasing a flash memory
CN109584933B (zh) 半导体器件
JPH0935488A (ja) 不揮発性記憶装置
US7944746B2 (en) Room temperature drift suppression via soft program after erase
US20180294037A1 (en) Reduced voltage nonvolatile flash memory
JP2002298589A (ja) 不揮発性半導体記憶装置
EP0847583A1 (en) Electrically programmable memory, method of programming and method of reading
JP3877675B2 (ja) ブースト回路
US20050254305A1 (en) Non-volatile memory dynamic operations
US7751251B2 (en) Current sensing scheme for non-volatile memory
KR100704596B1 (ko) 불휘발성 반도체 기억 장치
JP4001945B2 (ja) 半導体メモリのリフレッシュ方法
CN217444073U (zh) 集成电路
JP2001216790A (ja) 不揮発性半導体記憶装置
JP3258945B2 (ja) 不揮発性半導体メモリ装置
JP3108391B2 (ja) 不揮発性半導体メモリ装置
KR20020053530A (ko) 플래쉬 메모리 셀의 프로그램 방법
JP2003228986A (ja) 半導体不揮発性メモリ装置
JPH11110982A (ja) 不揮発性半導体メモリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110706

Termination date: 20190227

CF01 Termination of patent right due to non-payment of annual fee