CN1703777A - 装填型电子部件的引线端子的切断方法 - Google Patents

装填型电子部件的引线端子的切断方法 Download PDF

Info

Publication number
CN1703777A
CN1703777A CNA2003801013140A CN200380101314A CN1703777A CN 1703777 A CN1703777 A CN 1703777A CN A2003801013140 A CNA2003801013140 A CN A2003801013140A CN 200380101314 A CN200380101314 A CN 200380101314A CN 1703777 A CN1703777 A CN 1703777A
Authority
CN
China
Prior art keywords
lead terminal
otch
cut
mould portion
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801013140A
Other languages
English (en)
Other versions
CN100382297C (zh
Inventor
小早川正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1703777A publication Critical patent/CN1703777A/zh
Application granted granted Critical
Publication of CN100382297C publication Critical patent/CN100382297C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种装填型电子部件的引线端子的切断方法，涉及从装填半导体芯片等的模子部中使相对于所述半导体芯片的引线端子突出而成的电子部件。在所述引线端子的表面上，在形成所述模子部之前，设置切断用的主切口，在其两端残留没有切口的部分，然后，在形成了所述模子部后，将所述引线端子在所述主切口的位置处切断。从而，减小并且减少在其切断面上产生的切断毛刺。

Description

装填型电子部件的引线端子的切断方法
技术领域
本发明涉及在将半导体芯片等之类的元件的部分按照在合成树脂制的模子部中使相对于所述元件的引线端子从该模子部中突出的方式装填而成的电子部件中，将所述引线端子当中的从所述模子部中突出的部分切断的方法。
背景技术
作为在先技术的特开平3-248551号公报等如图1及图2所示，提供了如下制成的电子部件1，即，将半导体芯片4’至少搭载在左右一对的引线端子2’、3’当中的一方的引线端子2’的头端上面，将该半导体芯片4’和另一方的引线端子3’的头端上面之间利用较细的金属线5’的通过引线接合电连接，将所述半导体芯片4’及金属线5’的部分按照在热硬化性合成树脂制的模子部6’中，使所述各引线端子2’、3’沿着该模子部6’的底面6a’向外突出的方式装填而成。
另外，以往在制造所述的构成的装填型电子部件1时，采用如下的方法，即，一直以来就已熟知，并且如图3所示，使用从较薄的金属板冲打出来的导线框架A’，在该导线框架A’上，将所述一对引线端子2’、3’向内相互面对地形成，在将该两个引线端子2’、3’的头端折曲加工为阶梯状后，在一方的引线端子2’的头端上面搭载半导体芯片4’，将该半导体芯片4’和另一方的引线端子3’的头端上面之间利用较细的金属线5’的通过引线接合电连接，然后，通过形成将整体装填的模子部6’来制成电子部件1’的完成品，通过将该导线框架A’的各电子部件1’如图4所示，将其各引线端子2’、3’当中的切断线B1’、B2’的位置用固定冲头C1’和上下移动冲头C2’切断，而从所述导线框架A’上切离。
所述装填型电子部件1’如前所述，通过将其各引线端子2’、3’当中的切断线B1’、B2’的位置用固定冲头C1’和上下移动冲头C2’切断，从所述导线框架A’上切离，而在所述各引线端子2’、3’的切断面2e’、3e’上，如图1所示，利用切断形成的切断毛刺D1、D2会按照从这些引线端子2’、3’的表面(上面)2a’、3a’及背面(下面)2b’、3b’当中的背面2b’、3b’向下突出的方式形成，该切断毛刺D1、D2不仅妨碍所述各引线端子2’、3’的弯曲加工，或妨碍所述各引线端子2’、3’的在电路基板等上的焊接，而且由于所述切断毛刺D1、D2，各引线端子2’、3’从电路基板上浮起，因而会导致从电子部件1向电路基板等的散热性恶化等问题。
除此以外，由于在用所述固定冲头C1’和上下移动冲头C2’切断时，需要很大的切断力，对所述引线端子2’、3’会作用很大的冲击，因此各引线端子2’、3’就会脱离模子部6’，从而损害与模子部6’的密接密封性。
特别是，妨碍所述的焊接及散热性的恶化等问题，在如前所述的、将从模子部6’中突出的各引线端子2’、3’按照沿着所述模子部6’的底面6a’向外延伸的方式构成的形式的电子部件1’的情况下，会十分明显地发生。
所以，作为与本发明接近的在先技术的特开平5-55436号公报如图5所示，在所述各引线端子2’、3’的下面2b’、3b’上，在切断这些引线端子2’、3’之前，利用冲头的冲打等凹入刻设切断用的切口7’、8’，使得这些切口7’、8’到达引线端子2’、3’的左右两长边侧面2c’、2d’、3c’、3d’，换言之，使得所述引线端子2’、3’被遍及全部宽度地横切，通过将所述引线端子2’、3’沿着该切口7’、8’的位置的切断线B1’、B2’，用固定冲头C1和上下移动冲头C2切断，使得在切断时产生的切断毛刺D1、D2不会从各引线端子2’、3’的下面2b’、3b’向下突出，并且能够减小切断所需要的切断力。
但是，像这样在各引线端子2’、3’的下面2b’、3b’上，凹入刻设切断用切口7’、8’，以将引线端子2’、3’遍及全部宽度地横切，并将所述引线端子2’、3’在该切口7’、8’的位置上切断的方法会有如下所述的问题。
即，在形成模子部6’后进行所述切断用的切口7’、8’的刻设由于会在刻设所述切口7’、8’时对所述各引线端子2’、3’造成很大的冲击，使得各引线端子2’、3’脱离模子部6’，因此就会有所述模子部6’与各引线端子2’、3’的密接密封性受损的可能性很大的问题。
另一方面，在形成模子部6’前进行所述切断用的切口7’、8’的刻设虽然有可以确保所述各引线端子2’、3’的与模子部6’的密接密封性，并且可以在所述切口7’、8’的内面上形成焊锡镀层等优点，但是相反一面，在形成所述模子部6’时，由于其熔融合成树脂的一部分进入该切口7’、8’内而硬化，因而在所述切口7’、8’内，就会成为合成树脂的毛刺堵塞的状态。
在该状态下，将各引线端子2’、3’在所述切口7’、8’的位置上切断不仅会使切断刀具的损伤增大，而且切断面不会平滑，而且在切断时对引线端子造成的冲击不会减轻，因此在形成了所述模子部6’后，在切断所述引线端子2’、3’前，就需要对各引线端子2’、3’实施用于将进入所述切口7’、8’而硬化的合成树脂的毛刺除去的繁复的毛刺去除工序，由于在其中会需要很多的工时，因此会导致成本的大幅度上升，另外还会有在小型的半导体装置即宽度尺寸细小的引线端子上无法进行所述的毛刺去除的情况这样的问题。
发明内容
本发明的技术课题在于，提供不会导致这些问题的切断方法。
本发明的方式1提供一种装填型电子部件的引线端子的切断方法，是将半导体芯片等元件，在合成树脂制的模子部中，按照使相对于所述元件的引线端子从该模子部中突出的方式装填而成的电子部件，其特征是，在所述引线端子的表背两面当中的至少一方的面上，在比所述模子部的成形工序更靠前的工序中，刻设切断用的主切口，而在这些主切口和引线端子的左右两长边侧面之间残留没有切口的部分，然后，在比所述模子部的成形工序更靠后的工序中，将所述引线端子在所述主切口的位置上切断。
像这样，在引线端子上，在比模子部的成形工序更靠前的工序中，刻设切断用的主切口，而在这些主切口和引线端子的左右两长边侧面之间残留没有切口的部分，其后通过形成所述模子部，就可以在切断所述引线端子时减轻因所述主切口的存在对引线端子造成的冲击，因而就可以可靠地确保引线端子与模子部的密接密封性，另一方面，可以利用这些主切口的两端的没有切口的部分，可靠地阻止在形成所述模子部时，熔融合成树脂进入所述引线端子上的切断用的主切口内。
此外，通过将所述引线端子在所述切断用主切口的位置上切断，在该切断面上产生的切断毛刺就会仅成为所述切断用主切口的两端的没有切口的部分，从而可以减小并且减少所述切断毛刺，另一方面，由于可以在切断所述引线端子时利用所述主切口的存在减轻对引线端子造成的冲击，因此就可以可靠地确保引线端子与模子部的密接密封性。
即，根据方式1，可以在省略在模子部的形成后对引线端子进行合成树脂的毛刺去除的工序而实现成本的降低的状态下，并且在确保了引线端子与模子部的密接密封性的状态下，可以可靠地减小并且减少在引线端子的切断时在其切断面上产生的切断毛刺。
此外，本发明的方式2提供一种装填型电子部件的引线端子的切断方法，是将半导体芯片等元件，在合成树脂制的模子部中，按照使相对于所述元件的引线端子从该模子部中突出的方式装填而成的电子部件，其特征是，在所述引线端子的表背两面当中的至少一方的面上，在比所述模子部的成形工序更靠前的工序中，刻设切断用的主切口，而在这些主切口和引线端子的左右两长边侧面之间残留没有切口的部分，然后，在比所述模子部的成形工序更靠后的工序中，在所述两个没有切口的部分上，刻设了切断用的副切口后，将所述引线端子在所述主切口及所述副切口的位置上切断。
该方式2除了所述方式1以外，还在所述主切口的两端的没有切口的部分的部分上，在形成了模子部后刻设切断用的副切口，然后，通过将所述引线端子在所述主切口及副切口的位置上切断，就会使得产生于切断面上的切断毛刺向所述副切口内突出，因此就可以使该切断毛刺不会向引线端子的一方的面突出。
该情况下，在所述没有切口的部分上的切断用副切口的刻设虽然是在形成了模子部后进行，但是由于该切断用的副切口是对从引线端子的宽度尺寸中减去了所述主切口的极狭窄的区域的没有切口的部分的刻设，对引线端子造成的冲击与像所述以往那样按照横切引线端子的方式刻设切断用的切口的情况相比相当的小，因此就可以将引线端子与模子部的密接性受损的程度抑制得很小。
本发明的方式3提供一种如所述方式1或者方式2所述的装填型电子部件的引线端子的切断方法，其特征是，所述引线端子沿着模子部的底面向外延伸，该引线端子当中的设置所述主切口或设置主切口及副切口的面，是所述模子部的底面侧的面。
根据该方式3，可以如图1所示，对将引线端子按照沿着模子部的底面向外延伸的方式配设形成的形式的电子部件发挥由所述的方式1或方式2产生的效果。
本发明的方式4是在所述方式1中具有如下的特征，即，在刻设所述主切口的工序和切断所述引线端子的工序之间，具备对所述引线端子实施金属镀膜处理的工序。
另外，本发明的方式5是在所述方式2中具有如下的特征，即，至少在刻设所述副切口的工序和切断所述引线端子的工序之间，具备对所述引线端子实施金属镀膜处理的工序。
根据这些方式4或方式5，除了可以在引线端子的切断面当中的所述主切口的内面的部分上，形成金属镀层，或者可以在所述主切口的内面的部分上形成金属镀层以外，由于还可以在所述副切口的内面的部分上形成金属镀层，因此就可以可靠地提高引线端子的焊接牢靠性，而不会导致成本的大幅度上升。
另外，本发明的方式6是在所述方式2中，具有如下的特征，即，至少在刻设所述主切口的工序和切断所述引线端子的工序之间，具备对所述引线端子实施第1金属镀膜处理的工序，另外，在刻设所述副切口的工序和切断所述引线端子的工序之间，具备对所述引线端子实施第2金属镀膜处理的工序。这样，除了可以在所述副切口的内面的部分上，利用第2金属镀膜处理形成金属镀层以外，还可以使所述主切口的内面的部分上的金属镀层因所述第1金属镀膜处理和所述第2金属镀膜处理双方而更厚，因此就可以进一步提高焊接牢靠性。
附图说明
图1是表示以往的电子部件的纵剖正视图。
图2是所述图1的仰视图。
图3是表示在所述电子部件的制造中所使用的导线框架的立体图。
图4是表示从所述导线框架中切断电子部件的状态的图。
图5是表示所述图4的要部的放大图。
图6是表示在本发明中在导线框架上刻设了切断用的主切口的状态的图。
图7是所述图6的仰视图。
图8是在本发明中在导线框架上搭载了半导体芯片后装填在模子部中的状态的图。
图9是表示在本发明中在导线框架上刻设了切断用的副切口的状态的图。
图10是所述图9的仰视图。
图11是表示在本发明中从导线框架中切断电子部件的状态的图。
图12是表示本发明的电子部件的纵剖正视图。
图13是所述图12的仰视图。
图14是表示适用本发明的电子部件的例子的图。
图15是表示适用本发明的电子部件的其他的例子的图。
图16是表示适用本发明的电子部件的其他的例子的图。
具体实施方式
下面将参照附图对本发明的实施方式进行说明。
图6～图13表示实施方式1。
该图中，符号2、3表示按照在金属板制导线框架A上相互面对的方式一体化形成的引线端子。
如图6及图7所示，将所述导线框架A的所述两引线端子2、3的头端塑性变形为较薄厚度T的薄板状体2f、3f，另一方面，在所述两引线端子2、3的表面(上面)2a、3a及背面(下面)2b、3b当中的背面(下面)2b、3b上，在所述引线端子2、3的切断线B1、B2的位置上，利用未图示的冲头的冲打等凹入刻设切断用的主切口7、8。
在所述主切口7、8的凹入刻设时，按照在该主切口7、8的两端和引线端子2、3的左右两长边侧面2c、2d、3c、3d之间留有比较狭窄的尺寸S的没有切口的部分9、10、11、12的方式刻设。
然后，在所述导线框架A的各引线端子2、3当中的至少从后述的模子部6中突出的部分上，例如利用基底镀膜处理形成作为基底的镍镀层，并且利用精加工镀膜处理在所述镍镀层上重叠地形成锡或焊锡等焊接性优良的金属镀层。
然后，如图8所示，在所述两引线端子2、3当中的一方的引线端子2的头端的薄板状体2f的上面搭载半导体芯片4，将该半导体芯片4和另一方的引线端子3的头端的薄板状体3f的上面之间，利用较细金属线5的通过引线接合电连接后，通过将装填所述半导体芯片4及金属线5的部分的模子部6例如按照使所述两引线端子2、3沿着该模子部6的底面(下面)6a向外延伸的方式形成，而制成电子部件1的完成品。
该情况下，由于在所述两引线端子2、3的下面2b、3b的主切口7、8的两端上，存在有没有切口的部分9、10、11、12，因此在形成所述模子部6时，就可以利用所述没有切口的部分9、10、11、12可靠地阻止熔融的合成树脂进入该主切口7、8内而硬化。
然后，如图9及图10所示，在所述两端子2、3的下面2b、3b的没有切口的部分9、10、11、12上，利用未图示的冲头的冲打等凹入刻设切断用的副切口13、14、15、16。
由于该副切口13、14、15、16的刻设是在所述的比较狭窄的尺寸S的没有切口的部分9、10、11、12上的刻设，因而就可以使为了刻设该副切口13、14、15、16而对引线端子2、3造成的冲击，与所述以往那样将切断用的切口按照遍及宽度地横切引线端子的方式刻设的情况相比相当的小。
然后，将所述导线框架A的电子部件1如图11所示，通过将其各引线端子2、3当中的主切口7、8及副切口13、14、15、16的位置沿着切断线B1、B2用固定冲头C1和上下移动冲头C2切断，而从所述导线框架A上切掉。
这里所得的电子部件1如图12及图13所示，是相对于半导体芯片4的各引线端子2、3沿着装填所述半导体芯片4的合成树脂制模子部6的底面6a向外延伸地突出的构成。
该构成的电子部件1的各端子2、3由于是在其下面2b、3b上凹入刻设主切口7、8及副切口13、14、15、16，在该位置上切断的构成，因此即使在其切断面2e、3e上产生了切断毛刺，该切断毛刺也会因向所述主切口7、8及副切口13、14、15、16内突出，而不会向所述各引线端子2、3的下面2b、3b侧突出。
所以，在将所述构成的电子部件1焊接在电路基板等上的情况下，由于其各引线端子2、3可以与电路基板等的电极密接，因此就可以可靠地焊接，并且可以确保从电子部件1向电路基板等的散热性。
另外，在所述各引线端子2、3的切断面2e、3e当中的所述主切口7、8的内面的部分上，利用形成模子部6之前的工序的由所述采用镍的基底镀膜处理和采用锡或焊锡的精加工镀膜处理构成的金属镀膜处理，形成有由作为基底的镍镀层和与之重叠的锡或焊锡等焊接性优良的金属镀层构成的金属镀层。
另一方面，在所述切断面2e、3e当中的所述副切口13、14、15、16的内面的部分上，通过在比所述金属镀膜处理更靠后的工序中刻设该副切口13、14、15、16，就可以将金属镀层以比所述更薄地延伸的状态形成。
这样，在焊接在电路基板等上的情况下，由于对于各引线端子2、3的切断面2e、3e也可以焊接，因此就可以可靠地提高焊接牢靠性。
该情况下，通过经过在形成模子部6之前进行的第1金属镀膜处理和在刻设了所述副切口13、14、15、16后进行的第2金属镀膜处理这2次处理来进行所述由采用镍的基底镀膜处理和采用锡或焊锡的精加工镀膜处理构成的金属镀膜处理，就可以在所述引线端子2、3的切断面2e、3e当中的副切口13、14、15、16内，较厚地可靠地形成由作为基底的镍镀层和与之重叠的锡或焊锡等焊接性优良的金属镀层构成的金属镀层，另一方面，可以利用经过2次的金属镀膜处理进一步增大所述切断面2e、3e当中的主切口7、8内的金属镀层的厚度。
此时，在所述各引线端子2、3的副切口13、14、15、16内，由于在由比该副切口的刻设更靠前地实施的利用所述第1金属镀膜处理形成的金属镀层，如前所述，以较薄地延伸的状态残留，因此所述第2金属镀膜处理只要是利用锡或焊锡等焊接性优良的金属的镀膜处理即可，可以将所述第2金属镀膜处理当中的镀镍处理省略，进而降低成本。
另外，本发明并不限定于像所述实施方式那样，将各引线端子沿着模子部的底面向外延伸地配设而形成的形式的电子部件，对于如图14所示，使从模子部61的侧面61b突出的引线端子21沿着所述模子部61的底面61a向外弯曲加工而成的形式的电子部件，或如图15所示，使从模子部62的侧面62b突出的引线端子22沿着所述模子部62的底面62a向内弯曲加工而成的形式的电子部件，或者如图16所示，对从模子部63的底面63a向下突出的引线端子23横向弯曲加工而成的形式的电子部件，当然也可以同样地适用。
除此以外，本发明并不像所述实施方式那样，将2个引线端子限定于两端子型的电子部件，对于像晶体管等那样具备了三个以上的引线端子的电子部件当然也可以适用，对于将半导体芯片和各引线端子之间利用较细的金属线的引线接合连接而成的电子部件，也可以同样地适用。

Claims (8)

1.一种装填型电子部件的引线端子的切断方法，是将半导体芯片等元件，在合成树脂制的模子部中，按照使相对于所述元件的引线端子从该模子部中突出的方式装填而成的电子部件，其特征是，
在所述引线端子的表背两面当中的至少一方的面上，在比所述模子部的成形工序更靠前的工序中，刻设切断用的主切口，而在这些主切口和引线端子的左右两长边侧面之间残留没有切口的部分，然后，在比所述模子部的成形工序更靠后的工序中，将所述引线端子在所述主切口的位置上切断。
2.一种装填型电子部件的引线端子的切断方法，是将半导体芯片等元件，在合成树脂制的模子部中，按照使相对于所述元件的引线端子从该模子部中突出的方式装填而成的电子部件，其特征是，
在所述引线端子的表背两面当中的至少一方的面上，在比所述模子部的成形工序更靠前的工序中，刻设切断用的主切口，而在这些主切口和引线端子的左右两长边侧面之间残留没有切口的部分，然后，在比所述模子部的成形工序更靠后的工序中，在所述两个没有切口的部分上，刻设了切断用的副切口后，将所述引线端子在所述主切口及所述副切口的位置上切断。
3.根据权利要求1或2所述的装填型电子部件的引线端子的切断方法，其特征是，
所述引线端子沿着模子部的底面向外延伸，该引线端子当中的设置所述主切口或设置主切口及副切口的面，是所述模子部的底面侧的面。
4.根据权利要求1所述的装填型电子部件的引线端子的切断方法，其特征是，
至少在刻设所述主切口的工序和切断所述引线端子的工序之间，具备对所述引线端子实施金属镀膜处理的工序。
5.根据权利要求2所述的装填型电子部件的引线端子的切断方法，其特征是，
至少在刻设所述副切口的工序和切断所述引线端子的工序之间，具备对所述引线端子实施金属镀膜处理的工序。
6.根据权利要求2所述的装填型电子部件的引线端子的切断方法，其特征是，
至少在刻设所述主切口的工序和切断所述引线端子的工序之间，具备对所述引线端子实施第1金属镀膜处理的工序，另外，在刻设所述副切口的工序和切断所述引线端子的工序之间，具备对所述引线端子实施第2金属镀膜处理的工序。
7.根据权利要求4或5所述的装填型电子部件的引线端子的切断方法，其特征是，
所述金属镀膜处理，是利用作为基底的镍的镀膜处理和利用与之重叠的焊接性优良的金属的镀膜处理。
8.根据权利要求6所述的装填型电子部件的引线端子的切断方法，其特征是，
所述第1金属镀膜处理是利用作为基底的镍的镀膜处理和利用与之重叠的焊接性优良的金属的镀膜处理，所述第2金属镀膜处理是利用焊接性优良的金属的镀膜处理。
CNB2003801013140A 2002-10-17 2003-10-17 装填型电子部件的引线端子的切断方法 Expired - Lifetime CN100382297C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP302984/2002 2002-10-17
JP2002302984A JP3666594B2 (ja) 2002-10-17 2002-10-17 パッケージ型電子部品におけるリード端子の切断方法

Publications (2)

Publication Number Publication Date
CN1703777A true CN1703777A (zh) 2005-11-30
CN100382297C CN100382297C (zh) 2008-04-16

Family

ID=32105062

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801013140A Expired - Lifetime CN100382297C (zh) 2002-10-17 2003-10-17 装填型电子部件的引线端子的切断方法

Country Status (6)

Country Link
US (1) US7364947B2 (zh)
JP (1) JP3666594B2 (zh)
KR (1) KR101090259B1 (zh)
CN (1) CN100382297C (zh)
AU (1) AU2003273038A1 (zh)
WO (1) WO2004036647A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080210065A1 (en) * 2005-01-21 2008-09-04 Rohm Co., Ltd. Method For Cutting Lead Terminal Of Packaged Electronic Component
JP2008117793A (ja) * 2005-01-21 2008-05-22 Rohm Co Ltd パッケージ型電子部品におけるリード端子の切断方法
JP2006294857A (ja) * 2005-04-11 2006-10-26 Sharp Corp リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
JP2008218525A (ja) * 2007-02-28 2008-09-18 Sanyo Electric Co Ltd 導電部材の切断方法および回路装置の製造方法
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP5755186B2 (ja) * 2012-06-25 2015-07-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
WO2016117015A1 (ja) * 2015-01-20 2016-07-28 三菱電機株式会社 パワーモジュール

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JPH01220466A (ja) * 1988-02-26 1989-09-04 Mitsui High Tec Inc リードフレーム及び該リードフレームを使った半導体装置の製造方法
JPH0821670B2 (ja) 1990-02-27 1996-03-04 ローム株式会社 合成樹脂封止型電子部品
JP3008470B2 (ja) 1990-09-27 2000-02-14 大日本印刷株式会社 リードフレーム
US5391439A (en) * 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
JP2583353B2 (ja) * 1990-11-05 1997-02-19 九州日本電気株式会社 半導体装置用リードフレーム
JPH051246U (ja) * 1991-06-21 1993-01-08 山形日本電気株式会社 表面実装型半導体装置用リードフレーム
JPH051246A (ja) 1991-06-26 1993-01-08 Showa Highpolymer Co Ltd 防汚塗料組成物
JPH0555436A (ja) 1991-08-28 1993-03-05 Nec Corp 半導体装置用リードフレーム
JP3275413B2 (ja) * 1993-01-21 2002-04-15 凸版印刷株式会社 リードフレームおよびその製造方法
US5647124A (en) * 1994-04-25 1997-07-15 Texas Instruments Incorporated Method of attachment of a semiconductor slotted lead to a substrate
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
JPH11260981A (ja) * 1998-03-13 1999-09-24 Matsushita Electric Works Ltd リードフレームの製造方法
JPH11354705A (ja) 1998-06-04 1999-12-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP2000114426A (ja) * 1998-10-07 2000-04-21 Mitsui High Tec Inc 片面樹脂封止型半導体装置
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6399415B1 (en) * 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US6355502B1 (en) * 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Also Published As

Publication number Publication date
US20060141672A1 (en) 2006-06-29
JP2004140156A (ja) 2004-05-13
JP3666594B2 (ja) 2005-06-29
KR101090259B1 (ko) 2011-12-06
CN100382297C (zh) 2008-04-16
KR20050053777A (ko) 2005-06-08
WO2004036647A1 (ja) 2004-04-29
US7364947B2 (en) 2008-04-29
AU2003273038A1 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
CN1155083C (zh) 电子组件与其制造方法及其所用的引线架
CN1127764C (zh) 布线部件和备有该布线部件的引线框
CN109755205B (zh) 半导体装置
CN1144276C (zh) 树脂封装型半导体装置的制造方法
CN1820367A (zh) 表面安装多片器件
CN1095197C (zh) 半导体晶片
CN1842915A (zh) 面装配型电子部件及其制造方法
CN1641832A (zh) 半导体器件及其制造方法
CN1650410A (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
CN1602565A (zh) 连接器
CN1716699A (zh) 导电路和连接器
CN1309071C (zh) 引线框架以及制造该引线框架的方法
CN1579015A (zh) 模块部件
CN1703777A (zh) 装填型电子部件的引线端子的切断方法
CN1199924A (zh) 芯片型半导体装置的制造方法
CN2718782Y (zh) 半导体封装及其引线框架
CN1559085A (zh) 半导体装置及其制造方法
CN100336217C (zh) 树脂密封型半导体器件及其制造方法
US10049952B2 (en) Method of fabricating a semiconductor module with a inclined groove formed in resin side surface
CN1174487C (zh) 电子元件
CN1428831A (zh) 半导体器件及其制造方法、电路基板及电子装置
CN113380632A (zh) 半导体封装器件及其制备方法
CN1466211A (zh) 一种半导体封装件及其制法
CN1158705C (zh) 制造半导体器件的方法
CN1941333A (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080416

CX01 Expiry of patent term