CN1722369A - 金属硅化栅极及其形成方法 - Google Patents

金属硅化栅极及其形成方法 Download PDF

Info

Publication number
CN1722369A
CN1722369A CN200410102595.8A CN200410102595A CN1722369A CN 1722369 A CN1722369 A CN 1722369A CN 200410102595 A CN200410102595 A CN 200410102595A CN 1722369 A CN1722369 A CN 1722369A
Authority
CN
China
Prior art keywords
metal
metal silicide
grid
silication
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410102595.8A
Other languages
English (en)
Other versions
CN100375240C (zh
Inventor
吴启明
林正堂
王美匀
张志维
眭晓林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1722369A publication Critical patent/CN1722369A/zh
Application granted granted Critical
Publication of CN100375240C publication Critical patent/CN100375240C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

本发明是关于一种金属硅化栅极及其形成方法,其形成方法适用于具有至少一栅极以及多个主动区的一基底,包括下列步骤:借由一第一材料以于该些主动区上形成一第一金属硅化物,该第一金属硅化物具有一第一厚度;以及借由一第二材料以于该栅极内形成一第二金属硅化物,其中该第二金属硅化物具有一第二厚度,其中该第二厚度较该第一厚度为厚,且形成该第二金属硅化物时,该些主动区内的该第一金属硅化物具有阻障功能,可避免于该些主动区内产生金属二次硅化。本发明可明显改善其超浅接合结构的可靠度,可在不增加接合漏电流的情形下减少于主动区与栅电极的寄生电阻、片电阻、以及接触电阻,且可避免接合漏电流或尖峰放电情形。

Description

金属硅化栅极及其形成方法
技术领域
本发明是有关于半导体制作,且特别是有关于形成具有金属硅化区的场效应晶体管的方法。
背景技术
降低内连导线与多晶硅栅极以及源/漏极区之间接触电阻主要方法为于形成不同的导电内连线之前,借由于源/漏极区与多晶硅栅极上形成金属硅化物而达成。目前,最常使用的金属硅化物材料为硅化钴(CoSi2)以及二硅化钛(TiSi2),其可借由所谓的自对准金属硅化程序(salicide process)所形成。于上述金属硅化程序中,于半导体基底之上,且特别是露出的源/漏极区与栅电极上坦覆地沉积如钛材质的薄金属层。然后,将半导体基底置入一或多道的回火步骤(当使用钛金属时其回火温度例如为高于/等于800℃),以使得上述金属选择性地与露出的源/漏极区与栅电极区内的硅反应,进而形成一金属硅化物(即硅化钛)。
由于金属硅化物仅由直接接触于源/漏极区以及栅电极区的金属材料所形成,故上述制程即称之为一自对准金属硅化制程。且于金属硅化物层形成后,接着移除未反应的金属,并接着施行内连制程以形成导电路径。上述导电路径例如于一层间介电层内形成穿透的介层洞,并于介层洞内填入如钨的导电材料所形成。
由于较薄的金属硅化物层较相同材质的较厚金属硅化物层的电阻率来的高,故金属硅化物层的厚度可视为一重要参数。因此,较厚的金属硅化物层可增进半导体的速度。然而,较厚金属硅化物层将导致高接合漏电流(junction leakage)以及低可靠度,特别当形成超浅接合(ultra-shallow junction)结构时。较厚的金属硅化物层则消耗了下方半导体基底内的硅材料,以至于采用金属硅化层的方法将造成浅接合结构的短路,因而产生了高接合漏电流。
此外,亦可借由降低栅电极的电阻可增进半导体装置的速率。于栅电极中,当越大量的硅材质转变成硅化物,于栅电极内的电阻值越低。然而,于试图完全金属硅化栅电极时,于栅电极与于源/漏极区上同时形成金属硅化物则将导致于源/漏极区内形成过厚的金属硅化物,其尖峰(spiking)容易造成尖端放电。因此,由于当金属与硅暴露于足够完全金属硅化一栅电极的快速回火条件下,极可能于源/漏极区形成过厚的金属硅化物并使的触及接合区的底部,进而造成不期望的漏电流,如此上述制程将遭遇极窄的制程裕度(process window)。
于美国第6,562,718号以及第6,602,781号专利中,Xiang等人揭露了多种完全地或接近完全地金属硅化栅电极的方法。然而,当欲改善制程流程时,仍需要一种可于源/漏极区与栅电极内形成不同的金属硅化结构的较简化制程,以较易结合标准的集成电路制造流程与结构。
发明内容
有鉴于此,本发明提供了一种金属硅化栅极构的形成方法,适用于具有至少一栅极以及多个主动区的一基底,包括下列步骤:
借由一第一材料以于该些主动区上形成一第一金属硅化物,该第一金属硅化物具有一第一厚度;以及借由一第二材料以于该栅极内形成一第二金属硅化物,其中该第二金属硅化物具有一第二厚度,该第二厚度较该第一厚度为后,且于形成该第二金属硅化物时,该些主动区内的该第一金属硅化物具有阻障功能,可该第二材料避免于该些主动区内产生金属二次硅化。
本发明所述的金属硅化栅极的形成方法,形成该第一金属硅化物的步骤包括:
沉积该第一材料于该基底上并回火之,以使该第一材料与该主动区反应,因而形成该第一金属硅化物;以及
形成该第二金属硅化物的步骤包括:
沉积该第二材料于该基底上并回火之,以使该第二材料与该栅极反应,因而形成该第二金属硅化物,其中形成该第二金属硅化物的该回火是于该第二材料实质上不会与该主动区反应的一温度下进行。
本发明所述的金属硅化栅极的形成方法,形成该第二金属硅化物的该回火的温度不高于形成该第一金属硅化物的该回火的温度。
本发明所述的金属硅化栅极的形成方法,于形成该第一金属硅化物之前,更包括下列步骤:
本发明所述的金属硅化栅极的形成方法,该第一材料与该栅极反应。
本发明所述的金属硅化栅极的形成方法,于该第一金属硅化物形成之后与该第二金属硅化物形成之前,更包括自该栅极上移除该遮蔽层的步骤。
本发明所述的金属硅化栅极的形成方法,于移除该遮蔽层的步骤中,是利用含有磷酸或氢氟酸的溶液以蚀刻该遮蔽层。
本发明所述的金属硅化栅极的形成方法,该第一材料包含钴,而该第二材料包含镍。
本发明所述的金属硅化栅极的形成方法,形成该第一金属硅化物的该回火是于不低于650℃的温度下所施行,而该第一金属硅化物包含二硅化钴。
本发明所述的金属硅化栅极的形成方法,形成该第二金属硅化物的该回火是于介于250~700℃的温度下所施行,其中该第二金属硅化物包含镍化硅。
本发明所述的金属硅化栅极的形成方法,形成该第二金属硅化物的该回火是于介于250~500℃的温度下所施行。
本发明所述的金属硅化栅极的形成方法,该第一金属硅化物与该第二金属硅化物包含镍。
本发明所述的金属硅化栅极的形成方法,形成该第一金属硅化物的该回火是于介于250~700℃的温度下所施行。
本发明所述的金属硅化栅极的形成方法,形成该第二金属硅化物的该回火的温度不高于形成该第一金属硅化物的该回火的温度。
本发明所述的金属硅化栅极的形成方法,于形成该第二金属硅化物时,全部地金属硅化该栅极。
本发明亦提供了一种金属硅化栅极,包括:
一基底,具有形成于其内的多个主动区以及形成于其上的一栅极,其中该些主动区其内具有于一第一回火温度下所形成的一第一金属硅化物,而该栅极其内具有于不高于该第一回火温度的一第二回火温度下所形成的一第二金属硅化物,且该第二金属硅化物较该第一金属硅化物为厚。
本发明所述的金属硅化栅极,该第一金属硅化物包含该第一材料的最低电阻率相,而该第二金属硅化物包含该第二材料的最低电阻率相。
本发明所述的金属硅化栅极,该第一材料与该第二材料的材质不相同。
本发明所述的金属硅化栅极,该第一材料包含钴,而该第二材料包含镍。
本发明所述的金属硅化栅极,该第一金属硅化物包含二硅化钴,而该第二金属硅化物包括硅化镍。
本发明所述的金属硅化栅极,该第一金属硅化物与该第二硅化物皆包含镍。
本发明所述的金属硅化栅极,该栅极是全部地金属硅化。
本发明特别适合应用于先进深次微米互补型金氧半导体装置(CMOS),其可明显改善其超浅接合结构的可靠度。其可在不增加接合漏电流的情形下减少于主动区与栅电极的寄生电阻、片电阻、以及接触电阻,且可避免接合漏电流或尖峰放电(spiking)情形。
附图说明
图1~7为一系列示意图,用以说明依据本发明一实施例的完全金属硅化栅极的制程步骤顺序。
具体实施方式
如下所述的方法步骤非用以制造集成电路的一完整制程流程。本实施例可一并结合当今使用的集成电路制造技术而施行,且仅需一般使用的制程步骤的使用即可了解本实施例。以下图式显示了于制造过程中一半导体晶片或一基底的剖面结构,其未依照实际比例绘制,仅作为显示实施例的特征之用。
以下将借由图1至图7的示意图以解说依据本发明于一半导体基底内形成金属硅化物区制程步骤的实施例。首先请参照图1,显示了具有经N型或P型杂质掺杂有的基底10、具有经N型或P型杂质掺杂的浅掺杂区11A与重度掺杂区11B的源/漏极区11的一晶体管结构。基底10例如为单晶硅的结晶硅。硅基底10亦可为一锗化硅基底,III-V族的化合物基底、绝缘层上有半导体层的基底(SOI)或其他适用于鳍状晶体管、隆起型源/漏极区以及应变沟道硅等结构的基底。且如往常一样,源/漏极区11具有相反于基底10的导电性质。
首先,于包含二氧化硅的栅氧化物或高介电常数介电材料的栅介电层12的基底10上形成多晶硅的栅电极13后,接着形成源/漏极区11。栅电极13例如包含有非晶硅或锗化硅(silicongermanium)。栅电极13例如具有约500~2000埃的高度。浅掺杂区11A是利用栅电极13作为一掩膜层并经由离子布植而形成。接着形成间隔物14于栅电极13的侧壁表面上。壁间隔物14可能包含任何适当的介电材料,例如二氧化硅、氮化硅或二氧化硅与氮化硅的复合物。接着施行离子布植,利用栅电极13与间隔物14作为掩膜以形成重度掺杂区11B。
如图2所示,接着借由如化学气相沉积程序或炉管程序以于基底上形成遮蔽层15,并接着蚀刻遮蔽层15以露出主动区11并使得遮蔽层的残留部15A仅覆盖于栅电极13上。遮蔽层15例如包含二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、碳化硅(SiC)、氮碳化硅(SiCN)以及其他不会与后续沉积的金属材料反应的材料。遮蔽层15的厚度例如为30~500埃,较佳地为100~200埃。遮蔽层15可借由干蚀刻程序所蚀刻。当遮蔽层15包含二氧化硅时,可使用含碳氟化合物(CxFy)以及氧气/一氧化碳/氮气/氢气/氩气(或氦气)的混合气体以作为其蚀刻剂之用。而当遮蔽层15包含氮氧化硅(SiON)时或氮化硅(SiN)时,则可使用含碳氢氟化合物(CxHyFz)/四氟化碳(CF4)以及氧气/氩气/氮气的混合气体以作为其蚀刻剂之用。
如图3所示,接着毯覆地沉积膜层16于基底上,膜层16例如包含纯金属或含有可用于改善或改变热稳定性以及/或自对准金属硅化形成温度的添加物(例如钙、铝、钪、钛、钒、铬、锰、铁、铜、钇、锆、铌、钼、钌、铑、钯、铟、锡、镧、铪、钽、钨、铼、铱、铂、铈、钕、钐、铕、钆、钍、镝、钬、铒、铥、镱、镏及其混合物)的金属或金属合金。于膜层16上亦可沉积例如为钛或氮化钛的一额外上盖层(未图示),以提供防水气的保护(例如氮化钛)或介面反应(例如钛)的帮助。当膜层16则包含钴时,其具有大于650℃的相对高的相转移温度以变成硅化钴(CoSi2)。简单来说,金属硅化程序即为一相转移程序。当制程温度高于一材料的相转移温度时,原本的材料将相转变成另一相。不同相之间具有不同原子排列与特性。举例来说,镍的第一相转移温度约为250℃。当温度高于250℃时,镍将与硅反应而形成硅化镍(NiSi)。然而,镍的另一相转移温度约为700℃。当制程温度高于700℃时,镍化硅(NiSi)将转变成二硅化镍(NiSi2)。于介于250~700℃的任何温度可作为形成硅化镍(NiSi)的快速热回火(RTA)温度。通常,二硅化钴(CoSi2)采用两阶段的快速回火程序而形成。第一快速热回火温度约介于300~650℃,较佳为400~550℃,以形成硅化钴(CoSi)或硅化二钴(Co2Si)。第二快速热回火温度则高于650℃以形成二硅化钴(CoSi2),二硅化钴为较佳的最终相。于第一快速热回火程序与第二快速热回火程序之间需施行一次选择性蚀刻,以避免于氧化层上(亦即作为间隔物用的浅沟槽隔离物)的桥接影响。通常,二硅化钴(CoSi2)与硅化镍(NiSi)较其他镍与钴的硅化物具有较低电阻率,其是为钴与镍的金属硅化物的较佳相。
请再次参照图3,膜层16亦沉积于遮蔽层的残留部15A上,并借由残留部15A以保护栅电极13避免于后续制程中与膜层16反应。膜层16可借由如化学气相沉积法、溅镀法、原子层沉积法或借由热蒸发法的任何方法形成。膜层16的厚度约为20~300埃,较佳地为50~120埃。
请参照图4,接着对于膜层16施行一回火程序,其较佳地为一快速热回火程序,以使膜层16与露出的主动区11反应,而于其内形成金属硅化区17。上述回火程序的回火温度与回火时间则依据所使用金属的种类以及所形成的金属硅化层17的深度而定。当膜层16包含钴时,上述回火程序包括两道快速热回火步骤。第一道回火步骤是于介于400~550℃的温度下回火10~120秒以形成二硅化钴(CoSi2)或硅化钴(CoSi)或其混合物。接着自基底10上移除任何未反应的膜层16A(图4)后,留下遮蔽层的残留部15A,并接着于第二金属层18沉积的移除残留部15A。未反应的膜层16A可借由一湿蚀刻或其他蚀刻程序所移除。未反应的膜层16A可借由含磷酸、盐酸、氨水、硫酸、亚硫酸或其他酸的蚀刻剂或其混合物所移除。
后续的第二道回火步骤则接着于介于650~990℃的较高温度,较佳地为介于700~900℃下,回火10~120秒。于此回火时,于主动区11内便形成了如二硅化钴(CoSi2)的低电阻率的金属硅化物17,而栅电极13仍保持未金属硅化的状态。所形成的金属硅化物较佳具有介于50~500埃的深度。金属硅化物层17的厚度可借由控制沉积的膜层16厚度以及所施行的快速回火程序的参数而量身订作或最佳化。
于形成金属硅化物层17以及移除未反应的膜层16A之后,接着移除遮蔽层的残留部15A以露出栅电极13的上表面。当遮蔽层的残留部15A包含氮化硅或氮氧化硅时,可于约100~200℃下借由例如磷酸溶液(75-95%)的含磷酸蚀刻液移除残留部15A。而当遮蔽层的残留部15A包含二氧化硅时,则可则借由具有氢氟酸/水比例为1∶1~1000∶1的氢氟酸水溶液以移除残留部15A。
如图5所示,接着沉积另一膜层18于基底以及于露出的栅电极13上。膜层18较佳地包含可于不高于膜层16的回火温度下处理或相转移至一期望的低电阻率相的金属。当膜层18包含镍时,可于约为250℃的温度下相转换成低电阻率的硅化镍(NiSi)。膜层18较佳地需具有足够厚的厚度,以于栅电极13内形成较形成于主动区内金属硅化区17为厚的一金属硅化物。故需仔细考量前述的部分金属硅化反应,以于上述制程中全部地金属硅化栅电极13。于膜层18沉积后,接着于大于膜层18所需相转移温度但少于施行于膜层16的相转移温度(例如用于形成二硅化钴的较高第二回火温度)以及少于镍/硅形成较高电阻率的二硅化镍(NiSi2)的温度下施行一回火,因而制作出包含硅化镍(NiSi)的金属硅化栅电极19。于一实施例中,上述回火是于介于250~700℃的温度下施行约20~1000秒,且较佳地介于约250~500℃下施行以避免形成具有高于硅化镍电阻率的二硅化镍(NiSi2),并可避免过度的热应力与高温的热冲击。借由回火温度与时间的控制,金属硅化区17可用于阻挡膜层18内的原子扩散穿透金属硅化物区17。对于上述制程的较佳控制为膜层18于较形成金属硅化物层17为低的一快速热回火温度(或相同温度)下处理一任意时间。前述的第二回火程序的施行时间是少于1000秒。如前所述,于膜层16与18上亦可形成有如钛或氮化钛(钛是用以帮助金属硅化反应而氮化钛用以防止水气)的一上盖层。虽然钛与氮化钛为最常见的上盖层,但亦可采用其他上盖层。
虽然前述制程分别于主动区11与栅电极13内提供了如二硅化钴与硅化镍材质的金属硅化区域,然而上述金属硅化区域亦有可能采用如钴、镍、锰、钛、钼或其他材料的不同组合。前述的两种金属硅化物亦可包含如硅化镍的相同材料或分别包含如二硅化镍与硅化镍等不同相的金属硅化物。举例来说,硅化镍可首先于约为500℃的一快速热回火温度下形成于源/漏极区。接着于不高于先前快速热回火温度(例如400℃下)以及随意的较短时间下于栅电极处形成另一镍化硅。于第二次的金属硅化程序中所采用形成金属硅化物的较低温度是避免金属层扩散穿透先前形成的金属硅化物,且允许较佳控制栅电极处的金属硅化反应,因而不至于主动区造成浅接合的短路情形。
由于膜层18是于不高于为膜层16所形成金属硅化物区17的相转移温度下处理而成,故于再次的回火程序中可采用不会促进于先前形成的金属硅化区17内的任何金属硅化反应的一回火温度。借由主动区内的不期望金属硅化成长情形的限制,可避免接合主动区之间或栅极至源/漏极区的漏电流与桥接效应,并可加大部分地或全部地形成金属硅化栅极19的制程裕度。由于栅电极13为部分或全部金属硅化,且于主动区并无过度金属硅化,故金属硅化栅极19具有大于主动区内金属硅化物的厚度。在此,全部地硅化是指栅电极内至少90~100%的栅极高度且较佳地为95~100%已为金属硅化。然而,前述制程并非用以限定全部金属硅化栅电极的情形。此外,前述制程可应用于形成部分金属硅化的栅电极,因而增加栅极区域内的金属硅化物厚度以降低栅极电阻值并增加元件速率。
请参照图7,接着移除膜层18的未反应部分18A(图6),其方法例如采用一湿蚀刻程序,其对于金属硅化物与未反应的膜层18表现出高度选择比。膜层的未反应部分18A例如可采用含硝酸、盐酸、氨水、硫酸、或其他酸类的蚀刻液所移除。接着施行习知技术的后续制程步骤,以形成连接于基底10内元件的金属层。
前述的制程可应用于任何不同类型半导体装置的制造,且特别适合应用于先进深次微米互补型金氧半导体装置(CMOS),例如为具有约500~2000埃的超浅接合结构的0.1微米装置,以明显改善其超浅接合结构的可靠度。且可于不增加接合漏电流的情形下以减少于主动区与栅电极的寄生电阻、片电阻、以及接触电阻。上述金属硅化程序表现出对于形成完全地或部分地金属硅化栅电极19与金属硅化区17的制程控制而不会影响主动区的可靠度。因此,便可形成满足低栅电极电阻值,较佳元件速度,避免硼离子迁移至栅电极与缺乏效应的消除或减少的前述优点的较佳的全部金属硅化栅电极,且不至于会有接合漏电流或尖峰放电(spiking)情形。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟知本项技术的人员,在不脱离本发明的精神和范围内,当可作进一步的改进和变化,因此本发明的保护范围当以本申请权利要求书所界定的范围为准。
附图中符号的简单说明如下:
10~基底
11A~浅掺杂区
11B~重度掺杂区
12~栅介电层
13~栅电极
14~介电侧壁间隔物
15~遮蔽层
15A~遮蔽层的残留部
16、18~膜层
16A~膜层16的未反应部分
17~金属硅化区
18A~膜层18的未反应部分
19~金属硅化栅电极

Claims (21)

1、一种金属硅化栅极的形成方法,适用于具有至少一栅极以及多个主动区的一基底,其特征在于所述金属硅化栅极的形成方法包括下列步骤:
借由一第一材料以于该主动区上形成一第一金属硅化物,该第一金属硅化物具有一第一厚度;以及
借由一第二材料以于该栅极内形成一第二金属硅化物,该第二金属硅化物具有一第二厚度,其中该第二厚度较该第一厚度为厚,于形成该第二金属硅化物时,该主动区内的该第一金属硅化物具有阻障功能,可避免该主动区内产生金属二次硅化。
2、根据权利要求1所述的金属硅化栅极的形成方法,其特征在于形成该第一金属硅化物的步骤包括:
沉积该第一材料于该基底上并回火之,以使该第一材料与该主动区反应,因而形成该第一金属硅化物;以及
形成该第二金属硅化物的步骤包括:
沉积该第二材料于该基底上并回火之,以使该第二材料与该栅极反应,因而形成该第二金属硅化物,其中形成该第二金属硅化物的该回火是于该第二材料实质上不会与该主动区反应的一温度下进行。
3、根据权利要求2所述的金属硅化栅极的形成方法,其特征在于:形成该第二金属硅化物的该回火的温度不高于形成该第一金属硅化物的该回火的温度。
4、根据权利要求1所述的金属硅化栅极的形成方法,其特征在于:于形成该第一金属硅化物之前,更包括下列步骤:
形成一遮蔽层于该栅极上,以避免于形成该第一金属硅化层时,该第一材料与该栅极反应。
5、根据权利要求4所述的金属硅化栅极的形成方法,其特征在于:于该第一金属硅化物形成之后与该第二金属硅化物形成之前,更包括自该栅极上移除该遮蔽层的步骤。
6、根据权利要求5所述的金属硅化栅极的形成方法,其特征在于:于移除该遮蔽层的步骤中,是利用含有磷酸或氢氟酸的溶液以蚀刻该遮蔽层。
7、根据权利要求2所述的金属硅化栅极的形成方法,其特征在于:该第一材料包含钴,而该第二材料包含镍。
8、根据权利要求7所述的金属硅化栅极的形成方法,其特征在于:形成该第一金属硅化物的该回火是于不低于650℃的温度下所施行,而该第一金属硅化物包含二硅化钴。
9、根据权利要求8所述的金属硅化栅极的形成方法,其特征在于:形成该第二金属硅化物的该回火是于介于250~700℃的温度下所施行,其中该第二金属硅化物包含镍化硅。
10、根据权利要求9所述的金属硅化栅极的形成方法,其特征在于:形成该第二金属硅化物的该回火是于介于250~500℃的温度下所施行。
11、根据权利要求2所述的金属硅化栅极的形成方法,其特征在于:该第一金属硅化物与该第二金属硅化物包含镍。
12、根据权利要求11所述的金属硅化栅极的形成方法,其特征在于:形成该第一金属硅化物的该回火是于介于250~700℃的温度下所施行。
13、根据权利要求12所述的金属硅化栅极的形成方法,其特征在于:形成该第二金属硅化物的该回火的温度不高于形成该第一金属硅化物的该回火的温度。
14、根据权利要求11所述的金属硅化栅极的形成方法,其特征在于:于形成该第二金属硅化物时,全部地金属硅化该栅极。
15、一种金属硅化栅极,其特征在于所述金属硅化栅极包括:
一基底,具有形成于其内的多个主动区以及形成于其上的一栅极,其中该主动区内具有一第一金属硅化物,其是于一第一回火温度下所形成,而该栅极内具有一第二金属硅化物,其是于不高于该第一回火温度的一第二回火温度下所形成,而该第二金属硅化物较该第一金属硅化物为厚。
16、根据权利要求15所述的金属硅化栅极,其特征在于:该第一金属硅化物包含该第一材料的最低电阻率相,而该第二金属硅化物包含该第二材料的最低电阻率相。
17、根据权利要求15所述的金属硅化栅极,其特征在于:该第一材料与该第二材料的材质不相同。
18、根据权利要求15所述的金属硅化栅极,其特征在于:该第一材料包含钴,而该第二材料包含镍。
19、根据权利要求15所述的金属硅化栅极,其特征在于:该第一金属硅化物包含二硅化钴,而该第二金属硅化物包括硅化镍。
20、根据权利要求15所述的金属硅化栅极,其特征在于:该第一金属硅化物与该第二硅化物皆包含镍。
21、根据权利要求15所述的金属硅化栅极,其特征在于:该栅极是全部地金属硅化。
CNB2004101025958A 2004-07-16 2004-12-24 金属硅化栅极的形成方法及具有金属硅化栅极的晶体管 Active CN100375240C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/892,915 2004-07-16
US10/892,915 US7396767B2 (en) 2004-07-16 2004-07-16 Semiconductor structure including silicide regions and method of making same

Publications (2)

Publication Number Publication Date
CN1722369A true CN1722369A (zh) 2006-01-18
CN100375240C CN100375240C (zh) 2008-03-12

Family

ID=35598580

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101025958A Active CN100375240C (zh) 2004-07-16 2004-12-24 金属硅化栅极的形成方法及具有金属硅化栅极的晶体管

Country Status (3)

Country Link
US (1) US7396767B2 (zh)
CN (1) CN100375240C (zh)
TW (1) TWI234824B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137667A (zh) * 2011-12-02 2013-06-05 上海华虹Nec电子有限公司 具有双金属硅化物的射频ldmos器件及制造方法
CN101764058B (zh) * 2009-12-31 2013-07-31 复旦大学 形成超薄可控的金属硅化物的方法
CN103943483A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 降低多晶硅栅极与活化区镍硅化物厚度比的方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7338865B2 (en) * 2004-07-23 2008-03-04 Texas Instruments Incorporated Method for manufacturing dual work function gate electrodes through local thickness-limited silicidation
US7122472B2 (en) * 2004-12-02 2006-10-17 International Business Machines Corporation Method for forming self-aligned dual fully silicided gates in CMOS devices
US7319063B2 (en) * 2005-02-02 2008-01-15 United Microelectronics Corp. Fin field effect transistor and method for manufacturing fin field effect transistor
US7220647B2 (en) * 2005-02-02 2007-05-22 United Microelectronics Corp. Method of cleaning wafer and method of manufacturing gate structure
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
JP2007019129A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) * 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7446042B2 (en) 2006-01-30 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for silicide formation on semiconductor devices
US20070178683A1 (en) * 2006-02-02 2007-08-02 Texas Instruments, Incorporated Semiconductive device fabricated using a two step approach to silicide a gate and source/drains
JP2007214269A (ja) * 2006-02-08 2007-08-23 Sony Corp 金属シリサイド形成方法および半導体装置の製造方法
JP2008016475A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
KR20080008797A (ko) * 2006-07-21 2008-01-24 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
US7659189B2 (en) * 2007-03-16 2010-02-09 United Microelectronics Corp. Method for forming fully silicided gate electrode in a semiconductor device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US20090053883A1 (en) * 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
US20090294871A1 (en) * 2008-05-30 2009-12-03 Advanced Micro Devices, Inc. Semiconductor devices having rare earth metal silicide contact layers and methods for fabricating the same
US20100019289A1 (en) * 2008-07-25 2010-01-28 Dsm Solutions, Inc. Junction Field Effect Transistor Using Silicide Connection Regions and Method of Fabrication
US8012817B2 (en) * 2008-09-26 2011-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor performance improving method with metal gate
US20110001169A1 (en) * 2009-07-01 2011-01-06 International Business Machines Corporation Forming uniform silicide on 3d structures
DE102009055368A1 (de) * 2009-12-29 2012-03-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Siliziumbasiertes Halbleiterbauelement mit E-Sicherungen, die durch eine eingebettete Halbleiterlegierung hergestellt sind
KR20110100738A (ko) * 2010-03-05 2011-09-15 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US8603915B2 (en) 2011-11-28 2013-12-10 International Business Machines Corporation Multi-stage silicidation process
US9281336B2 (en) 2013-09-26 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming backside illuminated image sensor device structure
US9716160B2 (en) 2014-08-01 2017-07-25 International Business Machines Corporation Extended contact area using undercut silicide extensions
US9577096B2 (en) 2015-05-19 2017-02-21 International Business Machines Corporation Salicide formation on replacement metal gate finFet devices
CN109087864B (zh) * 2017-06-14 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20220045069A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Source/drain integration in a three-node access device for vertical three dimensional (3d) memory

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4877755A (en) * 1988-05-31 1989-10-31 Texas Instruments Incorporated Method of forming silicides having different thicknesses
JPH0448640A (ja) 1990-06-14 1992-02-18 Oki Electric Ind Co Ltd Mosトランジスタの製造方法
US5645887A (en) 1994-01-14 1997-07-08 Lg Semicon Co., Ltd. Method for forming platinum silicide plugs
US5624869A (en) 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
US5739563A (en) 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
WO1996030946A1 (fr) 1995-03-29 1996-10-03 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
JP2848299B2 (ja) 1995-12-21 1999-01-20 日本電気株式会社 半導体装置及びその製造方法
EP0793271A3 (en) 1996-02-22 1998-12-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a metal silicide film and method of fabricating the same
US5780362A (en) 1996-06-04 1998-07-14 Wang; Qingfeng CoSi2 salicide method
JP3220645B2 (ja) 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
US5937299A (en) 1997-04-21 1999-08-10 Advanced Micro Devices, Inc. Method for forming an IGFET with silicide source/drain contacts in close proximity to a gate with sloped sidewalls
US6197645B1 (en) 1997-04-21 2001-03-06 Advanced Micro Devices, Inc. Method of making an IGFET with elevated source/drain regions in close proximity to gate with sloped sidewalls
US6320213B1 (en) 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
US6143617A (en) 1998-02-23 2000-11-07 Taiwan Semiconductor Manufacturing Company Composite capacitor electrode for a DRAM cell
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
US5998269A (en) 1998-03-05 1999-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Technology for high performance buried contact and tungsten polycide gate integration
US6602434B1 (en) 1998-03-27 2003-08-05 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
US6249010B1 (en) 1998-08-17 2001-06-19 National Semiconductor Corporation Dielectric-based anti-fuse cell with polysilicon contact plug and method for its manufacture
JP2000100749A (ja) 1998-09-25 2000-04-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6159781A (en) 1998-10-01 2000-12-12 Chartered Semiconductor Manufacturing, Ltd. Way to fabricate the self-aligned T-shape gate to reduce gate resistivity
KR100284905B1 (ko) 1998-10-16 2001-04-02 윤종용 반도체 장치의 콘택 형성 방법
US6204177B1 (en) 1998-11-04 2001-03-20 Advanced Micro Devices, Inc. Method of forming junction leakage free metal silicide in a semiconductor wafer by alloying refractory metal
US6165807A (en) 1999-01-25 2000-12-26 Taiwan Smiconductor Manufacturing Company Method for forming junction leakage monitor for mosfets with silicide contacts
JP2000306860A (ja) 1999-04-20 2000-11-02 Nec Corp 半導体装置の製造方法
US6630712B2 (en) 1999-08-11 2003-10-07 Advanced Micro Devices, Inc. Transistor with dynamic source/drain extensions
JP2001068647A (ja) 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6236091B1 (en) 1999-09-30 2001-05-22 Advanced Micro Devices, Inc. Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6228761B1 (en) 1999-10-14 2001-05-08 Advanced Micro Devices, Inc. Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6201303B1 (en) 1999-10-14 2001-03-13 Advanced Micro Devices, Inc. Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6225216B1 (en) 1999-10-15 2001-05-01 Advanced Micro Devices, Inc. Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6214680B1 (en) 1999-12-13 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate a sub-quarter-micron MOSFET with lightly doped source/drain regions
US6235566B1 (en) * 1999-12-23 2001-05-22 United Microelectronics Corp. Two-step silicidation process for fabricating a semiconductor device
US6433371B1 (en) 2000-01-29 2002-08-13 Advanced Micro Devices, Inc. Controlled gate length and gate profile semiconductor device
US6326290B1 (en) 2000-03-21 2001-12-04 Taiwan Semiconductor Manufacturing Company Low resistance self aligned extended gate structure utilizing A T or Y shaped gate structure for high performance deep submicron FET
US6268257B1 (en) 2000-04-25 2001-07-31 Advanced Micro Devices, Inc. Method of forming a transistor having a low-resistance gate electrode
US6204133B1 (en) 2000-06-02 2001-03-20 Advanced Micro Devices, Inc. Self-aligned extension junction for reduced gate channel
US6579783B2 (en) 2000-07-07 2003-06-17 Applied Materials, Inc. Method for high temperature metal deposition for reducing lateral silicidation
US6350688B1 (en) 2000-08-01 2002-02-26 Taiwan Semiconductor Manufacturing Company Via RC improvement for copper damascene and beyond technology
US6376320B1 (en) * 2000-11-15 2002-04-23 Advanced Micro Devices, Inc. Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate
US6890854B2 (en) 2000-11-29 2005-05-10 Chartered Semiconductor Manufacturing, Inc. Method and apparatus for performing nickel salicidation
US6562718B1 (en) 2000-12-06 2003-05-13 Advanced Micro Devices, Inc. Process for forming fully silicided gates
US6514859B1 (en) 2000-12-08 2003-02-04 Advanced Micro Devices, Inc. Method of salicide formation with a double gate silicide
US6465309B1 (en) 2000-12-12 2002-10-15 Advanced Micro Devices, Inc. Silicide gate transistors
US6602781B1 (en) 2000-12-12 2003-08-05 Advanced Micro Devices, Inc. Metal silicide gate transistors
JP2002198368A (ja) 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
US6444578B1 (en) 2001-02-21 2002-09-03 International Business Machines Corporation Self-aligned silicide process for reduction of Si consumption in shallow junction and thin SOI electronic devices
US6475908B1 (en) 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
US6576548B1 (en) 2002-02-22 2003-06-10 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with reliable contacts/vias
JP2003347311A (ja) * 2002-05-24 2003-12-05 Seiko Epson Corp 半導体装置の製造方法
US6689688B2 (en) 2002-06-25 2004-02-10 Advanced Micro Devices, Inc. Method and device using silicide contacts for semiconductor processing
US6846734B2 (en) 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US7045456B2 (en) * 2003-12-22 2006-05-16 Texas Instruments Incorporated MOS transistor gates with thin lower metal silicide and methods for making the same
US7338888B2 (en) * 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764058B (zh) * 2009-12-31 2013-07-31 复旦大学 形成超薄可控的金属硅化物的方法
CN103137667A (zh) * 2011-12-02 2013-06-05 上海华虹Nec电子有限公司 具有双金属硅化物的射频ldmos器件及制造方法
CN103137667B (zh) * 2011-12-02 2015-10-14 上海华虹宏力半导体制造有限公司 具有双金属硅化物的射频ldmos器件的制造方法
CN103943483A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 降低多晶硅栅极与活化区镍硅化物厚度比的方法
CN103943483B (zh) * 2014-04-22 2017-01-04 上海华力微电子有限公司 降低多晶硅栅极与活化区镍硅化物厚度比的方法

Also Published As

Publication number Publication date
TWI234824B (en) 2005-06-21
US7396767B2 (en) 2008-07-08
US20060011996A1 (en) 2006-01-19
CN100375240C (zh) 2008-03-12
TW200605234A (en) 2006-02-01

Similar Documents

Publication Publication Date Title
CN1722369A (zh) 金属硅化栅极及其形成方法
US4470189A (en) Process for making polycide structures
CN1107344C (zh) 利用有选择的外延生长方法的半导体器件制造方法
CN1705084A (zh) 形成场效应晶体管的金属硅化栅极的方法
CN1655332A (zh) 一种制造半导体器件的方法及其半导体器件
CN1585128A (zh) 高度集成半导体器件及其制造方法
CN1497708A (zh) 半导体器件的制造方法及制成的半导体器件
JP2012023384A (ja) SiCの除去法
CN1993808A (zh) 具有硅化区的半导体器件的制造方法
US5851921A (en) Semiconductor device and method for forming the device using a dual layer, self-aligned silicide to enhance contact performance
US6291354B1 (en) Method of fabricating a semiconductive device
CN85103535A (zh) 在材料(例如半导体材料)中加工亚微型槽的方法以及用这种方法制成的器件
CN1227967A (zh) 半导体器件及其制造方法
CN1819267A (zh) 半导体器件及其制造方法
US7867901B2 (en) Method for forming silicide in semiconductor device
CN1085407C (zh) 生产半导体集成电路的方法
CN1255863C (zh) 在半导体器件的夹断的有源区中改善二硅化钛的电阻
CN1206711C (zh) 金属-氧化物-半导体晶体管的自对准硅化物的制备方法
CN1285102C (zh) 金属硅化双层结构及其形成方法
US7572719B2 (en) Semiconductor device and manufacturing method thereof
TW200411745A (en) Semiconductor device and manufacturing method thereof
CN1453837A (zh) 自行对准金属硅化物的制造方法
EP0407202A2 (en) Manufacturing semiconductor devices
JP2010141051A (ja) 半導体装置および半導体装置の製造方法
US7595264B2 (en) Fabrication method of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant