CN1770325A - 非易失性单元减小功率的编程 - Google Patents

非易失性单元减小功率的编程 Download PDF

Info

Publication number
CN1770325A
CN1770325A CNA2005100765663A CN200510076566A CN1770325A CN 1770325 A CN1770325 A CN 1770325A CN A2005100765663 A CNA2005100765663 A CN A2005100765663A CN 200510076566 A CN200510076566 A CN 200510076566A CN 1770325 A CN1770325 A CN 1770325A
Authority
CN
China
Prior art keywords
unit
bit line
programming
global bit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100765663A
Other languages
English (en)
Inventor
爱德华多·马彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Israel Ltd
Original Assignee
Spansion Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Israel Ltd filed Critical Spansion Israel Ltd
Publication of CN1770325A publication Critical patent/CN1770325A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

用于使编程阵列中的非易失性存储器单元(例如NROM单元)过程中存储器阵列的电流消耗最小的方法，包括：在没有从正电源通过该阵列流到地的直流电流的情况下对单元进行编程，在编程脉冲之间，在没有使带有编程电压的全局位线放电的情况下，利用编程脉冲对多个单元进行编程，利用瞬态电流对单元进行编程。

Description

非易失性单元减小功率的编程
技术领域
本发明一般涉及非易失性单元，尤其涉及对其进行编程的方法。
背景技术
非易失性单元在本领域中是公知的，例如氮化物只读存储器(NROM)单元，每个单元存储两个数据位(bit)。存储器芯片典型包括这些单元的阵列，其中可以单独存取每个单元的每个数据位。
现在参考图1A和1B，它们表示了两个示例性现有技术的存储器芯片，其包括标注为10的阵列，其中具有NROM单元12、X解码器14、Y解码器16和Y多路复用器(Y-MUX)18。图1A的阵列是分段式虚地阵列，并且在转让给本发明的共同受让人的US6633496中进行了描述，图1B的阵列是以如转让给本发明的共同受让人的US6614692中描述的分段式阵列结构为基础。
在这两个实施方式中，阵列10包括字线WL(i)和局部位线BLj，该字线和位线与NROM单元12相连，并且通过它们访问NROM单元12。每个NROM单元，例如单元12A和12B(图1A)包括栅接线端G和两个用作该单元的源极或漏极的扩散区(diffusion)F。每个字线WL(i)通过将NROM单元12的栅极G连接在一起而将一行NROM单元连接在一起。而且，一行中的每两个相邻单元的扩散区F连接在一起。每个局部位线BLj将两列NROM单元12连接在一起，从而将它们的扩散区F连接在一起。因此，位线BL8将单元12A和12B的扩散区F连接到同列中与其它WL相连的单元(例如单元12D和12E)的扩散区F。阵列10还包括全局位线GBL(n)和选择单元20。全局位线GBL(n)连接在Y-MUX18和选择单元20之间，并且选择单元20将全局位线GBL(n)连接到局部位线BLj。
在图1B的实施方式中，存在将一列或多列单元12与其相邻的列电隔开的隔离区域22。
X解码器14通过激励单独字线WL(i)而激励一行NROM单元12。Y解码器16解码所要存取的数据位的Y地址，并且指示Y-MUX18选择可以与包含所要存取的数据位的单元的局部位线BLj相连的全局位线GBL(n)。X解码器14还激励与选择单元20相关的选择线，需要该选择单元来将选定的全局位线GBL(n)连接到需要的局部位线BLj。
例如，为了对一个数据位进行编程，起初使所有全局位线GBL放电并且浮置。为了编程单元12C中的数据位，X解码器14首先激励字线WL(i)，从而激励单元12C的栅电极。当字线WL(i)上升到其编程电压电平时，X解码器14可以通过分别激励选择线SEL-5和SEL-4来选择位线存取路径，从而激励选择单元20A和20B。Y-MUX18可以将GBL(N)和GBL(N+1)驱动为GND，并且可以使所有其它的全局位线保持浮置。
为了施加对单元的数据位进行编程的编程脉冲(图1A中的右侧电荷存储区域或者图1B中的左侧存储区域)，Y-MUX18将全局位线GBL(N)驱动为高电压(HV)，约为4-6V，将全局位线GBL(N+1)驱动为GND(0V)或其它接近GND的电势，并且所有其它的全局位线典型地保持浮置。
选择单元20A将全局位线GBL(N)的高电压传递到局部位线BL12，并且因此传递到用作单元12C的源极的扩散区F。选择单元20B将全局位线GBL(N+1)的地电压传递到局部位线BL13，并且因此传递到用作单元12C的漏极的扩散区F。虚线表示来自Y-MUX18、通过单元12C并且返回Y-MUX18的电流。通过将全局位线GBL(N)驱动为低电平而终止编程脉冲。
现在参照图2，其表示了用于编程多个单元的激励定时。在美国专利公报2003-0145176-A1中描述了这种编程方法，该申请由本发明的共同受让人共同拥有。
最初(图形(a))，将选定的字线WL(i)驱动为高电压(例如9V)。在几乎相同时刻，或者稍后，还激励相关的选择线SEL-x(图形(b))，从而限定了到所要存取的单元的传导路径。在图形(c)中，将GND或接近GND的电势驱动到所要存取的NROM单元的漏极和源极接线端。最后，如图形(d)所示，将高电压脉冲施加到将要与单元的漏极接线端相连的全局位线(GBL)，从而提供编程脉冲。该编程脉冲(PGM’ing Pulse)随后进行编程验证操作(PGM Verify)(其需要在NROM单元接线端具有不同电压电平)。
当对大量单元进行编程时(例如在512B页写操作中)，可以在进行编程验证测试之前向所要编程的选定字线WL(i)上的全部单元施加编程脉冲。这由图形(b)和(d)中的多个跃迁表示。现在参照图3，其示意表示了在编程脉冲期间的直流电流IDC的流动。DC电流IDC从电源30流出，经过高压供电系统32(其可以包括电荷泵、调节器或者增压器)，沿着第一、长全局位线GBL(1)经由所要编程的单元12，沿着第二、长全局位线GBL(2)，直到其到达地电源34为止。沿着这个电流路径，通常存在用作开关的附加传导晶体管(图3中未示出)。高压供电系统32生成编程电压电平(HV)，其比电源30的电压电平(Vcc)高得多。高压供电系统的功率效率(η)特别低(小于50％)，因此电源30消耗的电流(ICC，DC)比IDC大得多。具体而言，
ICC，DC＝HV*IDC/VCC/η
DC电流IDC在编程过程中可以是较大的，特别是在需要并行地编程许多单元，以便实现高编程速率的情况下。此外，在图2所示的编程时序中，每个编程脉冲使相关的GBL充电和放电。在高密度存储器器件中，与全局位线相关的寄生电容CBL可以较大。电容CBL越大，高压供电系统32消耗的动态电流越大。此外，在图2所示的时序中，在编程操作过程中，电容CBL多次充电和放电。高压供电系统32消耗的动态电流大，并且电源30消耗的电流更大(这是由于高压供电系统32的效率低)。
附图说明
在说明书的结尾部分特别指出并且明确请求保护了本发明的主题。然而，结合相关附图，通过参照以下的详细说明可以准确理解本发明的结构和操作方法，以及本发明的目的、特征和优点，在附图中：
图1A和1B示意表示了两个示例性现有技术的具有存储器阵列的存储器芯片；
图2是表示用于对图1A和1B的阵列中的多个单元进行编程的激励定时的时序图；
图3是在图1A和1B的阵列中的编程脉冲过程中的直流电流IDC的流动的示意图；
图4A和4B示意表示了在本发明的一个实施例中的电流的流动；
图5是表示在三条局部位线上随时间变化的电压图形，用于理解图4A和4B的实施例的操作；
图6是表示存在两种不同操作条件下阈值电压Vt随时间的变化的图像，用于理解图4A和4B的实施例的操作；
图7A是表示本发明第二实施例的时序图；
图7B是表示当使用图7A的时序图时图1A的阵列的示意图；
图8A是表示本发明第三实施例的时序图；
图8B是表示在使用图8A的时序图时图1A的阵列的示意图。
可以理解，为了简单而清楚的说明，图中所示的元件不必按比例画出。例如，为了清楚起见可以相对其它元件夸大一些元件的尺寸。而且，在附图中可以重复考虑过的适当附图标记，以表示相应或相似的元件。
具体实施方式
在以下的详细说明中，阐明了许多具体细节，以便提供对本发明的彻底理解。然而，本领域技术人员可以理解本发明可以在没有这些具体细节的情况下实现。在其它实例中，没有详细描述公知的方法、过程和组件，从而不会使本发明难以理解。
本发明可以是新颖的编程方法，其可以减少对NROM单元编程所需的功率量。一种方法可以使从电源30流到GND34的DC电流成分最小化。另一种方法可以利用瞬态电流来进行编程操作。第三种方法可以避免或最小化寄生电容器CBL的切换。
现在参照图4A和4B，其示意表示了在本发明一个实施例中的电流的流动。在本实施例中，当可以施加编程脉冲时，地34可以与全局位线断开，例如全局位线GBL(2)，该位线可以连接到扩散区S，其用作将要存取的单元12的源接线端。因此，DC电流IDC可以不在泵32与地GND34之间流动。
在图4A中，通过使连接局部位线BL3与全局位线GBL(2)的选择晶体管20无效，来断开地34。因此，用虚线表示选择晶体管20。在图4B中，通过断开连接地电源34和全局位线GBL(2)的开关40，可以断开地34。
尽管断开了，仍然可以成功地对单元12进行编程。全局位线，例如全局位线GBL(1)，其可以与用作漏极接线端的扩散区D相连，可以将该位线驱动到高编程电压(例如4-6V)。该阵列中的其余全局位线(未示出)可以保持浮置。
因为已经将字线WL(i)驱动为高电平，由于可以将GBL(1)驱动为高电平，所以电流可以开始流到单元12的漏极接线端D。该单元的漏极侧上的数据位可以开始编程，并且电流可以开始流过单元12。然而，因为全局位线GBL(2)不可以接地，源电极侧局部位线(标记为BL3)上的电压可以开始上升。这在图5中表示出来，现在简要地参照该附图。
图5表示了三条局部位线上电压随时间变化的图，该三条局部位线为漏极侧局部位线BL1、相邻单元13的源极侧局部位线BL2、以及单元12的源极侧局部位线BL3。如图所示，漏极侧局部位线BL1上的电压V1快速而陡峭地上升。相邻单元13的源极侧局部位线BL2上的电压V2快速上升，但是由于位线BL2最初没有接地(其为浮置的)而没有陡峭上升。单元12的源极侧局部位线BL3上的电压V3上升最慢，这是因为其从地电压开始上升。结果是单元12的漏极-源极电压Vds可以大到足以进行编程。其不应该大到足以编程单元13。然而，由于电压V3可能上升，单元12的编程速率会降低(原因在于Vds降低)并且其体效应会增大。结果是单元电流降低。只要漏极-源极电压Vds在足够长的时间内足够大，就可以对数据位进行编程，如现在简要参照的图6所示。
图6表示了编程脉冲(图形(a))和在存在两种不同操作条件时阈值电压Vt随时间的变化(其限定了数据位的编程状态)(图形(b))。该编程脉冲可以延续时间T。
曲线50表示了以下操作条件(栅极电压Vg＝9V、漏极电压Vd＝5V、源极电压＝0V)时的变化，曲线52表示了以下操作条件(栅极和漏极电压和曲线50相同，漏极电压Vd＝4V)时的变化。
如图所示，阈值电压Vt最初快速增长，在此过程中可以相对有效地使用编程(直流)电流IDC，然后(大约在图6中的时间t1)，其随后以非常小的增长率饱和，在此过程中，不可以有效利用编程(直流)电流IDC。在本发明的实施例中，只要Vds在足够长的时间内保持足够大，使得阈值电压Vt达到饱和区域，那么就可以在施加最小量的电流的情况下对数据位进行编程。
可以理解，由于操作条件(例如温度)和单元的编程状态(即，该单元的两个数据位已经编程了几次)，时间t1可以变化。
而且，可以理解，为了防止源电压Vs上升过快(导致无效编程脉冲)，源极侧BL电容不应过小。一种确保上述条件的方法是保持现在浮置的全局位线GBL(2)与源极侧位线BL3相连，如图4B所示。
通过使全局位线GBL(1)和GBL(2)放电到GND，或者通过使WL放电，或者通过取消选定所存取的单元，可以终止编程脉冲。
现在参照图7A和7B，它们一起表示了本发明的第二优选实施例。在本实施例中，通过减少驱动到高编程电压的全局位线GBL的充放电事件的次数，可以使电流消耗最小化。一旦可以将全局位线GBL驱动为高电压，通过选择晶体管20可以控制这个高压向局部位线BLj中的引入。
图7A是这个实施例的时序图，图7B是根据本实施例操作的图1A的阵列。可以理解，本发明包括根据本实施例操作图1B的阵列和其它类似的阵列。
最初，将选定的字线WL(图形(a))驱动为高电平，此后，根据本发明的优选实施例，可以将选定的全局位线(图形(b))驱动为高电平，例如图7B的GBL(N)。可以将能够与源极侧位线相连的全局位线保持浮置或者可以将其驱动为GND，该全局位线例如是全局位线GBL(N+1)。
一旦已经将字线WL(i)和能够与漏极位线相连的全局位线GBL(N)驱动为它们的编程电平，则可以激励将功率引入到漏极侧位线的相关选择晶体管(图形(c))。因此，在图7B中，可以在需要的编程脉冲持续时间将选择晶体管SEL5导通，从而向位线BL3提供功率并且对圆圈标注的单元的漏极侧数据位进行编程，直到将选择晶体管SEL5关闭为止。
继而，全局位线GBL(N)可以保持在高电压，但是不再向单元驱动电流。漏极侧位线BL13将快速下降到足够低的电压，以终止编程操作。可以将能够与源极侧位线BL12相连的全局位线GBL(N+1)驱动为GND，从而造成在将选择晶体管SEL5关闭之后，与圆圈标注的单元相邻的局部位线放电为GND。
在本实施例中，要进行编程的下一数据位可以是与圆圈标注的单元在同一行中的数据位(即，具有相同的字线WL(i))，该圆圈标注的单元将全局位线GBL(N)用作其高电压全局位线。例如，图7B的方形单元。
为了存取该方形单元并且对其左侧数据位进行编程，可以将选择晶体管SEL8导通以将源极侧局部位线BL16连接到GBL(N+1)，并且可以将选择晶体管SEL7导通以向方形单元的漏极数据位提供高电压，以及开始其编程脉冲。当选择晶体管SEL7关闭时，编程脉冲基本上终止。而且，可以在编程脉冲终止时进行局部位线的放电。
这个过程延续，直到需要编程并且将已经充电的全局位线GBL(N)用作其高电压全局位线的全部数据位接收到编程脉冲为止。
当并行存取超过一个数据位时，例如在全字存取的情况下，它们典型地共享相同的WL并且彼此远离放置。在这种情况下，可以由字的数据来限定编程，并且仅一些数据位需要施加编程脉冲。对于不要进行编程的数据位而言，可以通过将与该不要编程的数据位相连的全局位线GBL(N)放电，或者通过使用不同的信号以控制选择晶体管以及防止编程电压HV引入到不需要编程的单元的漏极局部位线BL中，来防止编程脉冲。
现在参照图8A和8B，它们一起表示了本发明的第三优选实施例。图8A是本实施例的时序图，图8B是根据本实施例操作的图1A的阵列。可以理解，本发明包括根据本实施例操作图1B的阵列以及其它类似的阵列。
在本实施例中，通过选择性地激励字线WL以及在没有使局部位线BL和与其相连的全局位线GBL充电或放电的情况下，一个接一个地对一列数据位或者一列中的部分数据位进行编程。
例如，为了对图8B中用圆形和方形进行标记的单元进行编程，可以首先将GBL(N)驱动为高电平(图8A的图形(a))，此后可以将其通过选择晶体管SEL-5连接到这些单元的漏极侧局部位线BL13(图形(b))。可以将与GBL(N+1)相连的源极侧局部位线BL12驱动为GND或者使其保持浮置。
利用该单元上的编程脉冲，可以将字线WL(i)驱动为其编程电平。圆圈标注的单元可以开始编程。方形单元不进行编程，这是因为其字线WL(i+1)为低电平。通过将字线WL(i)驱动为低电平(典型地驱动为GND或者接近GND电平)，可以使编程脉冲终止。
通过将字线WL(i+1)驱动为其编程电平，可以提供下一编程脉冲。这会促使方形单元开始编程。通过将字线WL(i+1)驱动为低电平，可以终止其编程。一旦该列中的所有数据位已经完成了编程，可以不激励选择晶体管SEL-5，并且可以将全局位线GBL(N)驱动为低电平。
当并行存取超过一个数据位时，例如在全字存取的情况下，可以由字的数据来限定编程，并且仅仅一些数据位需要施加编程脉冲。对于不要进行编程的数据位而言，可以通过将与该不要编程的数据位相连的全局位线GBL放电，或者通过使用不同的信号来控制选择晶体管以及防止编程电压HV被引入到不需要编程的单元的漏极局部位线BL中，或者通过使字线WL分段以及对于不同字线WL段使用不同的控制信号，来防止编程脉冲。
可以理解，在上述实施例中，可以将源极侧局部位线在放电后保持浮置，并且编程可以是如第一实施例中的“自发的”。也就是说，存在准备编程的的初始条件，但是几乎不能或不能保持该编程条件。当该单元中不再具有有效的编程条件时，编程会停止有效。此后，选择晶体管可以断开已充电的GBL。
尽管本文中已经描述和说明了本发明的某些特征，但是对于本领域普通技术人员而言，还存在许多变形、替换、变化和等价物。因此，应当理解所附权利要求书旨在覆盖所有这种修改和变化，这些修改和变化均落入本发明的真实范围内。

Claims (23)

1、一种方法，包括：
在没有从正电源通过存储器阵列流到地的直流电流的情况下，对非易失性存储器单元进行编程，所述单元构成了该存储器阵列的一部分。
2、根据权利要求1所述的方法，并且其中所述编程包括：
断开非易失性存储器单元的源极与地电压；并且
在断开所述源极之后，向所述单元的漏极提供编程电压。
3、根据权利要求2所述的方法，并且其中所述断开包括断开地电源与全局位线。
4、根据权利要求2所述的方法，并且其中所述断开包括断开构成所述源极的局部位线与带有所述地电压的全局位线。
5、根据权利要求1所述的方法，并且其中所述编程包括：
向所述单元的漏极提供编程电压；并且
在施加了所述漏电压之后，断开非易失性存储器单元的源极与地电压。
6、根据权利要求5所述的方法，并且其中所述断开包括断开地电源与全局位线。
7、根据权利要求5所述的方法，并且其中所述断开包括断开构成所述源极的局部位线与带有所述地电压的全局位线。
8、根据权利要求1所述的方法，其中所述非易失性存储器单元是NROM单元。
9、根据权利要求1所述的方法，其中所述存储器阵列是分段式虚地阵列。
10、根据权利要求9所述的方法，其中所述阵列中具有绝缘部分。
11、一种方法，包括：
利用编程脉冲对多个非易失性存储器单元进行编程，在编程脉冲之间没有使带有编程电压的全局位线放电。
12、根据权利要求10所述的方法，并且其中所述多个单元包括成行的单元。
13、根据权利要求10所述的方法，并且其中所述多个单元包括成列的单元。
14、根据权利要求10所述的方法，并且其中所述编程包括：
使字线充电；
使所述全局位线充电，然后有选择性地导通和关闭选择晶体管，该选择晶体管将所述全局位线连接到与所述单元组相关联的局部位线。
15、根据权利要求10所述的方法，并且其中所述编程包括使所述全局位线充电，导通选择晶体管，继而有选择性地使与所述单元组相关联的字线充电和放电，该选择晶体管将所述全局位线连接到与所述单元相关联的局部位线。
16、根据权利要求10所述的方法，其中所述非易失性存储器单元是NROM单元。
17、根据权利要求10所述的方法，其中所述非易失性存储器单元设置成分段式虚地阵列结构。
18、根据权利要求17所述的方法，其中所述阵列中具有绝缘部分。
19、一种方法，包括：
利用瞬态电流对非易失性存储器单元进行编程。
20、根据权利要求19所述的方法，并且其中所述编程包括：
向所述单元的漏极提供编程电压；并且
在施加了所述漏极电压之后，断开非易失性存储器单元的源极与地电压。
21、根据权利要求19所述的方法，其中所述非易失性存储器单元是NROM单元。
22、根据权利要求19所述的方法，其中所述非易失性存储器单元设置成分段式虚地阵列结构。
23、根据权利要求22所述的方法，其中所述阵列中具有绝缘部分。
CNA2005100765663A 2004-06-10 2005-06-10 非易失性单元减小功率的编程 Pending CN1770325A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/864,500 2004-06-10
US10/864,500 US7366025B2 (en) 2004-06-10 2004-06-10 Reduced power programming of non-volatile cells

Publications (1)

Publication Number Publication Date
CN1770325A true CN1770325A (zh) 2006-05-10

Family

ID=34941615

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100765663A Pending CN1770325A (zh) 2004-06-10 2005-06-10 非易失性单元减小功率的编程

Country Status (5)

Country Link
US (2) US7366025B2 (zh)
EP (1) EP1605469A3 (zh)
JP (1) JP2006012398A (zh)
CN (1) CN1770325A (zh)
TW (1) TW200614237A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells
US7649791B2 (en) * 2006-03-28 2010-01-19 Andrea Martinelli Non volatile memory device architecture and corresponding programming method
TWI421879B (zh) * 2009-12-09 2014-01-01 Macronix Int Co Ltd 記憶體的記憶胞陣列
US8471328B2 (en) 2010-07-26 2013-06-25 United Microelectronics Corp. Non-volatile memory and manufacturing method thereof
CN111758131B (zh) 2020-05-19 2022-03-15 长江存储科技有限责任公司 用于存储器的程序暂停和恢复的控制方法与控制器
CN113454722B (zh) 2020-05-19 2022-08-19 长江存储科技有限责任公司 存储器器件及其编程操作

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895360A (en) * 1974-01-29 1975-07-15 Westinghouse Electric Corp Block oriented random access memory
US4818900A (en) * 1980-02-04 1989-04-04 Texas Instruments Incorporated Predecode and multiplex in addressing electrically programmable memory
US4558344A (en) * 1982-01-29 1985-12-10 Seeq Technology, Inc. Electrically-programmable and electrically-erasable MOS memory device
US4527257A (en) 1982-08-25 1985-07-02 Westinghouse Electric Corp. Common memory gate non-volatile transistor memory
US4725984A (en) * 1984-02-21 1988-02-16 Seeq Technology, Inc. CMOS eprom sense amplifier
DE3684351D1 (de) * 1985-04-18 1992-04-23 Nec Corp Programmierbarer festwertspeicher mit reduzierter programmierspeisespannung.
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5042009A (en) * 1988-12-09 1991-08-20 Waferscale Integration, Inc. Method for programming a floating gate memory device
US5293563A (en) * 1988-12-29 1994-03-08 Sharp Kabushiki Kaisha Multi-level memory cell with increased read-out margin
JPH02199698A (ja) * 1989-01-30 1990-08-08 Kawasaki Steel Corp 半導体集積回路
DE69033262T2 (de) * 1989-04-13 2000-02-24 Sandisk Corp EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
US5027321A (en) * 1989-11-21 1991-06-25 Intel Corporation Apparatus and method for improved reading/programming of virtual ground EPROM arrays
JP2987193B2 (ja) * 1990-11-20 1999-12-06 富士通株式会社 半導体記憶装置
US6002614A (en) * 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP2965415B2 (ja) * 1991-08-27 1999-10-18 松下電器産業株式会社 半導体記憶装置
JP3358663B2 (ja) * 1991-10-25 2002-12-24 ローム株式会社 半導体記憶装置およびその記憶情報読出方法
JPH05290584A (ja) * 1992-04-08 1993-11-05 Nec Corp 半導体記憶装置
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5450354A (en) * 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device detachable deterioration of memory cells
US5450341A (en) * 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same
US5579199A (en) 1992-11-26 1996-11-26 Sharp Kabushiki Kaisha Non-volatile memory device and a method for producing the same
US5377153A (en) * 1992-11-30 1994-12-27 Sgs-Thomson Microelectronics, Inc. Virtual ground read only memory circuit
US5418743A (en) * 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
US5319593A (en) * 1992-12-21 1994-06-07 National Semiconductor Corp. Memory array with field oxide islands eliminated and method
JP2877642B2 (ja) * 1992-12-25 1999-03-31 ローム株式会社 半導体記憶装置およびその駆動方式
US5424978A (en) * 1993-03-15 1995-06-13 Nippon Steel Corporation Non-volatile semiconductor memory cell capable of storing more than two different data and method of using the same
US5563823A (en) * 1993-08-31 1996-10-08 Macronix International Co., Ltd. Fast FLASH EPROM programming and pre-programming circuit design
US5467306A (en) * 1993-10-04 1995-11-14 Texas Instruments Incorporated Method of using source bias to increase threshold voltages and/or to correct for over-erasure of flash eproms
JP3076185B2 (ja) * 1993-12-07 2000-08-14 日本電気株式会社 半導体メモリ装置及びその検査方法
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
DE69530527T2 (de) * 1994-03-03 2004-04-08 Rohm Corp., San Jose Niederspannungs-Eintransistor-FLASH-EEPROM-Zelle mit Fowler-Nordheim Programmier- und Löschung
US5530803A (en) * 1994-04-14 1996-06-25 Advanced Micro Devices, Inc. Method and apparatus for programming memory devices
US5523972A (en) * 1994-06-02 1996-06-04 Intel Corporation Method and apparatus for verifying the programming of multi-level flash EEPROM memory
JP3730272B2 (ja) * 1994-09-17 2005-12-21 株式会社東芝 不揮発性半導体記憶装置
US5694356A (en) 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5537358A (en) * 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US5491657A (en) * 1995-02-24 1996-02-13 Advanced Micro Devices, Inc. Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
KR100187656B1 (ko) * 1995-05-16 1999-06-01 김주용 플래쉬 이이피롬 셀의 제조방법 및 그 프로그램 방법
WO1996041346A1 (en) * 1995-06-07 1996-12-19 Macronix International Co., Ltd. Automatic programming algorithm for page mode flash memory with variable programming pulse height and pulse width
JP3878681B2 (ja) * 1995-06-15 2007-02-07 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US5686745A (en) * 1995-06-19 1997-11-11 University Of Houston Three-terminal non-volatile ferroelectric/superconductor thin film field effect transistor
US6034896A (en) * 1995-07-03 2000-03-07 The University Of Toronto, Innovations Foundation Method of fabricating a fast programmable flash E2 PROM cell
US5579257A (en) * 1995-08-31 1996-11-26 Motorola, Inc. Method for reading and restoring data in a data storage element
DE69513658T2 (de) * 1995-09-29 2000-05-31 St Microelectronics Srl Spannungsregler für nichtflüchtige, elektrisch programmierbare Halbleiterspeicheranordnungen
DE69531349D1 (de) * 1995-10-31 2003-08-28 St Microelectronics Srl Spannungsgenerator für nichtflüchtige elektrisch-programmierbare Speicherzellen
US5644531A (en) * 1995-11-01 1997-07-01 Advanced Micro Devices, Inc. Program algorithm for low voltage single power supply flash memories
JP2982670B2 (ja) * 1995-12-12 1999-11-29 日本電気株式会社 不揮発性半導体記憶装置および記憶方法
US5677869A (en) * 1995-12-14 1997-10-14 Intel Corporation Programming flash memory using strict ordering of states
JP3001409B2 (ja) * 1996-02-19 2000-01-24 モトローラ株式会社 ２層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム／消去／読出方法
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
JP3200012B2 (ja) * 1996-04-19 2001-08-20 株式会社東芝 記憶システム
US5712815A (en) * 1996-04-22 1998-01-27 Advanced Micro Devices, Inc. Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells
US5717635A (en) * 1996-08-27 1998-02-10 International Business Machines Corporation High density EEPROM for solid state file
TW338165B (en) * 1996-09-09 1998-08-11 Sony Co Ltd Semiconductor nand type flash memory with incremental step pulse programming
US6018476A (en) * 1996-09-16 2000-01-25 Altera Corporation Nonvolatile configuration cells and cell arrays
US5873113A (en) * 1996-09-24 1999-02-16 Altera Corporation System and method for programming eprom cells using shorter duration pulse(s) in repeating the programming process of a particular cell
JP3930074B2 (ja) * 1996-09-30 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路及びデータ処理システム
US5764568A (en) * 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
US5767729A (en) * 1996-10-31 1998-06-16 Integrated Silicon Solution Inc. Distribution charge pump for nonvolatile memory device
US5717632A (en) * 1996-11-27 1998-02-10 Advanced Micro Devices, Inc. Apparatus and method for multiple-level storage in non-volatile memories
US5870335A (en) * 1997-03-06 1999-02-09 Agate Semiconductor, Inc. Precision programming of nonvolatile memory cells
JP3920415B2 (ja) * 1997-03-31 2007-05-30 三洋電機株式会社 不揮発性半導体メモリ装置
US6252799B1 (en) * 1997-04-11 2001-06-26 Programmable Silicon Solutions Device with embedded flash and EEPROM memories
JP3189740B2 (ja) * 1997-06-20 2001-07-16 日本電気株式会社 不揮発性半導体メモリのデータ修復方法
IL125604A (en) * 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JP3951443B2 (ja) 1997-09-02 2007-08-01 ソニー株式会社 不揮発性半導体記憶装置及びその書き込み方法
US5926409A (en) * 1997-09-05 1999-07-20 Information Storage Devices, Inc. Method and apparatus for an adaptive ramp amplitude controller in nonvolatile memory application
JP3599541B2 (ja) * 1997-11-27 2004-12-08 シャープ株式会社 不揮発性半導体記憶装置
US6633496B2 (en) * 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
KR100327421B1 (ko) * 1997-12-31 2002-07-27 주식회사 하이닉스반도체 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
US5946258A (en) * 1998-03-16 1999-08-31 Intel Corporation Pump supply self regulation for flash memory cell pair reference circuit
US6215148B1 (en) * 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
JP3999900B2 (ja) * 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
DE69828966D1 (de) * 1998-09-15 2005-03-17 St Microelectronics Srl Verfahren zum Schutz des Inhalts nichtflüchtiger Speicherzellen
US5991202A (en) 1998-09-24 1999-11-23 Advanced Micro Devices, Inc. Method for reducing program disturb during self-boosting in a NAND flash memory
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6215697B1 (en) * 1999-01-14 2001-04-10 Macronix International Co., Ltd. Multi-level memory cell device and method for self-converged programming
US6865099B2 (en) * 1999-01-14 2005-03-08 Silicon Storage Technology, Inc. Wide dynamic range and high speed voltage mode sensing for a multilevel digital non-volatile memory
US6157570A (en) 1999-02-04 2000-12-05 Tower Semiconductor Ltd. Program/erase endurance of EEPROM memory cells
US6147904A (en) 1999-02-04 2000-11-14 Tower Semiconductor Ltd. Redundancy method and structure for 2-bit non-volatile memory cells
US6075724A (en) * 1999-02-22 2000-06-13 Vantis Corporation Method for sorting semiconductor devices having a plurality of non-volatile memory cells
US6181605B1 (en) * 1999-10-06 2001-01-30 Advanced Micro Devices, Inc. Global erase/program verification apparatus and method
US6331950B1 (en) 1999-10-19 2001-12-18 Fujitsu Limited Write protect input implementation for a simultaneous operation flash memory device
US6438031B1 (en) * 2000-02-16 2002-08-20 Advanced Micro Devices, Inc. Method of programming a non-volatile memory cell using a substrate bias
US6205056B1 (en) * 2000-03-14 2001-03-20 Advanced Micro Devices, Inc. Automated reference cell trimming verify
US6240040B1 (en) * 2000-03-15 2001-05-29 Advanced Micro Devices, Inc. Multiple bank simultaneous operation for a flash memory
JP4834897B2 (ja) * 2000-05-02 2011-12-14 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
JP4002712B2 (ja) * 2000-05-15 2007-11-07 スパンション エルエルシー 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法
US6618290B1 (en) * 2000-06-23 2003-09-09 Advanced Micro Devices, Inc. Method of programming a non-volatile memory cell using a baking process
US6292394B1 (en) * 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
US6519182B1 (en) * 2000-07-10 2003-02-11 Advanced Micro Devices, Inc. Using hot carrier injection to control over-programming in a non-volatile memory cell having an oxide-nitride-oxide (ONO) structure
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6614692B2 (en) * 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6567303B1 (en) * 2001-01-31 2003-05-20 Advanced Micro Devices, Inc. Charge injection
US6442074B1 (en) * 2001-02-28 2002-08-27 Advanced Micro Devices, Inc. Tailored erase method using higher program VT and higher negative gate erase
US6456533B1 (en) * 2001-02-28 2002-09-24 Advanced Micro Devices, Inc. Higher program VT and faster programming rates based on improved erase methods
US6574152B1 (en) * 2001-03-30 2003-06-03 Aplus Flash Technology, Inc. Circuit design for accepting multiple input voltages for flash EEPROM memory operations
US6665769B2 (en) 2001-04-05 2003-12-16 Saifun Semiconductors Ltd. Method and apparatus for dynamically masking an N-bit memory array having individually programmable cells
US6584017B2 (en) * 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6493266B1 (en) * 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
US6636440B2 (en) * 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
TW508590B (en) 2001-05-09 2002-11-01 Macronix Int Co Ltd Operating method of flash memory with symmetrical dual channel
US6522585B2 (en) * 2001-05-25 2003-02-18 Sandisk Corporation Dual-cell soft programming for virtual-ground memory arrays
US6714457B1 (en) * 2001-09-19 2004-03-30 Aplus Flash Technology, Inc. Parallel channel programming scheme for MLC flash memory
DE10164415A1 (de) * 2001-12-29 2003-07-17 Philips Intellectual Property Verfahren und Anordnung zur Programmierung und Verifizierung von EEPROM-Pages sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
US6975536B2 (en) * 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US7062619B2 (en) * 2002-01-31 2006-06-13 Saifun Semiconductor Ltd. Mass storage device architecture and operation
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
JP3796457B2 (ja) * 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6639844B1 (en) * 2002-03-13 2003-10-28 Advanced Micro Devices, Inc. Overerase correction method
US6690602B1 (en) * 2002-04-08 2004-02-10 Advanced Micro Devices, Inc. Algorithm dynamic reference programming
US6570787B1 (en) * 2002-04-19 2003-05-27 Advanced Micro Devices, Inc. Programming with floating source for low power, low leakage and high density flash memory devices
US7064978B2 (en) * 2002-07-05 2006-06-20 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7071763B2 (en) * 2002-12-27 2006-07-04 Emosyn America, Inc. Transistor circuits for switching high voltages and currents without causing snapback or breakdown
US6643177B1 (en) 2003-01-21 2003-11-04 Advanced Micro Devices, Inc. Method for improving read margin in a flash memory device
KR100558482B1 (ko) * 2003-02-04 2006-03-07 삼성전자주식회사 리드 전용 메모리 장치
US6856551B2 (en) * 2003-02-06 2005-02-15 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
US6909639B2 (en) * 2003-04-22 2005-06-21 Nexflash Technologies, Inc. Nonvolatile memory having bit line discharge, and method of operation thereof
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells

Also Published As

Publication number Publication date
EP1605469A3 (en) 2007-11-14
US20080198670A1 (en) 2008-08-21
US20050276118A1 (en) 2005-12-15
EP1605469A2 (en) 2005-12-14
US7366025B2 (en) 2008-04-29
JP2006012398A (ja) 2006-01-12
TW200614237A (en) 2006-05-01
US7599227B2 (en) 2009-10-06

Similar Documents

Publication Publication Date Title
CN107833590B (zh) 存储器设备
CN1201402C (zh) 非易失性半导体存储装置
TWI447737B (zh) 非揮發性半導體記憶體裝置及其中之資料讀取方法
CN100547687C (zh) 用于选择性地编程存储单元的方法及可再编程非易失性存储器系统
CN100479063C (zh) 利用升压衬底/槽的存储器件及运作该器件的方法和系统
CN1677569A (zh) Nand快闪存储器件及其读取方法
CN101079321A (zh) 包括伪单元的闪存存储设备
CN104160449B (zh) 在nand快闪存储器的写入操作期间通过均衡和调整源极、阱和位线的电荷循环
TW200945563A (en) NAND flash memory having multiple cell substrates
CN1770325A (zh) 非易失性单元减小功率的编程
CN101558450A (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
CN109509502A (zh) 半导体存储装置
CN103137196A (zh) 闪速存储器器件和系统
US20170263322A1 (en) Memory device
CN101034589A (zh) 在非易失性存储元件中减少编程干扰的装置及其方法
KR100858293B1 (ko) Ｎａｎｄ 메모리 셀 어레이, 상기 ｎａｎｄ 메모리 셀어레이를 구비하는 ｎａｎｄ 플래시 메모리 및 ｎａｎｄ플래시 메모리의 데이터 처리방법
CN101034591A (zh) 擦除快闪存储器单元的方法及应用此方法的快闪存储器装置
CN101069241A (zh) 含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法
US7130219B2 (en) Electrically word-erasable non-volatile memory device, and biasing method thereof
CN1809895A (zh) 非易失性存储器的源极控制操作
US6459616B1 (en) Split common source on EEPROM array
US6356479B1 (en) Semiconductor memory system
CN1776822A (zh) 非易失性记忆体的编程方法及装置
CN1242417C (zh) 半导体存储器
CN105989886B (zh) 非易失性半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication