CN1776655A - 用于轮询的数据存储环境中性能增强的方法和系统 - Google Patents

用于轮询的数据存储环境中性能增强的方法和系统 Download PDF

Info

Publication number
CN1776655A
CN1776655A CNA2005101149762A CN200510114976A CN1776655A CN 1776655 A CN1776655 A CN 1776655A CN A2005101149762 A CNA2005101149762 A CN A2005101149762A CN 200510114976 A CN200510114976 A CN 200510114976A CN 1776655 A CN1776655 A CN 1776655A
Authority
CN
China
Prior art keywords
data
write
bus
return address
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101149762A
Other languages
English (en)
Other versions
CN100541467C (zh
Inventor
R·J·查普曼
M·T·本哈斯
G·W·巴彻勒
宋正中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1776655A publication Critical patent/CN1776655A/zh
Application granted granted Critical
Publication of CN100541467C publication Critical patent/CN100541467C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Abstract

提供了一种验证数据写通过总线的传递的方法，该方法包括将数据写从始发者通过总线发送到目标，用计数器计数在目标处接收到的数据条目的数量，并从目标通过总线向一返回地址传送返回回送写。该方法还包括将该计数器值附加到与返回回送写相关的其他数据并轮询返回地址。该方法允许通过比较在数据写中包括的条目的数量与从返回地址轮询的计数器值来确定数据写的完成。另一方面，在数据流式传输环境中，可通过比较在选定时间点上在数据写中包括的数据条目的数量与从返回地址轮询的计数器值来确定数据写的进展。被计数的典型数据条目可包括但不限于字节、字、双字、或类似的数据量。

Description

用于轮询的数据存储环境中性能增强的方法和系统
技术领域
本发明涉及轮询的数据存储环境中的性能增强，并更具体地涉及基于计数的通过使用回送地址位置对通过总线的写的验证的使用。
背景技术
数据存储系统可使用硬件总线系统来提供从主机例如网络服务器通过总线系统到附接的具有存储设备、高速缓冲存储器、或非易失高速缓冲存储器的数据存储服务器的快速数据传输。有利的是提供这样的数据存储，该数据存储以接近或匹配于主机处理器的速度的相对快的速度操作，或者在写操作期间释放主机处理器，从而主机处理器不减慢。
将通过在硬件总线上发送的写命令存储的数据通常是将在随后的时间被检索的用户数据。对用户最重要的是用户数据不丢失或受到损害。因此，除了快速的数据存储外，必须有某种保证，使在总线系统上传输的用户数据被完整无缺地接收。因此，大多数用于主机的通道适配器要求对数据传输写操作已成功完成的确认。
在数据存储系统中经常采用的一种硬件总线类型是外围部件互连(PCI)总线系统。PCI总线系统是一种高性能扩展总线体系结构，它采用PCI桥提供了低等待时间路径，通过所述PCI桥主机处理器可直接访问PCI设备。在多主机环境中，PCI总线系统可包括诸如数据缓冲的功能以及诸对总线系统的使用的仲裁的PCI中心功能。
在PCI和其他总线系统中，通道适配器执行写命令来将数据传输到它们的目的地。通道适配器可轮询(一种读操作)表示“传输结束”的一硬件指示器，或向尽可能沿数据路径向下的位置发出读命令，以尝试获得数据传输已成功完成的确认。
通过硬件总线的读操作是缓慢和低效率的，因为当访问并装载所写数据以便沿总线系统往回传递时需要长时间的等待。因此，总线体系结构通常阻挡该读请求到总线上，直到所请求的数据已被装载，从而允许在该装载过程期间允许其他请求者对总线的其他使用。通常由总线采用的仲裁的一个要素是发送读命令的适配器必须在预定时间内接收到响应，否则该请求者就不得不在仲裁器循环到下一个具有工作的代理时放弃接口。结果，始发者继续请求读结果，所述结果最终被提供给缓冲器以匹配该请求。因此通过总线的读命令是完成起来极其缓慢的操作，特别是在具有多个主机并具有在通道适配器和存储系统之间的多个桥的复杂总线系统中。在完成读所需要的时间期间，始发正被验证的写的主机适配器必须暂停并等待读命令的完成，直到接收到写操作成功完成的确认，这实际上锁定了主机适配器。
由通过总线的极为缓慢的读操作所带来的问题部分地通过使用写命令验证而得到解决，所述写命令验证在2003年3月18日颁发的标题为WRITE COMMNAD VERIFICATION ACROSS A PCI BUS SYSTEM的转让给相同受让人的美国专利6,535,937中进行了描述，该专利被全文并入本说明书作为参考。在美国专利6,535,937中描述的方法和系统提供了对通过总线特别是在PCI总线系统的写命令的异步和迅速的验证。美国专利6,535,937公开了这样一种系统，其中写的目标具有一预定的“回送”地址，它将把一回送写响应到该“回送”地址，以指示数据已到达其目的地。这样，为验证客户数据的成功传输所必需的读的数量被最小化。然而，诸如美国专利6,535,937中所描述的现有技术的系统并未指明在数据流式传输环境已处理了多少事务。因此，现有技术的系统将有用信息写到回送地址，但没有提供用于确定多少数据已达到其目的地而不使用多个轮询或读命令的方法。
发明内容
本发明提供了一种验证数据写通过总线的传递的方法，该方法包括将数据写从始发者通过总线发送到目标，用计数器计数在目标处接收到的数据条目的数量，并从目标通过总线向一返回地址传送返回回送写。该方法进一步包括将计数器值附加到与返回回送写相关的其他数据并轮询返回地址。
该方法允许通过比较在数据写中包括的条目的数量与从返回地址轮询的计数器值来确定数据写的完成。另一方面，在数据流式传输环境中，可通过比较在选定时间点上在数据写中包括的数据条目的数量与从返回地址轮询的计数器值来确定数据写的进展。被计数的典型数据条目可包括但不限于字节、字、双字、或类似的数据量。
在本发明的一个实施例中，可在与始发者相关联的第一总线适配器处指定所述返回地址。在另一实施例中，可在与目标相关联的第二总线适配器处构建所述返回回送写。
尽管以上就一种方法描述了本发明，本发明也可实现为一种数据处理系统，该数据处理系统具有能够根据上述方法验证数据写通过总线的传递的装置。本发明也可被实现为一种制造物品，该制造物品包含用于使得根据上述方法验证通过总线的数据写的指令。此外，本发明可被实现为一种部署计算基础设施的方法，该方法包括将计算机可读代码与数据处理系统集成在一起，从而与该系统组合在一起的该代码能够验证通过总线的数据写。
附图说明
图1是根据本发明的实施例的总线系统和附接的主机系统和设备的框图；
图2是PCI总线适配器的框图；以及
图3是示出了本发明的方法的实施例的流程图。
具体实施方式
这里相对于一示例性总线系统即一PCI总线来描述本发明。应注意本发明并不限于PCI总线系统，而是可适用于任何相似的硬件总线。
参照图1，其示出了根据本发明的实施例的PCI总线系统11。总线11提供了例如在一个或多个主机系统4和都与设备6相关联的各设备例如处理器10、12和NVS(非易失性存储器)单元32、34之间的通信路径。该示例性PCI总线系统12是基于在并入本文的美国专利6,535,937中说明的采用相似部件的系统，并根据本发明做了修改。如在并入本文的美国专利6,535,937中所讨论的，设备6可包括一直接存取存储设备(DASD)子系统，例如一DASD串(a string of DASDs)。
该PCI总线系统11允许主机系统4使用适配器14A、14B、14C、14D以及16A、16B、16C、16D或其他通信代理(未示出)包括通常在总线上通信的任何设备与处理器10、12通信。通道适配器14、16可包括通道适配器卡，每个通道适配器卡通过PCI总线系统11上的一槽与远程桥18、20连接。每个通道适配器卡在二级PCI总线上提供了到一个或多个主机系统4的连接。简单地说，处理器10控制一级PCI总线88，并且处理器12控制一级PCI总线90，每个一级PCI总线提供了可由二级PCI总线44、45上的适配器14、16访问的地址。
可提供两个连接到不同组的通道适配器或其他通信代理的远程桥18、20，并且每个远程桥连接到本地桥。这样，远程桥18连接到本地桥22、26，并且远程桥20连接到本地桥24、28。在当前示例中，本地桥22、24可与一级PCI总线88上的处理器10和NVS单元32通信，尽管本领域的技术人员可设想其他的安排。因此，在PCI总线系统的本示例中，连接到远程桥18、20的适配器14A、14B、14C、14D，16A、16B、16C、16D或者代理都可通过PCI总线系统11与处理器10或NVS单元32通信。
任何总线系统中用于数据存储的一种重要通信是由主机系统4以冗余的方式例如在相对的本地桥上的处理器10、12的控制下在NVS单元32、34和在设备6上写数据。主机系统通常应对和处理大量的数据并需要对该数据的迅速访问和存储，以允许主机系统继续处理而没有大量的等待时间。因此，为了这种迅速访问或存储，需要总线系统的低等待时间。
图2示出了PCI总线适配器70的一示例，该适配器将通常被运行地安置在远程桥18、20的输入处或本地桥22、24、26、28的输出处。PCI总线适配器可例如包括由PLX Technology，Inc.，390 Potrero Avenue，Sunnyvale，California 94086提供的商业上可获得的PCI 9060 PCI BusMaster Interface芯片。
PCI总线适配器70包括被配置为带有可编程存储器104例如串行EEPROM、例如到PCI总线88的PCI总线接口106、和本地接口108的控制逻辑100。该PCI总线适配器提供了两个独立的双向直接存储器访问(DMA)通道，并具有几个FIFO缓冲器102。每个DMA通道支持猝发传输和直接总线主控传输。此外，PCI总线适配器配备有一系列邮箱寄存器109，用于存储可由PCI总线适配器使用的信息。
需要PCI总线系统的复杂性来确保命令在该系统中被适当地顺序化。如以上讨论的，要被存储的数据通常是将在以后的时间被检索的用户数据，并且对用户最重要的是用户数据在PCI总线系统中被完整无缺地传输。因此，大多数用于主机的通道适配器要求对它们的数据传输写操作已成功完成的确认或验证。如以上讨论的，现有技术的使用PCI读命令以试图获得对数据传输已成功完成的确认导致长的等待时间，并在响应在进行中时，不能为始发适配器启动其他操作。
在美国专利6,535,937中提供了一种用于异步地验证一个或多个写命令和它们的伴随数据的传递的方法和系统，所述写命令和伴随数据是在二级PCI总线例如总线44上通过PCI总线系统例如PCI总线系统11从与该二级PCI总线相连接的始发位置例如适配器14发送到目标位置的。
美国专利6,535,937的总线系统通过向一特殊预定返回地址返回一回送写命令而减少了为验证给定写操作的成功而必须进行的读或轮询操作的数量和延迟，所述返回地址通常为与总线适配器70相关联的基本在总线系统11的末端的一本来未使用的邮箱109。以高效率将所述返回回送写命令通过PCI总线系统发送到返回地址。在返回地址接收到返回回送写命令就验证了一个或多个写命令和数据通过PCI总线系统从始发位置到基本在PCI总线系统末端的位置的传递。
然而，根据美国专利6,535,937的现有技术的系统，写命令的始发者没有能力确定在数据流式传输环境中已处理或接收了多少事务。因此，始发者无法精确地确定在给定时间点上多少数据已到达其目的地。因此，在美国专利6,535,937中描述的系统的能力或依赖于轮询来确定写操作的成功的任何硬件总线系统的能力通过本发明增强在写数据命令的目标处的回送地址的使用而得到改进。当写数据命令被发送到目标时，在接收数据条目时计数数据条目(其可以是字节、字、双字、或任何其他可量化的数据条目)的数量。除了在现有技术的系统中被传输到返回地址的回送信息外，可将计数器的值发送给回送地址位置。以这种方式，始发单元可精确地得知多少数据已到达其目的地。可将该方法和系统扩展以允许很多存储器段，每一段具有其自己的计数器。
图3中示出了本发明的方法的一实施例。附加地参照图1和图2，始发者在步骤150例如经由适配器14A、14B、14C通过PCI总线系统l1向目的地例如NVS单元32发送一写命令。在步骤152，始发者适配器14确定所述特殊的返回地址。
与PCI总线系统相连接的始发者适配器在步骤154将该写命令连同数据发送到PCI总线44上，该数据包括预定的特殊回送地址。该写命令的地址为特殊的末端位置地址例如邮箱109。一旦该写命令在总线上，则在步骤156释放该通道适配器以进行其他工作，例如发送写命令给处理器12。
总线系统11使得任何先前的写命令和数据在任何随后发送的写命令之前在总线系统11中前进(步骤160)。
当前数据写命令由所述特殊的末端位置地址标识。与目标(NVS 32)相关联的适配器70的总线控制100，在检测到当前写命令(步骤164)时，构建返回回送写命令，以便返回到所述预定的回送返回地址。此外，与目标例如NVS单元32相关联的一计数器将计数数据条目的数量。如以上所讨论的，数据条目可以是字节、字、双字、或任何其他可量化的数据包。当数据条目被接收时计数它们。附加到返回回送写命令的数据可以是在美国专利6,535,937中描述的数据加上计数器的值(步骤166)。
然后将返回回送写命令和附带的数据通过PCI总线系统11传回(步骤168)。
在步骤170，始发适配器70轮询所述回送写命令已被发送到的预定的特殊回送地址。经过轮询，始发适配器70可确定在目标处接收到的字节、字、双字等的计数，并从而直接验证写在硬件总线上的进展和/或成功完成。如果该数据计数是正确的，其指示一成功的写，则始发适配器就验证了写命令通过PCI总线系统11到基本在PCI总线系统的末端的位置的传递(步骤172)。然后始发适配器向主机系统4以信号通知“完成”状态。
当写命令正在根据本发明被处理时，释放始发适配器70以进行其他操作。
本发明也适用于写命令在图1的处理器10、12中的一个始发并被引向在PCI总线系统1的另一分支处的NVS 32、34。所述特殊回送地址将在与始发处理器相关联的适配器70处，并且随后的写命令将被发送到在与目标处理器相关联的本地桥22、24、26、28的末端位置处的适配器70。
尽管已详细描述了本发明的优选实施例，显而易见的是本领域的技术人员可想到对这些实施例进行修改和改造而不脱离在以下权利要求中指出的本发明的范围。
重要的是注意到尽管已在全功能的数据处理系统的情境中描述了本发明，本领域的普通技术人员将认识到本发明的过程能够以指令的计算机可读介质的形式以及各种形式被分发，并且不管实际用于进行这种分发的信号承载介质的特定类型本发明都适用。计算机可读介质的例子包括可记录类型的介质例如软盘、硬盘驱动器、RAM、和CD-ROM以及传输类型的介质例如数字和模拟通信链路。
对本发明的描述仅是为了说明和描述的目的呈现的，而并非旨在是穷尽性的或限于本发明的所公开的形式。对本领域的普通技术人员来说很多修改和改变都是显然的。实施例的选择和描述是为了最好地解释本发明的原理和实际应用，并使得本领域的其他普通技术人员能够理解本发明，以用于适合于所考虑的特定应用的具有各种修改的各种实施例。此外，尽管以上相对于装置进行了描述，本领域中的需要也可由一种轮询的数据存储环境中的性能增强的方法、一种包含用于轮询的数据存储环境中的性能增强的指令的计算机程序产品、或一种用于部署计算基础设施的包括将计算机可读代码集成到计算系统中以用于轮询的数据存储环境中的性能增强的方法来满足。

Claims (32)

1.一种验证数据写通过总线的传递的方法，包括：
将该数据写从始发者通过该总线发送到目标；
用计数器计数在该目标处接收到的数据条目的数量；
将返回回送写从该目标通过该总线传送到返回地址；
将该计数器的值包括在该返回回送写中；以及
轮询该返回地址。
2.根据权利要求1的方法，还包括通过比较在所述数据写中包括的数据条目的数量与从所述返回地址轮询的计数器值来确定所述数据写的完成。
3.根据权利要求2的方法，还包括将所述数据写的成功完成返回给所述始发者。
4.根据权利要求1的方法，还包括通过比较在选定时间点上在所述数据写中包括的数据条目的数量与从所述返回地址轮询的计数器值来确定所述数据写在数据流式传输环境中的状态。
5.根据权利要求4的方法，还包括将所述数据写在所述数据流式传输环境中的状态返回给所述始发者。
6.根据权利要求1的方法，其中所述数据条目是从包括字节、字和双字的组中选择的。
7.根据权利要求1的方法，还包括在与所述始发者相关联的第一总线适配器处指定所述返回地址。
8.根据权利要求1的方法，还包括在与所述目标相关联的第二总线适配器处构建所述返回回送写。
9.一种数据处理系统，包括：
包括用于将数据写通过总线发送的装置的始发者；
与该始发者通信的总线；
与该总线通信的目标，该目标包括用于接收该数据写的装置以及用于将返回回送写从该目标通过该总线传送到返回地址的装置；
与该目标相关联的计数器，该计数器包括用于计数在该目标处接收到的数据条目的数量的装置；
用于将该计数器的值包括在所述返回回送写中的装置；以及
用于轮询所述返回地址的装置。
10.根据权利要求9的数据处理系统，还包括用于通过比较在所述数据写中包括的数据条目的数量与从所述返回地址轮询的计数器值来确定所述数据写的完成的装置。
11.根据权利要求10的数据处理系统，还包括用于将所述数据写的成功完成返回给所述始发者的装置。
12.根据权利要求9的数据处理系统，还包括用于通过比较在选定时间点上在所述数据写中包括的数据条目的数量与从所述返回地址轮询的计数器值来确定所述数据写在数据流式传输环境中的状态的装置。
13.根据权利要求12的数据处理系统，还包括用于将所述数据写在所述数据流式传输环境中的状态返回给所述始发者的装置。
14.根据权利要求9的数据处理系统，其中所述数据条目是从包括字节、字和双字的组中选择的。
15.根据权利要求9的数据处理系统，还包括与所述始发者相关联的第一总线适配器，该第一总线适配器包括用于指定所述返回地址的装置。
16.根据权利要求9的数据处理系统，还包括与所述目标相关联的第二总线适配器，该第二总线适配器包括用于构建所述返回回送写的装置。
17.一种用于对数据存储系统进行编程以验证数据写通过总线的传递的制造物品，该制造物品包括用于以下操作的指令：
将该数据写从始发者通过该总线发送到目标；
用计数器计数在该目标处接收到的数据条目的数量；
将返回回送写从该目标通过该总线传送到返回地址；
将该计数器的值包括在该返回回送写中；以及
轮询该返回地址。
18.根据权利要求17的制造物品，还包括用于通过比较在所述数据写中包括的数据条目的数量与从所述返回地址轮询的计数器值来确定所述数据写的完成的指令。
19.根据权利要求18的制造物品，还包括用于将所述数据写的成功完成返回给所述始发者的指令。
20.根据权利要求17的制造物品，还包括用于通过比较在选定时间点上在所述数据写中包括的数据条目的数量与从所述返回地址轮询的计数器值来确定所述数据写在数据流式传输环境中的状态的指令。
21.根据权利要求20的制造物品，还包括用于将所述数据写在所述数据流式传输环境中的状态返回给所述始发者的指令。
22.根据权利要求17的制造物品，还包括用于从包括字节、字和双字的组中选择要被计数的所述数据条目的指令。
23.根据权利要求17的制造物品，还包括用于在与所述始发者相关联的第一总线适配器处指定所述返回地址的指令。
24.根据权利要求17的制造物品，还包括用于在与所述目标相关联的第二总线适配器处构建所述返回回送写的指令。
25.一种用于部署数据处理基础设施的方法，包括将计算机可读代码集成到数据处理系统中以验证数据写通过总线的传递，其中所述代码结合所述数据处理系统能够执行以下操作：
将该数据写从始发者通过该总线发送到目标；
用计数器计数在该目标处接收到的数据条目的数量；
将返回回送写从该目标通过该总线传送到返回地址；
将该计数器的值包括在该返回回送写中；以及
轮询该返回地址。
26.根据权利要求25的用于部署数据处理基础设施的方法，其中所述代码结合所述数据处理系统还能够通过比较在所述数据写中包括的数据条目的数量与从所述返回地址轮询的计数器值来确定所述数据写的完成。
27.根据权利要求26的用于部署数据处理基础设施的方法，其中所述代码结合所述数据处理系统还能够将所述数据写的成功完成返回给所述始发者。
28.根据权利要求25的用于部署数据处理基础设施的方法，其中所述代码结合所述数据处理系统还能够通过比较在选定时间点上在所述数据写中包括的数据条目的数量与从所述返回地址轮询的计数器值来确定所述数据写在数据流式传输环境中的状态。
29.根据权利要求28的用于部署数据处理基础设施的方法，其中所述代码结合所述数据处理系统还能够将所述数据写在所述数据流式传输环境中的状态返回给所述始发者。
30.根据权利要求25的用于部署数据处理基础设施的方法，其中所述代码结合所述数据处理系统还能够从包括字节、字和双字的组中选择要被计数的所述数据条目。
31.根据权利要求25的用于部署数据处理基础设施的方法，其中所述代码结合所述数据处理系统还能够在与所述始发者相关联的第一总线适配器处指定所述返回地址。
32.根据权利要求25的用于部署数据处理基础设施的方法，其中所述代码结合所述数据处理系统还能够在与所述目标相关联的第二总线适配器处构建所述返回回送写。
CNB2005101149762A 2004-11-17 2005-11-16 用于轮询的数据存储环境中性能增强的方法和系统 Expired - Fee Related CN100541467C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/990,882 US7644201B2 (en) 2004-11-17 2004-11-17 Method and system for performance enhancement via transaction verification using a counter value in a polled data storage environment
US10/990,882 2004-11-17

Publications (2)

Publication Number Publication Date
CN1776655A true CN1776655A (zh) 2006-05-24
CN100541467C CN100541467C (zh) 2009-09-16

Family

ID=36387760

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101149762A Expired - Fee Related CN100541467C (zh) 2004-11-17 2005-11-16 用于轮询的数据存储环境中性能增强的方法和系统

Country Status (2)

Country Link
US (1) US7644201B2 (zh)
CN (1) CN100541467C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163462A (zh) * 2010-01-29 2011-08-24 三星电子株式会社 半导体存储设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7401169B2 (en) * 2004-07-08 2008-07-15 Cisco Technology, Inc. Counter updating system using an update mechanism and different counter utilization mechanism

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494194A (en) 1982-09-30 1985-01-15 Burroughs Corporation Line support processor for data transfer system
US5455911A (en) 1993-04-05 1995-10-03 Allen-Bradley Company, Inc. Communications protocol for use in transferring data over a serial bus
US5740189A (en) * 1996-10-03 1998-04-14 Ford Motor Company Integrity check method and system for serial-based communication
US6182183B1 (en) 1998-11-13 2001-01-30 Sonics, Inc. Communications system and method with multilevel connection identification
US6434633B1 (en) 1999-11-02 2002-08-13 Conexant Systems, Inc. Method and apparatus for facilitating AC-link communications between a controller and a slow peripheral of a codec
US6535937B1 (en) 2000-02-15 2003-03-18 International Business Machines Corporation Write command verification across a PCI bus system
JP2002152308A (ja) * 2000-11-09 2002-05-24 Nec Corp データ通信システム、その通信方法及びその通信プログラムを記録した記録媒体
ITRM20010104A1 (it) 2001-02-27 2002-08-27 Micron Technology Inc Modo di lettura a compressione di dati per il collaudo di memorie.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163462A (zh) * 2010-01-29 2011-08-24 三星电子株式会社 半导体存储设备

Also Published As

Publication number Publication date
US7644201B2 (en) 2010-01-05
US20060106957A1 (en) 2006-05-18
CN100541467C (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
US6804673B2 (en) Access assurance for remote memory access over network
US7512721B1 (en) Method and apparatus for efficient determination of status from DMA lists
EP2126705B1 (en) Serial advanced technology attachment (sata) and serial attached small computer system interface (scsi) (sas) bridging
CN100527112C (zh) 用于控制计算机系统内的数据传送的控制器
US6286074B1 (en) Method and system for reading prefetched data across a bridge system
CN100481043C (zh) 用于处理输入/输出命令的方法、系统和程序
TWI226546B (en) Method for checking address of data to be transferred in DMA mode and DMA controller
US6256713B1 (en) Bus optimization with read/write coherence including ordering responsive to collisions
US7380115B2 (en) Transferring data using direct memory access
EP1469399A2 (en) Updated data write method using a journaling filesystem
US6243781B1 (en) Avoiding deadlock by storing non-posted transactions in an auxiliary buffer when performing posted and non-posted bus transactions from an outbound pipe
US6728791B1 (en) RAID 1 read mirroring method for host adapters
US8112602B2 (en) Storage controller for handling data stream and method thereof
US7340551B2 (en) Bridge permitting access by multiple hosts to a single ported storage drive
US7962676B2 (en) Debugging multi-port bridge system conforming to serial advanced technology attachment (SATA) or serial attached small computer system interface (SCSI) (SAS) standards using idle/scrambled dwords
WO2007037914A1 (en) Memory scrubbing of expanded memory
US7181561B2 (en) Ordering rule controlled command storage
US6378052B1 (en) Data processing system and method for efficiently servicing pending requests to access a storage system
WO2009080826A1 (en) Read status controller
US6266732B1 (en) Interrupt events chaining
US6529986B1 (en) Interrupt optimization using storage time for peripheral component events
CN100541467C (zh) 用于轮询的数据存储环境中性能增强的方法和系统
US6301627B1 (en) Method/system for identifying delayed predetermined information transfer request as bypassable by subsequently-generated information transfer request using bypass enable bit in bridge translation control entry
CN1705929B (zh) 用于将数据返回给通过总线接收的读请求的方法和系统
US20010013080A1 (en) Multiprocessor system and transaction control method for the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20151116

EXPY Termination of patent right or utility model