CN1825127B - 量化由信号路径的阻抗变化引起的定时误差的方法和装置 - Google Patents

量化由信号路径的阻抗变化引起的定时误差的方法和装置 Download PDF

Info

Publication number
CN1825127B
CN1825127B CN2006100084002A CN200610008400A CN1825127B CN 1825127 B CN1825127 B CN 1825127B CN 2006100084002 A CN2006100084002 A CN 2006100084002A CN 200610008400 A CN200610008400 A CN 200610008400A CN 1825127 B CN1825127 B CN 1825127B
Authority
CN
China
Prior art keywords
signal
sensor edge
timing
edge
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006100084002A
Other languages
English (en)
Other versions
CN1825127A (zh
Inventor
松宫博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Inovys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inovys Corp filed Critical Inovys Corp
Publication of CN1825127A publication Critical patent/CN1825127A/zh
Application granted granted Critical
Publication of CN1825127B publication Critical patent/CN1825127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/12—Compensating for variations in line impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31901—Analysis of tester Performance; Tester characterization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5462—Systems for power line communications
    • H04B2203/5495—Systems for power line communications having measurements and testing channel

Abstract

在一个实施例中，多个信号被顺序驱动到一个信号路径上。这些信号中的每个信号具有由触发器边沿和传感器边沿所限定的脉宽，并且这些信号中的至少一些具有不同的脉宽。在驱动每个信号之后，在该信号的传感器边沿的定时上或该定时附近对该信号采样，以刻画该信号的传感器边沿的特征。然后，分析对应于不同信号的传感器边沿特征，以量化由信号路径的阻抗变化所引起的定时误差。

Description

量化由信号路径的阻抗变化引起的定时误差的方法和装置
技术领域
本发明涉及用于量化由信号路径的阻抗变化引起的定时误差(timingerror)的方法和装置。
背景技术
信号路径中的阻抗变化会引起信号反射和延迟。虽然可以在单个信号路径上执行TDR(时域反射测量)测试以测量阻抗失配，但是它们无法测量因失配导致的定时误差。此外，根据TDR数据对定时误差进行数学估计是耗时且不精确的。
发明内容
在一个实施例中，一种方法包括将多个信号顺序驱动到一个信号路径上。这些信号中的每个信号具有由触发器边沿和传感器边沿所限定的脉宽，并且这些信号中的至少一些具有不同的脉宽。在驱动每个信号之后，在该信号的传感器边沿的定时上或该定时附近对该信号采样，并且响应于所述采样来刻画该信号的传感器边沿的特征。然后，分析对应于不同信号的传感器边沿特征，以识别传感器边沿特征中的至少一个异常传感器边沿特征。最后，基于识别出的至少一个异常传感器边沿特征，来量化由信号路径的阻抗变化所引起的定时误差。
本发明还公开了其他实施例。
附图说明
在附图中示出了本发明的示例性实施例，在附图中：
图1示出了用于量化由信号路径的阻抗变化引起的定时误差的第一示例性方法；
图2A、2B和2C示出了在以各种方式端接的信号路径中的示例性阻抗变化；
图3A、3B和3C分别示出了在图2A、2B和2C中示出的以各种方式端接的信号路径的阻抗变化所引起的示例性信号反射；
图4示出了一组示例性信号，其中每个具有不同的脉宽，这些信号可以根据图1所示的方法被驱动到信号路径上；
图5示出了所测量的传感器边沿数据的示例性图形表示；
图6示出了用于量化由信号路径的阻抗变化引起的定时误差的第二示例性方法；
图7示出了根据图6所示的方法来初始化ATE的示例性方法；
图8示出了根据图6所示的方法来配置ATE的示例性方法；以及
图9示出了根据图6所示的方法来选通驱动信号的传感器边沿的示例性方法。
具体实施方式
图1示出了用于量化由信号路径的阻抗变化所导致的定时误差的示例性方法100。该方法100包括将多个信号顺序驱动(102)到信号路径上。其中每个信号具有由触发器边沿和传感器边沿所限定的脉宽，并且其中的至少一些信号具有不同的脉宽。在驱动每个信号之后，该信号在信号的传感器边沿的定时上或者在该定时附近被采样(104)，从而刻画信号的传感器边沿的特征。对应于不同信号的传感器边沿特征随后被分析(106)，以量化由信号路径的阻抗变化所导致的定时误差。
图2A、2B和2C示出了可以应用方法100的多个电路200、204、208。电路200、204、208中的每一个都被类似地配置，除了其中电路的信号路径202、206、210(例如传输线路)的端接方式不同。就是说，每个电路200、204、208包括：具有类似长度和特征阻抗(Z0)的信号路径202、206、210；类似地沿信号路径202、206、210放置的类似阻抗变化(即3皮法(pF)的电容C1、C2、C3)；以及耦合到电路的信号路径202、206、210一端的驱动器(即DRV1、DRV2、DRV3)和接收器(即RCV1、RCV2、RCV3)。信号路径202通过阻抗R2(该阻抗与阻抗R1匹配)接地。信号路径206通过10千欧(kΩ)电阻器R4接地，这实际上赋予该路径一个开路端。信号路径210通过0.1Ω电阻器R6接地，这实际上赋予该路径一个短路端。
信号路径202、206、210例如可以代表自动测试设备(ATE)的不同信道。因此，每个信号路径202、206、210可以包括各种迹线、电缆以及仪器、负载板、探针卡、电缆等的连接器。在一个实施例中，阻抗变化C1、C2、C3代表连接器的阻抗。
每个信号路径202、206、210的长度可以用信号传播该信号路径的长度所花费的时间来表征。例如，每个信号路径202、206、210被示出长度为4纳秒(ns)，而阻抗变化C1、C2、C3发生在3纳秒(ns)处。为了简化，每个信号路径202、206、210被示为仅具有一个阻抗变化。但是，信号路径可以具有更多或更少的阻抗变化。阻抗变化也可以采用其他形式(例如电阻的、电感的或混合形式)。
图3A、3B和3C示出了每个信号路径202、206、210上的信号驱动。例如，驱动信号是周期为30ns且占空比为50％(即脉宽为15ns)的波形，该波形在0.3ns内从0伏上升到3伏(V)，并在0.3ns内从3V下降到0。如图所示，在信号的上升和下降沿被驱动到信号路径202、206、210上之后6ns，阻抗变化C1、C2、C3引起大约0.4V的信号反射300、302、304、306、308、310。这无论各个信号路径202、206、210的端接方式如何都会发生。但是，在观察点A、B和C(通过接收器RCV1、RCV2和RCV3；参见图2)处被采样的波形的形状和电压有所不同。
在将方法100应用到图2所示信号路径202、206、210的过程中，图4所示的多个信号400、402、404、406可以被顺序驱动到信号路径202、206、210中的一个或全部上。在此描述的剩余部分中，仅考虑信号路径202。
如图所示，信号400、408、416、424中的每一个具有不同的脉宽，其中每个脉宽由触发器边沿402、410、418、426和传感器边沿404、412、420、428来限定。不同脉宽例如可以通过调整信号的触发器边沿、传感器边沿或其两者的定时来形成。对于信号400和408，由阻抗变化C1(图2)导致的反射406、414发生在信号的传感器边沿404、412的定时之前，而对于信号424，反射430发生在信号的传感器边沿428之后。但是对于信号416，反射422(虚线所示)与信号的传感器边沿420重合，从而导致传感器边沿420的变化，在观察点A处可以看到。例如，传感器边沿420的中点和斜率已被反射422在传感器边沿420上的重叠所改变。
如在信号路径202的点A处观察到的，具有不同脉宽的信号的传感器边沿可以如图5所绘制的那样，其中曲线500代表具有不同脉宽的信号被驱动到信号路径202上时，在点A处观察到的各个传感器边沿的中点。具有6ns脉宽的信号的传感器边沿定时中的变化504或异常表明：当脉宽为6ns的信号被驱动到信号路径202上时，由阻抗变化C1导致的反射与信号的传感器边沿相重叠。传感器边沿变化量代表由阻抗变化引起的定时误差。使得定时误差可被感测到的信号脉宽(即6ns)可以在108(图1)处被用来确认在信号路径202上引起定时误差的位置。就是说，由于信号的触发器边沿必须从点A行进到阻抗变化，然后引发的反射必须沿同样路线返回，因此可以确定阻抗变化发生在信号路径202上距点A 3ns处(即6ns÷2＝3ns)。
如前所述，信号的传感器边沿可以利用传感器边沿的中点由接收器(例如RCV1、RCV2或RCV3)来刻画特征。信号的传感器边沿的中点例如可以通过在从信号的传感器边沿之前到至少其传感器边沿的中点之间的多个点上对信号采样(例如对其电压采样)而找到。信号的传感器边沿的中点也可以通过在从信号的传感器边沿之后到至少其传感器边沿的中点之间的多个点上对信号采样而找到。在某些情况下，可能需要利用这两种方式(即利用从左侧开始的信号采样和从右侧开始的信号采样)一起来确定信号的传感器边沿的中点。在图5中，曲线500代表传感器边沿的早定时(即基于其从左侧开始的采样)，而曲线502代表传感器边沿的晚定时(即基于其从右侧开始的采样)。早定时和晚定时之间的偏差或比较506代表与阻抗变化相关联的峰到峰定时误差。
图6示出了如何将方法100应用到安捷伦科技有限公司的VersatestSeries Model V4xxx ATE。但是，注意，方法100可应用于各种测试和测量设备。安捷伦科技有限公司是一家Delaware的公司，其总部位于美国加州的Palo Alto。
本领域技术人员将认识到，ATE的信号路径的任何部分都可以被评估，包括ATE的负载板、探针卡、校准板、接口板、电缆和插座。而且，方法100可被应用于ATE的每个信道，这些信道中的每一个都可能已经与信号驱动器和信号接收器相关联。在某些实施例中，方法100可以被应用到ATE、负载板和探针卡中的每一个都包括几千条迹线的环境中。在这些实施例中，方法100可被用于以比传统方法少得多的时间来识别上千条迹线中表现最坏的迹线。
现在将描述方法600(图6)，该方法开始于ATE的初始化(602)。图7示出了可以用于初始化Versatest Series V4xxx ATE的示例性步骤。就是说，断开(700)电源V1到V5；至少被测信道(在下文中简称为“该信道”)的信道I/O(输入/输出)定时被设置(702)；该信道被设置(704)为向量模式；从该信道中去除(706)反向屏蔽(invertmask)；并且为该信道设置(708)高输入电压和低输入电压(VIH、VIL、VOH、VOL)。
返回参考图6，方法600继续进行驱动信号和接收器选通脉冲的配置(604)。图8示出了可以用于实现该配置的示例性步骤，包括：设置(800)将被驱动到该信道上的信号的DRIVE_START(即代表传感器边沿定时的信号)和DRIVE_END(即代表触发器边沿定时的信号)的定时；设置(802)用于对被驱动到该信道上的信号进行采样的选通脉冲的选通开始(即MIN_STROBE)和选通结束(MAX_STROBE)；设置(804)用于该信道的选通屏蔽；以及将选通接收器设置(806)为边沿模式。为了避免在分析所涉及的信道上出现串扰以及其他可能的干扰，在除了被测信道之外的所有信道上的信号传输都可以被屏蔽。
再次返回参考图6，方法600继续执行被驱动到该信道上的信号的上升传感器边沿的递增选通(606)。就是说，驱动信号响应于选通脉冲而被采样，以从左侧开始刻画传感器边沿的特征。然后，上升传感器边沿被递减地选通(608)，以从右侧开始刻画传感器边沿的特征。此后，驱动信号的极性被改变(610)，然后新的驱动信号的下降传感器边沿被递增地选通(612)及递减地选通(614)。
在刻画出具有给定脉宽但不同极性的驱动信号的上升和下降传感器边沿的特征之后，判断是否已到达最小脉宽(616)。如果还未到达，则递增(618)驱动信号的DRIVE_START的定时，并重复步骤606到614。如果已经到达，则判断是否已测试了ATE的所有信道(620)。如果不是，则递增(622)被测信道，并重复步骤604到618。否则，方法600结束。
图9示出了用于根据方法600的步骤606、608、612、614中的任意一个来递增地或递减地选通传感器边沿的示例性方法900。方法900包括设置(902)STROBE_START；设置(904)选通定时；以及运行(906)样式发生器并搜索传感器边沿的中点。如果找到(908)中点，则方法900完成。否则，STROBE_START被递增或递减(910)，并且样式发生器被用于再一次搜索传感器边沿。样式发生器的阈值被设置为在传感器边沿的中点处预期的电压。
当执行方法600时，DRIVE_START的定时可以在等于被测信道的传播延迟的时间周期中被递增，或者在与信道中预期存在阻抗变化的部分相对应的脉宽范围中被递增。而且，STROBE_START也可以在驱动信号的整个周期中递增，或者在预期将检测到驱动信号的传感器边沿的范围中递增。
由失配阻抗定时分析产生的数据可以采用多种形式，包括表、数据库和图例。在某些实施例中，这些数据可以是将被用于进一步手工或自动分析的中间数据。方法100和600的精度可因重复性而提高。例如，人们可能希望使一个测试向量在每条信道中循环1000次，从而获得足够大的数据集合以获得所需的精度级别。
图5示出了相对于方法600和信号路径202的传感器边沿中点的示例性图形表示(即曲线)。该曲线的纵轴单位是以纳秒(ns)为单位的驱动信号的脉宽。该曲线的横轴单位是以ps为单位的被检测的传感器边沿定时。曲线500代表通过递增选通而检测到的上升传感器边沿的曲线。曲线502代表通过递减选通而检测到的上升传感器边沿的曲线。曲线508代表通过递增选通而检测到的下降传感器边沿的曲线。曲线510代表通过递减选通而检测到的下降传感器边沿的曲线。
在大约3ns脉宽以下，传感器边沿曲线发生扭曲，这反映出连接到信号路径202的接收器(RCV1)能够精确检测出传感器边沿中点的最小脉宽。但是注意，该3ns最小脉宽仅仅是示例性的。依赖于接收器所在的ATE系统，该最小脉宽可能更小或更大。
图5示出了可以从收集到的数据中导出的有用测量结果的一些，但非全部。例如，除了已经讨论的测量结果504和506之外，测量结果还包括阻抗失配C1的峰到峰定时误差512，另外还有死区(deadband)。峰到峰定时误差512包括与抖动、线性、接收器和驱动器误差相关联的组合误差加上由阻抗变化C1所反射的上升或下降沿导致的最大定时误差。
这里所描述的方法的部分或全部可以被手动或自动执行。在某些情况下，这些方法可以被具体化为指令序列，当所述指令序列被机器(例如ATE)执行时，致使机器执行所述方法的动作。指令序列可以被存储在位于单个位置或分布在网络中的程序存储设备(例如固定盘、可移动盘或其组合)上。

Claims (18)

1.一种用于量化由信号路径的阻抗变化引起的定时误差的方法，包括：
将多个信号顺序驱动到一个信号路径上，所述信号中的每一个具有由触发器边沿和传感器边沿所限定的脉宽，并且所述信号中的至少一些具有不同的脉宽；
在驱动每个信号之后，i)在该信号的传感器边沿的定时上或该定时附近对该信号采样，并且ii)响应于所述采样来刻画该信号的传感器边沿的特征；
分析对应于不同信号的传感器边沿特征，以识别所述传感器边沿特征中的至少一个异常传感器边沿特征；并且
基于所述至少一个异常传感器边沿特征，量化由所述信号路径的阻抗变化所引起的定时误差。
2.如权利要求1所述的方法，其中所述信号的不同脉宽是通过调整所述信号中的至少一些信号的触发器边沿的定时而非传感器边沿的定时而形成的。
3.如权利要求1所述的方法，其中所述信号的不同脉宽是通过调整所述信号中的至少一些信号的传感器边沿的定时而非触发器边沿的定时而形成的。
4.如权利要求1所述的方法，其中所述信号的不同脉宽是通过调整所述信号中的至少一些信号的触发器边沿和传感器边沿两者的定时来形成的。
5.如权利要求1所述的方法，其中所述信号采样包括电压。
6.如权利要求1所述的方法，其中每个信号在从该信号的传感器边沿之前到至少该信号的传感器边沿的中点之间的多个点上被采样。
7.如权利要求6所述的方法，其中每个信号的传感器边沿的特征是通过利用所述信号的多个采样点来确定所述信号的传感器边沿的中点的定时而被刻画的。
8.如权利要求6所述的方法，其中每个信号还在从该信号的传感器边沿之后到至少该信号的传感器边沿的中点之间的多个点上被采样。
9.如权利要求8所述的方法，其中每个信号的传感器边沿的特征是通过以下步骤来刻画的：
使用从所述信号的传感器边沿之前开始的多个采样点来确定所述信号的传感器边沿的中点的早定时；以及
使用从所述信号的传感器边沿之后开始的多个采样点来确定所述信号的传感器边沿的中点的晚定时。
10.如权利要求9所述的方法，其中量化由所述信号路径的阻抗变化所引起的定时误差的步骤包括：
比较所述信号的传感器边沿的中点的早定时和晚定时的曲线，以量化与所述阻抗变化相关联的峰到峰定时误差。
11.如权利要求1所述的方法，其中每个信号在从该信号的传感器边沿之后到至少该信号的传感器边沿的中点之间的多个点上被采样。
12.如权利要求11所述的方法，其中每个信号的传感器边沿的特征是通过利用所述信号的多个采样点来确定所述信号的传感器边沿的中点的定时而被刻画的。
13.如权利要求1所述的方法，还包括：使用对应于异常传感器边沿特征的信号脉宽来识别所述信号路径上的阻抗变化的位置。
14.如权利要求1所述的方法，其中将多个信号驱动到所述信号路径上的步骤包括：
将多个具有下降传感器边沿的信号驱动到所述信号路径上；以及
将多个具有上升传感器边沿的信号驱动到所述信号路径上。
15.如权利要求1所述的方法，其中所述信号路径是电路测试仪的信号路径。
16.如权利要求15所述的方法，还包括：对于所述电路测试仪的每个信道，重复所述驱动、采样、刻画、分析和量化动作。
17.如权利要求15所述的方法，其中所述阻抗变化已知是所述单个路径中的连接器的结果，并且其中所述多个信号的不同脉宽被选择为等于或约等于信号被传播到所述连接器所花费时间的两倍。
18.如权利要求1所述的方法，其中所述多个信号的不同脉宽被选择为等于或约等于信号被传播到所述信号路径中预期出现所述阻抗变化的区域所花费时间的两倍。
CN2006100084002A 2005-02-25 2006-02-21 量化由信号路径的阻抗变化引起的定时误差的方法和装置 Active CN1825127B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/066,832 2005-02-25
US11/066,832 US7536663B2 (en) 2005-02-25 2005-02-25 Method and apparatus for quantifying the timing error induced by an impedance variation of a signal path

Publications (2)

Publication Number Publication Date
CN1825127A CN1825127A (zh) 2006-08-30
CN1825127B true CN1825127B (zh) 2010-05-26

Family

ID=36848263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100084002A Active CN1825127B (zh) 2005-02-25 2006-02-21 量化由信号路径的阻抗变化引起的定时误差的方法和装置

Country Status (5)

Country Link
US (1) US7536663B2 (zh)
KR (1) KR101226330B1 (zh)
CN (1) CN1825127B (zh)
DE (1) DE102005055829B4 (zh)
TW (1) TWI429919B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251798B2 (en) * 2005-02-25 2007-07-31 Verigy (Singapore) Pte. Ltd. Method and apparatus for quantifying the timing error induced by crosstalk between signal paths
US20090033389A1 (en) * 2007-08-03 2009-02-05 Abadeer Wagdi W Micro-phase adjusting and micro-phase adjusting mixer circuits designed with standard field effect transistor structures
US9535119B2 (en) * 2014-06-30 2017-01-03 Intel Corporation Duty cycle based timing margining for I/O AC timing
CN112946551B (zh) * 2021-05-13 2021-07-20 杭州长川科技股份有限公司 路径延迟的测量方法、装置、电子装置和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85108640A (zh) * 1984-10-03 1986-07-30 西屋电气公司 数字式棒位探测系统
US5528166A (en) * 1995-03-14 1996-06-18 Intel Corporation Pulse controlled impedance compensated output buffer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448591A (en) * 1990-06-24 1995-09-05 Next, Inc. Method and apparatus for clock and data delivery on a bus
ATE401597T1 (de) * 2000-01-24 2008-08-15 Broadcom Corp System und verfahren zur kompensation von durch versorgungsspannung induzierten signalverzögerungsfehlanpassungen
US6509811B2 (en) * 2000-02-29 2003-01-21 International Business Machines Corporation Method for reducing the effects of signal reflections in a data communications network
US6530062B1 (en) * 2000-03-10 2003-03-04 Rambus Inc. Active impedance compensation
US6609077B1 (en) * 2000-05-31 2003-08-19 Teradyne, Inc. ATE timing measurement unit and method
US6571376B1 (en) * 2002-01-03 2003-05-27 Intel Corporation Method and apparatus for analog compensation of driver output signal slew rate against device impedance variation
US7003043B2 (en) * 2002-01-09 2006-02-21 Intel Corporation Replica driver mismatch correction using a variable offset comparator
US6842011B1 (en) * 2002-06-27 2005-01-11 Nortel Networks Limited Method and apparatus for locating impedance mismatches in a radio frequency communication system
US7036098B2 (en) * 2003-06-30 2006-04-25 Sun Microsystems, Inc. On-chip signal state duration measurement and adjustment
JP2006154951A (ja) * 2004-11-25 2006-06-15 Fujitsu Ltd 検証方法及び検証装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85108640A (zh) * 1984-10-03 1986-07-30 西屋电气公司 数字式棒位探测系统
US5528166A (en) * 1995-03-14 1996-06-18 Intel Corporation Pulse controlled impedance compensated output buffer

Also Published As

Publication number Publication date
US7536663B2 (en) 2009-05-19
DE102005055829B4 (de) 2009-06-04
KR20060094920A (ko) 2006-08-30
TW200630620A (en) 2006-09-01
KR101226330B1 (ko) 2013-01-24
DE102005055829A1 (de) 2006-09-07
CN1825127A (zh) 2006-08-30
US20060195806A1 (en) 2006-08-31
TWI429919B (zh) 2014-03-11

Similar Documents

Publication Publication Date Title
KR101099858B1 (ko) 시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 판독 가능한 기록 매체
US6609077B1 (en) ATE timing measurement unit and method
US6714021B2 (en) Integrated time domain reflectometry (TDR) tester
US4827437A (en) Auto calibration circuit for VLSI tester
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
US8339141B2 (en) Method and apparatus for locating a fault in an electrical conductor, with interference compensation
US7349818B2 (en) Determining frequency components of jitter
CN1825127B (zh) 量化由信号路径的阻抗变化引起的定时误差的方法和装置
WO2007059411A2 (en) Locally in-order strobing
DE69333571T2 (de) Gerät zur automatischen prüfung von komplexen vorrichtungen
US9432064B2 (en) System and method for automated loss testing
CN1825126B (zh) 用于量化信号路径间的串扰导致的定时误差的方法和装置
US5471136A (en) Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit
US20100018286A1 (en) Calibration apparatus, contact judging method and semiconductor testing apparatus
US5194818A (en) Risetime and falltime test system and method
Hyatt et al. Charged device model (CDM) metrology: limitations and problems
CN110345887B (zh) 一种基于tdr技术自适应量程的网线长度测量方法
Burlison Criteria for analyzing high frequency testing performance of VLSI automatic test equipment
GB2258051A (en) Determining propagation delays in signal paths
CN117148107A (zh) 一种延时测试电路、信号线路径延迟的测量方法及装置
CN115656774A (zh) 一种集成电路充电器件模型静电放电敏感度试验方法
Nakamura et al. Novel crosstalk evaluation method for high-density signal traces using clock waveform conversion technique
Henry et al. Charged device model metrology: limitations and problems
CN117665356A (zh) 波形展示方法、装置、电子设备及非易失性存储介质
DE10061962A1 (de) Verfahren zum Betrieb einer Testvorrichtung für Halbleiterbauelemente

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080314

Address after: Singapore Singapore

Applicant after: Verigy Pte Ltd Singapore

Address before: American California

Applicant before: Anjelen Sci. & Tech. Inc.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ADVANTEST (SINGAPORE) PTE. LTD.

Free format text: FORMER OWNER: VERIGY (SINGAPORE) PTE. LTD.

Effective date: 20120425

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120425

Address after: Singapore Singapore

Patentee after: Verigy Pte Ltd Singapore

Address before: Singapore Singapore City

Patentee before: Inovys Corp.

ASS Succession or assignment of patent right

Owner name: ADVANTEST CORP.

Free format text: FORMER OWNER: ADVANTEST (CHINA) CO., LTD.

Effective date: 20150430

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150430

Address after: Tokyo, Japan, Japan

Patentee after: ADVANTEST CORP

Address before: Singapore Singapore

Patentee before: Verigy Pte Ltd Singapore