CN1826433A - 外延生长层的制造方法 - Google Patents

外延生长层的制造方法 Download PDF

Info

Publication number
CN1826433A
CN1826433A CNA2004800211755A CN200480021175A CN1826433A CN 1826433 A CN1826433 A CN 1826433A CN A2004800211755 A CNA2004800211755 A CN A2004800211755A CN 200480021175 A CN200480021175 A CN 200480021175A CN 1826433 A CN1826433 A CN 1826433A
Authority
CN
China
Prior art keywords
layer
substrate
thin
nucleating layer
remainder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800211755A
Other languages
English (en)
Other versions
CN100393922C (zh
Inventor
F·勒泰特
B·富尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1826433A publication Critical patent/CN1826433A/zh
Application granted granted Critical
Publication of CN100393922C publication Critical patent/CN100393922C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及一种制造外延生长层(6)的方法、外延生长支承体(9，9’)及其制造方法。该方法的非凡之处在于其包括下列步骤：1)在支承衬底(1)中注入原子种类以便在其中划定一个脆弱区域，该区域将薄支承层(13)与所述衬底的剩余部分(11)划分开；b)将薄成核层(23)转移到所述薄支承层(13)上；c)沿所述脆弱区域分离所述剩余部分(11)，但同时使薄支承层(13)与所述剩余部分(11)保持接触；d)在所述成核层(23)上通过外延生长形成所述外延生长层(6)；和e)从薄支承层(13)上移除剩余部分(11)。应用于光学、光电子学或电子学领域。

Description

外延生长层的制造方法
技术领域
本发明涉及一种制造外延生长层，也就是通过外延生长获得的层的方法，该层特别是用于光学、光电子学或电子学领域。
背景技术
使用技术人员公知的长晶(ingot pulling)技术可以大量并高质量地获得具有在上述领域特别重要的性质的某些材料，例如硅。
然后，所得的晶棒(ingot)容易地切成晶片，在大量加工步骤之后，晶片变成用于制造集成电路的衬底(substrate)。
诸如砷化镓、氮化镓、磷化铟、锗或碳化硅之类的其它材料也具有意义。然而，这些材料并非都可以通过拉拔具有高结晶质量的晶棒而获得。此外，并不总是可以由这些晶棒制造衬底，因为成本太高或方法太难实施。
因此，例如，目前无法以工业规模制造氮化镓(GaN)晶棒。
文献“Bulk and homoepitaxial GaN growth and characterization”，Porowski-S，Journal of Crystal Growth，189-190卷，1998年六月，153-158页描述了一种在12至20kbars(12至20×108帕(Pa))的压力和1400℃至1700℃的温度下液相生长单晶GaN晶棒的方法。然而，这些条件难以在大规模生产条件下实施。此外，它们仅能制造最大直径为18毫米(mm)的晶体。
其它研究团队也对在降低的压力(低于2巴(2×105帕))和1000℃的温度下液相生长晶棒的方法进行了研究。所得晶体直径较大，接近50毫米，但是所得结晶质量不如上述技术好。
最后，文献“Growth and characterization of GaN single crystals”，Balka等人，Journal of Crystal Growth，208卷，2000年一月，100-106页公开了通过升华进行单晶GaN的生长。所用的制造条件是低于1巴(105帕)的压力和1000℃至1200℃的温度。所得结晶质量非常高，但是晶体大小为3毫米，这对于预计用途是明显不够的。
因此，市场目前不能大量并以合理的价格提供高质量且直径足够的单晶氮化镓。
现有技术公开了许多通过外延生长或异质外延生长制造衬底的尝试，以克服获得某些特定材料的问题。
外延生长可以使材料以薄膜形式具有不同的性质，并结合它们的性质来制造组件，例如高电子迁移率晶体管(HEMT)、二极管或激光器。
异质外延生长包括在具有不同结晶学性质的支承体(support)上通过外延生长沉积所需材料，然后如果对于该过程的剩余部分可行且必须的话，除去该支承体。
这种技术的主要缺点在于构成支承体的材料以及通过外延生长沉积的材料通常具有不同的晶格参数和热膨胀系数。
支承体与外延层之间晶格参数的差异在外延生长材料中产生了大量的结晶缺陷，例如位错或堆积缺陷。
此外还有下述的事实，当通过金属有机化学气相沉积(MOCVD)外延生长氮化镓时，外延生长通常在高温下进行，例如高于600℃且可能高至1000℃至1100℃的温度下进行。因此，当形成的结构冷却至环境温度时，所得的外延层逐渐形成许多与外延层及其支承体之间的热膨胀有关的残余应力和应变。
为了克服该缺陷，被选作支承体的材料优选具有与将要外延生长的材料非常接近的晶体结构和热膨胀系数。例如，可以在具有足以制造组件的结晶质量的砷化镓支承体上外延生长砷化镓铟或砷化镓铝。
然而，其它材料并不总是具有衬底形式的相容支承体。这在氮化镓或立方碳化硅之类的材料中尤为如此。
迄今，已经通过异质外延生长形成以这两种材料之一作为有源层的组件。
因此，对于氮化镓，已经使用蓝宝石、六方碳化硅或硅作为支承体制造发光二极管(LED)和发射蓝光、紫光和紫外线的激光器，以及高频功率组件。
对于碳化硅(其难以获得其立方结晶结构的衬底形式)，已经通过在硅衬底上由外延生长法沉积碳化硅来制造微机电组件(MEMS)或功率晶体管。
然而，为了进一步提高所得的组件的质量，理想的是制造与沉积其上的外延生长层性质相同的体(bulk)氮化镓或立方氮化硅衬底。
过去的尝试全都产生具有某些缺点的产品。
例如，一种中间途径在于使用被称作“高生长速率外延生长”的技术来制造与支承它的衬底一样厚的外延生长膜。然后除去该支承衬底，仅保留厚外延生长膜，其又变成常规外延生长的衬底。这种方法用于制造氮化镓和碳化硅，但是由于具有不同结晶学性质的原始衬底的影响，所得衬底的质量通常一般。
因此，通常，在硅上外延生长立方碳化硅的情况下，观察到大的残余应力。一旦去除原始硅支承衬底，这些应力通常导致外延生长的碳化硅具有非常大的曲率。该曲率导致其对随后所有的形成步骤都不稳定。
类似地，对于所得氮化镓，非常大量的位错的出现和外延生长膜在温度下降时的裂化(特别是在外延生长膜超过一定的临界厚度时)表明了支承衬底的影响。
美国专利6,146,457描述了另一种方法，其利用外延生长之后温度降低时出现的应力作为用于将原始支承衬底与厚外延生长层分离的驱动力。如下获得该结果：在支承衬底和厚外延生长层之间插入被称作“脆弱”层的层，使得当系统应力增加时，脆弱层破裂并由此确保支承体与厚外延层受控分离。然而，这种分离技术对于大样品而言难以控制。此外，其包括在外延生长开始时或在外延生长过程中插入特别的层，这可能会损害外延生长层的结晶质量。
此外，文献“Physical properties of bulk GaN crystals grown byHVPE”，Melnik等人，MRS Internet Journal of Nitride SemiconductorResearch，2卷，art39描述了一种通过HVPE在单晶碳化硅(SiC)衬底上生长氮化镓(GaN)单晶并使用反应性离子刻蚀(RIE)技术除去该衬底的方法。然而，这种SiC衬底需要很长时间去除，因为它在化学上非常惰性。
最后，文献“Large free-standing GaN substrates by hydride vaporphase epitaxy and laser induced lift-off”，Kelly等人，Jpn J Appl Phys，38卷，1999年，描述了一种在蓝宝石衬底上通过氢化物气相外延法(HVPE)生长GaN然后通过激光诱导掀起(lift-off)来去除衬底的方法。该技术基于使用其波长仅被氮化锗吸收而不被蓝宝石吸收的激光。用激光扫描所得的结构确保两种材料在激光通过后由于GaN性质的局部改变而发生分离。
然而，当处理大面积时，这种掀起(lift-off)技术难以实施，因为激光束扫描花费很长时间。还可以通过机械抛光来去除蓝宝石衬底，但是该方法同样耗时，此外，当通过释放现有应力来掀起衬底时，其具有破坏氮化镓层的危险。
发明内容
本发明旨在克服上述现有技术的缺点，并提供一种容易与其外延生长支承体分离的具有优异结晶质量的外延生长层的制造方法。
更特别地，本发明适用于之前只能通过异质外延生长获得的所有材料，特别是宽带隙材料。
本发明还旨在提供一种外延生长支承衬底(support substrate)及其制造方法。
为此，本发明提供了特别用于光学、光电子学或电子学领域的外延生长层的制造方法。
所述方法的特征在于其包括下列步骤：
a)将原子种类注入被称作“支承衬底”的第一衬底中，以便在其中划定一个脆弱区域，用于将被称作“薄支承层”的薄层与所述衬底的剩余部分划分开；
b)通过在两者之间形成粘合界面，将薄成核层转移到所述薄支承层的自由表面上，该薄成核层的性质适合所述外延生长层随后的外延生长；
c)沿相应脆弱区域分离支承衬底的剩余部分，但同时使薄支承层与所述剩余部分保持接触；
d)在所述成核层上通过外延生长形成所述外延生长层；
e)从薄支承层上移除支承衬底的剩余部分。
该方法能够在所需材料开始外延生长之前将成核层从其支承体上分离，由此能够使支承衬底在随后外延生长过程中的影响最小化。
此外，该方法克服了除去支承衬底的问题；如上文对现有技术的分析所述，这一步骤难以实施。例如，使用常规研磨或化学或离子刻蚀技术除去蓝宝石或碳化硅之类的硬质材料耗时且困难。
该方法还分别或结合呈现下列优点和非限制性特征：
按照本发明的第一具体实施方式，转移薄成核层的步骤b)如下进行：
-将原子种类注入被称作“成核衬底”的第二衬底中，以便在其中划定一个脆弱区域，该区域将所述薄成核层与所述衬底的剩余部分划分开，然后
-通过将两块衬底直接互相挨着粘合，使它们各自的薄支承层和成核层互相相对，并
-沿着相应的脆弱区域分离成核衬底的剩余部分，
选择这两种注入所用的参数，使得与构成所述支承衬底和所述成核衬底的该对材料的性质相结合时，在随后沿脆弱区域进行剩余部分的分离而提供的能量预算高于在所述分离之前的所有步骤中提供的累积能量预算。
有利地，选择这两种注入所用的参数，使得与构成所述支承衬底和所述成核衬底的材料性质相结合时，在随后沿脆弱区域进行剩余部分的分离而提供的热预算高于在所述分离之前的所有步骤中提供的累积热预算，且分离步骤是通过加热进行的。
有利地，通过施加机械、光学和/或化学来源的额外能量分离成核衬底的剩余部分或支承衬底的剩余部分。
按照本发明的第二具体实施方式，转移薄成核层的步骤b)如下进行：
-将被称作“成核衬底”的第二衬底粘合到所述薄支承层上，
-通过研磨和/或化学刻蚀和/或离子刻蚀从背面降低所述衬底的厚度以获得所述的薄成核层。
有利地，使用至少一层中间粘合材料(例如由二氧化硅、氮化硅和氮氧化硅之类的介电材料制成)进行薄支承层和成核层的粘合。
可以通过分子粘合进行薄支承层与成核层的粘合，它们是直接互相挨着粘合，或在存在至少一层中间粘合材料的情况下粘合的。
有利地，在步骤d)之前，该方法包括使外延生长层外延生长，以便在所述薄成核层上形成精细成核层。
所述精细成核层可以通过金属有机化学气相沉积(MOCVD)、通过氢化物气相外延生长(VHPE)、通过分子束外延生长(MBE)、通过阴极溅射沉积、通过外延侧向生长(ELOG)或悬空外延(pendeo-epitaxy)制造。
有利地，该方法包括额外的去除薄支承层、薄成核层和可能存在的仍然与外延生长层合为一体的介电材料层的步骤。
外延生长层可以由氮化镓或立方碳化硅之类的宽带隙半导体材料制成的。
外延生长层可以具有足够的厚度以构成自支承层。
按照本发明的一个特定具体实施方式，在步骤d)最后获得的外延生长层的厚度不足以自支承，并且该方法包括在步骤d)和e)之间进行的下列额外步骤：
-在所述薄外延生长层上涂敷第一金属层并在被称作“受主衬底”的第三衬底上涂敷第二金属层；
-将这两层金属层互相接触并将它们粘合在一起；
由此获得在步骤e)的最后转移到所述受主衬底上的薄外延生长层。
本发明还提供了用于制造特别用在光学、光电子学领域的外延生长层的外延生长支承衬底的制造方法。
按照本发明，该方法包括下列步骤：
i)将原子种类注入被称作“支承衬底”的第一衬底中，以便在其中划定一个脆弱区域，该区域将被称作“薄支承层”的薄层与所述衬底的剩余部分划分开，所述薄膜和所述剩余部分可沿该区域分离；
ii)通过在两者之间形成粘合界面，将薄成核层(该薄成核层的性质适合所述外延生长层随后的外延生长)转移到所述薄支承层的自由表面上，以获得所述外延生长支承衬底。
有利地，如上文对制造外延生长层的方法的步骤b)所述而进行转移薄成核层的步骤ii)。
优选地，如上所述进行薄支承层与成核层的粘合。
最后，本发明还提供了用于制造特别具有上述用途的外延生长层的外延生长支承衬底。
所述衬底至少包括：
-被称作“支承衬底”的第一衬底，其包括一个将被称作“薄支承层”的薄层与所述衬底的剩余部分划分开的脆弱区域，和
-薄成核层，其性质适合所述外延生长层随后的外延生长，所述成核层直接或通过至少一层中间粘合材料(例如介电材料)粘合到所述支承膜上。
附图说明
下面参照附图进行描述，这些附图非限制性地指出可行的实施方式，根据这些描述，本发明的其它特征和优点变得显而易见。
在附图中：
图1至9表示本发明方法的第一种实施方式的不同的连续步骤；
图10至14表示该方法的第二种实施方式的不同的连续步骤；且
应该指出的是，为了简化，图中所示的不同层不是专门根据它们的相对厚度按比例绘制的。
具体实施方式
本发明的方法使用了被称作“支承衬底”的第一衬底1和被称作“成核衬底”的第二衬底2。
支承衬底1具有被称作“正面”的表面130，其随后与成核衬底2接触，还具有被称作“背面”的相反面110。
类似地，成核衬底2具有正面230和相反的背面210。
选择构成支承衬底1的材料，以便即使在高达1300℃至1400℃的高温下也具有良好的机械强度。有利地，使用目前市售的体衬底(bulksubstrate)。
仅作为举例说明，可以提及硅、蓝宝石、多晶碳化硅、6H或4H单晶碳化硅、碳化硅、氮化镓(GaN)、氮化铝(AlN)和氧化锌(ZnO)。
选择成核衬底2，以使其性质和晶格参数允许将要获得的参考号为6或6’的外延生长材料层随后外延生长(参看图7至9和10至14)。
例如，成核衬底2可以是半导体材料，例如氮化镓(GaN)、硅(Si)、碳化硅(SiC)、蓝宝石、金刚石、砷化镓(AsGa)、或氮化铝(AlN)。然而，该名单不是限制性的。
当要形成氮化镓的外延生长层时，所述成核衬底2优选地选自(111)硅、碳化硅(SiC)、蓝宝石、或氮化镓(GaN)，而且当外延生长层是由立方碳化硅形成时，成核衬底2优选地为(001)硅Si或碳化硅。
两个衬底1和2可以具有相同或不同的性质。
然后进行在支承衬底1和成核衬底2中注入原子种类的操作，优选在它们各自的正面130和230上进行。
术语“原子种类注入”是指原子、分子或离子种类的轰击，其可以将所述种类加入材料中，其中所述种类的最大浓度位于从被轰击表面(在这种情况下是表面130或230)向下测定的一定深度处。用同样分布在最大值附近的能量将分子或离子原子种类加入该材料中。
可以例如使用离子束注入机或等离子体浸渍注入机进行原子种类注入。
优选地，通过离子轰击进行所述注入。优选地，注入的离子种类是氢。有利地，可以单独使用其它的离子种类(例如稀有气体，如氦)，或与氢结合使用。
对此可以参考关于以注册商标“Smart Cut”为人所知的方法的文献。
所述注入在体块的源衬底1内的平均离子穿透深度处产生了一个脆弱区域12。该区域将衬底1分成两个部分，也就是下面称作“薄支承层”的薄层13和所述衬底的剩余部分11。
薄层13在脆弱区域12到正面130之间延伸。
类似地，在注入之后，成核衬底2具有脆弱区域22、薄成核层23和剩余部分21。
任选地，且图1中未显示，可以在衬底1的正面层130上和/或在衬底2的正面230上形成保护材料层。
当存在这种保护层时，可以透过它们进行原子种类的注入，特别是在它们各自的自由上表面上注入。所述层可以是用作掩膜并由此在注入过程中保护衬底1和2的牺牲层。因此，可以在所述注入之后将它们去除。
根据下列详细标准选择进行这两种原子种类注入所用的参数，也就是剂量和注入能量。
如图2所示，随后将支承衬底1粘合到成核衬底2上，使得它们各自的薄层13和23彼此相对。
有利地，通过分子粘合进行粘合。这种粘合技术是本领域技术人员公知的，并在例如Gsele的著作“Semiconductor wafer bonding”，Siciences and Technology，Q.Y.Tong，U.Gsele，Wiley Intersciencepublications中有所描述。
支承衬底1的正面130和支承衬底2的正面230之间的粘合界面表示为参考标记4。
然而，还可以通过在衬底1的正面层130和/或在衬底2的正面230上形成至少一层中间粘合层来实现薄层13和23之间的粘合。所述的层可以例如是在注入过程中起保护作用的上述层或被称作“助粘层”的特定层，并且表示为参考标记31和32。然后，粘合界面4是材料层31的上表面310与材料层32的上表面320之间的界面。
例如，所述材料层31和32可以由无定形或多晶硅或由氧化铝(Al2O3)形成。
有利地，所述助粘层31和32可以是选自例如二氧化硅(SiO2)、氮化硅(Si3N4)或氮氧化硅(SixOyN)的介电材料。它们在性质上可以相同或不同，而且它们具有几十纳米至大约1微米(1μm)的厚度。
可以例如通过等离子体增强的化学气相沉积(PECVD)获得所述的层31和32，或当其是由硅或单晶碳化硅形成时，可以通过衬底的氧化获得。
在合适的表面准备(例如，本领域技术人员所公知的通过在已知的SC1或SC2型化学品中洗涤、通过化学机械抛光、或通过一个或两个接触表面的等离子或紫外线-臭氧活化进行)后，将两个接触表面粘合。紫外线-臭氧活化是在气体环境中暴露在紫外线辐射中，从而使紫外线辐射与该环境互相作用并产生臭氧，臭氧随后使表面活化。可以结合使用这些各种方法。
缩写“SC”是指“标准洗涤”。洗涤产品SC1是基于液氨、过氧化氢和水，而SC2是基于盐酸、过氧化氢和水。
还可以通过热退火增强粘合。调整该退火以使其对脆弱区域12和22没有影响，而且不会在该阶段导致沿着这些区域分离。
所述处理的目的是在粘合界面4处获得强粘合，并提供“强化效应”，其使脆弱区域12和22处形成的缺陷生长保持在与所述粘合界面4平行的平面上。
然后可以通过提供机械、热、光和/或化学来源的能量分离图3所示的成核衬底2的剩余部分21。
对此，应该指出的是，选择进行上述这两个原子种类注入步骤时的剂量和注入能量参数，使得与构成支承衬底1和成核衬底2的材料性质相结合，为随后沿着脆弱区域12分离剩余部分11而提供的能量预算高于在该分离之前所有步骤中提供的累积能量预算。
有利地，选择所述参数以使在沿脆弱区域12分离剩余部分11的过程中所提供的热预算高于在所述分离之前的所有步骤中提供的累积热预算，且分离剩余部分11和剩余部分21所用的步骤是通过加热进行的。
此外，应该指出的是，粘合界面4的强度足以在不脱开(unbonding)的情况下承受所述两种分离。
可以通过施加适当的热预算，例如通过将图2所示的层堆叠件加热预定时间来提供热能。
可以例如通过在成核衬底2的剩余部分21上施加弯曲和/或拉伸应力，或通过在脆弱区域22处插入刀片或一股流体(液体或气体)来提供机械能。也可以施加剪切或超声力。
机械应力还可以由提供电能产生(施加静电或电磁场)。它们还可以由施加电磁场、电子束、热电加热、低温流体、过冷液体等生成的热能而产生。它们还可以具有光来源，在于对脆弱区域施加激光束、光被材料吸收，然后提供足够的能量以便沿脆弱区域产生分离。
可以通过在化学产品中刻蚀来提供化学能。
有利地，如图4所示，可以提高层23的自由表面231的表面质量，以限制在分离剩余部分21的步骤之后观察到的残余粗糙度。经证明，这对于确保该方法随后步骤的成功，特别是通过外延生长进行层的沉积是有用的。
可以通过不同方法来实现所述粗糙度的降低，例如化学机械抛光、热氧化然后脱氧(例如在氢氟酸中)、等离子刻蚀、或离子束或离子簇磨光(smoothing)。
在成核层23是硅且在其上通过外延生长沉积立方碳化硅的特定情况下，也可以使用欧洲专利EP-A-1 288 346中描述的方法制备自由表面231。
薄层13和23为大约10纳米(10nm)至大约10微米(10μm)厚，优选为几十纳米至1.5微米(1.5μm)厚。
有利地，薄层13和23中一层比另一层厚的多，也就是比另一层厚5至20倍，这样由于图4所示的堆叠件内部不存在残余应力，所以自由表面231尽可能平坦。
所述的层堆叠件构成了被标为9的外延生长支承衬底。
图5所示的步骤是任选的。
其包括在薄成核层23上通过外延生长形成精细成核层5，从而获得被标作9’的外延生长支承衬底。
上述两个外延生长支承衬底9和9’的有利之处在于，在成核层23转移之前实现在衬底1中进行的注入，这样薄支承层13可以更厚，就好像这是在所述转移之后完成的一样。
所述层5可以由与随后用于制造外延生长层的材料相同的材料制成。其随后用作均相外延生长的晶种，这提高了该层的结晶质量。
所述精细层5也可用于补偿成核层23与随后通过外延生长沉积的层6之间存在的膨胀系数和晶格参数的差异。
作为例子，而且特别对于GaN，所述精细层5可以通过金属有机化学气相沉积(MOCVD)或通过分子束外延法(MBE)外延生长。
精细成核层5也可以通过氢化物气相外延生长法(HVPE)或通过溅射获得。
也可以使用外延侧向生长技术ELOG(epitaxial lateral over growth)或被称作“悬空外延(pendeoepitaxy)”的技术(其中在沉积精细层5之前将图形蚀刻到薄成核层23中)。可以参考Morgan等人的文章“Evaluation of GaN growth improvement techniques”，Materials Scienceand Engineering B90(2002)，201-205以获得对这些技术的描述。
所述技术的名单不是穷尽的。
用于制造精细成核层5的材料也可以与用于制造成核层23和用于制造此后的外延生长层6的材料不同。
无论所选的变体(即是否已经沉积精细成核层)如何，都对层堆叠件提供足以沿脆弱区域12使剩余部分11分离的能量(参看图6)。
在特定的包含成核层5的变体中，这一供应的能量高于在沿脆弱区域22分离的过程中以及在精细成核层5外延生长的过程中所施加的累积能量预算。
在不含成核层5的变体中，所述供应的能量高于为沿成核衬底的脆弱区域22进行分离而供应的能量就足够了。
所述分离是使用上文所述的对于沿着脆弱区域22分离的技术进行的。
分离将支承衬底1的剩余部分11与表示为通用参考标记7’的多层结构分隔开，该多层结构包括薄支承层13、薄成核层23、精细成核层5和可能存在的助粘层31和32。如图6中所示，当不存在精细成核层5时，多层结构具有通用参考标记7。
然而，进行分离时注意不要将支承衬底1的剩余部分11从结构7或7’，特别是从支承层13上移开。换言之，支承层13仍然与剩余部分11接触。两层11和13仍然“接触”，因为它们的相对表面(分别是111和131)非常粗糙，这确保具有足够的摩擦力以使整个结构保持原状。
此外，可以用例如夹具使多层结构7或7’和支承衬底1的剩余部分11保持互相接触。
在另一变体中，将层堆叠件7或7’和11都放在外延生长反应器中，然后进行分离，基座(或支架)使薄层13和剩余部分11如上所述保持互相接触。为此，基座可以包括夹具或与衬底具有相同形状的空腔。
所述结构7为几百纳米至大约几十微米厚；结构7’为200纳米(200nm)至100微米(100μm)厚；精细成核层5比结构7厚2至10倍。这一厚度范围意味着多层结构7或7’在图7随后的步骤中(在其中重复外延生长)是机械稳定的。
如图7所示，用于形成随后获得的外延生长层6的材料沉积在成核层23的自由表面231上，或在存在精细成核层5的情况下，沉积在其上自由表面50上。
可以由可通过外延生长沉积的任何材料构成外延生长层，例如优选为大带隙半导体材料，特别是氮化镓和立方碳化硅。
在第一种变体中，沉积持续到层6达到至少100微米的厚度，并由此自支承并构成衬底，该衬底例如又可用作外延生长用的衬底。
有利地，通过高生长速率外延生长技术获得所述的外延生长层6。
在氮化镓的情况下，特别合适的方法是氢化物气相外延生长法(HVPE)。在700℃至1100℃的温度下进行沉积。
在立方碳化硅的情况下，特别合适的方法是在冷壁CVD反应器中进行的化学气相沉积(CVD)。
由于层6比多层结构7或7’厚大约10至100倍，可以认为所述多层结构对外延生长层6的影响非常小。由于避免了在上文现有技术的分析中所述的支承体问题，这产生了非常高质量的异质或均相外延生长材料层6。
此外，尽管图中没有显示，但是精细成核层5通常比结构7(精细成核层5位于结构7上)厚2至7倍。因此，总体结构7’可以被视为与构成所述精细成核层5的材料具有相同的性质，这对于材料6的外延生长是有利的。
如图8中所示，从薄支承层13上移除支承衬底1的剩余部分11。
最后，如图9中所示，而且有利地，通过化学刻蚀、反应性离子刻蚀(RIE)或化学机械抛光或结合使用所述技术将多层结构7或7’从外延生长层6上去除。这产生了外延生长层6，或外延生长层6与精细成核层5。
在上述实施方式中，通过在成核衬底2中形成脆弱区域来获得成核层23。然而，在图中未显示的进一步变体中，该薄成核层23可以由不同的方式如下获得：通过将不含脆弱区域的衬底2粘合到带或不带介电层31和32的支承衬底1上，然后侵蚀所述衬底2的背面310。侵蚀可以只通过化学刻蚀进行，或者可以先研磨然后再进行化学侵蚀和/或离子刻蚀。这种方法被本领域技术人员称作BESOI，其是指“粘合并刻蚀绝缘体上的背面硅”。
下面将参照图10至14描述该方法的第二种变体。
该方法的第一步骤与第一种方法的图1至4所示的相同，且不再进行描述。
对图4所示的层堆叠件提供足以使剩余部分11沿脆弱区域12与支承衬底1分离的能量(参看图6)。
所述分离是使用联系图6所示的步骤所描述的技术和能量的条件进行的。
因此，进行所述分离时注意不要将剩余部分11从位于其上的结构7的支承衬底1上移开。
然后通过外延生长法沉积材料层，但其厚度低于大约100微米，因此它不是自支承的。所述外延生长薄层标为6’。
可以通过第一种实施方式中描述的技术之一或通过金属有机化学气相沉积法(MOCVD)或通过分子束外延生长法(MBE)进行沉积。
这种薄层可以构成组件的有源部分，并且其随后必须转移到第三衬底或受主衬底上，该衬底随后变成最终组件的机械支承体。
图11显示了转移所述外延生长薄层6’的技术的一个例子。
这里使用了金属粘合技术。可以参考，例如，US-6 335 263以获得对该技术的描述。
所述技术包括在薄外延生长层6’上沉积第一金属层81，并在受主衬底8上沉积第二金属层82。
还可以将金属层81和82换成金属和/或金属合金的多叠合层。
选择所述的金属，以获得良好的粘合和/或良好的导电性和/或以便可以反射光。
然后使金属层81和82如图11所示互相接触，并通过在合适的温度和压力下处理使形成的界面粘合。
然后从薄支承层13的支承衬底1上移除剩余部分11(参看图13)。
最后，如图14所示，去除多层结构7，直至获得留在支承体8上并能够构成导电结构的外延生长层6’。
在图10至14中未显示的一个变体中，还可以使用上文对于厚外延生长层6的实施方式所述的程序，在沉积在成核层23上的精细成核层5上沉积薄外延生长层6’。
使用本发明的方法，在进行厚层6或薄层6’的外延生长之前，分离支承体1的成核层23。由此通过多层结构7，7’形成“假衬底(pseudo-substrate)”，由此能够使外延生长层的制造不受支承衬底1的影响，并因此没有现有技术的缺点。换言之，层6非常平，没有裂纹，具有优异的结晶质量，且厚度不限。
下面给出本发明的方法的三个实施例。
实施例1：厚外延生长氮化镓层的制造
使氢透过由热氧化获得的二氧化硅层32注入[111]硅成核衬底2中。
此外，使氢透过由沉积获得的二氧化硅层31注到由多晶碳化硅(SiC)形成的支承衬底1上。
硅成核衬底2的注入条件是120千电子伏(keV)的能量和5×1016H+/cm2的剂量，而对于SiC支承衬底1，能量为95keV，剂量为6×1016H+/cm2。
二氧化硅层31和32经受化学-机械抛光(CMP)，以激活它们并促使它们进行分子粘合。
然后通过在500℃退火2小时，分离[111]硅层的剩余部分21。应该指出的是，在硅中为确保分离而施加的热预算低于在碳化硅中分离所必须的量，因此分离不会沿着脆弱区域12进行。
然后将所得结构置于HVPE反应器中，并在刚要沉积氮化镓(GaN)厚层6之前，将支承衬底的剩余部分11分离，但是不从层堆叠件的其它部分上移开。通过在1000℃退火30分钟以进行所述分离。
GaN层的厚度测量值为数百微米。
然后移除剩余部分11，并通过化学刻蚀去除多层结构7。
所得GaN厚层具有非常好的结晶质量。
实施例2：单晶立方碳化硅的厚外延生长层的制造
使氢透过由热氧化获得的二氧化硅层32注入到单晶[001]硅成核衬底2中。
此外，使氢透过由沉积获得的二氧化硅层31注入到由多晶碳化硅(SiC)形成的支承衬底1上。
硅成核衬底2的注入条件是120keV的能量和5×1016H+/cm2的剂量，而对于SiC支承衬底1，能量为95keV，剂量为6×1016H+/cm2。
二氧化硅层31和32经受化学-机械抛光(CMP)，以激活它们并促进分子粘合。
然后通过在500℃退火2小时，从[001]硅层上分离剩余部分21。应该指出的是，在硅中为确保分离而施加的热预算低于在碳化硅中分离所必须的量，因此分离不会沿着脆弱区域12进行。
通过化学机械抛光并通过牺牲氧化型热处理制备[001]硅的上表面231。
然后将所得的结构置于冷壁CVD反应器中，并外延生长立方碳化硅的厚层。
在刚要沉积立方碳化硅(SiC)厚层6之前，将SiC支承衬底的剩余部分11分离，但是不从层堆叠件的其它部分上移开。通过在1000℃退火30分钟以进行所述分离。
SiC层的厚度测量值为数百微米。
然后移除剩余部分11，并通过化学浸蚀去除多层结构7。
所得的SiC厚层具有非常好的结晶质量，且由于厚碳化硅层中没有残余应力，而具有非常小的变形或“弯曲”。

Claims (29)

1.一种制造特别用于光学、光电子学或电子学领域的外延生长层(6，6’)的方法，其特征在于包括下列步骤：
a)将原子种类注入被称作“支承衬底”的第一衬底(1)中，以便在其中划定一个脆弱区域(12)，该区域将被称作“薄支承层”的薄层(13)与所述衬底的剩余部分(11)划分开；
b)通过在两者之间形成粘合界面(4)，将薄成核层(23)转移到所述薄支承层(13)的自由表面(130)上，该薄成核层的性质适合所述外延生长层(6，6’)随后的外延生长；
c)沿相应脆弱区域(12)分离支承衬底(1)的剩余部分(11)，但同时使薄支承层(13)与所述剩余部分(11)保持接触；
d)在所述成核层(23)上通过外延生长来生长所述外延生长层(6，6’)；
e)从薄支承层(13)上移除支承衬底(1)的剩余部分(11)。
2.按照权利要求1所述的方法，其特征在于转移薄成核层(23)的步骤b)被如下进行：
-将原子种类注入到被称作“成核衬底”的第二衬底(2)中，以便在其中划定一个脆弱区域(22)，该区域将所述薄成核层(23)与所述衬底的剩余部分(21)划分开，然后
-将两块衬底(1，2)直接互相挨着粘合，使它们各自的薄支承层(13)和成核层(23)彼此相对，并
-沿着相应脆弱区域(22)分离成核衬底(2)的剩余部分(21)；
选择这两种注入所用的参数，使得与构成所述支承衬底(1)和所述成核衬底(2)的材料性质相结合时，为在随后沿脆弱区域(12)进行剩余部分(11)的分离而提供的能量预算高于在所述分离之前的所有步骤中提供的累积能量预算。
3.按照权利要求2所述的方法，其特征在于选择这两种注入所用的参数，使得与构成所述支承衬底(1)和所述成核衬底(2)的材料性质相结合时，为在随后沿脆弱区域(12)进行剩余部分(11)的分离而提供的热预算高于在所述分离之前的所有步骤中提供的累积热预算，且分离步骤是通过加热进行的。
4.按照权利要求1或权利要求2所述的方法，其特征在于通过施加机械、光学和/或化学来源的额外能量分离成核衬底(2)的剩余部分(21)或支承衬底(1)的剩余部分(11)。
5.按照权利要求1所述的方法，其特征在于转移薄成核层(23)的步骤b)被如下进行：
-将被称作“成核衬底”的第二衬底(2)粘合到所述薄支承层(13)上，
-通过研磨和/或化学刻蚀和/或离子刻蚀从背面(210)降低所述衬底(2)的厚度以获得所述薄成核层(23)。
6.按照前述权利要求任一项所述的方法，其特征在于使用至少一层中间粘合材料(31，32)进行薄支承层(13)和成核层(23)的粘合。
7.按照权利要求6所述的方法，其特征在于所述层的中间粘合材料(31，32)是由介电材料制成的。
8.按照权利要求7所述的方法，其特征在于介电材料(31，32)选自二氧化硅、氮化硅和氮氧化硅。
9.按照前述权利要求任一项所述的方法，其特征在于通过分子粘合进行薄支承层(13)与成核层(23)的粘合，它们是直接互相挨着粘合，或在存在至少一层中间粘合材料(31，32)的情况下粘合的。
10.按照前述权利要求任一项所述的方法，其特征在于在步骤d)之前，该方法包括使外延生长层(6，6’)外延生长，以便在所述薄成核层(23)上形成精细成核层(5)。
11.按照权利要求10所述的方法，其特征在于所述精细成核层(5)是通过金属有机化学气相沉积(MOCVD)、通过氢化物气相外延生长(VHPE)、通过分子束外延生长(MBE)、通过阴极溅射沉积、通过外延侧向生长(ELOG)或悬空外延制造的。
12.按照前述权利要求任一项所述的方法，其特征在于其包括额外的去除薄支承层(13)、薄成核层(23)和可能存在的仍然与外延生长层(6，6’)合为一体的介电材料(31，32)的一层或多层的步骤。
13.按照前述权利要求任一项所述的方法，其特征在于外延生长层(6，6’)是由宽带隙半导体材料制成的。
14.按照权利要求13所述的方法，其特征在于外延生长层(6，6’)是由氮化镓制成的。
15.按照权利要求13所述的方法，其特征在于外延生长层(6，6’)是由立方碳化硅制成的。
16.按照前述权利要求任一项所述的方法，其特征在于外延生长层(6，6’)具有足以构成自支承层的厚度。
17.按照权利要求1至15任一项所述的方法，其特征在于在步骤d)最后获得的外延生长层(6’)的厚度不足以自支承，且特征在于该方法包括在步骤d)和e)之间进行的下列额外步骤：
-在所述的薄外延生长层(6’)上涂敷第一金属层(81)，在被称作“受主衬底”的第三衬底(8)上涂敷第二金属层(82)；
-将这两层金属层(81，82)互相接触并将它们粘合在一起；
由此获得在步骤e)的最后转移到所述受主衬底(8)上的薄外延生长层(6’)。
18.一种用于制造特别用在光学、光电子学或电子学领域的外延生长层(6，6’)的外延生长支承衬底(9，9’)的方法，其特征在于包括下列步骤：
i)将原子种类注入到被称作“支承衬底”的第一衬底(1)中，以便在其中划定一个脆弱区域(12)，该区域将被称作“薄支承层”的薄层(13)与所述衬底的剩余部分(11)划分开，所述薄层(13)和所述剩余部分(11)可沿该区域分离；
ii)通过在两者之间形成粘合界面(4)，将薄成核层(23)转移到所述薄支承层(13)的自由表面(130)上，以获得所述外延生长支承衬底(9，9’)，该薄成核层的性质适合所述外延生长层(6，6’)随后的外延生长。
19.按照权利要求18所述的方法，其特征在于转移薄成核层(23)的步骤ii)被如下进行：
-将原子种类注入到被称作“成核衬底”的第二衬底(2)中，以便在其中划定一个脆弱区域(22)，该区域将所述薄成核层(23)与所述衬底的剩余部分(21)划分开，然后
-将两块衬底(1，2)直接互相挨着粘合，使它们各自的薄支承层(13)和成核层(23)彼此相对，并且
-沿着相应的脆弱区域(22)分离成核衬底(2)的剩余部分(21)；
选择这两种注入所用的参数，使得与构成所述支承衬底(1)和所述成核衬底(2)的材料性质相结合时，可以在随后沿脆弱区域(12)分离剩余部分(11)，条件是为此提供的能量预算高于在所述分离之前的所有步骤中提供的累积能量预算。
20.按照权利要求18所述的方法，其特征在于转移薄成核层(23)的步骤ii)被如下进行：
-将被称作“成核衬底”的第二衬底(2)粘合到所述薄支承层(13)上，
-通过研磨和/或化学刻蚀和/或离子刻蚀从背面(210)降低所述衬底(2)的厚度以获得所述薄成核层(23)。
21.按照权利要求18至20任一项所述的方法，其特征在于使用如介电材料的至少一层中间粘合材料(31，32)，来进行薄支承层(13)和成核层(23)的粘合。
22.按照权利要求21所述的方法，其特征在于介电材料(31，32)选自二氧化硅、氮化硅和氮氧化硅。
23.按照权利要求18至22任一项所述的方法，其特征在于通过分子粘合进行薄支承层(13)与成核层(23)的粘合，它们是直接互相挨着粘合，或在存在至少一层中间粘合材料(31，32)的情况下粘合的。
24.按照权利要求18至23任一项所述的方法，其特征在于其包括在所述薄成核层(23)上形成精细成核层(5)的步骤。
25.按照权利要求24所述的方法，其特征在于所述精细成核层(5)是通过金属有机化学气相沉积(MOCVD)、通过氢化物气相外延生长(VHPE)、通过分子束外延生长(MBE)、通过阴极溅射沉积、通过外延侧向生长(ELOG)或悬空外延制造的。
26.一种用于制造特别用在光学、光电子学或电子学领域的外延生长层(6，6’)的外延生长支承衬底(9，9’)，其特征在于其至少包括：
-被称作“支承衬底”的第一衬底(1)，其包括一个将被称作“薄支承层”的薄层(13)与所述衬底(1)的剩余部分(11)划分开的脆弱区域(12)，和
-薄成核层(23)，其性质适合所述外延生长层(6，6’)的随后外延生长，所述成核层(23)直接或通过如介电材料的至少一层中间粘合材料(31，32)，粘合到所述支承膜(13)上。
27.按照权利要求26所述的外延生长支承衬底(9’)，其特征在于所述成核层(23)被精细成核层(5)覆盖。
28.按照权利要求26或27所述的外延生长支承衬底(9，9’)，其特征在于支承衬底(1)是由选自硅、蓝宝石、多晶碳化硅、6H或4H单晶碳化硅、氮化镓、氮化铝(AlN)和氧化锌(ZnO)的材料制成的。
29.按照权利要求26至28任一项所述的外延生长支承衬底(9，9’)，其特征在于成核层(23)是由选自氮化镓(GaN)、硅(Si)、碳化硅(SiC)、蓝宝石、金刚石、砷化镓(AsGa)和氮化铝(AlN)的材料制成的。
CNB2004800211755A 2003-07-24 2004-07-07 外延生长层的制造方法 Active CN100393922C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0309079A FR2857983B1 (fr) 2003-07-24 2003-07-24 Procede de fabrication d'une couche epitaxiee
FR0309079 2003-07-24

Publications (2)

Publication Number Publication Date
CN1826433A true CN1826433A (zh) 2006-08-30
CN100393922C CN100393922C (zh) 2008-06-11

Family

ID=33561071

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800211755A Active CN100393922C (zh) 2003-07-24 2004-07-07 外延生长层的制造方法

Country Status (10)

Country Link
US (2) US7601217B2 (zh)
EP (1) EP1660702B1 (zh)
JP (1) JP5031365B2 (zh)
KR (1) KR100825532B1 (zh)
CN (1) CN100393922C (zh)
AT (1) ATE373121T1 (zh)
DE (1) DE602004008941T2 (zh)
FR (1) FR2857983B1 (zh)
TW (1) TWI310795B (zh)
WO (1) WO2005014896A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925995A (zh) * 2008-01-21 2010-12-22 硅绝缘技术公司 在复合结构上制造外延生长层的方法
CN102792438A (zh) * 2010-03-18 2012-11-21 Soitec公司 精加工绝缘体上半导体型衬底的方法
CN104603929A (zh) * 2012-09-07 2015-05-06 Soitec公司 用于制造目的在于随后的分离的结构的工艺
CN104620368A (zh) * 2012-09-07 2015-05-13 Soitec公司 用于沿选择的界面分离至少两个衬底的方法
CN111868915A (zh) * 2018-03-29 2020-10-30 Soitec公司 制造用于生产三维集成结构的供体衬底的工艺及用于制造这种集成结构的工艺
CN112820634A (zh) * 2021-01-14 2021-05-18 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
DE102004061865A1 (de) * 2004-09-29 2006-03-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
WO2007074551A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
WO2008010771A1 (en) * 2006-07-20 2008-01-24 Agency For Science, Technology And Research Method for straining a semiconductor wafer and a wafer substrate unit used therein
US20080050889A1 (en) * 2006-08-24 2008-02-28 Applied Materials, Inc. Hotwall reactor and method for reducing particle formation in GaN MOCVD
US9059247B2 (en) * 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
FR2917232B1 (fr) 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2009063288A1 (en) * 2007-11-15 2009-05-22 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
FR2926674B1 (fr) 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
WO2009143026A2 (en) * 2008-05-17 2009-11-26 Astrowatt, Inc. Method of forming an electronic device using a separation technique
WO2009141724A1 (en) * 2008-05-23 2009-11-26 S.O.I.Tec Silicon On Insulator Technologies Formation of substantially pit free indium gallium nitride
CN102131957A (zh) * 2008-08-28 2011-07-20 硅绝缘体技术有限公司 基于紫外线吸收的监测器和对氯化物气流的控制
JP5115735B2 (ja) * 2008-09-04 2013-01-09 富士電機株式会社 炭化珪素半導体基板とその製造方法
JP4866935B2 (ja) * 2009-04-28 2012-02-01 株式会社沖データ 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
US8633097B2 (en) * 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
WO2011011764A2 (en) * 2009-07-23 2011-01-27 Gigasi Solar, Inc. Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
EP2599110A4 (en) 2009-07-28 2014-04-23 Gigasi Solar Inc SYSTEMS, METHODS AND MATERIALS, INCLUDING CRYSTALLIZATION OF LASER-REINFORCED LASER-REINFORCED SUBSTRATES, AND PRODUCTS OBTAINED THEREFROM
WO2011020124A2 (en) * 2009-08-14 2011-02-17 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
US20110165721A1 (en) * 2009-11-25 2011-07-07 Venkatraman Prabhakar Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
EP2330697A1 (en) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Semiconductor device having an InGaN layer
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US8536022B2 (en) * 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US8822817B2 (en) 2010-12-03 2014-09-02 The Boeing Company Direct wafer bonding
CN102610705A (zh) * 2011-01-24 2012-07-25 鸿富锦精密工业（深圳）有限公司 氮化镓基板的制作方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8735219B2 (en) * 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
FR2995446A1 (fr) * 2012-09-07 2014-03-14 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant au moins deux interfaces
CN104756245B (zh) * 2012-10-26 2017-09-22 Rfhic公司 具有提高的可靠性和工作寿命的半导体器件及其制造方法
US9252008B2 (en) * 2013-01-11 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
DE102013212173B4 (de) * 2013-06-26 2016-06-02 Robert Bosch Gmbh MEMS-Bauelement mit einer auslenkbaren Membran und einem feststehenden Gegenelement sowie Verfahren zu dessen Herstellung
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
EP3544065A1 (en) * 2015-06-19 2019-09-25 Qmat, Inc. Bond and release layer transfer process
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device
US10867834B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10186630B2 (en) * 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
FR3062398B1 (fr) * 2017-02-02 2021-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la croissance d'un film bidimensionnel de structure cristalline hexagonale
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
US10332876B2 (en) * 2017-09-14 2019-06-25 Infineon Technologies Austria Ag Method of forming compound semiconductor body
CN108365083B (zh) * 2018-02-07 2022-03-08 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
CN112018025A (zh) * 2019-05-31 2020-12-01 中国科学院上海微系统与信息技术研究所 Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
KR102447403B1 (ko) * 2020-06-30 2022-09-26 김승호 구조개선형 레이스웨이 조이너
FR3114910A1 (fr) * 2020-10-06 2022-04-08 Soitec Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
FR3114909B1 (fr) * 2020-10-06 2023-03-17 Soitec Silicon On Insulator Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
FR3116652A1 (fr) * 2020-11-26 2022-05-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un composant comprenant une couche en matériau monocristallin compatible avec des budgets thermiques élevés
TWI785763B (zh) * 2021-08-27 2022-12-01 合晶科技股份有限公司 複合基板及其製造方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121112A (en) * 1905-08-29 2000-09-19 Canon Kabushiki Kaisha Fabrication method for semiconductor substrate
JPS607720A (ja) * 1983-06-28 1985-01-16 Nec Corp エピタキシヤル成長方法
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5147808A (en) * 1988-11-02 1992-09-15 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
US5270246A (en) * 1991-06-18 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor multi-layer film and semiconductor laser
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
DE69331816T2 (de) * 1992-01-31 2002-08-29 Canon Kk Verfahren zur Herstellung eines Halbleitersubstrats
US5229305A (en) * 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5244817A (en) * 1992-08-03 1993-09-14 Eastman Kodak Company Method of making backside illuminated image sensors
US5310451A (en) * 1993-08-19 1994-05-10 International Business Machines Corporation Method of forming an ultra-uniform silicon-on-insulator layer
JPH1027893A (ja) * 1993-10-29 1998-01-27 Amer Fib Inc 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置
JP2980497B2 (ja) * 1993-11-15 1999-11-22 株式会社東芝 誘電体分離型バイポーラトランジスタの製造方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
US6809010B1 (en) * 1996-02-29 2004-10-26 Kyocera Corporation Sapphire single crystal, semiconductor laser diode using the same for substrate, and method for manufacturing the same
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JPH10223496A (ja) * 1997-02-12 1998-08-21 Ion Kogaku Kenkyusho:Kk 単結晶ウエハおよびその製造方法
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JP2002511831A (ja) * 1997-07-03 2002-04-16 シービーエル テクノロジーズ エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
US6540827B1 (en) * 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP4365920B2 (ja) * 1999-02-02 2009-11-18 キヤノン株式会社 分離方法及び半導体基板の製造方法
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
FR2798224B1 (fr) * 1999-09-08 2003-08-29 Commissariat Energie Atomique Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs.
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
FR2807074B1 (fr) * 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP3729065B2 (ja) * 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP4127463B2 (ja) * 2001-02-14 2008-07-30 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP4633962B2 (ja) * 2001-05-18 2011-02-16 日亜化学工業株式会社 窒化物半導体基板の製造方法
JP2003068654A (ja) * 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
JP2003095798A (ja) * 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
US20030230778A1 (en) * 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
FR2844634B1 (fr) * 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
ATE392712T1 (de) * 2004-11-19 2008-05-15 Soitec Silicon On Insulator Verfahren zur herstellung eines germanium-on- insulator-wafers (geoi)
CN101061571B (zh) * 2004-11-24 2010-05-05 住友化学株式会社 半导体层叠基板、其制造方法以及发光元件
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
US7361528B2 (en) * 2005-02-28 2008-04-22 Sharp Laboratories Of America, Inc. Germanium infrared sensor for CMOS imagers
US20070117350A1 (en) * 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925995A (zh) * 2008-01-21 2010-12-22 硅绝缘技术公司 在复合结构上制造外延生长层的方法
CN101925995B (zh) * 2008-01-21 2013-06-19 硅绝缘技术公司 在复合结构上制造外延生长层的方法
CN102792438A (zh) * 2010-03-18 2012-11-21 Soitec公司 精加工绝缘体上半导体型衬底的方法
CN102792438B (zh) * 2010-03-18 2014-10-22 Soitec公司 精加工绝缘体上半导体型衬底的方法
CN104603929A (zh) * 2012-09-07 2015-05-06 Soitec公司 用于制造目的在于随后的分离的结构的工艺
CN104620368A (zh) * 2012-09-07 2015-05-13 Soitec公司 用于沿选择的界面分离至少两个衬底的方法
CN104620368B (zh) * 2012-09-07 2016-12-07 Soitec公司 用于沿选择的界面分离至少两个衬底的方法
CN104603929B (zh) * 2012-09-07 2017-12-15 Soitec公司 用于制造目的在于随后的分离的结构的工艺
US10093086B2 (en) 2012-09-07 2018-10-09 Soitec Method for separating at least two substrates along a selected interface
CN111868915A (zh) * 2018-03-29 2020-10-30 Soitec公司 制造用于生产三维集成结构的供体衬底的工艺及用于制造这种集成结构的工艺
CN112820634A (zh) * 2021-01-14 2021-05-18 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN112820634B (zh) * 2021-01-14 2024-01-16 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Also Published As

Publication number Publication date
US8216368B2 (en) 2012-07-10
TWI310795B (en) 2009-06-11
TW200516180A (en) 2005-05-16
DE602004008941D1 (de) 2007-10-25
US20060076559A1 (en) 2006-04-13
ATE373121T1 (de) 2007-09-15
FR2857983A1 (fr) 2005-01-28
KR20060052881A (ko) 2006-05-19
WO2005014896A1 (en) 2005-02-17
US7601217B2 (en) 2009-10-13
DE602004008941T2 (de) 2008-05-08
KR100825532B1 (ko) 2008-04-25
CN100393922C (zh) 2008-06-11
EP1660702A1 (en) 2006-05-31
EP1660702B1 (en) 2007-09-12
JP2006528593A (ja) 2006-12-21
US20090321884A1 (en) 2009-12-31
FR2857983B1 (fr) 2005-09-02
JP5031365B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
CN1826433A (zh) 外延生长层的制造方法
CN100343424C (zh) 一种用于制造由单晶半导体材料制成的无支撑衬底的方法
CN1826434A (zh) 制造外延生长层的方法
CN1217381C (zh) 化合物半导体衬底及其制造方法
US7538010B2 (en) Method of fabricating an epitaxially grown layer
CN1541405A (zh) 一种特别适用于光学、电子学或光电子学器件的基片加工方法和由该方法获得的基片
CN100344004C (zh) GaN单晶衬底及其制造方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1036813C (zh) 半导体衬底及其制造方法
CN1612290A (zh) 半导体用氮化物衬底的制备方法及氮化物半导体衬底
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN1378238A (zh) 生长GaN晶体基片的方法和GaN晶体基片
CN1930674A (zh) 用于改进所剥离薄层质量的热处理
CN1882720A (zh) 通过在牺牲层上的异质外延制造包含ⅲ－氮化物的自承基材的方法
CN1528009A (zh) 可拆除基片或可拆除结构及其生产方法
CN1666330A (zh) 从包括缓冲层的晶片转移薄层
CN1830077A (zh) 通过共同注入和热退火获得质量改进的薄层的方法
CN1153264C (zh) 物体分离装置和方法以及半导体衬底制造方法
CN1902747A (zh) 具有确定热膨胀系数的衬底
CN1774798A (zh) 从不具有缓冲层的晶片形成松弛的有用层
CN1757115A (zh) Soi晶片及其制造方法
CN101035933A (zh) 含有Ga的氮化物半导体单晶、其制造方法以及使用该结晶的基片和器件
KR20140069633A (ko) 반도체 소자용 박막 접합 기판 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant