CN1828876A - 用于半导体模块中的热耗散的方法和装置 - Google Patents

用于半导体模块中的热耗散的方法和装置 Download PDF

Info

Publication number
CN1828876A
CN1828876A CNA2006100051259A CN200610005125A CN1828876A CN 1828876 A CN1828876 A CN 1828876A CN A2006100051259 A CNA2006100051259 A CN A2006100051259A CN 200610005125 A CN200610005125 A CN 200610005125A CN 1828876 A CN1828876 A CN 1828876A
Authority
CN
China
Prior art keywords
layer
metal
ground floor
radiator
device chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100051259A
Other languages
English (en)
Other versions
CN100433313C (zh
Inventor
H.·伯恩哈德·波格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1828876A publication Critical patent/CN1828876A/zh
Application granted granted Critical
Publication of CN100433313C publication Critical patent/CN100433313C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

本发明提供了一种用于耗散半导体器件芯片中的热量的结构和方法。介电材料(例如聚酰亚胺)的第一层形成在散热器(一般是Si)的前面上。形成通过所述第一层的多个开孔；所述开孔被填充金属(一般是铜)，从而形成通过第一层延伸的金属柱。在器件芯片的背面上形成第二金属层。然后在键合处理中键合第一层和第二层从而形成键合层，其中所述金属柱接触所述第二层。因而所述键合层提供从芯片到散热器的导热通路。

Description

用于半导体模块中的热耗散的方法和装置
技术领域
本发明涉及半导体器件制造，尤其涉及用于加速高性能的半导体器件中的热耗散的方法和结构。本发明更尤其涉及利用改进的热传导将散热芯片连接到器件芯片。
背景技术
半导体器件的性能不断提高，与此同时，在操作期间产生的过多热量也不断增加。随着单个器件的尺寸不断减小，在缩小的区域中产生更多的热量，热耗散问题已经成为影响器件性能的关键因素。
为了有效地冷却器件芯片，一般在器件芯片的背面连附一个散热器芯片。图1表示半导体模块的常规结构，其中器件芯片1(在其前表面附近具有在区域1a中制造的实际器件)面朝下并电连接到衬底2；若干个C4连接器3(受控压缩的芯片连接器)形成器件和衬底之间的互连。热传导材料层4被施加于器件芯片1的背面上；该层用于把散热器芯片5连附于器件芯片上。如图1所示，散热器芯片5一般比器件芯片1大。用于散热器芯片5的常规材料是SiC。
在层4中使用的用于连附散热器到芯片上的常规材料是热膏。热膏层的厚度一般为50-100φm。热膏的热导最好是0.05W/cmEC，其不允许从芯片到散热器的高效热传递。已使用焊料作为层4的替换材料；焊料比热膏具有较好的热导(大约0.2W/cmEC)，但是其物理性能使得其在器件制造中用于这个目的时没有吸引力。需要一种用于连附散热器芯片到器件芯片上的方法和结构，其中连附层4比热膏具有高得多的热导。此外，期望这种连附层的制造以及散热器与器件芯片的连接被容易地结合在常规器件制造工艺中。
发明内容
本发明通过提供一种使用包括平面铜膜和/或包括铜柱的膜的连附层将散热器连附到器件芯片上的处理，满足了上述需要。按照本发明，这是通过利用铜层涂覆芯片1和散热器5并把所述层键合在一起实现的。最好在这些铜层之间添加在其中形成铜柱的附加聚酰亚胺层。
按照本发明的第一个方面，提供一种用于耗散来自半导体器件芯片的热量的方法。在芯片的背面上形成第一金属(一般为铜)的第一层；在散热器(一般是Si或SiC)的前面上形成该金属的第二层。在所述第一层和/或所述第二层上形成不同金属(一般是Sn)的第三层。然后在键合处理中键合所述第一层、第二层和第三层，使所述第三层在所述第一层和第二层之间，从而形成包括所述第一金属和所述第二金属的合金的键合层。因而所述键合层提供从芯片到散热器的导热通路，其热导至少是1.0W/cmEC，高达4W/cmEC。所述合金一般是铜锡共晶合金，其在不大于大约400EC的温度下形成。
按照本发明的第二方面，提供用于耗散来自半导体器件芯片的热量的另一种方法。在散热器(一般是Si或SiC)的前面上形成介电材料(例如聚酰亚胺)的第一层。通过所述第一层形成多个开孔；所述开孔被填充金属(一般为铜)，从而形成通过所述第一层延伸的金属柱。在器件芯片的背面上形成用第二金属层。然后在键合处理中键合所述第一层和所述第二层，从而形成键合层，其中所述金属柱接触所述第二层。因而所述键合层提供从所述芯片到散热器的导热通路。可以在散热器的前面上形成另一金属层，使得所述金属柱在这些金属层之间延伸。另外，本方法可以被这样来实施：在器件芯片的背面上形成所述第一层，同时在散热器上形成所述第二层。
所述金属柱可以按照器件芯片的生热特性而设置。具体地说，这些柱可以被这样设置，使得在对应于以相对大的速率产生热量的器件芯片的区域(芯片的热点)的第一层中设置相对大面积密度的柱，或者设置较大的柱。
按照本发明的第三方面，提供一种用于耗散在半导体器件芯片中产生的热量的结构。所述结构包括散热器和在所述散热器的前面上设置的介电材料的第一层。所述第一层(一般是聚酰亚胺)具有在其中延伸的多个开孔；多个金属柱填充所述开孔并延伸通过所述第一层。在器件芯片的背面上设置第二层金属(一般是铜)。所述第一层和第二层在键合层中键合在一起，在所述键合层中所述金属柱接触所述第二层。因而所述键合层提供从芯片到所述散热器的导热通路。
附图说明
图1示意地表示包括使用热膏连附于器件芯片上的散热器的常规半导体器件模块；
图2A和2B表示按照本发明的第一实施例，通过键合覆盖金属层而连附散热器到器件芯片上的处理；
图3A表示按照本发明的第二实施例，具有聚酰亚胺膜的散热器，所述膜包括在其上形成的铜柱；
图3B表示模块中的器件芯片，其中所述器件芯片准备用于键合到图3A的散热器上；
图4表示按照本发明第二实施例，将图3A的散热器键合到图3B的器件芯片以形成半导体模块；
图5A和5B表示按照本发明用于从器件芯片的一个局部区域耗散热量的替换结构和方法；以及
图6表示按照本发明将图3A的散热器连接到器件芯片以形成半导体模块的另一种处理。
具体实施方式
本发明的处理使用有时被称为转移与连接(T&J，transfer-and-join)的方法，在这些实施例中，该方法可以使用标准技术来实施，例如在线后端(BEOL，back-end-of-the-line)器件处理中使用的光刻技术和金属淀积技术。散热器芯片最好是Si(或者具有适当性能的SiC)，以使在散热器芯片和器件芯片之间的热胀系数的差异最小。在单独的处理中，在器件芯片和散热器芯片的相对表面上配备键合层；然后在相对低的温度下(最多大约400EC)在键合处理中连附这些芯片。器件芯片和散热器芯片之间所得的连附层比常规热膏层更薄并具有较高的热导。键合层可以是平面铜膜和/或具有铜柱的聚酰亚胺，如下详述。
第一实施例：铜膜键合
在本发明的这个实施例中，器件芯片1的背面1b和散热器芯片5的前面5a的每一个被涂覆铜的覆盖平面模21、22(见图2A)。因为热耗散效率和键合层的厚度相反地相关，铜层21、22的每一个应当具有提供可靠键合的最小厚度。已经发现这个厚度大约为1.0φm。然后使相对的铜表面接触并在小于大约400EC的温度下键合。可以通过在一个铜层上淀积另一个金属层23来便于层21和22的铜对铜键合，因此在键合处理中层23位于铜层之间。在图2B中，示出了淀积在器件芯片上的层21上的金属层23。用于层23的优选的金属是Sn。在铜层之间放置金属层23允许形成共晶合金(例如Cn-Sn)，其有效地把层21，23和层22的接触区转换成单个键合层。在转让给本发明的同一受让人的美国专利6110806中，讨论了在膜键合中形成合金的一些细节，该专利的内容被包括在此作为参考。据估计这个键合层(铜锡合金)的热导大约是4W/cmEC，比热膏的热导至少大50倍。
使用覆盖膜来键合器件芯片和散热器芯片使得不需要光刻处理；因而本方法可以用相对低的成本来实施。不过，本领域技术人员显然可以看出，在覆盖金属膜的键合过程中，当把膜接触到一起时，在膜之间可能形成一些空隙。这将减少金属对金属键合的有效性。这个问题可以通过使用形成图案的铜柱的键合层来避免，如下所述。
第二实施例：形成图案的铜柱
在这个实施例中，在散热器芯片5的前面5a上形成聚酰亚胺膜31。优选地但不是必须的，表面5a首先被涂覆覆盖铜层22，在其上形成聚酰亚胺层31(图3A)。使用标准的光刻技术使聚酰亚胺层31形成图案，然后被蚀刻而形成通过层31的通孔，在每个通孔的底部露出底层材料(图3A，层22的铜)。然后在金属淀积处理中填充所述通孔而形成通过聚酰亚胺层延伸的铜柱32。聚酰亚胺层32的厚度一般大约为5φm或更小。散热器芯片上的铜柱图案使得所述铜柱处于具有和器件芯片的面积大致匹配的面积的阵列中。
制备具有形成在背面1b上的覆盖铜层21的器件芯片；铜层由暂时的绝缘膜35保护(图3B)直到芯片准备进行键合。在图3B中，示出了器件芯片1已经通过C4处理被连附于衬底2上，所述C4处理包括形成C4连接器3和未充满处38。(当然可以在器件芯片连接到衬底之前把其和散热器芯片键合在一起。如果在键合处理期间具有C4连接器可能压缩的危险，这是优选的。)图4表示键合处理的结果，其中散热器芯片5被键合到器件芯片1而形成一个完整的模块40。如图4所示，聚酰亚胺层31的顶面对着芯片1上的铜层21的上表面(在键合处理之前已经除去保护模35)。在键合处理中，聚酰亚胺层31粘附于铜层21，铜柱32与之接触。因而，由铜构成的多个热通路从器件芯片1通向散热器芯片5。在转让给本发明的同一个受让人的美国专利64444560(Pogge等人)中，讨论了在聚酰亚胺通孔中形成金属柱以及键合聚酰亚胺和金属层的一些细节，该专利的内容被包括在此作为参考。键合层的总厚度(在本实施例中包括层21，31和22)的范围一般为6-8φm。
应当理解，上述的方法可以在器件芯片和散热器芯片被颠倒的情况下实施；即，具有铜柱的聚酰亚胺膜可被形成在器件芯片的背面上(优选地在覆盖铜层上)，而制备在键合处理之前具有由绝缘层覆盖的覆盖铜层的散热器芯片。
值得注意，铜柱32的图案或尺寸不必是均匀的，而可以适应于器件芯片1的生热特性。例如，如图5A所示，在芯片1的有源器件区中的区域10可能具有以过高的速率产生热量的元件，从而在芯片上形成热点11。在热点上方的铜柱51可以用较高密度的图案来设置(即被设置具有相对大的面积密度)，以便在热点上提供较大的热耗散，如图5A所示。或者，如图5B所示，在热点上方的聚酰亚胺层中的开孔可被作得较大(开孔的数量和布置不变)，使得从热点导热的铜柱61比在器件芯片的其它位置的铜柱较大。应当理解，在每个方法中，使用导热的铜柱提供把热耗散集中于器件芯片上的特定区域的能力。
将铜柱32键合到器件芯片1背面上的铜层21可以通过形成金属合金被增强，如第一实施例中那样。图6表示键合层的结构，其中在键合处理之前在层21上淀积金属层63(例如Sn)。因而由层21和柱32中的铜以及层63的金属形成合金。键合层(包括层21，63，31和22)的总厚度不大于8φm。
本发明(其中使用铜层和铜柱把Si散热器芯片键合到器件芯片上)和常规的方法(其中通过热膏层把SiC散热器连接到器件芯片上)相比，在热耗散方面提供大的优点。铜的热导是4W/cmEC，大约是热膏的100倍。在本发明中键合层的厚度范围一般为6-8φm；比一般的热膏层大约薄10倍。此外，估计本发明的Si散热器的成本比常规的SiC散热器低10倍。此外，应当注意，通过使器件芯片和散热器之间的热胀系数的差最小，本发明的Si散热器芯片提供优于大多数常规的SiC散热器的优点。
还值得注意，本发明的散热器/器件芯片键合可以和一般使用的冷却液体兼容。因而，本发明的热耗散方法可用于空气冷却和液体冷却的芯片/模块系统。
虽然结合特定的优选实施例说明了本发明，显然，不脱离本发明的范围和构思，本领域技术人员可以作出许多改变、改型和替代物。因而，本发明旨在包括所有这些改变、改型和替代物，它们都落在本发明和下面的权利要求的范围和构思内。

Claims (28)

1.一种用于提供半导体器件芯片的热耗散的方法，所述器件芯片具有在其附近形成生热元件的前面并具有背面，所述方法包括以下步骤：
提供散热器；
在所述芯片的背面上形成第一金属的第一层；
在所述散热器的前面上形成所述第一金属的第二层；
在所述第一层和第二层的至少一个上形成和所述第一金属不同的第二金属的第三层；以及
在键合处理中键合所述第一层、第二层和第三层，其中所述第三层在所述第一层和所述第二层之间，从而形成包括所述第一金属和第二金属的合金的键合层，所述键合层提供从芯片到散热器的导热通路，其具有范围为大约1.0W/cmEC到大约4W/cmEC的热导。
2.如权利要求1所述的方法，其中所述第一金属是铜，第二金属是锡，所述键合步骤在不大于大约400EC的温度下进行，以形成铜和锡的共晶合金。
3.如权利要求1所述的方法，其中所述散热器是硅和碳化硅(SiC)之一。
4.一种用于提供半导体器件芯片的热耗散的方法，所述器件芯片具有在其附近形成生热元件的前面并具有背面，所述方法包括以下步骤：
提供散热器；
在(i)所述散热器的前面和(ii)所述器件芯片的背面之一上形成介电材料的第一层；
形成通过所述第一层的多个开孔；
利用金属填充所述开孔，从而形成通过所述第一层延伸的金属柱；
在未在其上形成所述第一层的(i)所述散热器的前面和(ii)所述器件芯片的背面之一上形成第二金属层；
在键合处理中键合所述第一层和所述第二层，从而形成键合层，其中所述金属柱接触所述第二层，所述键合层提供从芯片到散热器的导热通路。
5.如权利要求4所述的方法，其中所述介电材料是聚酰亚胺，所述金属是铜。
6.如权利要求4所述的方法，其中所述散热器是硅和碳化硅(SiC)之一。
7.如权利要求4所述的方法，其中所述键合处理在不大于大约400EC的温度下进行。
8.如权利要求4所述的方法，其中所述金属柱排列在阵列中，所述阵列具有和器件芯片的背面的面积一致的面积。
9.如权利要求4所述的方法，其中所述第一层形成在散热器的前面上，所述第二层形成在器件层的背面上。
10.如权利要求4所述的方法，其中所述第一层形成在器件层的背面上，所述第二层形成在散热器的前面上。
11.如权利要求4所述的方法，还包括在形成第一层之前形成和散热器的前面接触的第三金属层的步骤，使得随后在所述第三层上形成所述第一层，所述金属柱与所述第二层和第三层接触，所述键合层包括所述第一层、第二层和第三层。
12.如权利要求11所述的方法，其中所述金属是铜，所述键合层提供从芯片到散热器的导热通路，具有大约4W/cmEC的热导。
13.如权利要求4所述的方法，其中所述金属被表征为第一金属，该方法还包括在所述键合步骤之前在所述第二层上形成和所述第一金属不同的第二金属的第三层的步骤，使得在所述键合步骤期间，所述第三层位于所述第一层和所述第二层之间，其中所述键合步骤包括键合所述第一层、第二层和第三层以形成包括所述第一金属和所述第二金属的合金的键合层。
14.如权利要求13所述的方法，其中所述第一金属是铜，第二金属是锡，所述键合步骤在不大于大约400EC的温度下进行，以形成铜和锡的共晶合金。
15.如权利要求4所述的方法，其中按照器件芯片的生热特性而设置所述柱。
16.如权利要求4所述的方法，其中所述柱被这样设置，使得在对应于以较大的速率生热的器件芯片区域的第一层的区域内，设置相对较大面积密度的柱。
17.如权利要求4所述的方法，其中所述柱被这样设置在所述第一层内，使得具有相对较大横向尺寸的柱位于对应于以相对较大的速率生热的器件芯片区域的第一层区域内。
18.一种用于耗散半导体器件芯片中产生的热量的结构，所述器件芯片具有在其附近形成生热元件的前面并具有背面，所述结构包括：
散热器；
设置在所述散热器的前面上的介电材料的第一层，所述第一层具有通过其延伸的多个开孔；
填充所述开孔并通过所述第一层延伸的多个金属柱；以及
设置在器件芯片的背面上的第二金属层，
所述第一层和所述第二层在键合层中键合在一起，在所述键合层中金属柱接触所述第二层，所述键合层提供从芯片到散热器的导热通路。
19.如权利要求18所述的结构，其中所述介电材料是聚酰亚胺，所述金属是铜。
20.如权利要求18所述的结构，其中所述散热器是硅和碳化硅(SiC)之一。
21.如权利要求18所述的结构，其中所述金属柱排列在阵列中，所述阵列具有和器件芯片的背面的面积一致的面积。
22.如权利要求18所述的结构，还包括和所述散热器的前面接触的第三金属层，使得所述第一层位于所述第三层上，所述金属柱接触所述第二层和第三层，所述键合层包括所述第一层、第二层和第三层。
23.如权利要求18所述的结构，其中所述金属是铜，所述键合层提供从所述芯片到所述散热器的导热通路，其具有大约为4W/cmEC的热导。
24.如权利要求18所述的结构，其中所述金属被表征为第一金属，该结构还包括和所述第一金属不同的第二金属的第三层，所述第三层位于所述第一层和所述第二层之间，使得所述第一层、第二层和第三层键合在一起而形成键合层，所述键合层包括所述第一金属和所述第二金属的合金。
25.如权利要求24所述的结构，其中所述第一金属是铜，第二金属是锡，所述键合层包括铜和锡的共晶合金。
26.如权利要求18所述的结构，其中按照所述器件芯片的发热特性而设置所述金属柱。
27.如权利要求18所述的结构，其中所述柱被这样排列，使得在对应于以相对较大的速率生热的器件芯片区域的第一层中，设置相对较大面积密度的柱。
28.如权利要求18所述的结构，其中所述柱被这样设置在第一层中，使得具有较大横向尺寸的柱位于对应于以相对较大的速率生热的器件芯片区域的第一层区域内。
CNB2006100051259A 2005-01-14 2006-01-12 用于半导体模块中的热耗散的方法和装置 Expired - Fee Related CN100433313C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/905,643 US7049695B1 (en) 2005-01-14 2005-01-14 Method and device for heat dissipation in semiconductor modules
US10/905,643 2005-01-14

Publications (2)

Publication Number Publication Date
CN1828876A true CN1828876A (zh) 2006-09-06
CN100433313C CN100433313C (zh) 2008-11-12

Family

ID=36423818

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100051259A Expired - Fee Related CN100433313C (zh) 2005-01-14 2006-01-12 用于半导体模块中的热耗散的方法和装置

Country Status (4)

Country Link
US (1) US7049695B1 (zh)
JP (1) JP4823676B2 (zh)
CN (1) CN100433313C (zh)
TW (1) TWI366253B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243668A (zh) * 2010-05-12 2011-11-16 北京师范大学 可热扩展的三维并行散热集成方法:用于大规模并行计算的片上系统关键技术
CN104201157A (zh) * 2014-08-08 2014-12-10 武汉新芯集成电路制造有限公司 混合键合工艺中的半导体散热结构和方法
CN104241202A (zh) * 2014-08-28 2014-12-24 武汉新芯集成电路制造有限公司 一种集成功率器件与控制器件的工艺
WO2019141161A1 (zh) * 2018-01-19 2019-07-25 华为技术有限公司 一种晶圆封装器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7377811B2 (en) * 2006-08-29 2008-05-27 International Business Machines Corporation Method and apparatus for associating a cable with an electronic device and improving electromagnetic compatability shielding between the cable and the electronic device
US7816231B2 (en) * 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
US7687923B2 (en) * 2007-08-08 2010-03-30 Advanced Chip Engineering Technology Inc. Semiconductor device package having a back side protective scheme
CN104409421B (zh) * 2014-11-05 2017-05-31 武汉新芯集成电路制造有限公司 一种垂直型沟道存储器件和控制器件的集成工艺
WO2017060224A1 (de) * 2015-10-07 2017-04-13 Ceramtec Gmbh Zweiseitig gekühlter schaltkreis
JP6686499B2 (ja) * 2016-02-12 2020-04-22 株式会社村田製作所 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法
KR20200140654A (ko) 2019-06-07 2020-12-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171744A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置及びその製造方法
JPH03209751A (ja) * 1990-01-11 1991-09-12 Fujitsu Ltd 半導体装置の冷却方法および構造
JPH10107190A (ja) * 1996-10-01 1998-04-24 Tonen Corp 半導体パッケージ
JP2000223627A (ja) * 1999-01-29 2000-08-11 Nec Corp フリップチップパッケージ
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
TW579555B (en) * 2000-03-13 2004-03-11 Ibm Semiconductor chip package and packaging of integrated circuit chip in electronic apparatus
JP2002009194A (ja) * 2000-06-26 2002-01-11 Kyocera Corp 半導体素子搭載用基板
US6477054B1 (en) * 2000-08-10 2002-11-05 Tektronix, Inc. Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via
US6444560B1 (en) * 2000-09-26 2002-09-03 International Business Machines Corporation Process for making fine pitch connections between devices and structure made by the process
JP2003021477A (ja) * 2001-07-10 2003-01-24 Toshiba Corp 熱交換器およびその製造方法
JP2003156774A (ja) * 2001-11-20 2003-05-30 Matsushita Electric Ind Co Ltd 短波長レーザー光源
JP3813540B2 (ja) * 2002-05-28 2006-08-23 富士通株式会社 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
US7067903B2 (en) * 2002-11-07 2006-06-27 Kabushiki Kaisha Kobe Seiko Sho Heat spreader and semiconductor device and package using the same
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243668A (zh) * 2010-05-12 2011-11-16 北京师范大学 可热扩展的三维并行散热集成方法:用于大规模并行计算的片上系统关键技术
CN104201157A (zh) * 2014-08-08 2014-12-10 武汉新芯集成电路制造有限公司 混合键合工艺中的半导体散热结构和方法
CN104201157B (zh) * 2014-08-08 2017-12-19 武汉新芯集成电路制造有限公司 混合键合工艺中的半导体散热结构和方法
CN104241202A (zh) * 2014-08-28 2014-12-24 武汉新芯集成电路制造有限公司 一种集成功率器件与控制器件的工艺
CN104241202B (zh) * 2014-08-28 2017-05-31 武汉新芯集成电路制造有限公司 一种集成功率器件与控制器件的工艺
WO2019141161A1 (zh) * 2018-01-19 2019-07-25 华为技术有限公司 一种晶圆封装器件
CN110060961A (zh) * 2018-01-19 2019-07-26 华为技术有限公司 一种晶圆封装器件
US11430760B2 (en) 2018-01-19 2022-08-30 Huawei Technologies Co., Ltd. Chip package device

Also Published As

Publication number Publication date
JP4823676B2 (ja) 2011-11-24
US7049695B1 (en) 2006-05-23
CN100433313C (zh) 2008-11-12
JP2006196885A (ja) 2006-07-27
TW200631136A (en) 2006-09-01
TWI366253B (en) 2012-06-11

Similar Documents

Publication Publication Date Title
CN100433313C (zh) 用于半导体模块中的热耗散的方法和装置
US10586785B2 (en) Embedded graphite heat spreader for 3DIC
US7535109B2 (en) Die assembly having electrical interconnect
US7649249B2 (en) Semiconductor device, stacked structure, and manufacturing method
US8264085B2 (en) Semiconductor device package interconnections
US8217509B2 (en) Semiconductor device
US8729690B2 (en) Assembly having stacked die mounted on substrate
US7847415B2 (en) Method for manufacturing a multichip module assembly
US9472483B2 (en) Integrated circuit cooling apparatus
US4692839A (en) Multiple chip interconnection system and package
JP3671457B2 (ja) 多層基板
US7421778B2 (en) Method of making an electronic assembly
EP0908952A2 (en) Chip-on-chip IC packages
US20070252287A1 (en) Integrated electronic chip and interconnect device and process for making the same
CN103620772A (zh) 具有堆叠的面朝下连接的裸片的多芯片模块
CN104051376A (zh) 功率覆盖结构及其制作方法
JPH10510096A (ja) 順応性熱コネクタ、その製造および使用方法並びにその集成体
CN105895623B (zh) 用于半导体封装件的衬底设计及其形成方法
US9184112B1 (en) Cooling apparatus for an integrated circuit
US6710443B1 (en) Integrated circuit providing thermally conductive structures substantially horizontally coupled to one another within one or more heat dissipation layers to dissipate heat from a heat generating structure
JPH01258458A (ja) ウェーハ集積型集積回路
JP2004087700A (ja) 半導体装置およびその製造方法
JPH05218226A (ja) 多層配線基板
TWI220305B (en) 3-dimensional chip stacking packaging structure with heat conduction gain
US20030151132A1 (en) Microelectronic die providing improved heat dissipation, and method of packaging same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171121

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171121

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20200112