CN1828903A - 存储装置以及其制造方法 - Google Patents

存储装置以及其制造方法 Download PDF

Info

Publication number
CN1828903A
CN1828903A CN200610006976.5A CN200610006976A CN1828903A CN 1828903 A CN1828903 A CN 1828903A CN 200610006976 A CN200610006976 A CN 200610006976A CN 1828903 A CN1828903 A CN 1828903A
Authority
CN
China
Prior art keywords
phenyl
insulant
amino
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610006976.5A
Other languages
English (en)
Other versions
CN100539156C (zh
Inventor
浅见良信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1828903A publication Critical patent/CN1828903A/zh
Application granted granted Critical
Publication of CN100539156C publication Critical patent/CN100539156C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

本发明的目的是在安装在以RFID为典型的半导体装置中的存储元件中，提供减少制造步骤以实现低成本化的存储元件和具有该存储元件的存储电路。本发明是具有有机化合物的存储元件，该有机化合物夹在电极之间，其中，将与控制该存储元件的半导体元件连接的电极用作该存储元件的电极。此外，由于将形成在绝缘表面上的极薄的半导体膜用作该存储元件，从而，可以实现低成本化。

Description

存储装置以及其制造方法
技术领域
本发明涉及具有有机化合物的存储元件、具有该存储元件的存储装置以及其制造方法。
背景技术
目前，作为认识、鉴别事物和人的技术，正在对RFID(射频识别系统)进行研究开发。这种RFID被利用于防止伪造有价证券和个人识别，其用途被认为非常广泛。
现有的RFID采用由硅片形成的IC(集成电路)芯片，以形成诸如ROM和RAM之类的存储电路以及CPU等控制电路(参照专利文献1)。
(专利文献1)日本专利特开No.2000-20665(图2)
像这样，在RFID中的由硅片形成的芯片是非透明的。并且，虽然为了提高抗冲击性而有减小芯片尺寸的倾向，然而没有对薄型化进行研讨，从而如果用于识别有价证券和个人而安装该芯片，在很多情况下很显眼。
对这种RFID在产品标记方面的用途也正在进行研讨，而且要求可以实现一次性使用程度的低成本化。因此，现在在从一块具有圆形状的硅片母体得到多块芯片的情况下制造芯片，然而对提高抽取的效率以实现低成本化已经接近极限。
于是本发明的目的是提供存储元件和具有该元件的存储电路，其中，所述存储元件通过减少制造步骤以实现低成本化。此外，本发明的另一目的是提供具有该电路的存储元件和具有该存储元件的半导体装置。
发明内容
鉴于上述目的，本发明提供具有有机化合物的存储元件，该有机化合物夹在电极之间，其中将与控制该存储元件的半导体元件连接的电极，也就是源极或漏极用作该存储元件的底部电极。为此，不需要用于存储元件的电极，而可以减少步骤。
此外，存储元件所具有的绝缘物形成在开口中，其中所述开口用于形成与半导体元件电连接的电极。为此，为了分别制作有机化合物所需的绝缘膜，所谓的分隔层就不需要形成。
再者，本发明由于采用形成在绝缘表面上的极薄的半导体膜，从而可以实现低成本化。绝缘表面指的是除了硅片以外的诸如玻璃衬底或塑料等合成树脂衬底上的表面。
以下说明本发明的具体方式。
本发明的存储装置包括半导体膜、绝缘膜、导电膜、绝缘物以及上部电极。所述半导体膜具有形成在绝缘表面上的杂质区；所述绝缘膜与半导体膜接触，并且在杂质区上形成开口；所述导电膜在开口中形成，并且用作与杂质区电连接的源极或漏极以及底部电极；所述绝缘物在开口中的导电膜上形成；所述上部电极在绝缘物上形成。
根据本发明的另一方式的存储装置包括半导体膜、第一绝缘膜、第一导电膜、第二绝缘膜、第二导电膜、绝缘物以及上部电极。所述半导体膜具有形成在绝缘表面上的杂质区；所述第一绝缘膜与半导体膜接触，并且在杂质区上形成第一开口；所述第一导电膜在第一开口中形成，并且用作与杂质区电连接的源极或漏极；所述第二绝缘膜覆盖导电膜的端部而形成，并且在杂质区上形成第二开口；所述第二导电膜与第一导电膜连接，并且用作底部电极；所述绝缘物在第一和第二开口中的第二导电膜上形成；所述上部电极在绝缘物上形成。
在本发明中，绝缘物由依光学作用或热作用改变其性质并且可以使底部电极和上部电极彼此短路的材料形成。该绝缘物的膜厚度为5nm至100nm，优选为10nm至60nm，以便依光学作用或热作用来改变其性质。此外，在有机化合物材料用作绝缘物的情况下，其玻璃转移温度为80℃至300℃，优选为100℃至250℃。
本发明的存储装置的制造方法包括以下步骤：在绝缘表面上的半导体膜中形成杂质区；形成绝缘膜以与半导体膜接触；在绝缘膜中形成开口，以便使杂质区露出；在开口中形成导电膜，该导电膜用作与杂质区电连接的源极或漏极以及底部电极；在导电膜上形成绝缘物；以及在绝缘物上形成上部电极。
根据本发明的另一方式的存储装置的制造方法包括以下步骤：在绝缘表面上的半导体膜中形成杂质区；形成绝缘膜以与半导体膜接触；在绝缘膜中形成开口，以便使杂质区露出；在开口中形成导电膜，该导电膜用作与杂质区电连接的源极或漏极以及底部电极；在导电膜上形成绝缘物；在绝缘物上形成上部电极；以及对导电膜和绝缘膜进行表面改性。
根据本发明的另一方式的存储装置的制造方法包括以下步骤：在绝缘表面上的半导体膜中形成杂质区；形成绝缘膜以与半导体膜接触；在绝缘膜中形成开口，以便使杂质区露出；在开口中形成导电膜，该导电膜用作与杂质区电连接的源极或漏极以及底部电极；在导电膜上形成绝缘物；在绝缘物上形成上部电极；以及对导电膜通过溅射法进行表面改性。
如上所述，由于形成极薄的绝缘物，从而可通过进行表面改性，提高绝缘物的粘附性。
根据本发明的另一方式的存储装置的制造方法包括以下步骤：在绝缘表面上的半导体膜中形成杂质区；形成绝缘膜以与半导体膜接触；在绝缘膜中形成开口，以便使杂质区露出；在开口中形成导电膜，该导电膜用作与杂质区电连接的源极或漏极以及底部电极；在导电膜上形成绝缘物；在绝缘物上形成上部电极；以及在只对形成在开口周围的导电膜上面进行表面改性之后，通过液滴喷射法形成绝缘物。
本发明提供一种存储元件和具有该元件的存储电路，所述存储元件由于不需要用于存储的电极而减少制造步骤，以实现低成本化。
附图说明
图1A至1D是示出存储元件的制造步骤的图；
图2A和2B是示出存储元件的制造步骤的俯视图；
图3是示出存储元件的制造步骤的图；
图4是示出存储元件的制造步骤的俯视图；
图5A和5B是示出存储元件的制造步骤的图；
图6A和6B是示出存储元件的制造步骤的图；
图7A至7C是示出存储元件的制造步骤的图；
图8是示出存储元件的制造步骤的图；
图9是示出存储元件的制造步骤的图；
图10是示出存储装置的结构的图；
图11是示出写入电路的结构的图；
图12是示出读取电路的结构的图；
图13A和13B是示出存储元件的电路结构的图；
图14是示出半导体装置的结构的图；
图15是示出存储元件的I-V特性的图；
图16A和16B是示出存储元件的制造步骤的俯视图。
本发明的选择图为图1
具体实施方式
下面，将参照附图说明本发明的实施方式。但是，本发明可能通过多种不同的方式来实施，所属领域的普通人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。再者，在说明本实施方式的全部附图中相同的符号用于相同的部分或具有相同功能的部分，省略其重复说明。
实施方式1
在本实施方式中，说明存储元件的制造步骤。
如图1A所示，在具有绝缘表面的衬底100上形成基膜101。作为衬底100，可以采用诸如钡硼硅酸盐玻璃或铝硼硅酸盐玻璃等的玻璃衬底、石英衬底、或不锈(SUS)衬底等。此外，由诸如以PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)以及PES(聚醚砜)为典型的塑料或丙烯酸等的柔性合成树脂构成的衬底与其它衬底相比，尽管具有更低的热阻，然而在制造步骤中当塑料或柔性合成树脂所构成的衬底可以抵抗处理温度时，可以采用塑料或柔性合成树脂衬底。
为了防止含有在衬底100中的诸如Na等的碱金属或碱土金属扩散进入到半导体膜中从而对半导体元件的特性产生不利影响，而提供了基膜101。因此，基膜101由诸如氧化硅、氮化硅、氮氧化硅之类的能够防止碱金属或碱土金属扩散进入半导体膜中的绝缘膜构成。
当采用诸如玻璃衬底、不锈衬底或塑料衬底之类的含有或多或少的碱金属或碱土金属的衬底时，为了防止杂质的扩散，形成基膜是很有效的。另一方面，当采用石英衬底等时，由于杂质的扩散不会造成很大的问题，从而基膜无须形成。
接下来，在基膜101上形成非晶半导体膜。作为非晶半导体膜，除了硅以外，硅锗也可以采用。在采用硅锗时，锗的浓度优选为大约0.01至4.5原子％。在实施方式中，采用66nm的以硅为主要成分的半导体膜(也称为非晶体硅膜或非晶体硅)。
接下来，使非晶半导体膜结晶化，以形成晶体半导体膜。可以采用加热炉、激光辐射、或灯发出的光的辐射(称为灯退火)或者组合它们进行结晶化。
例如，通过将金属元素添加到非晶半导体膜中，并且利用加热炉进行热处理以形成晶体半导体膜。因为可以在低温下进行结晶化，所以优选添加金属元素。在此，添加指在非晶半导体膜的表面上形成金属元素，以便至少促进非晶半导体膜的结晶化。例如，所述的添加包括在非晶半导体膜上通过旋涂法或浸渍法之类的涂敷法来涂敷Ni溶液(包括水溶液和乙酸溶液)，以形成含有Ni的膜(但是，因为非常薄，也有这样的情况，就是作为膜不能观察到的情况)。此时为了将溶液铺展到非晶半导体膜的整体表面，优选改善非晶半导体膜的表面的润湿性。例如，可通过在氧气氛中进行UV光照射、热氧化法、含羟基臭氧水或过氧化氢溶液的处理等形成1nm至5nm的氧化膜，来改善润湿性。
然后，以500至550℃的温度将非晶半导体膜加热2至20小时，使非晶半导体膜结晶化，以形成晶体半导体膜。此时，优选逐渐改变加热温度。此外，通过低温热处理步骤，由于非晶半导体膜中的氢等被释放出来，从而可以降低在结晶化步骤中的膜的粗糙度，即可以进行所谓的除氢处理。例如，可以利用竖炉在500℃的温度下加热1小时之后，在550℃的温度下进行4小时的热处理，以进行结晶化。
像这样，当利用金属元素进行了结晶化时，要进行吸气步骤，以便将金属元素降低或除去。例如，通过形成非晶半导体膜作为吸气槽，然后加热，可以俘获金属元素。
随后，在氮气氛中在550℃的温度下进行4小时的热处理，以将金属元素降低或除去。然后，由氢氟酸等将当了吸气槽的非晶半导体膜和氧化膜除去，以能够得到晶体半导体膜，在该晶体半导体膜中金属元素被降低或除去了。
进行结晶化的另一方法有向非晶半导体膜照射激光(激光束)的方法。作为这种激光，可以采用Ar激光、Kr激光、受激准分子激光、YAG激光、Y2O3激光、YVO4激光、YLE激光、YAIO3激光、玻璃激光、红宝石激光、翠绿宝石激光、Ti：蓝宝石激光、铜蒸气激光、或金蒸气激光中的一种或多种。可以采用激光振荡，其包括连续振荡(也称为CW激光)和脉冲振荡(也称为脉冲激光)。再者，激光的基波或该基波的第二高次谐波到第四高次谐波的激光可以被单独地或组合地照射。
激光光束轮廓的形状优选为线状，以便提高通过量。此外，优选照射对半导体膜的入射角为θ(0°＜θ＜90°)的激光。这是因为可以防止激光的干扰。
如图1A所示，将如上所述那样形成的晶体半导体膜加工(也称为图案形成)为预定的形状，以形成岛状半导体膜102。当进行图案形成时，通过在晶体半导体膜上涂敷光致抗蚀剂来曝光预定的掩膜形状，以形成掩膜。使用该掩膜，可通过干蚀法形成晶体半导体膜的图案。
随后，形成栅绝缘膜104，以便覆盖半导体膜102。栅绝缘膜104可以是单层或叠层。无机材料和有机材料两者都可以用作成为栅绝缘膜104的绝缘材料，例如可以采用氧化硅、氮化硅或氧氮化硅。在形成栅绝缘膜104之前，优选由氢氟酸等洗涤岛状半导体膜的表面。这是因为半导体膜和栅绝缘膜的界面污染会影响到薄膜晶体管的电特性。为此，可以在将半导体膜和栅绝缘膜不暴露大气中而连续形成之后，将半导体膜和栅绝缘膜同时图案形成为预定的形状。
在半导体膜102上形成成为栅极105的导电膜，其间插有栅绝缘膜104。栅极105可以是单层或叠层。此外，栅极105的端部可以具有锥形。选自Ta、W、Ti、Mo、Al和Cu中的元素或以所述元素为主要成分的合金材料或者化合物材料可以用作成为栅极105的导电膜。
栅极105用作掩膜，以自对准方式形成杂质区103。在形成n型薄膜晶体管时，通过掺杂磷化氢(PH3)形成添加了磷(P)的杂质区。在形成p型薄膜晶体管时，通过掺杂乙硼烷(B2H6)形成添加了硼(B)的杂质区。
杂质区103可以根据杂质浓度分为高浓度杂质区或低浓度杂质区。例如，在栅极105的锥形部的下面，由于杂质元素的添加量少，从而形成低浓度杂质区，而在没有栅极105的区域可以形成高浓度杂质区。栅极与杂质区的一部分重叠的结构称作GOLD(栅极重叠漏极，Gate Overlapped Drain)结构。
此外，也可以采用在栅极105的侧面形成绝缘物的结构，所谓的偏移结构。在偏移结构中，可以依绝缘物的宽度设定沟道形成区和杂质区103之间的距离。
形成第一绝缘膜106，以便覆盖栅绝缘膜104和栅极105。第一绝缘膜可以由氧化硅、氮化硅或氧氮化硅中的任一材料构成。尤其是，因为第一绝缘膜优选为含有氢的绝缘膜，所以最好通过CVD法形成。
随后，优选进行热处理，以便使杂质区103活性化。例如，用加热炉在氮气氛中加热到400℃至550℃来进行热处理。因此，可以由来自第一绝缘膜106的氢降低半导体膜102的悬空键等。
如图1B所示，形成第二绝缘膜108以覆盖第一绝缘膜106。通过形成第二绝缘膜108可以改善平坦性。有机材料或无机材料可以用作第二绝缘膜108。作为有机材料，可以采用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯、硅氧烷或聚硅氮烷。硅氧烷由硅(Si)和氧(O)的键构成其骨架结构，且至少含有氢的有机基(诸如烷基、芳香碳化氢)用作取代基。作为取代基，也可以采用氟代基。或者，作为取代基，还可以采用至少含有氢的有机基和氟代基。通过将含有具有硅(Si)和氮(N)键的聚合物材料的液体材料用作开始材料，形成聚硅氮烷。作为无机材料，可以采用氧化硅、氮化硅或氧氮化硅等。此外，第二绝缘膜108可以采用单层结构或叠层结构。尤其是，当采用有机材料形成第二绝缘膜时，改善了平坦性，然而有机材料吸收湿气和氧气。为了防止有机材料吸收湿气和氧气，优选采用在有机材料上形成有无机材料的叠层结构。
随后，在栅极绝缘膜104中、第一绝缘膜106中以及第二绝缘膜108中形成开口，即接触孔110。可以通过干蚀刻法或湿蚀刻法形成接触孔110。只要是在形成接触孔110时能够使栅绝缘膜104、第一绝缘膜106以及第二绝缘膜108与半导体膜102获得选择比的腐蚀剂，就可以用于这种蚀刻法。此时，在接触孔110周围的第二绝缘膜108的端部优选具有圆度。由此，可以防止其次形成的导电膜破裂。
本发明因为是利用在接触孔110内部形成存储元件，所以将设定接触孔的直径、深度以及圆锥的角度等。例如，要形成存储元件一侧的接触孔110的直径比不形成存储元件一侧的接触孔的直径设定得更大。例如，将其直径设定为1μm至3μm。
随后，在接触孔110中形成成为电极109的导电膜。电极109可以采用单层结构或叠层结构。作为导电膜，可以采用铝(Al)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)的元素或这种元素的合金。此外，氧化铟锡(ITO)、含氧化硅的氧化铟锡以及含有2至20％的氧化锌的氧化铟等透光材料可以用作导电膜。这种导电膜通过溅射法、液滴喷射法等来形成，然后通过图案化形成为预定的形状而成为电极109。与杂质区103连接的电极109用作源极或漏极，并且用作存储元件的底部电极。本发明由于无须重新形成用作底部电极的导电膜，从而可以减少制作步骤以实现低成本化。
图2A示出到这儿的步骤的俯视图。从图2A中清楚地看到，半导体膜102可以被图案形成为长方形，以便确保在要形成存储元件一侧的接触孔110的直径设置为大。如图2A所示，通过图案形成导电膜，也同时形成与电极连接的布线。例如，形成栅极105的同时形成字线。来自控制电路的选择信号输入到该字线。形成源极和漏极的同时形成信号线。
根据上述步骤完成直到形成源极和漏极的步骤，以可以完成薄膜晶体管107。
如图1C所示，在接触孔110中形成构成存储元件的绝缘物112。绝缘物112的厚度为5nm至100nm，优选为10nm至60nm。
绝缘物112可以由无机材料或有机材料形成。此外，可以采用这些材料通过汽相淀积法、旋涂法或液滴喷射法等形成绝缘物112。依光学作用或热作用等改变其性质的材料可以用作绝缘物112。例如，可以采用这种材料：依焦耳热所引起的溶解和绝缘击穿等改变其性质，以可以使用作底部电极的电极109和随后形成的上部电极短路。
氧化硅、氮化硅或氧氮化硅等用作无机材料。即使是这种无机材料，由于通过控制其厚度来引起绝缘击穿，从而可以使底部电极和上部电极短路。
作为有机材料，可以采用芳香族胺类(即，具有苯环-氮键)的化合物，诸如4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(简称：α-NPD)、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(简称：TPD)、4，4’，4”-三(N，N-二苯基-氨基)-三苯胺(简称：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(简称：MTDATA)以及4，4’-二(N-(4-(N，N-二-m-甲苯氨基)苯基)-N-苯基氨基)联苯(简称：DNTPD)等、聚乙烯咔唑(简称：PVK)、酞花青染料(简称：H2Pc)以及铜酞花青染料(简称：CuPc)和酞青氧钒(简称：VOPc)等酞花青染料化合物。这些材料是具有高空穴传输性的物质。
此外，作为有机化合物的材料，也可以采用由具有喹啉骨架或苯并喹啉骨架的金属络合物等构成的材料，诸如三(8-羟基喹啉)铝(简称：Alq3)、三(4-甲基-8-羟基喹啉)铝(简称：Almq3)、二(10-羟基苯并[h]-喹啉)铍(简称：BeBq2)、二(2-甲基-8-羟基喹啉)-4-苯基苯酚-铝(简称：BAlq)等以及具有恶唑系统或噻唑系统的配位体的金属络合物等的材料，诸如二[2-(2-羟苯基)-苯并恶唑醇合]锌(简称：Zn(BOX)2)和二[2-(2-羟苯基)-苯并噻唑醇合]锌(简称：Zn(BTZ)2)等。这些材料是具有高电子传输性的材料。
因为上述有机物依热作用等改变其性质，所以将玻璃转变温度(Tg)设定为80℃至300℃，优选为100℃至250℃。
另外，除了金属络合物以外，还可以采用化合物等，诸如2-(4-联苯基)-5-(4-三元胺-叔丁基苯基)-1，3，4-噁二唑(简称：PBD)、1，3-二[5-(p-三元胺-对叔丁基苯基)-1，3，4-噁二唑-2-基]苯(简称：OXD-7)、3-(4-三元胺-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(简称：TAZ)、3-(4-三元胺-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(简称：p-EtTAZ)、菲绕啉(bathophenanthroline)(简称：BPhen)、浴铜灵(bathocuproin)(简称：BCP)等。
作为单层结构或与上述材料的叠层结构中的一种，可以采用发光材料，诸如4-二氰基亚甲基-2-甲基-6-(1，1，7，7-四甲基久洛尼定-9-enyl)4H-吡喃(简称：DCJT)、4-二氰基亚甲基-2-t-丁基-6-(1，1，7，7-四甲基久洛尼定-9-enyl)4H-吡喃、吡啶醇、2，5-二氰基-1，4-二(10-甲氧基-1，1，7，7-四甲基久洛尼定-9-enyl)苯、N，N’-二甲基喹吖啶酮(简称：DMQd)、香豆素6、香豆素545T、三(8-喹啉醇合)铝(简称：Alq3)、9，9’-铋蒽基、9，10-二苯基蒽(简称：DPA)或9，10-二(2-萘基)蒽(简称：DNA)、2，5，8，11-三-t-丁基二萘嵌苯(简称：TBP)等。
作为当分散上述发光材料而构成层时的母体材料，可以采用蒽衍生物、咔唑衍生物、以及金属络合物等；蒽衍生物有9，10-二(2-萘基)-2-三元胺-丁基蒽(简称：t-BuDNA)等；咔唑衍生物有4，4’-二(N-咔唑基)联苯(简称：CBP)等；金属络合物有二[2-(2-羟基苯基)吡啶醇]锌(简称：Znpp2)、二[2-(2-羟基苯基)苯并恶唑]锌(简称：ZnBOX)等。此外，还可以采用三(8-喹啉醇合)铝(简称：Alq3)、9，10-二(2-萘基)蒽(简称：DNA)以及二(2-甲基-8-喹啉醇合)-4-苯基苯酚盐-铝(简称：BAlq)等。
另外，也可以采用使金属氧化物与上述有机材料或发光材料同时存在的材料。金属氧化物与上述有机材料或发光材料同时存在的材料包括将其材料混合的状态或层叠的状态。具体地说，其状态指通过使用复数蒸发源的共同沉积法形成的状态。
在使金属氧化物与具有高空穴传输性的物质同时存在时，氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪或氧化钽可以用作该金属氧化物。
在使金属氧化物与具有高电子传输性的物质同时存在时，氧化锂、氧化钙、氧化钠、氧化钾或氧化镁可以用作该金属氧化物。
由于依光学作用或热作用改变其性质的材料可以用作绝缘物112，从而也可以采用共轭高分子，例如，在该共轭高分子中掺杂有通过吸收光来产生酸的化合物(光酸发生剂)。作为共轭高分子，可以采用聚乙炔类、聚对苯乙烯类、聚噻吩类、聚苯胺类以及聚对苯撑乙炔类等。此外，作为光酸发生剂，可以采用芳基锍盐、芳基碘盐、o-硝基苄基甲苯磺酸盐、芳基砜酸p-硝基苄基酯、磺酰乙酰苯类以及Fe-丙二烯复合体PF6盐等。
图2B示出形成有该绝缘物112的状态的俯视图。如图2B所示，绝缘物112可以在全部面积上形成，然而，也可以选择性地形成在接触孔110区域中，以便覆盖底部电极。这是因为本发明的技术要点在于将存储元件形成在接触孔110区域中，只要底部电极和上部电极没有短路，就可以用作存储元件。
在本实施方式中，虽然着眼于接触孔110来说明，然而也可以使用另一接触孔形成存储元件。
随后形成成为上部电极113的导电膜以覆盖绝缘物112。可以用与电极109同样方法来形成该导电膜，然而不必用同一材料和同一步骤形成。上部电极113与控制电路电连接，可以由该控制电路基于绝缘物112的状态的改变进行存储元件的写入操作或读取操作。具体地说，存储元件可以具有两种状态，就是底部电极和上部电极没有短路的状态(称为初始状态)或其两个电极短路的状态(称为短路状态)。存储元件根据其状态可以具有“0”或“1”的信息。在短路状态下，上部电极和底部电极除了在接触孔的底部短路以外，还可以在接触孔的侧面或上面短路。在接触孔的侧面或侧面和上面的边界区，上部电极和底部电极可以容易地短路，因为在这些区域当形成绝缘物时其厚度一般形成得比较薄。
图15示出存储元件的电压-电流特性。在初始状态：A下，只有将一定的电压(VB)以上的电压施加到存储元件才流过电流，而在短路状态：B下，只要将微小的电压(VA：VB＜VA)施加到存储元件就流过电流。根据该电压值的差异，可以提供“0”或“1”的信息。电压VA是在薄膜晶体管107的电压-电流特性：C与初始状态A的交点的电压值。电压VB是在薄膜晶体管107的电压-电流特性：C与短路状态B的交点的电压值。可以通过由控制电路读取其电压值，提供“0”或“1”的信息。在下面的实施方式中详细说明这些操作。
随后，优选如图1D所示那样形成钝化膜115。钝化膜115可以采用单层结构或叠层结构形成，并且优选采用无机材料。尤其是，优选采用氮化硅或氧氮化硅形成钝化膜115。这是因为，含有氮的绝缘膜具有防止碱金属侵入的效果。
当薄膜晶体管107基于从字线输入的选择信号接通时，电流流过源极和漏极之间，通过该电流流过源极和漏极之间改变绝缘物112的性质，以便使底部电极和上部电极短路。例如，依通过该电流流过源极或漏极之间而发生的焦耳热，绝缘物112的性质即绝缘物112的状态改变。此外，通过该电流流过源极或漏极之间，绝缘物112中产生绝缘击穿以改变其状态。可以利用如上所述的状态的改变，使底部电极和上部电极短路。
根据上述步骤，可以形成由薄膜晶体管107控制的存储元件。本发明由于将存储元件形成在接触孔中，并且将源极或漏极用作存储元件的底部电极，从而可以减少制作步骤以实现低成本化。
上面说明了接触孔为圆形的情况，然而，接触孔不限于圆形，也可以为如图16A所示的椭圆形或如图16B所示的长方形。
实施方式2
在本实施方式中，说明在接触孔中形成复数存储元件的方式。
用与实施方式1同样的方法在第二绝缘膜108中形成接触孔110a和110b，如图3所示。接触孔110a和110b可以通过干蚀刻法或湿蚀刻法形成。
图4示出在这种情况下的俯视图。如图3和图4所示，本实施方式示出接触孔110a和110b的直径、深度以及锥形的角度等为相同的方式，然而，它们不一定限于此。换句话说，本发明的技术要点为，在接触孔中形成存储元件，并且将源极或漏极用作存储元件的底部电极。因此，接触孔的形状和其数量不是限定的。这是因为通过在接触孔中形成存储元件，并且将源极或漏极用作存储元件的底部电极，可以减少制作步骤以实现低成本化。
随后，用与实施方式1同样的方法来形成绝缘物112、上部电极113以及钝化膜115。
本发明由于在接触孔中形成存储元件，并且将源极或漏极用作存储元件的底部电极，因而，可以减少制作步骤以实现低成本化。
实施方式3
在本实施方式中，说明在形成绝缘物112之前对被形成表面进行表面改性的方式。
如图5A所示，用与实施方式1同样的方法进行直到形成电极109的步骤。然后对电极109和第二绝缘膜108的整体表面进行表面改性。像这样，为了对整体表面进行表面改性，在氧气氛中进行等离子体处理(氧等离子体处理)即可。因此，如125所示的表面，可以对其状态进行改性(这称为表面改性)。
绝缘物112的膜厚度优选为薄，以便使底部电极和上部电极容易短路。例如，在无机材料被用作绝缘物112的情况下，为了产生绝缘击穿，将绝缘物112的膜厚度定为5nm至100nm，优选定为10nm至60nm。因此，当在接触孔110中等形成绝缘物112时，尤其有在接触孔110的端面引起破裂的忧虑。如本实施方式所述，优选通过对要形成绝缘物112的表面进行氧等离子体处理，来提高绝缘物112的粘附性以防止破裂。亦即，因为可以容易地形成绝缘物112，所以优选对要形成绝缘物112的表面进行表面改性。
作为进行上述表面改性的方法，除了进行氧等离子体处理以外，还可以形成与绝缘物112及电极109的粘附性高的膜。这是因为只要是提高绝缘物112的粘附性的方法，就具有防止该绝缘物112破裂的效果。
此外，为了防止该破裂，优选通过汽相淀积法形成绝缘物112。这是因为通过汽相淀积法形成的绝缘物112对接触孔110的侧面的膜形成精密度高于通过旋涂法形成的。
随后，如图5B所示，用与实施方式1同样的方法来形成上部电极113和钝化膜115。
本发明在接触孔中形成存储元件，将源极或漏极用作存储元件的底部电极，因此，可以减少制作步骤以实现低成本化。
实施方式4
本实施方式说明与上述实施方式不同的在形成绝缘物112之前选择性地进行表面改性的方式。
如图6A所示，至少只在电极109上进行表面改性。例如，形成成为电极109的导电膜，然后通过溅射法在该导电膜的表面留下痕来进行表面改性。例如，将形成有导电膜的元件衬底设置在膜形成室，在导电膜表面留下划痕的条件下进行处理。例如，在压力0.6Pa(0.6/133Torr)至1.0Pa(1/133Torr)、功率200W至400W、处理时间3分钟至15分钟的条件下进行处理。随后，通过图案化使导电膜形成为预定的形状，可以形成只有表面126被执行表面改性的电极109。像这样，可以由其表面被改性了的电极109确保绝缘物112的粘附性。
在本实施方式中，可以只对要形成绝缘物112的表面选择性地进行表面改性，这是因为只要在接触孔110中形成绝缘物112时不引起破裂就行的缘故。此外，为了防止该破裂，优选通过汽相淀积法形成绝缘物112。通过汽相淀积法形成的绝缘物112对接触孔110的侧面的膜形成精密度高于通过旋涂法形成的。
此外，除了通过溅射法在要形成绝缘物112的表面留下痕以外，还可以采取以下方法：在使表面变粗糙的条件下形成导电膜；在要形成导电膜的表面上形成凹凸，沿着该凹凸形成导电膜；通过干蚀刻法、消光加工法、喷砂法等来物理上地留下痕。然而，在通过溅射法形成导电膜时，如果在一个膜形成室内进行为了留下痕的溅射处理，就可以实现制作步骤的简便化。
随后，如图6B所示，用与实施方式1同样的方法来形成上部电极113和钝化膜115。
本发明由于在接触孔中形成存储元件，并且将源极或漏极用作存储元件的底部电极，从而可以减少制作步骤以实现低成本化。
实施方式5
在本实施方式中，说明通过液滴喷射法形成绝缘物112的方式。
如图7A所示，用与实施方式1同样的方法将电极109形成在接触孔110中。含有绝缘物112的材料的液滴(点)151从预定的喷嘴150滴下到接触孔110中。这种液滴喷射法也称为喷墨法。作为液滴151可以只采用绝缘物112的材料，也可以采用该材料分散在溶剂中的液滴。
如实施方式3或4所示，在形成绝缘物112之前，也可以对要形成绝缘物112的表面进行表面改性。
随后，如图7B所示，在接触孔110中形成绝缘物112。此时，形成绝缘物112，以便不使电极109和随后形成的上部电极在接触孔110中引起短路。为此，绝缘物112无须填满接触孔110。此外，通过利用表面张力，可以将薄的绝缘物112形成在电极109的端部。因此，在电极109的端部，可以容易地引起与上部电极的短路。
另外，可以使电极109的端部周围对液滴151的润湿性下降。因此，可以在电极109上选择性地滴下液滴151。作为这种降低润湿性的方法，优选将硅烷偶联剂选择性地涂敷。作为硅烷偶联剂，可以采用具有氟代烷基的含氟硅烷偶联剂(氟代烷基硅烷(FAS))。作为典型的FAS，有氟代烷基硅烷，诸如十七氟代四氢癸基三乙氧基硅烷、十七氟代四氢癸基三氯硅烷、十三氟代四氢辛基三氯硅烷或三氟代丙基三甲氧基硅烷等。
有一种情况是，优选燃烧通过液滴喷射法形成的绝缘物112。特别在液滴151含有溶剂的情况下，优选通过加热处理除去溶剂，燃烧绝缘物112。
接下来，如图7C所示那样形成上部电极113。使用喷嘴152将含有上部电极113的材料的液滴(点)153滴下，以形成上部电极113。作为通过液滴喷射法形成的上部电极113，优选采用以下材料：金(Au)、银(Ag)、铜(Cu)、铂(Pt)、钯(Pd)、钨(W)、镍(Ni)、钽(Ta)、铋(Bi)、铅(Pb)、铟(In)、锡(Sn)、锌(Zn)、钛(Ti)、或铝(Al)；由上述材料构成的合金；上述材料的分散纳米微粒；或卤化银细粒。
在本实施方式中，通过液滴喷射法形成上部电极113，然而，本发明不限于此，也可以采用溅射法或汽相淀积法。此外，也可以采用液滴喷射法形成电极109。
有一种情况是，优选燃烧通过液滴喷射法形成的上部电极113。特别在液滴153含有溶剂的情况下，优选通过加热处理除去溶剂，燃烧上部电极113。
如上所述，与光刻步骤比较起来，液滴喷射法可以提高材料的利用效率、减少成本、缩短制造时间、以及减少废液处理量。因此，可以降低存储元件的制造成本。
随后，形成钝化膜115。
在本发明中，由于将存储元件形成在接触孔中，并且将源极或漏极用作存储元件的底部电极，因而可以减少制作步骤以实现低成本化。
实施方式6
在本实施方式中，说明与上述实施方式不同的接触孔的结构方式。
如图8所示，用与实施方式1同样的方法来形成接触孔，然后形成电极109。如上所述，形成电极109的同时也形成字线，然而也可以形成其它布线209。为了提高存储元件的附加价值，需要许多布线209。在这种情况下，通过形成第三绝缘膜130，可以增加布线、接触孔布置、存储元件布置等布置面积的自由度。当然，即使在没有形成布线209的情况下，也可以形成第三绝缘膜130。
第三绝缘膜130可以采用与在实施方式1中所示的第二绝缘膜108相同的材料或相同的方法来形成。
在第三绝缘膜130中形成接触孔210，并使其对应于形成在第二绝缘膜108中的接触孔的位置。随后，用与实施方式1同样的方法在接触孔210中形成绝缘物112、上部电极113以及钝化膜115，以完成存储元件。此时，在接触孔210周围的第三绝缘膜130优选在其端部具有园度。这是因为可以估计到接触孔210比接触孔110更有深度，所以可以预期有防止绝缘物112和上部电极113破裂的效果。
本实施方式可以与上述实施方式自由地组合。例如，可以在形成绝缘物112之前进行表面改性，此外，还可以通过液滴喷射法形成绝缘物112和上部电极113等。
本发明由于在接触孔中形成存储元件，并且将源极或漏极用作存储元件的底部电极，因而可以减少制作步骤以实现低成本化。
实施方式7
在本实施方式中，说明非晶半导体膜用于薄膜晶体管的方式。
如图9所示，使用非晶半导体膜的薄膜晶体管可以适用将栅极提供在下面的底栅型。在衬底100上形成成为栅极205的导电膜，并且图案形成为预定的形状。随后，形成成为栅极绝缘膜204的绝缘膜以覆盖栅极205。接着，非晶半导体膜206和n型半导体膜208依此顺序形成，并且图案形成为预定的形状。接下来，形成成为源极或漏极211的导电膜，并且图案形成为预定的形状。使用源极或漏极211来蚀刻n型半导体膜208。此时，同时将非晶半导体膜206的一部分也蚀刻。这种非晶半导体膜的一部分被蚀刻的薄膜晶体管的结构可以称作沟道蚀刻型。根据上述步骤，可以形成具有非晶半导体膜的薄膜晶体管207。
随后，优选形成用作保护膜的第一绝缘膜212。在沟道蚀刻型结构中由于非晶半导体膜206的一部分露出，所以优选形成第一绝缘膜212，以防止杂质元素和湿气等侵入。优选采用含有氮的绝缘膜，典型的为氮化硅来形成具有这种功能的第一绝缘膜212。
接下来，用与实施方式1同样的方式来形成第二绝缘膜108，然后形成接触孔110。然后，在接触孔110内形成电极109。在本实施方式中，电极109用作底部电极。
随后，用与实施方式1同样的方式来形成绝缘物112、上部电极113以及钝化膜115。
本实施方式可以与上述实施方式自由地组合。例如，可以在形成绝缘物112之前进行表面改性，还可以通过液滴喷射法形成绝缘物112和上部电极113等。
本发明在接触孔中形成存储元件，并且将电极109用作存储元件的底部电极，因而，甚至不需要结晶化步骤，所以可以减少制作步骤以实现低成本化。
实施方式8
在本实施方式中，说明具有存储元件的装置(存储装置)的结构，其中所述存储元件根据上述实施方式制造。
如图10所示，存储装置508包括存储单元阵列506和控制电路。控制电路包括列译码器501、行译码器502、读取电路504、写入电路505以及选择器503。
存储单元阵列506包括位线Bm(m＝1至x)、字线Wn(n＝1至y)以及存储元件507，该存储元件507位于位线和字线的交点。根据上述实施方式来制造该存储元件。由选择器503控制位线，而由行译码器502控制字线。
列译码器501收到指定存储单元阵列的列的地址信号，并给指定的列的选择器503供应信号选择器503收到列译码器501的信号来选择指定的列的位线。行译码器502收到指定存储单元阵列的行的地址信号来选择指定的行的字线。通过上述操作，选出对应于地址信号的一个存储元件507。读取电路504读取选出的存储元件所具有的数据，优选使它增幅而输出。写入电路505通过产生为了写入所需要的电压并且将电压施加到选出的存储元件，使存储元件短路以写入数据。
图11示出写入电路505的结构。写入电路505包括电压产生电路701、时序控制电路702、开关SW0和SW1以及输出端子Pw。电压产生电路701由升压电路等构成，产生为了写入所需要的电压V1，并将它从输出Pa输出。时序控制电路702从写入控制信号(称为WE)、数据信号(称为DATA)以及时钟信号(称为CLK)等产生分别控制开关SW0和SW1的信号S0和S1，将信号S0和S1从输出P0和P1分别输出。根据开关进入以下两种状态中的哪一种连接状态，可以转换来自写入电路的输出Pw输出电压Vw；两种状态有开关SW0与接地连接的状态和开关SW1与电压产生电路701的输出Pa连接的状态。
接下来，说明在以下条件下的写入操作：将没有改变存储元件的导电性的初始状态设定为“0”；将改变存储元件的导电性的短路状态设定为“1”。首先，在WE达到Hi(允许写入的较高电压)时，列译码器501收到指定列的地址信号之后，将信号供给指定的列的选择器503，选择器503将指定的列的位线连接到写入电路的输出Pw。没有指定的位线处于非连接(称为浮动)状态，在这种状态下，写入电路的输出电压Vw为V1。同样，行译码器502收到指定行的地址信号之后，将电压V2施加到指定的行的字线，并且将电压0V施加到没有指定的字线。通过上述操作，选出对应于地址信号的一个存储元件507。此时，对上部电极施加了0V。
同时，电压产生电路701可以通过收到Hi的WE DATA，产生电压V1，将它从输出Pa输出。时序控制电路702可以从WE、DATA、CLK以及电源电压(VDD)等产生控制开关SW0和SW1的信号S0和S1，并将S0和S1从输出P0和P1输出。由该信号换转开关SW0和SW1，写入电路505可以将电压V1作为输出电压Vw从输出Pw输出。
在选出的存储元件中，通过上述操作将电压V2施加到字线、将电压V1施加到位线以及将0V施加到上部电极。于是，薄膜晶体管107和207的杂质区导通，对存储元件的底部电极施加位线的电压V1。因此，存储元件的导电性改变，进入短路状态以写入“1”。
此外，WE在Lo(不允许写入的较低电压)时，整个字线成为0V，并且整个位线和上部电极进入浮动状态。此时，时序控制电路分别产生作为信号S0和S1的Lo，并将S0和S1从输出P0和P1输出，以使输出Pw进入浮动状态。通过上述操作，阻止写入。
接下来，说明写入“0”的操作。“0”的写入是一种不改变存储元件的导电性的写入。这可以在不将电压施加到存储元件，亦即维持初始状态而实现。首先，与“1”的写入同样，在WE达到Hi的情况下，列译码器501收到指定列的地址信号之后，给指定的列的选择器供应信号，以使选择器503将指定的列的位线连接到写入电路的输出Pw。此时没有指定的位线进入浮动状态。同样，行译码器502收到指定行的地址信号之后将电压V2施加到指定的行的字线，并且将0V施加到没有指定的字线。通过上述操作，选出对应于地址信号的一个存储元件507。此时，对上部电极施加了0V。
同时收到Lo的WE DATA，时序控制电路702分别产生控制信号S0＝Hi和S1＝Lo，将该控制信号从输出P0和P1分别输出。通过收到该控制信号，SW0和SW1分别转换为接通和关断，以从输出Pw将0V作为输出电压Vw输出。
在选出的存储单元中，通过上述操作，将V2施加到字线，并且将0V施加到位线和共同电极。于是，由于电压不施加到存储元件而不改变导电性，所以维持初始状态的“0”。
当WE在Lo时，整个字线达到0V，并且整个位线和上部电极进入浮动状态。同时，时序控制电路产生作为信号S0和S1的Lo，并将S0和S1分别从输出P0和P1输出，以使输出Pw进入浮动状态。
像这样，可以写入“1”或“0”。
接下来，说明读取操作。图12示出存储装置中的一部分，该部分是为了说明读取所需要的部分。其他部分的结构与图10相同。在存储装置中的读取电路504包括电压产生电路307、读出放大器308、电阻元件309、数据输出电路310、以及输入输出端子Pr，其中从所述电阻元件309和输入输出端子Pr之间输入给读出放大器308的地点为α。
电压产生电路307产生读取操作所需要的电压Vread及Vref，将它们分别从P1和P0输出。当读取数据时使用低电压，从而可以使用电源电压(VDD)作为电压Vread。电压Vref比电压Vread低，通过电源电压和接地电压的电阻分割而产生。因此，读取电路504所包括的电压产生电路307的结构与写入电路505所包括的电压产生电路的不同。读出放大器308通过将点α的电压和电压Vref的大小相比来输出其结果。数据输出电路310被读取控制信号(称为RE)控制，从读出放大器308的输出获得存储元件所具有的数据，并增幅该数据而输出。
接下来，说明读取m列n行的存储元件517所具有的数据的操作。首先列译码器501收到指定列的地址信号之后，给m列的选择器503供应信号，选择器503将m列的位线Bm连接到读取电路504的输入输出端子Pr。此时，没有指定的位线进入浮动状态。同样，行译码器502收到指定行的地址信号之后，将电压Vread施加到n行的字线Wn，并将0V施加到没有指定的字线。同时从电压产生电路307的输出P1和P2分别输出电压Vread和Vref，将0V施加到上部电极113。通过上述操作，进入将电压Vread施加到电阻元件309和存储元件517的串联电阻的状态，点α的电压为由电阻元件309和存储元件517这两个元件具有的电阻分割的电压值。
在此，为了说明点α可能取得的电压而再次参照图15。点α可能取得的电压相当于作为横轴的电压值。在图15中，特性A表示写入“1”的存储元件的I-V特性，特性B表示写入“0”的存储元件的I-V特性，以及特性C表示薄膜晶体管的I-V特性。写入“1”的存储元件的特性A，因为上部电极与底部电极短路、存储元件的电阻较小，所以即使点α的电压小，电流值也迅速地增大。另一方面，写入“0”的存储元件的特性B由于存储元件呈现出二极管特性，从而当点α的电压上升到某个电压以上时电流值才开始增大。薄膜晶体管的特性C由于点α的电压上升时电流值减少，点α的电压在Vread时电流值为0。
从图15中可以看到点α可能取得的电压为如下：向存储元件中写入“1”时，电压VA为点α的电压，该电压VA是执行了写入“1”的存储元件的I-V特性A和薄膜晶体管的I-V特性C的交点A的电压；在向存储元件中写入“0”时，电压VB为点α的电压，该电压VB是执行了写入“0”的存储元件的I-V特性B和薄膜晶体管的I-V特性C的交点B的电压。
此外，读出放大器308具有将点α的电压与Vref的大小相比的功能。在此，电压Vref是大于电压VA并且小于电压VB的电压，优选为(VA+VB)/2。通过这样设定电压可以了解如下写入操作：在由读出放大器308判断出点α的电压小于Vref的情况下，点α的电压被判断为电压VA以在存储元件中写入“1”；相反，在由读出放大器308判断出点α的电压大于Vref的情况下，点α的电压被判断为电压VB以在存储元件中写入“0”。
在点α的电压小于Vref的情况下，读出放大器308将表示“1”的信号输出，而在点α的电压大于Vref的情况下，读出放大器308将表示“0”的信号输出。数据输出电路310具有一种功能，就是基于从外部输入的控制信号RE，从读出放大器308的输出信号读取数据，并且增幅该数据而输出。通过上述操作，可以进行读取操作。
在本实施方式中，将存储元件的电阻值置换为电压的大小来读取，然而，本发明不限于此。例如，可以采用将存储元件的电阻值置换为电流的大小来读取的方法或预先充电位线的方法。
具有存储单元阵列506、列译码器501、行译码器502、读取电路504、写入电路505、以及选择器503的控制电路可以使用形成在同一衬底上的晶体管形成。例如，可以使用形成在玻璃衬底上的薄膜晶体管形成存储单元阵列和控制电路。此外，可以使用由硅片构成的集成电路(以下称为IC芯片)形成控制电路，在这种情况下优选将IC芯片安装在形成有存储单元阵列的衬底上。尤其是，当使用包括非晶半导体膜的薄膜晶体管形成存储单元阵列时，优选由IC芯片形成控制电路。
实施方式9
在本实施方式中，说明具有存储元件的电路的结构。
如图13A所示，具有存储元件的电路中的一个单元具有晶体管401和存储元件402。在晶体管401中栅极与字线Wn连接，源极或漏极的一方与位线Bm连接，源极或漏极的另一方与存储元件402连接。晶体管401可以采用如上述实施方式中所示的薄膜晶体管107和207，其中成为源极或漏极的另一方的导电膜用作存储元件402的底部电极。存储元件402如上所述那样具有在底部电极上将绝缘物和上部电极依此顺序层叠的结构。存储元件402的上部电极403可被通用作每个单元的存储元件的上部电极，在存储装置写入、读取时将固定的电压施加到上部电极403。
有可能被晶体管401选择出的存储元件402可以具有初始状态或短路状态的两种状态，可根据其状态表示“0”或“1”。
像这样，存储元件402可以具有绝缘物，该绝缘物在施加电压的前后呈现出不同的二极管特性。因此，如图13B所示，可以使用存储元件412连接于二极管元件411的单元而构成存储电路。二极管元件411由于可以采用晶体管中的源极或漏极之一与栅极连接的结构，从而，成为源极或漏极的另一方的导电膜可以用作存储元件402的底部电极。
本发明由于在接触孔中形成存储元件，源极或漏极用作存储元件的底部电极，因而，可以减少制作步骤以实现低成本化。
实施方式10
在本实施方式中描述以无线收发信息的半导体装置，即所谓的RFID的方式，该半导体装置包括存储装置、控制电路以及天线。
图14示出根据本发明的半导体装置的结构。半导体装置601包括：包括天线和谐振电容的谐振电路602、电源电路603、时钟产生电路604、解调电路605、控制电路606、存储装置607、编码电路608以及调制电路609。半导体装置不限于上述结构，也有可能包括中央处理器(CPU)和拥塞控制电路等。此外，半导体装置601不限于具有天线的结构，也可以只包括连接天线的布线。在这种情况下，半导体装置是一种接触型的半导体装置，当对半导体装置收发信息时将附加天线与布线连接而使用。
本发明的半导体装置601由于包括具有天线的谐振电路602，因而，可通过从读写装置610所发出的电磁波接受电力供给来与读写装置610无线地收发信息。读写装置610经由通信线路611与电脑612连接，在该电脑612的控制下，给半导体装置601供给电力并且与半导体装置601进行信息的收发。
谐振电路602接收读写装置610所发出的电磁波来产生感应电压。该感应电压成为半导体装置601的电力，并且含有从读写装置610发送的信息。电源电路603用二极管将发生在谐振电路602中的感应电压整流，用电容使它稳定，并将它供给给每个电路。时钟产生电路604根据发生在谐振电路602中的感应电压，产生具有所需频率的时钟信号。解调电路605根据发生在谐振电路602中的感应电压解调数据。控制电路606控制存储装置607。因此，控制电路606产生存储控制信号，并且还包括读取来自读写装置610的数据的信息判断电路等。存储装置607包括写入电路和读取电路等。此外，存储装置607保存半导体装置601特有的数据。在此，用如上述实施方式中所述的方式来形成存储装置607。编码电路608将存储装置607所具有的数据转换成编码信号。调制电路609基于编码信号来调制载波。
在本实施方式中，说明了半导体装置601从读写装置610接受电力供给的示例，然而，本发明不限于此方式。例如，半导体装置601在其内部具有电池等，由该电池接受电力供给，以与读写装置无线地进行信息的收发也是可以的。
通过将复数级的电压连续施加到存储元件，即使是尺寸较小的存储元件也可以低电压、短电压施加时间来改变导电性。此外，本发明可以使写入时的消费电流减少、使消费电流最大的时间变短，因而可以实现写入电路所具有的电压产生电路的小型化和半导体装置的小型化。如果将高脉冲电压施加到存储元件，则导电性的变化量产生不均匀，从而使半导体装置的可靠性降低。然而，如本发明那样，通过连续地施加复数级的电压，使存储元件的导电性的变化量固定，从而可以提高半导体装置的可靠性。再者，本发明由于使用有机化合物作为存储元件的材料，所以可以以低温程序在大尺寸的玻璃衬底和柔性衬底上制造存储元件，以便可以提供价格低廉的半导体装置。
本实施方式可以与上述实施方式自由地组合而实施。
本发明由于在接触孔中形成存储元件，源极或漏极用作存储元件的底部电极，从而，可以减少制作步骤以实现半导体装置的低成本化。

Claims (26)

1.一种存储装置，包括：
具有形成在绝缘表面上的杂质区的半导体膜；
与所述半导体膜连接，并且在所述杂质区上形成有开口的绝缘膜；
形成在所述开口中的用作与所述杂质区电连接的源极或漏极的导电膜，该导电膜用作底部电极；
在所述开口中的形成在所述导电膜上的绝缘物；以及
形成在所述绝缘物上的上部电极。
2.根据权利要求1的所述装置，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且含有选自氧化硅、氮化硅和氧氮化硅中的一种。
3.根据权利要求1的所述装置，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且包括选自4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯、4，4’，4”-三(N，N-二苯基-氨基)-三本胺、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4’-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]联苯、聚乙烯咔唑、酞花青染料、铜酞花青染料以及酞菁氧钒中的一种。
4.根据权利要求1的所述装置，其中多个开口部分形成在所述杂质区中。
5.根据权利要求1的所述装置，其中所述半导体膜具有晶体结构或非晶体结构。
6.一种存储装置，包括：
具有形成在绝缘表面上的杂质区的半导体膜；
与所述半导体膜连接，并且在所述杂质区上形成第一开口的第一绝缘膜；
形成在所述第一开口中，并且用作与所述杂质区电连接的源极或漏极的第一导电膜；
覆盖所述第一导电膜的端部而形成，并且在所述杂质区上形成第二开口的第二绝缘膜；
与所述第一导电膜连接，并且用作底部电极的第二导电膜；
在所述第一、第二开口中，形成在所述第二导电膜上的绝缘物；以及
形成在所述绝缘物上的上部电极。
7.根据权利要求6的所述装置，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且含有选自氧化硅、氮化硅、或者氧氮化硅中的一种。
8.根据权利要求6的所述装置，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且包括选自4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯、4，4’，4”-三(N，N-二苯基-氨基)-三本胺、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4’-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]联苯、聚乙烯咔唑、酞花青染料、铜酞花青染料或者酞菁氧钒中的一种。
9.根据权利要求6所述的装置，其中多个开口部分形成在所述杂质区中。
10.根据权利要求6的所述装置，其中所述半导体膜具有晶体结构或非晶体结构。
11.一种存储装置的制造方法，包括以下步骤：
在绝缘表面上的半导体膜中形成杂质区；
与所述半导体膜接触而形成绝缘膜；
在所述绝缘膜中形成开口，以便使所述杂质区露出；
在所述开口中形成用作与所述杂质区电连接的源极或漏极的导电膜，并且该导电膜用作底部电极；
在所述导电膜上形成绝缘物；以及
在所述绝缘物上形成上部电极。
12.根据权利要求11的所述方法，其中所述半导体膜具有晶体结构或非晶体结构。
13.根据权利要求11的所述方法，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且含有选自氧化硅、氮化硅和氧氮化硅中的一种。
14.根据权利要求11的所述方法，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且包括选自4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯、4，4’，4”-三(N，N-二苯基-氨基)-三本胺、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4’-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]联苯、聚乙烯咔唑、酞花青染料、铜酞花青染料或者酞菁氧钒中的一种。
15.一种存储装置的制造方法，包括以下步骤：
在绝缘表面上的半导体膜中形成杂质区；
与所述半导体膜接触而形成绝缘膜；
在所述绝缘膜中形成开口，以便使所述杂质区露出；
在所述开口中形成用作与所述杂质区电连接的源极或漏极的导电膜，并且该导电膜用作底部电极；
在所述导电膜上形成绝缘物；
在所述绝缘物上形成上部电极；以及
对所述导电膜和所述绝缘膜进行表面改性。
16.根据权利要求15的所述方法，其中所述半导体膜具有晶体结构或非晶体结构。
17.根据权利要求15的所述方法，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且含有选自氧化硅、氮化硅和氧氮化硅中的一种。
18.根据权利要求15的所述方法，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且包括选自4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯、4，4’，4”-三(N，N-二苯基-氨基)-三本胺、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4’-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]联苯、聚乙烯咔唑、酞花青染料、铜酞花青染料或者酞菁氧钒中的一种。
19.一种存储装置的制造方法，包括以下步骤：
在绝缘表面上的半导体膜中形成杂质区；
与所述半导体膜连接而形成绝缘膜；
在所述绝缘膜中形成开口，以便使所述杂质区露出；
在所述开口中形成用作与所述杂质区电连接的源极或漏极的导电膜，并且该导电膜用作底部电极；
在所述导电膜上形成绝缘物；
在所述绝缘物上形成上部电极；以及
对所述上部电极通过溅射法来进行表面改性。
20.根据权利要求19的所述方法，其中所述半导体膜具有晶体结构或非晶体结构。
21.根据权利要求19的所述方法，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且含有选自氧化硅、氮化硅和氧氮化硅中的一种。
22.根据权利要求19的所述方法，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且包括选自4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯、4，4’，4”-三(N，N-二苯基-氨基)-三本胺、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4’-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]联苯、聚乙烯咔唑、酞花青染料、铜酞花青染料或者酞菁氧钒中的一种。
23.一种存储装置的制造方法，包括以下步骤：
在绝缘表面上的半导体膜中形成杂质区；
与所述半导体膜连接而形成绝缘膜；
在所述绝缘膜中形成开口，以便使所述杂质区露出；
在所述开口中形成用作与所述杂质区电连接的源极或漏极的导电膜，并且该导电膜用作底部电极；
在所述导电膜上形成绝缘物；
在所述绝缘物上形成上部电极；以及
在对形成在所述开口周围的所述导电膜上面进行表面改性之后通过液滴喷出法形成所述绝缘物。
24.根据权利要求23的所述方法，其中所述半导体膜具有晶体结构或非晶体结构。
25.根据权利要求23的所述方法，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且含有选自氧化硅、氮化硅和氧氮化硅中的一种。
26.根据权利要求23的所述方法，其中所述绝缘物依光学作用或热作用而改变其性质且可以使所述底部电极和所述上部电极彼此短路，并且包括选自4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯、4，4’，4”-三(N，N-二苯基-氨基)-三本胺、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4’-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]联苯、聚乙烯咔唑、酞花青染料、铜酞花青染料或者酞菁氧钒中的一种。
CN200610006976.5A 2005-01-31 2006-01-26 存储装置以及其制造方法 Expired - Fee Related CN100539156C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005024629 2005-01-31
JP2005024629 2005-01-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200910165583.2A Division CN101615615B (zh) 2005-01-31 2006-01-26 存储装置以及其制造方法

Publications (2)

Publication Number Publication Date
CN1828903A true CN1828903A (zh) 2006-09-06
CN100539156C CN100539156C (zh) 2009-09-09

Family

ID=36779088

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910165583.2A Expired - Fee Related CN101615615B (zh) 2005-01-31 2006-01-26 存储装置以及其制造方法
CN200610006976.5A Expired - Fee Related CN100539156C (zh) 2005-01-31 2006-01-26 存储装置以及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910165583.2A Expired - Fee Related CN101615615B (zh) 2005-01-31 2006-01-26 存储装置以及其制造方法

Country Status (2)

Country Link
US (2) US7768014B2 (zh)
CN (2) CN101615615B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4884784B2 (ja) * 2005-01-28 2012-02-29 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体装置
US8193606B2 (en) * 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
US8030643B2 (en) * 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
TWI395321B (zh) * 2005-03-31 2013-05-01 Semiconductor Energy Lab 半導體裝置及其驅動方法
US7700984B2 (en) 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
TWI411095B (zh) * 2005-09-29 2013-10-01 Semiconductor Energy Lab 記憶裝置
US7750403B2 (en) * 2006-06-30 2010-07-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
WO2008041716A1 (en) * 2006-10-04 2008-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7782651B2 (en) 2006-10-24 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage device and method for driving the same
KR101416876B1 (ko) * 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
JP5263757B2 (ja) * 2007-02-02 2013-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
JP5525694B2 (ja) 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
DE102007020258B4 (de) * 2007-04-30 2018-06-28 Globalfoundries Inc. Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20110156012A1 (en) * 2009-11-12 2011-06-30 Sony Corporation Double layer hardmask for organic devices
CN102916051B (zh) 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP7309519B2 (ja) * 2019-08-13 2023-07-18 日本ルメンタム株式会社 半導体光素子
KR20220108255A (ko) * 2021-01-25 2022-08-03 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828750B2 (ja) 1979-12-25 1983-06-17 富士通株式会社 半導体装置
JP2755592B2 (ja) * 1988-02-23 1998-05-20 株式会社東芝 半導体記憶装置およびその製造方法
JPH04120732A (ja) * 1990-09-12 1992-04-21 Hitachi Ltd 固体素子及びその製造方法
JP2877588B2 (ja) 1991-10-28 1999-03-31 ローム株式会社 金属酸化物薄膜のパターン形成法
JPH05251656A (ja) 1992-03-05 1993-09-28 Oki Electric Ind Co Ltd 半導体メモリ装置およびその製造方法
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
JP3802942B2 (ja) * 1994-09-01 2006-08-02 株式会社ルネサステクノロジ 半導体装置、半導体記憶装置および半導体記憶装置の製造方法
JP3623834B2 (ja) * 1995-01-31 2005-02-23 富士通株式会社 半導体記憶装置及びその製造方法
US5763910A (en) * 1995-01-31 1998-06-09 Fujitsu Limited Semiconductor device having a through-hole formed on diffused layer by self-alignment
US6335552B1 (en) * 1995-01-31 2002-01-01 Fujitsu Limited Semiconductor device and method for fabricating the same
US6744091B1 (en) * 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
JP4190871B2 (ja) 1995-01-31 2008-12-03 富士通マイクロエレクトロニクス株式会社 半導体装置
US5850090A (en) * 1995-05-24 1998-12-15 Mitsubishi Denki Kabushiki Kaisha Dynamic semiconductor memory device on SOI substrate
KR100218293B1 (ko) * 1995-12-08 1999-09-01 구본준 박막트랜지스터 액정표시소자 및 그의 제조방법
EP0821826B1 (en) * 1996-02-16 2003-07-23 Koninklijke Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
US5994730A (en) * 1996-11-21 1999-11-30 Alliance Semiconductor Corporation DRAM cell having storage capacitor contact self-aligned to bit lines and word lines
JP3761300B2 (ja) 1997-09-30 2006-03-29 株式会社東芝 シフトレジスター型記憶素子
US6384439B1 (en) * 1998-02-02 2002-05-07 Texas Instruments, Inc. DRAM memory cell and array having pass transistors with recessed channels
US6458645B2 (en) * 1998-02-26 2002-10-01 Micron Technology, Inc. Capacitor having tantalum oxynitride film and method for making same
JP2000020665A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
TW442837B (en) * 1998-12-03 2001-06-23 Infineon Technologies Ag Integrated circuit-arrangement and its production method
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
JP2000349301A (ja) 1999-04-01 2000-12-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6281142B1 (en) * 1999-06-04 2001-08-28 Micron Technology, Inc. Dielectric cure for reducing oxygen vacancies
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP4730994B2 (ja) 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
JP2001109404A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2001148471A (ja) 1999-11-19 2001-05-29 Hitachi Ltd 半導体集積回路装置
NO312180B1 (no) 2000-02-29 2002-04-08 Thin Film Electronics Asa Fremgangsmåte til behandling av ultratynne filmer av karbonholdige materialer
EP1186042A1 (en) * 2000-03-28 2002-03-13 Koninklijke Philips Electronics N.V. Integrated circuit with programmable memory element
US6396121B1 (en) * 2000-05-31 2002-05-28 International Business Machines Corporation Structures and methods of anti-fuse formation in SOI
JP4228560B2 (ja) 2000-11-01 2009-02-25 ソニー株式会社 キャパシタ素子及びその製造方法
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US7087975B2 (en) * 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
JP2002222933A (ja) * 2001-01-26 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3846202B2 (ja) 2001-02-02 2006-11-15 ソニー株式会社 半導体不揮発性記憶装置
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
US6873540B2 (en) * 2001-05-07 2005-03-29 Advanced Micro Devices, Inc. Molecular memory cell
NO20015735D0 (no) 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
KR100471164B1 (ko) 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
JP3737448B2 (ja) * 2002-04-18 2006-01-18 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7012276B2 (en) 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
KR100524552B1 (ko) * 2002-09-28 2005-10-28 삼성전자주식회사 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
US6845033B2 (en) 2003-03-05 2005-01-18 International Business Machines Corporation Structure and system-on-chip integration of a two-transistor and two-capacitor memory cell for trench technology
JP2005167061A (ja) * 2003-12-04 2005-06-23 Seiko Epson Corp キャパシタとその製造方法、及び半導体装置

Also Published As

Publication number Publication date
US20060175648A1 (en) 2006-08-10
CN101615615A (zh) 2009-12-30
US8889490B2 (en) 2014-11-18
US20100273302A1 (en) 2010-10-28
CN100539156C (zh) 2009-09-09
US7768014B2 (en) 2010-08-03
CN101615615B (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
CN1828903A (zh) 存储装置以及其制造方法
CN101044623A (zh) 半导体器件及其驱动方法
CN1925187A (zh) 半导体器件的制造方法
CN1149639C (zh) 半导体器件
CN1870261A (zh) 半导体器件及其制造方法
KR101057412B1 (ko) 반도체 장치 및 그 제작 방법
US7785938B2 (en) Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
CN1873998A (zh) 半导体器件及其制造方法
CN101064333A (zh) 存储器件以及半导体器件
US20070117287A1 (en) Laser irradiation apparatus
CN1976011A (zh) 半导体装置的制造方法
CN101047190A (zh) 非易失性半导体存储器件及其制造方法
CN1581440A (zh) 半导体器件制造方法以及激光辐照设备
CN1925140A (zh) 半导体器件及其制造方法
TW200933896A (en) Wireless chip and manufacturing method thereof
CN1992080A (zh) 半导体器件
CN1735298A (zh) 发光元件、显示器件及电子器具
CN1719311A (zh) 显示器件
CN1258807C (zh) 热处理设备和制造半导体器件的方法
CN1976083A (zh) 相变化存储单元及其制造方法
CN1866568A (zh) 半导体装置
CN101026163A (zh) 半导体装置以及其制造方法
CN1156918C (zh) 半导体器件
CN1275300C (zh) 激光辐照方法和激光辐照装置以及制造半导体器件的方法
CN1873997A (zh) 半导体器件及用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20220126

CF01 Termination of patent right due to non-payment of annual fee