CN1855379A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1855379A
CN1855379A CNA200610067369XA CN200610067369A CN1855379A CN 1855379 A CN1855379 A CN 1855379A CN A200610067369X A CNA200610067369X A CN A200610067369XA CN 200610067369 A CN200610067369 A CN 200610067369A CN 1855379 A CN1855379 A CN 1855379A
Authority
CN
China
Prior art keywords
etching
mentioned
semiconductor substrate
heat treated
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610067369XA
Other languages
English (en)
Other versions
CN100514567C (zh
Inventor
池上尚克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1855379A publication Critical patent/CN1855379A/zh
Application granted granted Critical
Publication of CN100514567C publication Critical patent/CN100514567C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3827—Portable transceivers
    • H04B1/3833—Hand-held transceivers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Abstract

本发明提供一种堆积于沟槽侧壁的等离子体聚合膜的剥离性优异的半导体装置的制造方法。本发明半导体装置的制造方法是制造对半导体衬底进行沟槽加工的半导体装置的方法，该方法包括：交替地重复对表面设有蚀刻掩膜的半导体衬底的露出表面进行干法蚀刻，形成沟槽结构的蚀刻步骤、和堆积用于抑制沟槽侧壁蚀刻的保护膜的堆积步骤，从而对上述半导体衬底进行沟槽加工处理的工序；以及，将进行了上述沟槽加工处理后的上述半导体衬底立即在规定温度下加热处理的工序。例如在沟槽加工处理后，立即在300～500℃的温度范围内加热处理，然后进行等离子灰化灰化处理。

Description

半导体装置的制造方法
技术领域
本发明涉及MEMS(Micro Electrical Mechanical System：微电子机械系统)器件、MIST(Micro System Technology：微系统技术)器件等半导体装置的制造方法，特别涉及采用了用于在半导体衬底上形成三维结构体的干法蚀刻干法蚀刻技术的深雕刻沟槽加工后的沟槽侧壁的处理。
背景技术
近年来，采用应用了半导体微细加工技术的微细加工技术来制造大小为数百[μm]左右的非常微小结构体的技术备受关注。正在研究将这种微小结构体应用于各种传感器或光通信领域的光开关、高频(RF)部件等上。
一般地，由于这种应用微细加工的部件使用Si工艺制造，因此可在信号处理系统LSI和芯片上集成。其结果是可以将具有某一种功能的系统构筑在芯片上。具有这种功能的元件在美国称为MEMS器件，在欧洲称为MIST器件。
为了制造上述MEMS结构体，虽也根据目标结构不同而不同，但需要大约宽数十[μm]、深数百[μm]或以上(纵横比(横向尺寸宽÷纵向尺寸宽)为10或10以上)的加工。
这样的尺寸从机电一体化部件的观点看是非常微小的结构体，但从需要0.1[μm]以下的微细加工技术的近年来的超LSI制造工艺的观点看，是以极大的图形作为对象。例如，与栅极加工尺寸相比，相当于约千倍。
因此，出现了不能将近年来在半导体制造中使用的微细加工技术、特别是干法蚀刻技术直接用作MEMS结构体加工技术的情况。例如，当使用在常规超LSI的制造中使用的等离子蚀刻装置进行这种纵横比高、大尺寸的硅加工时，伴随着蚀刻的进行，会发生蚀刻速度显著降低，在某个深度的地方蚀刻完全停止的现象。
上述硅的蚀刻反应机理与下述基本的蚀刻反应机理密切相关：一边通过垂直入射至沟槽内的加速离子对被蚀刻面的碰撞进行诱发一边进行。
上述蚀刻停止的机理，认为是下述(1)～(3)：
(1)当随着蚀刻的进行沟槽的深度变深时，从沟槽底看到的开口部的进深角度变窄，离子的倾斜入射成分因遮蔽效应被遮蔽；
(2)由于在掩膜部或沟槽底的充电(charge up)导致垂直入射离子的轨道变化；
(3)由于在沟槽内部生成的反应生成物难以排到沟槽外而滞留，因此沟槽内压力上升，结果由于与后续入射离子的碰撞散射几率上升等因素，对蚀刻的进行起极为重要作用的垂直入射离子的流量(flux)降低。
特别是在超LSI的制造中使用的蚀刻工艺，一般是使用于进行蚀刻的卤素类(例如Cl+、F+等加速离子、或F自由基、Cl自由基等)、和用于抑制侧面蚀刻的具有表面堆积性(聚合性)的前体(例如CxFy自由基)同时在同一等离子体气氛内存在的同时进行蚀刻。
上述CxFy自由基，不仅在沟槽侧壁堆积，还在沟槽底的被蚀刻面堆积，作用于阻碍蚀刻的方向。因此，为了有效地进行蚀刻，需要一边通过加速离子的碰撞而溅射去除这些阻碍层从而露出洁净的被蚀刻面(硅表面)，一边进行蚀刻反应。
可是，在上述MEMS结构体所要求的尺寸为宽数十[μm]、深数百[μm]的沟槽的底，由于上述原因，难以对被蚀刻面进行充分的离子碰撞，结果，不能充分去除沟槽底的蚀刻阻碍层，最终在某个深度的地方蚀刻停止。
作为其他的问题，有下述问题：由于总的蚀刻时间非常长，因此在蚀刻过程中掩膜材料消耗，在得到最终目标的沟槽形状之前，掩膜材料就消失了。
这是因为，为了一边溅射去除蚀刻阻碍层一边进行蚀刻，就必须入射具有某种程度大小能量的加速离子，因此难以取大的选择比。
作为用于解决加工上述MEMS结构体时的问题的现有方法，有下述方法：将通过卤素自由基或者卤离子与硅的蚀刻反应进行的蚀刻步骤、和用于抑制侧壁部的侧面蚀刻的侧壁保护膜的堆积步骤分成不同的步骤，一边交替地重复蚀刻步骤和堆积步骤，一边进行沟槽加工处理(参照例如专利文献1、2)。
在这样交替重复蚀刻步骤和堆积步骤的方法中，例如，一边交替地重复硅的蚀刻步骤和用于保护侧壁的碳氟聚合膜的堆积步骤，一边进行硅的沟槽加工处理，所述硅的蚀刻步骤，是使用感应耦合(ICP)方式的蚀刻装置，利用由SF6气体等离子体生成的F自由基及F+离子进行的，所述用于保护侧壁的碳氟聚合膜的堆积步骤是利用在C4F8气体等离子体中离解生成的CxFy成分(CxFy種)的表面吸附及聚合反应进行的。
在堆积步骤后的利用SF6等离子体进行的蚀刻步骤中，入射F+离子的主要作用是去除沟槽底部的硅表面的堆积膜，使硅表面露出。沟槽底部的硅表面露出后的主要蚀刻机理，对于在硅露出后吸附于表面的F自由基，虽通过离子对吸附层的碰撞而能够在某种程度上促进蚀刻反应，但基本上是通过硅和F自由基的化学反应(各向同性的蚀刻反应)进行的。即使F自由基和硅本来没有离子碰撞也会在室温下自发地反应。
这样，在交替地重复利用SF6等离子体进行的蚀刻步骤和利用C4F8等离子体进行的堆积步骤的方法中，由于在蚀刻步骤的时间带，完全没有从等离子体中扩散到表面的CxFy自由基导致的阻碍蚀刻的影响，因此，即使图形纵横比增大，在沟槽底部的蚀刻和堆积的平衡也难破坏，因此难以发生蚀刻停止，能够构建稳定性优异的工艺。
而且，由于在蚀刻掩膜的表面，通过C4F8等离子体聚合形成了厚的保护膜，因此既使使用抗蚀剂掩膜也能实现100以上的极高的选择比。其结果，不会伴有严重的掩膜消耗，能够实现500[μm]以上的深的硅沟槽加工。
[专利文献1]美国专利第5,501,893号
[专利文献2]日本特开2000-299310号公报
发明内容
在通过上述现有方法进行硅的深雕刻沟槽加工处理后，在沟槽侧壁厚厚地堆积着在C4F8等离子体照射时形成的CxFy等离子体聚合膜。通常，该堆积膜当保持原样时，在后续工序中不均匀地剥离，作为异物附着于沟槽的周边。
特别是在附着的地方为MEMS结构体的可动部分时，会发生操作不良的严重问题。因此，沟槽侧壁的等离子聚合膜在蚀刻加工后立即完全去除是极为重要的。
通常，C4F8气体被用作超LSI制造工序中SiO2膜的蚀刻气体的一部分，在蚀刻后的SiO2的图形侧壁或基底硅上堆积的CxFy等离子聚合膜可采用通常在超LSI制造工序中使用的氧等离子体灰化灰化容易地去除。
可是，本发明人的实验表明，对上述采用ICP等离子蚀刻装置进行深雕刻沟槽加工后的沟槽侧壁，等离子灰化不能完全去除堆积的碳氟等离子聚合膜。作为其原因，可举出：上述ICP等离子蚀刻装置的高密度ICP等离子体(等离子体密度＝1012[/cm3]左右)大大促进离解，此外，在堆积步骤中使用的气体只是C4F8。
通过C4F8气体在等离子体中高次地离解，形成含有大量键能强的C-C键的膜，其结果，使膜难以剥离。而且，反应生成物SiF4在等离子体中再离解，结果，Si在等离子体气氛中游离，其再度进入膜中，由此成为含有无机成分的只用氧等离子体不能容易地剥离的牢固的膜。
本发明是为了解决通过使用氧等离子体的灰化不能去除在沟槽加工处理后堆积于沟槽侧壁上的等离子聚合膜这一现有课题而完成的，其目的是提供一种堆积于沟槽侧壁的等离子聚合膜的剥离性优异的半导体装置的制造方法。
本发明的半导体装置的制造方法，是对半导体衬底进行沟槽加工的半导体装置的制造方法，其特征在于，该方法包括：
交替地重复对表面设有蚀刻掩膜的半导体衬底的露出表面进行干法蚀刻，形成沟槽结构的蚀刻步骤、和堆积用于抑制沟槽侧壁蚀刻的保护膜的堆积步骤，由此对上述半导体衬底进行沟槽加工处理的工序；
以及，在上述沟槽加工处理之后，在规定温度下加热处理上述半导体衬底的工序。
例如优选在沟槽加工处理后立即在300～500[℃]的温度范围内进行加热处理，然后进行等离子灰化灰化处理。
发明效果
本发明具有如下效果：在沟槽加工处理后到等离子灰化处理前，例如通过在300～500[℃]的温度范围内进行加热处理，能够提高沟槽侧壁的聚合膜的剥离性。
附图说明
图1是说明本发明实施方式1的硅沟槽加工处理顺序的图。
图2是说明在图1的沟槽加工处理中工艺条件的变换顺序(时间坐标)的图。
图3是表示照射了C4F8 ICP等离子体的Si表面的碳氟聚合膜的光电子谱随加热温度变化的图。
图4是表示图3的Cls光电子谱的XPS峰面积变化的图。
图5是表示从照射了C4F8 ICP等离子体的Si表面脱离的质量碎片(mass fragment)的温度谱的图。
具体实施方式
实施方式1
本发明实施方式1的MEMS器件制造方法的特征在于，在进行了硅的沟槽加工处理后，立即在300～500[℃]的温度范围内进行加热处理，然后进行氧等离子灰化处理，去除堆积于沟槽侧壁的碳氟等离子聚合膜。
[A]沟槽加工处理
图1是说明本发明实施方式1的硅的沟槽加工处理顺序的图。作为一个例子，该图1示出下述情形：在半导体衬底(晶片)硅(Si-sub)1上形成例如光致抗蚀剂的蚀刻掩膜2，一边交替地重复硅的蚀刻步骤(图1的(a)、(c))、和用于保护侧壁的碳氟聚合膜的堆积膜3的堆积步骤(图1的(b)、(d))，一边进行硅1的沟槽加工处理。所述硅的蚀刻步骤，是利用由SF6气体等离子体生成的F自由基(F*)及F+离子进行的，所用于保护侧壁的碳氟聚合膜的堆积膜3的堆积步骤，是利用在C4F8气体等离子体中离解生成的CxFy成分的表面吸附及聚合反应进行的。
另外，图2是说明在上述图1的沟槽加工处理中工艺条件的变换顺序(时间坐标)的图。作为蚀刻条件，例如，使用感应耦合(ICP)方式的蚀刻装置，将固定晶片的电极的温度固定在10[℃]，在压力＝3.5[Pa]、源功率＝1800[W]、偏置功率＝15[W]的条件下，SF6(设定流量＝300[sccm])的步骤时间为7[sec](图2的蚀刻的时间带)，C4F8(设定流量＝200[sccm])的步骤时间为2[sec](图2的侧壁保护的时间带)，进行硅1的沟槽加工处理，由此能够实现例如沟槽宽80[μm]、深500[μm]的垂直加工。
在图1(c)的利用SF6等离子体进行的蚀刻步骤中，入射F+离子的主要作用是去除沟槽底部的硅1表面的堆积膜3(也去除蚀刻掩膜2表面的堆积膜3)，使硅1表面露出。沟槽底部的硅1表面露出后的主要蚀刻机理，基本上是通过硅1和F自由基(图1的F*)的化学反应(各向同性的蚀刻反应)而进行。即使F自由基和硅1本来没有离子碰撞也会在室温下自发地反应。另外，相对于吸附在硅1表面的F自由基，通过离子对吸附层的碰撞，F+离子能够促进蚀刻反应。
在上述条件的蚀刻中，虽然在沟槽侧壁部的形状中可看到显示步骤变换时的痕迹的特征性凹凸，但是由于在蚀刻步骤的时间带，完全没有由从等离子体中扩散到表面的CxFy自由基导致的阻碍蚀刻的影响，因此，即使图形纵横比增大，在沟槽底部的蚀刻和堆积的平衡也难破坏，因此难以发生蚀刻停止，能够构建稳定性优异的工艺。
而且，由于在蚀刻掩膜的表面部通过C4F8等离子体聚合形成了厚的保护膜，因此使用抗蚀剂掩膜也能实现100以上的极高的选择比。其结果，不会伴有严重的掩膜消耗，能够实现500[μm]以上的深的硅沟槽加工。
[B]加热处理
接着，在进行了上述沟槽加工后，立即在300～500[℃]的温度范围进行加热处理，由此使硅表面的碳氟等离子聚合膜部分地热分解。
例如，在大气压的N2气氛中以1[℃/sec]的升温速度从室温升温到设定的最高温度400[℃]，在该最高温度400[℃]保持10分钟进行加热处理后，冷却到室温。
[C]等离子灰化灰化处理
然后，对上述加热处理后的硅1进行氧等离子体灰化处理，去除堆积于沟槽侧壁的碳氟聚合膜。
例如，当在进行了上述沟槽加工处理后，立即以1[℃/sec]的升温速度从室温升温到设定的最高温度400[℃]，在该最高温度400[℃]保持10分钟进行加热处理，然后进行氧等离子体灰化处理时，与不进行加热处理而只进行氧等离子体灰化处理的情况相比，沟槽侧壁的等离子聚合膜的去除效果大幅提高。
采用上述ICP等离子蚀刻装置，在上述条件下进行了硅的沟槽加工处理后，为了间接且详细地研究通过上述加热处理，侧壁的碳氟聚合膜怎样热分解，进行了以下实验(实验结果参看图3～图5)。
[实验1]聚合膜的堆积
首先，为了模拟地再现堆积在图形侧壁上的碳氟聚合膜，在劈开的10[mm]×10[mm]的1个硅片样品表面上，采用上述ICP等离子的堆积步骤照射C4F8等离子体1分钟，使上述硅样品表面堆积碳氟聚合膜。
[实验2]加热
接着，为了模拟地再现堆积在沟槽侧壁上的碳氟聚合膜的加热分解(加热导致的热分解)，将堆积了上述碳氟聚合膜的硅样品导入内部具备四极质谱(QMS)装置的超高真空(真空度1×10-9[Torr])热解吸分析(昇温脱離ガス分析)(TDS)装置的腔内，通过从外部照射红外线，加热使之以1[℃/sec]的升温速度从室温(20[℃])升温到设定的多个最高温度，在该最高温度保持10分钟后，冷却到室温。
[实验3]加热后的表面观察
为了研究堆积在沟槽侧壁上的碳氟聚合膜的加热分解效果，对于堆积了上述碳氟聚合膜的1个样品，使上述超高真空热解吸分析装置腔内的上述升温顺序的最高温度变化为180[℃]、340[℃]、500[℃]、700[℃]、及用于比较的没有加热的室温(20[℃])，使该样品的硅表面的碳氟聚合膜部分地热分解之后，通过真空输送导入超高真空XPS(X-ray Photoelectron Spectroscopy：X射线光电子谱)装置内，观察该样品的表面状态，分别绘制了C1s(来源于碳原子内的电子轨道1s)光电子谱(参照图3(a))、及F1s(来源于氟原子内的电子轨道1s)光电子谱(参照图3(b))。也就是说，对于上述1个样品，使最高温度从低温侧梯度地变化至高温侧，进行多次加热处理，图3示出了每1次加热处理后进行XPS分析的结果。
从图3(a)所示的20[℃](室温)下的C1s光电子谱可知，经ICP等离子照射形成的碳氟等离子聚合膜由CF3、CF2、CF、C-CFx组分构成。
另外，由图3(a)、(b)中在各温度下的图谱变化可知，碳氟聚合膜在直到180[℃]为止的加热处理中完全没有变化，但在340[℃]时，CF3、CF2、CF、C-CFx各组分的峰面积减少。此时，由图3(b)的结果可知，F1s光电子谱的峰强度也在减少。这种倾向在500[℃]时进一步加速，特别是由图3(a)的结果可知，C-CFx键的键能向更低能量侧的284[eV]附近的C-C键位移。这表示：通过碳氟聚合膜的热分解，F选择性地脱离，变成富含C的膜。由以上的结果可以认为，碳氟聚合膜在180[℃]～340[℃]之间存在开始热分解的阈值。
图4是为了估算上述热分解开始的阈值，而将上述图3(a)中光电子谱C1s的各组分的XPS光电子信号强度的峰面积的温度变化详细地绘图的结果。从该图4可知，在300[℃]以上时，CF、CF2、CF3的各峰面积减少，C-CFx的峰面积增加。在此，C-CFx的增加认为是由于相邻的C-C键的峰强度增加。因此图4的结果表明，碳氟聚合膜在300[℃]以上开始热分解，开始碳化(C-C键的增加)。在400[℃]以上CF键的峰增加认为是因为：CF3、CF2热分解，F选择性地脱离而变成CF键。
[实验4]加热时的脱离成分(脱離種)的观察
另外，为了研究由于加热处理而从硅表面脱离的分子成分，在上述加热处理时，使用设置在上述超高真空热解吸分析装置腔内的四极质谱(QMS)装置，研究了来自上述样品表面的脱离成分的流量的温度谱(参照图5)。
图5中示出了质量碎片M/e＝44(CO2 +)、M/e＝28(CO+)、M/e＝85(SiF3 +)、M/e＝69(CF3 +)、M/e＝50(CF2 +)、M/e＝38(F2 +)、M/e＝19(F+)的温度谱。
从图5的温度谱可知，上述等离子聚合膜从300[℃]附近开始分解，在约400[℃]激烈地分解，达到峰值，在500[℃]附近分解大致结束。另外，从图5可知：由于在500[℃]以上时，从表面脱离的CF2、CF3的质量碎片大致为零，因此碳氟聚合膜在500[℃]充分地热分解，在其以上的温度处理反而使其开始碳化，可能导致其后的去除工序中不能充分去除的不良情况，因此加热处理的温度上限以500[℃]为宜。
以上图3～图5所示的实验结果表明：通过在300～500[℃]的温度范围内进行加热处理，能够使聚合膜有效地热分解。
使用了上述热解吸分析(TDS)腔和XPS装置的加热实验，是在进行表面分析所必需的超高真空装置内进行的结果，与上述在大气压下的N2气氛中的实际工艺相比，腔内气氛或真空度不同，但结果与图3～图5所示的结果很一致。这表示：在碳氟聚合膜的热分解中，重要的因素不是真空度或气体气氛，而是温度。
如上所述，根据实施方式1，通过在沟槽加工处理后立即在300～500[℃]的温度范围内进行加热处理，与以往的只进行了氧等离子体灰化处理的情况相比，沟槽侧壁的等离子聚合膜被大大地去除。
实施方式2
在上述实施方式1中显示：通过在沟槽加工处理后立即进行加热处理，硅沟槽侧壁的碳氟聚合膜的剥离效果大幅提高。可是，堆积在沟槽侧壁上的等离子体聚合膜的成分中不仅包含碳氟化合物类，还包含在等离子体中由反应生成物(SiF4等)的再离解而生成的含有Si的无机物。有时这些Si类无机成分只采用加热处理去除是不够的。
因此，本发明实施方式2的MEMS器件制造方法的特征在于，在上述实施方式1中，在上述加热处理之后，进一步用酸进行处理，去除堆积在沟槽侧壁上的Si类无机成分。
例如，可证实将上述加热处理后的硅1(参照图1)在乙酸/氟化铵/氟化氢铵的混合溶液中浸渍10分钟，然后进行等离子灰化处理，由此剥离效果进一步提高。
如上所述，根据实施方式2，通过在上述实施方式1的加热处理之后进一步用酸进行处理，能够提高只采用加热处理和等离子灰化处理并不足够的沟槽侧壁的碳氟聚合膜的去除效果。
在上述实施方式中，说明了MEMS(MIST)器件的制造方法，但本发明也适用于进行沟槽加工处理的其他半导体装置的制造方法。

Claims (5)

1.一种半导体装置的制造方法，其是对半导体衬底进行沟槽加工的半导体装置的制造方法，其特征在于，该方法包括：
交替地重复对表面设有蚀刻掩膜的半导体衬底的露出表面进行干法蚀刻，形成沟槽结构的蚀刻步骤、和堆积用于抑制沟槽侧壁蚀刻的保护膜的堆积步骤，从而对上述半导体衬底进行沟槽加工处理的工序；以及，
在上述沟槽加工处理之后，将上述半导体衬底在规定温度下进行加热处理的工序。
2.权利要求1所述的半导体装置的制造方法，其特征在于，上述加热处理的温度在300～500[℃]的范围。
3.权利要求1或2所述的半导体装置的制造方法，其特征在于，该方法进一步包括：将上述加热处理后的上述半导体衬底进行等离子灰化处理的工序。
4.权利要求1或2所述的半导体装置的制造方法，其特征在于，该方法进一步包括：采用酸溶液将上述加热处理后的上述半导体衬底进行湿处理的工序。
5.权利要求4所述的半导体装置的制造方法，其特征在于，该方法进一步包括：将上述湿处理后的上述半导体衬底进行等离子灰化处理的工序。
CNB200610067369XA 2005-03-30 2006-03-24 半导体装置的制造方法 Expired - Fee Related CN100514567C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005097170A JP2006278827A (ja) 2005-03-30 2005-03-30 半導体装置の製造方法
JP2005097170 2005-03-30

Publications (2)

Publication Number Publication Date
CN1855379A true CN1855379A (zh) 2006-11-01
CN100514567C CN100514567C (zh) 2009-07-15

Family

ID=37071134

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610067369XA Expired - Fee Related CN100514567C (zh) 2005-03-30 2006-03-24 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US7622394B2 (zh)
JP (1) JP2006278827A (zh)
KR (1) KR20060106707A (zh)
CN (1) CN100514567C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192530B (zh) * 2006-11-30 2011-03-30 精工爱普生株式会社 半导体装置的制造方法
CN102044410A (zh) * 2009-07-27 2011-05-04 朗姆研究公司 减少微负载的等离子体蚀刻方法
CN102923642A (zh) * 2012-11-07 2013-02-13 中国科学院上海微系统与信息技术研究所 一种高深宽比硅结构的侧壁平滑方法
CN103887164A (zh) * 2012-12-20 2014-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN110389607A (zh) * 2018-04-23 2019-10-29 东京毅力科创株式会社 温度控制方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8262920B2 (en) * 2007-06-18 2012-09-11 Lam Research Corporation Minimization of mask undercut on deep silicon etch
KR101795658B1 (ko) * 2009-01-31 2017-11-08 어플라이드 머티어리얼스, 인코포레이티드 에칭을 위한 방법 및 장치
WO2010099220A2 (en) 2009-02-25 2010-09-02 California Institute Of Technology Methods for fabricating high aspect ratio probes and deforming high aspect ratio nanopillars and micropillars
EP2502264A4 (en) * 2009-11-19 2015-09-16 California Inst Of Techn METHOD FOR PRODUCING SELF-ORIENTAL ARRANGEMENTS ON SEMICONDUCTORS
US9018684B2 (en) 2009-11-23 2015-04-28 California Institute Of Technology Chemical sensing and/or measuring devices and methods
CN101800175B (zh) * 2010-02-11 2011-07-20 中微半导体设备(上海)有限公司 一种含硅绝缘层的等离子刻蚀方法
US8557613B2 (en) * 2010-06-14 2013-10-15 California Institute Of Technology Methods for designing, fabricating, and predicting shape formations in a material
WO2012023537A1 (ja) * 2010-08-19 2012-02-23 株式会社 アルバック ドライエッチング方法及び半導体装置の製造方法
US8133349B1 (en) 2010-11-03 2012-03-13 Lam Research Corporation Rapid and uniform gas switching for a plasma etch process
US8741778B2 (en) * 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
CN102110708A (zh) * 2011-01-14 2011-06-29 北方工业大学 高压隔离槽及其制作方法及mos器件
US8871105B2 (en) 2011-05-12 2014-10-28 Lam Research Corporation Method for achieving smooth side walls after Bosch etch process
GB2499816A (en) 2012-02-29 2013-09-04 Oxford Instr Nanotechnology Tools Ltd Controlling deposition and etching in a chamber with fine time control of parameters and gas flow
WO2014046083A1 (ja) * 2012-09-18 2014-03-27 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN103779201A (zh) * 2012-10-17 2014-05-07 中微半导体设备(上海)有限公司 一种改善通孔侧壁形貌的方法
US9165783B2 (en) 2012-11-01 2015-10-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
CN105336607A (zh) * 2014-05-26 2016-02-17 北大方正集团有限公司 一种功率器件的沟槽的制作方法
US9768033B2 (en) * 2014-07-10 2017-09-19 Tokyo Electron Limited Methods for high precision etching of substrates
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
KR102566770B1 (ko) 2016-07-27 2023-08-16 삼성전자주식회사 반도체 장치의 제조 방법
CN110010464B (zh) 2017-12-25 2023-07-14 东京毅力科创株式会社 处理基板的方法
US11171012B1 (en) * 2020-05-27 2021-11-09 Tokyo Electron Limited Method and apparatus for formation of protective sidewall layer for bow reduction
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch
CN113800466B (zh) * 2021-09-23 2023-08-29 华东光电集成器件研究所 一种mems悬浮结构的深硅刻蚀方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1307859A (en) * 1970-06-02 1973-02-21 British Steel Corp Coated substrate
JPH05293111A (ja) 1992-04-15 1993-11-09 Olympus Optical Co Ltd トラカール
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5520299A (en) * 1995-02-15 1996-05-28 Texas Instruments Incorporated Etching pyroelectric devices post ion milling
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6803309B2 (en) * 2002-07-03 2004-10-12 Taiwan Semiconductor Manufacturing Co., Ltd Method for depositing an adhesion/barrier layer to improve adhesion and contact resistance
US6924235B2 (en) * 2002-08-16 2005-08-02 Unaxis Usa Inc. Sidewall smoothing in high aspect ratio/deep etching using a discrete gas switching method
WO2005055303A1 (ja) * 2003-12-01 2005-06-16 Matsushita Electric Industrial Co., Ltd. プラズマエッチング方法
JP2005342808A (ja) * 2004-05-31 2005-12-15 Oki Electric Ind Co Ltd Ｍｅｍｓデバイスの製造方法
US7172964B2 (en) * 2004-06-21 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of preventing photoresist poisoning of a low-dielectric-constant insulator
US7405168B2 (en) * 2005-09-30 2008-07-29 Tokyo Electron Limited Plural treatment step process for treating dielectric films

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192530B (zh) * 2006-11-30 2011-03-30 精工爱普生株式会社 半导体装置的制造方法
CN102044410A (zh) * 2009-07-27 2011-05-04 朗姆研究公司 减少微负载的等离子体蚀刻方法
CN102044410B (zh) * 2009-07-27 2015-11-25 朗姆研究公司 减少微负载的等离子体蚀刻方法
CN102923642A (zh) * 2012-11-07 2013-02-13 中国科学院上海微系统与信息技术研究所 一种高深宽比硅结构的侧壁平滑方法
CN102923642B (zh) * 2012-11-07 2015-11-04 中国科学院上海微系统与信息技术研究所 一种高深宽比硅结构的侧壁平滑方法
CN103887164A (zh) * 2012-12-20 2014-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103887164B (zh) * 2012-12-20 2017-07-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN110389607A (zh) * 2018-04-23 2019-10-29 东京毅力科创株式会社 温度控制方法
CN110389607B (zh) * 2018-04-23 2022-04-05 东京毅力科创株式会社 温度控制方法

Also Published As

Publication number Publication date
CN100514567C (zh) 2009-07-15
US20060223324A1 (en) 2006-10-05
JP2006278827A (ja) 2006-10-12
US7622394B2 (en) 2009-11-24
KR20060106707A (ko) 2006-10-12

Similar Documents

Publication Publication Date Title
CN1855379A (zh) 半导体装置的制造方法
CN1286153C (zh) 一种用于蚀刻晶片的电介质层的方法
CN1192815C (zh) Pfc处理方法及其处理装置
KR100625099B1 (ko) 감압 처리실내의 부재 청정화 방법과, 청정도 평가방법과, 청정화 종점 검출 방법과, 기판 처리 장치 및비산 미립자 검출 장치
KR101360876B1 (ko) 식각을 위한 방법 및 장치
KR100531337B1 (ko) 플라즈마처리방법및반도체장치의제조방법
CN104143522B (zh) 一种浅沟槽的形成方法
CN1304552A (zh) 减小半导体接触电阻的方法
CN101038865A (zh) 制造薄膜的方法
WO2013046642A1 (ja) 堆積物除去方法
JP5823160B2 (ja) 堆積物除去方法
CN1816773A (zh) 从基底上去除光致抗蚀剂的方法
CN1893028A (zh) 具有氧化物间隔层的应变源漏cmos的集成方法
WO2011093258A1 (ja) ドライエッチング方法
JPH02119134A (ja) シリコン表面の処理方法
CN86105186A (zh) 等离子体处理装置
CN100352014C (zh) 蚀刻方法
KR102108111B1 (ko) 퇴적물 제거 방법 및 가스 처리 장치
JP3309095B2 (ja) ドライ現像方法及び半導体装置の製造方法
CN1883036A (zh) 使用时分多路复用工序和rf偏压调制的高外观soi结构的无切口刻蚀
CN1790613A (zh) 等离子体加工方法
JP3204041B2 (ja) 絶縁膜の形成方法
US20240096607A1 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
CN1713355A (zh) 半导体器件的制造方法
CN117055310A (zh) 一种去除光刻胶的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20110324