CN1871690A - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN1871690A
CN1871690A CNA2004800315449A CN200480031544A CN1871690A CN 1871690 A CN1871690 A CN 1871690A CN A2004800315449 A CNA2004800315449 A CN A2004800315449A CN 200480031544 A CN200480031544 A CN 200480031544A CN 1871690 A CN1871690 A CN 1871690A
Authority
CN
China
Prior art keywords
dielectric film
semiconductor device
manufacturing semiconductor
opening
synthetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800315449A
Other languages
English (en)
Other versions
CN100483632C (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1871690A publication Critical patent/CN1871690A/zh
Application granted granted Critical
Publication of CN100483632C publication Critical patent/CN100483632C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

本发明的目的是提供一种用于制造半导体器件的方法，在方法中，能够防止由膜形成之前的表面形状产生的台阶所引起的断开，控制在大尺寸基板上形成绝缘膜的成本的增加，提高材料的使用效率，和减少废物量。在本发明中，通过滴注包括绝缘体的合成物形成第一绝缘膜，在第一绝缘膜上选择性地形成第二绝缘膜，通过使用第二绝缘膜作为掩膜，来刻蚀第一绝缘膜以形成开口。其后，通过在开口上滴注合成物形成导电膜，且将其中具有绝缘膜的下层引线和上层引线互相连接。

Description

用于制造半导体器件的方法
(1)技术领域
本发明涉及使用以喷墨法为代表的点滴滴注方法制造半导体器件的方法，尤其涉及形成构成半导体器件的绝缘膜的技术。
(2)背景技术
近年来，使用薄膜晶体管的半导体器件已经广泛应用于诸如电视机之类的大尺寸液晶显示器件以及诸如手机之类的便携式终端，同时也进行了积极地开发。
点滴滴注法具有各种优点，诸如不需要掩膜、基板的尺寸容易增加、材料的高使用率、有可能减少设备投资量以及使制造设备的尺寸最小。因此，点滴滴注方法可应用于彩色滤色膜或等离子体显示器的引线、电极等的制造。
在制造半导体器件的传统方法中，要使用很复杂的步骤来形成电路等的图形。例如，在下文简单描述了制造半导体器件的步骤，其中下层的引线和上层的引线用它们之间的绝缘膜彼此互相连接。
最初，在绝缘表面上形成要作为引线基底的导电膜，通过使用旋涂在绝缘膜的整个表面上形成光刻胶。随后，在导电膜上指定用于引线的区域，并通过曝光和显影形成光刻胶图形，以通过刻蚀导电膜形成所需引线。然后，采用CVD、溅射、旋涂等方法在引线上形成绝缘膜，并在绝缘膜上形成光刻胶。然后，选择性地刻蚀绝缘膜以形成开口，通过把在其上面进行曝光和显影处理的光刻胶用作如上的掩膜，以使下层中的引线暴露。然后，形成导电膜以填充开口，并且在导电膜上形成光刻胶。其后，通过把在其上面已进行过曝光和显影处理的光刻胶用作掩膜，刻蚀该导电膜以形成与下层中的引线相连接的上层的导电膜。
(3)发明内容
在上述制造步骤中，通过溅射、CVD、旋涂等形成绝缘膜。通过溅射或CVD形成的绝缘膜的表面形状取决于形成膜之前的表面形状。因此，当在形成膜之前，在表面形状中存在台阶时，就会在形成绝缘膜之后，存在着由于台阶等产生断开的问题。此外，溅射和CVD为使用真空装置的气相处理。因此，当在绝缘膜形成在具有一米或一米以上的大尺寸基板的一面上时，装置的尺寸不可避免地要增加，从而导致成本的增加。
另一方面，当通过旋涂形成绝缘膜时，绝缘膜的形状不取决于膜形成之前的表面形状。但是，当基板的尺寸增加时，在基板的端部的膜厚度与中心部分相比较，变得较厚，从而，不能保持绝缘膜膜厚的均匀性。此外，在旋涂中，通过离心加速，液体树脂分散在基板上，多余的树脂从基板的边缘滴落，从而在基板的表面上形成较薄的树脂膜。因此，材料的可用性较差，多余树脂变成为废物。
考虑到上述实际条件，本发明的目的是提供一种用于制造半导体器件的方法，在该半导体器件中，不会产生由膜形成之前的表面形状导致的台阶所引起的断开。此外，在大尺寸基板上形成绝缘膜的情况下，本发明的目的是提供一种制造半导体器件的方法，在该半导体器件中，不需要增加装置的尺寸且可控制成本的增加。此外，本发明的目的是提供一种制造半导体器件的方法，在该半导体器件中，能够实现材料可用性的改善和废物数量的减少。
为解决上述传统技术的问题，本发明实施下面的步骤。
本发明的一个特征是，通过滴注包括绝缘体的合成物形成第一绝缘膜，在第一绝缘膜上形成第二绝缘膜，通过在第二绝缘膜上进行曝光和显影形成掩膜图形，使用第二绝缘膜作为掩膜，通过刻蚀第一绝缘膜形成开口。这里，尽管通过诸如旋涂之类的已知方法可形成第二绝缘膜，但采用点滴滴注方法，用最少的材料可形成绝缘膜。注意，在本发明中点滴滴注方法意指通过选择性地在任意点上滴注一滴(也称为点)包括导电膜、绝缘膜等的材料的合成物来成形的方法，根据该方法也可称之为喷墨法。
本发明的一个特征是，在上述结构中，在形成第一绝缘膜之后，通过再次选择性地滴注包括绝缘体的合成物，在任意点上形成作为掩膜的绝缘膜。通过选择性地形成掩膜，曝光和显影步骤变得不必要。用作掩膜的材料不限于绝缘膜。因此，当相对于正在刻蚀的第一绝缘膜能够获得刻蚀率的选择比率时，通过滴注包括导电材料等的合成物可形成用作掩膜的导电膜，以取代第二绝缘膜。
本发明是一种用于制造半导体器件的方法，在该半导体器件中，通过滴注合成物形成绝缘膜。作为其特征，一个特征是在绝缘膜上形成掩膜之后，通过进行刻蚀制造设有开口的绝缘膜，另外，把惰性气体添加到绝缘膜。具体地说，惰性元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中选择的一种或多种，一个特征是，形成绝缘膜，以使得惰性气体包括在从1×1019原子/cm3到5×1021原子/cm3的浓度，优选从2×1019原子/cm3到2×1021原子/cm3。
本发明的一个特征是，在上述结构中，形成具有楔形形状的开口，具体地说，开口可形成为具有从30°或大于30°并小于75°的楔形。通过形成楔形的开口，使得将惰性气体添加到开口的侧面变得容易。
本发明的一个特征是，通过将包括导电材料的合成物滴注到所形成的开口的侧面，形成阻挡层。这里，用作阻挡层的膜不限于导电膜，绝缘膜可用作阻挡层。例如，当阻挡层形成在与引线有可能发生短路的区域中时，较佳的是，由树脂材料构成阻挡层。
本发明的绝缘膜的一个特征是，绝缘膜由有机材料或硅和氧的键在其中构成骨架结构的材料制成。这里，有机材料意指丙烯酸、聚酰亚胺、苯并环丁烯、聚酰胺等。此外，由硅和氧的键构成骨架结构的材料通常是指由包括硅氧烷等的聚合物的聚合作用所形成的化合物材料。具体地说，包括硅和氧的键在其中构成骨架结构并且至少氢作为取代基所包含的材料，或具有作为取代基的氟、烷基、或芬芳烃中的至少一种的材料。
本发明的一个特征是，在通过滴注合成物形成绝缘膜之后，进行平整化处理。作为平整化处理的方法，可以使用已知的方法。具体地说，诸如回流平整化、CMP平整化、偏压溅射平整化、深腐蚀平整化，或它们的组合之类的平整化方法都可用来进行平整化处理。
本发明的一个特征是，在上述结构中，通过将包括导电材料的合成物滴注到在绝缘膜中所设置的开口，形成填充开口的导电膜，所述绝缘膜通过滴注合成物而形成。所述导电膜由包括银、金、铜或氧化铟锡的材料制成，这也是本发明的一个特征。
在本发明中，通过滴注合成物来形成绝缘膜。因此，有可能在滴注中以任意间距将所需量的材料施加给任意点。因此，所制造的绝缘膜的形状不取决于在膜形成之前的形状，并且能够防止由于在引线层中的台阶所引起的断开。此外，由于只需要施加所需量的材料，能够提高材料的可用性和减少废物量。在将绝缘膜形成在大尺寸基板上的情况下，由于不需要扩大的装置，所以能够控制成本的增加。
(4)附图说明
图1A到1E为说明制造绝缘膜的方法(实施例方式1)的示意图。
图2A到2D为说明制造绝缘膜的方法(实施例方式1)的示意图。
图3A和3B为说明制造绝缘膜的方法(实施例方式2)的示意图。
图4A和4B为说明制造绝缘膜的方法(实施例方式3)的示意图。
图5A和5B为说明制造绝缘膜的方法(实施例方式4)的示意图。
图6A到6C为说明平整化绝缘膜的方法(实施例方式5)的示意。；
图7A到7D为说明制造半导体器件的方法(实施例1)的示意图。
图8A到8C为说明制造半导体器件的方法(实施例1)的示意图。
图9A到9E为说明制造半导体器件的方法(实施例1)的示意图。
图10A到10D为说明制造根据本发明的多层引线的方法(实施例4)的示意图。
图11A到11D为说明制造半导体器件的方法(实施例2)的示意图。
图12A和12B为说明制造半导体器件的方法(实施例3)的示意图。
图13是显示屏的示意图，该显示屏为应用本发明的半导体器件的一种形式(实施例5)。
图14A到14C为示出应用本发明的电子设备的示意图(实施例6)。
(5)具体实施方式
实施例方式1
参照图1A到1E描述本发明的实施例方式。
首先，制备第一基板100。能够承受该制造步骤的处理温度的玻璃基板、石英基板、半导体基板、金属基板、不锈钢基板或塑料基板都可用于基板100。此时，可以已经在基板100上形成了由绝缘体或半导体层所制成的基膜、或导电膜。然后，通过把由绝缘体制成的合成物滴注在基板100上来形成绝缘膜101。
将在溶剂中溶解或分散绝缘体的合成物用作从管嘴109滴注的合成物。作为绝缘体，可以使用环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂或聚氨酯树脂之类的树脂。在使用这些树脂时，通过使用溶剂溶解或分散树脂材料可调节粘度。作为疏液性的材料，可以使用包括氟原子的树脂、只用烃等配置的树脂。更详细地说，包括分子中包含氟原子的单体的树脂，或包括只用碳原子或氢原子配置的单体的树脂可以作为例子。此外，可以使用诸如丙烯酸、苯并环丁烯(benzocyclobutene)、聚对亚苯基二甲基(parylene)、火舌(flare)或具有渗透性的聚酰亚胺之类的有机材料、诸如由包括硅氧烷等的聚合物的聚合作用所制成的化合物材料、诸如包含水溶性均聚物和水溶性共聚物的合成物等。由于有机材料具有高平面性，因而其适合使用。因此，在随后形成导电材料时，不会使膜厚在台阶部分变得极薄，或断开。但是，在使用有机材料时，在由有机材料制成的绝缘膜之下或之上，可以由包含硅的无机材料来形成薄膜以防止脱气。具体地说，可使用等离子体CVD或溅射形成氧化氮化硅(silicon nitride oxide)膜或氮化硅膜。
包括硅氧烷的聚合物可作为硅和氧的键在其中构成骨架结构的材料的典型例子，并且至少氢作为取代基被包含，或具有氟、烷基、或芬芳烃中的至少一种的材料作为取代基。因此，可以使用在上述条件范围内的各种材料。包括硅氧烷的聚合物具有更好的平面性，乃至透明度和热稳定性。因此，在形成由包括硅氧烷的聚合物制成的绝缘体之后，可以在大约从300℃到600℃或更低的温度下进行热处理。通过热处理，例如，可在同一时间进行氢化和烘焙处理。此外，通过调节溶剂的种类或浓度，可控制包括硅氧烷的聚合物的粘度。因此，通过根据使用目的适当地使用，能够将包括硅氧烷的聚合物应用到不同用途。
作为溶剂，可使用诸如醋酸丁酯和乙酸乙酯之类的酯，诸如异丙醇和乙醇之类的醇、诸如丁酮和丙酮的有机溶剂等。合成物的粘度优选50cp或更小以便防止干燥或顺畅地从出口滴注合成物。合成物的表面张力优选40Mn/m或更小。依照要使用的溶剂或应用，可以根据需要调节合成物的粘度等。例如，ITO、有机铟或有机锡溶解或分散在溶剂中的合成物粘度从5mPa·S到50mPa·S。银溶解或分散在溶剂中的合成物粘度从5mPa·S到20mPa·S。ITO、金溶解或分散在溶剂中的合成物粘度从10mPa·S到20mPa·S。
如上所述，用点滴滴注方法，通过选择性地在基板100上滴注合成物可形成第一绝缘膜101(图1A)。由于点滴底滴注方法能够在基板上所需部分选择性地形成绝缘膜(例如，除了基板端部之外的整个表面)，因此能够提高材料的使用效率。
然后，通过滴注合成物，在第一绝缘膜101上形成由绝缘体(第二绝缘膜)制成的光刻胶(图1B)。这里，滴注并形成与紫外线起反应的光刻胶作为第二绝缘膜。包含光敏剂的合成物可用作光刻胶，例如，使用作为典型正光刻胶的酚醛清漆树脂、二苯甲硅烷二醇(diphenyl silane diol)和酸产生剂等在溶剂中溶解或分散的合成物。已知的溶剂都可用作该溶剂。此外，可通过旋涂的方法形成光刻胶102。但是，由于使用点滴滴注方法，所以光刻胶不必形成在基板不需要的边沿部分中，光刻胶可以只形成在所需的区域。
然后，通过执行曝光和显影步骤(图1C)，光刻胶102可形成所需的形状(图1D)。尽管使用正型光刻胶执行曝光和显影步骤，也可使用负型光刻胶来执行该步骤。
然后，通过将已处理的光刻胶作为掩膜，刻蚀没有被掩膜所覆盖的绝缘膜101以形成开口103和104(图1E)。
可使用采用诸如硫酸、硝酸、磷酸、氢氟酸之类的化学制品进行的湿法刻蚀，或通常使用RIE(反应离子刻蚀)的干法刻蚀用于刻蚀处理，依照使用的目的可对其进行适当的选择。依照要处理的目的，可适当地选择刻蚀气体，诸如CF4、NF3或SF6的氟基气体或诸如Cl2或BCl3的氯基气体都可用于刻蚀。
具体地说，当第一绝缘膜由包括硅氧烷的聚合物形成时，可将惰性气体添加到要使用的刻蚀气体。作为要添加的惰性元素，可使用从He、Ne、Ar、Kr或Xe中选择的一种或多种。在该实施例模式中，通过使用CF4、O2、He和Ar进行刻蚀。此外，通过以大约10％到20％的比率增加刻蚀时间可进行过刻蚀，以便在基板100上不留下任何残留物的情况下进行刻蚀。通过进行一次或多次刻蚀可形成楔形。
使用剥离溶液可去除用作掩膜的第二绝缘膜102。可使用通过绝缘膜与等离子体气体发生反应而被去除及蒸发的等离子体灰化器、通过将O3(臭氧)分解和转化成作为反应气体的氧基使其与光刻胶进行反应来蒸发绝缘膜的臭氧灰化器、以及安装了最适合溶解绝缘膜的化学罐的湿式工作站(wet station)等。在使用等离子体灰化器或臭氧灰化器时，诸如包含在实际绝缘膜中的重金属之类的杂质被去除。因此，优选使用湿式工作站来清洁。用这种方式，通过在干燥灰化步骤之后依次进行湿法处理，能够彻底去除光刻胶的残留物。
如上所述，通过滴注合成物来形成绝缘膜，不用扩大的装置就能够形成绝缘膜。因此，可以使材料的消耗量最小。此外，通过用点滴滴注法而不是旋涂法来形成作为掩膜的光刻胶，能够提高材料的使用效率。
(实施例方式2)
图2A到2D用于描述本发明的实施例方式2。在实施例方式2中，描述了在选择性地滴注用作掩膜的绝缘体以形成掩膜时制造绝缘膜的方法。
首先，将合成物滴注在基板100上以和实施例方式1一样形成第一绝缘膜101(图2A)。
然后，将不同于第一绝缘膜的合成物选择性地滴注在第一绝缘膜101上以形成掩膜(第二绝缘膜)202，该掩膜由诸如光刻胶或聚酰亚胺之类制成(图2B)。相对于第一绝缘膜101能够获得刻蚀的选择比率的掩膜可用作掩膜202。
然后，通过使用第二绝缘膜202作为掩膜，在没有用掩膜覆盖的一部分第一绝缘膜101上进行刻蚀处理，以形成开口203和204。能够如实施例方式1一样进行该刻蚀处理。此外，可使用点滴滴注方法用于形成开口。在这种情况下，可通过从管嘴109滴注湿的刻蚀溶液来形成开口。然而，可适当地提供采用诸如水之类的溶剂的清洁步骤来控制开口的纵横比。自然，通过将点滴滴注方法也应用于清洁步骤，通过把从管嘴滴注的点滴转变成水，或通过改变其中填充溶液的头部，使得有可能采用同一装置进行连续处理，这样可试图缩短处理时间。
然后，采用剥离液去除用作掩膜的第二绝缘膜202。通过上述步骤，在绝缘膜101上形成开口203和204(图2C)。
接下来，在开口203和204滴注包括导电材料的合成物以形成导电膜205和206(图2D)。
作为形成导电膜的合成物，可使用导电材料在其中被溶解或分散在溶剂中的合成物。导电材料对应于诸如Ag、Cu、Ni、Pt、Pd、Ir、Rh、W和Al的金属、Cd和Zn的硫化物、Fe、Ti、Si、Ge、Zr和Ba的氧化物、或卤化银的颗粒或分散剂纳米颗粒。或者，导电材料对应于用作透明导电膜的氧化铟锡(下文称作“ITO”)、包含ITO和氧化硅的ITSO、有机铟、有机锡、氧化锌(ZnO)、氮化钛(TiN)等。但是，考虑到具体的阻值，优选使用金、银和铜的任何材料在其中溶解或分散在溶剂中的合成物作为从管嘴滴注的合成物。更好的是，可提供为低阻值的银或铜。但是，在使用银或铜时，可提供阻挡层作为用于杂质的措施。
尽管由所滴注的导电材料制成的合成物取决于装在头部的每一管嘴的直径和图形所需的形状，但导电材料的颗粒直径最好是尽可能地小，以防止堵塞管嘴和用于制造精确的图形。较佳地，颗粒直径为0.1μm或更小。合成物由诸如电解法、雾化法、或湿减少法之类的已知方法制成，从而颗粒尺寸通常大约为从0.5μm到10μm。在用气相蒸发方法制造合成物时，用分散剂保护的每个纳米分子是微小的，且尺寸大约为7nm。此外，在用涂层覆盖纳米颗粒的每一表面时，在室温下溶剂中的纳米颗粒彼此不粘合并均匀地分散在溶剂中，从而呈现出类似于水状流体的行为。因而，优选使用这种涂层。
如上所述，通过选择性地在任意位置滴注合成物以形成作为掩膜的绝缘膜，可省略曝光和显影步骤。此外，通过选择性地滴注合成物来形成导电材料，在形成引线时也可省略曝光和显影步骤。因此，可以用较低的成本和较高的成品率在超过1米的大尺寸基板的一面上形成引线层。
(实施例方式3)
在实施例方式3中，参照图3A和图3B，来描述作为本发明的另一个特征的，将惰性元素添加到采用点滴滴注方法所制造的绝缘膜中的情况。
在添加具有比较大的原子半径的惰性元素时，会对绝缘膜产生变形，因此，通过修改和致密表面可阻止诸如水汽和氧之类的杂质成分进入。此外，通过加入杂质成分，在后面进行的使用液体的步骤(下文也称为湿式步骤)时，可防止溶液成份进入到绝缘膜甚至发生反应。此外，也可防止来自绝缘膜的内部的水汽或气体的释放。尤其是，可防止由于随着时间变化所引起的水汽和气体的释放。因而根据上述效果能够增强可靠性。
参照图3A和3B描述把惰性元素添加到绝缘膜中的方法。如参照图1A到1E或图2A到2D示出的方法，执行通过使用点滴滴注方法在基板300上形成绝缘膜上301、以及在绝缘膜301中形成开口303和304的步骤。此外，开口303和304也可形成为楔形，通过控制刻蚀条件在该楔形中直径向下变得更小(图3A)。
然后，把惰性元素305添加到绝缘膜301，绝缘膜301形成为楔形以在绝缘膜的表面上形成致密部分310。诸如离子掺杂法、离子注入法或等离子体处理法之类的公知方法都能用作添加惰性元素的方法。作为要添加的惰性元素，可使用从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中选择的一种或多种。较佳的是，可使用具有原子半径比较大和价格便宜的氩(Ar)。此外，可使用即使在加入惰性元素时绝缘膜的渗透性也不降低的材料。通过添加原子半径比较大的惰性元素会产生变形，通过修改和致密表面(包括侧面)可防止诸如水汽和氧的进入。由于在斜角不够时，惰性元素不足以掺杂到开口的侧面(side surface)或边缘部分的侧面，所以可从倾斜方向进行进一步的掺杂，或可以增加通过等离子体处理把惰性元素添加到开口的侧面或边缘部分的侧面的处理。
可形成包括浓度为从1×1019原子/cm3到5×1021原子/cm3，优选从2×1019原子/cm3到2×1021原子/cm3的惰性元素的绝缘膜。以后，若需要，可在该绝缘膜上形成导电膜、半导体或绝缘膜。
根据本实施例方式，通过加入杂质成分，并通过修改绝缘膜的表面，在后面进行的使用液体的步骤(也称为湿式步骤)时，可防止溶液成份进入绝缘膜或发生反应。此外，在后面进行的热处理步骤时，也可防止来自绝缘膜的的水汽或气体的释放。另外，可防止由于随着时间变化所引起的从绝缘膜释放水汽和气体。这能够增强半导体器件的可靠性。
(实施例方式4)
在该实施例方式中，参照图4A和4B以及图5A和图5B，描述使用点滴滴注方法形成阻挡层的情况。
图4A和4B示出了在绝缘膜中形成的开口中形成阻挡层的情况，而图5A和5B示出了在绝缘膜和在导电膜的表面上形成阻挡层的情况。
首先，如上述实施例方式所示出的那样，用点滴滴注方法在基板450上形成绝缘膜451，通过刻蚀在绝缘膜中设置开口453和454(图4A)。这里，开口453和454可形成为具有如图2A到2D的楔形形状。
通过选择性地滴注合成物到开口453和454以及绝缘膜的边缘部分，形成阻挡层460(图4B)。通过形成阻挡层460，试图保护和稳定开口453和454中绝缘膜451以及绝缘膜451的边缘部分的表面。换言之，该阻挡层起到保护内部不受腐蚀性气体、水汽、金属离子等污染的作用。此外，能够防止后来要形成的覆盖开口453和454的引线不会由于形成导电膜的阻挡层的步骤而导致断开。
图5A和图5B示出了在开口中形成导电膜505之后，在导电膜505上形成阻挡层的情况。
首先，如上述实施例方式所述，在绝缘膜上形成开口。然后，通过将合成物滴注到开口中填充导电材料以形成导电膜505和506。然后，用点滴滴注方法，在导电膜505和506和绝缘膜501的边缘部分上形成阻挡层520。
作为阻挡层中所包括的合成物，优选具有阻止水汽或氧的进入的特性、且具有50cp或小于50cp的粘度以使用点滴滴注方法能够形成阻挡层520的合成物。作为具有这些特性的合成物，已知的导电材料，或者诸如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂或聚氨酯树脂之类的树脂材料优选作为例子。当使用这些树脂材料时，通过使用溶剂溶解或分散这些树脂材料可调节它们的粘度。此外，作为阻挡层优选疏水性的树脂，例如，优选包括氟原子或只由烃配置的树脂。更详细地说，包括分子中包含氟原子的单体的树脂，或包括只用碳原子或氢原子配置的单体的树脂可以作为例子。
此外，当阻挡层由导电材料形成时，阻挡层的形成必须不会导致与引线短路。因此，在有可能与引线发生短路的区域，优选由树脂材料形成阻挡层。
在形成阻挡层时，有可能随开口侧面的角度而产生台阶从而引起断开。因此，必须将开口的侧面形成为具有平缓的倾斜表面。具体地说，可将侧面形成为大于30°到小于75°的楔形。此外，为了防止由于台阶所引起的断开，可在滴注一滴或多滴之后进行烘焙合成物的处理，以及进行固化合成物的处理。换言之，可重复滴注和烘焙。
在图4A和4B以及图5A和5B中，如实施例方式3所示，优选在形成阻挡层之前通过添加杂质元素来修改绝缘膜的表面。
如上所述，添加了杂质的绝缘膜，或上面层叠了阻挡层的绝缘膜都可用作中间层绝缘膜，或包括开口的绝缘膜。因而，能够防止由于诸如水汽或氧的进入而引起的元件劣化。注意，本实施例方式可与其它实施例方式自由组合。
(实施例方式5)
图6A到6C被用于说明实施例方式5。图6A到6C示出了在通过滴注合成物形成的绝缘膜上进行平整化处理的情形。
通常，在采用溅射或CVD方法在基板上形成膜时，膜的表面条件取决于在形成膜之前基板的表面条件。因此，在形成膜之前若基板上存在着台阶时，在形成膜之后在表面上也会产生台阶。
另一方面，在点滴滴注方法中，在滴注合成物的过程中能够控制滴注率的值。因此，如果根据点预先确定滴注率，即使在形成膜之前存在台阶时，也能够修改台阶。但是，可以想到的是，由于溶剂的种类、粘度或一次滴注率可在表面上产生不平整。当不平整在表面增加时，在层叠引线的情况下，取决于台阶部分的差的台阶覆盖性，可产生由于引线层的断开引起开口缺陷、或在引线层之间产生由于不良绝缘所引起的短路缺陷。此外，在光刻步骤中，由于光刻胶的膜厚在台阶部分波动以及在曝光过程中透镜的焦距局部不准确，使得产生细微的图形变得较为困难。因此，在不能够忽略滴注的合成物的不平整时，优选在用点滴滴注方法形成绝缘膜之后进行平整化处理。用图6A到6C来具体描述平整化处理。
首选，通过在基板600上滴注绝缘体形成绝缘膜601(图6A)。然后，在绝缘膜601上进行平整化处理。作为平整化处理，可进行回流平整化、CMP平整化、偏压溅射平整化、深腐蚀平整化，或它们的组合。注意，在此示出了用CMP进行的平整化。
在CMP中，在安装在用于支撑的头部(载体)602上的晶圆605、安装在掩膜模具板606上的掩膜布(垫)603和供给到那的研磨液(浆)之间，进行机械抛光和化学作用相平衡的基板表面的抛光(图6B)。它使得绝缘膜表面上的不平整被平整化(图6C)。
如上所述，在通过滴注合成物形成绝缘膜之后，通过进行诸如CMP的平整化处理，能够实现绝缘膜表面的平整化。
如在该实施例方式中所示，通过在用点滴滴注方法形成的绝缘膜上进行平整化处理，使得表面上的不平整被平整化。因此，它在多层中层叠形成引线时是极其有效的。此外，通过进行平整化可防止由于台阶或电极等的短路所引起的断开，可实现成品率的提高。
注意，该实施例方式能够自由地组合上述实施例方式。
实施例1
使用附图来描述制造半导体器件的方法，在该半导体器件中，本发明可应用于制造绝缘膜。
在实施例1中，说明了使用非晶半导体(非晶硅、a-Si)制造薄膜晶体管的方法。首选，用图7A到7D和图8A到8C来描述使用非晶半导体(非晶硅、a-Si)制造上栅极型(顺向叠加型)薄膜晶体管的方法。
首先，通过排出合成物，在基板800上形成导电膜801和802。然后，形成n型非晶半导体803、非晶半导体804以覆盖导电膜801和802，且在其上面层叠绝缘膜805。因此可用等离子体CVD或溅射来形成绝缘膜805，在这里用点滴滴注方法来制造它。此外，此时可控制滴注率以在绝缘膜805上形成凹陷(图7A)。
然后，用点滴滴注方法，在绝缘膜805上形成栅极电极806。此时，在绝缘膜805上形成凹陷，因此，通过将凹陷利用为堤(bank)，可更加精确地施加合成物。因此，可在任意点上精确地形成导电材料。
然后，通过滴注合成物用诸如光刻胶或聚酰亚胺之类的绝缘体形成掩膜807(图7B)。然后，通过同时对n型非晶半导体803、非晶半导体804和绝缘膜805进行图形化，形成n型非晶半导体808、非晶半导体809和绝缘膜810。
然后，通过排出合成物，形成绝缘膜811，通过排出不同于用于绝缘膜811的合成物，在811上进一步形成由诸如聚酰亚胺之类的绝缘体构成的掩膜812(图7C)。这里，包括硅氧烷系统材料、含有1×1020/cm3的Si-CH3键或Si-C键、或含有1×1020/cm3或更多的C、并且在100平方微米中没有3μm或大于3μm的裂纹的合成物，被用作绝缘膜811。
刻蚀没有用掩膜覆盖的部分以形成开口813和814，并去除掩膜812(图7D)。这里，可使用采用诸如硫酸、硝酸、磷酸、氢氟酸之类的刻蚀剂进行的湿法刻蚀，或通常使用RIE(反应离子刻蚀)的干法刻蚀用于刻蚀处理，依照使用的目的可对其进行适当的选择。可根据要处理的物体，适当地选择刻蚀气体，诸如CF4、NF3或SF6的氟基气体或诸如Cl2或BCl3的氯基气体都可用于刻蚀。
然后，通过将杂质元素添加到绝缘膜811的表面(在图8A中标号851到853)，可进行表面修改。作为添加杂质元素的方法，诸如离子掺杂、离子注入、离子处理之类的方法可作为例子，可使用从从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中选择的一种或多种作为要添加的杂质元素。
通过滴注包括导电材料的合成物以填充开口813和814，可形成导电膜815和816。通过滴注包括导电材料的合成物形成导电膜817并与导电膜816相接触(图8B)。这里，导电膜817起到像素电极的作用。
然后，形成取向膜821。通过加热密封剂使之固化，在其上面形成彩色滤色膜822、对置电极823和取向膜824的基板825与基板800相连接。其后，通过注入液晶826，就完成了使用液晶和具有显示功能的半导体器件。偏振板827和828与基板800和825相连接(图8C)。
随后，用图9A到9E来描述制造半导体器件的方法，在半导体器件中，形成了使用非晶半导体的沟道保护类型薄膜晶体管，本发明可应用于制造连接到薄膜晶体管的引线。
首先，通过在基板900上滴注合成物形成栅极电极901。通过选择性地滴注包括导电材料的合成物，可在基板900上形成栅极电极901。这里，作为基板900，可应用由诸如玻璃、石英、塑料或铝之类的绝缘体构成的基板、以及在诸如不锈钢的金属基板、半导体基板等的上面形成诸如氧化硅或氮化硅的绝缘膜的基板。此外，理想的是，在诸如塑料或铝的基板的表面上形成诸如氧化硅、氮化硅或氧化氮化硅的绝缘膜，以阻止杂质等从基板侧分散。
然后，在栅极电极901上形成绝缘膜902。尽管用诸如等离子体CVD或溅射之类的薄膜形成方法可形成绝缘膜902，但在该实施例中，它是用点滴滴注方法形成的。作为用点滴滴注方法来形成，与用CVD或溅射形成绝缘膜时的情况相比较，能够形成具有更好的平整性的绝缘膜而不会产生大量的台阶。
然后，在绝缘膜902上形成非晶半导体并在其整个表面上形成绝缘膜以覆盖非晶半导体。然后，通过使用掩膜只对该绝缘膜进行图形化，形成作为刻蚀制止者的绝缘膜904。然后，在整个表面上形成n型非晶半导体以覆盖绝缘膜904。其后，通过使用掩膜同时对非晶半导体和n型非晶半导体进行图形化，形成非晶半导体膜905和n型半导体膜906和907。然后，形成与n型半导体906和907相连接的导电膜908和909(图9A)。
随后，通过滴注合成物形成绝缘膜910，以在绝缘膜910上的任一点形成由诸如聚酰亚胺之类的绝缘体构成的掩膜911(图9B)。尽管绝缘膜在这里用作掩膜911，掩膜可由导电材料构成，只要它能够获得相对于绝缘膜910的可选择刻蚀比率。其后，形成开口912，以使得通过刻蚀没有被掩膜所覆盖的部分来暴露部分导电膜909。
然后，通过滴注包括导电材料的合成物形成导电膜913以填充开口912(图9D)。然后，通过滴注包括导电材料合成物形成导电膜914和915，以使之与导电膜913相接触。导电膜914和915由具有透光特性的导电材料构成。具体地说，导电膜由氧化铟锡(ITO)和包括ITO和氧化硅的ITSO构成。然后，形成电致发光层916和导电膜917以与导电膜915相接触。导电膜917起到阴极的作用，而导电膜915起到阳极的作用。随后，形成屏蔽920以覆盖整个表面。通过上述步骤，就完成了所谓的下发射半导体器件，在该器件中光从光发射元件发射到基板900侧(图9E)。此外，该结构对应于具有作为沟道部分的非晶半导体的晶体管为n型晶体管时的情况。
诸如丙烯酸或聚酰亚胺的有机材料，或诸如氧化硅、氧化氮化硅的无机材料，或硅氧烷系统可用作起到堤作用的绝缘层918，也可使用光敏材料或非光敏材料。较佳的是，绝缘层918可形成为曲率半径连续不同的形状，以使得后来形成的电致发光层916不会由于台阶而断开。根据发光元件有三种发光类型：光发射到基板侧的上发射，光发射到它的相对侧的下发射，以及通过形成由透明材料构成的一对电极或通过形成在厚度方向能够透射光的电极、光发射到基板侧和它的相对侧的双发射。此外，没有层的界面的任何单层类型、层叠类型或混和类型可用作电致发光层916。此外，任何单重态材料、三重态材料或这些材料组合的材料可用作电致发光层916。此外，可使用包括低分子材料、高分子材料和中等分子材料的任何有机材料，以具有更好的电子注入特性的氧化钼等为代表的无机材料，或有机材料和无机材料的合成材料。结构用注入气相淀积之类的已知方法可形成电致发光层916，考虑到花费时间或制造成本，也可使用点滴滴注方法来形成它。因此，在利用点滴滴注方法制造绝缘层或薄膜的本发明中，能够进一步降低花费时间和制造成本。
因此，半导体器件包括图像显示器件、发光器件、诸如发光系统的光源。此外，半导体器件包括围住像素部分和在基板与覆盖材料之间的驱动电路的屏幕、FPC在其中连接到屏幕的模块、在FPC的点设有驱动IC的模块、用COG技术等在屏幕上安装驱动IC的模块、用于监视的显示器等。
此外，在上述晶体管中，示出了非晶半导体在其中用作沟道部分的晶体管。然而，本发明不限于此，可以使用晶粒分散在非晶半导体中的半非晶半导体(下文称为SAS)。使用SAS的晶体管具有从2cm2/V.sec到10cm2/V.sec的迁移率，它是使用非晶半导体的晶体管的电场效应迁移率的2到20倍。使用SAS的晶体管具有非晶结构和晶体结构(包括单晶体和多晶体)的中间结构。半导体是具有稳定的第三状态和具有短距离级和晶格变形的结晶材料的半导体，由于自由能量，所述第三状态是稳定的。通过使其晶粒直径从0.5nm到20nm，半导体可分散在非单晶体半导体中。此外，半导体包括至少为1原子％或更多的氢或卤素以便终止未结合的键(悬空键)。此外，通过添加诸如氦、氩、氪或氖之类的稀有气体元素以增强稳定性，来进一步促进晶格变形，可获得更好的SAS。例如，在专利公告3065528中公开了有关这种SAS的描述。该实施例能够自由组合上述的实施例方式。
实施例2
通过使用附图，来描述将制造本发明绝缘层的方法应用到其的半导体。
首先，如图11A所示，在基板400上形成包括诸如氧化硅膜、氮化硅膜、或氧化氮化硅膜之类的绝缘膜的基层绝缘膜401。作为基板400的材料，可使用玻璃基板、石英基板、半导体基板、金属基板、不锈钢基板或塑料基板。基层绝缘膜401可具有绝缘膜的单层结构或两层或多层绝缘膜所层叠的结构。然后，在基层绝缘膜上形成非晶半导体膜。该非晶半导体膜可通过使用已知的方法(溅射、LPCVD、等离子体CVD等)来形成。然后，用已知的结晶方法，诸如结构结晶方法、使用RTA或退火炉的热结晶方法、使用促进结晶的金属元素的热结晶方法等，使非晶半导体膜结晶。通过对以这种方式所获得的结晶半导体膜进行图形化使其具有所需的形状，形成半导体膜404。
形成覆盖半导体膜404的栅极绝缘膜402。通过等离子体CVD或溅射形成作为栅极绝缘膜402的诸如氧化硅膜的绝缘膜。也可用降低滴注方法形成栅极绝缘膜402。当用点滴滴注方法形成制造它时，通过控制滴注率就可改变台阶。
通过选择性地滴注包括导电材料的合成物，在栅极绝缘膜402上形成栅极电极403。在这种情况下，用于点滴滴注方法的管嘴的直径被设置在从0.1μm到50μm(优选从0.6μm到26μm)，并且将从管嘴滴注的合成物的滴注率设置在从0.00001pl到50pl(优选从0.0001pl到10pl)。滴注率正比于管嘴直径的尺寸而增加。使待处理的物体和管嘴出口之间的距离尽可能地近，以在所需点滴下合成物，优选设置在大约从0.1nm到2nm。
然后，通过使用栅极电极403作为掩膜把杂质掺入到半导体404，形成源极区域405和漏极区域406。
然后，通过使用点滴滴注方法，形成绝缘膜410。绝缘膜410由包括诸如氧化氮化硅膜之类的硅的材料、诸如具有透光特性的丙烯酸或聚酰亚胺的有机材料、由包括硅氧烷的聚合物的聚合作用形成的化合物材料等构成。绝缘膜410由使用这些材料的单层或两层或多层来形成。包括硅氧烷的聚合物被作为用硅和氧的键在其中构成骨架结构的材料的典型例子，并且至少氢作为取代基被包含，或具有氟、烷基、或芬芳烃中的至少一种的材料作为取代基。因此，可以使用在上述条件范围内的各种材料。有机材料和其中骨架结构由硅和氧的键所构成的材料具有更好的平面性。因此，这些材料是较佳的，因为膜厚在台阶部分不是极薄，或者甚至在后来形成导电材料的时候也不产生断开。此外，骨架结构由硅和氧的键构成的材料也具有透明性和热稳定性，因此，在形成膜之后，可进行大约从300℃的热处理。通过热处理，例如，可在同一时间进行氢化和烘焙处理。
然后，可选择性地成为掩膜的光刻胶409形成在绝缘膜410上(图11A)。作为光刻胶409，可使用相对于绝缘膜410能够获得可选择的比率的光刻胶。
然后，通过刻蚀没有被掩膜所覆盖的部分，形成与下层侧接触的开口411和412。
在这个实施例中，结构通过两步骤刻蚀来刻蚀绝缘膜410和栅极绝缘膜402时的情况作为例子被示出，该实施例不限于此。在这里，示出了把包括硅氧烷的聚合物用于绝缘膜410以及把包含大量氧的膜用于栅极绝缘膜402时的情况。
在这个实施例中，在相对于栅极绝缘膜402能够获得可选择比率的条件下，对栅极绝缘膜410进行刻蚀(湿法刻蚀或干法刻蚀)。将惰性气体添加到要在刻蚀栅极绝缘膜410的过程中使用的刻蚀气体。作为要添加的惰性元素，可使用选自He、Ne、Ar、Kr和Xe中的一种或多种。在本发明中，用总流量的26％或更大且50％或更小，把选自惰性元素中具有较大的原子半径的Ar、Kr和Xe中的一种或多种添加到刻蚀气体。首先，优选使用氩，因为它原子半径比较大且价格便宜。在本实施例中，使用了CF4、O2、He和Ar。当进行干法刻蚀时，刻蚀条件为：CF4的流量设置在380sccm；O2，290sccm；He，500sccm；Ar，500sccm；RF功率，3000W；以及压力，为25Pa。作为该实施例的刻蚀装置的腔室，可使用大约为0.335m3容积的装置。根据上述条件，可减少刻蚀的残留物。
为了在绝缘膜410上不留下任何残留物来进行刻蚀，可用大约为从10％到20％的比率来增加刻蚀时间。通过进行一次或多次刻蚀，可形成楔形。这里，为了形成楔形，通过使用CF4、O2和He，将CF4的流量设置在550sccm；O2的流量，450sccm；He的流量，450sccm；RF功率，3000W；以及压力，设为25Pa，可进一步进行干法刻蚀。
通过刻蚀栅极绝缘膜402，形成到达源极区域和漏极区域的开口。可再形成要用于刻蚀的掩膜，或可使用以前形成的光刻胶掩膜。在这个实施例中，同使用光刻胶409和绝缘膜410作为掩膜，通过刻蚀栅极绝缘膜402，来形成到达杂质区域的开口411和412。可使用CHF3、Ar、He等作为刻蚀气体。在这个实施例中，把惰性气体添加到要使用的刻蚀气体。作为要添加的元素，可使用选自He、Ne、Ar、Kr和Xe中的一种或多种。在本实施例中，作为惰性气体，添加从具有较大的原子半径的Ar、Kr和Xe中选择的一种或多种，以使得为总流量的60％或更大且85％或更小，优选总流量的65％或更大且85％或更小。首选，优选使用氩，因为它原子半径比较大且价格便宜。在本实施例中，用其中使用CHF3和Ar的惰性气体进行绝缘膜412的刻蚀处理。较佳的是，通过以大约10％到20％的比率增加刻蚀时间进行过刻蚀，以便在半导体层上不留下残留物的情况下进行刻蚀。
然后，去除光刻胶409。由于光刻胶409是有机物质，通过氧化可有效地去除光刻胶409(换言之，有机物质被转换成CO2和H2O)。可使用通过绝缘膜与等离子体气体发生反应而被去除及蒸发的等离子体灰化器、通过将O3(臭氧)分解和转化成作为反应气体的氧基使其与光刻胶进行反应来蒸发绝缘膜的臭氧灰化器等。作为灰化器，优选使用具有高氧化率和低损坏的灰化器。此外，可使用用于去除光刻胶的湿法。可使用在其上面安装了溶解绝缘膜的化学罐的湿式工作站等。在使用等离子体灰化器或臭氧灰化器时，诸如包含在实际绝缘膜中的重金属之类的杂质也被去除。因此，优选使用湿式工作站来清洁。
接下来，进行惰性元素的掺杂处理以在绝缘膜的表面上形成高致密部分408(图11B)。通过离子掺杂或离子注入可进行掺杂处理。通常，使用氩(Ar)作为惰性元素。通过添加原子半径比较大的惰性元素会产生变形，以使得表面(包括侧面)改进或使其具有更高致密性用于防止诸如水汽或氧的进入。包含在高致密部分的惰性元素，其浓度范围为从1×1019/cm3到5×1021/cm3，通常从2×1019/cm3到2×1021/cm3。此外，将开口形成为楔形，以使惰性元素掺杂到开口411和412的表面(包括侧面)。理想的是，设置楔形角θ大于30°并小于75°。
然后，通过滴注合成物用导电材料填充开口411和412以形成导电膜413和414。随后，通过使用点滴滴注方法，形成起到第一电极(像素电极)作用的导电膜415(图11C)。当阳极作为第一电极而形成时，优选使用比较高的功函数的材料。
然后，形成覆盖第一电极端部的绝缘体(也称为堤，隔断墙，屏障等)416，形成电致发光层以与导电膜415相接触。然后，层叠导电膜418以使与电致发光层相接触。于是，完成了包括导电膜415、电致发光层417和导电膜418的发光元件。最后，起到保护膜作用的绝缘层419形成在整个表面上。
随后，通过丝网印刷方法或滴涂器方法形成密封剂421，用密封剂将基板420连接到基板400。通过上述步骤，就完成了在图11D中所示的包括发光元件的半导体器件。
模拟视频信号或数字视频信号可用于上述包括发光元件的上述半导体器件。但是，当使用数字视频信号时，根据视频信号所使用的电压或电流，可有不同的驱动系统。换言之，当从发光元件发光时，在输入到像素的视频信号方面，有两种驱动系统，具有恒电压的系统和具有恒电流的系统。此外，存在两种使用具有恒电压的视频信号的系统：施加到发光元件的电压是常数的驱动系统，和施加到发光元件的电流是常数的驱动系统。此外，存在两种使用具有恒电流的视频信号的系统：施加到发光元件的电压是常数的驱动系统，和施加到发光元件的电流是常数的驱动系统。施加到发光元件的电压是常数的驱动系统是恒电压驱动，施加到发光元件的电流是常数的驱动系统是恒电流驱动。在恒电流驱动中，恒电流流动与发光元件的电阻变化无关。或者是使用电压视频信号的驱动系统或是使用电流视频信号的驱动系统可用于由本发明完成的半导体器件，也可使用恒电压驱动或恒电流驱动。本实施例可与上述实施例方式和实施例自由组合。
实施例方式3
在这个实施例中，在图12A和12B中示出了端部用金属层覆盖的例子。由于不是周围的部分与实施例2中示出的图11D相同，细节描述在此省略。注意，在图12A和12B中，用与图11A到11D中相同的符号指示相同的部分。
在这个实施例中，如图12A和12B所示，通过滴注合成物在中间绝缘层410的端部上形成阻挡层430。在这里，可使用具有阻止水汽或氧进入的特性、以及具有50cp或更小的粘度以使得用点滴滴注方法能够形成阻挡层430的合成物。作为具有这些特性的合成物，例如，可使用已知导电材料，或使用诸如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂或聚氨酯树脂之类的树脂。当使用这些材料时，通过使用溶剂溶解或分散树脂材料可调节粘度。此外，优选疏液性的树脂，例如，可以给出包括氟原子的树脂或只用烃配置的树脂。更详细地说，包括分子中包含氟原子的单体的树脂，或包括只用碳原子或氢原子配置的单体的树脂可以作为例子。
当由导电材料形成阻挡层430时，阻挡层的形成必须不会与引线发生短路。因此，在与引线有可能发生短路的区域，优选由树脂材料形成阻挡层430。在图12B中示出了周围的放大横截面图。在绝缘膜410中，具有台阶的端部用阻挡层430覆盖。这里，有可能随形成阻挡层430时端部的角度而产生台阶从而引起断开。因此，必须将端部形成为具有平缓的倾斜表面。具体地说，可将侧面形成为从30°到75°的楔形。此外，为了防止由于台阶引起的断开，可在滴注一滴或多滴之后进行烘焙合成物的处理，以及进行固化合成物的处理。
如上所述，通过在绝缘膜上形成阻挡层，可防止水汽、氧等进入与发光元件直接接触的绝缘膜，从而能够防止发光元件的劣化。因此，不会产生暗点或收缩，这使得能够提供产品可靠性被提高的半导体器件。注意，该实施例可与实施例方式和其它实施例自由组合。
实施例方式4
在这个实施例中，在使用多晶半导体(多晶硅，P-Si)的上栅极型薄膜晶体管的制造步骤中，参照图10A到10D，描述了用于制造半导体器件的方法，在该半导体器件中，本发明被应用于制造置于导电材料之间的绝缘层的方法，所述导电材料与包括在薄膜晶体管中的杂质区域相接触。
首先，在基板150上形成半导体，在半导体上形成绝缘膜151之后，用点滴滴注方法在绝缘膜151上形成导电膜164到166。此外，如有必要，通过形成作为基板150上基膜的绝缘膜，能够防止杂质进入基板150。然后，通过使用作为掩膜的导电膜164到166，将杂质加入到半导体，以形成在其中添加了杂质的杂质区域155到160，以及沟道形成区域152到154(图10A)。
然后，在用点滴滴注方法形成绝缘膜177后，进一步形成由不同于绝缘膜177的绝缘膜所形成的掩膜，以通过刻蚀没有被掩膜覆盖的部分绝缘膜177来制造开口171到176(图10B)。然后，形成导电膜181到186，以通过选择性地滴注包括导电材料的合成物填充开口171到176。通过上述步骤，能够制造如图10C中示出的半导体器件。注意，通过使用在上述实施例方式和实施例中示出的材料，可制造绝缘膜177和导电膜181到186。
通过重复上述步骤，将从第二层到第五层层叠诸层，完成如图10D中所示的具有多层引线的半导体器件。
在需要合并许多诸如CPU(中央处理单元)、图像处理电路、存储器之类的功能电路时，具有如图10D中所示层叠多个引线的多层引线结构的半导体器件是非常有效的。此外，通过应用多层引线结构，不需要在同一层中引导引线作为栅极电极、源极引线或形成在第一层中的半导体元件的漏极引线，从而在半导体器件的小型化和减小重量方面及其有效。
此外，层叠的层越多，则越多的制造工艺就得到简化，因此，与传统的制造方法相比较，通过用点滴滴注方法形成引线层，低成本的制造成为可能。
注意，本实施例可与上述实施例方式和实施例自由组合。
实施例5
图13被用来描述将第一实施例和第二实施例中的液晶显示屏或EL显示屏模块化的情形。
在实施例1或实施例2(图8A到8C，图9A到9E或图11A到11D)中示出的屏幕装有电路系统，诸如驱动LSI、用于驱动和控制液晶和EL的控制器和辉度驱动电压产生电路。在电路中，信号处理系统和控制系统置于印刷电路板(PCB)上，而驱动IC组安装在像素部分的外围。作为安装方法，可使用安装TCP(芯片带载封装)型驱动器的TAB(带状元件自动绑定)方法，或者把驱动器IC的裸芯片直接安装在屏幕上COG(玻璃上芯片)方法。
图13示出了用TAB方法来安装的情形。如实施例1或实施例2所示，像素部分131可以是液晶部分作为显示介质的像素部分，或是EL元件用作显示介质的像素部分。作为驱动器IC132a、132b到132n、133a、133b、133c到133m和133n，除了通过使用单晶半导体形成集成电路外，也可使用其中使用了多晶半导体的TFT中的相似类型。此外，在电路中，可将信号处理系统和控制系统设置在印刷电路板135上。
可以用COG方法安装上述屏幕，把驱动器IC直接安装在屏幕上，且能够减少来自外部的连接端。在这种情况下，外围驱动电路形成在要被集成的基板上，作为配置这些的元件，可使用具有作为沟道部分的P-Si型半导体的晶体管。当像素部分和驱动电路部分采用P-Si型半导体集成时，这是有效的。
此外，可使用半非晶半导体(下文中称为SAS)用作沟道部分的晶体管。其中SAS起到沟道部分作用的晶体管比其中非晶半导体(a-Si)起到沟道部分作用的晶体管具有更高的迁移率。并具有配置驱动电路的足够特性。
注意，该实施例可与上述实施例方式和实施例自由组合。
实施例6
通过使用图5中描述的模块，能够完成各种电子设备。参照图14A到14C描述其特定的实施例。
图14A示出了包括外壳2001、支撑座2002、显示部分2003、扬声器部分2004、视频输入端2005等的显示设备。在该显示设备中，使用实施例5中示出的液晶或EL元件的显示模块2006包括在外壳2001中。此外，通过把具有由实施例中示出的制造方法用到显示部分2003来制造该显示设备。通过使用本发明的制造方法，由于简化了制造工艺，本发明能够应用于具有大尺寸的电子设备而不用使用大型装置。因此，能够以低成本制造具有大尺寸的显示设备。在实施例1或实施例2中示出的发光器件等包括在该显示设备中。具体地说，用于显示信息的显示器件，诸如用于个人电脑、TV广播接收站、广告显示的显示器件可包括在该显示设备中。
图14B示出了包括外壳2201、显示部分2203、键盘2204、外部连接端口2205、指示鼠标2206等的计算机。本发明可应用于制造显示部分2203。本发明也可应用于诸如主体内的CPU和存储器之类的半导体器件。通过形成实施例4(图10A到10D)所示的多层结构，就可以实现计算机的最小化并使之变轻。
图14C示出了在便携式终端中的手机，它包括外壳2301、显示部分2302等。诸如上述的手机和其它PDA以及数字相机之类的电子设备都是便携式终端。因此，它们具有小图像显示。因而，通过使用作为沟道的多晶半导体、实施例4中示出的多层引线、或作为图5所示的显示部分的诸如同一基板，上的CPU的功能电路，就可形成使用薄膜晶体管的驱动电路，较佳的是尝试手机的最小化和减轻重量。
如上所述，根据本发明制造的半导体器件具有广泛的应用范围，并能应用于所有领域的电子设备。注意，通过实施由实施例方式1到5和实施例1到5，能够完成在实施例6中的电子设备。
尽管参照附图利用例子已经充分描述了本发明，应当理解的是，对那些本领域技术人员来说，各种修改和变化将是明显的。因此，除非这样的修改和变化偏离了下面限定的本发明的范围，否则它们将被解释为包括在此。
本申请基于2003年10月28日向日本专利局提出的序列号为2003-367051的日本专利申请，其内容通过引用包括在此。

Claims (100)

1.一种用于制造半导体器件的方法，该方法包括以下步骤：
通过滴注包括绝缘体的合成物形成第一绝缘膜；
在所述第一绝缘膜上形成第二绝缘膜；
通过在所述第二绝缘膜上进行曝光和显影形成掩膜图形；以及
通过使用所述第二绝缘膜作为掩膜，通过刻蚀所述第一绝缘膜形成开口。
2.一种制造半导体器件的方法，该方法包括以下步骤：
通过滴注包括绝缘体的合成物形成第一绝缘膜；
通过在所述第一绝缘膜上选择性地滴注合成物，形成第二绝缘膜；以及
通过使用所述第二绝缘膜作为掩膜，通过刻蚀所述第一绝缘膜形成开口。
3.一种用于制造半导体器件的方法，该方法包括以下步骤：
通过在薄膜晶体管上滴注合成物形成第一绝缘膜，所述合成物包括绝缘体；
在所述第一绝缘膜上形成第二绝缘膜；
通过在所述第二绝缘膜上进行曝光和显影形成掩膜图形；以及
通过使用所述第二绝缘膜作为掩膜，通过刻蚀所述第一绝缘膜形成开口。
通过使用所述第二绝缘膜作为掩膜，通过刻蚀所述第一绝缘膜，形成至少一个开口，其中所述开口到达所述薄膜晶体管的源极和漏极区域中的一个；
在所述第一绝缘膜上形成导电层，其中所述导电层通过所述开口与源极和漏极区域中的一个相连接。
4.一种用于制造半导体器件的方法，该方法包括以下步骤：
通过在薄膜晶体管上滴注合成物形成第一绝缘膜，所述合成物包括绝缘体；
在所述第一绝缘膜上形成第二绝缘膜；
通过在所述第二绝缘膜上进行曝光和显影形成掩膜图形；以及
通过使用所述第二绝缘膜作为掩膜，通过刻蚀所述第一绝缘膜形成开口。
通过使用所述第二绝缘膜作为掩膜，通过刻蚀所述第一绝缘膜，形成至少一个开口，其中所述开口到达所述薄膜晶体管的源极电极和漏极电极中的一个；
在所述第一绝缘膜上形成导电层，其中所述导电层通过所述开口与源极电极和漏极电极中的一个相连接。
5.一种用于制造半导体器件的方法，该方法包括以下步骤：
通过在薄膜晶体管上滴注合成物形成第一绝缘膜，所述合成物包括绝缘体；
在所述第一绝缘膜上形成第二绝缘膜；
通过在所述第二绝缘膜上进行曝光和显影形成掩膜图形；以及
通过使用所述第二绝缘膜作为掩膜，通过刻蚀所述第一绝缘膜形成开口。
通过使用所述第二绝缘膜作为掩膜，通过刻蚀所述第一绝缘膜，形成至少一个开口，其中所述开口到达所述薄膜晶体管的源极和漏极区域中的一个；
在所述第一绝缘膜上形成导电层，其中所述导电层通过所述开口与源极和漏极区域中的一个相连接。
形成与所述导电层电气连接的像素电极。
6.一种用于制造半导体器件的方法，该方法包括以下步骤：
通过在薄膜晶体管上滴注合成物形成第一绝缘膜，所述合成物包括绝缘体；
在所述第一绝缘膜上形成第二绝缘膜；
通过在所述第二绝缘膜上进行曝光和显影形成掩膜图形；以及
通过使用所述第二绝缘膜作为掩膜，通过刻蚀所述第一绝缘膜形成开口。
通过使用所述第二绝缘膜作为掩膜，通过刻蚀所述第一绝缘膜，形成至少一个开口，其中所述开口到达所述薄膜晶体管的源极电极和漏极电极中的一个；
在所述第一绝缘膜上形成导电层，其中所述导电层通过所述开口与源极电极和漏极电极中的一个相连接。
形成与所述导电层电气连接的像素电极。
7.如权利要求3所述的制造半导体器件的方法，其特征在于，通过滴注形成所述导电层。
8.如权利要求4所述的制造半导体器件的方法，其特征在于，通过滴注形成所述导电层。
9.如权利要求5所述的制造半导体器件的方法，其特征在于，通过滴注形成所述导电层。
10.如权利要求6所述的制造半导体器件的方法，其特征在于，通过滴注形成所述导电层。
11.如权利要求1所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成的开口具有楔形，且惰性元素被添加到所述第一绝缘膜。
12.如权利要求2所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成的开口具有楔形，且惰性元素被添加到所述第一绝缘膜。
13.如权利要求3所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成的开口具有楔形，且惰性元素被添加到所述第一绝缘膜。
14.如权利要求4所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成的开口具有楔形，且惰性元素被添加到所述第一绝缘膜。
15.如权利要求5所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成的开口具有楔形，且惰性元素被添加到所述第一绝缘膜。
16.如权利要求6所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成的开口具有楔形，且惰性元素被添加到所述第一绝缘膜。
17.如权利要求11所述的制造半导体器件的方法，其特征在于，所述惰性元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中选择的一种或多种。
18.如权利要求12所述的制造半导体器件的方法，其特征在于，所述惰性元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中选择的一种或多种。
19.如权利要求13所述的制造半导体器件的方法，其特征在于，所述惰性元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中选择的一种或多种。
20.如权利要求14所述的制造半导体器件的方法，其特征在于，所述惰性元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中选择的一种或多种。
21.如权利要求15所述的制造半导体器件的方法，其特征在于，所述惰性元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中选择的一种或多种。
22.如权利要求16所述的制造半导体器件的方法，其特征在于，所述惰性元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中选择的一种或多种。
23.如权利要求1所述的制造半导体器件的方法，其特征在于，通过选择性地滴注合成物到开口的侧面，形成阻挡层。
24.如权利要求2所述的制造半导体器件的方法，其特征在于，通过选择性地滴注合成物到开口的侧面，形成阻挡层。
25.如权利要求3所述的制造半导体器件的方法，其特征在于，通过选择性地滴注合成物到开口的侧面，形成阻挡层。
26.如权利要求4所述的制造半导体器件的方法，其特征在于，通过选择性地滴注合成物到开口的侧面，形成阻挡层。
27.如权利要求5所述的制造半导体器件的方法，其特征在于，通过选择性地滴注合成物到开口的侧面，形成阻挡层。
28.如权利要求6所述的制造半导体器件的方法，其特征在于，通过选择性地滴注合成物到开口的侧面，形成阻挡层。
29.如权利要求1所述的制造半导体器件的方法，其特征在于，通过在开口上滴注合成物，形成导电膜，并且通过在所述导电膜上选择性地滴注合成物，形成阻挡层。
30.如权利要求2所述的制造半导体器件的方法，其特征在于，通过在开口上滴注合成物，形成导电膜，并且通过在所述导电膜上选择性地滴注合成物，形成阻挡层。
31.如权利要求3所述的制造半导体器件的方法，其特征在于，通过在开口上滴注合成物，形成导电膜，并且通过在所述导电膜上选择性地滴注合成物，形成阻挡层。
32.如权利要求4所述的制造半导体器件的方法，其特征在于，通过在开口上滴注合成物，形成导电膜，并且通过在所述导电膜上选择性地滴注合成物，形成阻挡层。
33.如权利要求5所述的制造半导体器件的方法，其特征在于，通过在开口上滴注合成物，形成导电膜，并且通过在所述导电膜上选择性地滴注合成物，形成阻挡层。
34.如权利要求6所述的制造半导体器件的方法，其特征在于，通过在开口上滴注合成物，形成导电膜，并且通过在所述导电膜上选择性地滴注合成物，形成阻挡层。
35.如权利要求23所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
36.如权利要求24所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
37.如权利要求25所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
38.如权利要求26所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
39.如权利要求27所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
40.如权利要求28所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
41.如权利要求29所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
42.如权利要求30所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
43.如权利要求31所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
44.如权利要求32所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
45.如权利要求33所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
46.如权利要求34所述的制造半导体器件的方法，其特征在于，所述阻挡层包括包含分子中含有氟原子的单体的树脂、或包括只包含碳原子或氢原子的单体的树脂。
47.如权利要求1所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜由从聚酰亚胺、丙烯酸、苯并环丁烯和聚酰胺选择的一种或多种构成。
48.如权利要求2所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜由从聚酰亚胺、丙烯酸、苯并环丁烯和聚酰胺选择的一种或多种构成。
49.如权利要求3所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜由从聚酰亚胺、丙烯酸、苯并环丁烯和聚酰胺选择的一种或多种构成。
50.如权利要求4所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜由从聚酰亚胺、丙烯酸、苯并环丁烯和聚酰胺选择的一种或多种构成。
51.如权利要求5所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜由从聚酰亚胺、丙烯酸、苯并环丁烯和聚酰胺选择的一种或多种构成。
52.如权利要求6所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜由从聚酰亚胺、丙烯酸、苯并环丁烯和聚酰胺选择的一种或多种构成。
53.如权利要求1所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜包括硅和氧的键在其中构成骨架结构的材料。
54.如权利要求2所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜包括硅和氧的键在其中构成骨架结构的材料。
55.如权利要求3所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜包括硅和氧的键在其中构成骨架结构的材料。
56.如权利要求4所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜包括硅和氧的键在其中构成骨架结构的材料。
57.如权利要求5所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜包括硅和氧的键在其中构成骨架结构的材料。
58.如权利要求6所述的制造半导体器件的方法，其特征在于，所述第一绝缘膜包括硅和氧的键在其中构成骨架结构的材料。
59.如权利要求1所述的制造半导体器件的方法，其特征在于，第一绝缘膜被形成为使得惰性气体包括在从1×1019原子/cm3到5×1021原子/cm3的浓度。
60.如权利要求2所述的制造半导体器件的方法，其特征在于，第一绝缘膜被形成为使得惰性气体包括在从1×1019原子/cm3到5×1021原子/cm3的浓度。
61.如权利要求3所述的制造半导体器件的方法，其特征在于，第一绝缘膜被形成为使得惰性气体包括在从1×1019原子/cm3到5×1021原子/cm3的浓度。
62.如权利要求4所述的制造半导体器件的方法，其特征在于，第一绝缘膜被形成为使得惰性气体包括在从1×1019原子/cm3到5×1021原子/cm3的浓度。
63.如权利要求5所述的制造半导体器件的方法，其特征在于，第一绝缘膜被形成为使得惰性气体包括在从1×1019原子/cm3到5×1021原子/cm3的浓度。
64.如权利要求6所述的制造半导体器件的方法，其特征在于，第一绝缘膜被形成为使得惰性气体包括在从1×1019原子/cm3到5×1021原子/cm3的浓度。
65.如权利要求1所述的制造半导体器件的方法，其特征在于，在通过滴注包含绝缘体的合成物形成所述第一绝缘膜之后，进行平整化处理。
66.如权利要求2所述的制造半导体器件的方法，其特征在于，在通过滴注包含绝缘体的合成物形成所述第一绝缘膜之后，进行平整化处理。
67.如权利要求3所述的制造半导体器件的方法，其特征在于，在通过滴注包含绝缘体的合成物形成所述第一绝缘膜之后，进行平整化处理。
68.如权利要求4所述的制造半导体器件的方法，其特征在于，在通过滴注包含绝缘体的合成物形成所述第一绝缘膜之后，进行平整化处理。
69.如权利要求5所述的制造半导体器件的方法，其特征在于，在通过滴注包含绝缘体的合成物形成所述第一绝缘膜之后，进行平整化处理。
70.如权利要求6所述的制造半导体器件的方法，其特征在于，在通过滴注包含绝缘体的合成物形成所述第一绝缘膜之后，进行平整化处理。
71.如权利要求1所述的制造半导体器件的方法，其特征在于，通过把包含导电材料的合成物滴注到所述第一绝缘膜的开口，形成填充开口的导电膜。
72.如权利要求2所述的制造半导体器件的方法，其特征在于，通过把包含导电材料的合成物滴注到所述第一绝缘膜的开口，形成填充开口的导电膜。
73.如权利要求3所述的制造半导体器件的方法，其特征在于，通过把包含导电材料的合成物滴注到所述第一绝缘膜的开口，形成填充开口的导电膜。
74.如权利要求4所述的制造半导体器件的方法，其特征在于，通过把包含导电材料的合成物滴注到所述第一绝缘膜的开口，形成填充开口的导电膜。
75.如权利要求5所述的制造半导体器件的方法，其特征在于，通过把包含导电材料的合成物滴注到所述第一绝缘膜的开口，形成填充开口的导电膜。
76.如权利要求6所述的制造半导体器件的方法，其特征在于，通过把包含导电材料的合成物滴注到所述第一绝缘膜的开口，形成填充开口的导电膜。
77.如权利要求71所述的制造半导体器件的方法，其特征在于，所述导电膜包括包含银、金、铜或氧化铟锡的材料。
78.如权利要求72所述的制造半导体器件的方法，其特征在于，所述导电膜包括包含银、金、铜或氧化铟锡的材料。
79.如权利要求73所述的制造半导体器件的方法，其特征在于，所述导电膜包括包含银、金、铜或氧化铟锡的材料。
80.如权利要求74所述的制造半导体器件的方法，其特征在于，所述导电膜包括包含银、金、铜或氧化铟锡的材料。
81.如权利要求75所述的制造半导体器件的方法，其特征在于，所述导电膜包括包含银、金、铜或氧化铟锡的材料。
82.如权利要求76所述的制造半导体器件的方法，其特征在于，所述导电膜包括包含银、金、铜或氧化铟锡的材料。
83.如权利要求1所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成具有楔形的开口。
84.如权利要求2所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成具有楔形的开口。
85.如权利要求3所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成具有楔形的开口。
86.如权利要求4所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成具有楔形的开口。
87.如权利要求5所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成具有楔形的开口。
88.如权利要求6所述的制造半导体器件的方法，其特征在于，在所述第一绝缘膜中形成具有楔形的开口。
89.如权利要求1所述的制造半导体器件的方法，其特征在于，把惰性元素加入所述第一绝缘膜。
90.如权利要求2所述的制造半导体器件的方法，其特征在于，把惰性元素加入所述第一绝缘膜。
91.如权利要求3所述的制造半导体器件的方法，其特征在于，把惰性元素加入所述第一绝缘膜。
92.如权利要求4所述的制造半导体器件的方法，其特征在于，把惰性元素加入所述第一绝缘膜。
93.如权利要求5所述的制造半导体器件的方法，其特征在于，把惰性元素加入所述第一绝缘膜。
94.如权利要求6所述的制造半导体器件的方法，其特征在于，把惰性元素加入所述第一绝缘膜。
95.制造包括合并如权利要求1所述的半导体器件的电子设备的一种方法，其中所述半导体器件包括显示装置、计算机、手机、PDA、照相机等。
96.制造包括合并如权利要求2所述的半导体器件的电子设备的一种方法，其中所述半导体器件包括显示装置、计算机、手机、PDA、照相机等。
97.制造包括合并如权利要求3所述的半导体器件的电子设备的一种方法，其中所述半导体器件包括显示装置、计算机、手机、PDA、照相机等。
98.制造包括合并如权利要求4所述的半导体器件的电子设备的一种方法，其中所述半导体器件包括显示装置、计算机、手机、PDA、照相机等。
99.制造包括合并如权利要求5所述的半导体器件的电子设备的一种方法，其中所述半导体器件包括显示装置、计算机、手机、PDA、照相机等。
100.制造包括合并如权利要求6所述的半导体器件的电子设备的一种方法，其中所述半导体器件包括显示装置、计算机、手机、PDA、照相机等。
CNB2004800315449A 2003-10-28 2004-10-25 用于制造半导体器件的方法 Expired - Fee Related CN100483632C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003367051 2003-10-28
JP367051/2003 2003-10-28

Publications (2)

Publication Number Publication Date
CN1871690A true CN1871690A (zh) 2006-11-29
CN100483632C CN100483632C (zh) 2009-04-29

Family

ID=34510276

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800315449A Expired - Fee Related CN100483632C (zh) 2003-10-28 2004-10-25 用于制造半导体器件的方法

Country Status (4)

Country Link
US (1) US7446054B2 (zh)
KR (1) KR101079753B1 (zh)
CN (1) CN100483632C (zh)
WO (1) WO2005041280A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014131242A1 (zh) * 2013-02-28 2014-09-04 京东方科技集团股份有限公司 薄膜晶体管阵列基板、制备方法以及显示装置
CN106019663A (zh) * 2016-07-29 2016-10-12 京东方科技集团股份有限公司 集成电路器件及制作方法、电路板、显示面板、显示装置
TWI578074B (zh) * 2012-08-30 2017-04-11 Sharp Kk Thin film transistor substrate and display device
CN107293593A (zh) * 2017-07-18 2017-10-24 上海天马微电子有限公司 一种显示面板和显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
DE602007013634D1 (de) * 2006-02-10 2011-05-19 Semiconductor Energy Lab Halbleiterbauelement und Herstellungsverfahren dafür
US8753933B2 (en) * 2008-11-19 2014-06-17 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
KR20120044745A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
JP2017191183A (ja) * 2016-04-12 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61171151A (ja) * 1985-01-25 1986-08-01 Hitachi Ltd 多層配線の製造方法
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US5306655A (en) * 1990-07-24 1994-04-26 Matsushita Electric Industrial Co., Ltd. Structure and method of manufacture for MOS field effect transistor having lightly doped drain and source diffusion regions
JPH04196133A (ja) * 1990-11-26 1992-07-15 Sony Corp 半導体装置の製法
JPH05338187A (ja) 1992-06-11 1993-12-21 Olympus Optical Co Ltd レジストパターン形成方法
JPH06182980A (ja) 1992-12-22 1994-07-05 Matsushita Electric Works Ltd インクジェットプリンターによる印刷装置
JPH06237063A (ja) 1993-02-12 1994-08-23 Mitsubishi Rayon Co Ltd プリント配線板の製造方法
JPH09320363A (ja) * 1996-06-03 1997-12-12 Canon Inc 透明導電回路形成装置
JP3015767B2 (ja) 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JPH10270843A (ja) 1997-03-28 1998-10-09 Vacuum Metallurgical Co Ltd 導電パターンの補修方法と装置
JPH11103069A (ja) * 1997-07-29 1999-04-13 Sharp Corp 接続構造およびその製造方法
EP1027723B1 (en) 1997-10-14 2009-06-17 Patterning Technologies Limited Method of forming an electric capacitor
JPH11340129A (ja) 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
US6294401B1 (en) 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
US6420261B2 (en) * 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
JP2000323572A (ja) 1998-09-24 2000-11-24 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2000059040A1 (en) 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
US6362507B1 (en) 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
JP2001052864A (ja) 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
BR0016670A (pt) 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
US6399478B2 (en) * 2000-02-22 2002-06-04 Sanyo Electric Co., Ltd. Method of making a dual damascene structure with modified insulation
JP2003528467A (ja) * 2000-03-20 2003-09-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置およびその製造方法
JP3646784B2 (ja) * 2000-03-31 2005-05-11 セイコーエプソン株式会社 薄膜パタ−ンの製造方法および微細構造体
JP3661571B2 (ja) 2000-07-07 2005-06-15 セイコーエプソン株式会社 配線の形成方法
JP2002170879A (ja) * 2000-11-30 2002-06-14 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP4338934B2 (ja) 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
GB2379083A (en) 2001-08-20 2003-02-26 Seiko Epson Corp Inkjet printing on a substrate using two immiscible liquids
US6794220B2 (en) 2001-09-05 2004-09-21 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
JP2003243327A (ja) * 2002-02-20 2003-08-29 Seiko Epson Corp 電子デバイス、配線形成方法および配線形成装置
US7405033B2 (en) 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
US7183146B2 (en) 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2004097915A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
US7393081B2 (en) * 2003-06-30 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Droplet jetting device and method of manufacturing pattern
US20070164280A1 (en) * 2003-08-28 2007-07-19 Shinji Maekawa Thin film transistor, manufacturing method for thin film transistor and manufacturing method for display device
KR101100625B1 (ko) * 2003-10-02 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법
JP4689159B2 (ja) * 2003-10-28 2011-05-25 株式会社半導体エネルギー研究所 液滴吐出システム
JP2006040940A (ja) * 2004-07-22 2006-02-09 Toshiba Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578074B (zh) * 2012-08-30 2017-04-11 Sharp Kk Thin film transistor substrate and display device
WO2014131242A1 (zh) * 2013-02-28 2014-09-04 京东方科技集团股份有限公司 薄膜晶体管阵列基板、制备方法以及显示装置
CN106019663A (zh) * 2016-07-29 2016-10-12 京东方科技集团股份有限公司 集成电路器件及制作方法、电路板、显示面板、显示装置
CN107293593A (zh) * 2017-07-18 2017-10-24 上海天马微电子有限公司 一种显示面板和显示装置
CN107293593B (zh) * 2017-07-18 2019-09-24 上海天马微电子有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
US7446054B2 (en) 2008-11-04
CN100483632C (zh) 2009-04-29
KR20060091316A (ko) 2006-08-18
KR101079753B1 (ko) 2011-11-03
WO2005041280A1 (en) 2005-05-06
US20070042597A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
CN1264199C (zh) 半导体器件的制造方法
CN101101872B (zh) 一种半导体装置及其制造方法
CN101834201B (zh) 显示器件及其制作方法
CN1276508C (zh) 半导体器件、显示器件和发光器件
CN101030536A (zh) 电路图案、薄膜晶体管及电子设备的制造方法
CN1599523A (zh) 显示器件及其制造方法
CN1934713A (zh) 形成图案的方法，薄膜晶体管，显示设备及其制造方法，以及电视设备
CN1575104A (zh) 薄膜图案形成方法及器件的制造方法、电光学装置和电子仪器
CN1773341A (zh) 制造柔性显示装置的方法
CN1596045A (zh) 发光器件及其制造方法
CN1591922A (zh) 电子设备,半导体器件,以及适用于制造此类器件的方法
CN1638536A (zh) 显示器件及制造该显示器件方法
CN1599056A (zh) 发光器件及其制造方法
CN1620208A (zh) 显示器件
CN1674227A (zh) 形成图案的方法，薄膜晶体管，显示设备及制法和应用
CN1756456A (zh) 图案形成结构及形成方法、器件及电光学装置、电子仪器
CN1359139A (zh) 半导体器件及其制造方法
CN1750719A (zh) 显示器件及其制造方法
CN1697196A (zh) 半导体器件及其制造方法
CN1684557A (zh) 光发射装置及其制造方法
CN1649454A (zh) 显示器件及其制造方法以及电视设备
CN1815686A (zh) 半导体器件及其制造方法
CN1871711A (zh) 显示器件及其制造方法,以及电视接收机
CN1770958A (zh) 图案形成结构及形成方法、器件及电光学装置、电子仪器
CN1434667A (zh) 发光装置及电子机器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20171025