CN1890778A - 容器式电容器及形成方法 - Google Patents

容器式电容器及形成方法 Download PDF

Info

Publication number
CN1890778A
CN1890778A CNA2004800369167A CN200480036916A CN1890778A CN 1890778 A CN1890778 A CN 1890778A CN A2004800369167 A CNA2004800369167 A CN A2004800369167A CN 200480036916 A CN200480036916 A CN 200480036916A CN 1890778 A CN1890778 A CN 1890778A
Authority
CN
China
Prior art keywords
silicon nitride
storage array
container
array district
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800369167A
Other languages
English (en)
Other versions
CN100405541C (zh
Inventor
H·M·曼宁
T·M·格雷廷格
M·蓬托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1890778A publication Critical patent/CN1890778A/zh
Application granted granted Critical
Publication of CN100405541C publication Critical patent/CN100405541C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Abstract

本发明包括半导体结构，并且还包括形成多个电容器装置的方法。本发明的示例性方法包括在绝缘性材料(28)中的开口内形成导电性存储节点材料(60)，以形成导电性容器。形成与这些容器的至少一部分物理接触的保持结构格子(30)，并且随后除去该绝缘性材料(28)以暴露这些容器的外表面。保持结构(30)能够减轻这些容器结构的结构整体性的倾倒或者其它损坏。这些导电性容器对应于第一电容电极。在暴露出这些容器的外侧壁后，在容器内并且沿着暴露的外侧壁形成介电材料(100)。随后，在该介电材料上形成第二电容电极(103)。第一和第二电容电极，连同介电材料一起形成多个电容器装置。

Description

容器式电容器及形成方法
技术领域
本发明涉及半导体结构，并且涉及形成电容器的方法。
背景技术
在更高一代集成电路制造中，电容器结构一直在增加着宽高比。例如，动态随机存取存储器(DRAM)电容器现在具有2到3微米的高度和大约0.1微米的宽度。此外，一个继续的目标是增加半导体器件的密度，以及对应的目标是减小与单个器件相关的占地面积。随着电容器的封装密度变得越来越大，针对电容的可用的表面积在减小。
普通的电容器结构是所谓的容器式器件。这种器件的电极之一形成为容器，随后在该容器内形成介电材料和另一电容电极。典型地，仅仅这些容器的内表面用于电容表面积。还想要的是，把这些容器的外表面用于电容。不幸的是，具有高宽高比的容器的内表面和外表面两者的暴露可能导致该容器产生结构性的不牢固，并且碰到从下面的基座上倾倒或者断裂的问题。因此，想要有一种方法，其使高宽高比容器的外表面能够用作电容性表面同时避免该高宽高比容器的结构上整体性的倾倒或者其它损坏。
另一种电容器结构是所谓的柱脚(或者柱)式器件。该器件的电极之一形成为柱脚，并且随后在该柱脚上和周围形成介电材料和另一个电容电极。如果该柱脚高且薄，那么它可能产生结构性的不牢固并且遭受从下面的基座上倾倒或者断裂的问题。因此，研究避免柱脚的结构整体性的倾倒或者其它损坏的方法是想要的。
尽管本发明，至少部分地，因上面讨论的问题而激发，但是可以理解的是，本发明能够具有超出所提的这些问题的应用。
发明内容
在一种情形中，本发明包括一种形成多个电容器件的方法。在一个块的开口内形成导电性存储节点材料。提供一个与导电性存储节点材料中的一些物理接触的保持结构(其能够是格子结构)，并且随后在利用该保持结构防止导电性存储节点材料倒塌的同时除去该块的至少一些。在除去该块的至少一些后，将该导电性存储节点材料结合入这多个电容器件中。在本发明的一些情形中，该导电性存储节点材料的形式可以是多个容器形状，并且在本发明的其它情形中，可以是多个柱脚(或者柱)的形式。
在一种情形中，本发明包括形成电容器件的方法，其中在一个衬底上形成一个包括第一材料的结构，并且在第一材料的至少一部分上形成一个保持结构。一些开口形成为延伸到第一材料中，并且在这些开口内形成第一导电层。位于这些开口内的第一导电层形成具有沿着第一材料的外侧壁的容器结构。将第一材料的至少一些除去，以在利用该保持结构支承容器结构和避免容器结构的倒塌的同时暴露容器结构的外侧壁的至少一部分。沿外侧壁的暴露部分并且在容器结构内形成电容器介电材料。在电容器介电材料上形成第二导电层。第二导电层、电容器介电材料和第二导电层一起结合入电容器件中。
在一种情形中，本发明包括一种采用一个结构形成电容器件的方法，该结构包括存储阵列区、不同于该存储阵列区的其它区域、和位于该存储阵列区和所述其它区域之间的特定区域。该其它区域可以是例如最终形成逻辑电路的周边区域。第一材料形成为在该存储阵列区、该其它区域和位于该存储阵列区和所述其它区域之间的特定区域上延伸。第二材料在位于该存储阵列区上的至少一部分第一材料上以及位于所述其它区域上的整个第一材料上形成。形成一些延伸到第一材料中的开口，并且在位于该特定区域(位于该存储阵列区和所述其它区域之间)上的第一材料内形成一个沟槽。在这些开口内和该沟槽内形成第一导电层。开口内的第一导电层形成具有沿着第一材料的外侧壁的容器结构。在形成第一导电层和第二材料后，除去第一材料的至少一些以暴露这些容器结构的外侧壁的至少一部分。沿外侧壁的暴露部分以及在容器结构内形成电容器介电材料，并且在电容器介电材料上形成第二导电层。第一导电层、第二导电层和介电材料一起结合入电容器件中。
在一种情形中，本发明包括一种半导体结构。一个示例性的半导体结构包括一个衬底，该衬底具有限定了存储阵列区、不同于存储阵列区的其它区域和位于存储阵列区和所述其它区域之间的特定区域。多个容器结构跨过该存储阵列区。这些容器结构是导电性的。这些容器结构包括位于容器结构内的内侧壁和与该内侧壁相对的外侧壁。电绝缘性材料位于所述其它区域上。电绝缘性材料具有横向侧壁。导电性衬里沿着该材料的该侧壁。电容器介电材料沿着容器结构的内侧壁和外侧壁。第二导电层位于电容器介电材料上。这些容器结构、介电材料和第二导电材料一起结合入电容器结构中。
附图说明
下面参照下列附图描述本发明的优选实施例。
图1是处于本发明一个示例性情形的预处理阶段的半导体晶片片段的示意性截面图。
图2是包括沿1-1线的图1的截面的半导体晶片片段的部分顶视图。
图3是示出在图1之后的处理阶段的图1的晶片片段的示意性截面图。
图4是包括沿3-3线的图3的片段的半导体结构的部分顶视图。
图5是示出在图3之后的处理阶段的图1的半导体晶片片段的示意性截面图。
图6是包括沿5-5线的图5的片段的半导体结构的示意性顶视图。
图7是示出在图5之后的处理阶段的图1的截面的视图。
图8是包括沿7-7线的图7的截面的半导体晶片片段的示意性顶视图。
图9是图8的片段沿线9-9的示意性截面图，并且示出与图7和图8的本发明稍微不同的情形。
图10是示出在图7之后的处理阶段的图1的截面的视图。
图11是包括沿10-10线的图10的截面的半导体结构的示意性顶视图。
图12是沿图11中12-12线的示意性截面图。
图13是沿图11中12-12线的视图，并且示出一个可替换图12的处理的处理阶段。
图14是示出在图10之后的处理阶段的图1的截面的视图。
图15是包括沿10-10线的图14的截面的半导体结构的片段的示意性顶视图。
图16是沿图15中线16-16的示意性截面图。
图17是示出在图14之后的处理阶段的图1的截面的视图。
图18是包括沿17-17线的图17的截面的半导体晶片片段的示意性顶视图。
图19是沿图18中线19-19的示意性截面图。
图20是在本发明一种情形中的可替代图1的处理阶段的示例性处理阶段的半导体晶片片段的示意性截面图。
图21是示出在图20之后的处理阶段的图20的截面的视图。
图22是示出在图21之后的处理阶段的图20的截面的视图。
图23是处于根据本发明第三情形的预处理阶段所示的半导体晶片片段的示意性截面图。
图24是沿图23的截面24-24的视图。
图25是处于根据本发明第四情形的预处理阶段所示的半导体晶片片段的示意性截面图。
图26是处于根据本发明第五情形的预处理阶段所示的半导体晶片片段的示意性截面图。
图27是示出在图26之后的处理阶段的图26的截面的视图，图27的处理阶段与图10所示的阶段是类似的。
图28是在图27中示为28的那部分的示意性截面图，并且示出的是根据本发明一个可以替代图27的情形。
图29是半导体结构的片段的示意性顶视图，用于解释根据本发明一种情形所形成的一个示例性衬里。
图30是半导体结构的片段的示意性顶视图，用于解释根据本发明一种情形所形成的另一个示例性衬里。
具体实施方式
本发明的一情形中包括一种用于形成电容器结构的方法，其中当将电容电极结构的外侧壁暴露出来蚀刻时，利用一个保持结构或者说格子来保持电容电极结构(例如容器或者柱脚)。该保持结构因而能够减轻、更优选可避免当该结构的外表面暴露时电容电极结构出现的倾倒或者其它结构性缺陷。该电容电极结构可以是存储节点结构。
本发明的一个特定情形中包括一种用于形成容器式电容器结构的方法，其中当将该容器的外侧壁暴露出来蚀刻时，利用一个保持结构或者说格子来保持导电性容器。该保持结构因而能够减轻、更优选可避免当该容器的外表面暴露时该容器出现的倾倒或者其它结构性缺陷。用于保持容器的该格子足够硬，能够提供对容器的支承，而且具有在其中构图形成的孔或者槽，允许从相邻的容器进行材料的湿的或者气态的去除，该去除最终使容器的外表面暴露出来。从相邻的容器中除去材料可以利用各向同性蚀刻来完成。
在典型的处理中，半导体晶片具有一个对应于存储阵列的区域、和处于该存储阵列周边、其中形成逻辑电路或者其它电路的另一个区域。本发明的方法能够形成位于存储阵列上的保持格子，同时利用与在格子中所用的一样的材料来形成位于周边区域上的保护层以保护该周边区域不受在暴露存储阵列中的电容电极结构的外表面时所采用的蚀刻。本发明还能够包括在位于该存储阵列区和该周边区域之间的特定区域形成一个沟槽，以及在该沟槽内提供保护材料，其保护该周边区域的侧周边不受在暴露电容电极结构的外表面期间从存储阵列区除去材料时采用的蚀刻剂的侵蚀。
下面参照图1-30来描述本发明的各个情形中。
首先参照图1，其示出了本发明的一个示例性情形中的在预处理阶段的半导体晶片的片段10。片段10包括衬底12。衬底12可以包括、主要由或者例如由掺有基本的p型杂质的轻掺杂单晶硅组成。为了帮助解释后面的权利要求，术语“半导电性衬底”和“半导体衬底”定义的意思是包括半导电性材料——包括但不限于体半导电性材料例如半导电性晶片(单独的或者包括其它材料的组合件)以及半导电性材料层(单独的或者包括其它材料的组合件)——的任何结构。术语“衬底”指的是任何支撑结构，包括但不限于上述半导电性衬底。
衬底12分为三个限定区14、16和18。区域14对应于存储阵列区。区域18对应于不是存储阵列区的区域，并且能够对应于例如所谓的周边区域。该区域称为周边区域是因为它对于存储阵列区来说处于周边。典型地，逻辑电路以及与使数据流进存储器件以及从存储器件流出的控制相关的其它电路与周边区域18相联系，所述存储器件与存储阵列区14相连。区域16对应于存储阵列区14和与区域18相联系的周边电路之间的特定区域。在结构10中提供虚线来划分在该结构内延伸的各个限定区域14、16和18。在图1的处理阶段，各种电路器件(未示出)能够与区域18相连。
多个导电性节点特定区域20、22、24和26示于衬底12的存储阵列区14内。节点特定区域20、22、24和26能够对应于例如衬底12的半导电性材料的导电性掺杂扩散区，和/或对应于与衬底12相连的导电性柱脚。尽管这些节点特定区域是在图1的处理阶段示为导电性的，但是可以理解，在本发明的其它各个情形中(未示出)，这些节点特定区域的导电性材料能够在图1的阶段之后的处理阶段提供。节点特定区域20、22、24和26最终能够与晶体管构造(图1未示出)电连接并且能够对应于晶体管结构的源/漏区，或者能够与晶体管结构的源/漏区欧姆连接。晶体管的栅极和晶体管结构的其它组成部分能够在图1的处理阶段存在于存储阵列区14内，或者能够在随后的处理中形成。
一个块28在衬底12上形成。块28能够包括单一匀质层(如示)，或者能够包括不同成分和/或物理性能的多层。块28能够包括、主要由或者由一种或者多种电绝缘性材料组成。在特定的一些情形中，块28包括，主要由或者由一种或者多种硼磷硅酸盐玻璃(BPSG)、旋涂玻璃(SOG)、二氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐(BSG)、未掺杂玻璃和氮化硅组成。在一些情形中，块28包括，主要由或者由硅和氧组成。块28可以具有超过衬底12的厚度，例如从大约5000到大约50000，并且典型地具有大约20000的厚度。
保持结构(也称之为格子结构)30形成于块28上。保持结构30能够包括单一匀质成分，或者能够包括两层或者多层不同的成分。在随后的处理(下面描述)中，相对于保持结构30中的至少一部分对块28中的至少一部分进行选择性地蚀刻。因而，保持材料30最好包括一种该块28中的至少一部分能够相对其选择性地蚀刻掉的成分。在特定的情形中，可以考虑块28包括第一材料，并且可以考虑结构30包括第二材料，第一材料能够相对于第二材料最终蚀刻掉。在一些情形中，保持结构30包括、主要由或者由硅和氮组成。在一个示例性情形中，块28包括、主要由或者由硼磷硅酸盐玻璃组成，并且保持结构30包括、主要由或者由氮化硅组成。在另一个示例性情形中，块28包括、主要由或者由掺杂或者未掺杂含硅玻璃组成，成分30包括、主要由或者由一层或者多层组成，所述层主要由或者由氮化硅组成；以及一层或者多层组成，所述层主要由或者由硅组成。这些主要由硅或者由硅组成的层能够包括非晶硅和/或多晶硅。
如果保持结构30主要由或者由氮化硅组成，那么该结构能够具有从大约50到大约3000的厚度，并且典型地具有大约700的厚度。如果结构30包括氮化硅和硅的叠层，那么氮化硅层可以具有从大约50到3000的厚度，典型的厚度为大约300；并且硅层可以具有从大约50到1000的厚度，典型的厚度为大约200。在特定的情形中，结构30可以包括夹在主要由或者由硅组成的一对层之间的主要由或者由氮化硅组成的一层。在这种情况下，硅层可以具有从大约50到500的厚度，典型的厚度为大约200；并且氮化硅中间层可以具有从大约50到1000的厚度，典型的厚度为大约300。
图2示出包括图1的截面的半导体晶片的片段的顶视图，并且示出完全跨过该半导体结构的上表面延伸的保持结构30。
下面参照图3和4，开口32、34、36、38、40、42、44、46、48、50、52和54贯穿保持结构30、块28而形成，直至与衬底12的上表面相连的节点特定区域(图3中示出的节点特定区域20、22、24和26)。这些开口能够具有非常高的宽高比，并且最终用来形成电容容器(如下面讨论的)。在特定的情形中，这些开口能够具有从大约2到大约3微米的高程，以及大约0.1微米的最大宽度。这些开口示出的是具有圆形外周边(由图4的顶视图示出)，但是可以理解，这些开口能够具有其它的形状。开口32、34、36、38、40、42、44、46、48、50、52和54最终用于形成电容器结构的容器，如下面详细讨论的。
开口32、34、36、38、40、42、44、46、48、50、52和54在结构10的存储阵列区14上形成，并且在形成这些开口的同时，在结构10的特定区域16内形成一个沟槽56。尽管沟槽56示出的是与存储阵列区14上的开口同步形成的，但是可以理解，该沟槽能够在一个替换的处理(未示出)中、通过与用来在存储阵列区上形成这些开口不同的蚀刻来形成。在这种情况下，用于形成该沟槽的蚀刻可以或者在用于形成这些与存储阵列区14相关的容器开口的蚀刻之前、或者之后来实施。
位于存储阵列区14内的这些容器开口和位于特定区域16内的沟槽的形成过程一般这样完成：首先用光刻处理形成光致抗蚀剂掩模(未示出)，随后从图案化的掩模把图案转印到下面的材料28和30，接着除去该图案化的光致抗蚀剂掩模。与形成图案化的掩模相关的光刻要求可能较严格，并且因而可以将抗反射层(未示出)结合入结构30，在本发明的各个情形中，其在结构30下面形成，或者在结构30上面形成。抗反射涂层可以包括例如硬膜(例如介电抗反射涂层(DARC))，或者旋涂膜(例如底抗反射涂层(BARC))。
开口32、34、36、38、40、42、44、46、48、50、52和54在存储阵列区14内形成为阵列。这种阵列包括行和列。这些行可以考虑从图4看水平地延伸，并且这些列可以考虑从图4看垂直地延伸。
尽管开口32、34、36、38、40、42、44、46、48、50、52和54描述的是贯穿材料28延伸到下层的导电性节点(例如节点20、22、24和26)，但是可以理解，可以在这些节点和材料28之间提供一个或者多个其它的层(未示出)，并且这些开口可以在该其它层上停止。例如，可以在材料28和节点20、22、24和26之间提供一个蚀刻停止层(未示出)，使得这些开口停止在该蚀刻停止层上。该蚀刻停止层能够保护下层的材料(例如衬底12的表面和/或在随后的对材料28的各向同性蚀刻过程(下面讨论)中由该表面支承的电子器件(未示出))。这些开口能够在进行贯穿材料28的蚀刻之后通过第二蚀刻贯穿该蚀刻停止层而延伸到节点20、22、24和26。该蚀刻停止层可以包括材料28能够相对其而被选择性地蚀刻掉的任何合适的材料，并且能够例如包括、主要由或者由氮化硅组成。
下面参照图5和图6，在开口32、34、36、38、40、42、44、46、48、50、52和54以及沟槽56内形成导电层60。导电性层60可以是均一成分的导电性材料，或者可以包括多层导电性材料。因而，层60可以包括、主要由或者由一种或者多种导电性材料组成。在层60内的导电性材料可以包括任何合适的材料，包括例如导电性掺杂硅、金属和金属化合物。在特定的情形中，层60包括氮化钛。
层60在存储阵列区14的开口内的部分可以认为是在这些开口内形成容器结构。例如，图5示出层60在开口40、42、44和46内的部分对应于容器结构62、64、66和68。这些容器结构可以认为包括位于开口内的内表面70和与内表面横向相对的外表面72。外表面72沿块28和保持结构30延伸。
导电层60最终结合入电容器电极，在特定的情形中可以结合入电容器存储节点。因而，层60可以称为电容器电极材料，并且在特定的情形中可以称为导电性存储节点材料。
导电材料60示出的是仅仅部分地填充开口32、34、36、38、40、42、44、46、48、50、52和54，因而形成开口内的容器结构。在本发明的其它情形中(未示出)，导电材料60单独地或者与其它导电材料组合，可以完全地填充这些开口，从而形成开口内的柱脚(或者柱)结构。这些由导电材料60在开口内形成的结构(也即容器结构或者柱脚结构)可以称为导电结构。
下面参照图7-9，从结构30的上表面上除去导电材料60，以使这些位于开口32、34、36、38、40、42、44、46、48、50、52和54内的导电结构(例如，图7中的容器结构62、64、66和68)互相电隔离。用于在上表面30上除去导电材料60的示例性方法是化学机械抛光法。在从保持结构30上除去导电材料60后，留下来作为开口内的导电结构(也即作为示出的容器结构或者柱脚)的导电材料60就直接靠着保持结构30(也即物理接触)。
在从结构30的上表面上除去材料60后，在存储阵列区14、周边区域18和位于区域14和18之间的特定区域16上形成图案化的掩模80。掩模80完全覆盖区域16和18，但是在区域14上形成图案，以形成用于连接成对的电容器行的行82。材料60在开口32、34、36、38、40、42、44、46、48、50、52和54内的部分在图8中示为虚线，表示这样的部分被掩模材料80所覆盖。掩模80的示例性材料是光致抗蚀剂，并且其能够利用光刻处理形成所示的图案。图案化掩模80的所图示的形状只是能够用在本发明的方法中的许多可能的图案中的一种。图案化掩模80的所图示的形状相对图8来说具有水平延伸的条形。在其它示例性的形状(未示出)中，材料80的图案化的条形可以延伸直至完全覆盖一些特定的容器、相对图8的视角沿对角线延伸和/或相对图8的视角垂直延伸。
沟槽56内的导电材料60在图8中示为虚线，表示这种材料被掩模材料80覆盖。
图9除示出与开口42相关的容器64外，还示出与开口34和50相关的容器84和86。容器84和86延伸到节点特定区域85和87，它们可以包括与上面关于节点特定区域22描述的类似的结构。容器结构84和86包括如前面参照图5中的容器62、64、66和68所述的内周边70和外周边72。在本发明示出的情形中，掩模材料80延伸到开口34、42和50内。具体地，掩模材料沿这些开口的每一个的内侧面70延伸，并且在示出的情形中，沿这些开口的每一个的内侧面70的至少一个面完全延伸。在典型的处理中，在上述对层60的化学机械抛光过程中会在开口32、34、36、38、40、42、44、46、48、50、52和54内提供牺牲材料(未示出)。该牺牲材料可以在任何合适的处理阶段从开口内除去，这个阶段可以是提供掩模材料80之前的阶段，或者提供掩模材料80之后的阶段。如果牺牲材料在掩模材料80的提供期间仍然留在开口内，那么该牺牲材料可以防止材料80进入开口。在这种情况下，材料80可能不会沿这些开口的内表面延伸，而是会位于这些开口上。在一些情况下，可能想要的是，在掩模材料80的提供期间把牺牲材料留在开口内，以使材料80另外可能会出现的变薄得到减轻，并且在其它情况下，可能想要的是，在形成掩模材料80之前除去牺牲材料。图9所示的在一定程度上与图7和图8的不一致，图9示出材料80在开口42内延伸，而图7和图8示出开口42具有一个材料80并不在其中延伸的区域。因而，相比图7和图8，图9示出本发明的一点点不同的情形。
下面参照图10-12，一个图案从掩模材料80(图7-9)转印到保持结构30，并且随后除去掩模材料。
结构性材料30的除去使得这些容器(例如图10中的容器62、64、66和68)的外表面72位于这些容器的最上区域的部分暴露出来。图10-12中的材料30由掩模80(图7-9)而构图为图案，并且因此材料30在周边区域18和中间区域16上保持连续，并且构图为包括在成对电容容器行之间延伸的行102。例如，图11中的底下一行102把含有开口40、42、44和46内的容器的电容容器的水平行与位于开48、50、52和54内的电容容器的行连接起来。保持结构30物理地接触每一行内的电容容器的材料60。在特定的情况下，保持结构30可以接触与存储器件区14上的阵列相关的所有的容器结构，并且在其它情况下，保持结构可以仅仅接触电容器器件中的一部分。然而，可以优选的是，为了减轻(最好避免)在随后的处理(下面讨论)在器件中出现倾倒和其它结构性缺陷，该保持结构接触所有的器件。
图10和图12示出这种结构：材料30相对于材料28以高选择性除去，因此在除去材料30的过程中实际上很少或者没有除去材料28。图13示出处于图12的处理阶段时的结构10，但是与这一情况相关：材料30相对于材料28的选择性除去比图12中的要少。因而，在对暴露于用于除去材料30的蚀刻条件下的材料28的相对于材料28的其它部分而言的凹部的处理过程中，材料28的一部分被除去。在某些情况下(未示出)，用于除去材料30的条件也能够除去导电材料60中的一部分。
下面参照图14-16，将结构10暴露于这种条件下：选择性地相对于保持结构30各向同性地除去材料28。该蚀刻能够利用例如湿蚀刻法。为了解释这一内容和随后的权利要求，考虑一种蚀刻，其相对第二材料来说，对第一材料是选择性的——如果该蚀刻以比第二材料更快的速率除去第一材料的话，包括但不限于这样的条件：第二材料在第一材料的除去期间基本上没有除去(也即，其中第二材料的除去速率基本为0的条件)。
材料28的除去暴露出容器结构(例如，图14中的容器结构62、64、66和68)的外表面72。在本发明所示的情况下，材料28从存储区14上基本完全除去，并且因而外表面72的整体暴露出来。可以理解，本发明包括其它情形：仅仅一部分材料28通过各向同性蚀刻而除去，并且因而其中仅仅一部分的外表面72暴露出来。
如前所述，在本发明未示出的其它情形中，可以在材料28的下面提供对材料28的蚀刻具有抵抗力的材料(也即蚀刻停止层)。如果存在该蚀刻停止材料，其能够在材料28的各向同性蚀刻期间保护该蚀刻停止层下面的部件。
保持材料30与由材料60形成的这些容器的部分的导电材料60保持物理接触，并且因而支承这些容器。保持结构因而能够减轻，并且甚至避免在容器结构阵列内出现的倾倒或者其它结构性的缺陷。结构性材料30能够使得容器结构形成高的宽高比，并且使得外表面(72)暴露出来，同时减轻，在特定情况下甚至避免容器的倾倒。在本发明图15所示的情况下，保持材料30连接着容器结构阵列的交替成对的行。
与单个容器相关的导电材料60在图14-16中示为环面形或者环形。然而，可以理解，本发明包括其中材料60以不同的形状形成的其它情况。另外，如前所述，本发明包括其中材料60(单独地或者与其它导电材料组合)是以柱脚的形状代替所示容器的形状形成的。在本发明这种情况下，保持材料30可以为柱脚提供结构性支承。
位于沟槽56内的导电材料60连同位于周边18上的材料30形成保护性屏障(或者屏蔽)，使得位于存储区14上的材料28的各向同性蚀刻不会扩展到与周边区域18相关的材料28中。这样就能够减轻对与周边区域18相关的电路(未示出)可能会另外出现的损伤——如果各向同性蚀刻渗透到与周边区域18相关的材料28中的话。沟槽56内的保护材料60形成保护通道(或者壕)71，其保护周边区域18的材料28免受在从存储阵列区14上除去材料28时的各向同性蚀刻。在本发明所示的情形中，该壕是双侧的。换句话说，导电材料60覆盖沟槽56的两侧。然而，可以理解，本发明包括其它情形(未示出)：其中导电材料仅仅沿沟槽56的最接近周边区域18的一侧，并且因而不在沟槽56的最接近存储阵列区14的一侧。
所示的双侧通道(或者壕)71具有一对隔开的侧壁73和75。电绝缘性材料28具有处于区域18的侧面周边的横向侧壁77，并且通道71的侧壁75是沿着材料28的侧面77的衬里。在本发明所示的情形中，侧壁75是直接靠着(也即物理接触)材料30位于区域18上的部分。在其中材料28包括BPSG以及材料30包括氮化硅的情形中，侧壁75可以直接靠着层28的BPSG以及在区域18上延伸的层30的氮化硅。导电材料60可以例如包括，主要由，或者由氮化钛组成。因而，本发明包括其中含有钛和氮的衬里直接靠着材料28(其能够是例如BPSG)和层30(其能够是例如氮化硅)这两者的情形。
通道71的侧壁73具有面对第一侧壁75的内表面和面对存储阵列区14的相对的外表面。一部分材料30示为直接靠着该外表面并且在存储阵列区14上延伸。在存储阵列区14上延伸的这部分材料30包括把电容容器结构的相邻的行连接到别的行的段(或者行)102。
材料60的通道71形成一个保护位于区18的材料28的侧周边免受用来从存储阵列区14除去材料28的各向同性蚀刻条件的屏蔽。在本发明的特定的情形中，由导电材料60形成的通道71与任何与结构10相关的电路是电隔离的。
一部分保持结构30示为从位于沟槽56内的导电材料60的表面突出(这部分在图14标记为95)。在特定的情形中，部分95可以去掉。然而，提供沿与沟槽56相关的导电材料60的边缘的部分95是有利的：这样能够对位于沟槽56内的材料60提供结构上的完整性。
下面参照图17-19，在开口32、34、36、38、40、42、44、46、48、50、52和54内以及沿着这些容器结构的外侧壁边缘72形成介电材料100和导电材料103。这些电容容器结构的导电材料60可以称为第一电容电极，而导电材料103可以称为第二电容电极。电容电极60和103，连同介电材料100一起形成一个位于开口32、34、36、38、40、42、44、46、48、50、52和54阵列内的电容器结构的阵列。这些开口，连同沟槽56一起在图18中示为虚线，表示在所示的视图中它们处于导电材料103下面。尽管所示的电容器是容器电容器，但是可以理解，根据本发明上面讨论的各个情形，这些电容器也可以是柱脚电容器(也即可以包括在材料60的柱脚周围延伸的介电材料100和导电材料103)。
可以优选的是，保持结构30由电绝缘性材料组成，以使该保持结构能够留在结构10内(如图17-19所示)，而不会在与保持结构30物理接触的这些电容容器结构之间发生短路。然而，可以理解，本发明可以包括其它情形(未示出)：其中结构30在形成介电材料100和第二电容电极102之一或者都形成之后除去；并且在这种情形中，保持结构30可以包括导电性材料(除了包括电绝缘性材料之外，或者替代电绝缘性材料)。保持结构可以在形成介电材料100和第二电容电极102之一或者都形成之后除去是由于介电材料和第二电容电极都能够为这些容器结构(例如图14中的结构62、64、66和68)提供结构上的稳定性，使得这些容器结构能够在没有保持结构30的情况下受到支承。在其中除去保持结构30的一些情形中，其能够这样完成：利用例如光刻图案形成掩模(未示出)，接着通过一种合适的蚀刻或者多种蚀刻来穿透位于保持结构30上的任何材料，随后除去保持结构30。
在本发明所示的情形中，示出一个间隙104在从沟槽56内的保护性材料60向外突出的保持结构30的下面。可以理解，在特定的情形中，该间隙104能够通过合适的沉积介电材料100和导电材料102之一或者两者都沉积来填充。该间隙104的提供是为了示出本发明的一种情形。一般可以选择条件，在该条件下，介电材料100和导电材料102在支承层300的下侧面沉积得很好，因而不会有间隙104。
图17中示意性地示出晶体管结构110、112、114和116。这些晶体管结构具有源/漏区——或者包括节点特定区域20、22、24和26，或者与节点特定区域20、22、24和26欧姆接触。根据本发明方法形成的这些晶体管器件和电容器结构可以一起结合DRAM单元的阵列中。
图19示出位于保持结构30下面的、填充了材料100和102的区域120和122。
在参照图1-19的上述处理中，示出了单个同类的保持结构(30)在块28的上表面上。如前所讨论的，本发明包括其它情形：利用了多于一个的保持结构(或者考虑，包括多于一层的保持结构)。本发明也包括这样的情形：其中在不是块28的顶表面的高度上的特定区域提供保持结构。
图20-22示出处理，其中在块28内不同的高度上的特定区域采用了三个保持结构。在参照图20-22时，如上面在描述图1-19时使用的一样，在合适的地方采用相同的数字。
首先参照图20，其示出与图1中的结构10类似的结构200。结构200包括衬底12和节点特定区域20、22、24和26。结构200还包括绝缘性块28和块28上的保持结构30。结构200不同于图1中的结构10之处在于结构200还包括在衬底12的上表面上和块28下面的第二保持结构202；以及高度上设在块28的厚度内的第三保持结构204。保持结构202和204示出的是在结构200的存储阵列区14上延伸，但是不在该结构的周边区域18上(尽管在未示出的其它情形中，保持结构202和204之一或者两者也能够在周边区域18上延伸)。结构202和204可以包括前面针对结构30描述的类似的组成。因而，结构202和204可以主要由、或者由氮化硅层组成。或者，结构202和204可以包括、即主要由、或者由氮化硅层和主要由、或者由不同于氮化硅的材料组成的一层或者多层组成。这些不是氮化硅的层可以包括例如介电材料，例如氧化铝。
参照图21，结构200示出的是与前面参照图3描述的类似的处理阶段。开口40、42、44和46穿过块28以及穿过保持结构202、204和30而延伸。另外，沟槽56穿过保持结构30和块28而延伸。所示的情形只是本发明的一种情形，在其它情形中，结构202和204可以在沟槽56的外面，使得沟槽的周边没有延伸到该结构。
参照图22，结构200示出的是处于与前面参照图14描述的类似的处理阶段。具体地，保持结构30已经图案化，并且随后材料28已经暴露于各向同性蚀刻中，相对保持结构30和204的材料来说，该蚀刻对于材料28是选择性的。保持结构204保护其下的材料28不暴露于该蚀刻，因而该蚀刻实际上在保持结构204处停止。
图22中的结构200包括与图14中的电极类似的容器形状的电容电极62、64、66和68(在未示出的其它处理中，可以包括柱脚形状的电容电极)。与图14中的电极相比，图22中的电极仅仅使它们的外侧壁表面(72)中的一部分暴露，而没有使整个的外侧壁表面暴露。保持结构204因而能够为容器结构62、64、66和68提供超过由保持结构30所单独提供的、额外的结构上的整体性。
上面参照图1-22描述的处理形成完全跨过区域14、16和18表面的保持结构(30、202和204)，并且然后使电容容器开口(例如40、42、44和46)穿过保持结构和块28两者而延伸。可以理解，本发明包括其它情形：其中一个或者多个保持结构在形成电容容器开口之前进行图案化。这种情形参照图23和图24来描述。在参照图23和图24时，在合适的地方，使用与上面描述图1-22时采用的数字相似的数字。
图23和图24示出处于与图1中的类似的处理阶段的结构300。结构300在图23中示出的是顶视图，这样的顶视图与图2的顶视图类似，但是示出了虚线特定区域，在这些特定区域最终将形成开口32、34、36、38、40、42、44、46、48、50、52和54。图24示出沿图23中线24-24的截面，这样的截面与图9中的截面类似，但是是处于比图9早的处理阶段。结构300包括如前面参照图20-22描述的保持结构204，但是不包含如前面参照图1-22所描述的保持结构30，也不包含参照图20-22所描述的保持结构202。开口34、42和50(这些开口如在例如图4中所示的一样)所处的特定区域在图24中用虚线示出，以标出形成这些开口之处，以及标出这些开口在图24的处理阶段还没有形成。示出的保持结构204是图案化的，因此开口34、42和50的特定区域延伸到结构204。图案化的结构204的特定区域在图23中示出的是虚线，在图中可以看出该保持结构具有相当于图11中的图案化结构30所采用的图案。因而，保持结构204延伸到最终形成电容容器开口的特定区域。在随后的处理中，这些容器开口能够穿过块28形成，并且能够形成为具有包括保持结构204的周边。
图23和图24中的结构能够这样形成：首先形成材料28的第一部分，然后在材料28的第一部分上形成图案化的保持结构204。随后，在该图案化的保持结构上形成材料28的第二部分。由于该保持结构是在形成材料28的第二部分之前图案化的，因此材料28的第二部分中的一部分就形成为直接靠着保持结构204(特别是，材料28的形成于结构204上的那部分)，并且材料28的第二部分中的一部分形成为直接靠着材料28的在形成并且图案化保持结构204之前所形成的第一部分(具体地，形成于开口34、42和50最终形成的区域内的那部分材料28)。
要提到的是，在图1-24中，保持结构(例如结构30、202和204)可以包括单层、或者多层。图25-28示出本发明的一些示例性情形：其中保持结构(或者格子)30包括多层材料。在参照图25-28时，在合适的地方，使用与如上面描述图1-24时采用的数字相似的数字。
参照图25，结构500示出的是处于如前面参照图1所述的处理阶段。结构500与图1中所述的结构10相似，除了图25中的材料30示出的是包括两个单独层502和504。在本发明的一些特定情形中，层502和504中之一可以包括、主要由、或者由氮化硅组成。在本发明的一些特定情形中，层502和504中另一层可以包括、主要由、或者由硅组成，并且可以是例如非晶硅和/或多晶硅的形式。
如上面参照图14所讨论的，本发明的一种情形是，相对保持结构30来说，针对材料28进行选择性的蚀刻。在特定的情形中，使一薄层氮化硅成为层30的主要材料是所想要的，因为氮化硅是相对便宜并且容易沉积和构图的电绝缘性材料。在利用氮化硅时的一个问题可能是，相对氮化硅来说，蚀刻用于块28的普通的材料是困难的。例如，如果块28包括硼磷硅酸盐玻璃，那么在各种应用中，相对氮化硅来选择性地蚀刻硼磷硅酸盐玻璃达到想要的程度可能是困难的。具体地，氮化硅最好非常薄，然而块28非常厚，这样如果对于块28的材料的选择性不是极高，那么氮化硅将在蚀刻整个块28的时间蚀刻掉。因而，有利的是，利用一种成分的结构30，对其来说，相对于对氮化硅的蚀刻的选择性，材料28的蚀刻具有增强的选择性。合适的材料可以是主要由、或者由硅组成的材料。如果硅是未掺杂的，那么其能够是有效的绝缘性材料，并且因而能够具有类似于氮化硅的优点。硅可以为任何形式，包括多晶的——或者是平滑的晶粒或者是半球形的晶粒——和/或是非晶的。相对氮化硅对在玻璃进行深蚀刻期间一般所用的化学试剂(例如，用来蚀刻硼磷硅酸盐玻璃的25∶1的HF化学试剂)的耐性来说，多晶硅层可能是更具耐性的。
在其中层502和504中的一层主要由、或者由氮化硅组成，而层502和504中另一层主要由、或者由硅组成这样的实施例中，硅能够为顶层或者底层。硅在顶上可以通过随后的容器化学机械抛光(CMP)除去。
图26示出用于解释本发明另一情形的结构550。结构550示出的是处于与图25中的结构500类似的处理阶段。结构550与图25中的结构500相似，除了结构550的保持结构30包括三层代替结构500的两层之外。结构550的保持结构的三层分别标为552、554和556。在特定的实施例中，层552和556(该保持结构叠层30的外层)可以包括、主要由或者由硅组成；而层554(该保持结构叠层30的内层材料)主要由、或者由氮化硅组成。因而，硅层552和556可以提供对氮材料554的双侧的保护。
下面参照图27，其示出处于与前面参照图10所述类似的处理阶段的结构600。该结构不同于图10之处在于保持结构30包括一对材料604和606。材料604和606可以与参照图25描述的材料502和504相似。在特定的实施例中，材料604可以主要由氮化硅或者由氮化硅组成，而材料606可以主要由硅或者由硅组成。在对存储阵列区14上的材料30进行蚀刻(上面参照图10所述)之后，在材料604的暴露的侧壁上提供了一个间隔物610。间隔物610可以通过例如形成一层合适的材料并且随后对该层进行各向异性蚀刻而形成。间隔物610可以包括与层606一样的材料，并且因而可以主要由或者由硅组成。层610和606的采用对材料604的暴露的侧壁并且对该材料的上表面在随后的对材料28的蚀刻(例如，前面参照图14所述的蚀刻)期间提供了保护。
图28示出相对于图27所示、根据本发明另一情形的结构600的区域28的放大图。具体地，该放大区域包括结构30，并且示出该结构除了层604和606之外还包括层612。层612在层604下面，并且在特定的情形中，层612可以主要由或者由硅组成。因而，包括层612、640和606的该叠层可以是由硅组成的一层(612)、由氮化硅组成的一层(604)和在该氮化硅上由硅组成的一层(606)。此外，侧壁间隔物610示出沿着包括层612、604和606的该叠层的暴露的侧壁而形成。如上所述，610的成分可以主要由或者由硅组成。因而，在本发明的特定情形中，层604可以包括氮化硅，并且这样的层可以由主要由或者由硅组成的这些层(所示的层606、610和612)完全包围。尽管层606、610和612可以包括彼此相同的成分，但是可以理解，本发明也包括这些情形：其中层606、610和612包括各不相同的成分。
在其中层610包括硅的情形中，可以理解，用来形成该层的硅可以延伸到与存储区14相关的容器开口(例如，图27中的容器开口40、42、44和46)中。在特定的情形中，随后可以通过合适的蚀刻将该硅从这些容器开口内除去。在其它情形中，可以将该硅留在这些容器开口内，导电性掺杂，并且结合入电容电极中。
用比氮化硅更耐蚀刻的材料(图28中的材料606、610和612)包围氮化硅材料604能够是有利的。除去材料28所采用的蚀刻(例如上面参照图14所述的蚀刻)典型地是各向同性蚀刻。因而氮化硅材料604各部分最终会暴露到该蚀刻中，而不管这些部分是在氮化硅材料的顶部、底部还是侧面，除非这些部分被保护性材料覆盖。
在材料30内采用多晶硅和/或非晶硅能够使得该材料在图3和图4的处理阶段的形成容器开口和沟槽期间起到硬掩模的作用。沟槽与容器开口相比能够具有不同的临界尺寸和/或其它图案情形。在形成沟槽和容器开口的不同的图案情形和/或临界尺寸时，采用硬掩模而不要叠加光致抗蚀剂能够是有利的。具体地，该硬掩模能够允许在沟槽和容器开口之间的蚀刻速率比用光致抗蚀剂掩模时产生的更一致。如下面更具体的讨论中，该沟槽可以完全围绕着存储阵列电路延伸。如果沟槽蚀刻得太深和/或太宽，那么该蚀刻能够渗透到周边电路中并且造成对各种电路器件例如位线的损伤。在该周边电路上往往会提供氮化硅蚀刻停止层，但是形成该沟槽的蚀刻甚至可能穿过蚀刻停止层——如果它相对形成容器开口所用的蚀刻增强过多的话。
能够有利地利用参照图14-17描述的通道71来将半导体结构的区域整个地包围。在本发明的上述情形中，该通道通过在存储阵列区和周边区域之间以通道形状的方式形成导电性材料而建立(例如参见图14和图15，在那里描述的是通道71由导电材料60在存储阵列区14和周边区域18之间的区域16上形成的)。图29和图30示出一些示例性的结构，其中形成该通道用以保护周边区域的侧周边不受用于从区域14除去材料而进行的各向同性蚀刻(上面参照图14-16描述了一个示例性各向同性蚀刻)。具体地，图29示出一个包括衬底的示例性的结构700的顶视图，该衬底具有存储阵列区14(概略地示为由虚线708划界的部分)、在该存储阵列周边形成逻辑或者其它电路的区域18(概略地示为由虚线704划出的盒子)和位于存储阵列区14和周边区域18之间的区域16。存储阵列区具有用于限定将存储阵列区完全横向包围的侧周边——这样的侧周边对应于虚线708，并且周边区域具有由虚线704限定的类似的侧周边。导电材料60的通道71示为横向包围存储阵列区14的整个侧周边，因而由通道侧壁限定的衬里75将存储阵列区14完全横向地包围起来。图30示出该结构700的顶视图，用于解释导电材料60的通道71能够完全围绕该周边区域的侧周边延伸以及能够完全围绕存储阵列区的侧周边延伸。

Claims (71)

1.一种形成多个电容器件的方法，包括：
在包括硅和氧的第一材料中形成位于开口内的导电性的电容电极材料；
提供与该导电性电容电极材料的至少一些物理接触的保持结构；
在该保持结构物理地接触该导电性电容电极材料中的至少一些的同时除去第一材料的至少一些；
在除去第一材料的至少一些后，把该导电性电容电极材料结合入多个电容器件中；
其中：
第一材料包括硼磷硅酸盐玻璃；
采用湿蚀刻法除去第一材料的至少一些；
该保持结构包括氮化硅和一种材料，该材料在该蚀刻期间对硼磷硅酸盐玻璃比对氮化硅具有增加的选择性。
2.如权利要求1所述的方法，其中在该蚀刻期间对硼磷硅酸盐玻璃比对氮化硅具有增加的选择性的该材料主要由硅组成。
3.如权利要求1所述的方法，其中在该蚀刻期间对硼磷硅酸盐玻璃比氮化硅具有增加的选择性的该材料包括多晶硅。
4.如权利要求3所述的方法，其中该多晶硅位于该氮化硅上。
5.如权利要求4所述的方法，其中该多晶硅具有从大约50到大约1000的厚度。
6.如权利要求4所述的方法，其中该多晶硅具有从大约50到大约1000的厚度；并且其中该氮化硅具有从大约50到大约3000的厚度。
7.如权利要求3所述的方法，其中该多晶硅位于该氮化硅下面。
8.如权利要求3所述的方法，其中该多晶硅位于该氮化硅上面和下面。
9.如权利要求8所述的方法，其中位于该氮化硅下面的该多晶硅具有从大约50到大约500的厚度；其中位于该氮化硅上方的该多晶硅具有从50到大约500的厚度；并且其中该氮化硅具有从大约50到大约1000的厚度。
10.如权利要求3所述的方法，其中该多晶硅完全包围该氮化硅。
11.一种形成多个电容器件的方法，包括：
提供包括位于衬底上的第一材料的结构；
形成位于第一材料的至少一部分上的保持结构；
形成延伸到第一材料中的开口；
采用第一导电层形成位于这些开口内的导电结构，该导电结构具有沿着第一材料的外侧壁；
除去第一材料的至少一些以暴露该导电结构的该外侧壁的至少一部分，该保持结构在除去第一材料期间保持该导电结构；
沿该外侧壁的该暴露的部分形成电容器介电材料；
在该电容器介电材料上形成第二导电层；并且
其中：
第一材料包括硼磷硅酸盐玻璃；
采用各向同性蚀刻来除去第一材料的至少一些；和
该保持结构包括氮化硅和一种材料，该材料在该各向同性蚀刻期间对硼磷硅酸盐玻璃比对氮化硅具有增加的选择性。
12.如权利要求11所述的方法，其中在该各向同性蚀刻期间对硼磷硅酸盐玻璃比对氮化硅具有增加的选择性的该材料主要由硅组成。
13.如权利要求11所述的方法，其中在该各向同性蚀刻期间对硼磷硅酸盐玻璃比氮化硅具有增加的选择性的该材料包括多晶硅。
14.如权利要求13所述的方法，其中该多晶硅位于该氮化硅上。
15.如权利要求13所述的方法，其中该多晶硅位于该氮化硅下面。
16.如权利要求13所述的方法，其中该多晶硅位于该氮化硅上面和下面。
17.如权利要求13所述的方法，其中该多晶硅完全地包围该氮化硅。
18.如权利要求13所述的方法，还包括在形成第二导电层之后从第一材料上面除去该保持结构。
19.一种形成多个电容器件的方法，包括：
提供包括位于衬底上的第一材料的结构；
形成延伸到第一材料中的开口；这些开口以线形行和线形列组成的阵列形式布置；
形成位于这些开口内的第一导电层，位于这些开口内的第一导电层形成具有沿第一材料的外侧壁的容器结构，其中这些容器结构以由这些开口限定的阵列形式形成，并且因而这些容器结构位于包括多行和多列的阵列内；
提供在该容器结构阵列的成对交替的行之间延伸并且连接成对交替的行的保持结构，该保持结构直接靠着这些容器结构的第一导电层；
除去第一材料的至少一些以暴露处该容器结构的该外侧壁的至少一部分，该保持结构在除去第一材料期间保持该容器结构；
沿该外侧壁的该暴露的部分并且在这些容器结构内形成电容器介电材料；以及
在该电容器介电材料上形成第二导电层。
20.如权利要求19所述的方法，其中该保持结构位于第一材料下面。
21.如权利要求19所述的方法，其中该保持结构位于第一材料上面。
22.如权利要求21所述的方法，其中该保持结构是第二保持结构；并且其中第一保持结构位于第一材料的至少一些的下面。
23.如权利要求19所述的方法，其中该第一材料包括硼磷硅酸盐玻璃、旋涂玻璃、二氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃和氮化硅中的一种或多种。
24.如权利要求19所述的方法，其中该保持结构包括氮化硅。
25.如权利要求24所述的方法，其中该氮化硅具有从大约50到大约3000的厚度。
26.如权利要求19所述的方法，其中该第一材料包括硼磷硅酸盐玻璃，并且该保持结构包括氮化硅。
27.如权利要求19所述的方法，其中第一材料包括硼磷硅酸盐玻璃，其中采用湿蚀刻法来除去第一材料的至少一些；并且其中该保持结构包括氮化硅和一种材料，该材料在该蚀刻期间对硼磷硅酸盐玻璃比对氮化硅具有增加的选择性。
28.如权利要求27所述的方法，其中在该蚀刻期间对硼磷硅酸盐玻璃比对氮化硅具有增加的选择性的该材料是含硅材料。
29.如权利要求28所述的方法，其中该含硅材料位于氮化硅上面。
30.如权利要求29所述的方法，其中该含硅材料具有从大约50到大约1000的厚度。
31.如权利要求29所述的方法，其中该含硅材料具有从大约50到大约1000的厚度；并且其中该氮化硅具有从大约50到大约3000的厚度。
32.如权利要求28所述的方法，其中该含硅材料位于该氮化硅下面。
33.如权利要求28所述的方法，其中该含硅材料位于该氮化硅上面和下面。
34.如权利要求33所述的方法，其中位于该氮化硅下面的该含硅材料具有从大约50到大约500的厚度；其中位于该氮化硅上方的该含硅材料具有从大约50到大约500的厚度；并且其中该氮化硅具有从大约50到大约1000的厚度。
35.如权利要求28所述的方法，其中该含硅材料完全地包围该氮化硅。
36.一种形成多个电容器件的方法，包括：
提供包括存储阵列区、不同于该存储阵列区的其它区域和位于该存储阵列区和所述其它区域之间的特定区域的结构；
形成在该存储阵列区上、在所述其它区域上、以及在位于该存储阵列区和所述其它区域之间的该特定区域上延伸的第一材料；
形成位于第一材料的位于该存储阵列区上的至少一部分第一材料上面以及位于第一材料的位于所述其它区域上的全部第一材料上面的第二材料；
形成延伸到位于该存储阵列区的第一材料中的开口，并且在位于该存储阵列区和所述其它区域之间的该特定区域上形成位于第一材料内的沟槽；
形成位于这些开口内和该沟槽内的第一导电层，位于这些开口内的第一导电层形成具有沿第一材料的外侧壁的容器结构；
在形成第一导电层和第二材料之后，除去第一材料的至少一些以暴露该容器结构的该外侧壁的至少一部分；
沿该外侧壁的该暴露部分并且在该容器结构内形成电容器介电材料；以及
形成位于该电容器介电材料上的第二导电层。
37.如权利要求36所述的方法，其中第二材料包括氮化硅。
38.如权利要求37所述的方法，其中第二导电层和该介电材料都形成于第二材料上。
39.如权利要求36所述的方法，其中第一材料包括硼磷硅酸盐玻璃；其中采用各向同性蚀刻来除去第一材料的该至少一些；其中将第二材料结合入包括第二材料和第三材料的保持结构；其中第二材料包括氮化硅；并且其中第三材料在该各向同性蚀刻期间对硼磷硅酸盐玻璃比对氮化硅具有增加的选择性。
40.如权利要求39所述的方法，其中第三材料包括非晶硅和多晶硅中的一种或者两种。
41.如权利要求39所述的方法，其中第三材料位于该氮化硅上。
42.如权利要求39所述的方法，其中第三材料位于该氮化硅下。
43.如权利要求39所述的方法，其中第三材料位于该氮化硅上面和下面。
44.如权利要求36所述的方法，其中第一导电层包括氮化钛。
45.一种半导体结构，包括：
其中限定了存储阵列区和不同于该存储阵列区的其它区域以及位于该存储阵列区和所述其它区域之间的特定区域的衬底，所述存储阵列区具有限定为将该存储阵列区完全侧向包围起来的侧周边；
位于所述其它区域上的电绝缘性材料，该电绝缘性材料具有围绕该存储阵列区的该侧周边延伸的横向侧壁；和
沿着该材料的该侧壁的导电性衬里；该导电性衬里将该存储阵列区的该侧周边横向地包围起来。
46.如权利要求45所述的结构，还包括位于整个所述其它区域上并且直接物理接触该导电性衬里的含氮化硅材料。
47.如权利要求45所述的结构，其中所述电绝缘性材料包括BPSG，并且其中该含氮化硅材料位于该电绝缘性材料上面。
48.如权利要求45所述的结构，其中该导电性衬里包括氮化钛。
49.如权利要求45所述的结构，其中该导电性衬里主要由氮化钛组成。
50.如权利要求45所述的结构，其中该导电性衬里由氮化钛组成。
51.如权利要求45所述的结构，其中该导电性衬里是沟槽的一部分；该沟槽具有对应于该导电性衬里的第一侧壁和与该第一侧壁隔开的第二侧壁。
52.如权利要求51所述的结构，其中该沟槽的第二侧壁具有面对该存储阵列区的外表面和面对第一侧壁的内表面；该结构还包括直接靠着该沟槽的第二侧壁的该外表面、并且从该沟槽的第二侧壁的该外表面朝着该存储阵列区延伸的含氮化硅层。
53.如权利要求52所述的结构，还包括位于该存储阵列区上的多个电容器结构；该电容器结构按照包括多行和多列的阵列延伸；该电容器结构包括按照该阵列的这些行和这些列延伸的存储节点；并且其中该含氮化硅层在该阵列的存储节点的成对交替的行之间延伸并且连接所述成对交替的行。
54.如权利要求45所述的结构，还包括被限定为将所述其它区域完全地横向包围起来的侧周边，并且其中该导电性衬里横向包围所述其它区域的该侧周边。
55.如权利要求54所述的结构，其中该导电性衬里包括氮化钛。
56.如权利要求54所述的结构，其中该导电性衬里主要由氮化钛组成。
57.如权利要求54所述的结构，其中该导电性衬里由氮化钛组成。
58.如权利要求54所述的结构，其中该导电性衬里是沟槽的一部分；该沟槽具有对应于该导电性衬里的第一侧壁和与该第一侧壁隔开的第二侧壁。
59.一种半导体结构，包括：
具有限定于其中的存储阵列区和不同于该存储阵列区的其它区域以及位于该存储阵列区和所述其它区域之间的特定区域的衬底；
跨过该存储阵列区的多个容器结构；这些容器结构是导电性的并且包括位于这些容器结构内的内侧壁和与该内侧壁相对的外侧壁；
位于所述其它区域上的电绝缘性材料，该电绝缘性材料具有横向侧壁；
沿着该材料的该侧壁的导电性衬里；
沿着该容器结构的该内侧壁和该外侧壁的电容器介电材料；和
位于该电容器介电材料上的第二导电层；这些容器结构、介电材料和第二导电材料一起结合入多个电容器结构中。
60.如权利要求59所述的结构，其中该存储阵列区具有被限定为将该存储阵列区完全地横向包围起来的侧周边；并且其中该导电性衬里将该存储阵列区的整个该侧周边横向包围起来。
61.如权利要求59所述的结构，还包括位于整个所述其它区域上并且直接物理接触该导电性衬里的含氮化硅材料。
62.如权利要求59所述的结构，其中所述电绝缘性材料包括BPSG，并且其中该含氮化硅材料位于该电绝缘性材料上。
63.如权利要求59所述的结构，其中该导电性衬里和该电容容器包括氮化钛。
64.如权利要求59所述的结构，其中该导电性衬里包括氮化钛。
65.如权利要求59所述的结构，其中该导电性衬里主要由氮化钛组成。
66.如权利要求59所述的结构，其中该导电性衬里由氮化钛组成。
67.如权利要求59所述的结构，其中该导电性衬里是沟槽的一部分。
68.如权利要求67所述的结构，其中该沟槽具有对应于该导电性衬里的第一侧壁和与该第一侧壁隔开的第二侧壁；第二侧壁具有面对该存储阵列区的外表面和面对第一侧壁的内表面；该结构还包括直接靠着该沟槽的第二侧壁的该外表面并且从该通道的第二侧壁的该外表面朝着该存储阵列区延伸的含氮化硅层。
69.如权利要求68所述的结构，其中该容器结构按照包括多行和多列的阵列延伸；并且其中该含氮化硅层在该容器结构的成对交替的行之间延伸并且连接所述成对交替的行。
70.如权利要求68所述的结构，还包括主要由硅组成的直接靠着该含氮化硅层的至少一层。
71.如权利要求68所述的结构，还包括：
主要由硅组成的位于该含氮化硅层上并且直接靠着该含氮化硅层的第一层；和
主要由硅组成的位于该含氮化硅层下面并且直接靠着该含氮化硅层的第二层。
CNB2004800369167A 2003-12-10 2004-12-01 容器式电容器及形成方法 Expired - Fee Related CN100405541C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/733,181 US7125781B2 (en) 2003-09-04 2003-12-10 Methods of forming capacitor devices
US10/733,181 2003-12-10

Publications (2)

Publication Number Publication Date
CN1890778A true CN1890778A (zh) 2007-01-03
CN100405541C CN100405541C (zh) 2008-07-23

Family

ID=34710430

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800369167A Expired - Fee Related CN100405541C (zh) 2003-12-10 2004-12-01 容器式电容器及形成方法

Country Status (7)

Country Link
US (4) US7125781B2 (zh)
EP (1) EP1700332B1 (zh)
JP (2) JP5007465B2 (zh)
KR (1) KR100868812B1 (zh)
CN (1) CN100405541C (zh)
TW (1) TWI252511B (zh)
WO (1) WO2005062349A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545309A (zh) * 2012-07-16 2014-01-29 意法半导体有限公司 包括集成电容器的半导体器件以及制造方法
CN110494757A (zh) * 2017-03-24 2019-11-22 简·探针公司 用于电容式流体水平检测和装卸容器的系统和方法
CN113314669A (zh) * 2020-02-27 2021-08-27 长鑫存储技术有限公司 双面电容结构及其形成方法
WO2022052557A1 (zh) * 2020-09-11 2022-03-17 长鑫存储技术有限公司 半导体结构及其制作方法
US11901405B2 (en) 2020-09-11 2024-02-13 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506944B1 (ko) * 2003-11-03 2005-08-05 삼성전자주식회사 지지층 패턴들을 채택하는 복수개의 커패시터들 및 그제조방법
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
EP1732134B1 (en) * 2004-02-27 2012-10-24 National University Corporation Tohoku Unversity Solid-state imagine device, line sensor, optical sensor, and method for operating solid-state imaging device
DE102004021401B4 (de) * 2004-04-30 2011-02-03 Qimonda Ag Herstellungsverfahren für ein Stapelkondensatorfeld
US20070037349A1 (en) * 2004-04-30 2007-02-15 Martin Gutsche Method of forming electrodes
KR100533959B1 (ko) * 2004-06-30 2005-12-06 삼성전자주식회사 반도체 장치 제조 방법
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US7202127B2 (en) * 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20060046055A1 (en) * 2004-08-30 2006-03-02 Nan Ya Plastics Corporation Superfine fiber containing grey dope dyed component and the fabric made of the same
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
KR100655751B1 (ko) * 2004-10-01 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
EP1722466A1 (en) * 2005-05-13 2006-11-15 STMicroelectronics S.r.l. Method and relative circuit for generating a control voltage of a synchronous rectifier
US7544563B2 (en) 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7517753B2 (en) * 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7999299B2 (en) * 2005-06-23 2011-08-16 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor for peripheral circuit
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7226845B2 (en) 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7713813B2 (en) * 2005-08-31 2010-05-11 Micron Technology, Inc. Methods of forming capacitors
DE102005042524A1 (de) * 2005-09-07 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7602001B2 (en) * 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7666797B2 (en) 2006-08-17 2010-02-23 Micron Technology, Inc. Methods for forming semiconductor constructions, and methods for selectively etching silicon nitride relative to conductive material
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7902081B2 (en) 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
KR100891647B1 (ko) * 2007-02-01 2009-04-02 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR20080088276A (ko) * 2007-03-29 2008-10-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
DE102007022748B4 (de) * 2007-05-15 2009-03-05 Qimonda Ag Verfahren zur Strukturierung eines Materials und strukturiertes Material
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100885922B1 (ko) * 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
KR100949897B1 (ko) * 2007-06-29 2010-03-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101357303B1 (ko) * 2007-07-10 2014-01-28 삼성전자주식회사 반도체 소자 및 그 반도체 소자 제조방법
US7682924B2 (en) 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7829410B2 (en) * 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
JP2009164535A (ja) * 2008-01-10 2009-07-23 Elpida Memory Inc 半導体装置、及びその製造方法
KR100929642B1 (ko) * 2008-02-20 2009-12-03 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US7700469B2 (en) * 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions
KR20090098550A (ko) * 2008-03-14 2009-09-17 삼성전자주식회사 커패시터를 구비하는 반도체 소자의 제조 방법 및 이에의해 제조된 반도체 소자
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7892937B2 (en) * 2008-10-16 2011-02-22 Micron Technology, Inc. Methods of forming capacitors
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
JP5679628B2 (ja) * 2008-12-16 2015-03-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US7951668B2 (en) * 2009-01-14 2011-05-31 Powerchip Semiconductor Corp. Process for fabricating crown capacitors of dram and capacitor structure
KR20100086795A (ko) * 2009-01-23 2010-08-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8058126B2 (en) * 2009-02-04 2011-11-15 Micron Technology, Inc. Semiconductor devices and structures including at least partially formed container capacitors and methods of forming the same
KR101589912B1 (ko) * 2009-03-20 2016-02-01 삼성전자주식회사 커패시터 및 이의 제조 방법
US7939877B2 (en) * 2009-03-23 2011-05-10 Micron Technology, Inc. DRAM unit cells, capacitors, methods of forming DRAM unit cells, and methods of forming capacitors
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
JP2010245374A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
JP2010287716A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
TWI440190B (zh) * 2009-09-11 2014-06-01 Inotera Memories Inc 堆疊式隨機動態存取記憶體之雙面電容之製造方法
KR101616045B1 (ko) * 2009-11-19 2016-04-28 삼성전자주식회사 반도체 소자 제조방법
US8298908B2 (en) * 2010-02-11 2012-10-30 International Business Machines Corporation Structure and method for forming isolation and buried plate for trench capacitor
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
KR20120045461A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 아일랜드형 지지 패턴들을 갖는 반도체 소자
US8283236B2 (en) 2011-01-20 2012-10-09 Micron Technology, Inc. Methods of forming capacitors
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US20120235274A1 (en) 2011-03-14 2012-09-20 Doyle Brian S Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
KR101800419B1 (ko) 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP2013030557A (ja) * 2011-07-27 2013-02-07 Elpida Memory Inc 半導体装置の製造方法
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
KR20130049393A (ko) * 2011-11-04 2013-05-14 에스케이하이닉스 주식회사 반도체 장치 제조방법
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8932933B2 (en) 2012-05-04 2015-01-13 Micron Technology, Inc. Methods of forming hydrophobic surfaces on semiconductor device structures, methods of forming semiconductor device structures, and semiconductor device structures
US9245799B2 (en) 2012-05-31 2016-01-26 Intel Deutschland Gmbh Semiconductor device and method of manufacturing thereof
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8865544B2 (en) 2012-07-11 2014-10-21 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
WO2014092084A1 (ja) * 2012-12-12 2014-06-19 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
US10090376B2 (en) 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
US9018733B1 (en) * 2014-03-10 2015-04-28 Inotera Memories, Inc. Capacitor, storage node of the capacitor, and method of forming the same
JP2015195262A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
US20150348963A1 (en) * 2014-05-30 2015-12-03 Inotera Memories, Inc. Cylinder-shaped storage node with single-layer supporting structure
US9346669B2 (en) * 2014-06-24 2016-05-24 Newport Fab, Llc Robust MEMS structure with via cap and related method
US9458011B2 (en) * 2014-06-24 2016-10-04 Newport Fab, Llc Scalable self-supported MEMS structure and related method
JP2015035619A (ja) * 2014-10-17 2015-02-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR102367394B1 (ko) 2015-06-15 2022-02-25 삼성전자주식회사 캐패시터 구조체 및 이를 포함하는 반도체 소자
KR102279720B1 (ko) 2015-06-24 2021-07-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9673331B2 (en) * 2015-11-02 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
US9653307B1 (en) 2016-07-14 2017-05-16 Micron Technology, Inc. Surface modification compositions, methods of modifying silicon-based materials, and methods of forming high aspect ratio structures
US10014309B2 (en) 2016-08-09 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells comprising a programmable charge storage transistor and arrays of elevationally-extending strings of memory cells comprising a programmable charge storage transistor
CN109509836B (zh) * 2017-09-14 2022-11-01 联华电子股份有限公司 形成存储器电容的方法
US11037940B2 (en) 2018-03-22 2021-06-15 Micron Technology, Inc. Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory
US10840249B2 (en) * 2018-08-23 2020-11-17 Micron Technology, Inc. Integrated circuitry constructions
US10964475B2 (en) * 2019-01-28 2021-03-30 Micron Technology, Inc. Formation of a capacitor using a sacrificial layer
US11361972B2 (en) 2019-04-18 2022-06-14 Micron Technology, Inc. Methods for selectively removing more-doped-silicon-dioxide relative to less-doped-silicon-dioxide
CN114156267A (zh) 2020-09-07 2022-03-08 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置
CN114446957A (zh) * 2020-11-05 2022-05-06 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3110774A (en) * 1960-06-08 1963-11-12 Indak Mfg Corp Multiple position rotary switch
US4517729A (en) 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
US5340783A (en) * 1989-01-30 1994-08-23 Lanxide Technology Company, Lp Method of producing self-supporting aluminum titanate composites and products relating thereto
US5236860A (en) 1991-01-04 1993-08-17 Micron Technology, Inc. Lateral extension stacked capacitor
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5340442A (en) * 1991-09-24 1994-08-23 Weyerhaeuser Company Evaluating furnish behavior
US5467305A (en) 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5563089A (en) 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5605857A (en) 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5401681A (en) 1993-02-12 1995-03-28 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells
US5340763A (en) * 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
DE4447804C2 (de) 1993-02-12 2002-01-24 Micron Technology Inc Verfahren zum Herstellen einer leitfähigen Mehrfachbehälter-Struktur auf der bestehenden Topographie eines Ausgangssubstrats
US5498562A (en) 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
JP3382028B2 (ja) 1993-09-10 2003-03-04 株式会社東芝 薄膜形成方法
US5532089A (en) 1993-12-23 1996-07-02 International Business Machines Corporation Simplified fabrication methods for rim phase-shift masks
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JP2956482B2 (ja) 1994-07-29 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法
JPH08181559A (ja) * 1994-12-22 1996-07-12 Maspro Denkoh Corp 高周波信号分岐器
JP3623834B2 (ja) * 1995-01-31 2005-02-23 富士通株式会社 半導体記憶装置及びその製造方法
US6744091B1 (en) 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
US5654222A (en) 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
JPH0982918A (ja) 1995-09-19 1997-03-28 Toshiba Corp 半導体記憶装置およびその製造方法
US5990021A (en) 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US6090700A (en) 1996-03-15 2000-07-18 Vanguard International Semiconductor Corporation Metallization method for forming interconnects in an integrated circuit
WO1997044797A1 (de) 1996-05-21 1997-11-27 Siemens Aktiengesellschaft Dünnfilm mehrschichtkondensator
JPH1022476A (ja) 1996-07-02 1998-01-23 Sony Corp 容量素子
TW308727B (en) 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
US5998256A (en) 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
JP4056588B2 (ja) * 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
EP0849796A3 (en) 1996-12-17 1999-09-01 Texas Instruments Incorporated Improvements in or relating to integrated circuits
US5767561A (en) 1997-05-09 1998-06-16 Lucent Technologies Inc. Integrated circuit device with isolated circuit elements
JPH1126718A (ja) * 1997-06-30 1999-01-29 Hitachi Ltd 半導体集積回路装置の製造方法
TW365065B (en) * 1997-07-19 1999-07-21 United Microelectronics Corp Embedded memory structure and manufacturing method thereof
US6432472B1 (en) 1997-08-15 2002-08-13 Energenius, Inc. Method of making semiconductor supercapacitor system and articles produced therefrom
US6195594B1 (en) * 1997-11-25 2001-02-27 Voyan Technology Real-time planner for design
US5880959A (en) * 1997-11-25 1999-03-09 Voyan Technology Method for computer-aided design of a product or process
US6198168B1 (en) 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
US6025225A (en) 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US5981350A (en) 1998-05-29 1999-11-09 Micron Technology, Inc. Method for forming high capacitance memory cells
US6767789B1 (en) 1998-06-26 2004-07-27 International Business Machines Corporation Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
US6458925B1 (en) 1998-08-03 2002-10-01 University Of Maryland, Baltimore Peptide antagonists of zonulin and methods for use of the same
JP4322330B2 (ja) 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP4180716B2 (ja) * 1998-12-28 2008-11-12 富士通株式会社 半導体装置の製造方法
US6204178B1 (en) 1998-12-29 2001-03-20 Micron Technology, Inc. Nucleation and deposition of PT films using ultraviolet irradiation
US6230062B1 (en) * 1999-01-08 2001-05-08 Voyan Technology Adaptation to unmeasured variables
US6383861B1 (en) 1999-02-18 2002-05-07 Micron Technology, Inc. Method of fabricating a dual gate dielectric
US6303956B1 (en) 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6204143B1 (en) 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
JP2001010552A (ja) * 1999-06-28 2001-01-16 Komatsu Ltd 履帯のリンク及びピンの固定構造
US6667502B1 (en) 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US6403442B1 (en) 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
US6395600B1 (en) 1999-09-02 2002-05-28 Micron Technology, Inc. Method of forming a contact structure and a container capacitor structure
US6303518B1 (en) 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
TW432546B (en) 1999-11-25 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method of copper damascene
KR20010061020A (ko) * 1999-12-28 2001-07-07 박종섭 반도체소자의 제조방법
JP3595231B2 (ja) 1999-12-28 2004-12-02 株式会社東芝 半導体記憶装置及びその製造方法
KR100338775B1 (ko) 2000-06-20 2002-05-31 윤종용 Ｄｒａｍ을 포함하는 반도체 소자의 콘택 구조체 및 그형성방법
US6399490B1 (en) 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
DE10036725C2 (de) 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE10036724A1 (de) 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat
KR100338826B1 (ko) * 2000-08-28 2002-05-31 박종섭 커패시터의 전하저장전극 형성방법
JP2002094027A (ja) 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
US20020098554A1 (en) 2000-09-19 2002-07-25 Mike Farwick Nucleotide sequences coding for the pepC gene
US6621112B2 (en) 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
KR100360414B1 (ko) 2001-01-05 2002-11-13 삼성전자 주식회사 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
KR100388682B1 (ko) 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
JP3671854B2 (ja) 2001-04-05 2005-07-13 松下電器産業株式会社 シリコン系基板の表面処理方法
KR100422063B1 (ko) 2001-05-02 2004-03-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
KR100431656B1 (ko) 2001-09-11 2004-05-17 삼성전자주식회사 반도체 장치의 제조 방법
EP1306894A1 (en) 2001-10-19 2003-05-02 Infineon Technologies AG A method of forming a silicon dioxide layer on a curved Si surface
JP2003140361A (ja) 2001-10-31 2003-05-14 Matsushita Electric Ind Co Ltd パターン形成方法
JP4060572B2 (ja) * 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
US6668642B2 (en) * 2001-12-21 2003-12-30 Mks Instruments, Inc. Apparatus and method for thermal isolation of thermal mass flow sensor
US6656748B2 (en) 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
KR100487519B1 (ko) * 2002-02-05 2005-05-03 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
KR100423900B1 (ko) 2002-02-08 2004-03-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
US6617222B1 (en) 2002-02-27 2003-09-09 Micron Technology, Inc. Selective hemispherical silicon grain (HSG) conversion inhibitor for use during the manufacture of a semiconductor device
US6515325B1 (en) 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
JP4064695B2 (ja) * 2002-03-19 2008-03-19 富士通株式会社 半導体装置の製造方法
KR100459707B1 (ko) * 2002-03-21 2004-12-04 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR100473113B1 (ko) 2002-04-04 2005-03-08 삼성전자주식회사 반도체 장치의 커패시터 제조 방법
JP4047631B2 (ja) 2002-05-28 2008-02-13 エルピーダメモリ株式会社 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法
US6784479B2 (en) 2002-06-05 2004-08-31 Samsung Electronics Co., Ltd. Multi-layer integrated circuit capacitor electrodes
KR100475272B1 (ko) 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
US20040029047A1 (en) 2002-08-07 2004-02-12 Renesas Technology Corp. Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
JP2004093832A (ja) 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
JP2004103926A (ja) 2002-09-11 2004-04-02 Renesas Technology Corp レジストパターン形成方法とそれを用いた半導体装置の製造方法およびレジスト表層処理剤
JP4353685B2 (ja) * 2002-09-18 2009-10-28 株式会社ルネサステクノロジ 半導体装置
US7341804B2 (en) 2002-09-20 2008-03-11 3M Innovative Properties Company Anode compositions having an elastomeric binder and an adhesion promoter
US6645869B1 (en) 2002-09-26 2003-11-11 Vanguard International Semiconductor Corporation Etching back process to improve topographic planarization of a polysilicon layer
AU2003278578A1 (en) 2002-10-30 2004-05-25 Yissum Research Development Company Of The Hebrew University Of Jerusalem Molecules and methods using same for measuring non-transferrin bound iron
KR100481867B1 (ko) 2002-11-11 2005-04-11 삼성전자주식회사 강유전체 커패시터 및 그 제조 방법
DE10259331B4 (de) 2002-12-18 2005-02-10 Infineon Technologies Ag Herstellungsverfahren für eine Photomaske für eine integrierte Schaltung und entsprechende Photomaske
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
TW578328B (en) 2003-03-28 2004-03-01 Gemtek Technology Co Ltd Dual-frequency inverted-F antenna
US6720232B1 (en) 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US6784069B1 (en) 2003-08-29 2004-08-31 Micron Technology, Inc. Permeable capacitor electrode
US7125781B2 (en) 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
DE10344814B3 (de) 2003-09-26 2005-07-14 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
US7019346B2 (en) 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
AU2005263057B2 (en) 2004-07-08 2009-07-23 Lg Electronics Inc. Method for allocating electronic serial number for mobile station
US7387939B2 (en) 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US20060024958A1 (en) 2004-07-29 2006-02-02 Abbas Ali HSQ/SOG dry strip process
US7160788B2 (en) 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
US7439152B2 (en) 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7202127B2 (en) 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7517753B2 (en) * 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7199005B2 (en) 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US20070099328A1 (en) * 2005-10-31 2007-05-03 Yuan-Sheng Chiang Semiconductor device and interconnect structure and their respective fabricating methods

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545309A (zh) * 2012-07-16 2014-01-29 意法半导体有限公司 包括集成电容器的半导体器件以及制造方法
CN110494757A (zh) * 2017-03-24 2019-11-22 简·探针公司 用于电容式流体水平检测和装卸容器的系统和方法
CN110494757B (zh) * 2017-03-24 2024-03-15 简·探针公司 用于电容式流体水平检测和装卸容器的系统和方法
CN113314669A (zh) * 2020-02-27 2021-08-27 长鑫存储技术有限公司 双面电容结构及其形成方法
CN113314669B (zh) * 2020-02-27 2022-06-10 长鑫存储技术有限公司 双面电容结构及其形成方法
WO2022052557A1 (zh) * 2020-09-11 2022-03-17 长鑫存储技术有限公司 半导体结构及其制作方法
US11901405B2 (en) 2020-09-11 2024-02-13 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure

Also Published As

Publication number Publication date
EP1700332B1 (en) 2014-11-26
KR20060110321A (ko) 2006-10-24
US7271051B2 (en) 2007-09-18
US20050054159A1 (en) 2005-03-10
TWI252511B (en) 2006-04-01
CN100405541C (zh) 2008-07-23
JP2012146993A (ja) 2012-08-02
WO2005062349B1 (en) 2005-09-15
WO2005062349A1 (en) 2005-07-07
US7420238B2 (en) 2008-09-02
JP2007512716A (ja) 2007-05-17
US7449391B2 (en) 2008-11-11
US20060063344A1 (en) 2006-03-23
US7125781B2 (en) 2006-10-24
EP1700332A1 (en) 2006-09-13
JP5007465B2 (ja) 2012-08-22
US20060063345A1 (en) 2006-03-23
TW200531146A (en) 2005-09-16
KR100868812B1 (ko) 2008-11-14
US20050287780A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
CN1890778A (zh) 容器式电容器及形成方法
US7713813B2 (en) Methods of forming capacitors
US8164132B2 (en) Methods of forming integrated circuit devices
US7851842B2 (en) Vertical channel transistor in semiconductor device and method of fabricating the same
CN1655339A (zh) 自由倾斜的叠层电容器的制造方法
CN1518100A (zh) 半导体器件及其制造方法
US8120103B2 (en) Semiconductor device with vertical gate and method for fabricating the same
JP2005005669A (ja) 半導体素子の製造方法
KR20200074659A (ko) 집적회로 소자
CN1967809A (zh) 用于制造电容器的方法
CN1761063A (zh) 动态随机存取存储器的结构
CN1507034A (zh) 用于制造具有在位线方向延伸的接触体的半导体器件的方法
CN101064283A (zh) 半导体器件的制造方法
CN1303694C (zh) 动态随机存取存储单元及其制造方法
CN1310328C (zh) 具有至少一个存储节点的半导体器件及其制造方法
KR101128902B1 (ko) 반도체 장치 및 그 제조 방법
TWI463601B (zh) 接觸孔插塞的製造方法
KR20060038172A (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080723

Termination date: 20101201