CN1893135A - 纵向结构发光二极管及其制造方法 - Google Patents

纵向结构发光二极管及其制造方法 Download PDF

Info

Publication number
CN1893135A
CN1893135A CNA2006101007357A CN200610100735A CN1893135A CN 1893135 A CN1893135 A CN 1893135A CN A2006101007357 A CNA2006101007357 A CN A2006101007357A CN 200610100735 A CN200610100735 A CN 200610100735A CN 1893135 A CN1893135 A CN 1893135A
Authority
CN
China
Prior art keywords
metal
layer
led
soft metal
soft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101007357A
Other languages
English (en)
Other versions
CN100485987C (zh
Inventor
金善正
李贤宰
金根浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
LG Innotek Co Ltd
Original Assignee
LG Electronics Inc
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37023174&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1893135(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by LG Electronics Inc, LG Innotek Co Ltd filed Critical LG Electronics Inc
Publication of CN1893135A publication Critical patent/CN1893135A/zh
Application granted granted Critical
Publication of CN100485987C publication Critical patent/CN100485987C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

本发明公开了一种纵向结构发光二极管(LED)及其制造方法，其中在光发射结构的上表面上采用电镀方法形成有金属支撑层，其中不需要高温处理而避免了装置中缺陷的产生，而包括软金属和硬金属的该金属支撑层形成在该光发射结构上以防止晶片发生弯曲、以增加机械强度并提高可靠度。

Description

纵向结构发光二极管及其制造方法
本申请要求于2005年7月4日向韩国工业产权局申请的序列号为No.10-2005-0059910的申请的优先权，并在此引用其内容作参考。
技术领域
本发明涉及一种纵向结构发光二极管(LED)及其制造方法。
背景技术
最近，已知用于以基于氮化物的复合半导体的发光二极管(LEDs)活性层(active layers)的材料InxGa1-xN能够根据铟(In)的结构在全部可见光范围内发光，因为其能量带间隔宽广。
LED的应用领域是非常广的，以至于它们被用于电子公告牌、显示元件、背光元件、电灯泡等。在这种情况下，其应用领域逐渐被扩展以使得其必须发展高级LED。
图1说明了根据传统技术的LED示意性截面图。其中在蓝宝石基底100上依次叠加有N-GaN层101、活性层102、P-GaN层103。从P-GaN层103到N-GaN层101的部分进行台面蚀刻(Mesa-etching)。该P-GaN层103的上表面依次形成有透明电极104和P型金属层105，并在台面蚀刻N-GaN层101上形成N型金属层106。
这种结构的LED利用粘胶108粘接到模型杯(molding cup)，与一外部导线连接的第一引线框(lead frame)109a和N型金属层106线连接(wire-bonded)，与外部其它导线连接的第二引线框109b和P型金属层105线连接，以用于安装。
现在，将说明这种结构的LED的操作。如果向N型金属层和P型金属层施加一电压，电子和空穴从N-GaN层101和P-GaN层103流动到活性层102以产生电子和空穴的重新复合(re-copuling)并发光。
从活性层102发出的光从其上下发出，而从活性层102上面发出的光经由P-GaN层103放射到外部，部分光向下发出的光逃逸到LED芯片的外部，部分逃逸到蓝宝石基底上的光被吸收或被从用于安装LED芯片的焊接处反射，并再次发射到活性层上面。部分光再次被活性层吸收或经由活性层逃逸到外部。
然而，由于已知上述提及的LED是一种横向LED，是在具有低热传导率的蓝宝石基底上制得的，其难以释放出在装置工作中产生的热量，从而导致装置性能降低的问题。
另一个问题是，如图1所示需要移除活性层用于形成电极，其减少了光发射范围，使得其难以实现高亮度和高级的LED，导致了在同一晶片上芯片数量的减少和制造过程的困难，并在安装过程中两次粘接。
另一个问题是，如果使用蓝宝石作为基底，在用于切割(分离)一单元芯片的研磨(lapping)、抛光、划线和切除过程中，在晶片上完成LED芯片的加工后，由于蓝宝石材料的硬度和GaN的晶体裂开面(cleavage planes)的不均匀，装置的产量降低。
图2a至2h为说明纵向LED制造过程的示意性截面图，其中以这种方式进行制造，利用金属氧化物化学气相沉积法(MOCVD)在蓝宝石基底121上叠加LED结构，在P-GaN125的上表面上形成电极和反射薄膜。晶片120粘接到分别制造的支撑基底130上，并移除蓝宝石基底121。
首先，参见图2a，在蓝宝石基底121和未掺杂GaN层122上进行MOCVD处理，依次叠加GaN层122、N-GaN层123、InxGa1-xN层124和P-GaN层125。
接着，在P-GaN层125的上表面上继续形成有透明电极126、反射薄膜127、焊接响应检查层128和从Ti/Au、Ni/Au and Pt/Au中任一个选择出的金属层129。
然后，参见图2b，分别在基底130的上表面和下表面上形成第一和第二欧姆触点金属层131和132，使电流能够在其中流动。
接着，在第一和第二欧姆触点金属层131和132上形成有LED芯片粘接物(bonding solder)133(参见图2c)。
然后，将该LED芯片粘接物133粘接到金属层129，并且在蓝宝石基底121上形成的结构被粘接到基底130(参见图2d)。
接着，在蓝宝石基底121上照射激光以将该蓝宝石基底121从未掺杂GaN层122中切割出去(参见图2e)。该未掺杂GaN层122保留用作损伤的层(damaged layer)，直到利用激光移除(LLO)步骤至一预定厚度。
然后，利用干蚀刻处理进行整体蚀刻直到N-GaN层123被曝光，而且与每个LED相应的N-GaN层123上表面形成有N型电极极板141(参见图2g)。
最后，从第二欧姆触点金属层132到N-GaN层123进行切割和分裂的切割步骤以切割成单独的装置。
因此，根据本发明的LED优点在于，其制成在纵向结构中的上下表面上分别设置有电极，并且相对于传统的冗长的蚀刻过程，其制造过程简单。
然而，传统的技术存在以下问题。换句话说，当蓝宝石基底被分离时，需要高温处理，因为用于支撑形成有LED结构的晶片的基底利用焊锡粘接，这样，热膨胀系数和晶格常数在不同材料之间产生张力，导致LED的缺陷。因此，非常需要发展一种不需要高温条件的支撑基底形成方法。
发明内容
本发明被披露以解决前述问题，并且本发明的一个目的是要提供一种纵向结构发光二极管(LED)及其制造方法，通过利用电镀方法而不需要高温处理，在LED结构的上表面上形成一金属支撑层，大致消除了一个或多个由于现有技术的局限性和缺点存在的前述问题，从而能够减少装置上缺陷的发生。
本发明的另一个目的是，在光发射结构的上表面上形成一金属支撑层，该金属支撑层包括软金属和硬金属，以避免晶片的弯曲，以增加机械强度和提高可靠性。
根据本发明的一个方面，纵向结构的发光二极管(LED)包括：光发射结构；以及金属支撑层，其形成在光发射结构的上表面上，且包括软金属和杨氏模量(Young’s modulus)比软金属高的硬金属。
根据本发明的另一个方面，纵向LED的制造方法包括：在基底上形成一光发射结构；利用电镀工艺在光发射结构的上表面上形成金属支撑层；移除该基底；以及在光发射结构的下表面上形成电极。
附图说明
本发明将通过接下来给出的详细说明得到更全面的理解，该说明仅仅是用于描述，并且这些附图不用于限制本发明，其中：
图1为根据现有技术的发光二极管的示意性截面图；
图2a至2h为根据现有技术的纵向LED的制造的截面的过程图；
图3a至3d为根据本发明的包括金属支撑层的纵向LED的制造过程的示意性截面图；
图4为根据本发明的形成在光发射结构的上表面上的用于电镀的籽晶层(seed layer)的示意性截面图；
图5为根据本发明的光发射结构的示意性截面图；
图6a和6b为根据本发明的纵向LED的金属支撑层的实施例的截面图；
图7为根据本发明的纵向LED的金属支撑层的另一实施例的截面图；以及
图8为根据本发明的纵向LED的金属支撑层的电镀沉积的极化曲线(polarization curve)。
具体实施方式
接下来，将参照附图说明本发明的实施例。
图3a至3d为根据本发明的包括金属支撑层的纵向LED的制造过程的示意性截面图，如图3a所示，在基底10上形成有光发射结构20。
这里，除非特别限定，根据本发明的基底10和光发射结构20可采用所有在本领域已知的发光二极管(LED)的基底和光发射结构。
此外，如图5所示，光发射结构20优选地依次叠加有具有第一极性的第一半导体层21、活性层22和具有与第一极性相反极性的第二半导体层23。此时，如果第一极性是N型，那么第二极性就是P型。
更优选的是，包括未掺杂的U-GaN层的用于改善外延层(epitaxiallayer)性能并在基底移除步骤中最小化外延层损耗的缓冲层形成在N-GaN层的下表面上。
接着，利用电镀方法形成金属支撑层30，其中光发射结构20的上侧被浸入到电镀液100中(图3b和3c)。这里，光发射结构20上形成有籽晶层50，如图4所示。
换句话说，该金属支撑层通过根据本发明的低温处理的电镀形成在光发射结构上，使得热膨胀系数和晶格常数能够防止在不同材料之间产生张力，并且该金属支撑层能够在前端形成良好的附着力(adhesion)而与LED的光发射结构无关。
该电镀液100可以是一种经常用于普通电镀方法的电镀液。此外，该金属支撑层30可同时具有P型电极的功能。结果，优选地具有优良的导电性的金属用于金属支撑层。此外，金属支撑层30应当能够充分释放在装置工作过程中产生的热量。
因此，具有优良的导电性的金属应当用于金属支撑层，优选地具有150～400W/km范围的热传导率的金属用于金属支撑层。满足所述条件的金属可包括Au、Cu、Ag和Al。
然而，由于具有优良的热传导率的金属是一种软金属，当该金属支撑层由软金属形成时，发现存在下列缺陷。
换句话说，如果电镀条件没有进行适当的控制，在金属内容易产生应力，而且整个晶片容易随着基底的移除而产生弯曲，并且该弯曲的晶片对于后面的制造过程是不适当的。
还有更坏的，在使用软金属时，该装置不容易被移除，因此仅仅使用纯的软金属来形成金属支撑层不是最好的。
因此，优选地，金属支撑层30应该具有能够为整个装置提供足够支撑作用的机械强度并同时满足热传导性。
本发明提供了一种金属支撑层30，其包括具有优良的热传导率的软金属和具有机械强度的硬金属，作为满足前述条件的金属支撑层的优选实施例。
此时，该金属支撑层30优选地由软金属和硬金属的合金形成。
因此，本发明以这样的方式来配置，包括软金属和硬金属的金属支撑层形成在光发射结构上，从而能够防止晶片的弯曲问题并提高机械强度，使得在使用软金属作为金属支撑层的情况下在后其加工期间产生的问题能够消除以提高产品的可靠性。
换句话说，如果该金属支撑层由软金属制成，由于软金属的柔软，每个光发射装置不容易在装置的制造步骤后的分离步骤中被分离，然而，根据本发明的金属支撑层同时包括软金属和硬金属，由于良好的机械强度，使得其能够平稳地进行光发射装置的分离步骤。
这里，优选地，软金属是具有高的热传导率的Au、Cu、Ag或Al中的至少一种或多种。
此外，能够与软金属合金的硬金属优选地具有如下特性：第一，其应当具有与软金属相似的晶格结构，以在合金或表面形成中最小化内部张力的产生；第二，其应当具有比软金属高的杨氏模量，通过弥补软金属的柔软以增加机械强度或减少脆度；第三，其应当具有比软金属高的熔点，以经受住在形成金属支撑薄膜后包括在装置制造中的热处理时的热处理。
换句话说，利用具有相同晶格常数的金属的电镀处理的实现仅仅能够减少合金中的应力。例如，具有面心立方(Face Centered Cubic(FCC))晶体的晶格结构的Cu被电镀有Al、Ag、Ni、Co、Pt或Pd，每个都具有相同的FCC晶体结构以形成合金。因此，优选地，软金属和硬金属具有相同的晶格常数。
此外，具有高的热传导率的金属是优选的，因为热传导能够通过改变合金结构被扩充至一大的范围，以致于其重要性与前述条件相比相当低。
接近上述条件的金属可包括Ni、Co、Pt或Pd，且它们中的至少一个或多个可被选择用于金属支撑层。
随后将详细说明金属支撑层30的一个优选实施例的结构。
如上所述，在形成金属支撑层30后，移除基底10，如图3c所示。
此时，如果光发射结构20依次叠加有具有第一极性的第一半导体层21、活性层22和具有与第一极性相反的极性的第二半导体层23，如图5所示，第一半导体层21被干蚀刻成全部曝露。最后，在光发射结构20下面形成电极40(图3d)。此时，由于在第一半导体层21下面形成有电极，如果第一半导体层21是N型半导体层，则电极将是N型电极。这样，完成纵向结构的LED的制造。
纵向结构的LED表示了一种结构，其中在光发射结构20上下形成有电极，如图3d所示，在光发射结构20上设置有电极40，在其下形成有金属支撑层30。
可采用现有技术中的方法来移除基底10。换句话说，可使用激光移除方法通过使用具有对蓝宝石透明的波长的受激准分子激光器来从GaN外延层移除蓝宝石基底，或使用干性和湿性蚀刻方法。
图6a和6b为说明根据本发明的纵向LED的金属支撑层的一个实施例的截面图。
首先，图6a为说明由合金金属形成的金属支撑层30结构的截面图，其中具有优良的热传导率的软金属和具有良好的机械强度的硬金属被合金到软金属中。
如图6a所示，金属支撑层30通过将具有薄的软金属薄膜和良好的机械强度的硬金属的合金层32混合到软金属31中而形成，以便加强软金属的机械强度。
换句话说，金属支持层中的硬金属具有比软金属高的杨氏模量，并以与软金属合金的合金层状态存在于软金属中。混合有软金属和具有良好的机械强度的硬金属的合金层32的形成方法通过电镀、调整电流和电压来实现。
例如，如果在混合有软金属和硬金属的电镀液上进行电压扫描，则示出了各个不同电流峰值。此时，如果为每个电流峰值施加恒定电流和恒定电压，则能够实现所期望的合金电镀。此外，每个层的厚度主要的依赖于电镀时间，并能够容易从微米单位调节到纳米单位。合金层32中的软金属和硬金属的比例可被任意调整。优选地，合金层32多层叠加，以确保更有效的机械强度，如图所示。
在金属支撑层30中合金层32占据的体积并不大，因为该层由薄的薄膜形成，其对金属支撑层30的整体热传导率贡献非常小。结果，软金属的热传导性不被损坏从而确保所期望的机械强度。
如图6b所示，合金层32具有多层薄膜叠加结构，其中软金属富含区域33和硬金属富含区域34相互交替。这表明，软金属和硬金属不是完全分开的而是根据相对成分的高和低分开的。
此时，为了安排交替混合有软金属和硬金属的该多层薄膜叠加结构，电镀以这样的方式进行，向电镀液施加脉冲电流，该脉冲电流被这样编程以周期性地显示出软金属和硬金属的电流峰值。这种结构组成了一种缓冲结构，其集中到两种金属或一种金属之间的表面区域，合金被这样逐渐改变，使得其能够防止在两种具有微小晶格常数差别的金属之间的内部张力的出现。
图7为根据本发明的纵向LED的金属支撑层的另一实施例的截面图，其中金属支撑层30以这样的方式构成，具有比软金属的杨氏模量高的硬金属和软金属的合金颗粒35混合在软金属31中。
换句话说，如果在电镀软金属时进行短时间的合金电镀，则可以在电镀层中包含合金颗粒。
上述具有金属支撑层30的结构在来自电镀液的电镀过程中容易通过调节电压和电流电镀沉积，并能够通过调节供电延缓时间和电镀液的搅动速度(agitating speed)来更加有效地电镀沉积。
换句话说，由于每种金属的极化特性不同，电镀沉积金属的种类和数量可通过调节电流和电压来调节。
作为另一个方法，金属支撑层的结构可通过复合电镀(compositeplating)方法来形成。换句话说，如果合金颗粒散布在软金属的电镀液中，并且软金属被电镀，那么合金颗粒就被混合到软金属中的共析结构(eutectoid structure)中。优选地，以这样的方式进行电镀，表面活性剂被混合并搅动以获得更有效的复合电镀。
图8为根据本发明的纵向LED的金属支撑层电镀沉积的极化曲线，其中该极化曲线与Cu和Ni的电镀沉积有关。
根据该极化曲线，Cu被电镀沉积到A区域，而Ni被电镀沉积到B区域，同时Cu和Ni被电镀沉积在边界上。
此外，Cu含量在Ni电镀沉积时随着电镀液的搅动而增加，以便减少电镀液的搅动速度或者不要搅动，能够调节合金层中的金属成分比，以及优选地，在电镀沉积的金属将被改变时，具有电源延缓时间。
从前述可以明显地看出，根据本发明的在纵向结构的发光二极管(LED)及这样描述的制造方法具有的优点在于，在光发射结构的上表面上通过电镀方法形成金属支撑层，其不需要高温处理来消除装置上出现的缺陷。
另一个优点在于，包括软金属和硬金属的金属支撑层形成在光发射结构上，以防止晶片弯曲的发生，以增加机械强度并提高可靠度。
虽然利用具体实施例对本发明进行了完整和清楚的公开，但其对附加的权利要求不构成限制，本领域技术人员应当明白权利要求包含了全部改进和替换，对于本领域技术人员来说这些都落在这里所提出的范围内。

Claims (20)

1.一种纵向结构发光二极管(LED)，包括：光发射结构；以及在该光发射结构的上表面上形成的包括有软金属和具有比软金属的杨氏模量高的硬金属的金属支撑层。
2.根据权利要求1所述的LED，其中该金属支撑层包括有软金属和硬金属的合金。
3.根据权利要求1所述的LED，其中该金属支撑层的硬金属以与该软金属合金的合金层状态存在于软金属中。
4.根据权利要求3所述的LED，其中该合金层是多层叠加的层。
5.根据权利要求3所述的LED，其中该合金层包括多层叠加的层，其中软金属富含区域和硬金属富含区域互相交替。
6.根据权利要求1所述的LED，其中该金属支撑层在软金属中包括具有比软金属的杨氏模量高的硬金属和软金属的合金颗粒。
7.根据权利要求1至6任一项中的LED，其中该软金属的热传导率在150～400W/km的范围内。
8.根据权利要求1至6任一项中的LED，其中该软金属和该硬金属具有相同的晶格常数。
9.根据权利要求1至6任一项中的LED，其中该软金属为Au、Ag、Cu和Al中的至少一种或多种。
10.根据权利要求1至6任一项中的LED，其中该硬金属为Ni、Co、Pt和Pd中的至少一种或多种。
11.根据权利要求1至6任一项中的LED，其中该光发射结构依次叠加有具有第一极性的第一半导体层、活性层和具有与该第一极性相反极性的第二半导体层。
12.根据权利要求11所述的LED，其中该光发射结构具有N型第一极性。
13.一种纵向LED的制造方法，包括：在基底上形成光发射结构；在该光发射结构的上表面上采用电镀处理形成金属支撑层；移除该基底；以及在该光发射结构的下表面上形成电极。
14.根据权利要求13所述的方法，其中该金属支撑层包括：软金属；和具有比该软金属的杨氏模量高的硬金属。
15.根据权利要求13或14所述的方法，其中该光发射结构依次叠加有具有第一极性的第一半导体层、活性层和具有与该第一极性相反极性的第二半导体层。
16.根据权利要求14所述的方法，其中该金属支撑层的硬金属以与该软金属合金的合金层状态存在于该软金属中。
17.根据权利要求16所述的方法，其中该合金层包括多层叠加层，其中软金属富含区域和硬金属富含区域相互交替。
18.根据权利要求13所述的方法，其中该金属支撑层包括：软金属；以及在该软金属中的该软金属与该硬金属的合金颗粒。
19.根据权利要求14或18所述的方法，其中该软金属和该硬金属具有相同的晶格常数。
20.根据权利要求13所述的方法，其中该软金属为Au、Ag、Cu和Al中的至少一种或多种，而该硬金属为Ni、Co、Pt和Pd中的至少一种或多种。
CNB2006101007357A 2005-07-04 2006-07-04 纵向结构发光二极管及其制造方法 Active CN100485987C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050059910A KR100658303B1 (ko) 2005-07-04 2005-07-04 메탈지지층을 포함하는 수직형 구조의 발광 다이오드
KR1020050059910 2005-07-04

Publications (2)

Publication Number Publication Date
CN1893135A true CN1893135A (zh) 2007-01-10
CN100485987C CN100485987C (zh) 2009-05-06

Family

ID=37023174

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101007357A Active CN100485987C (zh) 2005-07-04 2006-07-04 纵向结构发光二极管及其制造方法

Country Status (5)

Country Link
US (1) US7528416B2 (zh)
EP (3) EP3057143B1 (zh)
JP (1) JP4789716B2 (zh)
KR (1) KR100658303B1 (zh)
CN (1) CN100485987C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569352A (zh) * 2010-12-27 2012-07-11 同方光电科技有限公司 一种以蓝宝石为基板的氮化物基半导体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
US7923746B2 (en) * 2008-03-12 2011-04-12 Industrial Technology Research Institute Light emitting diode package structure and method for fabricating the same
KR101210172B1 (ko) 2009-03-02 2012-12-07 엘지이노텍 주식회사 발광 소자
KR20110085609A (ko) * 2010-01-21 2011-07-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법
CN102255027B (zh) * 2011-07-15 2013-05-29 上海蓝光科技有限公司 一种GaN基垂直结构LED芯片结构及其制备方法
EP2600389B1 (en) * 2011-11-29 2020-01-15 IMEC vzw Method for bonding semiconductor substrates
KR102306671B1 (ko) * 2015-06-16 2021-09-29 삼성전자주식회사 발광 소자 패키지

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02348A (ja) * 1987-05-28 1990-01-05 Hitachi Cable Ltd 半導体装置
JPS63296361A (ja) * 1987-05-28 1988-12-02 Hitachi Cable Ltd 半導体装置
JPH04152227A (ja) * 1990-10-17 1992-05-26 Fujitsu Ltd 循環冷却型赤外線検知器の冷却用伝熱体
JPH0541542A (ja) * 1991-08-07 1993-02-19 Stanley Electric Co Ltd 半導体デバイス基板の製造方法
JPH10150124A (ja) * 1996-03-21 1998-06-02 Furukawa Electric Co Ltd:The 発熱半導体デバイス搭載用複合基板とそれを用いた半導体装置
JP2000068400A (ja) * 1998-08-24 2000-03-03 Shinko Electric Ind Co Ltd 半導体装置用異方性応力緩和材及び半導体装置
US6468824B2 (en) 2001-03-22 2002-10-22 Uni Light Technology Inc. Method for forming a semiconductor device having a metallic substrate
US6555405B2 (en) * 2001-03-22 2003-04-29 Uni Light Technology, Inc. Method for forming a semiconductor device having a metal substrate
TW517403B (en) 2002-01-10 2003-01-11 Epitech Technology Corp Nitride light emitting diode and manufacturing method for the same
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP3896044B2 (ja) * 2002-07-11 2007-03-22 シャープ株式会社 窒化物系半導体発光素子の製造方法およびその製品
JP2004200567A (ja) * 2002-12-20 2004-07-15 Mitsubishi Materials Corp 放熱体及びその製造方法、パワーモジュール用基板、パワーモジュール
JP2004200571A (ja) * 2002-12-20 2004-07-15 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法、パワーモジュール
WO2004109764A2 (en) * 2003-06-04 2004-12-16 Myung Cheol Yoo Method of fabricating vertical structure compound semiconductor devices
JP2005117020A (ja) * 2003-09-16 2005-04-28 Stanley Electric Co Ltd 窒化ガリウム系化合物半導体素子とその製造方法
US6884646B1 (en) * 2004-03-10 2005-04-26 Uni Light Technology Inc. Method for forming an LED device with a metallic substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569352A (zh) * 2010-12-27 2012-07-11 同方光电科技有限公司 一种以蓝宝石为基板的氮化物基半导体装置

Also Published As

Publication number Publication date
KR100658303B1 (ko) 2006-12-14
EP2849235A1 (en) 2015-03-18
EP2849235B1 (en) 2016-04-06
EP1742278B1 (en) 2014-12-31
EP1742278A3 (en) 2010-10-06
CN100485987C (zh) 2009-05-06
US7528416B2 (en) 2009-05-05
JP4789716B2 (ja) 2011-10-12
EP1742278A2 (en) 2007-01-10
US20070001190A1 (en) 2007-01-04
JP2007019502A (ja) 2007-01-25
EP3057143A1 (en) 2016-08-17
EP3057143B1 (en) 2017-08-16

Similar Documents

Publication Publication Date Title
CN1893135A (zh) 纵向结构发光二极管及其制造方法
CN1229766C (zh) 图像显示装置及制造图像显示装置的方法
CN1993837A (zh) 用于半导体发光器件的正电极
JP5191866B2 (ja) 半導体発光素子の製造方法及び半導体発光素子
TWI500183B (zh) 發光二極體的製造方法
CN1206747C (zh) 第iii族氮化物系化合物半导体发光元件及其制造方法
CN100346487C (zh) 发光元件
EP1727218A2 (en) Method of manufacturing light emitting diodes
CN1734802A (zh) 氮化物半导体发光元件及制造氮化物半导体发光元件的方法
CN1581525A (zh) 发光半导体器件及其制造方法
CN1674313A (zh) 固态元件和固态元件装置
WO2005091385A1 (ja) 半導体発光素子及び照明装置
CN1858921A (zh) 倒装芯片发光二极管及其制造方法
CN1681137A (zh) 发光氮化物半导体器件及其制造方法
CN1147010C (zh) 自钝化非平面结三族氮化物半导体器件及其制造方法
CN1476641A (zh) 半导体发光元件、图像显示装置及照明装置及其制造方法
CN1630111A (zh) 垂直结构的半导体芯片或器件（包括高亮度led）及其批量生产方法
JP2007067184A (ja) Ｌｅｄパッケージ
CN1797795A (zh) 带有二维自然散射出光面的led芯片的制备方法
US8460957B2 (en) Optical semiconductor device, method for manufacturing optical semiconductor device, and method for manufacturing optical semiconductor apparatus
CN1168153C (zh) 发光器件及其制造方法
CN1290967A (zh) 发光二极管及其制作方法
US20140199796A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP2007042985A (ja) 窒化ガリウム系化合物半導体発光素子及びその実装体
CN1641896A (zh) 形成具有金属基板的发光二极管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant