CN1897162A - 半导体存储装置及其操作方法 - Google Patents

Abstract

一种半导体存储装置，包括半导体存储单元，其中至少一个存储单元能够在第一模式中用作ECC信息的存储装置，或能够在不同于第一模式的第二模式中起不同作用。第二模式可以是用作冗余存储单元的模式，或是用作存储普通信息的单元的模式。该半导体存储装置还包括信号控制装置，用于用信号通知该至少一个存储单元是用在第一模式还是第二模式。还提供一种半导体存储装置的操作方法，包括以下步骤：记录信号装置的状态，且取决于该信号装置的状态，使该至少一个存储单元工作于第一模式中用作ECC信息的存储装置，或工作于不同于第一模式的第二模式中。

Description

半导体存储装置及其操作方法

技术领域

本发明涉及一种半导体存储装置以及一种半导体存储装置的操作方法。

背景技术

大多数存储元件(例如，诸如DRAM之类的集成电路)一般以1位-、4位-或8位-宽输入/输出线制造。任何这种配置中，元件不能用作具有纠错码(ECC)的存储器。然而，还有以5位或9位宽输入/输出线制造的存储元件。这些元件用作具有ECC的存储器，第5(或第9)条线用作ECC线。

存储模块(例如，DIMM(Dual Inline Memory Module，双列直插式存储模块)或SIMM(Single Inline Memory Module，单列直插式存储模块))尤其包括多个存储元件。这些存储元件可以包括仅配备有1位-、4位-或8位-宽输入/输出线的存储元件；因此，该存储模块上不能运行ECC模式。为提供ECC功能，提供额外的存储元件，与包括1位-、4位-或8位-宽输入/输出线的存储元件协作，专门用作ECC。可选地，存储模块可以包括配备有5位-或9位-宽输入/输出线的存储元件。这种情况下，每个存储元件都可以实现ECC操作。

这种存储元件的用途是专门的——具有ECC能力的半导体存储元件或半导体存储模块仅能用在ECC计算机系统中，不能用在缺少ECC功能的计算机系统中。相反，没有ECC能力的独立的存储元件或模块仅能用在没有ECC功能的系统中(即，它们不能用在具有ECC能力的系统中)。

发明内容

因此，本发明的—个目的是提供一种半导体存储装置，其配置成在ECC计算机系统和没有ECC能力的计算机系统中都能操作。

本发明的另一个目的是提供一种半导体存储装置的操作方法，该半导体存储装置具有包括ECC模式的多种操作模式。

上述目的可以单独或组合实现，并不旨在将本发明解释成需要两个或更多的目相结合，除非所附权利要求专门表述。

根据本发明，提供一种包括多个半导体存储单元的半导体存储装置。所述半导体存储单元包括配置成选择性地工作于第一模式或第二模式的至少一个存储单元，其中第一模式中存储单元用作ECC信息的存储装置，第二模式不同于第一模式。所述第二模式中该至少一个存储单元可以用作冗余存储单元，或可以用作存储普通信息的存储单元。该半导体存储装置还包括控制器(也称为信号控制装置)，用于用信号通知该至少一个存储单元是工作于在第一模式中用作ECC信息的存储装置，还是工作于第二模式。在第一实施例中，该半导体存储装置是包括信号控制装置的半导体存储元件(例如，集成电路)。在第二实施例中，该半导体存储装置可以包括多个半导体存储元件和所述信号控制装置。该信号控制装置可以为该半导体存储装置的每个半导体存储元件所共用。举例来说，信号控制装置可以包括熔丝(例如，激光熔丝或电子熔丝)。而且，信号控制装置可以是可再编程的。可以提供电子或光学读回装置以确定信号控制装置的状态。该半导体存储装置还可以包括冗余装置，适于由作为该至少一个存储单元的一部分的冗余存储单元代替故障存储单元。

还提供一种半导体存储装置的操作方法，该半导体存储装置包括多个半导体存储单元，所述半导体存储单元包括至少一个能够工作于第一模式或工作于不同于第一模式的第二模式的存储单元，在第一模式中其用作ECC信息的存储装置。该方法包括以下步骤：记录信号控制装置的状态，以及取决于所记录的状态，要么操作该至少一个存储单元使得其存储ECC信息或从其中读取ECC信息，要么使该至少一个存储单元工作于第二模式。当工作于第二模式时，该至少一个存储单元可以用作冗余存储单元或可以用作存储普通信息的存储单元。

考虑特定实施例的下述详细描述，尤其是当与附图相结合时，本发明的上述和其它目的、特征和优势将显而易见，各图中相似的参考数字用于指示相似的元件。

附图说明

图1和3示出了根据本发明的不同实施例的半导体存储装置的顶视图，示出了多个存储单元和一个信号控制装置。

图2示出了根据本发明的另一个实施例的半导体存储装置的顶视图，示出了与信号控制装置通信的多个半导体存储元件。

具体实施方式

图1示出了半导体存储装置MM，包括多个存储单元MC(为清楚起见，仅示出了三个存储单元MC)。存储单元MC的类型包括但不限于以矩阵排列的DRAM存储单元。该实施例中，半导体存储装置MM是元件型装置，例如，独立的集成电路。该多个存储单元MC中至少一个是双模式存储单元——其适于工作于第一模式，或工作于第二模式，在第一模式中它能够存储和/或读取纠错码(ECC)信息，在第二模式中它用作冗余存储单元，代替有故障存储单元(尤其是，有故障的独立的存储单元)。在操作中，每个模式相互排他——存储单元MC不能同时在两个模式下工作。所以，在操作状态下，该至少—个存储单元MC要么用作存储和/或读取ECC信息的存储单元，要么用于代替剩余存储单元MC数目之中的故障存储单元(尤其是独立的故障存储单元MC)。

如图1所示，半导体存储装置MM包括0MB标签、256MB标签以及288MB标签。这些标签代表256MB DRAM中存储器字段区(fieldarea)的边界(仅作为例子)。每个存储器字段区包括多个存储单元MC。在所示实施例中，0MB代表DRAM的第一存储器字段区的开始。标签256MB代表仅包括单模式存储单元MC的存储器字段区(即，该字段不包括双模式存储单元)和包括双模式存储单元(即，能够工作于第一或第二功能模式的该至少一个存储单元)的存储器字段区1之间的边界。288MB标签表示包括双模式存储单元的存储器字段区1的另一个边界。因此，如图1所示，能够工作于第一或第二功能模式的所述至少一个存储单元MC完全包含在单独的存储器字段区1中。

此外，该半导体存储装置的第一实施例(集成电路元件)包括信号控制装置CTRL，用于用信号通知特定半导体存储装置MM的双模式存储单元MC可以工作于哪个模式(ECC操作或冗余存储单元操作)。如图所示，信号控制装置CTRL布置在存储器字段区之外。信号控制装置CTRL可以包括但不限于熔丝(激光熔丝或电子熔丝，例如模式控制寄存器组)。在这种配置下，如果半导体存储装置MM使该双模式存储单元MC工作于ECC模式，则熔丝可以保持完好(即可以不“烧断熔丝”)。与操作半导体存储器有关的常规控制器可以读回信号控制装置CTRL的状态(该实例中“不烧断”)，且将根据它读取的状态使该半导体存储装置MM作为存储器工作，该存储器尤其包括希望与ECC模式结合使用的存储单元MC。然而，如果熔丝不完好(即如果熔丝被烧断)，则控制器可将信号控制装置CTRL的状态读回为“烧断”，且相应地，将该双模式存储单元MC作为冗余存储单元操作。

信号控制装置CTRL还可以包括可编程装置。这使得该装置的状态(例如，“烧断”和“不烧断”)可以改变若干次。信号控制装置CTRL还可以集成到模式控制寄存器组(Mode-Control Register Set)中。众所周知，至少在每次加电过程中可以改变这种寄存器组的状态。

图2示出了根据本发明的第二实施例的半导体存储装置MM。在工业上对本实施例比对刚刚描述的第一实施例更感兴趣，因为该第二实施例中，半导体存储装置MM以诸如DIMM或SIMM板的存储器板为代表。换句话说，第二实施例的半导体存储装置包括多个独立的存储元件Comp。

多个存储元件Comp中的每个都包括以矩阵排列的存储单元MC(为清楚起见，图2中仅示出了几个单元)。类似于第一实施例，存储单元MC包括至少一个双模式存储单元MC——即，能够工作于第一模式用作ECC信息的存储装置、或工作于第二模式中的存储单元。此后，假设，在第二模式中该至少一个双模式存储单元MC作为冗余存储单元工作。然而，如后面将要公开的，在另一个不同的实施例中，该第二模式可以在该至少一个双模式存储单元MC中存储普通数据。在如第二模式那样用作冗余存储单元的情况下，就功能安排以及存储单元MC的操作能力而言，第二实施例的存储元件Comp类似于第一实施例的半导体存储装置MM。

在半导体存储装置MM中也提供单个信号控制装置CTRL。该单个信号控制装置CTRL可以和任何第二实施例的存储元件Comp一起安置；然而，优选地将该单个信号控制装置CTRL单独布置在DIMM或SIMM板，或一般地布置在半导体存储装置MM上。信号控制装置CTRL可以包括类似于上面描述的那些的装置(例如，熔丝、可再编程装置等)。

如上述实施例所述，控制半导体存储装置MM和存储元件Comp的控制器可以用于读回信号控制装置CTRL的状态(例如，“烧断”或“不烧断”)，并且，作为读取状态的结果，相应地操作双模式存储单元MC。这种配置中，半导体存储装置MM被控制成用作包括工作在ECC模式(第一模式)中的存储单元MC的存储装置，要么用作包括工作在第二模式中的存储单元MC的存储装置，如果需要冗余，第二模式可以是冗余存储单元模式，或它可以是普通信息存储模式(见下文)。

优选地，各个存储元件Comp，即像第一实施例的存储元件的独立存储元件Comp或第二实施例中公开的多个元件Comp，包括诸如冗余解码器、熔丝等(它们通常是已知的)的冗余装置，以使存储单元MC能够完全用作冗余存储单元。

图3示出了另一个半导体存储装置MM，其包括多个存储单元MC(为清楚起见，也仅示出了三个存储单元MC)。存储单元MC的类型包括但不限于以矩阵排列的DRAM存储单元。和图1的实施例一样，在本实施例中半导体存储装置MM也是元件型装置，例如，独立的集成电路。该多个存储单元MC中的至少一个是双模式存储单元——它适于工作于所述第一模式或所述第二模式，在第一模式中它能够存储和/或读取纠错码(ECC)信息。

然而，本实施例中的第二模式不同于图1的实施例所公开的第二模式。在根据图3的实施例中，在第二模式中该至少一个存储单元MC用作存储普通信息的存储单元。换句话说：当工作于在第二模式时，在图3的实施例中，该至少一个存储单元MC的功能和半导体存储装置MM的其它存储单元的功能一样，所述其它存储单元不能工作于两个不同的模式下。同样，在操作中，每个模式是排他的——该至少一个存储单元MC不能同时用在两个模式中。所以该至少一个存储单元MC可以用作存储ECC信息的存储单元，或者其可以用作存储普通信息的存储单元。

如图3所示，半导体存储装置MM包括0MB标签、244MB标签以及256MB标签。这些标签仅作为实例代表256MB DRAM中存储器字段区的边界。每个存储器字段区包括多个存储单元MC。所示实施例中，0MB代表DRAM的第一存储器字段区的开始。标签244MB代表仅包括单模式存储单元MC的存储器字段区(即，该字段不包括任何双模式存储单元)和包括该至少一个双模式存储单元(即，该至少一个存储单元MC能够工作于第一或第二功能模式下)的存储器字段区1之间的边界。256MB标签表示包括双模式存储单元的存储器字段区1的另一个边界。因此，如图3所示，能够工作于第一或第二功能模式的该至少一个存储单元MC完全包含在单独的存储器字段区1中。

和图1的实施例一样，半导体存储装置的该实施例(集成电路元件)也包括信号控制装置CTRL，用于用信号通知特定半导体存储装置MM的双模式存储单元MC可工作于哪个模式(ECC操作或存储普通信息的操作)。如图所示，信号控制装置CTRL布置在存储器字段区之外。同样，在该实施例中，信号控制装置CTRL可以包括但不限于熔丝(激光熔丝或电子熔丝，例如模式控制寄存器组)。这种配置中，如果半导体存储装置MM使该双模式存储单元MC工作于ECC模式，则熔丝可以保持完好(即可以不“烧断熔丝”)。与操作半导体存储器有关的常规控制器可以读回信号控制装置CTRL的状态(该实例中为“不烧断”)，且根据它读取的状态，将使该半导体存储装置MM作为存储器工作，该存储器尤其包括希望与ECC模式结合使用的存储单元MC。然而，如果熔丝不是完好的(即，如果熔丝被烧断)，控制器可以将信号控制装置CTRL的状态读回为“烧断”，因此，使该双模式存储单元MC作为存储普通信息的存储单元工作。

信号控制装置CTRL还可以包括可再编程装置。这使得该装置的状态(例如，“烧断”和“不烧断”)可以改变若干次。信号控制装置CTRL还可以集成到模式控制寄存器组中。众所周知，至少在每次加电过程中可以改变这种寄存器组的状态。

不言自明：在本发明范围内，类似于图2的实施例的布置也可以解释成该至少一个存储单元MC在第二模式中用作存储普通信息的存储装置。

根据本发明，倘若可以获得包括多个半导体存储单元MC的半导体存储装置MM，且倘若该多个半导体存储单元MC包括至少一个适于工作于第一模式或工作于第二模式的存储单元MC，则下面操作半导体存储装置MM的方法是有优势的，其中在第一模式中所述至少一个存储单元MC能够存储和/或读取纠错码(ECC)信息，在第二模式中其用作代替故障存储单元(且，尤其是有故障的独立的存储单元)的冗余存储单元，或用作存储普通信息的存储装置。操作时，信号控制装置CTRL的状态被记录(或读回)。一旦被记录，能够工作于第一模式或第二模式的该至少一个存储单元MC被操作成要么工作于第一模式(即，作为ECC信息的存储装置)，要么工作于第二模式(即，作为冗余单元或作为存储普通信息的存储装置)。

根据本发明的半导体存储装置提供若干优点。在安装有ECC操作的系统和没有ECC操作能力的系统中都可以使用这种半导体存储装置(取决于信号控制装置CTRL的状态)。而且后面一种情况中，可以使用该至少一个存储单元MC作为冗余存储单元(在一个实施例中)，或用它作为存储普通信息的存储装置(相同的实施例或不同的实施例中)。通过无论是否用在ECC系统中，半导体存储装置的连接引脚的数目总是相同的这一事实，可以获得不同类型的用途。与此对照，在适用于ECC系统的现有技术的半导体存储装置中，连接引脚的数目总是不同于不适用于ECC系统中的半导体存储装置的连接引脚数目。此外，本发明的半导体存储装置的制造成本比现有技术的半导体存储装置的制造成本低，因为当半导体存储装置示出故障存储单元时，尤其是单个故障存储单元(例如，在双模式存储单元区域外的(多个)单元字段中)时，在第二模式下将双模式存储单元用作冗余存储单元的情况下，可以将该双模式存储单元用作冗余存储单元。如果不具备替换存储单元的可能性，将使半导体存储装置的完整性减小。

在第二模式中该至少一个存储单元MC用作存储普通信息的存储装置的实施例中，本发明具有这样的优势：无论半导体存储装置工作于第一模式还是第二模式，引脚的数目也可以保持相同。而且，也实现了此前公开的“制造成本”方面，因为不需要取决于其应用目的(ECC信息或仅普通信息)制造不同类型存储装置。不同类型的存储装置减少了第一操作模式所需的存储装置的数目和第二操作模式所需的存储装置的数目。这种减少导致每个存储装置的成本较高。然而，制造相应较大数目的能够工作于两个模式的存储装置减少了制造成本。

尽管已经详细并结合特定实施例描述了本发明，对于本领域技术人员显而易见可以做出各种改变和修改而不偏离其精神和范围。因此，本发明覆盖所附权利要求及其等价要求范围内提供的本发明的修改和变形。

附图标记说明

MM	存储装置
		MC	存储单元
1	第一数量存储单元的区域
		0MB、244MB、256MB、288MB	存储单元区域的边界
CTRL	信号装置
		Comp	存储元件

Claims (11)

1.一种半导体存储装置，包括：

多个半导体存储单元，包括至少一个能够工作于第一模式和第二模式的存储单元，在第一模式中该至少一个存储单元用作纠错码信息的存储装置，在第二模式中该至少一个存储单元用作存储与纠错码信息不同的信息的存储装置；以及

信号控制装置，可用于用信号通知该至少一个存储单元是要工作于第一模式还是第二模式。

2.权利要求1的半导体存储装置，其中在所述第二模式下该至少一个存储单元用作冗余存储单元。

3.权利要求1的半导体存储装置，其中在所述第二模式下该至少一个存储单元用作存储普通信息的存储单元。

4.权利要求1的半导体存储装置，其中该半导体存储装置是包括信号控制装置的半导体存储元件。

5.权利要求1的半导体存储装置，还包括多个半导体存储元件。

6.权利要求5的半导体存储装置，其中信号控制装置为每个半导体存储元件所共用。

7.权利要求1的半导体存储装置，其中信号控制装置是熔丝。

8.权利要求1的半导体存储装置，其中信号控制装置是可再编程信号控制装置。

9.权利要求1的半导体存储装置，其中信号控制装置的状态由技术装置确定。

10.权利要求2的半导体存储装置，还包括冗余装置，在该至少一个存储单元工作于第二模式用作冗余存储单元时，该冗余装置可用于代替故障存储单元。

11.权利要求1的半导体存储装置的操作方法，该方法包括以下步骤：记录信号控制装置的状态，以及取决于该信号装置的状态，要么使该至少一个存储单元工作于第一模式，其中它用作ECC信息的存储装置，要么使该至少一个存储单元工作于第二模式。

Images