CN1921015A - 用于读取非易失性存储单元的方法 - Google Patents

用于读取非易失性存储单元的方法 Download PDF

Info

Publication number
CN1921015A
CN1921015A CNA2006101150514A CN200610115051A CN1921015A CN 1921015 A CN1921015 A CN 1921015A CN A2006101150514 A CNA2006101150514 A CN A2006101150514A CN 200610115051 A CN200610115051 A CN 200610115051A CN 1921015 A CN1921015 A CN 1921015A
Authority
CN
China
Prior art keywords
unit
read
datum
historical
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101150514A
Other languages
English (en)
Inventor
阿萨夫·沙皮尔
盖伊·科亨
埃利·卢斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Israel Ltd
Original Assignee
Spansion Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Israel Ltd filed Critical Spansion Israel Ltd
Publication of CN1921015A publication Critical patent/CN1921015A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C29/28—Dependent multiple arrays, e.g. multi-bit arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Abstract

一种方法，包括改变用于读取一组存储单元的读取参考电平，其作为不同组存储单元的阈值电压分布中的改变的函数。所述改变步骤包括确定与非易失性存储单元阵列的一组存储单元相关联的一组历史单元的历史读取参考电平，能够正确读取所述一组历史单元，根据第一读取参考电平选择存储器读取参考电平，以及读取所述非易失性存储阵列单元。

Description

用于读取非易失性存储单元的方法
技术领域
本发明一般涉及非易失性存储单元，特别涉及读取所述非易失性存储单元的方法。
背景技术
双位存储单元(dual bit memory cell)在本领域是公知的。现在参照图1，图1示出了一种这样的存储单元，即NROM(氮化物只读存储器)单元10，其在夹入导电层18和沟道20中间的氮化物基底层16中存储两个位12和14。在许多专利中说明了NROM单元，例如美国专利No.6,649,972，该专利转让给本发明的共同受让人，本文援引其公开内容。
位12和14可被单独访问，因此可分别对其进行编程(通常标记为‘0’)、擦除(通常标记为‘1’)或者读取。读取位(12或14)的操作包括确定读取特定位时所观测到的阈值电压Vt是高于(编程)还是低于(擦除)读取参考电压电平RD。
现在参照图2，图2示出存储芯片(其一般具有大量的形成为存储阵列的NROM单元)的编程和擦除状态的分布，该分布作为阈值电压Vt的函数。擦除位是其阈值电压已经减小到低于擦除阈值电压EV的位。因此，擦除分布30最右边的点一般位于擦除阈值电压EV附近(优选等于或者低于)。类似地，编程位是其阈值电压已经增加到高于编程阈值电压PV的位。因此，编程分布32最左边的点一般位于编程阈值电压PV附近(优选等于或者大于)。
两个阈值电压PV和EV之间的差是操作窗口W0。读取参考电压电平RD一般位于窗口W0内，例如其可以由读取参考单元产生。读取参考单元通常(但不是一定)处于非原始(non-native)状态，如美国专利6,490,204所述，该专利转让给本发明的共同受让人且本文通过参考援引其公开内容。在这种情况下，读取参考单元的阈值电压可以位于图2的RD电平处。
然后，利用比较电路(例如差动感应放大器)将来自正被读取的位的信号与读取参考电平产生的信号进行比较，该结果将可确定阵列单元是处于编程状态还是擦除状态。可选地，代替使用参考单元，读取参考信号可以是独立产生的电压或电流信号。产生读取参考信号的其它方法在本领是公知的。
由于感应方案电路可能并不理想，并且其特性可能随不同的操作和环境状态而变化，所以一般需要裕度M0和M1以便分别正确地读取‘0’和‘1’。只要编程和擦除分布位于这些裕度之外，就可以实现可靠的读取。
附图说明
在说明书的结束部分，特别指出并清楚声明本发明的主题。然而，当参照附图阅读下面的详细说明时，可以更好地理解本发明的构成和操作方法以及目的、特点和优点，其中：
图1是现有技术的NROM单元的示意图；
图2是NROM单元的存储芯片的编程和擦除状态分布示意图，该分布作为阈值电压Vt的函数；
图3是在示例性存储阵列开始操作后一些点处的擦除和编程分布示意图；
图4是作为图3所示擦除分布偏移的结果而产生的设计裕度减少的示意图；
图5A、5B和5C是根据本发明构建并实施的、使用移动读取参考电平读取存储单元的方法的示意图，所述移动读取参考电平可以作为操作窗口中的改变的函数而移动；
图6A、6B、6C和6D是历史单元和存储单元的可选位置的示意图，其用于实现图5A、5B和5C中的方法；
图7是确定图6A、6B、6C和6D的历史单元和存储单元的历史读取参考电平和存储器读取参考电平的方法的示意图；
图8是NROM阵列中不同大小的存储单元小组的编程阈值分布示意图；
图9是平滑编程阈值分布和带有统计锯齿边缘的分布之间的比较示意图，其用于说明根据本发明的确定读取参考电平的可选方法；以及
图10A和10B是编程和擦除阈值分布示意图，其说明根据本发明的减小编程校验电平的方法。
应该理解，为了使说明简化和清晰，图中所示元件不一定按照比例绘制。例如，为了清晰，一些元件的尺寸可能相对于其它元件被放大。此外，在认为合适的位置，可能在附图中重复使用参考标记以表示相应或类似的元件。
具体实施方式
在下面的详细说明中，为了全面理解本发明，提出了许多具体细节。然而，本领域技术人员将会理解可以在没有这些具体细节的情况下实施本发明。在其它实例中，没有详述公知的方法、过程以及部件以防止使本发明不够清晰。
申请人已经意识到当单元经历多个擦除和编程循环时，操作窗口可能随时间改变。操作窗口可能缩小和/或偏移，这两种情况都可能影响读取操作的精度。
现在参照图3，图3分别示出在示例性存储阵列开始操作后一些点处的擦除和编程分布40和42。
尽管可以将每个位擦除到低于擦除电压EV的阈值电压，但是擦除分布40可能会显现得偏移为略微高于擦除电压EV。申请人已经意识到这可能是由单元中两个位之间存在一些相互影响的事实而引起的。如果两个位都被擦除，则每个位的阈值电压可能低于擦除电压EV(如擦除分布40中较小的分布44所示)。然而，如果对其中的一位进行编程而对另一位进行擦除，则擦除位的阈值电压可能由于另一位的编程状态而显现得更高。这由擦除分布40中第二小的分布46指示，其中一些位可能具有显现得高于擦除电压EV的阈值电压。一般将其称为“第二位效应”。另外，由于阻止层内部的电荷再分布以及向阻止层内的无意识电荷注入，擦除位可能显现得偏移为略微高于擦除电压EV。
申请人还已经意识到在重复的编程和擦写循环后，编程分布42可能偏移为低于编程电压PV。这可能是由于在擦除/编程循环后单元的保持特性引起的。编程分布42的这种向下偏移取决于时间和温度，并且偏移速率还取决于单元在过去已经历的编程/擦除循环的次数。
这些偏移的分布的结果可能使操作窗口缩小为不同的操作窗口Wm。申请人已经意识到所述不同的操作窗口Wm可能与初始窗口W0对齐，也可能不对齐。图3示出了示例性窗口Wm，其中心从初始窗口W0的中心偏移。申请人已经意识到所述变化中的一个或者两个可能会对读取操作的质量产生影响。现在参照图4，图4对此进行了说明。
图4与图3类似，但是其增加了读取参考电平RD和与其相关联的设计裕度M1。现有技术要求根据预期的编程和擦除裕度损失来定位读取参考电平RD。一般地，编程裕度损失更大，因此在图4中，读取参考电平RD被定位为更靠近擦除校验电平EV，以确保在出现保持性损失后能正确地读取编程状态位。读取参考电平RD和擦除校验电平EV之间的距离是被提供用于确保正确读取擦除状态位的总擦除裕度。在总擦除裕度中，需要裕度M1以补偿电路缺陷进而确保正确读取擦除位。若擦除位的初始位置低于EV电平(一般在擦除操作后)且提供大于M1的裕度，则能够可靠地读取‘1’位。遗憾的是，如图4所示，由于擦除分布40可能已经偏移为高于擦除阈值电压EV，从而可能无法再保持裕度M1。在擦除分布46中可能有一些由紧密条纹表示的位，由于其阈值电压不低于裕度M1，因而其可能被错误地读取(即，读取为编程)。
现在参照图5A、5B和5C，其共同说明根据本发明构建和实施的、使用移动读取参考电平MRL读取存储单元的方法，所述移动读取参考电平MRL可以作为操作窗口中的改变的函数而移动。
根据本发明的优选实施方式，紧接在擦除和编程操作之后(图5A)，可将移动读取电平MRL设置在擦除分布50A和编程分布52A之间的读取电平RD1处，在RD1处，擦除分布50A此时略微高于擦除阈值电压EV(由于第二位效应)，而编程分布52A此时全部或者几乎全部高于编程阈值电压PV。可以根据读取电平RD1定义适当的裕度M1和M0，以克服电路和感应方案缺陷进而确保正确地检测位的状态。在图5A中，擦除和编程分布分别位于裕度M1和M0之外。因此，在该点处，读取电平RD1可以成功并可靠地读取‘1’和‘0’。
如果单元已经经历多次编程和擦除循环，则在一段时间之后分布可能偏移。在图5B中，此时标记为52B的编程分布已经移动得更低，使得其相当大的一部分低于编程阈值电压PV。然而，此处标记为50B的擦除分布一般也移动得更低。即使操作窗口WB接近或者等于图5A中操作窗口(标记为WA)的宽度，其中心也已经改变。结果，具有裕度M0的读取参考电平RD1可能无法再正确地将编程分布52B中的所有位读取为‘0’。
根据本发明的优选实施例，对于图5B的情况，移动读取电平MRL可以移动到第二读取电平RD2。在这种情况下，当参照读取电平RD2读取位时，裕度M0和M1相对于偏移的RD2读取电平而被保持，因此可以正确地将两个分布(50B和52B)中的所有位读取为擦除(‘1’)或编程(‘0’)。
图5C示出了第三种情况，其中分布可能已经进一步偏移，产生被进一步缩小和/或偏移的操作窗口WC。在根据本发明的优选实施例中，移动读取电平MRL可以移动到第三读取电平RD3(连同裕度M0和M1)以适应改变的操作窗口，进而确保可靠地读取分布50C和52C中的所有位。
应该理解，读取电平RD1和RD2不能成功地读取图5C中的分布。读取电平RD1和RD2都会错误地读取至少一些‘0’(由于编程分布52C左侧到读取电平的距离小于所需的裕度M0)。类似地，由于分布50A和50B的右侧不能保持距读取电平RD3的所需裕度M1，所以当将第三读取电平RD3用于图5A和5B的分布时，其将错误地读取一些‘1’。
可以以任何适当的方式选择在任何给定时间处使用哪个读取电平，所有这些方法都包括在本发明中。现在参照图6A，图6A示出一个实例。在该实例中，标记为60的存储阵列可以包括将被读取的多个存储单元62和多个历史单元64。至少一个历史单元64可与子集中的多个存储单元62相关联，并且所述历史单元优选地在与对应的子集中的存储单元62实质相同的时间和条件下，经历实质相同的事件。
现在参照图6B，图6B示出一个具体实例。在该实例中，历史单元64A可与行A中的存储单元62相关联，所述历史单元可以与单元62同时进行编程和擦除，并总是被恢复到其已知的预定状态。例如，该预定状态可以是单元中的两个位(即，两个存储区)都处于编程状态，或者在不同的情况下，仅有一位处于编程状态而另一位保持擦除状态。
现在参照图6C，图6C示出另一个实例。在该实例中，集合H’中的历史单元64可与阵列60中区段G’中的存储单元62相关联。集合H’中的历史单元64可以位于存储阵列的任何位置，只要其中的单元和与其相关联的区段G’中的存储单元62在实质相同的条件下经历实质相同的事件即可。历史单元64总是被恢复到预定状态。一些历史单元64可能具有两个都处于编程状态的位(即，两个存储区)，而其它历史单元可能在其位中仅有一个处于编程状态的位。
在图6D中，集合H’中的历史单元64可以是邻近阵列60的区段G的一行单元。一般地，每个这样的行可以有512到1K个单元，而区段G中可以有256到512行。
历史单元64可用于确定最合适的参考读取电平，以用于读取与所述历史单元相关联的子集中的存储单元62。可以在利用或者不利用附加的裕度的情况下，使用可以提供对历史单元64的正确读出的参考读取电平，或者更优选为最高参考读取电平，来读取与所述历史单元相关联的子集中的存储单元62。
可以将用于正确读取历史单元64的参考读取电平称为“历史读取参考电平”。可以使用“存储器读取参考电平”读取相关联的子集中的存储单元62，该存储器读取参考电平可以与历史读取参考电平相同或者其具有附加的裕度。
现在参照图7，图7示出了两个编程分布61和63以及擦除分布65。编程分布61可以是图6D所示的历史单元64的编程分布，编程分布63可以是由阵列60中与历史单元64相关联的阵列单元62构成的组G的编程分布。因为较少数量的历史单元64可以代表较大数量的阵列单元62，所以图7所示的分布61比分布63小。相应地，编程分布61的边缘EPH可能位于比编程分布63的边缘EPG更高的电压处。
图7示出用于定义历史读取参考电平的两个历史读取电平RD1’和RD2’以及三个相关联的存储器读取电平RD1、RD2和RD3，其中，RD1’＞RD2’且RD1＞RD2＞RD3。
首先，可以利用历史读取电平RD1’校验历史编程分布61。如图7所示，如果当使用读取电平RD1’时将部分历史单元64读取为擦除，则可使用历史读取电平RD2’读取历史单元64。在该实例中，历史读取电平RD2’可以成功地读取历史单元64，相应地，可以使用相关联的存储器读取参考电平RD2读取与所述历史单元相关联的子集G中的存储单元62。在图7的实施例中，最小历史读取参考电平(在该实例中是RD2’)可以与读取电平RD2相关联(当利用历史读取电平RD2’将所有的历史单元读取为编程时)或者与读取电平RD3相关联(当利用RD2’将部分历史单元读取为擦除时)。
图7示出每个历史读取电平RDi’和与其相关联的存储器读取电平RDi之间的裕度MHRDi。在图7的实例中，裕度MHRDi可以定义为与分布61和分布63中不同数量的位相关联的投影差EPH-EPG。应该理解，可以以任何其它适当的方式定义裕度MHRDi。
因此，总的来说，如果使用历史读取电平RD(j)’错误地读取了集合H中的一部分编程历史单元64(即，其被读取为擦除)，但是使用历史读取电平RD(j+1)’可以正确地读取，那么优选使用存储器读取参考电平RD(j+1)读取相关联的子集G中的存储单元62。为此，可能存在具有与存储器读取参考电平数量相同的历史读取参考电平。
或者，如上文关于图7所述，历史读取参考电平可能比存储器读取参考电平少一个。在该实施例中，最低电平RD(j)’可以提供两个电平。对最低电平RD(j)’的正确读取可能与电平RD(j)相关联，而错误读取可能与电平RD(j+1)相关联。
可以用多种方式中的任意一种确定用于读取多个子集G中每一个子集的存储单元62的最适当的参考读取电平，下面说明其中的四种。
A)读取所有或部分历史单元64相较于(vs.)具有读取参考电平RD(j)的所有或部分现有读取参考单元。
B)读取所有或部分历史单元64相较于位于读取参考电平RD(j)加上一些裕度MH处的特定参考单元，其中MH可以是投影差EPH-EPG或者任何其它适当的裕度。可选地，每个读取电平RD(j)可以有单独的裕度MH(j)。
C)读取所有或部分历史单元64相较于具有读取参考电平RD(j)的所有或部分现有读取参考单元，其中所述读取参考单元以与读取参考单元的字线不同的电平激活历史单元64的字线以便引入一些裕度。
D)读取所有或部分历史单元64相较于具有读取参考电平RD(j)的所有或部分现有读取参考单元，其中所述读取参考单元例如通过在历史或读取参考单元中至少一个的信号上增加或减去电流或电压信号，而在这些读取操作中的每一个处引入一些裕度MH(j)。
在应用中，可以在“不工作”时(在读取相关联的子集G中的存储单元62之前)执行这些操作，其提供足够的时间来读取历史单元64相较于不同的历史读取参考电平，进而确定用于读取相关联的子集G中的存储单元62的最佳存储器读取参考电平。可选地，可以在预定时间读取历史单元64，在对读出进行了分析并选择了适当的历史读取参考电平之后，可以存储结果以便当以后需要读取存储单元62时使用。所述预定时间可以是在设备上电时、在长期操作(例如，编程或擦除)之前或之后或者在空闲时间。可以以串行、并行或者串/并行混合方式读取历史单元64。
历史单元64可以是具有与阵列存储单元62相同类型的多位NROM单元。历史单元可以在每单元一位模式、每单元两位模式或者多电平模式下操作。可以通过对历史单元中的一位或者两位进行编程来实现历史单元64的编程状态。历史单元64可以在将要擦除与其相关联的存储单元62时、和与其相关联的存储单元62一起或者在擦除与其相关联的存储单元62时被擦除。可以紧接在擦除历史单元及其相关联的存储单元62之后，或者将要对子集中相关联的存储单元62中的位进行编程时，执行对历史单元的编程。
申请人已经意识到本发明所述的移动读取电平方法的效果可能取决于对存储器读取参考电平的恰当设置，以便不会发生由于读取电平与编程和擦除门限电压之间的裕度减小而错误地读取单元的情况。如上所述，可以基于作为历史单元64的函数的历史读取参考电平来定位存储器读取参考电平。
申请人已经意识到，由于图8所示的统计现象，可能限制了一组历史单元64精确地反映与其相关联的一组存储单元62的能力。图8示出了小组(例如由历史单元64构成的组H)在精确地反映作为其中一部分的更大组(即组G或G’)的能力上存在本质上的缺陷。在图8中，示出了在NROM阵列中具有不同大小的存储单元小组的编程阈值分布66、67、68和69。曲线66表示具有800个存储单元的组的编程阈值分布，曲线67、68和69表示的组中的单元数量分别是7000、60000和3000000个存储单元。根据控制正态分布的统计定律，例如对于阵列60中由存储单元62构成的组G的编程阈值分布，存储单元的小组越大，则编程阈值的范围就越宽。这可由图8中横跨1.3V范围的最大的一组单元(曲线69)和横跨0.9V范围的最小的一组单元(曲线66)示出。如图8所示，由曲线67和68表示的中等大小的小组分别横跨1V和1.1V的范围。
因此，申请人已经意识到，在本发明的优选实施例中，子集H中历史单元64的数量越接近历史单元所要表示的阵列组G中单元的数量，则采样可能更有代表性并且由此确定的读取电平可能更有效。
现在参照图9，图9示出了NROM阵列的单元小组中电压分布的附加统计特性，其可用于提高移动读取电平的效果，移动读取电平的位置可基于由历史单元64构成的组H而加以确定。图9示出了来自具有相同历史的同一阵列的、由编程NROM单元构成的两个小组的两个阈值电压分布70和72。分布70用三角形表示，分布72用圆点表示。从图9可以看出，所述分布显示了非常高的叠加度，然而，圆点分布72在边缘处出现一些“噪声”，即不正确的数据点，其落在圆点分布的主体图案外部。在圆点分布72左侧具有5.45V阈值电压的噪声处，有一个表示一个位的点DE。然而，在三角形分布70中，其左侧没有出现噪声，左侧标记为TE的最小点位于5.56V处，其表示三个位。
图9示出在错误数据点的统计事件中，使用一组历史单元的最低阈值电压值Vtp来建立历史读取电平可能引入显著的不确定性，在同一阵列的两个小组的编程分布上模拟边缘点之间的200mV偏差证实了这一点。申请人由此意识到，优选地将历史读取参考电平确定在可能出现统计噪声的分布边缘之外的点处。
图9中示出了位于圆点分布72的噪声边缘之外的示例性点DR。位于5.56V处的DR表示10个位。DR是圆点分布72的第一个点，其中，如果将编程阈值电压设置在该点处，则会将八个或更多的编程单元错误地检测为擦除。三角形分布72中的模拟点TR表示24位，其位于5.7V处。通过将非边缘点DR和TR的阈值电压值之间的50mV偏差与边缘点DE和TE的阈值电压值之间的200mV偏差进行比较可以看出，非边缘点可以为属于单个更大组的更大数量的小组提供更有意义的参考点，所述单个更大组例如与阵列组G相关联的历史组H。
因此，根据本发明的优选实施例，可以基于历史单元64的阈值电压分布来确定历史读取参考电平和存储器读取参考电平，如下：
a)可以将历史读取参考电平设置为作为分布中第X低的阈值电压的编程阈值电压，其中X可以在1和N之间，N是分布中单元(对于单个位的单元)或位(对于多个位的单元)的数量。X的作用是通过避免分布中的噪声边缘来减小统计不确定性。
b)为了检测阵列中相关联的组中的单元，可以基于附加有额外裕度的历史读取参考电平为存储器读取参考电平设置一个值。
申请人还意识到，根据本发明的优选实施例，还可以执行可对由历史单元64构成的历史组H和由与其相关联的存储单元62构成的阵列组G进行编程的方法，以及可对所述历史单元64和阵列单元62进行擦除的方法，以便使历史组H和阵列组G表现出的其之间的匹配最大化。
根据本发明的附加优选实施例，可以在擦除历史组H后引入的有意识等待周期之后，对历史组H进行编程，以便历史组H的擦除和编程之间的时延(time lapse)和与其相关联的阵列组G的擦除和编程之间的时延相匹配，由此使得历史组H成为阵列单元G的具有更好代表性的采样。
根据本发明的另一个附加实施例，可以将阵列组G的擦除操作划分成小组，如申请人与本申请同日递交的、名称为“擦除非易失性存储单元的方法”(A Method of Erasing Non-Volatile Memory Cells)(代理方案号P-9014-US)的共同待审未决申请，本文通过引用包括该申请。申请人已经意识到，通过防止对单元进行过擦除(over-erasure)，对小组中存储单元的擦除可以增强存储单元的这些小组的一致性以及和与其相关联的历史单元的特性匹配。通过防止大多数存储单元曝露于仅是擦除几个难处理的单元所需要的重复擦除操作，对小组中单元的擦除可以防止对单元的过擦除，其中所述大多数存储单元中的大部分会在几个擦除操作后而被成功擦除。由于一般可以以非常少的擦除脉冲擦除阵列中的行，所以可以通过从阵列60的行中形成小组来实现该实施例。
通过执行可对阵列组G进行编程的方法，也可以增强移动读取电平方法的效果。现在参照图10A和10B，图10A和10B示出根据本发明优选实施例对阵列组G的编程如何支持本发明的移动读取电平方法。
图10A示出循环后的擦除分布80A和编程分布82A，图10B示出在循环后的保持性烘焙之后的擦除分布80B和编程分布82B。
图10A示出编程分布82A完全位于编程校验电平PV0之上，PV0位于编程分布82A的最左侧边缘处。另一方面，擦除分布80A延伸通过擦除校验电平EV。申请人已经意识到该叠加是由“第二位效应”引起的，其中当一位被编程而一位被擦除时，在两位单元中的两个位之间存在一些电气串扰。由于相邻编程位的影响，这种串扰导致擦除位的阈值电压明显增加。在临近编程位的擦除位中的累积阈值电压的增加引起擦除分布80A与擦除校验电平EV的叠加。
在图10A中，为了调节第二位效应并提供对所有擦除位的精确读取，将移动读取电平RDO移动到右侧，以在分布80A的边缘86和读取电平RDO之间建立裕度。
图10B分别说明了在“循环后保持”操作后，编程和擦除分布82B和80B的相对位置。在已经执行了很多次编程和擦除循环后，可以执行循环后保持操作，以达到芯片长期存储正确数据的能力。其包括在编程和擦除状态之间使位进行很多次的循环(例如100,000个循环)，并烘焙芯片达预定的时间段。图10B示出编程分布82B和擦除分布80B都向下偏移，并且编程分布82B的更大量的偏移已经引起擦除分布80B的最右侧边缘和编程分布82B的最左侧边缘之间的检测窗口严重减小。
根据本发明的优选实施例，为了通过提供更宽的移动读取电平所位于的检测窗口以提高移动读取电平的效果，可以降低执行附加编程(不执行擦除操作)所位于的编程校验电平PV1，以便减小第二位效应，并将检测窗口上擦除分布80B的最右侧边缘的侵蚀(encroachment)保持在底板(bay)上。这意味着擦除分布与EV电平的叠加可以减小，使得最左侧边缘84B可以小于最左侧边缘84A。因此，移动读取电平RD1仍然位于分布80B和82B之间并实现单元的持续功能性。
根据本发明的优选实施例，在利用较低编程校验电平PV1对阵列或者阵列的区段执行擦除操作后，编程校验电平可以恢复到其初始电平PV0。这是因为在擦除后，单元可以恢复到更接近其原有状态的状态。
此外，在擦除操作后，历史读取参考电平和存储器读取参考电平也可以恢复到其初始电平。
尽管在此已经说明并描述了本发明的某些特征，但是本领域的普通技术人员将会想到许多修改、替换、变化和等效物。因此，应该理解，附加的权利要求旨在将所有这些改进和变化归入本发明的真正精神。

Claims (33)

1、一种方法，其包括：
基于一组历史单元的多个编程阈值电压电平确定存储器读取参考电平，所述一组历史单元与属于非易失性存储单元阵列的一组存储单元相关联；以及
利用所述存储器读取参考电平读取所述阵列的所述多个存储单元。
2、根据权利要求1所述的方法，其中所述确定步骤包括：
得到多个历史读取参考电平；
相对于所述多个历史读取参考电平中的至少一个，读取所述一组历史单元；以及
根据对历史读取参考电平的所述读取，选择存储器读取参考电平。
3、根据权利要求2所述的方法，其中所述历史读取参考电平等于所述存储器读取参考电平。
4、根据权利要求2所述的方法，其中所述历史读取参考电平不等于所述存储器读取参考电平。
5、根据权利要求4所述的方法，其中所述不等于取决于在所述一组历史单元的读出和与其相关联的所述存储阵列单元的读出之间保持的预定裕度。
6、根据权利要求2所述的方法，其中所述历史读取参考电平的数量与所述存储器读取参考电平的数量不同。
7、根据权利要求2所述的方法，还包括得到多个读取参考单元，并以与所述多个读取参考单元的字线不同的电平激活所述多个历史单元的字线。
8、根据权利要求1所述的方法，包括使所述一组历史单元在与所述相关联的多个存储单元实质相同的多个条件下，经历实质相同的多个事件。
9、根据权利要求1所述的方法，其中所述一组历史单元中单元的数量接近所述相关联的存储单元的数量。
10、根据权利要求8所述的方法，其中所述多个事件包括编程和擦除，并且其中所述多个条件包括所述编程和所述擦除的定时。
11、根据权利要求10所述的方法，其中对所述多个存储阵列单元的多个小组执行所述擦除。
12、根据权利要求10所述的方法，其中调整所述定时，以使所述多个历史单元经历的所述多个事件之间的时延与所述相关联的多个存储单元经历的所述多个事件之间的第二时延相匹配。
13、根据权利要求1所述的方法，其中所述历史单元和所述存储单元是NROM(氮化物只读存储器)单元。
14、根据权利要求1所述的方法，其中所述历史单元和所述存储单元是以如下多个模式中的一个模式操作的NROM单元：每单元一位模式、每单元两位模式和多电平模式。
15、根据权利要求2所述的方法，还包括在相互之间的短时间间隔内，对至少一个所述历史单元和至少一个与其相关联的所述存储单元执行编程。
16、根据权利要求2所述的方法，还包括在所述存储器读取参考电平已经改变后，改变用于对所述阵列执行编程的编程校验电平。
17、根据权利要求16所述的方法，其中在对所述阵列执行擦除操作后，所述编程校验电平恢复到其初始电平。
18、根据权利要求2所述的方法，还包括在出现最低编程阈值电平的所述分布的统计噪声边缘内部，在所述多个编程阈值电压电平的分布范围内，建立所述多个历史读取参考电平。
19、根据权利要求18所述的方法，其中所述历史读取参考电平是所述分布中第X低的编程阈值电压电平。
20、根据权利要求19所述的方法，其中X是8。
21、根据权利要求1所述的方法，包括在所述存储器读取参考电平已经改变后，改变用于对所述阵列执行编程的编程校验电平。
22、一种方法，其包括：
在存储器读取参考电平已经改变后，改变用于对由非易失性存储单元构成的阵列执行编程的编程校验电平。
23、根据权利要求22所述的方法，其中在对所述阵列执行擦除操作后，所述编程校验电平恢复到其初始电平。
24、一种由非易失性存储单元构成的阵列，其包括：
被分成多个组的第一多重阵列单元；
被分成多个组的第二多重历史单元，每个组与一组所述阵列单元相关联并匹配；
第一多个历史读取参考单元，其用于读取所述多组历史单元，每个所述历史读取参考单元定义不同的历史读取参考电平；以及
第二多个存储器读取参考单元，其用于读取所述多组存储单元，每个所述存储器读取参考单元定义不同的读取参考电平。
25、根据权利要求24所述的阵列，其中所述每一组历史单元是由与其相关联的所述多个存储单元构成的行中的一个历史单元。
26、根据权利要求24所述的阵列，其中所述每一组历史单元是位于由与其相关联的所述多个存储单元构成的多个行之上的一行单元。
27、根据权利要求24所述的阵列，其中所述每一组历史单元位于与其相关联的所述多个存储单元附近。
28、根据权利要求24所述的阵列，其中所述第二多个存储器读取参考单元是比所述第一多个历史读取参考单元多的单元。
29、根据权利要求24所述的阵列，其中所述历史单元和所述存储单元是NROM(氮化物只读存储器)单元。
30、根据权利要求24所述的阵列，其中所述历史单元和所述存储单元是以如下模式中的一个模式操作的NROM单元：每单元一位模式、每单元两位模式和多电平模式。
31、根据权利要求24所述的阵列，其中所述每一组历史单元在和与其相关联的组的存储单元实质相同的多个条件下，经历实质相同的多个事件。
32、根据权利要求24所述的阵列，其中所述每一组历史单元中单元的数量接近与其相关联的所述存储单元的数量。
33、根据权利要求24所述的阵列，其中在擦除操作期间，将所述每一组阵列单元划分为多个小组。
CNA2006101150514A 2005-08-17 2006-08-17 用于读取非易失性存储单元的方法 Pending CN1921015A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/205,411 US7242618B2 (en) 2004-12-09 2005-08-17 Method for reading non-volatile memory cells
US11/205,411 2005-08-17

Publications (1)

Publication Number Publication Date
CN1921015A true CN1921015A (zh) 2007-02-28

Family

ID=37648612

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101150514A Pending CN1921015A (zh) 2005-08-17 2006-08-17 用于读取非易失性存储单元的方法

Country Status (4)

Country Link
US (1) US7242618B2 (zh)
EP (1) EP1755128A3 (zh)
JP (1) JP2007052907A (zh)
CN (1) CN1921015A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345086A (zh) * 2007-06-28 2009-01-14 三星电子株式会社 包括多电平单元的非易失性存储器设备和系统及方法
CN101836260B (zh) * 2007-10-22 2013-05-29 飞思卡尔半导体公司 具有动态可调读取裕量的集成电路存储器及其方法
CN103811070A (zh) * 2012-11-15 2014-05-21 北京兆易创新科技股份有限公司 一种高可靠性NAND Flash的读取方法及其系统
CN104112477A (zh) * 2013-04-19 2014-10-22 光宝科技股份有限公司 用于固态储存装置中晶体单元的群组区分方法
CN109542695A (zh) * 2017-09-21 2019-03-29 华为技术有限公司 确定逻辑存储单元性能的方法和装置
CN110473588A (zh) * 2019-08-15 2019-11-19 山东华芯半导体有限公司 一种SSD中在线校准NAND Flash读参考电压的方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7535765B2 (en) * 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
JP2007027760A (ja) 2005-07-18 2007-02-01 Saifun Semiconductors Ltd 高密度不揮発性メモリアレイ及び製造方法
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
WO2008032326A2 (en) * 2006-09-12 2008-03-20 Saifun Semiconductors Ltd. Methods, circuits and systems for reading non-volatile memory cells
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7716538B2 (en) * 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
KR101470621B1 (ko) * 2006-09-27 2014-12-05 샌디스크 테크놀로지스, 인코포레이티드 셀 모집단 분포 보조 판독 마지닝을 갖는 메모리
JP5177991B2 (ja) 2006-10-25 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
JP4354498B2 (ja) * 2007-03-30 2009-10-28 Ｏｋｉセミコンダクタ株式会社 半導体メモリ装置の製造方法及び半導体メモリ装置の再生方法及び半導体メモリ装置の再出荷方法
US8073648B2 (en) * 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
US7613045B2 (en) * 2007-11-26 2009-11-03 Sandisk Il, Ltd. Operation sequence and commands for measuring threshold voltage distribution in memory
KR101498669B1 (ko) * 2007-12-20 2015-03-19 삼성전자주식회사 반도체 메모리 시스템 및 그것의 액세스 방법
US20090186212A1 (en) * 2008-01-17 2009-07-23 Macronix International Co., Ltd. Non-volatile memory and methods for fabricating the same
US7940571B2 (en) * 2009-02-26 2011-05-10 Macronix International Co., Ltd. Memory apparatus and method thereof for operating memory
US8004890B2 (en) * 2009-05-08 2011-08-23 Macronix International Co., Ltd. Operation method of non-volatile memory
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8471328B2 (en) 2010-07-26 2013-06-25 United Microelectronics Corp. Non-volatile memory and manufacturing method thereof
US8310877B2 (en) * 2011-01-06 2012-11-13 Freescale Semiconductor, Inc. Read conditions for a non-volatile memory (NVM)
US8713380B2 (en) * 2011-05-03 2014-04-29 SanDisk Technologies, Inc. Non-volatile memory and method having efficient on-chip block-copying with controlled error rate
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US8792281B2 (en) * 2012-08-21 2014-07-29 Apple Inc. Read threshold estimation in analog memory cells using simultaneous multi-voltage sense
US9098428B2 (en) 2012-12-11 2015-08-04 Sandisk Technologies Inc. Data recovery on cluster failures and ECC enhancements with code word interleaving
US9076545B2 (en) 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
US9195587B2 (en) * 2013-03-07 2015-11-24 Sandisk Technologies Inc. Enhanced dynamic read process with single-level cell segmentation
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US10055267B2 (en) 2015-03-04 2018-08-21 Sandisk Technologies Llc Block management scheme to handle cluster failures in non-volatile memory
US9875803B2 (en) 2015-09-10 2018-01-23 Toshiba Memory Corporation Memory system and method of controlling nonvolatile memory
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
CN109741783A (zh) * 2018-12-19 2019-05-10 山东华芯半导体有限公司 一种选择最佳NAND Flash读操作电平的方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0271493A (ja) 1988-09-06 1990-03-12 Mitsubishi Electric Corp 半導体メモリ装置
KR960000619B1 (ko) 1991-12-27 1996-01-10 후지쓰 가부시끼가이샤 일괄소거형의 불휘발성 반도체 기억장치 및 그의 구동제어회로
JPH05290584A (ja) 1992-04-08 1993-11-05 Nec Corp 半導体記憶装置
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
KR100187656B1 (ko) 1995-05-16 1999-06-01 김주용 플래쉬 이이피롬 셀의 제조방법 및 그 프로그램 방법
US6034896A (en) 1995-07-03 2000-03-07 The University Of Toronto, Innovations Foundation Method of fabricating a fast programmable flash E2 PROM cell
US5777923A (en) 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
FR2753579B1 (fr) 1996-09-19 1998-10-30 Sgs Thomson Microelectronics Circuit electronique pourvu d'un dispositif de neutralisation
US5764568A (en) 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
US6078518A (en) 1998-02-25 2000-06-20 Micron Technology, Inc. Apparatus and method for reading state of multistate non-volatile memory cells
US5774395A (en) 1996-11-27 1998-06-30 Advanced Micro Devices, Inc. Electrically erasable reference cell for accurately determining threshold voltage of a non-volatile memory at a plurality of threshold voltage levels
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6064226A (en) 1998-03-17 2000-05-16 Vanguard International Semiconductor Corporation Multiple input/output level interface input receiver
KR100339024B1 (ko) 1998-03-28 2002-09-18 주식회사 하이닉스반도체 플래쉬메모리장치의센스앰프회로
JP3346274B2 (ja) 1998-04-27 2002-11-18 日本電気株式会社 不揮発性半導体記憶装置
JP3999900B2 (ja) 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
US6205059B1 (en) 1998-10-05 2001-03-20 Advanced Micro Devices Method for erasing flash electrically erasable programmable read-only memory (EEPROM)
US6219290B1 (en) 1998-10-14 2001-04-17 Macronix International Co., Ltd. Memory cell sense amplifier
US6282145B1 (en) 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6215697B1 (en) 1999-01-14 2001-04-10 Macronix International Co., Ltd. Multi-level memory cell device and method for self-converged programming
US6122198A (en) 1999-08-13 2000-09-19 Advanced Micro Devices, Inc. Bit by bit APDE verify for flash memory applications
IT1308856B1 (it) 1999-10-29 2002-01-11 St Microelectronics Srl Circuito di lettura per una memoria non volatile.
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
JP3653449B2 (ja) 2000-06-15 2005-05-25 シャープ株式会社 不揮発性半導体記憶装置
EP1217744B1 (en) 2000-12-21 2004-03-24 STMicroelectronics S.r.l. An output buffer with constant switching current
US6449190B1 (en) 2001-01-17 2002-09-10 Advanced Micro Devices, Inc. Adaptive reference cells for a memory device
US6738289B2 (en) 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
US6522585B2 (en) 2001-05-25 2003-02-18 Sandisk Corporation Dual-cell soft programming for virtual-ground memory arrays
EP1265252A1 (en) 2001-06-05 2002-12-11 STMicroelectronics S.r.l. A method for sector erasure and sector erase verification in a non-voltaile FLASH EEPROM
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6967872B2 (en) 2001-12-18 2005-11-22 Sandisk Corporation Method and system for programming and inhibiting multi-level, non-volatile memory cells
US6542407B1 (en) * 2002-01-18 2003-04-01 Sandisk Corporation Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6996692B2 (en) 2002-04-17 2006-02-07 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for providing security for the same
JP2003346484A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
US6912160B2 (en) 2003-03-11 2005-06-28 Fujitsu Limited Nonvolatile semiconductor memory device
US6937523B2 (en) 2003-10-27 2005-08-30 Tower Semiconductor Ltd. Neighbor effect cancellation in memory array architecture
KR100562636B1 (ko) 2003-12-30 2006-03-20 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345086A (zh) * 2007-06-28 2009-01-14 三星电子株式会社 包括多电平单元的非易失性存储器设备和系统及方法
CN101836260B (zh) * 2007-10-22 2013-05-29 飞思卡尔半导体公司 具有动态可调读取裕量的集成电路存储器及其方法
CN103811070A (zh) * 2012-11-15 2014-05-21 北京兆易创新科技股份有限公司 一种高可靠性NAND Flash的读取方法及其系统
CN103811070B (zh) * 2012-11-15 2016-11-02 北京兆易创新科技股份有限公司 一种高可靠性NAND Flash的读取方法及其系统
CN104112477A (zh) * 2013-04-19 2014-10-22 光宝科技股份有限公司 用于固态储存装置中晶体单元的群组区分方法
CN104112477B (zh) * 2013-04-19 2017-07-07 光宝科技股份有限公司 用于固态储存装置中晶体单元的群组区分方法
CN109542695A (zh) * 2017-09-21 2019-03-29 华为技术有限公司 确定逻辑存储单元性能的方法和装置
CN110473588A (zh) * 2019-08-15 2019-11-19 山东华芯半导体有限公司 一种SSD中在线校准NAND Flash读参考电压的方法

Also Published As

Publication number Publication date
US20060126383A1 (en) 2006-06-15
EP1755128A2 (en) 2007-02-21
US7242618B2 (en) 2007-07-10
EP1755128A3 (en) 2007-06-13
JP2007052907A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
CN1921015A (zh) 用于读取非易失性存储单元的方法
CN1819055A (zh) 非易失性存储器存储单元读取方法
US7535765B2 (en) Non-volatile memory device and method for reading cells
CN102177554B (zh) 补偿在非易失性存储器中的读操作期间的耦合
CN102725798B (zh) 使用数量减少的验证操作来编程非易失性存储器
CN101079321A (zh) 包括伪单元的闪存存储设备
DE102014101267A1 (de) Speichersystem mit nichtflüchtiger Speichervorrichtung und Programmierverfahren davon
CN1369097A (zh) 以软编程来紧缩vt分布的斜坡栅技术
CN1870177A (zh) 快闪存储器装置的编程方法
DE102018125128A1 (de) Nichtflüchtige Speichervorrichtung, Verfahren zum Betreiben einer nichtflüchtigen Speichervorrichtung und Speichervorrichtung mit derselben
CN1917087A (zh) 非易失性半导体存储器
CN1697086A (zh) 对控制信息编程的方法和装置
DE102011054181A1 (de) Nichtflüchtige Speichervorrichtung und Ausleseverfahren davon
CN102959634B (zh) 用于减小存储器中的编程噪声的锯齿形多脉冲编程
CN1902711A (zh) 用于对非易失性存储器阵列编程的方法、系统和电路
CN103650056A (zh) 利用温度补偿来斜升通过电压以增强存储器设备中的沟道升压
CN102985977A (zh) 用于减少非易失性存储器中的状态分布的展宽的擦除和编程技术
CN1826659A (zh) 用于存储器系统的跟踪单元
CN1853239A (zh) 检测过度编程的存储器
CN1822233A (zh) 一种擦除一个或多个非易失存储器单元的方法、电路和系统
CN1853240A (zh) 在编程相邻存储单元后对过度编程的存储单元的检测
CN1856839A (zh) 使用多进制存储器中的一些存储块作为二进制存储块的非易失性半导体存储器件
AU2014248239A1 (en) Systems and methods of write precompensation to extend life of a solid-state memory
CN104094354A (zh) 使用改进的第一遍编程的非易失性存储器及方法
CN104282339B (zh) 读取电压设定方法、控制电路与存储器储存装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070228