CN1936113A - 缺陷密度低,空位占优势的硅 - Google Patents

缺陷密度低,空位占优势的硅 Download PDF

Info

Publication number
CN1936113A
CN1936113A CNA2006101392693A CN200610139269A CN1936113A CN 1936113 A CN1936113 A CN 1936113A CN A2006101392693 A CNA2006101392693 A CN A2006101392693A CN 200610139269 A CN200610139269 A CN 200610139269A CN 1936113 A CN1936113 A CN 1936113A
Authority
CN
China
Prior art keywords
blank
zone
rotational symmetry
wafer
interstitial atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101392693A
Other languages
English (en)
Other versions
CN100547122C (zh
Inventor
R·法尔斯特
S·A·马克格拉夫
S·A·麦克奎德
J·C·霍尔泽
P·穆提
B·K·约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21918645&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1936113(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN1936113A publication Critical patent/CN1936113A/zh
Application granted granted Critical
Publication of CN100547122C publication Critical patent/CN100547122C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14Heating of the melt or the crystallised materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • Y10T117/1004Apparatus with means for measuring, testing, or sensing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Abstract

本发明涉及毛坯或晶片形式的单晶硅,它含有第一轴对称区域,该区域内空位是占优势的本征点缺陷并且基本没有空位类本征点缺陷的附聚,其中第一轴对称区域包括中轴或有至少大约15mm的宽度,还涉及其制备方法。

Description

缺陷密度低,空位占优势的硅
本申请是申请日为1998年4月9日、申请号为98805003.X、发明名称为“缺陷密度低,空位占优势的硅”的专利申请的分案申请。
技术背景
本发明一般涉及用来制造电子元件的半导体级单晶硅的制备。本发明具体涉及具有避免本征点缺陷附聚的空位占优势的轴对称区域的单晶硅毛坯和晶片,及其制备方法。
大多数半导体电子元件制造方法中,作为原料的单晶硅通常用所谓的引上法(Czochralski,“Cz”法)制备,该方法中,将多晶硅(“多硅”)放入坩埚并熔化,让籽晶接触硅熔体并缓慢提拉生长单晶,完成收颈后,通过降低拉速和/或熔体温度使晶体直径放大直至达到所要求的直径或目标直径。然后通过控制拉速和熔体温度同时补偿熔体水平面的降低来生长大约等径的柱状晶体主体。坩埚内熔体耗尽之前接近生长工艺后期时,必须逐渐减小晶体直径形成尾锥。一般通过增大拉速和对坩埚的供热来形成尾锥。在直径变得足够小时,晶体与熔体分离。
近几年来认识到,单晶硅内的许多缺陷都是在晶体生长炉内于凝固后晶体冷却时形成的。这种缺陷的出现,部分是由于存在过量(亦即高于溶解度极限的浓度)的本征点缺陷,它是公知的空位和自填隙原子(self-interstitial)。由熔体生长的硅晶体一般都带有一种类型或另一种类型的本征点缺陷,或者是晶格空位(“V”)或者是硅自填隙原子(“I”)。有人提出在凝固时就确定了硅内这些点缺陷的类型和起始浓度,如果这种浓度达到体系内临界过饱和的程度并且点缺陷的迁移率足够高,就会发生反应,或附聚事件。在硅内附聚的本征点缺陷在制造复杂和高集成电路的材料时对生产潜能有严重影响。
认为空位型缺陷是这种可观测晶体缺陷的起源,如D-缺陷,流图(flowpattern)缺陷(FPDs),栅氧化综合(GOI)缺陷,晶体原生颗粒(COP)缺陷,晶体原生(闪)光点缺陷(LPDs),以及通过如红外扫描显微镜等红外光散射技术和激光扫描层析X射线照相术观测到一些种类的体缺陷。在空位过量区域还存在起成核作用使环氧化诱发堆垛层错(OISF)的缺陷。可以推测,这种特殊缺陷是一种由于过量空位催化的高温成核的附聚氧。更未充分研究涉及自填隙原子的缺陷。一般认为它们是低密度的填隙型位错环或位错网络。这种缺陷与栅氧化综合缺陷无关,是一种重要的晶片性能判据,但普遍认为它们是有关漏电问题使器件失效的其他类型的原因。
在提拉硅中这种空位和自填隙原子附聚缺陷的密度范围一般是大约1×103/cm3至约1×107/cm3。尽管这些值相当低,附聚的本征点缺陷具有迅速增强影响器件制造的重要性,实际上,现在看来是在器件制造工艺中的成品率限制因素。
迄今为止,处置附聚本征点缺陷问题主要有三种手段。第一种手段包括着重在于晶体提拉工艺的方法,为的是降低毛坯中附聚本征点缺陷的密度值。这个方法进一步细分为使晶体提拉条件造成让空位占优势材料生成的方法,和使晶体提拉条件造成让自填隙原子占优势材料生成的方法。例如有人建议,降低附聚本征点缺陷密度值是通过(i)通过控制v/Go生长晶体,使其中晶格空位是占优势的本征点缺陷,和(ii)在晶体提拉工艺期间改变(一般是缓慢降低)硅毛坯从大约1100℃至约1050℃的冷却速度来影响附聚缺陷的成核速度。这个方法虽能降低附聚缺陷密度值,但并不能阻止该缺陷的形成。而器件制造业提出的要求越来越严格,使这些缺陷的存在更成问题。
还有人建议在晶体生长期间降低拉速,让它低于大约0.4mm/分钟。然而这个建议仍不能令人满意,因为这种慢拉速会让每个晶体拉晶炉减少产率。更重要的是这种拉速导致形成自填隙原子浓度高的单晶硅。这种高浓度进而会导致形成附聚的自填隙原子缺陷以及有关这种缺陷而造成的所有问题。
处置附聚本征点缺陷问题的第二个方法包括着重在于附聚本征点缺陷生成后将其溶解或湮灭的方法。一般使用高温热处理晶片形式的硅就能达到目的。例如Fusegawa等人在EP 503816 A1中提出以超过0.8mm/分钟的生长速度生长硅毛坯,并且在1150℃-1280℃温度范围热处理毛坯切成的晶片来降低晶片表面附近薄层区域的缺陷密度。所需具体处理条件取决于附聚本征点缺陷在晶片中的浓度和位置。从不具备该缺陷的均匀轴向浓度的晶体切出的不同晶片要求不同的生长后处理工艺条件。而且,这种晶片的热处理也相当昂贵,还有金属杂质引入硅晶片的趋向,并且对涉及晶体所有类型的缺陷并非一致有效。
处置附聚本征点缺陷问题的第三种方法是在单晶硅晶片表面外延沉积一薄层硅结晶层。这种方法提供一种表面基本没有附聚本征点缺陷的单晶硅晶片。然而外延沉积要加大晶片的制造成本。
就这些进展而言,仍继续需要寻找一种单晶硅的制备方法,其中能通过抑制其附聚反应起到防止附聚本征点缺陷形成的作用。而不是简单地限制这种缺陷的形成速度,或者在其形成后试图湮灭一些缺陷,起抑制附聚反应作用的方法应当产生基本没有附聚本征点缺陷的硅衬底。就每片晶片得到集成电路的数量而言,这种方法还应提供具有类似外延法成品率的单晶硅晶片,而且并不牵扯外延工艺有关的高成本。
发明概述
因此,本发明的目的之一是提供一种毛坯或晶片形式的单晶硅,它们具有一种具有基本径向宽度的轴对称区域,该区域基本没有来自晶格空位或硅自填隙原子附聚造成的缺陷;并提供一种单晶硅毛坯的制备方法,其中在毛坯自凝固温度冷却时,为了防止本征点缺陷在毛坯的等径部分的轴对称节段附聚而控制空位和自填隙原子的浓度。
因此,简言之,本发明涉及单晶硅晶片,它有中轴,一般垂直于该中轴的前侧面和背侧面;环状边缘;和从晶片的中轴伸展到环状边缘的半径。该晶片包括第一轴对称区域,该区域内空位是占优势的本征点缺陷并且基本没有空位类本征点缺陷的附聚,其中第一轴对称区域包括中轴或有至少大约15mm的宽度。
本发明进一步涉及单晶硅毛坯,它有中轴,籽晶锥,尾锥,和籽晶锥和尾锥之间的具有环状边缘和从中轴到环状边缘的半径的等径部分。该单晶硅毛坯的特征在于毛坯生长并自凝固温度冷却后,等径部分含有第一轴对称区域,该区域内空位是占优势的本征点缺陷并且基本没有空位类本征点缺陷的附聚,其中第一轴对称区域包括中轴或有至少大约15mm的宽度并且有一定长度,沿中轴测量时该长度是毛坯等径部分长度的至少大约20%。
本发明还涉及单晶硅毛坯的生长方法,其中毛坯包括中轴,籽晶锥,尾锥,和籽晶锥和尾锥之间的具有环状边缘和从中轴到环状边缘的半径的等径部分。该方法中,毛坯按照引上法自硅熔体中生长,然后从凝固温度冷却。该方法包括在晶体等径部分的生长期间在从凝固温度到不低于大约1350℃的温度范围内,控制生长速度v和平均轴向温度梯度Go,以便造成第一轴对称节段的形成,在自凝固温度起毛坯的冷却时,该节段中空位是占优势的本征点缺陷并且基本没有空位类本征点缺陷的附聚,其中第一轴对称区域延伸至少大约15mm的宽度或包含中轴。
本发明其他目的和特点一部分是显而易见的而一部分将在下文指出。
附图说明
图1曲线说明自填隙原子[I]和空位[V]的起始浓度怎样随比值v/Go的增大而改变的一个实施例,其中v是生长速度而Go是平均轴向温度梯度。
图2曲线说明在给定自填隙原子起始浓度[I]时,形成附聚填隙缺陷所需自由能的改变ΔGI怎样随温度T降低而增大的一个实例。
图3曲线说明在由于Go加大,比值v/Go降低时,自填隙原子[I]和空位[V]的起始浓度怎样沿毛坯或晶片的半径变化的一个实施例。注意在V/I边界处发生从空位占优势材料到自填隙原子占优势材料的转换。
图4是单晶硅毛坯或晶片的顶视图,分别显示空位V和自填隙原子I占优势的材料以及其间存在的V/I边界。
图5是单晶硅毛坯纵向截面图,详细显示毛坯等径部分的轴对称区域。
图6是一系列氧沉淀热处理后扫描毛坯轴向截面中少数载流子寿命得到的图象,详细显示空位占优势材料大致柱状区域,自填隙原子占优势材料大致环形轴对称区域,其间存在的V/I边界,和附聚填隙点缺陷的区域。
图7曲线是拉速(亦即籽晶升高速度)与晶体长度的函数关系,说明拉速在跨越晶体长度部分怎样线性降低。
图8是一系列氧沉淀热处理后扫描毛坯轴向截面中少数载流子寿命得到的图象,如实施例1所述。
图9曲线是实施例1所述四个单晶硅毛坯中的每一个的拉速与每个晶体长度的函数关系,分别记作1-4,用来绘制记作v*(Z)的曲线。
图10曲线是实施例2所述两种不同情况下,在熔体/固体界面处平均轴向温度梯度Go与径向位置的函数关系。
图11曲线是实施例2所述两种不同情况下,空位[V]或自填隙原子[I]的起始浓度与径向位置的函数关系。
图12是温度与轴向位置的函数曲线,说明实施例3所述两种不同情况下毛坯内的温度轴向轮廓曲线。
图13是图12叙述两种冷却条件下得到的自填隙原子浓度曲线,更详细的叙述见实施例3。
图14是一系列氧沉淀热处理后扫描实施例4所述整个毛坯轴向截面中少数载流子寿命得到的图象。
图15曲线说明实施例5所述V/I边界位置与单晶硅毛坯长度的函数关系。
图16a是一系列氧沉淀热处理后扫描实施例6所述毛坯节段轴向截面中少数载流子寿命得到的图象,节段范围从毛坯肩部起大约100-250mm。
图16b是一系列氧沉淀热处理后扫描实施例6所述毛坯节段轴向截面中少数载流子寿命得到的图象,节段范围从毛坯肩部起大约250-400mm。
图17是实施例7所述毛坯在各种轴向位置的轴向温度梯度Go曲线。
图18是实施例7所述毛坯在各种位置平均轴向温度梯度Go的径向改变曲线。
图19曲线说明实施例7中轴对称区域的宽度和冷却速度之间的关系。
图20是实施例7所述毛坯节段轴向截面在缀饰铜和缺陷边界腐蚀后的照片,节段范围从毛坯肩部起大约235-350mm。
图21是实施例7所述毛坯节段轴向截面在缀饰铜和缺陷边界腐蚀后的照片,节段范围从毛坯肩部起大约305-460mm。
图22是实施例7所述毛坯节段轴向截面在缀饰铜和缺陷边界腐蚀后的照片,节段范围从毛坯肩部起大约140-275mm。
图23是实施例7所述毛坯节段轴向截面在缀饰铜和缺陷边界腐蚀后的照片,节段范围从毛坯肩部起大约600-730mm。
图24曲线说明可能出现在各种配置的热区中的平均轴向温度梯度Go(r)的径向改变。
图25曲线说明一个毛坯在四种不同热区配置下的轴向温度分布。
优选实施方案详述
根据迄今为止的试验证据,显而易见,本征点缺陷的类型和起始浓度在毛坯从凝固温度(亦即大约1410℃)冷却到高于1300℃温度(即至少大约1325℃,或至少大约1350℃甚至至少大约1375℃)时就初始决定了。这就是说,v/Go比值能够控制这些缺陷的种类和起始浓度,其中v是生长速度而Go是在整个该温度范围中的平均轴向温度梯度。
现参看图1,v/Go比值增加时,在接近v/Go的临界值处出现从自填隙原子占优势生长减小到空位占优势生长增加的转换,根据目前有用的信息,该临界值大约2.1×10-5cm2/sK,其中Go是在上述限定温度范围内恒定轴向温度梯度条件下确定的。这些本征点缺陷的浓度在该临界值处是平衡态。
v/Go比值超过临界值时,空位浓度增大,反过来v/Go比值低于临界值时,自填隙原子浓度增加。如果这些浓度达到系统内临界过饱和的程度,并且如果点缺陷迁移率足够高,就会发生反应或附聚事件。在硅内附聚的本征点缺陷对该材料制造复杂和高集成电路的成品率有严重影响。
根据本发明,现已发现,硅基质内空位和自填隙原子产生相应附聚本征点缺陷的反应能够得到抑制。不用结合任何特殊理论,应当相信,本发明方法中在晶体毛坯的生长和冷却期间已控制了空位和自填隙原子的浓度,从而系统的自由能改变从不超过自发产生附聚的空位和自填隙原子缺陷的临界值。
一般而言,有效驱动反应的系统自由能的改变值受等式(1)的支配,所述反应中单晶硅内附聚空位缺陷由空位点缺陷形成,或者附聚填隙原子缺陷由自填隙原子原子形成,
Δ G V / I = kT ln { [ V / I ] [ V / I ] eq } - - - ( 1 )
其中ΔGV/I是形成附聚空位缺陷或者形成填隙原子缺陷两种反应适用的自由能改变,
k是波尔兹曼常数,
T是绝对温度,以K计,
[V/I]是单晶硅某空间和时间内的一点的空位或填隙原子的浓度,
[V/I]eq是[V/I]出现并且在温度T时某空间和时间的同一点的空位或填隙原子的平衡浓度。
按照这个等式,给定空位浓度[V]时,温度T的降低,由于[V]eq随着温度急剧降低而一般使ΔGV增加。同样,给定填隙原子浓度[I]时,温度T的降低,由于[I]eq随着温度骤降而一般使ΔGI增加。
图2以绘图说明,毛坯从凝固温度冷却的同时并不采用抑制硅自填隙原子浓度的手段,在此情况下硅自填隙原子浓度和ΔGI的改变。在毛坯冷却时,由于[I]的过饱和增加,ΔGI按照等式(1)增大,则接近形成附聚填隙原子缺陷的能垒。继续冷却时,由于终于超过这个能垒,在这一点发生反应。这个反应导致形成附聚填隙原子缺陷并伴随因过饱和的系统发生驰豫而降低ΔGI,亦即[I]浓度降低。
同样,当毛坯从凝固温度冷却同时不采用抑制空位浓度的某些手段时,由于[V]的过饱和增加,按照等式(1)ΔGV增大,则接近形成附聚空位缺陷的能垒。继续冷却时,由于终于超过这个能垒,在这一点发生反应。这个反应导致形成附聚空位缺陷并伴随因过饱和的系统发生驰豫而降低ΔGV
毛坯自凝固温度冷却时保持空位系统和填隙原子系统的自由能值低于发生附聚反应的值,这样就能分别在空位和填隙原子占优势材料的区域内避免空位和填隙原子的附聚。换言之,要控制系统,使之永不达到空位或填隙原子的临界过饱和。为此,要确立足够低的空位和填隙原子的起始浓度(通过v/Go(r)控制,将在下文详述),使之永不达到临界过饱和。然而实际上很难在整个晶体半径上达到这种浓度,因此,一般是通过晶体凝固后,亦即建立v/Go(r)确定的起始浓度之后抑制起始空位浓度和起始填隙原子浓度来避免临界过饱和。
出人意料地发现,由于自填隙原子的迁移率相当大,一般大约10-4cm2/秒,并且由于空位迁移率的范围较小,通过自填隙原子的径向扩散到位于晶体表面处的阱或者扩散到位于晶体内空位占优势区域,就能够在相当大的距离上抑制空位和填隙原子,该距离大约5-10cm或更多。能够有效使用径向扩散来抑制自填隙原子和空位的浓度,条件是有充分时间让起始浓度的本征点缺陷径向扩散。扩散时间一般取决于自填隙原子和空位的起始浓度的径向改变,该径向改变越小扩散时间越短。
平均轴向温度梯度Go一般随根据引上法生长的单晶硅半径加大而增大。这就意味着v/Go一般在整个毛坯半径并非一成不变。这种变化的结果就是不能恒定本征点缺陷的种类和初始浓度。如果沿毛坯半径4某些点达到V/Go的临界值,见图3和4标记的V/I边界2,材料就从空位占优势变换为自填隙原子占优势。此外,围绕空位占优势材料8的一般为柱状的区域(其中空位的起始浓度随半径加大而降低),毛坯将含有自填隙原子占优势材料6的一种轴对称区域(其中硅自填隙原子的起始浓度随半径加大而增加)。
含有V/I边界的毛坯从凝固温度冷却时,由于自填隙原子与空位的重组,填隙原子和空位的径向扩散造成V/I边界向内径向移动。此外,在晶体冷却时,会发生自填隙原子到晶体表面的扩散。晶体表面在晶体冷却时能维持接近平衡的点缺陷浓度。点缺陷的径向扩散将趋于降低V/I边界外的自填隙原子浓度和V/I边界内的空位浓度。因此如果扩散足够时间,各处空位和填隙原子浓度可使ΔGV和ΔGI的低于发生空位附聚反应和填隙原子附聚反应的临界值。
现参看图5,按照引上法在本发明第一实施方案中生长单晶硅毛坯10。硅毛坯包括中轴12,籽晶锥14,尾锥16和籽晶锥及尾锥之间的等径部分18。等径部分有环状边缘20和从中轴12伸展到环状边缘20的半径4。
晶体生长条件包括生长速度v,平均轴向温度梯度Go,和冷却速度,优选控制所述条件以形成填隙原子占优势材料6的轴对称区域和空位占优势材料8的一般柱状区域,该区域包含没有附聚本征点缺陷材料9的轴对称区域。轴对称区域9有一宽度,从V/I边界2到轴12径向伸展的宽度在测量时,在本发明的一个实施方案中是至少大约15mm,该宽度优选是毛坯等径部分半径的至少大约7.5%,优选至少大约15%,还更优选至少大约25%,最优选至少大约50%。在特别优选的实施方案中,轴对称区域9包括毛坯轴12,亦即轴对称区域9和一般柱状区域8重合。换言之毛坯10包括空位占优势材料8的一般柱状区域,其至少一部分没有附聚缺陷。另外,轴对称区域9延伸越过毛坯等径部分长度的至少大约20%,优选至少大约40%,更优选至少大约60%,最优选至少大约80%。
轴对称区域6(如存在)一般也有一宽度,从环状边缘20径向朝内到中轴12的宽度在测量时为毛坯等径部分半径的至少约30%,在某些实施方案中是至少大约40%,至少大约60%,或甚至至少大约80%。另外,轴对称区域伸展越过毛坯等径部分长度的至少大约20%,优选至少大约40%,更优选至少大约60%,最优选至少大约80%。
轴对称区域6和9的宽度沿中轴12的长度可有一些变化。因此在给定轴对称区域的长度时,通过测量从毛坯10的环状边缘20径向到中轴最远一点的距离就能测定轴对称区域6的宽度。换言之,测量该宽度就能测定轴对称区域6的给定长度内的最小距离。同样,通过测量从V/I边界2径向到中轴最远一点的距离就能测定轴对称区域9的宽度。换言之,测量该宽度就能测定轴对称区域9的给定长度内的最小距离。
一般要控制生长速度v和平均轴向温度梯度Go(如上定义),使得v/Go比值范围是v/Go临界值的大约0.5-2.5倍(亦即大约1×10-5-5×10-5cm2/sK,根据目前的v/Go临界值有效信息)。v/Go比值范围优选是其临界值的大约0.6-1.5倍(亦即大约1.3×10-5-3×10-5cm2/sK,根据目前的v/Go临界值有效信息)。v/Go比值范围最优选是其临界值的大约0.75-1.25倍(亦即大约1.6×10-5-2.1×10-5cm2/sK,根据目前的v/Go临界值有效信息)。在特别优选的实施方案中,在一般柱状区域8内的v/Go比值范围落入V/Go临界值及V/Go临界值1.1倍的范围之间。
为使轴对称区域9的宽度最大,优选让毛坯在从凝固温度冷至超过大约1050℃的冷却时间为:(i)对150mm标识直径的单晶硅至少大约5小时,优选至少大约10小时,更优选至少大约15小时,(ii)对标识直径200mm的单晶硅至少大约5小时,优选至少大约10小时,更优选至少大约20小时,还更优选至少大约25小时,最优选至少大约30小时,(iii)对标识直径超过200mm的单晶硅至少大约20小时,优选至少大约40小时,更优选至少大约60小时,最优选至少大约75小时。可使用本领域目前将热传递最小化的任何公知手段控制冷却速度,包括使用绝缘体,加热器,辐射屏蔽和磁场。
通过设计拉晶炉内的“热区”就能控制平均轴向温度梯度Go,热区即石墨(或其他材料)制造的加热器、隔热体、热和辐射的屏蔽等等。尽管设计细节可以根据拉晶炉的制造和型号而变化,一般地仍然可用本领域控制熔体/固体界面热传递的目前任何公知手段来控制Go,包括使用反射器,辐射屏蔽,净化管,光导管和加热器。将一个这类装置定位在熔体/固体界面上方大约一个晶体直径之内一般就能将Go的径向变化减至最小。调节该装置相对于熔体和晶体的位置就能进一步控制Go。通过调节该装置在热区的位置,或者调节熔体表面在热区的位置都能实现该目的。另外,采用加热器时,调节供给加热器的能量可进一步控制Go。任何或者所有这些手段都可用于工艺期间消耗熔体量的批量引上工艺。
本发明某些实施方案中,一般优选平均轴向温度梯度Go随毛坯直径变化时保持相对恒定。但应当注意,由于改良热区设计让Go的变化减至最小,使保持恒速生长有关的机械问题变成一种更为重要的因素。这是因为生长工艺对拉速的任何变化特别敏感,反过来又直接影响生长速度v。就工艺控制而言,这就意味着遍及毛坯半径有不同的Go,值大为有益。然而Go值的明显差异会导致大浓度的自填隙原子一般向晶片边缘增大,从而加大避免形成附聚本征点缺陷的难度。
综上所述,Go的控制涉及在Go的径向变化减至最小和保持有益工艺条件之间的一种均衡。因此,在大约一个晶体直径的长度之后其拉速一般大约0.2-0.8mm/分。优选的拉速范围大约0.25-0.6mm/分,更优选大约0.3-0.5mm/分。应当注意,拉速取决于晶体直径和拉晶炉设计两者。所述范围一般指的是200mm直径的晶体。拉速一般随晶体直径的增大而减小。但是拉晶炉的设计可让拉速超出以上所述。所以,最优选的拉晶炉设计要确保拉速尽可能快,同时仍然形成本发明的轴对称区域。
出于商业目的,在毛坯从凝固温度(大约1410℃)到硅自填隙原子变成不能迁移的温度进行冷却时,通过控制冷却速度就能控制自填隙原子的扩散量。硅自填隙原子在接近凝固温度的温度时,亦即约1410℃,表现出特别能迁移。但是这个迁移率随单晶硅毛坯温度的降低而减小。自填隙原子的扩散速度降低得相当显著,在工业实践的时间内低于大约700℃也许在高达800℃,900℃,1000℃甚或1050℃时都基本不迁移。
在这方面应当注意,尽管发生自填隙原子附聚反应的温度在理论上可在相当广的温度范围变化,事实上在引上生长硅时这个范围却相当狭窄。这是因为按照引上法生长硅时一般得到相当狭窄的起始自填隙原子浓度。因此,如果一定会发生的话,在大约1100℃-800℃范围内,一般在大约1050℃,发生自填隙原子附聚反应。
在自填隙原子表现迁移性的温度范围内,由热区温度而定,冷却速度一般大约0.1-3℃/分,优选大约0.1-1.5℃/分,更优选大约0.1-1℃/分,最优选大约0.1-0.5℃/分。
通过在自填隙原子表现迁移性的温度范围内控制毛坯的冷却速度,可赋予自填隙原子更多的时间扩散到它们可被湮灭的位于晶体表面的阱或空位占优区域。因此抑制了这种填隙原子的浓度,防止发生附聚。通过控制冷却速度来利用填隙原子的扩散性可以放宽对v/Go的严格条件,这一条件是得到无附聚缺陷的轴对称区域所要求的。换言之,可以控制冷却速度以使填隙原子有更多的时间扩散,这一事实的结果是能采用相对于其临界值的大的v/G0范围,就可获得无附聚缺陷的轴对称区域。
为了在晶体等径部分可观的长度内达到这样的冷却速度,必须考虑毛坯的尾锥部分的生长过程和尾锥部分生长完成后对毛坯的处理。一般来说,在完成毛坯等径部分的生长后,将增加拉晶速度来开始形成尾锥部分所必须的逐渐变细的过程。然而,如上面讨论的,拉晶速度的增加将使等径区的末尾(较下面)节段在填隙原子充分可迁移的温度范围内冷却得更快。结果,这些填隙原子没有足够的时间扩散到发生湮灭的阱,亦即该末尾节段的所述浓度不能被抑制到足够的程度而产生填隙原子缺陷的附聚。
为了防止在毛坯的末尾节段形成这种缺陷,优选根据引上法使毛坯的等径部分有均匀一致的热过程。不仅在等径部分的生长中而且在尾锥部分的生长中,而且可能在尾锥部分生长后都以相对恒定的速度从硅熔体提拉毛坯以使毛坯有均匀的热过程。可以达到较恒定的速度,例如通过(i)相对于晶体等径部分生长时坩埚和晶体的旋转速度,在尾锥部分生长时降低坩埚和晶体的旋转速度,或/和(ii)相对于尾锥部分生长过程中所使用的传统功率,在尾锥部分生长过程中增加用于加热硅熔体加热器的功率。这些工艺参数的附加调整可以单独实施也可以结合实施。
当尾锥生长开始时,设定尾锥的拉晶速度,以使保持在约1050℃以上温度的毛坯等径部分中任何节段,与已经冷却到约1050℃以下的含有无附聚本征点缺陷轴对称区域的毛坯等径部分中其他节段经历同样的热过程。
正如前面所指出的,存在一个附聚填隙原子缺陷受到抑制的空位占优区域的最小直径,该最小直径的值取决于v/Go(r)和冷却速度。因为同拉晶炉和热区设计会发生变化,前面所示的v/Go(r)范围,拉晶速度和冷却速度也将改变。同样,这些条件可沿着生长晶体的长度改变。如上所述,无附聚填隙原子缺陷的填隙原子占优区域的宽度优选最大化。这样,在一给定的拉晶炉中就要求保持这一区域的宽度使之尽可能接近而不超过晶体半径与沿生长晶体长度的空位占优区的最小直径之间的差值。
在一给定的拉晶炉热区设计情况下可以根据经验确定轴对称区域6和9的最佳宽度以及所要求的最佳拉晶速度分布。一般来说,这种经验方法包括首先获得在一特定拉晶炉中生长的毛坯轴向温度分布以及在同一拉晶炉中生长的毛坯在平均轴向温度梯度中的径向变化的有用数据。总之,该数据用于拉制一个或多个单晶硅毛坯,并分析毛坯中存在的附聚填隙原子缺陷。用这样的方法可以确定最佳拉晶速度分布。
图6是一直径200mm毛坯区段在一系列显示缺陷分布花样的氧沉淀热处理后,轴向截面的少数载流子寿命扫描图象。它描述了一给定拉晶炉热区设计中采用接近最佳拉晶速度分布的实施例。在这一实施例中,发生从超过填隙原子占优区最大宽度时的v/Go(r)(结果产生了附聚填隙原子缺陷区域28)到轴对称区有最大宽度时的最优v/Go(r)的转变。
除了由于毛坯在径向上Go的增加引起的v/Go径向变化外,v/Go也可能由于v的变化或者由于引上工艺引起的Go的固有变化而沿轴向变化。对于标准的引上工艺,在整个生长循环中,v随着拉晶速度的调整而改变以保持毛坯有一恒定的直径。拉晶速度的这些调整或变化又引起v/Go在毛坯等径部分的长度上的变化。因此按照本发明的工艺,控制拉晶速度使毛坯轴对称区域的宽度达到最大。但结果毛坯半径却可发生变化。为了保证所得毛坯有恒定直径,优选毛坯生长到比所要求直径大的直径。然后使毛坯进行本领域标准工艺从表面去除多余的材料。这样就保证得到有恒定直径的毛坯。
一般来说,当轴向温度梯度Go(r)的径向变化最小时,更容易得到没有附聚缺陷的空位占优材料。参看图25,显示了四个不同热区构型的轴向温度分布。图24显示了通过从凝固温度到x轴显示温度对轴向温度梯度平均而确定的从晶体中心到晶体半径一半处轴向温度梯度Go(r)的变化。当晶体在具有较大的Go(r)径向变化的热区型式1和4中拉制时,不可能获得在任何轴向长度上从中心到边缘没有附聚缺陷的空位占优晶体。然而当晶体在具有较小的Go(r)径向变化的热区型式2和3中拉制时,就可能获得从中心到边缘在晶体某种轴向长度上没有附聚缺陷的空位占优晶体。
对于按照本发明工艺所制备并且有V/I边界的毛坯,即毛坯包括空位占优的材料,经验表明优选低氧含量的材料,即低于大约13PPMA(每百万原子分之一,ASTM标准,F-121-83)。更优选单晶硅含氧少于约12PPMA,进一步优选少于约11PPMA,最优选少于约10PPMA。这是因为在中至高氧含量,即14PPMA至18PPMA的晶片中,形成的恰在V/I边界内氧诱发的堆垛层错和氧归并增强带变得更为显著,它们都是集成电路生产中的问题。
氧归并增强的作用可以进一步用多种方法减小,可以单独使用或结合使用这些方法。例如,在约350℃至约750℃范围内退火硅时一般形成氧沉淀形核中心,因此在一些应用中,最好晶体是“短”结晶,该晶体即用引上法生长后直至籽晶端从硅熔点(约1410℃)冷却到约750℃后,毛坯迅速冷却。这样就使在成核临界温度范围的时间保持在最小程度。在拉晶炉中没有足够的时间形成氧沉淀核心。
然而优选的是在单晶生长过程中形成的氧沉淀形核中心通过单晶硅退火而溶解。如果其未经过稳定化的热处理,可以将硅迅速加热到至少约875℃,优选继续升温到至少1000℃,至少1100℃或更高的温度退火而使氧沉淀形核中心从硅中消失。在硅达到1000℃的时候,几乎所有的这种缺陷(如>99%)通过退火消失。重要的是晶片要迅速加热到这些温度,即升温速率至少是约每分钟10℃,更优选约每分钟至少50℃。否则一部分或所有的氧沉淀形核中心会通过热处理而稳定化。在比较短的时间,即在大约60秒或更短的时间可以达到平衡。因此单晶硅中的氧沉淀形核中心可以通过在至少约875℃,优选至少约950℃,更优选在至少大约1100℃下退火至少大约5秒,优选至少约10分钟而溶解。
这种溶解可以在常规炉中或快速退火(RTA)系统中进行。硅的快速热退火可以在任何一种市售快速热退火(RTA)炉中进行,在炉中硅片被几排高功率灯单独加热。RTA炉可以快速加热硅片,如它们可以在数秒内将硅片从室温加热到1200℃。一种商品RTA炉为AG Associates的610型炉(Mountain view,CA)。此外这种溶解可以在硅毛坯或硅片上进行,优选硅片。
在本发明方法一个实施方案中,硅自填隙原子起始浓度在毛坯10的轴对称、自填隙原子占优区域6中受到控制。再参看图1,一般来说,通过控制晶体生长速度v和平均轴向温度梯度Go,使v/Go比较接近出现V/I边界时该比例的临界值来控制硅自填隙原子起始浓度。此外,可以这样设定平均轴向温度梯度Go,使得也可控制Go的变化,亦即Go(r)(从而v/Go(r))作为随毛坯半径函数的Go变化(从而v/Go)。
在本发明的另一个实施例中,控制v/Go使得在沿着半径的至少一部分毛坯长度中不存在V/I边界。在这一长度内从中心到周边的硅是空位占优,并且主要通过控制v/Go可避免在从毛坯周边向内径向延伸的轴对称区中出现附聚空位缺陷,即控制生长条件使v/Go值在v/Go临界值和它的1.1倍之间。
要注意的是本发明制备的晶片适用于可沉积外延层的衬底,外延沉积可以采用本领域普通的工艺进行。
此外,还要注意的是本发明制备的晶片适用于与氢气或氩气退火处理,如EP 503816 A1的处理结合使用。
附聚缺陷的直观检测
附聚缺陷可用多种技术进行检测。例如对流图缺陷和D缺陷,一般采用Secco刻蚀液选择性腐蚀单晶硅样品大约30分钟,然后用显微镜观测。(见例如H.Yamagishi等人,半导体科学技术(Semicond.Sci.Techn0l)7,A135(1992))。尽管这是检测附聚空位缺陷的标准,该方法可以用于检测附聚填隙原子缺陷。采用这一技术时,如有缺陷,缺陷表现为在样品表面大蚀坑。
附聚缺陷也可以用激光散射技术来检测,如激光散射层面X射线照相技术,它比其他刻蚀技术的缺陷密度检测限更低。
此外,附聚本征点缺陷可以采用加热时能扩散到单晶硅基体中的金属缀饰进行直观的检测。特别是单晶硅样品,如硅片,硅棒和硅板可以直观地检测这类缺陷的存在,首先在样品的表面用含有可缀饰这些缺陷的金属的组合物,如浓硝酸铜溶液涂覆,然后涂覆的样品加热到大约900℃到约1000℃经大约5-15分钟,以使该金属扩散入样品,然后将加热处理过的样品冷却到室温,使金属成临界过饱和状态,并在样品基体中有缺陷处沉淀。
样品冷却后首先用清亮腐蚀液处理约8-12分钟进行非缺陷的轮廓显示刻蚀(delineating etch),以便去除表面的残渣和沉淀。一般的清亮腐蚀液含约55%硝酸(以重量计70%溶液),约20%氢氟酸(以重量计49%溶液)和大约25%盐酸(浓溶液)。
然后用去离子水冲洗样品并进行第二步腐蚀,将样品浸入于或用Secco或Wright腐蚀液处理大约35至约55分钟。样品一般用含0.15M重铬酸钾和氢氟酸(以重量计49%溶液)且其比例约为1∶2的Secco腐蚀液刻蚀,这一刻蚀步骤显现出可能存在的附聚缺陷轮廓。
用上述铜缀饰技术一般可以将无附聚缺陷的填隙原子占优区和空位占优区互相区别,也可以和含附聚缺陷的材料区别。无缺陷的填隙原子占优区域在刻蚀时没有缀饰特征,而无缺陷的空位占优材料(如上述氧核心高温溶解处理前)由于氧核心的铜缀饰而含有小的腐蚀坑。
定义
本文所用下列短语或术语将有给定含义:“附聚本征点缺陷”意指由以下反应造成的缺陷:(i)其中空位附聚生成D缺陷,流图缺陷,栅氧化综合缺陷,晶体原生颗粒缺陷,晶体原生光点缺陷和其他与空位有关的缺陷,(ii)其中自填隙原子附聚形成位错环和网络,以及与自填隙原子相关的缺陷;“附聚填隙原子缺陷”意指硅自填隙原子附聚反应引起的附聚本征点缺陷;“附聚空位缺陷”是指晶格空位附聚反应引起的附聚空位点缺陷;“半径”指晶片或毛坯的中心轴到周边的距离;“基本无附聚本征点缺陷”意指附聚缺陷的浓度低于这些缺陷的检测限,目前大约是103个缺陷/cm3;“V/I边界”是指沿着毛坯或晶片半径材料从空位占优变为自填隙原子占优的位置。“空位占优”和“自填隙原子占优”是指材料中本征点缺陷主要是分别为空位或自填隙原子。
实施例
正如下面实施例说明的,本发明提出了一种制备单晶硅毛坯的工艺,在该工艺中,当毛坯按照引上法从凝固温度冷却时,在可切片的毛坯等径部分的轴对称区域内防止了本征点缺陷的附聚。
下面的实施例提出了一系列可用于达到所要求结果的条件。对于给定的拉晶炉,有确定最佳拉晶速度分布的其他方法。例如沿着晶体纵向增加或减少拉晶速度来生长单晶,而不是用不同的拉晶速度来生长一系列的毛坯;用这一方法在生长单晶的过程中可引起附聚自填隙原子缺陷多次出现和消失。对于不同的晶体位置,可以确定最佳拉晶速度。因此下面的实施例绝非限制。
实施例1
有预先存在热区设计的拉晶炉中的优化步骤
生长第一个200mm单晶硅毛坯,条件是在整个晶体长度上拉晶速度从大约0.75mm/分线性改变到约0.35mm/分。图7显示拉晶速度与晶体长度的函数关系。考虑到在拉晶炉中生长200mm毛坯时既定的轴向温度分布和在平均轴向温度梯度G0,即熔体/固体界面处轴向温度梯度既定的径向变化,选定这些拉晶速度保证了在毛坯的一端从中心到边缘为空位占优材料,而在毛坯的另一端从中心到边缘为填隙原子占优材料。纵向切割长成的毛坯并分析确定什么地方开始形成附聚填隙原子缺陷。
图8是毛坯在一系列氧沉淀热处理显露了缺陷分布型式后,从毛坯肩部的约635mm到约760mm区段处毛坯轴向截面的少数载流子寿命扫描图象。在晶体位置约680mm处,可以看见一条附聚填隙原子缺陷带28。这一位置对应临界的拉晶速度v*(680mm)=0.33mm/分。在这一点,轴对称区域6(填隙原子占优但无附聚填隙原子缺陷的区域)的宽度达到最大值;空位占优区8的宽度,Rv*(680)大约为35mm,而轴对称区的宽度RI *(680)为约65mm。
然后在稳定的拉晶速度下生长一系列的四个单晶硅毛坯,这一速度稍大于和稍小于第一个200mm毛坯中得到轴对称区最大宽度时的拉晶速度。图9显示了四个晶体拉晶速度与各自晶体长度的函数关系,分别标为1-4。然后分析这四个晶体,确定附聚填隙原子缺陷首先出现或消失的轴向位置(及对应的拉晶速度)。这四个经验确定的点(标为“*”)显示在图9。在这些点之间内插和外延形成曲线,在图9中标为v*(Z)。这条曲线在一次近似上代表200mm晶体的拉晶速度与拉晶炉中轴对称区域达最大宽度时长度的函数关系。
以其他拉晶速度生长的另外晶体和对这些晶体的进一步分析将进一步改善了v*(Z)的经验定义。
实施例2
减小Go(r)的径向变化
图10和图11说明通过降低熔体/固体界面处轴向温度梯度Go(r)的径向变化可以获得质量改进。空位和填隙原子的起始浓度(离熔体/固体界面约1cm处)用不同的Go(r)对两种情况进行计算:(1)Go(r)=2.65+5×10-4r2(k/mm)和(2)Go(r)=2.65+5×10-5r2(k/mm)。对每种情况拉晶速度进行调整以使富空位硅和富填隙原子硅之间的边界在半径3cm处。情况1和2所采用的拉晶速度分别为0.4mm/分和0.35mm/分。从图11可以清楚地看到晶体中富填隙原子部分的填隙原子的起始浓度随着起始轴向温度梯度的径向变化的减小而迅速降低。由于更容易避免因填隙原子过饱和形成填隙原子缺陷群,这就造成材料质量的改善。
实施例3
增加填隙原子的外扩散时间
图12和13说明了通过增加填隙原子外扩散的时间能改善质量。对两种情况的填隙原子浓度用晶体中不同的轴向温度分布dT/dz进行计算。在熔体/固体界面的轴向温度梯度对两种情况是相同的。因此填隙原子的起始浓度(离熔体/固体界面约1cm处)对两种情况是相同的。在这个实施例中,调整拉晶速度使整个晶体是富填隙原子的,两种情况的拉晶速度相同,为0.32mm/分。在情况2中填隙原子外扩散时间较长引起填隙原子浓度的全面减小。由于更容易避免因填隙原子过饱和而生成填隙原子缺陷群,引起了材料质量的改进。
实施例4
一个长700mm,直径150mm的晶体以不同的拉晶速度生长,拉晶速度从肩部的约1.2mm/分几乎线性变化到离肩部430mm处的约0.4mm/分,然后几乎线性地回至离肩700mm处的约0.65mm/分。在这一特定拉晶炉的这些条件下,在整个半径范围内从离晶体肩部约320mm到约525mm的晶体长度范围内是在富填隙原子的条件下生长。参看图14,在轴向位置约525mm,拉晶速度约0.47mm/分,晶体遍及整个直径都没有附聚的本征点缺陷群。换言之,晶体中有一小部分,其轴对称区宽度,即无附聚缺陷区域的宽度等于毛坯的半径。
实施例5
如实施例1所述,一系列单晶硅毛坯以变化的拉晶速度生长,然后分析确定其附聚填隙原子缺陷首先出现或消失的轴向位置(和相应的拉晶速度)。从这些点之间内插或外推得出拉晶速度对轴向位置图,形成一条曲线在一级近似上表示对一200mm晶体拉晶速度与拉晶炉中轴对称区达到最大宽度时的长度的函数关系。然后用其他的拉晶速度生长额外的晶体并进一步分析这些晶体以改进该经验测定的最佳拉晶速度分布。
利用该数据并采用这一最佳拉晶速度分布,生长长度约为1000mm,直径约为200mm的晶体。从所生长的晶体不同的轴向位置得到的切片,用本领域标准的氧沉淀法分析以便确定(i)是否形成附聚填隙原子缺陷(ii)测定V/I边界位置与切片半径的函数关系。用这一方法测定轴对称区域的存在以及该区域的宽度为晶体长度或位置的函数。
从距毛坯肩部约200mm到大约950mm的轴向位置得到的结果呈现在图15中。这些结果表明,可以测定单晶硅毛坯生长的拉晶速度分布,以使毛坯的等径部分含有一轴对称区域,其宽度从毛坯周边沿径向到中心轴测定,至少为等径部分半径长度的约40%。此外,这些结果表明这一轴对称区的长度,沿毛坯中心轴测定,大约是毛坯等径部分长度的约75%。
实施例6
长度约为1100mm直径约为150mm的单晶硅毛坯以渐减的拉晶速度生长。在毛坯等径部分的肩部,拉晶速度约为1mm/分,拉晶速度按指数递减至轴向距肩部约200mm处时为0.4mm/分。然后拉晶速度线性递减直至毛坯等径部分底端拉晶速度约为0.3mm/分。
在这特定的热区构型的工艺条件下,生成的毛坯包含一个区域,其轴对称区的宽度大约等于毛坯的半径。现参看图16a和16b,这是在一系列氧沉淀热处理后毛坯一部分轴向截面的少数载流子寿命扫描图象,图中呈现了毛坯轴向位置约100-250mm和约250-400mm的连续节段。从这些图中可以看到毛坯中轴向位置从肩部约170-290mm存在一个区域,在整个直径无附聚本征点缺陷。换言之,毛坯中存在一区域,其轴对称区,即基本无附聚填隙缺陷区域的宽度,大约等于毛坯的半径。
此外,在轴向位置约125mm至约170mm和从约290mm至400mm以上的区域中,存在没有附聚本征点缺陷的填隙原子占优材料的轴对称区,该区域围绕着也没有附聚本征点缺陷的空位占优材料的大体为圆柱状的核心。
最后,在轴向位置约100-125mm的区域,存在无附聚缺陷的填隙原子占优材料的轴对称区,它围绕着空位占优材料的大体为圆柱状的核心。在该空位占优材料中,有一个无附聚缺陷的轴对称区围绕着含附聚空位缺陷的核心。
实施例7
冷却速度和V/I边界位置
按照引上法,采用本领域通常技术设计的,影响硅在约1050℃以上滞留时间的不同热区构型生长了一系列单晶硅毛坯(150mm和200mm标称直径)。每一毛坯的拉晶速度分布沿着毛坯的长度变化,以便试图产生一个从附聚空位点缺陷区域到附聚填隙原子点缺陷区域的过渡。
一旦生长完成后,即沿着与生长方向平行的中心轴纵向切割毛坯,然后分成厚度各为约2mm的切片。然后采用前述的铜缀饰技术,将一批这种纵向切片加热以使其被铜沾染,加热条件要适当以使高浓度的铜填隙原子溶解。该加热处理后样品迅速冷却,在此其间铜杂质或者外扩散或者沉淀在有氧化物簇之处或附聚填隙原子缺陷的部位。在标准的显示缺陷轮廓的刻蚀后,用肉眼观测样品沉淀的杂质,那些没有这样沉淀杂质的区域则对应无附聚填隙原子缺陷的区域。
另一批纵向切片进行一系列的氧沉淀热处理,以便在测载流子寿命图前引起新的氧化物簇成核和生长。寿命图上对比的光带用于测定和测量每一毛坯在不同轴向位置熔体/固体瞬间界面的形状。如下面进一步讨论的,随后用熔体/固体界面形状的数据估算平均轴向温度梯度Go的绝对值和在径向变化。这一数据连同拉晶速度都用来估算v/Go的径向变化。
为了更准确地检测生长条件对所得单晶硅毛坯质量的影响,在迄今为止有效试验证据的基础上作了一些假设,据信是合理的。首先,为了简化热经历的处理根据冷却到附聚填隙原子缺陷产生的时间,假设约1050℃是出现硅自填隙原子附聚的合理近似值。这一温度与采用不同冷却速度的实验中观察到的附聚填隙原子缺陷密度的变化相符合。虽然如上面所说明的,是否出现附聚,填隙原子浓度也是一个因素,在温度高于约1050℃时,据信不会发生附聚,因为给定的引上生长工艺一般填隙原子的浓度范围下,假设在高于这个温度时系统不会变成填隙原子的临界过饱和是合理的。换言之,对于一般引上生长工艺中的填隙原子浓度,温度高于大约1050℃时,可合理假定系统不会变为临界过饱和,所以将不发生附聚。
关于生长条件对单晶硅质量的参数化影响所作的第二个假设是硅自填隙原子扩散性的温度依赖性可忽略不计。换言之,可假设自填隙原子在约1400℃-约1050℃之间的所有温度都以相同的速度扩散。应当了解,大约1050℃是附聚温度的合理近似值,这一假设的要点是自熔点起冷却曲线的细节无关紧要。扩散距离仅取决于从熔点冷却到约1050℃所耗的全部时间。
对于特定毛坯,使用每一种热区设计的轴向温度分布数据和具体毛坯实际拉速分布,就可计算从大约1400℃到约1050℃总的冷却时间。应当注意的是每一热区温度变化的速率要合理地均匀一致。这种均匀性意味着在选择附聚填隙缺陷成核温度亦即大约1050℃的任何误差将只会可争辩地导致计算冷却时间的比例误差。
为了确定毛坯空位占优区的径向范围(R空位),或者轴对称区的宽度,进一步假定空位占优核心的半径,如寿命图所测定,相当于v/Go=v/Go临界的凝固点位置。换言之,一般假设轴对称区的宽度是基于冷却到室温后V/I边界的位置。指出这一点是因为如上文所述,在毛坯冷却时,可能发生空位和硅自填隙原子的重组。当发生重组时,V/I边界的实际位置向内移向毛坯的中轴。这里提及的正是这一最终位置。
为了简化Go亦即凝固时晶体的平均轴向温度梯度的计算,假设熔体/固体界面形状为熔点等温线。晶体表面温度用有限元模型(FEA)技术和热区设计的具体条件来计算。晶体内的整个温度场和由此而来的Go可采用适当的边界条件通过解拉普拉斯(Laplace)方程而导出,即沿熔体/固体界面的熔点和沿晶体中轴的表面温度的FEA结果。从一个制备的毛坯之一在各种轴向位置得到的和评估结果显示在图17。
为了评价Go的径向变化对起始填隙原子浓度的影响,假设径向位置R’,亦即V/I边界和晶体表面之间一半的位置就是毛坯内从阱起硅自填隙原子所能到达的最远点,无论该阱在空位占优区还是在晶体表面。通过采用上述毛坯的生长速率和Go数据,在计算得到的R’位置处v/Go和V/I边界处v/Go(即临界v/Go值)之间的差就提供了起始填隙原子浓度的径向变化指标,及其对过剩填隙原子到达晶体表面阱处或空位占优区域之能力的影响。
对于这一组特定的数据,看来晶体的质量对v/G0径向变化没有系统的依赖性。如在图18中可以看出,在这个样品中毛坯轴向的依赖性最小。这一系列实验所涉及的生长条件表现出Go的径向变化处于很窄的范围。结果,这一数据组的范围太窄不能分辨质量(即存在或不存在附聚本征点缺陷带)对G0径向变化的明显依赖性。
如上所述,评估制备的每个毛坯样品在不同的轴向位置是否存在附聚填隙原子缺陷。对每一个检测的轴向位置,可得出样品的质量和轴对称区域宽度之间的相关性。参看图19,作出的曲线图比较了给定样品的质量和在特定轴向位置样品从凝固温度冷却到约1050℃的时间。正如预计的,该图显示了轴对称区宽度(即R晶体-R空位)对样品在这特定的温度范围内的冷却过程有强烈依赖关系。为了使轴对称区的宽度增加,所述趋势表明可根据需要加长扩散时间或减慢冷却速度。
基于该曲线图显示的数据,可以计算一最佳拟合线,它一般代表硅的质量从“好”(即无缺陷)向“坏”(即有缺陷)的过渡,是让给定直径毛坯在该特定温度范围内所用冷却时间的函数。轴对称区宽度和冷却
速度间的该一般关系可以用下面的方程式表示:
(R晶体-R过渡)2=Deff×t1050℃
其中R晶体是毛坯的半径
R过渡是在填隙原子占优材料中发生从无缺陷到有缺陷,或相反过渡的轴向位置的样品中轴对称区半径。
Deff是常数,约为9.3×10-4cm2-1,它代表填隙原子扩散系数的平均时间和温度。
t1050℃是样品给定的轴向位置从凝固温度冷却到大约1050℃所需要的时间。
再参照图19可以看到,对于给定直径的毛坯,可以估计冷却时间以便得到所要求直径的轴对称区。例如,对于一直径约为150mm的毛坯,如果在大约1410℃到约1050℃间的温度范围,毛坯的某一特定部分冷却大约10到约15小时,就可以获得一个宽度约等于毛坯半径的特定轴对称区。同样,对于一直径约为200mm的毛坯,如果在这一温度范围,毛坯的特定部分冷却大约25到约35小时,就可以获得一个宽度约等于毛坯半径的特定轴对称区。如果进一步外推该规律,冷却时间就需要大约65到约75小时,以便获得轴对称区宽度等于直径为大约300mm的毛坯的半径。在这一点上要注意的是随着毛坯直径的增加,由于填隙原子扩散到达毛坯表面阱或空位核心处的距离增加,就需要额外的冷却时间。
现参看图20,21,22和23,可以观察到对各种毛坯增加冷却时间的影响。每张图表现了标称直径为200mm的毛坯的一部分,从凝固温度到1050℃的冷却时间从图20到图23逐渐增加。
参照图20,显示了毛坯轴向位置从离肩部约235mm到约350mm的部分。在轴向位置约255mm处,无附聚填隙原子缺陷轴对称区域宽度达到最大,大约为毛坯半径的45%。在这一位置之外,出现了从没有这种缺陷区域向有这种缺陷区域的过渡。
现参照图21,显示了毛坯轴向位置从离肩部约305mm到约460mm的部分,在轴向位置约360mm处,无附聚填隙原子缺陷轴对称区域宽度达到最大,大约为毛坯半径的65%。在这一位置之外,开始形成缺陷。
参照图22,显示了毛坯轴向位置从离肩部约140mm到约275mm的部分,在轴向位置约210mm处,轴对称区域宽度大约等于毛坯半径;即在这一范围内的毛坯的一小部分没有附聚本征点缺陷。
现参照图23,显示了毛坯轴向位置从离肩部约600mm到约730mm的部分,在轴向位置从大约640mm至约665mm处,轴对称区域宽度大约等于毛坯半径。此外,毛坯轴对称区宽度约等于毛坯半径的节段的长度比图22中毛坯的有关部分大。
因此,结合起来看,图20,21,22和23说明了冷却到1050℃的时间对无缺陷轴对称区宽度和长度的影响。一般来说,由于晶体拉制速度的连续减小,导致了过高的起始填隙原子浓度不能在那部分晶体冷却时间内降低,因此形成了有附聚填隙原子缺陷的区域。轴对称区的长度较大意味着生长这种无缺陷材料有较大的拉晶速度范围(即起始填隙原子浓度)。增加冷却时间允许较高的起始填隙原子浓度,由于有足够的时间进行径向扩散,以便将所述浓度抑制到低于填隙原子缺陷附聚的临界浓度。换言之,对于较长的冷却时间,稍低的拉晶速度(因而较高的起始填隙原子浓度)仍将导致最大轴对称区6。所以,对于最大轴对称区域直径所要求条件而言,较长的冷却时间导致允许拉速的变化加大,并放宽了对工艺控制的限制。结果,就更容易在大长度的毛坯中形成轴对称区域。
再参看图23,在晶体轴向位置从肩部大约665mm到大于730mm,有一个无附聚缺陷的空位占优材料区,它的宽度等于毛坯的半径。
正如从上面的数据看到的,通过控制冷却速度,通过使填隙原子有更多的时间扩散到湮灭它们的区域,就能抑制自填隙原子的浓度。结果,在相当大的单晶硅毛坯部分能防止生成附聚填隙原子缺陷。
综上所述,可以看出已实现本发明的多个目的。
在上述组成和方法中能作各种改变而并不超出本发明范围,显然,上文详述内含全部内容的解释皆为说明起见,绝非限制。

Claims (24)

1.一种单晶硅晶片,具有中轴;一般垂直于中轴的前侧面和背侧面;环状边缘;和从晶片的中轴伸展到环状边缘的半径,该晶片包括第一轴对称区域,该区域内空位是占优势的本征点缺陷并且基本没有附聚的空位类本征点缺陷,其中第一轴对称区域包括中轴或有至少大约15mm的宽度。
2.根据权利要求1的晶片,其中晶片包括第二轴对称区域,该区域中硅自填隙原子是占优势的本征点缺陷并且基本没有附聚的硅自填隙原子本征点缺陷。
3.根据权利要求1的晶片,其中第一轴对称区域的宽度是所述半径的至少大约15%。
4.根据权利要求3的晶片,其中晶片包括第二轴对称区域,该区域中硅自填隙原子是占优势的本征点缺陷并且基本没有附聚的硅自填隙原子本征点缺陷。
5.根据权利要求1的晶片,其中第一轴对称区域的宽度是所述半径的至少大约25%。
6.根据权利要求5的晶片,其中晶片包括第二轴对称区域,该区域中硅自填隙原子是占优势的本征点缺陷并且基本没有附聚的硅自填隙原子本征点缺陷。
7.根据权利要求1的晶片,其中第一轴对称区域的宽度是所述半径的至少大约50%。
8.根据权利要求7的晶片,其中晶片包括第二轴对称区域,该区域中硅自填隙原子是占优势的本征点缺陷并且基本没有附聚的硅自填隙原子本征点缺陷。
9.根据权利要求1的晶片,其中第一轴对称区域包括中轴。
10.根据权利要求9的晶片,其中晶片包括第二轴对称区域,该区域中硅自填隙原子是占优势的本征点缺陷并且基本没有附聚的硅自填隙原子本征点缺陷。
11.根据权利要求1的晶片,其中晶片的氧含量低于约13PPMA。
12.根据权利要求1的晶片,其中晶片的氧含量低于约11PPMA。
13.根据权利要求1的晶片,其中晶片没有氧沉淀形核中心。
14.一种单晶硅毛坯,它有中轴,籽晶锥,尾锥,和籽晶锥和尾锥之间有环状边缘和有从中轴到环状边缘的半径的等径部分,该单晶硅毛坯的特征在于毛坯生长及自凝固温度冷却后,该等径部分含有第一轴对称区域,该区域内空位是占优势的本征点缺陷并且基本没有附聚的本征点缺陷,其中第一轴对称区域包括中轴或有至少大约15mm的宽度并且有一长度,沿中轴测量时该长度是毛坯等径部分长度的至少大约20%。
15.根据权利要求14的单晶硅毛坯,其中毛坯包括与所述第一轴对称区域同轴的第二轴对称区域,该第二轴对称区域中硅自填隙原子是占优势的本征点缺陷并且基本没有附聚的硅自填隙原子本征点缺陷。
16.根据权利要求14的单晶硅毛坯,其中轴对称区域的长度是毛坯等径部分长度的至少40%。
17.根据权利要求16的单晶硅毛坯,其中毛坯包括与所述第一轴对称区域同轴的第二轴对称区域,该第二轴对称区域中硅自填隙原子是占优势的本征点缺陷并且基本没有附聚的硅自填隙原子本征点缺陷。
18.根据权利要求16的单晶硅毛坯,其中第一轴对称区域的宽度是所述半径的至少大约15%。
19.根据权利要求16的单晶硅毛坯,其中第一轴对称区域的宽度是所述半径的至少大约25%。
20.根据权利要求16的单晶硅毛坯,其中第一轴对称区域的长度是毛坯等径部分长度的至少60%。
21.一种单晶硅毛坯的生长方法,其中该毛坯包括中轴,籽晶锥,尾锥,和籽晶锥和尾锥之间有环状边缘和有从中轴到环状边缘的半径的等径部分,毛坯按照引上法自硅熔体中生长,然后从凝固温度冷却,该方法包括在晶体等径部分的生长期间在从凝固温度到不低于大约1325℃的温度范围内,控制生长速度v和平均轴向温度梯度G0,以便造成第一轴对称节段的形成,经自凝固温度起毛坯冷却后,该节段中空位是占优势的本征点缺陷并且基本没有附聚的本征点缺陷,其中第一轴对称区域有至少大约15mm的宽度或包含中轴。
22.根据权利要求21的方法,其中第一轴对称区域的长度是毛坯等径部分长度的至少40%。
23.根据权利要求22的方法,其中第一轴对称区域的长度是毛坯等径部分长度的至少60%。
24.根据权利要求21的方法,其中第一轴对称区域的宽度是毛坯等径部分半径之长的至少60%。
CNB2006101392693A 1997-04-09 1998-04-09 缺陷密度低,空位占优势的硅 Expired - Fee Related CN100547122C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4184597P 1997-04-09 1997-04-09
US60/041,845 1997-04-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB98805003XA Division CN1280454C (zh) 1997-04-09 1998-04-09 缺陷密度低,空位占优势的硅

Publications (2)

Publication Number Publication Date
CN1936113A true CN1936113A (zh) 2007-03-28
CN100547122C CN100547122C (zh) 2009-10-07

Family

ID=21918645

Family Applications (7)

Application Number Title Priority Date Filing Date
CN200610058336A Expired - Fee Related CN100595351C (zh) 1997-04-09 1998-04-09 低缺陷密度、自间隙原子为主的硅
CNB988052717A Expired - Fee Related CN1253610C (zh) 1997-04-09 1998-04-09 低缺陷密度、自间隙原子受控制的硅
CN2007100891203A Expired - Fee Related CN101070621B (zh) 1997-04-09 1998-04-09 低缺陷密度、理想氧沉淀的硅
CN2006101392689A Expired - Fee Related CN1936112B (zh) 1997-04-09 1998-04-09 低缺陷浓度的硅
CNB988069040A Expired - Fee Related CN1280455C (zh) 1997-04-09 1998-04-09 低缺陷浓度的硅
CNB2006101392693A Expired - Fee Related CN100547122C (zh) 1997-04-09 1998-04-09 缺陷密度低,空位占优势的硅
CNB98805003XA Expired - Fee Related CN1280454C (zh) 1997-04-09 1998-04-09 缺陷密度低,空位占优势的硅

Family Applications Before (5)

Application Number Title Priority Date Filing Date
CN200610058336A Expired - Fee Related CN100595351C (zh) 1997-04-09 1998-04-09 低缺陷密度、自间隙原子为主的硅
CNB988052717A Expired - Fee Related CN1253610C (zh) 1997-04-09 1998-04-09 低缺陷密度、自间隙原子受控制的硅
CN2007100891203A Expired - Fee Related CN101070621B (zh) 1997-04-09 1998-04-09 低缺陷密度、理想氧沉淀的硅
CN2006101392689A Expired - Fee Related CN1936112B (zh) 1997-04-09 1998-04-09 低缺陷浓度的硅
CNB988069040A Expired - Fee Related CN1280455C (zh) 1997-04-09 1998-04-09 低缺陷浓度的硅

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB98805003XA Expired - Fee Related CN1280454C (zh) 1997-04-09 1998-04-09 缺陷密度低,空位占优势的硅

Country Status (10)

Country Link
US (11) US6254672B1 (zh)
EP (7) EP1273684B1 (zh)
JP (9) JP3544676B2 (zh)
KR (6) KR20060002028A (zh)
CN (7) CN100595351C (zh)
DE (7) DE69840690D1 (zh)
MY (6) MY127584A (zh)
SG (3) SG165151A1 (zh)
TW (3) TW494146B (zh)
WO (3) WO1998045510A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114599972A (zh) * 2020-07-21 2022-06-07 瓦克化学股份公司 用于测定硅中痕量金属的方法

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP0973962B1 (en) 1997-04-09 2002-07-03 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
JP3544676B2 (ja) 1997-04-09 2004-07-21 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンインゴットの製造方法
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
KR100395181B1 (ko) * 1997-08-26 2003-08-21 미츠비시 스미토모 실리콘 주식회사 고품질 실리콘 단결정 및 그 제조방법
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP3955375B2 (ja) * 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP3943717B2 (ja) 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
WO2000000674A2 (en) 1998-06-26 2000-01-06 Memc Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
DE69941196D1 (de) 1998-09-02 2009-09-10 Memc Electronic Materials Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung
WO2000013211A2 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
EP1110240B1 (en) 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
KR100622884B1 (ko) * 1998-10-14 2006-09-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 열적으로 어닐링된 저결함 밀도 단결정 실리콘
WO2000022197A1 (en) 1998-10-14 2000-04-20 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
KR20010083771A (ko) * 1998-12-28 2001-09-01 와다 다다시 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼
JP3601340B2 (ja) * 1999-02-01 2004-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板
US6458202B1 (en) 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
EP1222324B1 (en) * 1999-09-23 2004-05-06 MEMC Electronic Materials, Inc. Czochralski process for growing single crystal silicon by controlling the cooling rate
US6391662B1 (en) * 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
US6635587B1 (en) * 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
EP2259299A1 (en) * 1999-10-14 2010-12-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer, and SOI wafer
JP2001118801A (ja) * 1999-10-18 2001-04-27 Mitsubishi Materials Silicon Corp エピタキシャルウェーハ用基板およびこれを用いた半導体装置
US6893499B2 (en) * 2000-06-30 2005-05-17 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and method for manufacturing the same
KR100374703B1 (ko) * 2000-09-04 2003-03-04 주식회사 실트론 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
WO2002024986A2 (en) * 2000-09-19 2002-03-28 Memc Electronic Materials, Inc. Nitrogen-doped silicon substantially free of oxidation induced stacking faults
EP1669478B1 (en) * 2000-09-19 2010-03-17 MEMC Electronic Materials, Inc. Nitrogen-doped silicon substantially free of oxidation induced stacking faults
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
KR20020024368A (ko) * 2000-09-25 2002-03-30 가와이 겐이찌 실리콘 웨이퍼
DE10066106B4 (de) * 2000-09-25 2008-11-27 Mitsubishi Materials Silicon Corp. Verfahren zur Wärmebehandlung eines Siliciumwafers
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
KR100687664B1 (ko) * 2000-11-03 2007-02-28 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저 결함 밀도 실리콘 제조 방법
US6689209B2 (en) * 2000-11-03 2004-02-10 Memc Electronic Materials, Inc. Process for preparing low defect density silicon using high growth rates
US6858307B2 (en) * 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US8529695B2 (en) 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
US20040055527A1 (en) * 2000-11-30 2004-03-25 Makoto Kojima Process for controlling thermal history of vacancy-dominated, single crystal silicon
WO2002044446A2 (en) * 2000-11-30 2002-06-06 Memc Electronic Materials, Inc. Process for controlling thermal history of vacancy-dominated, single crystal silicon
US7008874B2 (en) * 2000-12-19 2006-03-07 Memc Electronics Materials, Inc. Process for reclaiming semiconductor wafers and reclaimed wafers
JP3624827B2 (ja) 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults
KR100708788B1 (ko) 2001-01-02 2007-04-19 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 향상된 게이트 산화물 완전도를 가지는 단결정 실리콘을준비하는 공정
EP2295619B1 (en) * 2001-01-26 2014-04-23 MEMC Electronic Materials, Inc. Process for producing Low Defect Density Silicon Having a Vacancy-Dominated Core Substantially Free of Oxidation Induced Stacking Faults
US6743495B2 (en) 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US6649883B2 (en) * 2001-04-12 2003-11-18 Memc Electronic Materials, Inc. Method of calibrating a semiconductor wafer drying apparatus
TW550681B (en) * 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
EP1710830A3 (en) * 2001-06-22 2007-11-28 MEMC Electronic Materials, Inc. Silicon on insulator structure having intrinsic gettering
WO2003016598A1 (en) * 2001-08-15 2003-02-27 Memc Electronic Materials, Inc. Controlled crown growth process for czochralski single crystal silicon
WO2003021011A1 (en) * 2001-08-29 2003-03-13 Memc Electronic Materials, Inc. Process for eliminating neck dislocations during czochralski crystal growth
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6866713B2 (en) * 2001-10-26 2005-03-15 Memc Electronic Materials, Inc. Seed crystals for pulling single crystal silicon
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
EP2077346B1 (en) * 2002-10-18 2012-09-26 Sumco Corporation Method for measuring point defect distribution of silicon single crystal lingot
WO2004044276A1 (en) * 2002-11-12 2004-05-27 Memc Electronic Materials, Inc. A crystal puller and method for growing a monocrystalline ingot
EP1560951B1 (en) * 2002-11-12 2010-10-27 MEMC Electronic Materials, Inc. Process for preparing single crystal silicon using crucible rotation to control temperature gradient
JP4382438B2 (ja) * 2002-11-14 2009-12-16 株式会社東芝 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
US6916324B2 (en) * 2003-02-04 2005-07-12 Zimmer Technology, Inc. Provisional orthopedic prosthesis for partially resected bone
KR100743821B1 (ko) * 2003-02-25 2007-07-30 가부시키가이샤 섬코 실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 soi 기판 제조 방법
JP4151474B2 (ja) * 2003-05-13 2008-09-17 信越半導体株式会社 単結晶の製造方法及び単結晶
US7559326B2 (en) * 2003-06-18 2009-07-14 Resmed Limited Vent and/or diverter assembly for use in breathing apparatus
JP2005015313A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
KR100531552B1 (ko) 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
US7074271B2 (en) * 2004-02-23 2006-07-11 Sumitomo Mitsubishi Silicon Corporation Method of identifying defect distribution in silicon single crystal ingot
US7416603B2 (en) * 2004-10-19 2008-08-26 Siltron Inc. High quality single crystal and method of growing the same
KR100709798B1 (ko) * 2004-10-19 2007-04-23 주식회사 실트론 고품질 단결정 성장 방법
KR100788018B1 (ko) 2004-11-29 2007-12-21 주식회사 실트론 실리콘 단결정 잉곳 및 그로부터 제조된 실리콘 웨이퍼
GB0424505D0 (en) * 2004-11-05 2004-12-08 Gr Advanced Materials Ltd Emulsion ink
US7371283B2 (en) * 2004-11-23 2008-05-13 Siltron Inc. Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby
KR100714215B1 (ko) 2004-11-23 2007-05-02 주식회사 실트론 고품질 실리콘 단결정 잉곳 및 그로부터 제조된 고 품질 실리콘 웨이퍼
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
KR100840751B1 (ko) * 2005-07-26 2008-06-24 주식회사 실트론 고품질 실리콘 단결정 잉곳 제조 방법, 성장 장치 및그로부터 제조된 잉곳 , 웨이퍼
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Sumco シリコンウェーハの表面欠陥評価方法
KR100831044B1 (ko) * 2005-09-21 2008-05-21 주식회사 실트론 고품질 실리콘 단결정 잉곳의 성장장치, 그 장치를 이용한성장방법
US7633307B2 (en) * 2005-12-16 2009-12-15 Freescale Semiconductor, Inc. Method for determining temperature profile in semiconductor manufacturing test
US7427325B2 (en) 2005-12-30 2008-09-23 Siltron, Inc. Method for producing high quality silicon single crystal ingot and silicon single crystal wafer made thereby
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5138678B2 (ja) * 2006-05-19 2013-02-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド Cz成長中のシリコン単結晶側表面から誘起される凝集点欠陥および酸素クラスターの形成制御
DE102006034786B4 (de) 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
US7560355B2 (en) * 2006-10-24 2009-07-14 Vishay General Semiconductor Llc Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
JP2009292662A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶育成における肩形成方法
JP2009292663A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶の育成方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
IL204034A (en) * 2009-02-24 2015-05-31 Schott Ag Photovoltaic device with central optics
KR101275418B1 (ko) * 2010-03-16 2013-06-14 주식회사 엘지실트론 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼
CN101824649A (zh) * 2010-04-30 2010-09-08 中山大学 自动化光电晶体炉的生长前阶段控制方法
JP2012166979A (ja) * 2011-02-14 2012-09-06 Sumco Corp 多結晶シリコンの電磁鋳造方法および電磁鋳造装置
JP5733245B2 (ja) 2012-03-16 2015-06-10 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN102978688B (zh) * 2012-11-16 2015-07-08 晶科能源有限公司 一种直拉单晶法的冷却工艺
FR3005967B1 (fr) * 2013-05-27 2017-06-02 Commissariat Energie Atomique Procede de fabrication d'un lingot de silicium dote de joints de grains symetriques
FR3005966B1 (fr) * 2013-05-27 2016-12-30 Commissariat Energie Atomique Procede de fabrication d'un lingot de silicium par reprise sur germes en four de solidification dirigee
US9634098B2 (en) 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US20150243494A1 (en) * 2014-02-25 2015-08-27 Texas Instruments Incorporated Mechanically robust silicon substrate having group iiia-n epitaxial layer thereon
KR102175689B1 (ko) 2014-07-31 2020-11-09 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
DE102015224983B4 (de) 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102015226399A1 (de) 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
CN109346433B (zh) 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底
KR20210150510A (ko) 2019-04-11 2021-12-10 글로벌웨이퍼스 씨오., 엘티디. 말기 본체 길이에서 감소된 왜곡을 갖는 잉곳을 준비하기 위한 프로세스
EP3956499B1 (en) 2019-04-18 2023-11-29 GlobalWafers Co., Ltd. Methods for growing a single crystal silicon ingot using continuous czochralski method
CN115341264A (zh) 2019-09-13 2022-11-15 环球晶圆股份有限公司 使用连续柴可斯基方法生长氮掺杂单晶硅锭的方法以及通过此方法生长的单晶硅锭
EP3929334A1 (de) 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben
FI3940124T3 (fi) 2020-07-14 2024-04-03 Siltronic Ag Kidekappale yksikiteisestä piistä
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
CN113138195A (zh) * 2021-04-16 2021-07-20 上海新昇半导体科技有限公司 晶体缺陷的监控方法及晶棒生长方法
CN113703411B (zh) * 2021-08-31 2022-08-30 亚洲硅业(青海)股份有限公司 多晶硅生长过程监测系统、方法及多晶硅生产系统
WO2023125206A1 (zh) * 2021-12-27 2023-07-06 中环领先半导体材料有限公司 单晶体的制备方法及硅晶体
CN115233296A (zh) * 2022-07-25 2022-10-25 北京麦竹吉科技有限公司 一种加热器、拉晶炉和消除大直径单晶硅自我间隙缺陷的方法
EP4321656A1 (de) 2022-08-09 2024-02-14 Siltronic AG Verfahren zum herstellen eines monokristallinen kristalls aus silizium

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US622164A (en) * 1899-03-28 Carl august pfenning
US548735A (en) * 1895-10-29 Pile carpet
GB1456050A (en) * 1974-05-13 1976-11-17 British Aluminium Co Ltd Production of metallic articles
US3997368A (en) 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
US4350560A (en) * 1981-08-07 1982-09-21 Ferrofluidics Corporation Apparatus for and method of handling crystals from crystal-growing furnaces
US4473795A (en) * 1983-02-23 1984-09-25 International Business Machines Corporation System for resist defect measurement
JPS59190300A (ja) 1983-04-08 1984-10-29 Hitachi Ltd 半導体製造方法および装置
JPS62105998A (ja) * 1985-10-31 1987-05-16 Sony Corp シリコン基板の製法
CN86104069A (zh) * 1986-06-09 1987-02-11 电子工业部第四十四研究所 硅的多重吸杂技术及多重吸杂硅片
JPS63215041A (ja) 1987-03-04 1988-09-07 Toshiba Corp 結晶欠陥評価用エツチング液
US5264189A (en) 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
US4981549A (en) 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
JPH02137524A (ja) 1988-11-18 1990-05-25 Matsushita Electric Ind Co Ltd 電子チューナ
JPH02180789A (ja) 1989-01-05 1990-07-13 Kawasaki Steel Corp Si単結晶の製造方法
JPH0633235B2 (ja) 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JPH0633236B2 (ja) 1989-09-04 1994-05-02 新日本製鐵株式会社 シリコン単結晶の熱処理方法および装置ならびに製造装置
JPH0729878B2 (ja) 1990-06-07 1995-04-05 三菱マテリアル株式会社 シリコンウエーハ
JPH04108682A (ja) 1990-08-30 1992-04-09 Fuji Electric Co Ltd 化合物半導体単結晶製造装置および製造方法
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JPH08760B2 (ja) 1991-03-14 1996-01-10 信越半導体株式会社 シリコンウェーハの品質検査方法
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
JP3016897B2 (ja) * 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR950703079A (ko) * 1993-01-06 1995-08-23 다나까 미노루 반도체단결정의 결정품질을 예측하는 방법 및 그 장치(method of predicting crystal quality of semiconductor single crystal and apparatus thereof)
JPH0741383A (ja) 1993-07-29 1995-02-10 Nippon Steel Corp 半導体単結晶およびその製造方法
JPH07158458A (ja) 1993-12-10 1995-06-20 Mitsubishi Motors Corp 多気筒内燃エンジンの吸気制御装置
DE4414947C2 (de) * 1993-12-16 1998-12-17 Wacker Siltronic Halbleitermat Verfahren zum Ziehen eines Einkristalls aus Silicium
IT1280041B1 (it) * 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
JP3276500B2 (ja) 1994-01-14 2002-04-22 ワッカー・エヌエスシーイー株式会社 シリコンウェーハとその製造方法
US5474020A (en) 1994-05-06 1995-12-12 Texas Instruments Incorporated Oxygen precipitation control in czochralski-grown silicon cyrstals
JP3552278B2 (ja) * 1994-06-30 2004-08-11 三菱住友シリコン株式会社 シリコン単結晶の製造方法
KR960005669A (ko) 1994-07-21 1996-02-23 이헌조 흑백브라운관의 형광막 형성방법 및 장치
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5966282A (en) * 1994-12-20 1999-10-12 A. C. Data Systems, Inc. Power surge protection assembly
JPH08208374A (ja) 1995-01-25 1996-08-13 Nippon Steel Corp シリコン単結晶およびその製造方法
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP2826589B2 (ja) * 1995-03-30 1998-11-18 住友シチックス株式会社 単結晶シリコン育成方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3006669B2 (ja) 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
JP4020987B2 (ja) * 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
US5958133A (en) * 1996-01-29 1999-09-28 General Signal Corporation Material handling system for growing high-purity crystals
JP3417515B2 (ja) 1996-03-22 2003-06-16 信越半導体株式会社 シリコン単結晶基板の結晶欠陥評価方法
DE19613282A1 (de) * 1996-04-03 1997-10-09 Leybold Ag Vorrichtung zum Ziehen von Einkristallen
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
KR100237829B1 (ko) 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
US6045610A (en) 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
SG64470A1 (en) * 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19711922A1 (de) 1997-03-21 1998-09-24 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zum Ziehen eines Einkristalls
EP0973962B1 (en) 1997-04-09 2002-07-03 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JP3544676B2 (ja) * 1997-04-09 2004-07-21 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンインゴットの製造方法
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US5942032A (en) 1997-08-01 1999-08-24 Memc Electronic Materials, Inc. Heat shield assembly and method of growing vacancy rich single crystal silicon
US5922127A (en) 1997-09-30 1999-07-13 Memc Electronic Materials, Inc. Heat shield for crystal puller
JP3919308B2 (ja) 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6245430B1 (en) * 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JP3634133B2 (ja) 1997-12-17 2005-03-30 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4147599B2 (ja) 1997-12-26 2008-09-10 株式会社Sumco シリコン単結晶及びその製造方法
JP3627498B2 (ja) 1998-01-19 2005-03-09 信越半導体株式会社 シリコン単結晶の製造方法
JP3955375B2 (ja) 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6093913A (en) 1998-06-05 2000-07-25 Memc Electronic Materials, Inc Electrical heater for crystal growth apparatus with upper sections producing increased heating power compared to lower sections
WO2000013211A2 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
WO2000022197A1 (en) * 1998-10-14 2000-04-20 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
KR100622884B1 (ko) * 1998-10-14 2006-09-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 열적으로 어닐링된 저결함 밀도 단결정 실리콘
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114599972A (zh) * 2020-07-21 2022-06-07 瓦克化学股份公司 用于测定硅中痕量金属的方法
CN114599972B (zh) * 2020-07-21 2024-03-08 瓦克化学股份公司 用于测定硅中痕量金属的方法

Also Published As

Publication number Publication date
JP2001518874A (ja) 2001-10-16
EP1209259B1 (en) 2009-03-25
MY120036A (en) 2005-08-30
EP1209259A2 (en) 2002-05-29
EP0972094A1 (en) 2000-01-19
JP4291559B2 (ja) 2009-07-08
DE69831618T2 (de) 2006-06-29
CN100547122C (zh) 2009-10-07
JP2003192492A (ja) 2003-07-09
JP4299523B2 (ja) 2009-07-22
US20020139294A1 (en) 2002-10-03
EP1273684B1 (en) 2005-09-14
DE69840690D1 (de) 2009-05-07
US6409827B2 (en) 2002-06-25
DE69807676D1 (de) 2002-10-10
MY132874A (en) 2007-10-31
DE69807676T2 (de) 2003-04-24
JP4274973B2 (ja) 2009-06-10
CN1936112A (zh) 2007-03-28
DE69824647D1 (de) 2004-07-22
MY127594A (en) 2006-12-29
MY127584A (en) 2006-12-29
DE69824647T2 (de) 2005-06-09
CN1280455C (zh) 2006-10-18
EP1209259A3 (en) 2003-08-20
EP1209258B1 (en) 2004-06-16
US20040089224A1 (en) 2004-05-13
US6632278B2 (en) 2003-10-14
JP3449731B2 (ja) 2003-09-22
EP0973964A1 (en) 2000-01-26
EP0973963A1 (en) 2000-01-26
US6605150B2 (en) 2003-08-12
DE69806137T2 (de) 2002-11-21
DE69813041T2 (de) 2004-01-15
US6254672B1 (en) 2001-07-03
KR20010006229A (ko) 2001-01-26
KR100508048B1 (ko) 2005-08-17
US6638357B2 (en) 2003-10-28
CN101070621A (zh) 2007-11-14
US20020170485A1 (en) 2002-11-21
JP3782387B2 (ja) 2006-06-07
JP3544676B2 (ja) 2004-07-21
DE69801903D1 (de) 2001-11-08
EP1273684A3 (en) 2003-11-26
EP0973964B1 (en) 2002-09-04
US20010020437A1 (en) 2001-09-13
WO1998045509A1 (en) 1998-10-15
EP0972094B1 (en) 2001-10-04
EP1209258A3 (en) 2002-08-28
CN101070621B (zh) 2012-09-05
JP2003192493A (ja) 2003-07-09
US5919302A (en) 1999-07-06
JP3449730B2 (ja) 2003-09-22
JP4477569B2 (ja) 2010-06-09
KR20040065306A (ko) 2004-07-21
CN1255169A (zh) 2000-05-31
DE69801903T2 (de) 2002-03-28
SG165151A1 (en) 2010-10-28
US20020007779A1 (en) 2002-01-24
CN100595351C (zh) 2010-03-24
US20010025597A1 (en) 2001-10-04
JP4313356B2 (ja) 2009-08-12
EP1209258A2 (en) 2002-05-29
JP2006062960A (ja) 2006-03-09
KR20010006182A (ko) 2001-01-26
CN1936112B (zh) 2011-05-11
TW494146B (en) 2002-07-11
JP2006056779A (ja) 2006-03-02
SG105509A1 (en) 2004-08-27
EP1118697B1 (en) 2003-04-02
JP2000513696A (ja) 2000-10-17
KR20060002028A (ko) 2006-01-06
JP2003192490A (ja) 2003-07-09
SG105510A1 (en) 2004-08-27
DE69831618D1 (de) 2005-10-20
DE69813041D1 (de) 2003-05-08
KR20010006227A (ko) 2001-01-26
US6287380B1 (en) 2001-09-11
DE69806137D1 (de) 2002-07-25
KR20050049561A (ko) 2005-05-25
EP1118697A2 (en) 2001-07-25
CN1854353A (zh) 2006-11-01
TW577939B (en) 2004-03-01
WO1998045508A1 (en) 1998-10-15
US6409826B2 (en) 2002-06-25
JP2001500468A (ja) 2001-01-16
MY120441A (en) 2005-10-31
US20040070012A1 (en) 2004-04-15
CN1261928A (zh) 2000-08-02
CN1257556A (zh) 2000-06-21
EP1273684A2 (en) 2003-01-08
US20050205000A1 (en) 2005-09-22
EP0973963B1 (en) 2002-06-19
CN1253610C (zh) 2006-04-26
TWI257962B (en) 2006-07-11
CN1280454C (zh) 2006-10-18
EP1118697A3 (en) 2001-09-05
JP2004155655A (ja) 2004-06-03
MY127383A (en) 2006-11-30
WO1998045510A1 (en) 1998-10-15

Similar Documents

Publication Publication Date Title
CN100547122C (zh) 缺陷密度低,空位占优势的硅
KR100622884B1 (ko) 열적으로 어닐링된 저결함 밀도 단결정 실리콘
US9650725B2 (en) Method for manufacturing a defect-controlled low-oxygen concentration silicon single crystal wafer
US20050238905A1 (en) Vacancy-dominated, defect-free silicon
JP2003515516A (ja) 結晶成長導入欠陥を実質的に有さないエピタキシャルシリコンウエハ
USRE39173E1 (en) Silicon single crystal wafer
KR100687664B1 (ko) 저 결함 밀도 실리콘 제조 방법
CN1478156A (zh) 用于控制空位为主的单晶硅热过程的方法
KR20010042959A (ko) 공정 조건에서의 가변성을 허용하는 결함 없는 실리콘결정의 제조 공정

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091007

Termination date: 20140409