CN1938901A - 半导体器件 - Google Patents

Abstract

本发明的一个目的在于提供一种增加天线的增益并且增强集成电路的机械强度而没有抑制电路规模的ID芯片。由本发明的ID芯片为代表的半导体器件包括利用由薄半导体膜形成的半导体元件的集成电路和连接至该集成电路的天线。天线和集成电路形成在基板上，并且将包括于天线中的导线或导电膜分成两层并形成，以便夹住提供有集成电路的基板。

Description

半导体器件

技术领域

本发明涉及一种能够无线通信的半导体器件。

背景技术

半导体器件诸如可以发射和接收数据例如无线识别信息的ID芯片已开始实际用在各个领域中，并且预期作为一种新模式的通信信息终端的这种半导体器件的市场将进一步发展。ID芯片还称为无线标签、RFID(射频识别)标签或IC标签，并且目前开始实际使用具有由使用半导体基板形成的集成电路和天线的类型。

形成ID芯片有两种情况，一种是随后连接分别形成的集成电路和天线，而另一种是形成集成电路和天线以便分布在一个基板上。

对于通过连接首先分别形成的集成电路和天线形成的ID芯片，在集成电路和天线的连接部分容易造成缺陷，由此难以增加工艺产量。而且，取决于其使用，期望ID芯片贴附到柔性材料如纸或塑料。因此，在一些情况下，即使集成电路顺利地连接至天线上，应力也被施加到了使用ID芯片形成集成电路的基板上。因此，存在容易由应力导致缺陷的问题，其导致低的可靠性。

另一方面，在基板上形成了集成电路和天线的ID芯片中，不容易造成连接部分的这种缺陷，这种缺陷不同于分别形成集成电路和天线所造成的缺陷。然而，如果要确保从一个基板获得的ID芯片数，则因此限制了形成天线的面积。因此，由于天线的尺寸限制而难以形成非常有利的天线。

形成集成电路所使用的半导体基板一般柔性和机械强度差，这是一个缺陷。然而，可以通过减小集成电路本身的面积来使机械强度在一定程度提高。然而，该情况不是有利的，因为保证电路规模难并且ID芯片的使用受到了限制。因此，不利的是，当确保集成电路的电路规模而没有仔细的思考时减小了集成电路的面积。

鉴于以上描述的问题制作了本发明。本发明的一个目的在于提供一种增加天线的增益并且增强集成电路的机械强度而没有抑制电路规模的ID芯片。而且，本发明涉及一种使用ID芯片的包装材料、标签、证书、银行兑换票、证券等。

发明内容

由本发明的ID芯片为代表的半导体器件包括使用由薄半导体膜形成的半导体元件的集成电路和连接至该集成电路的天线。天线和集成电路形成在一个基板上，并且包括在天线中的导线或导电膜分成两层并形成以使得夹住提供有集成电路的基板。当导线或导电膜分别形成为两层时，在所形成的基板上面和下面的空间被整体用作天线的区域。因此，可以缓和对天线尺寸的限制；由此，可以形成非常有利的天线。根据本发明在一个基板上方形成了天线和集成电路的这种ID芯片还称作为无线芯片。

可形成一个或多个天线。例如，当分别形成为两层的导线或导电膜彼此电连接时，导线或导电膜可以用作一个天线。而且，当分别形成为两层的导线或导电膜电隔离时，导线或导电膜可以用作具有不同功能的两个天线。

在分别形成为两层的导线或导线膜电隔离的情况下，两个天线中的一个可以用于信号发射/接收，而另一个可以用于将功率施加至集成电路。可选地，两个天线中的一个可以用于信号发射，而另一个可用于信号接收并且将功率施加到集成电路上。

注意，集成电路和天线可直接形成于基板上方。可选地，集成电路和天线可形成于基板上方，然后由此分离开，并且贴附到分开制备的另一基板上。集成电路的贴附可根据如下各种方法进行：在高耐热基板和集成电路之间形成金属氧化膜，以及通过结晶化削弱金属氧化膜以分隔开集成电路并将它贴附于物体上；例如，在高耐热基板和集成电路之间提供分离层，并且通过激光照射或通过蚀刻移除分离层以使集成电路与基板分离并将它贴附到物体上；以及机械地移除或通过利用溶液或气体的蚀刻移除其上方形成了集成电路的高耐热基板，以使集成电路与基板分离，由此将它贴附于物体上。

可彼此贴附分别形成的集成电路来叠置集成电路，以便增加电路规模或存储容量。由于集成电路厚度上相比利用半导体基板制造的ID芯片特别薄，所以可以将ID芯片的机械强度保持到叠置多个集成电路时的某种程度。叠置的集成电路可以通过利用公知的连接方法如倒装芯片法、TAB(载带自动键合)法、或引线键合法彼此连接。

本发明的范畴包括一种利用ID芯片的包装材料、标签、证书、银行兑换票、有价证券(portfolio)等。包装材料等效于支撑媒质，如包裹物、塑料瓶、盘和囊，其可以成形或已成形来包装物体。根据本发明的标签对应于具有贴附标签的物体信息的标签，如行李标签、价格标签或名称标签。根据本发明的证书对应于用于证明事实的证件，如家庭登记簿、居住证、护照、执照、身份证、会员卡、信用卡、现金卡、预付费卡、咨询卡或月票。根据本发明的有价证券对应于在私法中显示出财产权的证书，如帐单、支票、运费票据、货单、仓库凭单、股票、合同证书、礼券和抵押契据。

根据本发明的以上结构，可以缓和天线的尺寸限制，其可以增强增益。

而且，可以形成具有不同功能的多个天线，而不减小天线的尺寸。尤其是，当根据每个功能分别使用天线时，可以根据每个功能优化天线和集成电路。例如，在形成用于信号发射/接收的天线和用于将功率施加到集成电路上的另一天线的情况下，后一天线可以设计成有利于将功率提供给集成电路。因此，可以获得较高的电源电压；因此，可以增加操作余裕。而且，在形成用于信号发射的天线以及用于信号接收和用于将功率施加到集成电路上的另一天线的情况下，前一天线可以设计成有利于信号发射。因此，可以将负载调制应用到具有少量电流的前一天线上；因此，可以使用具有低开态电流的TFT作为用于施加负载调制的开关，并且可以减小用于信号发射所消耗的功率。

可以通过在一个基板上方形成集成电路和天线来减小在集成电路和天线之间产生连接故障。而且，当使用柔性基板时，还可以减少由于应力施加到基板而引起的连接故障，其会导致较高的可靠性。

因为通过利用由薄半导体膜形成的半导体元件来形成集成电路，所以可以使用柔性基板。可以获得高的机械强度而不减小面积，这不同于利用半导体基板的集成电路。因此，可以提高集成电路的机械强度而不减小电路规模并扩大ID芯片的应用范围。

附图简介

图1A至1C是本发明的ID芯片的透视图和截面图。

图2A至2E是本发明的ID芯片的截面图。

图3A至3D是示出本发明的ID芯片的制造方法的图。

图4A至4E是示出本发明的ID芯片的制造方法的图。

图5A至5D是示出本发明的ID芯片的制造方法的图。

图6A和6B每个都是示出本发明的ID芯片的结构的图。

图7是示出本发明的ID芯片的功能结构的框图。

图8是示出本发明的ID芯片的功能结构的框图。

图9是示出本发明的ID芯片的功能结构的框图。

图10A至10E是示出根据本发明的ID芯片的制造方法的图。

图11A至11E是示出根据本发明的ID芯片的制造方法的图。

图12A至12C是示出根据本发明的ID芯片的制造方法的图。

图13A至13C是示出根据本发明的ID芯片的制造方法的图。

图14示出了根据本发明的ID芯片的制造方法。

图15示出了根据本发明的ID芯片。

图16A至16C是示出利用大基板制造本发明的多个ID芯片的方法的图。

图17A至17C是本发明的ID芯片中的TFT的截面图。

图18A至18C是示出本发明ID芯片的使用的图。

图19A至19B是示出本发明ID芯片的使用的图。

图20A至20C是示出通过利用卷装进出(roll-to-roll)工艺用覆盖材料覆盖ID芯片的方法的图。

具体实施方式

下文将参考附图描述根据本发明的实施例模式和实施例。可以以许多不同的模式执行本发明，并且本领域技术人员容易理解，在不脱离本发明的精神和范围的前提下，可以以各种方式修改在此公开的模式和细节。应当注意，本发明不应当解释为限制于以下给出的实施例模式和实施例的描述。

将参考图1A至1C描述根据本发明的ID芯片的结构。图1A示出了根据本发明的ID芯片的透视图。图1B是从背面看到的图1A中所示的ID芯片的透视图。附图标记100表示集成电路，101表示天线的第一导线，102表示天线的第二导线。在基板103的上方形成集成电路100。

在基板103的一个表面上方形成第一导线101和集成电路100，并且第一导线101电连接至集成电路100。在与提供第一导线101和集成电路100的表面相对的基板表面上方形成第二导线102。换句话说，形成第一导线101和第二导线以夹住基板103。

在图1A和图1B中，电连接第一导线101和第二导线102。而且，在图1A和图1B中，第一导线101和第二导线102组成一个天线；然而，本发明不限于该结构。在第一导线101和第二导线102分别组成不同天线的情况下，第一导线101和第二导线102电隔离。在该情况下，第二导线102还电连接至集成电路100。

在图1C中，示出了沿着线A-A′的图1A所示ID芯片的截面图。注意，在图1C中，示出了TFT(薄膜晶体管)104为包括在集成电路100中的半导体元件的实例。用于集成电路100的半导体元件不限于TFT。例如，除了TFT，可以使用存储器元件、二极管、光电转换元件、电阻元件、线圈、电容器元件、电感器等。在覆盖TFT的层间绝缘膜105上形成天线101。而且，如图1C所示，除层间绝缘膜105以外形成各种绝缘膜和导电膜以叠置在基板103上方。在包括层间绝缘膜105和基板103的层106中形成接触孔107。在图1C中，第一导线101通过接触孔107连接至第二导线102。第一导线101和第二导线102可通过使用不同于第一导线101和第二导线102的布线电连接，或可连接以使得第一导线101和第二导线102直接接触。

至于本发明的ID芯片，不需要暴露出用作天线的导线。将参考图2A至2E描述本发明的ID芯片的一些模式。

图2A示出了与图1C中所示的ID芯片相同暴露出第一导线201和第二导线202的ID芯片的截面图。在第一导线201和第二导线202之间的层中形成集成电路203。集成电路203可与第一导线201或第二导线202重叠；可选地，其可形成以不与它们中的任何一个重叠。

图2B示出了第一导线201、第二导线202和集成电路203安装在覆盖材料204上并覆盖有树脂205的状态。在图2B中，仅用树脂205将第一导线201、第二导线202和集成电路203固定到覆盖材料204上的情况的实例；然而，本发明不限于该结构。第一导线201、第二导线202和集成电路203在用粘接材料固定到覆盖材料204上之后可用树脂205覆盖。

可以通过使用图2B中所示的结构来提高ID芯片的机械强度。

接下来，图2C示出了第一导线201、第二导线202和集成电路203以及树脂205置于材料204a和204b之间的状态。在图2C中，仅用树脂205将第一导线201、第二导线202和集成电路203固定在覆盖材料204a和204b之间的状态的实例；然而，本发明不限于该结构。在用粘接材料固定到覆盖材料204a和204b中任何一个之后，可将第一导线201、第二导线202和集成电路203以及树脂205置于两个覆盖材料204a和204b之间。

可以通过使用图2C中所示的结构来提高ID芯片的机械强度。

接下来，图2D示出了第一导线201、第二导线202、集成电路203和树脂205置于覆盖材料204a和204b之间的状态。在图2D中，与图2C中不同，在覆盖材料204a和204b上形成凹陷。该凹陷与第一导线201、第二导线202和集成电路203重叠。而且，在图2D中，仅用树脂205将第一导线201、第二导线202和集成电路203固定在覆盖材料204a和204b之间的情况的实例；然而，本发明不限于该结构。在用粘接材料固定到覆盖材料204a和204b中任何一个之后，可将第一导线201、第二导线202和集成电路203以及树脂205置于两个覆盖材料204a和204b之间。可以通过使用图2D中所示的结构提高ID芯片的机械强度。

接下来，图2E示出了第一导线201、第二导线202、集成电路203和树脂205置于覆盖材料204a和204b之间的状态。在图2E中，在覆盖材料204a和204b的两个上形成凹陷，与图2C和2D中不同。形成凹陷以彼此相对，并且第一导线201、第二导线202和集成电路203与凹陷重叠。而且，在图2E中，仅用树脂205将第一导线201、第二导线202和集成电路203固定在覆盖材料204a和204b之间的情况的实例；然而，本发明不限于该结构。在用粘接材料固定到覆盖材料204a和204b中的任何一个上之后，将第一导线201、第二导线202和集成电路203借助树脂205置于两个覆盖材料204a和204b之间。

可以通过使用图2E中所示的结构提高ID芯片的机械强度。

注意，根据本发明，覆盖材料可以认为是ID芯片的一部分，或可以认为是ID芯片的独立组件。

接下来，将描述制造本发明的ID芯片的方法。首先，如图3A所示，在基板301上方形成用于集成电路的半导体元件302。接下来，形成层间绝缘膜303以覆盖半导体元件302。然后，在层间绝缘膜303上方形成连接至至少一个半导体元件302的布线304。布线304可电连接至半导体元件302中的一个，或可与其具有直接接触。

接下来，形成接触孔306以穿透基板301和包括各种绝缘膜的层305，如图3B所示。包含各种绝缘膜的层305包括层间绝缘膜303。例如，可通过使用激光器如CO₂激光器、或通过蚀刻形成接触孔306。根据基板301和组成层305的各种绝缘膜的材料，适当地选择用于蚀刻的蚀刻剂。

例如，在对于基板301使用玻璃基板的情况下，可以使用HF、HBF₄、NaOH、Na₂CO₃等作为蚀刻基板301的蚀刻剂。

接下来，在层间绝缘膜303的上方形成第一导线307，如图3C所示。第一导线307可以通过溅射法、CVD法、印刷法、液滴喷射法等形成。形成第一导线307与布线304接触。而且，通过在接触孔306部分处形成第一导线307，第一导线307的一部分可以到达接触孔306的内侧。

液滴喷射法是通过从微小孔喷射包含预定成分的液滴形成预定图案的方法，其包括喷墨法。印刷法包括丝网印刷、胶印等。

接下来，如图3D所示，在与基板301形成半导体元件302侧相对的一侧上形成第二导线308。与第一导线307相同，第二导线308可以通过溅射法、CVD法、印刷法、液滴喷射法等形成。而且，通过在接触孔306的位置形成第二导线308，第二导线308的一部分可以到达接触孔306的内侧。因此，第一导线307和第二导线308可以在接触孔306中连接。

在图3D所示的步骤之后，可以利用树脂或覆盖材料来提高ID芯片的机械强度，如图2B至2E中所示。

在图3C和3D中，在形成第一导线307之后形成第二导线308；然而，可在形成第二导电308之后形成第一导线307。

接下来，将描述不同于图3A至3E的本发明的ID芯片的制造方法。首先，如图4A所示，在第一基板311上方顺序地形成分离层312和基膜313。希望使用可以通过蚀刻随后移除或通过用于分离层312的应力分离的材料。提供基膜313，以防止碱金属如Na或碱土金属扩散到半导体元件所使用的半导体膜中和对半导体元件的特性不利的影响。另外，基膜313还具有在分离半导体元件的随后步骤中保护半导体元件的功能。

随后，在基膜313上方形成用于集成电路的半导体元件314。接下来，形成层间绝缘膜315以覆盖半导体元件314。然后，在层间绝缘膜315上方形成连接至至少一个半导体元件314的布线316。布线316可电连接至半导体元件314之一，或可与其直接接触。

接下来，通过移除或分离该分离层312，第一基板311与半导体元件314分离。在图4B中，示出了通过移除分离层312分离第一基板311的实例。在通过蚀刻移除分离层312的情况下，可提供保护层来覆盖布线316和层间绝缘膜315，由此保护316和层间绝缘膜315不受蚀刻剂的影响。

接下来，如图4C所示，通过使用粘接材料，将分离的半导体元件314贴附到分离地准备的第二基板322上。在图4C中，示出了利用粘接剂317将半导体元件314贴附到第二基板322上的实例。

接下来，形成接触孔319以穿透第二基板322和包括各种绝缘膜的层318，如图4D所示。包含各种绝缘膜的层318包括层间绝缘膜315。在对于第二基板322使用塑料基板的情况下，可通过使用激光器如CO₂激光器、或通过蚀刻形成接触孔319。根据第二基板322和组成层318的各种绝缘膜的材料，适当地选择用于蚀刻的蚀刻剂。

例如，在对于第二基板322使用丙烯酸基板的情况下，可以通过用氧等离子体蚀刻、或者用SF₆或CF₄干法蚀刻来形成接触孔319。

接下来，在层间绝缘膜315上方形成第一导线320，如图4E所示。第一导线320可以通过溅射法、CVD法、印刷法、液滴喷射法等形成。形成第一导线320与布线316接触。而且，通过在接触孔319的位置形成第一导线320，第一导线320的一部分可以到达接触孔319的内侧。

接下来，在与第二基板322形成半导体元件314的表面相反的表面上形成第二导线321。与第一导线320相同，第二导线321可以通过溅射法、CVD法、印刷法、液滴喷射法等形成。而且，通过在接触孔319的位置形成第二导线321，第二导线321的一部分可以到达接触孔319的内侧。随后，第一导线320和第二导线321可以在接触孔319中连接。

在图4E中所示的步骤之后，可以利用树脂或覆盖材料来提高ID芯片的机械强度，如图2B至2E所示。

在图4E中，在形成第一导线320之后形成第二导线321；然而，可在形成第二导线321之后形成第一导线320。

而且，图3C、3D和图4E示出了借助达到所示的接触孔中的第一导线和第二导线连接第一导线和第二导线的实例；然而，本发明不限于该结构。可用多条布线连接第一导线和第二导线。可选地，可使用由镶嵌工艺形成的布线连接第一导线和第二导线。

接下来，将描述不同于图3A至4E的制造本发明的ID芯片的方法。首先，如图5A所示，在第一基板331上方顺序地形成分离层332和基膜333。希望使用可以通过蚀刻随后移除或通过分离层332的应力分离的材料。提供基膜333以防止碱金属如Na或碱土金属扩散到半导体元件所使用的半导体膜中和不利地影响半导体元件的特性。另外，基膜333还具有保护在分离半导体元件334的随后步骤中的半导体元件的功能。

随后，在基膜333的上方形成用于集成电路的半导体元件334和布线351。在使用顶栅极TFT用于半导体元件334的情况下，可以通过图案化导电膜形成TFT的栅电极和布线351。接下来，形成层间绝缘膜335以覆盖半导体元件334。然后，在层间绝缘膜335上方形成连接至至少一个半导体元件334的布线336和352。布线336可电连接至半导体元件334中的一个，或可与其具有直接接触。而且，布线352可与布线351电连接，或可与其具有直接接触。

接下来，在层间绝缘膜335上方形成第一导线340。第一导线340可以通过溅射法、CVD法、印刷法、液滴喷射法等形成。形成第一导线340以接触布线336和352。

如图5B所示，形成树脂膜353以覆盖第一导线340和层间绝缘膜335，并且将覆盖材料354贴附到树脂膜353上。

接下来，通过移除或分离该分离层332，使第一基板331与半导体元件344分离，如图5C所示。在图5C中，示出了通过移除该分离层332分离第一基板331的实例。在通过蚀刻移除分离层332的情况下，使用不侵蚀树脂膜353和覆盖材料354的蚀刻剂。

如图5D所示，通过借助蚀刻等在基膜333的一部分中形成接触孔暴露出布线351的一部分。然后，形成第二导线341与布线351和基膜333的露出部分接触。第二导线341可以通过溅射法、CVD法、印刷法、液滴喷射法等形成。当形成第二布线341以与布线351接触时，第一导线340和第二导线341可以电连接。

在图5D所示的步骤之后，可以通过用树脂或覆盖材料覆盖第二布线341和基膜来提高ID芯片的机械强度，如图2B至2E所示。

接下来，将描述用于本发明的ID芯片的天线的模式。第一导线和第二导线可彼此连接或可电隔离。图6A示出了第一导线601和第二导线602连接的情况的ID芯片的结构。在图6A中，通过连接第一导线601和第二导线602，使用第一导线601和第二导线602作为一个天线。附图标记603表示集成电路，第一导线601和第二导线602连接至集成电路603。

图6B示出了第一导线611和第二导线612电隔离的情况的ID芯片的结构。在图6B中，第一导线611和第二导线612电隔离；因此第一导线611和第二导线612可以分别用作分离的天线。附图标记613表示集成电路，第一导线611和第二导线612分别连接至集成电路613。

图7示出了示出图6A中所示的ID芯片的集成电路603的框图。

至于图7中所示的ID芯片，通过串联连接第一导线601和第二导线602形成天线605。附图标记604表示形成在天线605的两个端子之间的电容器。集成电路603包括解调电路607、调制电路608、整流电路606、微处理器609和存储器610。另外，存储器610的数量不限于一个；代替地可提供多个存储器610。作为存储器610，可使用SRAM、快闪存储器、ROM和FeRAM(铁电RAM)等。

通过天线605中的电磁感应，使从读出器/记录器作为无线电波发出的信号转换成交变电信号。交变的电信号在解调电路607中解调以随后发送给微处理器609。通过在整流电路606中利用交变电信号制造电源电压，以以后提供给微处理器609。根据微处理器609中的输入信号进行各种算术处理。存储器610存储用在微处理器609中的程序、数据等。而且，存储器610可以用作用于算术处理的工作区。

当数据从微处理器609发送给调制电路608时，调制电路608可以将负载调制施加到天线605上。通过接收提供给天线605的负载调制作为无线电波，读出器/记录器最终可以读取来自微处理器609的数据。

不必须要求ID芯片具有微处理器609。

图8示出了表示图6B中所示的ID芯片的功能结构的模式的框图。将在图8中示出用第一导线611形成用于接收信号并提供电源给集成电路613的天线和用第二导线612形成发射信号的另一天线的情况。

至于图8所示的ID芯片，通过电隔离第一导线611和第二导线612分别形成第一天线621和第二天线622。附图标记614表示形成在第一天线621的两个端子之间的电容器。附图标记615表示形成在第一天线622的两个端子之间的电容器。

集成电路613包括整流电路616、解调电路617、调制电路618、微处理器619和存储器620。另外，存储器620的数量不限于一个；代替地可提供多个存储器620。作为存储器620，可使用SRAM、快闪存储器、ROM或FeROM(注册标志)等。

通过第一天线621中的电磁感应，将从读出器/记录器作为无线电波发出的信号转换成交变的电信号。在解调电路617中解调交变的电信号以随后发送给微处理器619。在整流电路616中通过使用交变电信号来产生电源电压以便以后提供给微处理器619。根据微处理器619中的输入信号执行各种算术处理。存储器620存储用在微处理器619中的程序、数据等。而且，存储器620可以用作算术处理的工作区。

当数据从微处理器619发送给调制电路618时，调制电路618可以将负载调制施加给第二天线622。通过接收提供给第二天线622的负载调制作为无线电波，读出器/记录器最终可以读取来自微处理器619的数据。

不必须要求ID芯片具有微处理器619。

图9示出了表示图6B中所示的ID芯片的功能结构的另一模式的框图。然而，将在图9中示出用第一导线611形成用于提供电源给集成电路的天线和用第二导线612形成发射/接收信号的另一天线的情况。

至于图9所示的ID芯片，通过电隔离第一导线611和第二导线612分别形成第一天线621和第二天线622，如同图8中所示的情况。附图标记614表示形成在第一天线621的两个端子之间的电容器。附图标记615表示形成在第一天线622的两个端子之间的电容器。

集成电路613包括整流电路616、解调电路617、调制电路618、微处理器19和存储器620。另外，存储器620的数量不限于一个；代替地可提供多个存储器620。作为存储器620，可使用SRAM、快闪存储器、ROM或FeROM(注册标志)等。

通过第一天线621和第二天线622中的电磁感应，将从读出器/记录器发出的作为无线电波的信号转换成交变的电信号。在解调电路617中解调从第二天线622发出的交变电信号以随后发送给微处理器619。在整流电路616中通过使用从第一天线621发出的交变电信号来产生电源电压以便以后提供给微处理器619。根据微处理器619中的输入信号执行各种算术处理。存储器620存储用在微处理器619中的程序、数据等。而且，存储器620可以用作算术处理的工作区。

当数据从微处理器619发送给调制电路618时，调制电路618可以将负载调制施加给第二天线622。通过接收提供给第二天线622的负载调制作为无线电波，读出器/记录器最终可以读取来自微处理器619的数据。

不必须要求ID芯片具有微处理器609。

在图6A至9中示出了信号发射是由电磁耦合发射信号的情况。然而，根据本发明的ID芯片可使用利用电磁感应或微波的另一发射系统。

而且在该实施例模式中，已描述了天线具有循环或成螺旋形缠绕的导线的情况；然而，本发明不限于该结构。可选地，可使用由导体(导电膜)形成的膜作为天线。

实施例1

将描述用于制造本发明的ID芯片的具体方法。在该实施例中，给出TFT作为半导体元件的实例。然而，用在集成电路中的半导体元件不限于此，并且可以使用各种电路元件。

如图10A所示，在耐热的第一基板500上方形成分离层501。例如，对于第一基板500可以使用玻璃基板如硼硅酸钡玻璃或硼硅酸铝玻璃、石英基板、陶瓷基板等。另外，可使用包括SUS基板的金属基板或半导体基板。由柔性合成树脂如塑料制成的基板相比以上描述的基板对于高温一般趋向于耐受力更小。然而，只要可以耐受制造步骤中的处理温度，就可以使用这种由合成树脂制成的基板。

对于分离层501，可以使用主要包括硅的非晶硅膜、多晶硅膜、单晶硅膜、微晶硅膜(包括半非晶硅膜)等。分离层501可以通过溅射法、低压CVD法、等离子体CVD法等形成。在该实施例中，具有约50nm厚的非晶硅膜通过等离子体CVD法形成并用作分离层501。在减少包含在分离层501中的杂质和减少分离层501中的Ar方面，通过CVD法比通过溅射法形成分离层501更有效。因此，即使当在随后的步骤中在激光结晶工艺等中热处理分离层501时，也可以防止由于杂质和Ar引起的分离层501与随后形成的基膜502的分离。分离层501不限于硅，并且可使用可以通过蚀刻选择性移除的材料。分离层501的厚度优选为10nm至100nm。

接下来，在分离层501上方形成基膜502。提供基膜502以防止包含在第一基板500中的碱金属如Na或碱土金属扩散到半导体膜中和不利地影响半导体元件如TFT的特性。另外，基膜502还具有在分离半导体元件的随后步骤中保护半导体元件的功能。对于基膜502，例如，可以使用绝缘膜如氧化硅膜、氮氧化硅膜、氮化硅膜或氧化氮化硅膜。

基膜502可具有单层或多层绝缘膜。在该实施例模式中，顺序地叠置100nm厚的氮氧化硅膜、50nm厚的氧化氮化硅膜和100nm的氮氧化硅膜而形成基膜502。每个膜的材料和厚度、层的数量不限于此。例如，代替下层中的氮氧化硅膜，可通过旋涂法、狭缝涂布法、液滴喷射法、印刷法等形成0.5μm至3μm膜厚的硅氧烷树脂。代替中层中的氧化氮化硅膜，可形成氮化硅膜(如SiNx或Si₃N₄)。代替上层中的氮氧化硅膜，可使用氧化硅膜。另外，每个膜的厚度优选为0.05μm至3μm并且可以在从0.05μm至3μm的范围内自由选择。

可选地，最接近分离层的基膜502的下层可用氮氧化硅膜或氧化硅膜形成，中层可用硅氧烷树脂膜形成，以及上层可用氧化硅膜形成。

硅氧烷树脂与包括Si-O-Si键的树脂等效。硅氧烷具有由硅(Si)和氧(O)的键形成的骨架。至少包含氢的有机基团(如甲基基团或芳烃)用作取代基。可选地，氟基团可用作取代基。而且可选地，氟基团和至少包含氢的有机基团可用作取代基。

氧化硅膜可以通过热CVD法、等离子体CVD法、大气压CVD法、偏置ECRCVD法等利用SiH₄和O₂的气体混合物、TEOS(四乙氧基硅烷)和O₂等形成。一般氮化硅膜可以通过等离子体CVD法利用SiH₄和NH₃的气体混合物形成。另外，一般氮氧化硅膜和氧化氮化硅膜可以通过等离子体CVD法利用SiH₄和N₂O的气体混合物来形成。

接下来，在基膜502上形成半导体膜503。希望，在形成基膜502之后，形成半导体膜503，而没有暴露到空气。将半导体膜503的厚度设置为20至200nm(希望，40至170nm，更优选50至150nm)。半导体膜503可以是非晶半导体、半非晶半导体或多晶半导体。对于半导体膜还可以使用不同于硅的硅锗。在使用硅锗的情况下，优选将锗的浓度设置为约0.01至4.5原子％。

半导体膜503可通过公知的方法结晶。作为公知的结晶法给出了利用激光的激光结晶法和利用催化元素的结晶法。可选地，可以使用利用催化元素的结晶法和激光结晶法的组合。在使用优良耐热性基板如石英基板作为第一基板500的情况下，作为结晶法可使利用电加热炉的热结晶法、利用红外光的灯退火结晶法和利用催化元素的结晶法中任何一个与约950℃的高温退火组合。

在利用激光结晶的情况下，例如，在550℃对半导体膜503进行热退火四小时以在进行激光结晶之前增强对激光束的耐受性。使用连续波固态激光器，并且应用具有基频的二次至四次谐波中之一的激光束以获得具有大晶粒尺寸的晶体。一般，例如，优选使用Nd:YVO₄激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。具体地，通过非线性光学元件将从连续波YVO₄激光器发出的激光束转换成谐波以获得10W输出的激光束。优选形成激光束以在将用激光照射的半导体膜503的表面上具有矩形束点或椭圆束点。在该情况下，需要约0.01至100MW/cm²(优选，0.1至10MW/cm²)的功率密度。将扫描速率近似设置为约10至2,000cm/s以照射该半导体膜。

可利用具有10MHz或以上的重复频率的脉冲激光束进行激光结晶，即比一般使用的几十Hz至几百Hz频带高很多的频带。考虑从用脉冲激光束照射半导体膜至完成半导体膜固化的周期为几十ns至几百ns。通过使用以上提到的频带，当由于用一激光束照射熔融半导体膜将被凝固时，可以将下一个脉冲激光束施加到半导体膜上。因此，固-液界面会在半导体膜中连续移动，以使得形成具有在扫描方向上连续生长的晶粒的半导体膜。具体地，可以获得每个在扫描方向上具有10至30μm的宽度和在与扫描方向垂直的方向上1至5μm宽度的晶粒的聚集体。可以通过形成在扫描方向上生长的单晶粒，来形成至少在TFT的沟道方向上几乎不形成晶体晶粒界面的半导体膜。

至于激光结晶，可平行地施加连续波激光器的基波的激光和连续波激光器的谐波的激光。可选地，可平行地施加连续波激光器的基波的激光和脉冲激光器的谐波的激光。

可在惰性气体如稀有气体或氮的气氛下施加激光束。因此，可以减小由于激光照射引起的半导体的表面粗糙度，并且可以抑制由于界面态密度的波动引起的阈值的波动。

通过以上描述的激光照射，形成具有增强结晶度的半导体膜503。注意可预先通过溅射法、等离子体CVD法、热CVD法等来形成多晶半导体。

在该实施例中结晶化半导体膜503；然而，可在以下的工艺中使用非晶硅膜或微晶半导体膜而没有进行结晶。利用非晶半导体或微晶半导体的TFT比利用多晶半导体的TFT需要更少的制造步骤，其在减少成本和提高产量方面是有利的。

可以通过进行硅化物气体的辉光放电分解来获得非晶半导体。一般，对于硅化物气体使用SiH₄和Si₂H₆。这些硅化物气体可用氢或氢和氦稀释。

半非晶半导体具有非晶结构和结晶结构(包括单结晶结构和多晶结构)之间的中间结构以及在自由能方面稳定的第三态。这种半非晶半导体具有包括短程有序和晶格畸变的晶体结构。可以包括0.5nm至20nm直径的晶粒并且晶粒分散在非单晶半导体中。至于半非晶半导体，从L-O声子衍生的喇曼光谱移向低于520cm^-1的波数一侧，并且在x射线衍射中观察到从硅晶体晶格衍生的(111)和(220)的衍射峰。而且，半非晶半导体包含用于终结悬挂键的1原子％或以上的氢或卤素。其中，为了方便起见，将半非晶半导体称作为SAS。当将稀有气体元素如氦、氩、氪或氖混合成为SAS(半非晶半导体)中时，进一步增加了晶格畸变并由此增强了稳定性，从而获得了优良的半非晶半导体(SAS)。

SAS通过硅化物气体的辉光放电分解来形成。SiH₄是典型的硅化物气体。另外，可以使用SiH₄、Si₂H₆、SiH₂Cl₂、SiHCl₃、SiCl₄、SiF₄等作为硅化物气体。硅化物气体还可用氢、或氢和氦、氩、氪和氖中的一种或多种稀有气体元素的混合物稀释，以便可以容易形成SAS。优选将稀释比设置为在1∶2至1∶1,000的范围内。另外，可在硅化物气体中混合碳化物气体如CH₄和C₂H₆或锗气体如GeH₄或GeF₄，或者可在硅化物气体中混合F₄以便可在1.5至2.4eV或0.9至1.1eV的范围内调节能带的宽度。

例如，在使用包含SiH₄和H₂的混合物的气体或包含SiH₄和F₂的混合物的气体的情况下，当利用半非晶半导体制造TFT时，TFT的亚阈值系数(S值)可以是0.35V/s或更低，一般为0.25至0.09V/s，并且其场效应迁移率可以是10cm²/Vs。例如，在通过使用具有以上半非晶半导体的TFT形成19阶环形振荡器的情况下，在3至5V的电源电压下可以获得1MHz或以上振荡频率的特性，优选100MHz或以上。另外，在3至5V的电源电压下用于反相器的每一级的延迟时间可以是26ns，优选0.26ns或更少。

接下来，如图10B所示，图案化结晶的半导体膜503以形成岛状半导体膜504和505。形成栅绝缘膜506以覆盖岛状半导体膜504和505。可以通过等离子体CVD法或溅射法将包含氮化硅、氧化硅、氧化氮化硅或氮氧化硅的膜形成为单层或叠层作为栅绝缘膜506。在叠置该膜时，例如，优选使用从基板一侧按顺序的氧化硅膜、氮化硅膜和氧化硅膜的三层结构。

接下来，如图10C所示，形成栅电极507和508。在该实施例中，在形成通过溅射法形成掺杂有n型杂质的Si、WN和W以层叠之后，通过使用抗蚀剂510作掩模蚀刻来形成栅电极507和508。当然，栅电极507和508的材料、结构和制造方法不限于此且可以适当地选择。例如，可使用NiSi(硅化镍)和用n型杂质掺杂的Si的叠层结构、或TaN(氮化钽)与W(钨)的叠层结构。另外，栅电极可形成为各种导电材料的单层。

代替抗蚀剂掩模可使用氧化硅等的掩模。在该情况下，增加图案化步骤来形成增加氧化硅、氮氧化硅等的掩模(称为硬掩模)。然而，通过蚀刻减小的掩模的厚度小于抗蚀剂掩模的厚度。因此，可以形成具有希望宽度的栅电极507和508。可选地，栅电极507和508可通过液滴喷射法选择性地形成，而不使用抗蚀剂510。

根据导电膜的功能可以选择各种材料作为导电材料。如果同时形成栅电极和天线，则可考虑该功能来选择材料。

在通过蚀刻形成栅电极时，使用CF₄、Cl₂、和O₂的混合气体或Cl₂气体作为蚀刻气体；然而，蚀刻气体不限于那些。

接下来，如图10D所示，用抗蚀剂511覆盖将成为p沟道TFT的岛状半导体膜505，并且利用栅电极507作掩模以低的浓度将n型杂质元素(一般，磷(P)或砷(As))添加到岛状半导体膜504(第一掺杂步骤)中。第一掺杂步骤的条件如下：剂量为1×10¹³至6×10¹³原子/cm²，和加速电压为50至70kV。然而，条件不限于此。在第一掺杂步骤中通过穿过栅绝缘膜506掺杂在岛状半导体膜504中形成一对低浓度杂质区512。注意，可进行第一掺杂步骤，而不用抗蚀剂覆盖将成为p沟道TFT的岛状半导体505。

接下来，如图10E所示，在通过灰化等移除抗蚀剂511之后，形成新的抗蚀剂掩模514来覆盖将成为n沟道TFT的岛状半导体膜504。利用栅电极508作掩模以高的浓度将p型杂质元素(一般，硼(B))添加到岛状半导体膜505中(第二掺杂步骤)。第二掺杂步骤的条件如下：剂量为1×10¹⁶至3×10¹⁶原子/cm²，和加速电压为20至40kV。通过穿过栅绝缘膜506掺杂进行第二掺杂步骤在岛状半导体膜505中形成一对p型高浓度杂质区515。

接下来，如图11A所示，在通过灰化等移除抗蚀剂514之后，形成绝缘膜517来覆盖栅绝缘膜506以及栅电极507和508。在该实施例中，通过等离子体CVD法形成100nm厚的氧化硅膜。之后，通过回蚀刻部分地蚀刻绝缘膜517和栅绝缘膜506。如图11B所示，以自对准的方式形成侧壁519和520以与栅电极507和508的侧壁接触。使用CHF₃和He的气体混合物作为蚀刻气体。注意，形成侧壁的步骤不限于此。

当形成绝缘膜517时，还可在第一基板500的背面上方形成绝缘膜。在该情况下，可通过使用抗蚀剂掩模选择性地蚀刻和移除形成于第一基板500的后背面上方的绝缘膜。在该情况下，在通过回蚀刻形成侧壁519和520时，可一起蚀刻并移除抗蚀剂掩模与绝缘膜517和栅绝缘膜506。

如图11C所示，形成新的抗蚀剂掩模522来覆盖将成为p沟道TFT的岛状半导体505，利用栅电极507和侧壁519作掩模以高的浓度添加n型杂质元素(一般，P或As)(第三掺杂步骤)。第三掺杂步骤的条件如下：剂量为1×10¹³至5×10¹⁵原子/cm²，和加速电压为60至100kV。通过进行第三掺杂步骤在岛状半导体膜504中形成一对n型高浓度杂质区523。

当掺杂n型杂质以形成高浓度区时，侧壁519用作掩模以形成低浓度杂质区或在侧壁519的较低部分中未掺杂的偏移区。因此，可以通过适当地改变在形成侧壁519时回蚀刻的条件或绝缘膜517的厚度来调节侧壁519的尺寸，以控制低浓度杂质区或偏置区的宽度。

在通过灰化等移除抗蚀剂掩模522之后，可通过热处理激活杂质区。例如，在形成50nm的氮氧化硅膜之后，可在550℃的氮气氛下进行热处理四小时。

在形成含氢的SiNx膜具有100nm的厚度之后，可在410℃的氮气氛下进行热处理一小时以氢化岛状半导体膜504和505。可选地，可在含氢的气氛下在300℃到450℃的温度下进行热处理1至12个小时，以氢化岛状半导体膜504和505。作为另一氢化方法，可进行等离子体氢化(利用由等离子体激发的氢)。通过该氢化步骤，可以通过热激发的氢来终结悬挂键。如果在随后的步骤中将半导体元件贴附到柔性第二基板541上之后，通过弯曲第二基板541在半导体膜中引起缺陷，则通过氢化将包含在半导体膜中的氢的浓度设置在1×10¹⁹至1×10²²原子/cm³，优选1×10¹⁹至5×10²⁰原子/cm³，以使得可以通过包含在半导体膜中的氢来终结缺陷。另外，可在半导体膜中包含卤素来终结缺陷。

通过以上描述的一系列步骤，形成了n沟道TFT524和p沟道TFT525。在以上描述的制造步骤中，适当地改变回蚀刻条件或绝缘膜517的厚度以及控制侧壁的尺寸，来形成具有0.2μm至2μm轻掺杂区长度的TFT。注意，在该实施例中，尽管对于TFT524和525使用了顶栅极结构；然而，可代替地使用底栅极结构(反交错结构)。

而且，其后可形成用于保护TFT524和525的钝化膜。钝化膜优选通过使用可以防止碱金属或碱土金属进入TFT524和525的氮化硅、氧化氮化硅、氮化铝、氧化铝、氧化硅等形成。具体地，例如，可以使用约600nm厚的氮氧化硅膜作为钝化膜。在该情况下，可在形成氮氧化硅膜之后进行氢处理工艺。因此，在TFT524和525上方形成具有三层结构的绝缘膜，其中从基板一侧顺序叠置氮氧化硅、氮化硅、和氮氧化硅，但该结构或材料不限于此。利用以上描述的结构，用基膜502和钝化膜覆盖TFT524和525，由此进一步防止了碱金属如Na或碱土金属扩散到用在半导体元件中的半导体膜中并防止不利地影响半导体元件的特性。

接下来，形成第一层间绝缘膜527以覆盖TFT524和525，如图11D所示。对于第一层间绝缘膜527可以使用耐热有机树脂，如聚酰亚胺、丙烯酸或聚酰胺。除了有机树脂，还可以使用低介电常数材料(低k材料)或含Si-O-Si键的树脂(下文，称作为硅氧烷树脂)等。硅氧烷具有硅(Si)和氧(O)的键的骨架结构。作为其取代基，使用至少包含氢的有机基团(如甲基基团或芳烃)。而且，对于取代基可使用氟基团。同样，对于取代基可使用至少包含氢的有机基团和氟基团。在形成第一层间绝缘膜527时，根据该层间绝缘膜的材料，可以使用旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷法、胶印法等)、刮片、涂胶辊、帘式淋涂机、刮刀式涂胶机等。可选地，可使用无机材料。在该情况下，可以使用氧化硅膜、氮化硅膜、氮氧化硅膜、PSG(磷硅酸盐玻璃)膜、BPSG(硼磷硅酸盐玻璃)膜、氧化铝膜等。注意，可叠置这些绝缘膜来形成第一层间绝缘膜527。

而且，在该实施例中，可在第一层间绝缘膜527上方形成第二层间绝缘膜528。至于第二层间绝缘膜528，可以使用含碳的膜如DLC(类金刚石碳)膜或氮化碳(CN)膜、或氧化硅膜、氮化硅膜、氧化氮化硅膜等。至于形成方法，可以使用等离子体CVD法、大气压等离子体等。可选地，可使用光敏的或非光敏的有机材料，如聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂、或苯环丁烯、或硅氧烷树脂。

注意，可将填充物混合到第一层间绝缘膜527和第二层间绝缘膜528中的至少一个中，以防止由于由第一层间绝缘膜527或第二层间绝缘膜528和在随后步骤中形成的布线导电材料等之间的热膨胀系数的差产生的应力在这些膜中引起的膜分离或裂缝。

如图11D所示，在第一层间绝缘膜527和第二层间绝缘膜528中形成接触孔。形成连接至TFT524和525的布线530至533。至于用于形成接触孔的蚀刻气体，使用CHF₃和He的气体混合物；然而，本发明不限于此。在该实施例中，布线530至533由Al形成。另外，可形成具有五层结构的布线530至533，在该五层结构中通过溅射法从基板一侧顺序形成Ti、TiN、Al-Si、Ti和TiN。

通过将Si混合到Al层中，在抗蚀剂烘焙期间可以防止布线图案产生隆起物。代替Si，可混合约0.5％的Cu。另外，通过用Ti或TiN夹住Al-Si层，可以增强抗隆起性。在图案化时，希望使用以上描述的氮氧化硅等的硬掩模。注意，布线的材料和形成方法不限于此，并且可使用形成栅电极的前述材料。

布线530和531连接至n沟道TFT524的高浓度杂质区523，并且布线532和533连接至p沟道TFT525的高浓度杂质区515。

接下来，在第二层间绝缘膜528上形成第三层间绝缘膜535，以覆盖布线530至533，如图5E所示。第三层间绝缘膜535具有一开口，穿过该开口暴露出布线530的一部分。另外，第三层间绝缘膜535可以通过使用有机树脂膜、无机绝缘膜或硅氧烷膜形成。例如，可以使用丙烯、聚酰亚胺、聚酰胺等作为有机树脂膜。可以使用氧化硅、氧化氮化硅等作为无机绝缘膜。用于形成开口的掩模可以通过液滴喷射法或印刷法形成。可选地，第三层间绝缘膜535本身可以通过液滴喷射法或印刷法形成。

如图12A所示，在第三层间绝缘膜535上形成保护层536。保护层536由在随后的步骤中通过蚀刻移除分离层501时可以保护第三层间绝缘膜535、TFT524和525、以及布线530至533的材料制成。例如，整个涂敷可溶水或可溶酒精的环氧树脂、丙烯酸树脂或硅树脂以形成保护层536。

在该实施例中，对于形成保护层536，通过旋涂涂敷可溶水的树脂(例如，由Toagosei有限公司制造的VL-WSHL10)来形成30μm厚的膜并且暴露于光中2分钟以被暂时固化。将可溶水的树脂从基板的背面进一步暴露于UV光中2.5分钟和从其表面暴露于UV光中10分钟，即，总共12.5分钟以被完全固化，由此获得了保护层536。在叠置多种有机树脂的情况下，有机树脂会在涂布或烘焙时部分溶解，或其粘接性会根据溶剂过度增加。因此，当第三层间绝缘膜535和保护层536两个都由可溶于同一溶剂中的有机树脂制成时，优选形成无机绝缘膜(例如，氮化硅膜、氧化氮化硅膜、AlNx膜或AlN_xO_y膜)来覆盖第三层间绝缘膜535以使得在随后的步骤中平稳地移除保护层536。

如图12B所示，形成沟槽537以使ID芯片彼此分开。沟槽537可足够深以暴露出分离层501。沟槽537可以通过切片、划线、光刻等形成。如果形成于第一基板500上方的ID芯片不必分开，则不必形成沟槽537。

如图12C所示，通过蚀刻移除分离层501。在该实施例中，使用卤素氟化物作为蚀刻气体，并通过沟槽537提供该气体。在该实施例中，例如，使用ClF₃(三氟化氯)，并且在如下的条件下进行蚀刻：在350℃下的温度；300sccm的流速；和8×10²Pa的压力；3小时。而且，可使用混合有氮的ClF₃气体。通过使用卤素氟化物如ClF₃，选择性地蚀刻分离层501，以使得第一基板500可以与TFT524和525分离。注意，卤素氟化物可以是气体或液体。

如图13A所示，用粘接剂540将分离的TFT524和525贴附到第二基板541上。对于粘接剂540使用可以将第二基板541贴附到基膜502上的材料，并移除保护层536。例如，可以使用各种类型的固化粘接剂，包括反应性固化粘接剂、热固化粘接剂、如紫外光可固化粘接剂的光可固化粘接剂、厌氧性固化粘接剂等作为粘接剂540。粘接剂的厚度可优选为10μm至200μm。

至于第二基板541，可使用玻璃基板如硼硅酸钡玻璃基板或硼硅酸铝玻璃基板、或柔性有机材料如纸或塑料。另外，可使用柔性无机材料作为第二基板541。作为塑料基板，可以使用由具有极性基的聚降冰片烯制成的ARTON(由JSR公司制造的)。而且，可以使用以下材料作为塑料基板：由聚对苯二甲酸乙二醇酯(PET)代表的聚酯、聚醚砜(PES)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)(PEN)、聚碳酸脂(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、多芳基化合物(PAR)、聚丁烯对苯二酸盐(PBT)、聚酰亚胺、丙烯腈丁二烯苯乙烯树脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸树脂等。希望第二基板541具有约2至30W/mK的高热导率，以扩散从集成电路产生的热。

在该实施例中，在分离步骤之前形成第三层间绝缘膜535和保护层536；然而，本发明不限于此。可选地，在移除保护层536之后形成层间绝缘膜535。

接下来，如图13B所示，在第二基板541、粘接剂540、基膜502、第一层间绝缘膜527、第二层间绝缘膜528和第三层间绝缘膜535中形成接触孔542。接触孔542可通过蚀刻或通过使用激光器来形成。在该实施例中，接触孔542通过使用CO₂激光器形成。

接下来，如图13C所示，在第三层间绝缘膜535上形成第一导线543。第一导线543可以通过印刷法、电镀法、气相沉积法或液滴喷射法形成。可选地，第一导线543可以通过溅射法或CVD法形成导电膜和其后通过光刻图案化它来形成。导线543可以用包含Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn、Ni等金属中的一种或多种或其金属化合物的导电材料来形成。

第一导线543连接至布线530。在图13C中，第一导线543与布线530直接接触；然而，根据本发明的制造方法的ID芯片的结构不限于该结构。例如，第一导线543和布线530可通过使用分离形成的布线电连接。注意，形成第一导线543以使得其一部分到达接触孔542的内侧。

在该实施例中，第一导线543由单导电膜层形成；然而，第一导线543可以用多个导电膜层形成。

通过使用印刷法或液滴喷射法，可以不使用用于曝光的掩模形成导线543。与在蚀刻时出现的材料损耗的光刻不同，液滴喷射法和印刷法可以有效地利用材料。另外，由于不需要用于曝光的昂贵掩模，所以可以减少ID芯片的制造成本。

当利用液滴喷射法或各种印刷法中的一种时，例如，还可以使用由用Ag涂覆Cu获得的导电颗粒。在通过液滴喷射法形成导线543的情况下，希望对第三层间绝缘膜535的表面进行热处理用于增加导线543的粘接性。

为了增加粘接性，例如，可以使用以下方法：由于将催化剂贴附到第三层间绝缘膜535的表面上，而可以提高导电膜或绝缘膜的粘接性的金属或金属化合物；将有机绝缘膜、金属和金属化合物贴附到第三层间绝缘膜535的表面上，其每个都具有与将形成的导电膜或绝缘膜的良好粘接性；以及在大气压或减压下对第三层间绝缘膜535的表面进行等离子体处理以改变其表面的特性。作为金属，其与导电膜或绝缘膜具有良好的粘接性，可以使用钛、氧化钛、3d过渡元素如Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu或Zn等。作为金属化合物，可以使用上述金属的氧化物、氮化物、氮氧化物等。作为有机绝缘膜，例如，可以使用聚酰亚胺、硅氧烷树脂等。

当贴附到第三层间绝缘膜535上的金属或金属化合物是导电的时，控制薄层电阻以不妨碍导线543的正常工作。具体地，可控制导电金属或金属化合物的平均厚度为例如1至10nm。可部分或全部地氧化金属或金属化合物以使其绝缘化。可选地，在除了意指粘接性将提高的区域外的区域中，可通过蚀刻选择性地移除贴附的金属或金属化合物。可通过液滴喷射法、印刷法、溶胶-凝胶法等将金属或金属化合物选择性地贴附至某一区域，而不是预先贴附到基板的整个表面上。对于金属或金属化合物不必象在第三层间绝缘膜535的表面上的膜一样具有完全连续的形状，且可在一定程度上分散。

接下来，如图14所示，在与形成TFT524和525的一侧相反的第二基板541的一侧上形成第二导线545。第二导线545可以通过使用与第一导线543相同的材料和方法形成。注意，隆起物的产生可以通过代替使用纯Al、添加几个wt％的Si至Al来减小。然而，在形成第一导线543之后不在产生隆起物等的温度下进行热处理的情况下，由于可以减小电阻所以优选使用纯Al代替具有Si的Al。具体地，具有2wt％Si的Al的电阻是3至4μΩcm，而纯Al的电阻低至2至3μΩcm。而且，Al类似于Cu很难引起污染，并且它价格低。因此，优选利用纯Al形成第一导线543或第二导线545。

形成第二导线545以使得其一部分到达接触孔542的内侧和进一步使得第二导线545接触导线543的一部分。

通过以上步骤，完成了ID芯片。在图14中所示的步骤之后，可通过使用树脂或覆盖材料来提高ID芯片的机械强度，如图2B至2E所示。

通过以上制造方法，可以形成总厚度为0.3μm至3μm、一般为2μm的极薄的集成电路。集成电路的厚度是在基膜502和第三层间绝缘膜535之间的厚度，包括半导体元件本身的厚度。基板541和用作天线的第一导线543和第二导线545的厚度不包含在集成电路的厚度内。ID芯片中集成电路的面积可以是5mm×5mm(25平方mm)或更小，优选约0.3mm×0.3mm(0.09平方mm)至4mm×4mm(16平方mm)。

在形成ID芯片以使得由TFT524和525形成的集成电路、第一导线543和第二导线545由两种覆盖材料夹在中间的情况下；ID芯片的机械强度可以通过将集成电路放置在更靠近两种覆盖材料之间中心的位置来提高。具体地，当两种覆盖材料之间的距离为d时，希望集成电路的厚度方向的中心与覆盖材料中之一之间的距离x可以满足以下示出的公式1。

$\frac{1}{2}d-30\mathrm{\&mu;m}<x<\frac{1}{2}d+30\mathrm{\&mu;m}$

优选地，满足在以下公式2中所示的公式。

$\frac{1}{2}d-10\mathrm{\&mu;m}<x<\frac{1}{2}d+10\mathrm{\&mu;m}$

如图15所示，可调节基膜502、第一层间绝缘膜527、第二层间绝缘膜528或第三层间绝缘膜535的厚度，以使得用于TFT524和525的岛状半导体膜和基膜的底部之间的距离(t_under)等于或几乎等于TFT524和525的岛状半导体膜与第三层间绝缘膜535的顶部之间的距离(t_over)。图15示出了在形成接触孔542、第一导线543和第二导线545之前的ID芯片的截面图，以讲清楚由t_under和t_over所示的部分的厚度。通过将岛状半导体膜定位在集成电路的中心，能够缓解施加在半导体层上的应力并且能够防止裂缝的产生。

在使用有机树脂作为与基膜502接触的粘接剂540以确保ID芯片的柔性的情况下，通过使用氮化硅膜或氧化氮化硅膜作为基膜502，可以防止碱金属如Na或碱土金属从有机树脂扩展到半导体膜中。

当ID芯片贴附到具有曲面的物体上时，优选弯曲的方向与TFT524和525中载流子的移动方向垂直。根据该结构，可以防止由于第二基板541的弯曲而引起对TFT524和525的特性的不利影响。将由岛状半导体膜占用的集成电路中的面积的百分比设置为1至30％，由此抑制了即使当第二基板541弯曲时对TFT524和525的特性的不利影响。

通常，ID芯片主要使用13.56MHz或2.45GHz频率的无线电波。因此，非常重要的是扩散ID芯片的多功能性，形成ID芯片以便检测这些频率的无线电波。

该实施例的ID芯片具有以下优点，无线电波相比通过使用半导体基板形成的ID芯片屏蔽更少，由此可以防止由于屏蔽的无线电波引起的信号衰减。因此，由于不需要半导体基板，所以可以大大地减少ID芯片的成本。例如，利用12英寸直径的半导体基板的情况与利用730×920mm²尺寸的玻璃基板的情况比较。硅基板具有约73000mm²的面积，而玻璃基板具有约672000mm²的面积，即，玻璃基板是半导体基板大约9.2倍。在约672000mm²面积的玻璃基板上，当不考虑切割基板的余裕时可以形成每个都具有1平方mm面积的约672000个ID芯片，其为相比形成于半导体基板上的ID芯片的数量的约9.2倍。在利用730×920mm²尺寸的玻璃基板的情况下，其需要制造相同数量ID芯片的较少的制造步骤，可以减少使用12英寸直径的硅基板的情况的三分之一的ID芯片批量生产的设施投资费用。而且，根据本发明，在集成电路与玻璃基板分离之后，可以重新使用玻璃基板。因此，在使用玻璃基板的情况下，当相比使用半导体基板的情况时可以显著地减少成本，甚至考虑了补偿打破的玻璃基板或清洗玻璃基板表面的成本。即使不重新使用而遗弃玻璃基板，730×920mm²尺寸的玻璃基板也价值12英寸直径的硅基板的约一半。结果，显而易见的是可以大大地减少ID芯片的成本。

因此，利用730×920mm²尺寸的玻璃基板的ID芯片只是利用12英寸直径的半导体基板的ID芯片的约仅三十分之一。由于希望ID芯片用作可任意处理的一个，所以根据本发明制造的成本更低的ID芯片对于这种应用十分有效。

实施例2

在该实施例中，将描述用于制造使用大基板的多个ID芯片的方法。

在基板400上方形成多个集成电路401。其后，形成用于连接随后将形成的第一导线404和第二导线405的接触孔403。图16A示出了对应于每个ID芯片的多个集成电路401形成在基板400上方的状态。图16B示出了由图16A的虚线402围绕的区域的放大图。

接下来，在形成集成电路401的一侧上形成第一导线404，并且在与形成集成电路401的一侧相对的一侧上形成第二导线。图16C示出了在形成第一导线404之后由图16A中的虚线402围绕的区域的放大图。如图16C所示，形成第一导线404以与接触孔403重叠。因此，可以将第一导线404在接触孔403中连接至第二导线。

在形成导线404和第二导线之后，集成电路401、第一导线404和第二导线通过切片、划线等分离。在分离ID芯片之前，ID芯片的机械强度可以通过树脂或覆盖材料提高。可选地，在分离ID芯片之后，ID芯片的机械强度可以通过树脂或覆盖材料提高。

注意，可以将使用玻璃基板的ID芯片称为IDG芯片(识别玻璃芯片)，而可以将使用柔性基板的ID芯片称为IDF芯片(识别柔性芯片)。

该实施例可以与实施例1组合。

实施例3

在该实施例中，将描述用在本发明的ID芯片中的TFT的结构。

图17A示出了根据该实施例的TFT的截面图。附图标记701代表n沟道TFT；702代表p沟道TFT。作为实例将详细地说明n沟道TFT701的结构。

n沟道TFT701包括用作有源层的岛状半导体膜705。岛状半导体膜705包括用作源区和漏区的两个杂质区703、夹在两个杂质区703之间的沟道形成区704、和夹在杂质区703和沟道形成区704之间的两个LDD(轻掺杂漏)区710。n沟道TFT701进一步包括覆盖岛状半导体膜705的栅绝缘膜706、栅电极707和由绝缘膜制成的两个侧壁708和709。

尽管在该实施例中栅电极707包括两个导电膜707a和707b，但本发明不限于该结构。栅电极707可由单层导电膜或两层或多层导电膜形成。栅电极707使岛状半导体膜705的沟道形成区704与它们之间的栅绝缘膜706重叠。侧壁708和709使岛状半导体膜705的两个LDD区710与它们之间的栅绝缘层706重叠。

例如，侧壁708可以通过蚀刻100nm厚的氧化硅膜形成，而侧壁709可以通过蚀刻200nm厚的LTO膜(低温氧化膜)形成。在该实施例中，用于侧壁708的氧化硅膜通过等离子体CVD法形成，并且用于侧壁709的LTO膜通过低压CVD法形成。注意，尽管氧化硅膜可包含氮，但氮原子的数量设置得比氧原子的低。

在利用栅电极707作掩模将n型杂质掺杂到岛状半导体膜705之后，形成了侧壁708和709，并且利用侧壁708和709作掩模将n型杂质元素掺杂到岛状半导体膜705，以使得可以分别地形成杂质区703和LDD区域710。

p沟道TFT702具有与n沟道TFT701几乎相同的结构；然而，仅仅p沟道TFT702的岛状半导体膜711的结构不同。岛状半导体膜711不具有LDD区，但包括两个杂质区712和夹在杂质区712之间的沟道形成区713。用p型杂质掺杂杂质区712。尽管图17A示例了p沟道TFT702不具有LDD区的实例，但本发明不限于该结构。p沟道TFT702可包括LDD区。

图17B示出了图17A中所示的每个TFT具有每个都由一层形成的侧壁。如图17B所示的n沟道TFT721和p沟道TFT722每个都分别包括该对侧壁728和729。例如，侧壁728和729可以通过蚀刻100nm厚的氧化硅膜制成。在该实施例中，用于侧壁728和729的氧化硅膜通过等离子体CVD法形成。氧化硅膜可包含氮；然而，氮原子的数量设置得比氧原子的低。

图17C示出了底栅TFT的结构。附图标记741表示n沟道TFT；742表示p沟道TFT。作为实例将详细地说明n沟道TFT741。

在图17C中，n沟道TFT741包括岛状半导体膜745。岛状半导体膜745包括用作源区和漏区的两个杂质区743、夹在杂质区743之间的沟道形成区744、和夹在两个杂质区743和沟道形成区744之间的两个LDD(轻掺杂漏)区750。n沟道TFT741进一步包括栅绝缘膜746、栅电极747和由绝缘膜制成的保护膜748。

栅电极747与岛状半导体膜745的沟道形成区744重叠，栅绝缘膜746在栅电极747和沟道形成区744之间。在形成栅电极747之后形成栅绝缘膜746，并且在形成栅绝缘膜746之后形成岛状半导体膜745。保护膜748与栅绝缘膜746重叠，沟道形成区744在保护膜748与栅绝缘膜746之间。

例如，沟道保护膜748可以通过蚀刻100nm厚的氧化硅膜形成。在该实施例中，氧化硅膜作为沟道保护膜748通过等离子体CVD法形成。注意氧化硅膜可包含氮；然而，将氮原子数设定得比氧原子数低。

在利用由抗蚀剂制成的掩模将n型杂质掺杂到岛状半导体膜745之后，形成沟道保护膜748，并且通过利用沟道保护膜748作掩模将n型杂质掺杂到岛状半导体膜745，以使得可以分别地形成杂质区743和LDD区750。

尽管p沟道TFT742具有与n沟道741几乎相同的结构，但是仅仅p沟道TFT742的岛状半导体膜751的结构不同。岛状半导体膜751不包括LDD区域，但包括两个杂质区752和夹在两个杂质区752之间的沟道形成区753。用p型杂质掺杂杂质区752。尽管图17C示出了其中p沟道TFT742不具有LDD区的实例，但本发明不限于该结构。p沟道TFT742可包括LDD区。另外，n沟道TFT741不必须包括LDD区域。

实施例4

当半导体器件如本发明的ID芯片利用柔性基板形成时，ID芯片适合贴附于具有柔性或曲面的物体上。当在本发明的ID芯片中包括的集成电路内部形成不能重写的存储器如ROM时，可以防止贴附有ID芯片的物体被伪造。例如，本发明的ID芯片应用到食品上对于抑制以低成本贴错产地和制造商标签是有利的，它们的商品价值主要取决于产地和制造商。

具体地，可以使用本发明的ID芯片作为贴附到具有关于物体如行李标签、价格标签和名称标签信息的标签上的ID芯片。同样，可利用本发明自身的ID芯片，如标签。例如，ID芯片可贴附到对应于证明事实的证书，如家庭登记簿、居住证、护照、执照、身份证、成员卡、测量证书、信用卡、现金卡、预付费卡、咨询卡和月票证(commuterpasses)。另外，例如，可将ID芯片贴附到对应于在私法中显示出财产权证书的有价证券上，如帐单、支票、运费票据、货单、仓库凭单、股票、债券、礼券和抵押契据。

图18A示出了贴附有本发明的ID芯片1302的支票1301的实例。尽管ID芯片1302贴附到图18A中支票1301的内部，但可提供它暴露在支票的表面上。在使用柔性基板的情况下，本发明的ID芯片具有有利的效果，如果ID芯片被贴附到柔性支票1301上，ID芯片不会被应力破坏。

图18B示出了贴附有本发明的ID芯片1303的护照1304的实例。尽管ID芯片1303贴附到图18B中护照1304的前页上，但它可贴附到护照的另一页上。在利用柔性基板的情况下，本发明的ID芯片具有有利的效果，如果ID芯片贴附到柔性护照1304上，ID芯片不会被应力破坏。

图18C示出了贴附有本发明的ID芯片1305的礼券1306的实例。ID芯片1305可贴附到礼券1306的内部或其表面上以被露出。在利用柔性基板的情况下，本发明的ID芯片具有有利的效果，如果ID芯片贴附到柔性礼券1306上，ID芯片不会被应力破坏。

利用具有TFT的集成电路的ID芯片廉价且薄，因此，本发明的ID芯片是适合于最后被消费者丢弃的ID芯片。尤其是，当ID芯片应用于其中几日元至几十日元的单位价格的差别显著地影响销售时，具有本发明的廉价和薄ID芯片的包装材料非常有利。包装材料等效于支撑媒质，如塑料包裹、塑料瓶、盘和囊，其可以成形或已成形为包裹物体。

在图19A中示出了通过包装材料1308包装待售的盒饭1309的状态，其贴附有本发明的ID芯片1307。通过将产品的价格等存储在ID芯片1307中，可以通过具有读出器/记录器功能的寄存器计算盒饭1309的价格。而且，可以容易地进行详细目录或产品的失效期的管理。

例如，本发明的ID芯片可贴附到产品标签上以便管理产品的分配过程。

如图19B所示，本发明的ID芯片1311贴附到支撑媒质，如其后面具有粘性的产品标签1310。贴附有ID芯片1311的标签1310粘贴到产品1312上。可以从贴附到标签1310的ID芯片1311无线地读取关于产品1312的识别信息。因此，产品的分配过程的管理通过ID芯片1311变得更容易。在利用玻璃基板的情况下，本发明的ID芯片具有有利的效果，如果将ID芯片贴附到柔性标签1310上，则ID芯片不会被应力破坏。因此，利用本发明的ID芯片的标签1310适合于被贴附到具有曲面的物体上。

在利用可以写入信息于其中的非易失性存储器的情况下，作为包括于ID芯片1311中的集成电路的存储器，可以存储产品1312的分配过程的信息。在产品制造阶段中工艺的存储信息能够使批发商、零售商、消费者容易明白关于产地、制造商、生产日期、处理方法等的信息。

该实施例可以与实施例1至实施例3中的任一个自由组合。

实施例5

在该实施例中，将描述通过使用卷装进出(roll to roll)工艺用于覆盖根据本发明的ID芯片的方法。

图20A示出了通过使用卷装进出工艺用覆盖材料覆盖ID芯片的状态。在图20A中，卷轴2001由第一覆盖材料2003缠绕。同步地旋转卷轴2001和卷轴2002。因此，第一覆盖材料2003由卷轴2001分配，并且分配的第一覆盖材料2003可以由卷轴2002连续地缠绕。

当第一覆盖材料2003从卷轴2001移动到卷轴2002时，首先利用涂布器2004将树脂2005涂敷到第一覆盖材料2003上。树脂2005可通过滴落来涂敷，并且其可通过喷射来涂敷。接下来，将ID芯片2006依次放置在树脂2005上，并且将ID芯片2006固定在第一覆盖材料2003上。

接下来，将树脂2008涂敷在第一覆盖材料2003上方，以通过利用涂布器2007覆盖ID芯片2006。树脂2008可通过滴落涂敷，并且其可通过喷射如树脂2005来涂敷。而且，至少ID芯片2006需要用树脂2008涂覆，并且树脂不必须涂敷到覆盖材料2003上。

接下来，将第二覆盖材料2009贴附在树脂2008上。第二覆盖材料2009由卷轴2010缠绕。通过同步旋转卷轴2010和卷轴2002，通过卷轴2010缠绕分配第二覆盖材料2009，且从卷轴2101分配第二覆盖材料2009，并且分配的覆盖材料2009可以由卷轴2002用第一覆盖材料2003连续缠绕。在图20A中，通过使用卷轴2011控制从卷轴2010分配的第二覆盖材料2009和ID芯片2006的对准；然而，不是必须使用卷轴2011。而且，通过压力装置2012将压力施加到笫二覆盖材料2009上，以将第二覆盖材料2009贴附到树脂2008上。

接下来，通过使用打孔装置2013用如撕开线(tear line)的孔打点第一覆盖材料2003和第二覆盖材料2009，由此使ID芯片2006彼此分开更容易。图20B示出了提供有撕开线2014的第二覆盖材料2009的顶视图。在除了提供有ID芯片2006的区域之外的区域中形成撕开线2014。在图20B中，在移动方向上将ID芯片2006设置成线；然而，该实施例不限于该结构。如图20C所示，可设置ID芯片2006以在移动方向上形成多条线。

在上述步骤之后通过卷轴2002用第一覆盖材料2003和第二覆盖材料2009缠绕ID芯片2006。

如在该实施例中，可以在通过绕卷轴2002缠绕ID芯片来由卷轴2002缠绕ID芯片的状态下转移ID芯片。因此，可以提高转移ID芯片2006的效率。

Claims (14)

1.一种半导体器件，包括：

天线，其包括第一导线和第二导线；以及

在基板上方的集成电路；

其中该基板提供在第一导线和第二导线之间。

2.一种半导体器件，包括：

天线，其包括第一导线和第二导线；以及

在基板上方的集成电路；

其中该基板提供在第一导线和第二导线之间，以及

其中第一导线和第二导线在形成于基板中的接触孔中连接。

3.一种半导体器件，包括：

天线，其包括第一导电膜和第二导电膜；以及

在基板上方的集成电路；

其中该基板提供在第一导电膜和第二导电膜之间。

4.一种半导体器件，包括：

天线，其包括第一导电膜和第二导电膜；以及

在基板上方的集成电路；

其中该基板提供在第一导电膜和第二导电膜之间，以及

其中第一导电膜和第二导电膜在形成于基板中的接触孔中连接。

5.一种半导体器件，包括：

在基板正表面上方具有薄膜晶体管的集成电路；

在集成电路上方的绝缘膜；

用作天线的第一导线，其通过绝缘膜中的接触孔电连接至集成电路；

在基板后表面上方用作天线的第二导线。

6.一种半导体器件，包括：

包括第一导线的第一天线；

包括第二导线的第二导线；以及

在基板上方的集成电路，

其中该基板提供在第一导线和第二导线之间。

7.一种半导体器件，包括：

包括第一导线的第一天线；

包括第二导线的第二导线；以及

在基板上方的集成电路，

其中该基板提供在第一导线和第二导线之间，

其中第一导线和第二导线彼此电隔离，

其中第一导线连接至集成电路，以及

其中第二导线在形成于基板中的接触孔中连接至集成电路。

8.一种半导体器件，包括：

包括第一导电膜的第一天线；

包括第二导电膜的第二导线；以及

在基板上方的集成电路，

其中该基板提供在第一导电膜和第二导电膜之间。

9.一种半导体器件，包括：

包括第一导电膜的第一天线；

包括第二导电膜的第二导线；以及

在基板上方的集成电路，

其中该基板提供在第一导电膜和第二导电膜之间，

其中第一导电膜和第二导电膜彼此电隔离，

其中第一导电膜连接至集成电路，以及

其中导电膜在形成于基板中的接触孔中连接至集成电路。

10.根据权利要求1至5中任一项的半导体器件，

其中集成电路包括整流电路、解调电路和调制电路。

11.根据权利要求6至9中任一项的半导体器件，

其中集成电路包括整流电路、解调电路和调制电路，

其中第一天线连接至整流电路和解调电路，以及

其中第二天线连接至调制电路。

12.根据权利要求6至9中任一项的半导体器件，

其中集成电路包括整流电路、解调电路和调制电路，

其中第一天线连接至整流电路，以及

其中第二天线连接至调制电路和解调电路。

13.根据权利要求5的半导体器件，

其中第一导线和第二导线电连接。

14.根据权利要求5的半导体器件，

其中第一导线和第二导线彼此电隔离。

Images