CN1941637B - 操作turbo解码器决定接收信号二进位状态的方法与装置 - Google Patents

操作turbo解码器决定接收信号二进位状态的方法与装置 Download PDF

Info

Publication number
CN1941637B
CN1941637B CN2006101464598A CN200610146459A CN1941637B CN 1941637 B CN1941637 B CN 1941637B CN 2006101464598 A CN2006101464598 A CN 2006101464598A CN 200610146459 A CN200610146459 A CN 200610146459A CN 1941637 B CN1941637 B CN 1941637B
Authority
CN
China
Prior art keywords
data
forward direction
oppositely
internal memory
window phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101464598A
Other languages
English (en)
Other versions
CN1941637A (zh
Inventor
爱德华·L·海伯勒
麦可·F·斯达西尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InterDigital Technology Corp
Original Assignee
InterDigital Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InterDigital Technology Corp filed Critical InterDigital Technology Corp
Publication of CN1941637A publication Critical patent/CN1941637A/zh
Application granted granted Critical
Publication of CN1941637B publication Critical patent/CN1941637B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations

Abstract

管线最大后验概率(MAP)解码器架构的滑动窗口算法是调整以降低处理时间。一旦计算得到此解码器第一滑动窗口的前向量度时，各个窗口的反向量度是在计算下一个窗口的前向量度时加以计算。当各个新前向量度是加以计算并储存于内存中时，前一个窗口的前向量度是由内存中读取，用以与计算外来数值中所计算的反向量度搭配使用。用以计算一外来数值的各个前向量度是由内存中、在公共时钟沿读取，用以使得新前向量度能够写入相同内存地址。虽然本架构是发展于一turbo解码器(turbo decoder)，所有卷积编码亦可以使用本发明的最大后验概率(MAP)算法。

Description

操作turbo解码器决定接收信号二进位状态的方法与装置
本发明是提交于2002年4月15日，申请号为02817585.9，题为“最大后验概率(MAP)解码器的管线架构”的分案申请。
技术领域
本发明是有关于处理误差侦测及校正算法的领域。特别是，本发明是有关于一种有效率的管线架构，用以处理最大后验概率(MAP)算法。
背景技术
部分误差校正算法，诸如：turbo解码器(Turbo Decoder)算法，是使用最大后验概率(MAP)算法的变动，用以从一已遭噪声破坏的编码位序列中回复一信息位序列。此最大后验概率(MAP)算法所需计算的递归(recursive)特性是使此种实施方式非常昂贵。
举例来说，图1是介绍此最大后验概率(MAP)算法所输出的序列为一组前向量度法(Aforward@metrics)，以及一组后向量度法(Abackward@metrics)。然而，各个前向量度法.(k)是前一个前向量度法.(k-1)的一函数，且各个反向量度法.(k-1)是下一个反向量度法.(k)的一函数。如图1的时间轴(timeline)图标所介绍，实施此算法的一架构是需要一缓冲区，其容量足够大以保留所有前向量度法亦或所有反向量度法，用以在计算输出时保留另一组量度法，此设计是得到一解码器，其时延是正比于需解码方块的约两倍大小。
在减少此最大后验概率(MAP)算法所需缓冲区的努力中，此最大后验概率(MAP)算法的一种调整版本，其称作滑动窗口(sliding windows)算法，便被发展出来。通过在这些反向量度法计算中进行一小近似，此滑动窗口(sliding windows)算法便可以降低所需量度法缓冲区的大小。此方法的实施是将接收序列分割为窗口，然后再针对各个窗口进行处理。
图2是介绍当数据被分割成两个窗口时，滑动窗口计算如何执行的一时间轴(timeline)。此尾端(tail)及此学习大小(learn size)的长度，相较于欲处理数据的数量，通常是非常小。明显地，只要此窗口大小相于此学习窗口(learning windows)大小是相对较大，则通过此解码器的时延便不会大幅地增加、且保留前向量度所需的缓冲区大小亦可以大幅减少。
因此，本发明的一个目的是减少实施此类算法所关连的时延及成本。
发明内容
在本发明的管线式最大后验概率(MAP)解码器架构中，此滑动窗口算法是予调整，用以减少处理时间.一旦计算得到第一窗口的前向量度后，各个窗口的反向量度是在计算下一个窗口的前向量度时加以计算.当每个新前向量度是加以计算并储存于内存中时，前一个窗口的前向量度是由内存中读取，用以能够计算新反向量度.前一个窗口的各个前向量度是在公共时钟沿时从内存中读取，用以使下一个窗口的新前向量度得以写入相同的内存位置.通过如此地自内存中读取前向量度及写入前向量度至内存中，此前向量度缓冲区大小并不需要增加.这些管线式计算亦可以执行，若数据是分割为两个窗口.虽然本架构是发展于一turbo解码器(Turbo Decoder)中，使用此最大后验概率(MAP)算法的一版本的任何解码器亦可以使用此架构。此管线式滑动窗口架构是减少处理时间。此标准滑动窗口架构是需要运行于一大幅提高的时钟速率，用以达到相同的通量。
附图说明
本发明将配合所附图式说明如下，其中，类似标号是用以表示类似组件，并且：
图1是一先前技术误差校正算法架构的一时间轴的一范例；
图2是一先前技术误差校正算法架构的一时间轴的一第二范例，其中，前向及反向量度是利用滑动窗口以计算得到；
图3是一turbo解码器(turbo decoder)的一方块图，其中，这些前向及反向量度的计算是加以反向；以及
图4是本发明误差校正架构的一时间轴。
具体实施方式
本发明的图3是一turbo解码器(turbo decoder)的一方块图，其中，本发明的管线式解码器架构是可以常驻其中。在本发明的管线式最大后验概率(MAP)解码器架构中，此滑动窗口算法是予调整，用以减少处理时间。图4是介绍利用本发明完成的时间轴。一旦计算得到第一窗口的前向量度时，各个窗口的反向量度是在计算下一个窗口的前向量度时加以计算。当每个新前向量度是加以计算并储存于内存时，前一个窗口的前向量度是由内存中读取，用以能够计算新反向量度。各个前向量度是在公共时钟沿时由内存中读取，用以将新前向量度写入相同内存位置。通过如此地自内存中读取前向量度及写入前向量度至内存中，此前向量度缓冲区的大小便可以不需增加。
图3是表示一turbo解码器(turbo decoder)一实施例的一方块图，其是结合本发明的原理及技术。
此turbo解码器(turbo decoder)是接收一传送装置的数据，诸如：举例来说，将各个数据位(A1@或A0@)转换为三个位(亦即：一数据或系统位(s)、一第一奇偶校验位(p1)、以及一第二奇偶校验位(p2))的一基站。这些数据(s、p1、p2)是施加于一缓存器12，其亦接收由一外来内存14读取的外来数据(将于下文中更详细地说明)、及由一交错地址缓存器16得到的一地址。内存缓存器12是如此启始地接收及储存这些数据(s、p1、p2)、在传输线14a出现的外来数据、及在传输线16a出现、外来数据设置的一地址。此地址是于整体计算中伴随这些数据(s、p1、p2)，其目的将于下文中更详细地说明。
这些数据(s、p1、p2)是由缓存器12转移至伽玛.()计算器18、并进一步储存于本地内存20中。
如turbo解码器(turbo decoder)中所习知，三个数量阿法.()、贝塔.()、及伽玛.()是加以定义.对于某个特定状态及某个特定时间步骤而言，是具有一数值以定义编码器在此特定时间步骤、此状态时的机率.阿法是递归地开始于时间k＝1并沿着时间前向移动以推导得到.此数值阿法.()是类似于伽玛.()，但却是沿着时间后向进行.伽玛.()是定义为此编码器由某给定时间移动至在下一个后续时间递增某允许状态的变迁机率.根据伽玛.()所表示的状态变迁机率，在一交织中所有状态的阿法.()是可以加以计算.在阶段18所执行的伽玛.()计算是储存于缓存器22中.计算阶段24及26是分别计算各个阿法、并这些阿法计算正规化.各个阿法.()数值是根据来自缓存器22的输入以及在输入24b所提供的先前计算阿法数值而加以计算、并经由多任务器28及缓存器30而由计算阶段26输出，其是保留八个计算数值.缓存器30的输出是耦合于阿法内存32的输入，其是储存第一计算阿法数值于第一内存位置32a、并且亦提供计算得到的阿法数值至输入24b.
为启始化此计算，并且，在此启始状态开始，八个启始阿法量度是设定为某个启始数值，其是施加于多任务器28的启始化输入28a以致能计算阶段24及26，用以计算阿法的八个数值。如上文中所述，这些数据(s、p1、p2)是储存于本地内存20中。
启始地，所有阿法数值是加以计算，据此，贝塔数值是应用由本地内存20以反向顺序(亦即：后进先出顺序(Alast-in，first-out@))读取的这些数据(s、p1、p2)而加以计算，用以执行贝塔后向递归方程式所需要的计算。当本地内存20中最后读取的这些数据(s、p1、p2)被读取至缓存器34时，其不仅仅包括这些数据(s、p1、p2)、亦包括外来数值(其在启始阶段操作中是零)及表示内存位置的数据(其中，启始外来数值是位于外来内存14中)。这些数据(s、p1、p2)及外来数据是于伽玛计算阶段36进行计算。此伽玛计算阶段36的输出是施加于伽玛缓存器38及40。这些贝塔计算是分别由贝塔计算阶段44及贝塔正规化阶段46加以执行。启始地，二进制一(A1@)的一开始条件是施加于多任务器42的输入42a。此正规化贝塔计算是经由输出缓存器48而启始地施加于外来数值计算阶段50，其进一步将最后计算得到的输入施加于多任务器42的输入42b。外来数值计算阶段50是通过检查在输入58接收缓存器52的阿法数值、在输入50b接收缓存器38的伽玛数值、及在输入50c接收缓存器48的贝塔输出，用以计算各个时间状态k的一外来数值。缓存器48、52、38是提供以确认在此外来数值计算阶段50的信号的时间注册。
第一数值外来计算阶段50所计算的中间数值是施加于缓存器54，其是将其内容转移至外来数值计算的第二阶段56。
如上文中所述，缓存器34是将其内容转移至缓存器58，其接下来再将其内容转移至缓存器60，缓存器60的内容是由第二外部数值计算阶段56的输出所出现的外来数值中减去，此减法阶段是执行于减法电路62。
在阶段56得到的外来数值是进一步施加于一软进硬出(SIH0)电路64，其包括：一二进制状态决定电路66，用以接收第二外来计算阶段56的输出。此软进硬出(SIH0)64中电路66的操作是进一步说明如下。
在差电路62的差输出是施加于缓存器68，其施加此外来数值计算至外来内存14b的传输线14b。如上文中所述，本地内存20，除了储存数据、奇偶校验、及外来数值以外，更储存外来内存14的第一外来数值地址，此地址是成功地经由内存缓存器34及时间同步缓存器70、72、74耦合，用以提供外来内存14中储存外来数值计算的位置，此内存地址数据是施加于外来内存14的传输线14c。
如上文中所述，其参考图2所示的范例，决定阿法的一半计算是在第一时间窗口k/2期间执行。
反向量度.()的计算是于此第一窗口的后半(k/2)期间执行.阿法数值是由阿法内存32中、以其储存的反向顺序读取.在图3的实施例中，在窗口2前向量度期间计算的阿法数值(参照图4)是同时储存于在窗口1期间计算的阿法数值被读取(用以计算外来数值)的内存地址，用以减少一半内存容量.值得注意的是，新计算的阿法数值，相对于第一窗口期间计算的阿法数值，是以反向顺序储存.
在各个后续配对的窗口计算中，执行计算的数目是计算外来数值所要迭代数目的一函数，在阿法内存32中读取及写入阿法数值的顺序是加以反向，用以使得：当先前计算的阿法数值(其是以由最后内存地址至第一内存地址的顺序储存)被读取时，阿法数值是以反向顺序(由第一内存地址至最后内存地址)被读取、且这些阿法数值是决定于前向量度第二迭代的窗口2中，在计算阶段24/26计算的新数值是被读取至先前阿法数值被读取的地址。
如上文中所述，当计算完一外来数值时(亦即：当第一迭代完成时)，此外来数值是由外来内存14中读取、并且用于下一个迭代的计算期间。习知控制电路，为简化目的而未予图标，是决定欲执行迭代的数目。
如上文中所述，当决定各个外来数值时，其是施加于电路66以利用振幅检查决定此数据位是一个A1@或A0@，并且，当超过一特定临界数值时决定为一个A1@，及当低于一特定临界数值时决定为一个A0@。此建立数值是施加于缓存器76并与外来数值内存地址合并，其是由缓存器74导出并施加于合并电路78。此输出位是写入一内存84。此软进硬出(SIH0)电路64是将各个位写入一内存位置，其中，每一列的宽度是十六位。此合并电路多任务器78、多任务器电路80、及输出内存读取缓存器82是操作以通过储存二进制状态决定电路66估计的十六个数据位，进而利用各内存位置的所有十六个位。
虽然图3的实施例是教导一种实施方式，其中，阿法是在第一窗口期间计算、且贝塔是在第一窗口的后半部期间计算，熟习此技艺者当了解，阿法及贝塔计算亦可以加以反向，如图3a所示，其仍然可以具有图1所示实施例的所有好处(亦即：大幅减少计算时间、并在图3turbo解码器(turbo decoder)中减少50％的内存需求，相较于现今的技术及装置)。本发明的架构亦可以进一步缩减内存大小。举例来说，数据是可以使用三个窗口、四个窗口、...加以处理，其可以进一步缩减内存大小。举例来说，使用四个窗口是可以导致一内存大小，其是三倍于没有应用窗口处理的内存大小。
图4亦介绍这些管线式计算是如何执行的，若数据是分割为两个窗口时。忽略学习窗口的大小及尾端位的数目，经由此范例中管线滑动窗口解码器的时延是正比于12K，相对于简单滑动窗口架构中的2K。时延是可以根据需要处理的数据数量，通过改变窗口大小、窗口数目、及学习大小而减少。
虽然上述架构是发展于一turbo解码器(turbo decoder)，然而，所有卷积编码亦可以使用一最大后验概率(MAP)解码器。前向量度的计算是可以在反向量度的前或的后计算。此反向量度是可以预先计算，且随后，前向量度是可以在执行输出计算时加以计算。此是可以利用，举例来说，图3A的实施例加以完成，其中，计算方块241是一贝塔计算器；计算方块24是一贝塔正规化计算方块；内存321是一贝塔内存；计算方块441是一阿法计算方块；且计算方块461是一阿法正规化计算方块。
图3A实施例的其它操作是大体上与图3实施例相同。

Claims (32)

1.一种用于操作turbo解码器中的内存的方法，包括：
在第一窗口期间计算接收数据的第一组前向量度；
按照计算该第一组前向量度的顺序以及在该第一组前向量度被计算的时间，将该第一组前向量度存储于该内存中；
在第二窗口期间计算接收数据的第二组前向量度；以及
在该第二组前向量度中的每一前向量度被计算的时候，将该第二组前向量度存储于该内存中，其中在该第二组前向量度中的每一前向量度被存储在该内存中该第一组前向量度的一前向量度所占据的相同内存位置的时候，该第一组前向量度的该前向量度被读取自该内存以用于一反向量度计算。
2.如权利要求1所述的方法，其中该数据包括一数据位以及伴随的至少一个奇偶校验位；
该方法更包括：
对每一个数据指定一地址，其中该地址在计算期间伴随该数据。
3.如权利要求1所述的方法，其中在存储步骤中更包括：将在该第二窗口期间所计算的前向量度存储于该内存中一给定时钟沿上的内存位置，并在该第一窗口期间读取所计算且占据该给定时钟沿上的该内存位置的前向量度。
4.如权利要求2所述的方法，其中该数据包括该数据位以及在计算期间伴随该数据的至少两个奇偶校验位。
5.如权利要求1所述的方法，更包括：
对每一个接收数据指定外来数据。
6.如权利要求5所述的方法，更包括：
在执行前向量度计算时使用该外来数据。
7.如权利要求1所述的方法，更包括按照存储前向量度的反向顺序，自该内存读取于该第一窗口期间所存储的前向量度。
8.一种用于决定接收信号的二进位状态的方法，包括：
接收数据位，每一位伴随有至少一个奇偶校验位；
b提供地址和相关的内在数据给所接收的每一位；
将所接收的数据位、至少一伴随奇偶校验位、与相关的内在数据存储于第一内存中；
在第一窗口期间，对所接收的每一个数据位与相关的内在数据执行前向量度计算；
将所计算的每一个前向量度存储于第二内存中；
在第二窗口期间，按照数据位被接收的相同顺序对所接收的每一个数据位与相关的内在数据执行前向量度计算；
自该第二内存中的内存位置读取在该第一窗口期间所计算的每一个前向量度，同时，将在该第二窗口期间所计算的前向量度存储于该内存位置中，其中在该第一窗口期间所计算的前向量度是从该内存位置被读取；以及
使用在该第一窗口期间存储于该第一内存中的数据以及在该第一窗口期间所计算的前向量度，以于该第二窗口期间计算反向量度。
9.一种用于操作turbo解码器中的内存的装置，包括：
用于在第一窗口期间计算接收数据的第一组前向量度的装置；
用于按照该第一组前向量度中每一前向量度被计算的顺序来将该第一组前向量度中每一前向量度存储于该内存中的装置；
用于在第二窗口期间计算接收数据的第二组前向量度的装置；以及
用于将该第二组前向量度中的每一前向量度存储于该内存中的装置，其中该第二组前向量度中的每一前向量度被存储在该内存中该第一组前向量度的一前向量度所占据的相同内存位置，且其中该第一组前向量度的该前向量度被读取自该内存位置以用于反向量度计算。
10.如权利要求9所述的装置，其中该数据包括一数据位以及伴随的至少一个奇偶校验位，该装置更包括：
用于对每一个数据指定地址的装置，其中该地址在计算期间伴随该数据。
11.如权利要求9所述的装置，其中该用于存储的装置更包括：
用于存储在该第二窗口期间所计算的前向量度的装置，其将在该第二窗口期间所计算的前向量度存储于该内存中一给定时钟沿上的内存位置，并在该第一窗口期间读取所计算且占据该给定时钟沿上的该内存位置的前向量度。
12.如权利要求10所述的装置，其中该数据包括该数据位以及在计算期间伴随该数据的至少两个奇偶校验位。
13.如权利要求9所述的装置，更包括：
对每一个接收数据指定外来数据。
14.如权利要求13所述的装置，更包括：
该用于计算的装置包括用于在执行前向量度计算时使用该外来数据的装置。
15.如权利要求9所述的装置，更包括：
该用于读取内存的装置按照存储前向量度的反向顺序，自该内存读取于该第一窗口期间所存储的前向量度。
16.一种用于决定接收信号的二进位状态的装置，包括：
用于接收数据位的装置，其中每一位伴随有至少一个奇偶校验位；
用于提供地址和相关的内在数据给所接收的每一位的装置；
用于将每一位、至少一伴随奇偶校验位、相关的地址、与内在数据存储于第一内存中的装置；
用于按照数据位在第一窗口期间被接收的相同顺序来对所接收的每一个数据位与内在数据执行前向量度计算的装置；
用于将在该第一窗口期间所计算的每一前向量度存储在第二内存的装置；
用于按照数据位在第二窗口期间被接收的相同顺序来对所接收的每一个数据位执行前向量度计算的装置；
用于读取的装置，其自该第二内存中的内存位置读取在该第一窗口期间所计算的每一个前向量度，同时，将在该第二窗口期间所计算的前向量度存储于该内存位置中，其中在该第一窗口期间所计算的前向量度是从该内存位置被读取；以及
用于使用在该第一窗口期间存储于该第一内存中的数据以及在该第一窗口期间所计算的前向量度的装置，以于该第二窗口期间计算反向量度。
17.一种用于操作turbo解码器中的内存的方法，包括：
在第一窗口期间计算接收数据的第一组反向量度；
按照计算该第一组反向量度的顺序并在计算该第一组反向量度的时候，将该第一组反向量度存储于该内存中；
在第二窗口期间计算接收数据的第二组反向量度；以及
该第二组反向量度中的每一反向量度被计算的时候，将该第二组反向量度存储于该内存中，其中在该第二组反向量度中的每一反向量度被存储于该第一组反向量度的一个反向量度所占据的相同内存位置的时候，所述第一组反向量度的该反向量度被读取自该内存以用于前向量度计算。
18.如权利要求17所述的方法，其中该数据包括一数据位以及伴随的至少一个奇偶校验位；
该方法更包括：
对每一个数据指定一地址，其中该地址在计算期间伴随该数据。
19.如权利要求17所述的方法，其中在存储步骤中更包括：将在该第二窗口期间所计算的反向量度存储于该内存中一给定时钟沿上的内存位置，并读取占据该给定时钟沿上的该内存位置的反向量度。
20.如权利要求18所述的方法，其中该数据包括该数据位以及在计算期间伴随该数据的至少两个奇偶校验位。
21.如权利要求17所述的方法，更包括：
对每一个接收数据指定外来数据。
22.如权利要求21所述的方法，更包括：
在执行反向量度计算时使用该外来数据。
23.如权利要求17所述的方法，更包括按照存储反向量度的反向顺序，自该内存读取于该第一窗口期间所存储的反向量度。
24.一种用于决定接收信号的二进位状态的方法，包括：
接收数据位，每一位伴随有至少一个奇偶校验位；
提供地址和相关的内在数据给所接收的每一位；
将所接收的数据位、至少一伴随奇偶校验位、地址、与相关的内在数据存储于第一内存中；
在第一窗口期间，对所接收的每一个数据位与相关的内在数据执行反向量度计算；
将每一反向量度存储在第二内存；
在第二窗口期间，按照数据位被接收的相同顺序来对所接收的每一个数据位与内在数据执行反向量度计算；
自该第二内存中的内存位置读取在该第一窗口期间所计算的每一个反向量度，同时，将在该第二窗口期间所计算的反向量度存储于该内存位置中，其中在该第一窗口期间所计算的反向量度是从该内存位置被读取；以及
使用在该第一窗口期间存储于该第一内存中的数据以及在该第一窗口期间所计算的反向量度，以于该第二窗口期间计算前向量度。
25.一种用于操作turbo解码器中的内存的装置，包括：
用于在第一窗口期间计算接收数据的第一组反向量度的装置；
用于按照该第一组反向量度中每一反向量度被计算的顺序来将该第一组反向量度中每一反向量度存储于该内存中的装置；
用于在第二窗口期间计算第二组反向量度的装置；以及
用于将在该第二组反向量度中每一反向量度存储于该内存中的装置，其中该第二组反向量度中每一反向量度被存储于该内存中该第一组反向量度的反向量度所占据的相同内存位置，且其中该第一组反向量度中的该反向量度被读取自该内存以用于前向量度计算。
26.如权利要求25所述的装置，其中该数据包括一数据位以及伴随的至少一个奇偶校验位，且该装置更包括：
用于对每一个数据指定地址的装置，其中该地址在计算期间伴随该数据。
27.如权利要求25所述的装置，其中该存储装置更包括：
用于存储在该第二窗口期间所计算的反向量度的装置，其将在该第二窗口期间所计算的反向量度存储于该内存中一给定时钟沿上的内存位置，并读取占据该给定时钟沿上的该内存位置的反向量度。
28.如权利要求26所述的装置，其中该数据包括该数据位以及在量度计算期间伴随该数据的至少两个奇偶校验位。
29.如权利要求25所述的装置，更包括：
对每一个接收数据指定外来数据。
30.如权利要求29所述的装置，更包括：
用于在执行反向量度计算时使用该外来数据的装置。
31.如权利要求25所述的装置，更包括：
用于读取内存的装置是按照存储反向量度的反向顺序，自该内存读取于该第一窗口期间所存储的反向量度。
32.一种用于决定接收信号的二进位状态的装置，包括：
用于接收数据位的装置，其中每一位伴随有至少一个奇偶校验位；
用于提供地址和相关的内在数据给所接收的每一位的装置；
用于将每一位、至少一伴随奇偶校验位、相关的位置、与内在数据存储于第一内存中的装置；
用于按照数据位在第一窗口期间被接收的相同顺序来对所接收的每一个数据位与内在数据执行反向量度计算的装置；
用于将在该第一窗口期间所计算的每一反向量度存储在第二内存的装置；
用于按照在第二窗口期间数据位被接收的相同顺序来对所接收的每一个数据位执行反向量度计算的装置；
用于读取的装置，其自该第二内存中的内存位置读取在该第一窗口期间所计算的每一个反向量度，同时，将在该第二窗口期间所计算的反向量度存储于该内存位置中，其中在该第一窗口期间所计算的反向量度是从该内存位置被读取；以及
用于使用在该第一窗口期间存储于该第一内存中的数据以及在该第一窗口期间所计算的反向量度的装置，以于该第二窗口期间计算前向量度。
CN2006101464598A 2001-09-06 2002-04-15 操作turbo解码器决定接收信号二进位状态的方法与装置 Expired - Fee Related CN1941637B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US31785501P 2001-09-06 2001-09-06
US60/317,855 2001-09-06
US10/037,609 US6961921B2 (en) 2001-09-06 2002-01-02 Pipeline architecture for maximum a posteriori (MAP) decoders
US10/037,609 2002-01-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB028175859A Division CN1284114C (zh) 2001-09-06 2002-04-15 操作turbo解码器以决定接收信号的二进制状态的方法与装置

Publications (2)

Publication Number Publication Date
CN1941637A CN1941637A (zh) 2007-04-04
CN1941637B true CN1941637B (zh) 2010-05-12

Family

ID=26714300

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB028175859A Expired - Fee Related CN1284114C (zh) 2001-09-06 2002-04-15 操作turbo解码器以决定接收信号的二进制状态的方法与装置
CN2006101464598A Expired - Fee Related CN1941637B (zh) 2001-09-06 2002-04-15 操作turbo解码器决定接收信号二进位状态的方法与装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB028175859A Expired - Fee Related CN1284114C (zh) 2001-09-06 2002-04-15 操作turbo解码器以决定接收信号的二进制状态的方法与装置

Country Status (15)

Country Link
US (4) US6961921B2 (zh)
EP (2) EP2159921A3 (zh)
JP (1) JP3935471B2 (zh)
KR (4) KR20080003013A (zh)
CN (2) CN1284114C (zh)
AT (1) ATE438958T1 (zh)
BR (1) BR0212645A (zh)
CA (1) CA2459383A1 (zh)
DE (1) DE60233236D1 (zh)
HK (1) HK1068436A1 (zh)
MX (1) MXPA04002180A (zh)
MY (1) MY131249A (zh)
NO (1) NO20041357L (zh)
TW (2) TWI305701B (zh)
WO (1) WO2003023709A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961921B2 (en) * 2001-09-06 2005-11-01 Interdigital Technology Corporation Pipeline architecture for maximum a posteriori (MAP) decoders
JP3898574B2 (ja) * 2002-06-05 2007-03-28 富士通株式会社 ターボ復号方法及びターボ復号装置
SG113431A1 (en) * 2002-08-30 2005-08-29 Oki Techno Ct Singapore Pte Improved turbo decoder
KR20040068771A (ko) * 2003-01-27 2004-08-02 삼성전자주식회사 소프트 복조 방법 및 소프트 복조 장치
GB2409618A (en) * 2003-12-23 2005-06-29 Picochip Designs Ltd Telecommunications decoder device
US7343530B2 (en) * 2004-02-10 2008-03-11 Samsung Electronics Co., Ltd. Turbo decoder and turbo interleaver
US7555070B1 (en) * 2004-04-02 2009-06-30 Maxtor Corporation Parallel maximum a posteriori detectors that generate soft decisions for a sampled data sequence
JP2006115145A (ja) * 2004-10-14 2006-04-27 Nec Electronics Corp 復号装置及び復号方法
KR101279283B1 (ko) * 2006-10-19 2013-06-26 조지아 테크 리서치 코오포레이션 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법
US8411709B1 (en) 2006-11-27 2013-04-02 Marvell International Ltd. Use of previously buffered state information to decode in an hybrid automatic repeat request (H-ARQ) transmission mode
JP2009060455A (ja) * 2007-08-31 2009-03-19 Nec Corp スライディングウィンドウターボ復号処理装置とその方法
US8897393B1 (en) 2007-10-16 2014-11-25 Marvell International Ltd. Protected codebook selection at receiver for transmit beamforming
US8291302B2 (en) * 2007-10-17 2012-10-16 Marvell International Ltd. State metrics memory reduction in a turbo decoder implementation
US8542725B1 (en) 2007-11-14 2013-09-24 Marvell International Ltd. Decision feedback equalization for signals having unequally distributed patterns
GB0804206D0 (en) * 2008-03-06 2008-04-16 Altera Corp Resource sharing in decoder architectures
US8565325B1 (en) 2008-03-18 2013-10-22 Marvell International Ltd. Wireless device communication in the 60GHz band
US8572470B2 (en) * 2008-03-28 2013-10-29 Nxp, B.V. Memory-efficient storage method: a fast BJCR based decoder implementation scheme
US8761261B1 (en) 2008-07-29 2014-06-24 Marvell International Ltd. Encoding using motion vectors
US8498342B1 (en) 2008-07-29 2013-07-30 Marvell International Ltd. Deblocking filtering
US8345533B1 (en) 2008-08-18 2013-01-01 Marvell International Ltd. Frame synchronization techniques
US8681893B1 (en) * 2008-10-08 2014-03-25 Marvell International Ltd. Generating pulses using a look-up table
JP5196567B2 (ja) * 2008-12-02 2013-05-15 日本電気株式会社 演算装置、復号化装置およびメモリ制御方法ならびにプログラム
US8578255B1 (en) 2008-12-19 2013-11-05 Altera Corporation Priming of metrics used by convolutional decoders
US8520771B1 (en) 2009-04-29 2013-08-27 Marvell International Ltd. WCDMA modulation
EP2302811B1 (en) * 2009-08-18 2013-03-27 Telefonaktiebolaget L M Ericsson (Publ) Soft output viterbi algorithm method and decoder
US8817771B1 (en) 2010-07-16 2014-08-26 Marvell International Ltd. Method and apparatus for detecting a boundary of a data frame in a communication network
US20220073211A1 (en) * 2020-07-17 2022-03-10 The Boeing Company Aircraft buffet detection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208816A (en) * 1989-08-18 1993-05-04 At&T Bell Laboratories Generalized viterbi decoding algorithms
US5381425A (en) * 1992-03-27 1995-01-10 North Carolina State University System for encoding and decoding of convolutionally encoded data

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148385A (en) 1987-02-04 1992-09-15 Texas Instruments Incorporated Serial systolic processor
US5263026A (en) 1991-06-27 1993-11-16 Hughes Aircraft Company Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver
BE1007183A3 (fr) * 1993-06-18 1995-04-18 Solvay Ureines derivees d'alpha, omega-diaminoacides et procede pour leur preparation.
US5450453A (en) 1994-09-28 1995-09-12 Motorola, Inc. Method, apparatus and system for decoding a non-coherently demodulated signal
US5933462A (en) * 1996-11-06 1999-08-03 Qualcomm Incorporated Soft decision output decoder for decoding convolutionally encoded codewords
JPH1124785A (ja) * 1997-07-04 1999-01-29 Hitachi Ltd 半導体集積回路装置と半導体メモリシステム
US6563877B1 (en) * 1998-04-01 2003-05-13 L-3 Communications Corporation Simplified block sliding window implementation of a map decoder
US6343368B1 (en) * 1998-12-18 2002-01-29 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for fast maximum a posteriori decoding
US6484283B2 (en) * 1998-12-30 2002-11-19 International Business Machines Corporation Method and apparatus for encoding and decoding a turbo code in an integrated modem system
EP1030457B1 (en) * 1999-02-18 2012-08-08 Imec Methods and system architectures for turbo decoding
CN1201494C (zh) * 1999-03-01 2005-05-11 富士通株式会社 最大后验概率译码方法和装置
US6754290B1 (en) * 1999-03-31 2004-06-22 Qualcomm Incorporated Highly parallel map decoder
JP3846527B2 (ja) * 1999-07-21 2006-11-15 三菱電機株式会社 ターボ符号の誤り訂正復号器、ターボ符号の誤り訂正復号方法、ターボ符号の復号装置およびターボ符号の復号システム
US6226773B1 (en) * 1999-10-20 2001-05-01 At&T Corp. Memory-minimized architecture for implementing map decoding
US6857101B1 (en) * 1999-12-14 2005-02-15 Intel Corporation Apparatus and method of storing reference vector of state metric
US6477679B1 (en) * 2000-02-07 2002-11-05 Motorola, Inc. Methods for decoding data in digital communication systems
US6477681B1 (en) * 2000-02-07 2002-11-05 Motorola, Inc. Methods for decoding data in digital communication systems
US6856657B1 (en) * 2000-02-10 2005-02-15 Motorola, Inc. Soft output decoder for convolutional codes
US6658071B1 (en) * 2000-02-14 2003-12-02 Ericsson Inc. Delayed decision feedback log-map equalizer
EP1128560B1 (en) * 2000-02-21 2004-01-28 Motorola, Inc. Apparatus and method for performing SISO decoding
DE10012873A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Optimierter Turbo-Decodierer
JP3514217B2 (ja) * 2000-06-29 2004-03-31 日本電気株式会社 ターボ復号方法及び受信機
US6725409B1 (en) * 2000-06-30 2004-04-20 Texas Instruments Incorporated DSP instruction for turbo decoding
US6829313B1 (en) * 2000-07-17 2004-12-07 Motorola, Inc. Sliding window turbo decoder
US6813743B1 (en) * 2000-07-31 2004-11-02 Conexant Systems, Inc. Sliding window technique for map decoders
US6452979B1 (en) * 2000-09-06 2002-09-17 Motorola, Inc. Soft output decoder for convolutional codes
US7234100B1 (en) * 2000-09-28 2007-06-19 Intel Corporation Decoder for trellis-based channel encoding
US6799295B2 (en) * 2001-01-02 2004-09-28 Icomm Technologies, Inc. High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture
US6845482B2 (en) * 2001-02-28 2005-01-18 Qualcomm Incorporated Interleaver for turbo decoder
US7200799B2 (en) * 2001-04-30 2007-04-03 Regents Of The University Of Minnesota Area efficient parallel turbo decoding
US6392572B1 (en) * 2001-05-11 2002-05-21 Qualcomm Incorporated Buffer architecture for a turbo decoder
US6885711B2 (en) * 2001-06-27 2005-04-26 Qualcomm Inc Turbo decoder with multiple scale selections
US6961921B2 (en) * 2001-09-06 2005-11-01 Interdigital Technology Corporation Pipeline architecture for maximum a posteriori (MAP) decoders
JP3549519B2 (ja) * 2002-04-26 2004-08-04 沖電気工業株式会社 軟出力復号器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208816A (en) * 1989-08-18 1993-05-04 At&T Bell Laboratories Generalized viterbi decoding algorithms
US5381425A (en) * 1992-03-27 1995-01-10 North Carolina State University System for encoding and decoding of convolutionally encoded data

Also Published As

Publication number Publication date
US20060005111A1 (en) 2006-01-05
EP1423823B1 (en) 2009-08-05
TWI305701B (en) 2009-01-21
EP2159921A3 (en) 2011-11-16
KR100887263B1 (ko) 2009-03-06
KR20050091792A (ko) 2005-09-15
US20070118791A1 (en) 2007-05-24
HK1068436A1 (en) 2005-04-29
DE60233236D1 (de) 2009-09-17
TWI301704B (en) 2008-10-01
JP3935471B2 (ja) 2007-06-20
TW200423549A (en) 2004-11-01
CN1554072A (zh) 2004-12-08
KR20070064678A (ko) 2007-06-21
KR20080003013A (ko) 2008-01-04
US6961921B2 (en) 2005-11-01
KR20040034699A (ko) 2004-04-28
US7181670B2 (en) 2007-02-20
EP2159921A2 (en) 2010-03-03
US20030066019A1 (en) 2003-04-03
CN1284114C (zh) 2006-11-08
US7908545B2 (en) 2011-03-15
US20110271166A1 (en) 2011-11-03
US8316285B2 (en) 2012-11-20
KR100582051B1 (ko) 2006-05-22
NO20041357L (no) 2004-04-01
MY131249A (en) 2007-07-31
CA2459383A1 (en) 2003-03-20
EP1423823A1 (en) 2004-06-02
JP2005503058A (ja) 2005-01-27
CN1941637A (zh) 2007-04-04
KR100905982B1 (ko) 2009-07-03
ATE438958T1 (de) 2009-08-15
WO2003023709A1 (en) 2003-03-20
MXPA04002180A (es) 2004-06-29
BR0212645A (pt) 2004-08-24
EP1423823A4 (en) 2006-03-22

Similar Documents

Publication Publication Date Title
CN1941637B (zh) 操作turbo解码器决定接收信号二进位状态的方法与装置
US5267191A (en) FIFO memory system
US6324226B1 (en) Viterbi decoder
US8555127B2 (en) Self-timed error correcting code evaluation system and method
US9419651B2 (en) Non-polynomial processing unit for soft-decision error correction coding
US8234536B1 (en) Iterative decoder using input data pipelining and time-interleaved processing
US6420983B1 (en) On-line offset cancellation in flash A/D with interpolating comparator array
EP0911983A1 (en) Reed solomon error correcting circuit and method and device for euclidean mutual division
WO2005099101A1 (en) Four-symbol parallel viterbi decoder
JP4580927B2 (ja) ビタビ復号装置、およびビタビ復号方法
KR20060065452A (ko) 리드-솔로몬 복호 장치 및 수정된 유클리드 알고리즘연산회로
US9218239B2 (en) Apparatuses and methods for error correction
CN1773864B (zh) 一种纠错能力为2的扩展里德—所罗门码的译码方法
US20080104487A1 (en) Error detection apparatus and error detection method
JP4366867B2 (ja) Ｍａｐ復号装置
KR100543041B1 (ko) 프리멀티플리케이션 기능을 가진 알에스 디코더
KR0166153B1 (ko) 에러정정 시스템의 에러위치 검색회로
Manzoor et al. VLSI implementation of an efficient pre-trace back approach for Viterbi algorithm

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1105487

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1105487

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20150415

EXPY Termination of patent right or utility model