CN1954422A - 用于与另一晶片接合的半导体晶片表面的制备 - Google Patents

用于与另一晶片接合的半导体晶片表面的制备 Download PDF

Info

Publication number
CN1954422A
CN1954422A CNA2005800151000A CN200580015100A CN1954422A CN 1954422 A CN1954422 A CN 1954422A CN A2005800151000 A CNA2005800151000 A CN A2005800151000A CN 200580015100 A CN200580015100 A CN 200580015100A CN 1954422 A CN1954422 A CN 1954422A
Authority
CN
China
Prior art keywords
wafer
preparing
aforementioned
described method
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800151000A
Other languages
English (en)
Inventor
C·莫南图索特
C·马勒维尔
H·莫里索
A·苏比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CN1954422A publication Critical patent/CN1954422A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

本发明涉及制备用于与另一晶片接合的晶片氧化表面的方法，该氧化表面已经进行了原子种类的注入，该方法包括通过使用NH4OH和H2O2清洗氧化表面的第一步骤，和使用氢氯酸种类(HCl)清洗的第二步骤，其中实施第一步骤以蚀刻从约10至约120，且其中在低于约50℃的所选温度下实施第二步骤达约10分钟或更少。

Description

用于与另一晶片接合的半导体晶片表面的制备
技术领域
本发明涉及到接合包括半导体材料的两个晶片，用于制造微电子器件、光学元件或光电元件的结构。
更精确地，本发明涉及制备将接合到一起的两个晶片中至少一个的接合表面。
背景技术
为了确保在将两个晶片接合到一起之前的良好接触质量，必须清洗将接合的两个表面中的至少一个。
当在晶片表面上存在的单独颗粒或污染物位于两个晶片的界面上时，其对良好的接合有害。
在以下情形下尤其是这种情况：接合之前，两个接合晶片中的一个已经在将接合的表面附近进行了原子种类注入、随后在公知为Smart-CutTM的方法过程中在注入区域分离。由此被密封在接合界面中的这些颗粒会导致在分离之后获得的结构中形成表层气泡和/或导致在注入了种类的区域和所述结构的表面之间不转移的区域。在热处理期间这些气泡倍增和/或增大，该热处理例如是在接合期间或之后进行的热处理，以加强接合。
由此，找到从接合表面去除这种颗粒和污染物的方法是重要的。
在本领域中公知的常规清洗技术包括在接合之前化学处理晶片的步骤。
为了清洗晶片、如半导体材料晶片的氧化表面，公知地采用公知为RCA的处理，其包括：
·使用SC1溶液(标准清洗液1)的第一浸渍；包括氢氧化铵(NH4OH)、双氧水(H2O2)和去离子水，通常在30℃至80℃范围的温度下使用；
·使用SC2溶液(标准清洗液2)的第二浸渍；含有氢氯酸(HCl)、双氧水(H2O2)和去离子水，在70℃至90℃范围的温度下使用；
第一浸渍主要用于去除晶片表面上的单独颗粒和埋藏在表面附近的颗粒，并防止其再沉积。
而且，该第一SC1浸渍可改善将接合的晶片表面的亲水性，在此表面亲水特性构成两个晶片之间良好接合的必要条件。
SC2溶液主要用于通过形成氯化物来去除已经沉积在晶片表面上的金属污染物。
在室温和90℃之间，该金属去除效率通常在95％和99％之间。在室温和90℃之间，化学反应到晶片中的深度通常从约1埃()至约10。
由于这个原因，SC2处理通常在70℃至90℃范围内的温度下使用。
然而，在进行这种化学处理之后获得的表面仍然粗糙，其在一些情况下比在处理之前更明显。
在晶片表面上存在的该外形比以埃RMS(均方根)测量的高粗糙度值更多地改变接合。
当在其界面中发现晶片表面上存在的单独颗粒或污染物时其对晶片的良好接合也是有害的。
在接合之后，由此密封在接合界面中的这些颗粒会导致在Smart-CutTM分离之后获得的结构中形成表面气泡，和/或在以该水平注入了种类的区域和该结构表面之间不转移的区域。在热处理如在接合过程中或之后进行的用于固化的热处理期间，这些气泡尺寸增加和/或长大。
EP 0 971 396尤其公开了一种技术，包括通过实施SC1、然后SC2和最后的另一个SC1处理来制备这种注入表面。该工艺包括三个步骤，总共持续时间为80℃下SC1处理约8分钟(2×4分钟)，和80℃下SC2处理约4分钟。
由于要使两个晶片之间接合质量的改善最大化，因此必须进行适合于最优化其清洗和接合制备操作的RCA处理。
发明内容
根据第一方面，本发明尝试通过提出一种用于制备与另一晶片接合的晶片氧化表面的方法来改善这种状况，该氧化表面已经进行了原子种类的注入，该方法包括通过采用NH4OH和H2O2来清洗氧化表面的第一步骤和通过采用氢氯酸种类(HCl)来清洗的第二步骤，其中实施第一步骤以蚀刻从约10到约120，且其中在低于约50℃的所选温度下实施第二步骤。
制备氧化晶片表面的方法的特征在于(NH4OH单位质量的所有参考都对应于在水中以约30％比率稀释的NH4OH)：
-实施第一步骤的蚀刻以蚀刻约10埃和约60埃之间；
-选择第一步骤的处理参数以从表面去除平均直径大于约0.1微米的单独颗粒；
-选择第一步骤的处理参数以使处理之后的粗糙度小于约5RMS，或尤其小于约4RMS；
-每单位质量的NH4OH/H2O2的剂量在从约1/2到约4/4的范围内，该第一步骤的处理温度在从约30℃到约90℃之间；
-每单位质量的NH4OH/H2O2的百分比剂量约1/2，该混合的温度为约50℃，且第一步骤的清洗时间为约3分钟；
-每单位质量的NH4OH/H2O2的百分比剂量约2/4，该混合的温度为约70℃，且第一步骤的清洗时间为约3分钟；
-每单位质量的NH4OH/H2O2的剂量约3/4，该混合的温度为约80℃，且第一步骤的清洗时间为约3分钟；
-进行清洗的第二步骤，以去除在晶片表面上存在的约95％至99％的金属污染物；
-使用第二步骤混合物的所选温度约为室温；
-在第二步骤期间使用的所选温度大于约0℃；
-第二步骤的清洗时间小于约10分钟，具体地约3分钟；
-在第一步骤之前实施等离子体激活的步骤。
根据第二方面，本发明提出了去除薄层的方法，包括以下步骤：
a)在第一晶片中以接近将形成的薄层厚度的深度形成弱化区，
b)根据制备氧化表面的所述方法制备第一晶片的氧化表面，
c)在步骤b)中制备的表面处将第一晶片接合到第二晶片，
d)提供能量，以在弱化区分离接合到第二晶片的薄层。
根据本发明去除薄层的方法，特征在于：
-在步骤b)之前进行将在步骤b)中制备的表面热氧化的步骤；
-该方法还包括根据用于制备氧化表面的所述方法来制备第二晶片的接合表面；
-在制备所述表面之前进行第二晶片表面热氧化的步骤；
-通过将原子种类注入到接近弱化区深度的深度来获得在步骤a)期间形成的弱化区。
根据第三方面，本发明提出了将薄层去除方法应用到绝缘体上的半导体结构的制造。
附图说明
本发明的其它方面、目的和优点在附图说明的本文件其余部分中描述。
图1示出了“Smart-CutTM”技术的不同步骤(图1a-1d)。
图2是示出在不同的清洗操作之后晶片上粗糙度的测量结果的图。
图3是示出与图2中示出的那些相同的测量结果的图，在此其用于预测在更重要的清洗操作期间获得的粗糙度。
图4是示出从晶片去除表面颗粒有效性的测量结果作为由清洗引起的蚀刻深度的函数的图。
图5是示出在使用Smart-CutTM方法去除之后获得的晶片上观测到的气泡数的测量结果的图，其中，在接合之前，在根据本发明的SC1处理之后，已经在50℃温度下进行了SC2处理，或者已经在80℃温度下进行了SC2处理。
具体实施方式
根据本发明的晶片清洗步骤可包括在根据所谓的Smart-CutTM工艺的薄层去除工艺中。
参考图1a，该层去除工艺的第一步存在于半导体材料晶片的氧化中，以使得施主晶片10具有表面氧化层11。
该氧化可以是自然的或是在热处理下(即，热氧化)或通过SiO2聚积体的沉积制得的。
参考图1b，对如此氧化了的施主晶片10进行穿过这些氧化表面中一个的原子种类注入，如氢和/或氦的注入。
测量在注入期间使用的这些原子种类的剂量，并以预设能量发射至施主晶片10表面下的预设深度，变脆区域15相对施主晶片10的其它部分特别脆。由此，形成膜16，由变脆区15和已经进行了注入12的氧化表面分隔。
参考图1c，使接收晶片20与施主晶片的氧化表面接触，已经对该氧化表面进行了注入12。
首先使用的接合特性是被接触的表面之间的分子附着力。
然后进行可选的热处理，以增强两个晶片之间的接合连接。在一个或多个预定温度下处理预定的持续时间，以最优化接合效率并避免在晶片表面上产生结构缺陷。作为示例，可以使用约300℃的温度达约30分钟。事实上，该热处理将导致大比例的SiOH键消失，实现强化Si-O-Si键的优点。
由此，提供足够的能量如热和/或机械能量以断开变脆区15的弱键，并由此导致薄膜16与施主晶片10的分离，由此形成绝缘体上的半导体结构30，在图1d中示出，从施主晶片10去除的薄膜16由此形成半导体部分，和下方的氧化层17由此形成结构30的电绝缘部分。
例如通过化学蚀刻、牺牲氧化、抛光、化学机械抛光或CMP、原子种类轰击或任何其它平坦化技术，便利地完成了分离和接合的表面。然后，最终结构用于微电子器件、光学元件或光电元件的应用。
然后，该最终结构用于微电子器件、光学元件或光电元件的应用。
例如，其可以在分离层中形成部件。
由此，其可以制造绝缘体上的半导体结构，如SOI、SGOI(绝缘体上的硅锗)、SOQ(石英上的硅)、GeOI(绝缘体上的锗)结构，在绝缘体上由属于III-V族的成分构成的合金系列；每一个都具有包括了根据本发明插入在分离层和其它晶片之间的清洗氧化物的绝缘层。
如上面已经示出的，将施主晶片10接合到接收晶片20上的步骤构成Smart-CutTM工艺中的必须步骤。
因此本发明的主要目的是尤其通过满足以下四个目标来改善两个晶片10和20之间的接合：
-从将被接合的至少一个晶片表面去除单独颗粒，以减少后接合缺陷的出现；
-减少晶片表面上的粗糙度的尺寸和数目，以增加将接合的表面的接触面积，并由此提高接合能量；
-制造并保持表面亲水性，以最大化接合能量；
-去除将接合的至少一个晶片表面上的污染物，以减少后接合缺陷的出现。
另一目的是借助于简单、快速、节约成本的技术符合这些目的的可能性。
另一目的是制造由Smart-CutTM工艺结合根据本发明的步骤来制造绝缘体上的半导体结构。
另一目的是控制用于已经进行了注入12的氧化表面的接合的制备。事实上，申请人已经注意到这种表面对于这种制备的敏感度比其已经进行了注入的情况高约5倍。为此，因此不可避免地设置适当且非常精确地计算的制备参数。
将制备的晶片可由任一种类型的半导体材料构成。
然而，在此，晶片材料限于硅，其是申请人在其上做出以下描述的研究的材料。
自然地(我们称为原生氧化物)或人工地(例如，这是通过热形成氧化物的情况)氧化该晶片。
可选地，可以实施等离子体激活将接合的至少一个氧化物表面的预备步骤。
本发明由此提出了一种用于制备与另一晶片接合的该晶片表面的方法，实施使用了与H2O2分子混合的氨合物化学种类的至少一个化学处理步骤。
优选地，在潮湿媒质中提供这些化学种类。
化学种类例如在去离子水中稀释。这种类型的氨合物溶液也称为SC1溶液。
借助于该SC1溶液实施的该第一清洗步骤尤其是以下作用的结果(通过该溶液的化学作用而获得)：
-通过在颗粒下方掘入和由此通过将其“剥离”(另外公知为“脱模”作用)来蚀刻表面，
-在表面和颗粒之间产生相对的电势，与溶液的高pH直接相关，导致单独颗粒的分离，
-防止颗粒从槽向板迁移，这由产生的相对电势导致。
该清洗因此尤其与氨水溶液的高pH相关，是在溶液中OH-离子明显浓度的结果。
在通过氨水蚀刻氧化物期间，这些离子将与在表面上产生的悬键反应，并以SiOH终端使其饱和。在表面上形成的该SiOH层由此将产生所述的抵制相反电势，能够从表面带走最少接合到表面的颗粒(换句话说，为单独颗粒)并防止其返回。
这些表面SiOH键也将是在晶片表面上的水分子吸收点，由此导致其亲水性。该亲水性由此改善了与另一晶片的接合。
参考图2，示出了申请人所从事的研究的结果，其包括找到通过不同的SC1溶液蚀刻的材料厚度(也称为蚀刻深度)和在晶片表面上出现的被测粗糙度之间的关系。
在此，在已经氧化并已经进行了离子注入的硅晶片上，通过反射法来测量蚀刻深度，并使用AFM(原子力显微镜)来测量粗糙度。
在每次SC1处理之前以及之后，通过反射法测量来确定颗粒去除水平。将通常通过调整为预设光频谱的激光取得的测量结果取为约0.13微米，在此，该值构成可通过反射法检测到的最小颗粒的平均直径。
图2中图的x坐标示出了使用不同的SC1溶液获得的蚀刻深度，这些蚀刻深度以埃表示。
图2中图的y坐标示出了对于在晶片上进行的不同蚀刻在晶片上测出的粗糙度值，在此这些粗糙度值以RMS埃表示。
在此表示为晶片表面上所实施的蚀刻的函数的所发现的粗糙度在图上以黑点示出。
测量的一种第一结果是平均粗糙度随着蚀刻深度增长。
第二结果是获得了在蚀刻深度和粗糙度之间大致线性的关系。
参考图3，并考虑标注的蚀刻和粗糙度之间的该基本线性关系，实现了图2中曲线1的线性延长，以便形成图3中的曲线2。
使用曲线1的该线性延长，并得知最大预设粗糙度值，其中超出该最大预设粗糙度值的接合能量是不足的，便可由此推断并预测蚀刻的最大深度，这与其相关，超出其的该接合能量是不足的。
在此，在申请人进行的所述研究中，认为将最大粗糙度值设置在约5RMS埃，例如，符合在由“Electromechanical SocietyProceedings volume 97-36”公开的、第50页§3、C.Malleville等人的“Detailed characterisation of wafer bondingmechanisms”中公开的测量结果。事实上，其示出了对于超出5RMS埃的粗糙度，接合能量急剧下降。
由此，参考图3，可推导出发现蚀刻的最大深度约为120埃。
当通过Smart-CutTM用于制造SOI结构时，晶片接合需要在接下来的分离步骤期间足以避免任何未接合的接合强度。关于小于四埃RMS的粗糙度这可在实验上获得，由此降低了约60至70埃的最大蚀刻(也参考图3)。
由申请人完成的这些测量突出了尽可能限制蚀刻晶片表面的作用的需要，必须不得超出蚀刻深度的最大限制。
参考图4，申请人进行了另一项研究，以找出自晶片的表面颗粒去除效率和通过不同SC1溶液进行的晶片蚀刻深度之间的关系。
为了进行这些测试，申请人首先通过沉积预设数目的单独颗粒来有意污染晶片，该单独颗粒将表示将被去除的颗粒。
尤其通过在以相同方式有意污染了的不同晶片表面上进行LPD(光点缺陷)测量来得到去除这些颗粒的效率。
LPD是也称作亮点的缺陷，可通过激光散射光学测量装置来检测。
LPD测量结果存在于通过由激光源发出的入射光波照亮的晶片表面中，且在检测中，借助于光学检测器，由LPD缺陷散射的光出现在该表面上。
由于在晶片表面上的光散射与晶片表面上的剩余颗粒数目相关，因此光散射测量装置提供这些剩余颗粒数目的信息。
可以使用除了LPD测量之外的技术，其单独使用或与LPD测量组合使用。
关于蚀刻深度，其通常以与用于粗糙度测量的方式基本相同的方式，通过反射法测量(参考图2)。
作为x坐标，以与图2和3相同的方式示出了借助于不同SC1溶液得到的不同蚀刻深度，其以埃表示。
作为y坐标，示出了单独颗粒去除效率，其表示为相对于评估的将存在于晶片表面上的单独颗粒总数的百分比。
作为蚀刻深度函数的颗粒去除效率测量结果在图上由黑点示出。
参考图4，可看出，超出蚀刻值约10埃的深度时，颗粒去除效率接近100％，而在该值以下约10埃时，提供了少很多的颗粒去除，这是由于其具有约50％至60％的效率。
对于小于约10埃的蚀刻，颗粒去除因此不足以允许良好条件下的接合。
如果蚀刻厚度过小的话，则颗粒不再从表面分离，且其去除效率下降很快。
可选地，可以与使用SC1槽同时使用超声，以帮助从表面分离颗粒。
我们在此另外要求由氧化表面给予的特定灵敏度，其中面对这种类型化学处理，已经对该氧化表面进行了注入。事实上，这种该灵敏度约比没有进行注入的相同表面的灵敏度高5倍。
为此，该化学处理的实施和计算必须特别精确。
由申请人参考图2和4进行的测量已经可以估计蚀刻深度，当将清洗的晶片被引入到存在SC1溶液的环境中时希望获得上述蚀刻深度，在通过Smart-Cut具体化为SOI结构的应用中，在此被设置的蚀刻深度必定在约10埃和约120埃之间或约10埃和约60埃之间的范围内。
在该认可的蚀刻深度范围内，申请人进行了相当多的实验，尝试使用SC1溶液来最优化蚀刻条件，目的是进一步增加后清洗接合能量。
对于这些蚀刻结果，其通常使用：
-每单位质量的NH4OH/H2O2的剂量在从约1/2至约4/4，或从约1/2.5至约4/4的范围内(NH4OH单位质量的所有参考都对应于在水中以约30％比率稀释的NH4OH)，和
-从约30℃到约80℃温度，
-从几秒至几小时的蚀刻时间。
在以下表格中给出了SC1的清洗条件，已证明该条件是印象特别深刻的：
    SC1  每单位质量的NH4OH/H2O2的％    T(C)     清洗时间
 1/2    50     3mn
    2/4    70   3mn
    3/4    80   3mn
申请人尤其推断出：
-每单位质量的NH4OH/H2O2的a％＝接近1/2
-温度为约70℃，
-清洗时间为约3分钟，
可获得约20埃的蚀刻，导致约3RMS埃的粗糙度，以及多于约90％的颗粒去除水平，由此获得最佳接合能量。
可选的一个或多个清洗步骤在之前的清洗步骤之前或之后。
以这种方式，在之前的SC1处理之后便利地实施第二步SC2处理，该SC2处理基于包括HCl和H2O2混合物的溶液。
例如，在SC1-型处理期间优先使用碱性pH的化学处理如采用氨化学种类的处理，已经很大地改善了晶片表面的亲水性。
在溶液中的高浓度氢氧离子事实上允许这些OH-离子与在晶片表面上产生的悬键反应，并通过SiOH终端使其饱和。这种表面SiOH键将由此构成晶片表面上的水分子吸收位置，由此导致其亲水性。所述的亲水性将由此改善与另一个晶片的接合。而且，形成在表面上的所述SiOH层将产生相反的排斥电势，其能够从该表面释放最弱接合的颗粒(即单独颗粒)，并防止其再沉积。
由此，施加在该表面上的碱性溶液可去除不需要的颗粒(通过防止其再沉积)并增加晶片与另一个晶片的粘附势能(potential)。
然后通过使用亲水化学种类(HCl)对亲水性或亲水化的表面进行化学处理。
在本发明方法该第二步骤的第一实施例中，所述化学种类通过湿法工序来提供。
在本发明方法的第二实施例中，所述化学种类通过干法工序来提供。
在后一情况下，例如，所述化学种类可稀释到去离子水中。这种亲水溶液由此称作术语SC2溶液。
申请人已经进行了测试，以尝试最优化清洗温度，从而实现最大接合能量。
尤其，申请人在亲水处理期间在接合能量上通过凹痕测试观测温度影响。
参考图5，申请人记录在通过Smart-CutTM制造的基本相同的SOI结构上出现的气泡数目(已经讨论过)，每一个SOI结构都由覆盖有1500厚的氧化层的单晶硅形成，从而在50℃或80℃的温度下进行接合之前使用亲水种类的化学处理。
气泡的数目在纵坐标上示出。
温度沿着横坐标示出。
在Smart-CutTM后获得的已经在80℃下进行了亲水处理的SOI结构样品上进行的测量设置的全部结果产生约为7的平均气泡数。
在Smart-CurTM之后获得的已经在50℃下进行了亲水处理的样品结构上进行的测试的全部结果给出了约0.5的平均气泡数。
由此，申请人已经清楚地证明了，在实验条件下，当在50℃下而不是在80℃下实施时，在接合之前的清洗期间使用亲水种类可增加接合能量。
温度对表面气泡数目降低的影响(以及由此接合能量的增加)的解释在于HCl对表面亲水性的化学作用的不利影响。
氢氯酸具有酸性pH(约2)，并由此在溶液中包括高浓度H3O+离子。这些离子将由此与晶片表面上的水以及表面SiOH终端反应，降低后者的数目。
这些键的降低由此易于降低接合位置数目以及表面晶片的质量，降低表面的亲水特性。
然而，将接合表面的更好亲水性导致晶片间更高的接合能量，其更牢固地密封限制在表面处的颗粒(气泡的起源)并封闭在其附近的微缺陷。然后，在分离方面，存在更少的受压空腔，该受压空腔会使表面变形以在其中形成气泡。
由此，温度降低会减少氢氯酸在接合表面亲水性方面的不利影响，并由此不会过大程度地降低接合能量。
由此，申请人已经能够示范出，对于常量处理时间，关于常规实施的亲水处理(其通常在80℃或更高下完成)，在亲水处理期间50℃的温度将增加约30％的接合能量。
申请人也清楚地识别出，在亲水处理期间将温度降低到50℃以下达小于约10分钟优选为大约3分钟的处理时间，可增加接合能量。
然而，之前已经解释了，进行亲水处理如SC2处理的主要目的是去除接合表面的污染，污染物(主要是金属)去除的效率根据温度是否分别在从室温到约90℃的范围内而从约95％至约99％变化，以及直接与在处理温度下氯离子到氧化物中的扩散长度相关的作用深度在室温和约90℃之间可从约1到约10变化。应当注意，去除污染物在之前进行等离子体激活(如前所述)的情况下尤其有效。事实上，等离子体激活易于污染表面。
由此可看出：
-为了保持接合表面的足够亲水性(由之前的SC1处理获得)用于良好的接合质量，在亲水处理期间的温度应当降低，以及：
-为了充分地去除接合表面的污染物，在亲水处理期间温度应当增加。
由此，在亲水性和去除金属污染之间找到折衷点。
为此，该温度适合于最大化接合能量。
在将接合的两个晶片中所述两个氧化接合表面中的至少一个清洗之后，这两个晶片以该(或这些)清洗表面水平相互紧密接触。
氧化晶片清洗由此可以限制非常多的大尺寸颗粒并由此可以避免降低晶片等级的缺陷。当接合能量不足以获得无缺陷的最终结构时晶片降低等级。
参考图1c和1d，不完善地用非转移区进行在接合之后进行的、在变脆区15的水平上、用于形成结构30的薄膜16的所述分离。
这些缺陷通过在接合之前实施的根据本发明的清洗步骤来尽可能地降低，该化学处理SC1已经在适合条件下并根据调整的处理参数进行，以降低在接合界面单独颗粒的最大数目，同时尽可能地降低界面粗糙度，并考虑到对已经进行了注入的氧化表面的蚀刻的特定灵敏度。
然后实施SC2处理，以有效地去除金属污染物，且保持通过SC1处理获得的高亲水性以更好地接合。
本发明涉及到制备关于半导体领域的任一类型材料的氧化晶片表面，换句话说，属于原子族IV的材料如硅或者硅锗合金，但是也延伸到IV-IV、III-V或II-VI族的其它类型合金。
应当指出，这些合金可以是二元、三元、四元或更高等级。

Claims (20)

1.一种制备用于与另一晶片接合的晶片氧化表面的方法，该氧化表面已经进行了原子种类注入，该方法包括使用NH4OH和H2O2清洗氧化表面的第一步骤，和使用氢氯酸种类清洗的第二步骤，其中实施第一步骤以蚀刻从约10至约120，且其中在低于约50℃的所选温度下实施第二步骤达小于约10分钟的时间。
2.根据前述权利要求所述的制备氧化晶片表面的方法，其中实施第一步骤的蚀刻，以蚀刻约10埃和约60埃之间。
3.根据前述权利要求所述的制备氧化晶片表面的方法，其中选择第一步骤的处理参数以便从表面去除平均直径大于约0.1微米的单独颗粒。
4.根据前述权利要求中一项所述的制备氧化晶片表面的方法，其中选择第一步骤的处理参数，以使处理之后的粗糙度小于约5RMS。
5.根据前述权利要求所述的制备氧化晶片表面的方法，其中第一步骤处理之后的粗糙度小于约4RMS。
6.根据前述权利要求中一项所述的制备氧化晶片表面的方法，其中每单位质量的NH4OH/H2O2的剂量在从约1/2到约4/4的范围内，处理该第一步骤的温度在从约30℃到约90℃之间。
7.根据前述权利要求中一项所述的制备氧化晶片表面的方法，其中每单位质量的NH4OH/H2O2剂量百分比为约1/2，该混合物的温度为约50℃，且第一步骤的清洗时间为约3分钟。
8.根据权利要求1至6中一项所述的制备氧化晶片表面的方法，其中每单位质量的NH4OH/H2O2剂量百分比为约2/4，该混合物的温度为约70℃，且第一步骤的清洗时间为约3分钟。
9.根据权利要求1至6中一项所述的制备氧化晶片表面的方法，其中每单位质量的NH4OH/H2O2剂量为约3/4，该混合物的温度为约80℃，且第一步骤的清洗时间为约3分钟。
10.根据前述权利要求所述的制备晶片氧化表面的方法，其中进行第二清洗步骤以去除在晶片表面上存在的95％至99％的金属污染物。
11.根据任一项前述权利要求所述的制备晶片氧化表面的方法，其中第二步骤的混合物使用的所选温度约为室温。
12.根据前述权利要求所述的制备晶片氧化表面的方法，其中在第二步骤期间使用的所选温度大于约0℃。
13.根据前述权利要求所述的制备晶片氧化表面的方法，其中在低于约50℃的所选温度下实施小于约10分钟时间的第二步骤。
14.根据权利要求中一项所述的制备晶片氧化表面的方法，其中在第一步骤之前实施等离子体激活的步骤。
15.一种从具有表面氧化层的第一晶片去除薄层的方法，包括以下步骤：
a)以接近将形成的薄层厚度的深度在第一晶片中形成弱化区；
b)根据前述权利要求中一项的方法制备第一晶片的氧化表面；
c)在步骤b)中制备的表面处将第一晶片接合到第二晶片；
d)提供能量，以在弱化区分离接合到第二晶片的薄层。
16.根据前述权利要求所述的去除方法，其中在步骤b)之前进行将在步骤b)中制备的表面的热氧化的步骤。
17.根据两个前述权利要求中任一项所述的去除方法，其中，其进一步包括根据权利要求1至14中一项的方法制备第二晶片的接合表面。
18.根据前述权利要求所述的去除方法，其中在制备所述表面之前进行第二晶片表面的热氧化步骤。
19.根据四个前述权利要求中任一项所述的去除方法，其中通过将原子种类注入到接近弱化区深度的深度来获得在步骤a)期间形成的弱化区。
20.使用根据权利要求15至19中一项所述的去除方法，用于制造绝缘体上的半导体结构。
CNA2005800151000A 2004-03-30 2005-03-30 用于与另一晶片接合的半导体晶片表面的制备 Pending CN1954422A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0403273 2004-03-30
FR0403273A FR2868599B1 (fr) 2004-03-30 2004-03-30 Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur

Publications (1)

Publication Number Publication Date
CN1954422A true CN1954422A (zh) 2007-04-25

Family

ID=34944614

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800151000A Pending CN1954422A (zh) 2004-03-30 2005-03-30 用于与另一晶片接合的半导体晶片表面的制备

Country Status (7)

Country Link
US (2) US20050218111A1 (zh)
EP (1) EP1730772A1 (zh)
JP (2) JP4653862B2 (zh)
KR (1) KR100881682B1 (zh)
CN (1) CN1954422A (zh)
FR (1) FR2868599B1 (zh)
WO (1) WO2005096369A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470679A (zh) * 2011-01-25 2018-08-31 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
CN110398500A (zh) * 2019-08-06 2019-11-01 武汉鼎泽新材料技术有限公司 评价晶片清洗效率的方法及实验装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
FR2884647B1 (fr) * 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
FR2894067B1 (fr) * 2005-11-28 2008-02-15 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
JP5042506B2 (ja) 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
FR2914110B1 (fr) 2007-03-20 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat hybride
US20080268617A1 (en) * 2006-08-09 2008-10-30 Applied Materials, Inc. Methods for substrate surface cleaning suitable for fabricating silicon-on-insulator structures
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
FR2915624A1 (fr) * 2007-04-26 2008-10-31 Soitec Silicon On Insulator Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.
KR100893182B1 (ko) * 2007-06-01 2009-04-15 주식회사 엘트린 웨이퍼 세정방법
US8119490B2 (en) * 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP4577382B2 (ja) * 2008-03-06 2010-11-10 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5700617B2 (ja) * 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2950733B1 (fr) * 2009-09-25 2012-10-26 Commissariat Energie Atomique Procede de planarisation par ultrasons d'un substrat dont une surface a ete liberee par fracture d'une couche enterree fragilisee
JP5618656B2 (ja) * 2010-07-09 2014-11-05 株式会社半導体エネルギー研究所 半導体基板の作製方法
FR2981941B1 (fr) * 2011-10-26 2014-06-06 Commissariat Energie Atomique Procede de traitement et de collage direct d'une couche de materiau
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
JP6086105B2 (ja) * 2014-09-24 2017-03-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
WO2020010056A1 (en) * 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
FR3136106A1 (fr) * 2022-05-25 2023-12-01 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de collage direct assisté par une molécule basique
FR3136107A1 (fr) * 2022-05-25 2023-12-01 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de collage direct assisté par une base forte
FR3136108B1 (fr) * 2022-05-25 2024-04-19 Commissariat A Lenergie Atomique Et Aux Energies Alternatives Procédé de collage direct assisté par des élements cationiques

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187109B2 (ja) * 1992-01-31 2001-07-11 キヤノン株式会社 半導体部材およびその製造方法
US5498293A (en) * 1994-06-23 1996-03-12 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
US5516730A (en) * 1994-08-26 1996-05-14 Memc Electronic Materials, Inc. Pre-thermal treatment cleaning process of wafers
US20020157686A1 (en) * 1997-05-09 2002-10-31 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
FR2794891A1 (fr) 1999-06-14 2000-12-15 Lionel Girardie Preparation de substrats aux techniques de collage direct
US6526995B1 (en) 1999-06-29 2003-03-04 Intersil Americas Inc. Brushless multipass silicon wafer cleaning process for post chemical mechanical polishing using immersion
US6900113B2 (en) * 2000-05-30 2005-05-31 Shin-Etsu Handotai Co., Ltd. Method for producing bonded wafer and bonded wafer
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
US7919391B2 (en) * 2004-12-24 2011-04-05 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470679A (zh) * 2011-01-25 2018-08-31 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
CN108470679B (zh) * 2011-01-25 2022-03-29 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
CN110398500A (zh) * 2019-08-06 2019-11-01 武汉鼎泽新材料技术有限公司 评价晶片清洗效率的方法及实验装置

Also Published As

Publication number Publication date
KR100881682B1 (ko) 2009-02-06
US20050218111A1 (en) 2005-10-06
JP4653862B2 (ja) 2011-03-16
EP1730772A1 (en) 2006-12-13
US20060273068A1 (en) 2006-12-07
JP2010268001A (ja) 2010-11-25
KR20070005660A (ko) 2007-01-10
FR2868599A1 (fr) 2005-10-07
US7645392B2 (en) 2010-01-12
FR2868599B1 (fr) 2006-07-07
JP2007533123A (ja) 2007-11-15
WO2005096369A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
CN1954422A (zh) 用于与另一晶片接合的半导体晶片表面的制备
CN101106072B (zh) 直接接合电子学、光学或光电子学使用的两个基板的方法
US8796116B2 (en) Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
US8822242B2 (en) Methods for monitoring the amount of metal contamination in a process
Sheng et al. Advances in transmission electron microscope techniques applied to device failure analysis
US20040152282A1 (en) Method for low temperature bonding and bonded structure
US20040106268A1 (en) Thermally stable crystalline defect-free germanium boned to silicon and silicon dioxide
CN102770955B (zh) 减小soi结构中的未接合区的宽度的方法以及由该方法制造的晶片和soi结构
EP1631981A2 (en) Method of room temperature covalent bonding
KR101378519B1 (ko) 스트레인드 실리콘의 클리닝된 표면들을 준비하기 위한 개선된 공정
KR20150037896A (ko) Sos 기판의 제조 방법 및 sos 기판
Suni et al. Characterization of bonded interface by HF etching method
Shimizu et al. Phosphorus‐induced positive charge in native oxide of silicon wafers
Ling et al. The effect of bonded interface on electrical properties of bonded silicon‐on‐insulator wafers
Bondarenko et al. Conventional EBIC versus MOS/EBIC study of electrically active defects in Si and SOI
Abe et al. Bonded SOI technologies for high voltage applications
Ye et al. Effect of wet chemical treatment on BK-7 substrate
CHARGE A in-line technique that uses surface charge
Zhao et al. Chemical Mechanical Cleaning for Post-CMP Applications: Defects and Metals Results
Shimizu et al. Scanning photon microscope based on ac surface photovoltage: applications to nondestructive evaluation of metallic contaminants in silicon wafers
Ju et al. A Study on Hermetic Glass Sealing Using a Modified Direct Bonding Method
Bansal Hydrophobic Silicon-Direct Bonding for Fabrication of RF Microwave Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20070425