CN1971885A - 半导体元件以及半导体元件的制造方法 - Google Patents

半导体元件以及半导体元件的制造方法 Download PDF

Info

Publication number
CN1971885A
CN1971885A CNA2006101605789A CN200610160578A CN1971885A CN 1971885 A CN1971885 A CN 1971885A CN A2006101605789 A CNA2006101605789 A CN A2006101605789A CN 200610160578 A CN200610160578 A CN 200610160578A CN 1971885 A CN1971885 A CN 1971885A
Authority
CN
China
Prior art keywords
film
semiconductor film
free
oxidation
nitrogenize
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101605789A
Other languages
English (en)
Other versions
CN1971885B (zh
Inventor
斋藤晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1971885A publication Critical patent/CN1971885A/zh
Application granted granted Critical
Publication of CN1971885B publication Critical patent/CN1971885B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Abstract

本发明旨在提供能够抑制漏电流的产生且在可使用玻璃衬底的温度下执行元件隔离来制造细小元件的方法。本发明包括以下步骤：第一步骤，在玻璃衬底上形成基底膜；第二步骤，在基底膜上形成半导体膜；第三步骤，在半导体膜上按预定的图案形成防止该半导体膜的氧化或氮化的膜；第四步骤，在玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对半导体膜的不被预定的图案所覆盖的区域执行自由基氧化或自由基氮化而进行元件隔离，其中，自由基氧化或自由基氮化在如下条件的等离子体处理室内被执行：在和等离子体产生区域离开而配置的半导体膜上，电子温度为0.5eV至1.5eV，优选为1.0eV或更低，电子密度为1×1011cm－3至1×1013cm－3。

Description

半导体元件以及半导体元件的制造方法
技术领域
本说明书中公开的发明涉及用于半导体器件的半导体元件的元件隔离。而且，本发明还涉及通过元件隔离而形成的半导体元件。
背景技术
作为半导体元件之一的薄膜晶体管，一般缩写为TFT，作为用于有源矩阵型显示器件的开关元件而广为所知。通常，在半导体元件诸如薄膜晶体管等的制造工艺中，为了进行元件隔离采用如下方法：通过构图和蚀刻将半导体膜隔离为岛状图案(下面称作光刻法)；通过液滴喷射法直接形成岛状图案；通过热氧化选择性地形成用于元件隔离的氧化膜，该方法被称为LOCOS(硅的局部氧化，下面称作LOCOS法)。
然而，在利用液滴喷射法时的问题在于，和LOCOS法相比更难于实现元件的微细化。在利用光刻法的情况下，产生如下问题：当形成具有与形成在衬底上的基底膜的表面几乎垂直(90°±10°)的侧面的岛状图案时，形成的岛状图案的拐角部分(端部)成为如专利文件1的图5A所示那样的房檐状，这是因为不仅半导体膜而且基底膜也被蚀刻的缘故。
即使能够形成岛状图案而不成为房檐状，也通过对形成的岛状图案执行氢氟酸清洗，基底膜被蚀刻。因此，该岛状图案的拐角部分成为房檐状。在半导体元件的制造工艺中，氢氟酸清洗是为了去除形成在硅表面的自然氧化膜来获得清洁的表面而经常执行的清洗方法。
如上述那样房檐状被形成之后，通过CVD法等形成栅绝缘膜以覆盖岛状图案时，例如专利文件1的图5B所示那样，存在形成的栅绝缘膜的厚度不均匀并产生薄部分，或在栅绝缘膜中产生裂缝等的问题。该问题随着将栅绝缘膜形成为具有薄而均匀的厚度，越来越变得明显。并且，上述问题被认为是导致通过栅绝缘膜的漏电流的原因。在专利文件1所描述的发明中，为了解决上述问题，当房檐状形成之后在氧化气氛中照射红外光或激光，或在氧化气氛中执行加热，以在岛状图案的表面上形成薄氧化膜，并且进一步用CVD法等形成绝缘膜。然而，在这种情况下也由于不能解决房檐状的形成问题，所以难以将栅绝缘膜形成为具有薄而均匀的厚度，并且存在用于形成栅绝缘膜的步骤数目增加的问题。
另一方面，当通过LOCOS法进行元件隔离而不形成岛状图案时，需要在大约1000℃的高温氧化气氛中执行硅的氧化。因此，作为使用的衬底，不可使用不能承受1000℃的高温的衬底，例如塑料衬底和以无碱玻璃为代表的玻璃衬底等。另外，虽然有能够承受1000℃的商用石英衬底(也称作二氧化硅玻璃衬底)，但是石英衬底比玻璃衬底昂贵。
最近已注意了用高密度等离子体处理设备来形成半导体元件的栅绝缘膜的方法。例如，专利文件2中公开了通过使被等离子体激发而激活的氮与SOI(绝缘体基硅)衬底的半导体层直接反应而在该半导体层上形成将要用作栅绝缘膜的氮化硅层。此外，专利文件2中描述了在每个元件形成区域中SOI衬底的半导体层彼此隔离。然而，对于隔离的方法，专利文件2所描述的仅是通过干蚀刻法在半导体层中形成沟槽，或者用STI(Shallow Trench Isolation：浅槽隔离)法等形成元件隔离区域这一点。
专利文件1日本专利申请公开特开平7-094756号公报(图5A和5B)
专利文件2日本专利申请公开2004-319952号公报
发明内容
本说明书所公开的发明的目的是，在用于半导体器件的半导体元件的制造工艺中，以比现有技术更简单的方法制造半导体元件，该半导体元件抑制产生通过栅绝缘膜的漏电流。而且，本发明的另一个目的是提供一种元件隔离方法，该元件隔离方法不需要在不能使用玻璃衬底的高温下进行热处理，并且可以和采用LOCOS法的元件隔离相同或更高程度地实现元件微细化。
当进行元件隔离时，使用高密度等离子体处理设备，选择性地使半导体膜氧化，以在该半导体膜上选择性地形成用于元件隔离的氧化膜。也可以使用高密度等离子体处理设备选择性地形成氮化膜来代替形成氧化膜。该用来形成氧化膜和氮化膜的高密度等离子体处理设备不用磁场而用微波在室中激励等离子体，可以在被处理物上同时实现小于或等于1.5eV的电子温度和大于或等于1×1011cm-3的电子密度。由此，因为它能够在低电子温度下产生高密度等离子体，可以抑制对元件的等离子体损伤。
等离子体是电离气体，其中存在大约相等数量的带负电的电子和带正电的离子，总体上是电中性的。等离子体的每单位体积中包含的电子密度或离子密度称为等离子体密度，在本说明书所公开的发明中，等离子体密度是指电子密度。此外，在等离子体中生成电中性的自由基例如氧自由基，该自由基对将进行等离子体处理的被处理物有作用。因此，利用高密度等离子体处理设备的氧化和氮化有时分别被称为自由基氧化和自由基氮化。
本说明书中公开的发明是一种半导体元件的制造方法，包括以下步骤：第一步骤，在玻璃衬底上形成基底膜；第二步骤，在所述基底膜上形成半导体膜；第三步骤，在所述半导体膜上按预定的图案形成防止该半导体膜的氧化或氮化的膜；第四步骤，在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜的不被所述预定的图案所覆盖的区域执行自由基氧化或自由基氮化而进行元件隔离。
可以将在上述第三步骤中被形成为预定图案的、防止氧化或氮化的膜用作栅绝缘膜。
本说明书中公开的另一个发明是一种半导体元件的制造方法，包括以下步骤：第一步骤，在玻璃衬底上形成基底膜；第二步骤，在所述基底膜上形成半导体膜；第三步骤，在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜执行自由基氧化或自由基氮化而在该半导体膜的表面上形成氧化膜或氮化膜；第四步骤，在所述氧化膜或所述氮化膜上形成防止所述半导体膜的氧化或氮化的膜；第五步骤，将所述氧化膜或所述氮化膜以及所述防止氧化或氮化的膜形成为预定的图案；第六步骤，在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜的不被所述预定的图案所覆盖的区域执行自由基氧化或自由基氮化而进行元件隔离。
可以将在上述第五步骤中被形成为预定图案的氧化膜或氮化膜用作栅绝缘膜，并且，使用在上述第五步骤中被形成为预定图案的、防止氧化或氮化的膜而在上述第六步骤之后形成栅电极。
本说明书中公开的另一个发明是一种半导体元件的制造方法，包括以下步骤：第一步骤，在玻璃衬底上形成栅电极；第二步骤，在所述栅电极上形成栅绝缘膜；第三步骤，在所述栅绝缘膜上形成半导体膜；第四步骤，与所述栅电极重叠地在所述半导体膜上按预定的图案形成防止该半导体膜的氧化或氮化的膜；第五步骤，在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜的不被所述预定的图案所覆盖的区域执行自由基氧化或自由基氮化而进行元件隔离；第六步骤，去除所述按预定的图案形成的防止氧化或氮化的膜。
在如下条件的等离子体处理室内执行所述自由基氧化或所述自由基氮化：在和等离子体产生区域离开而配置的半导体膜上(特别是该半导体膜的表面或表面附近)，电子温度为0.5eV至1.5eV，优选为1.0eV或更低，电子密度为1×1011cm-3至1×1013cm-3。这种电子温度以及电子密度的范围是能够减少对半导体膜的等离子体损伤，并可靠地执行自由基氧化或自由基氮化的条件。在进行用于元件隔离的自由基氧化或自由基氮化时，只要能够使相邻的元件电隔离，不需要使半导体膜从表面到背面完全氧化或氮化。
使玻璃衬底的温度为比该玻璃衬底的应变点低100℃以上的温度是因为考虑了玻璃衬底的耐热性。在使用具有等于或高于650℃的应变点的玻璃衬底的情况下，玻璃衬底的温度优选为550℃或更低，例如设定为400℃。一般来说，用于形成半导体元件，尤其是用于形成薄膜晶体管的玻璃衬底具有超过500℃且700℃或更小的应变点。因此，在400℃的温度下，玻璃衬底不受到温度的影响，从而不需考虑变形等所引起的问题。为了形成具有所希望的膜质量及膜厚度的氧化膜或氮化膜，玻璃衬底的最低温度设定为200℃。
可以使用柔性(挠性)衬底例如塑料衬底来代替玻璃衬底。本说明书所公开的发明中，优选使用具有200℃或更高玻璃转化点的耐热塑料衬底。在执行自由基氧化或自由基氮化时，需要将塑料衬底的温度设定为等于或低于该衬底的玻璃转化点。注意，在某一温度以下，由于分子运动被限制，因此塑料具有硬质的玻璃特性。但在加热到某一温度以上时，由于分子处于容易运动的状态，所以塑料具有软质的橡胶特性。该温度是玻璃转化点。
上述防止氧化或氮化的膜保护被该膜所覆盖的部分的半导体膜以便防止自由基氧化或自由基氮化。作为这种膜，例如可以使用钨膜。除了钨之外，也可以采用钛等其他金属膜。除了金属膜等的导电膜之外，也可以采用绝缘膜。通过组合CVD法或溅射法和光刻法将所述防止氧化或氮化的膜形成为预定的图案。通过如喷墨法等的液滴喷射法或如丝网印刷法等的印刷法，可以直接形成预定的图案。
上述半导体膜的结晶状态可以是非晶体、多晶体和单晶体之中的任何一个。另外，作为上述半导体膜，例如，可以使用具有所述结晶状态中的任何一个的硅膜或包含硅和锗的膜，或者包含非晶硅和晶体硅两者的膜。
根据本说明书所公开的发明，可以在不影响玻璃衬底或塑料衬底的温度下执行元件隔离，而不形成岛状图案或沟槽(trench)。通过该元件隔离，可以和采用现有LOCOS法的情况相同或更高程度地实现元件微细化。由于与在形成岛状图案的情况不同，在此形成的半导体元件不具有房檐状，所以可以减少漏电流。
附图说明
图1A至1F是表示根据实施方式1的薄膜晶体管的制造工艺的截面图；
图2A表示高密度等离子体处理设备，图2B表示高密度等离子体处理室的截面；
图3A至3D是表示根据实施方式2的薄膜晶体管的制造工艺的截面图；
图4A至4D是表示根据实施方式3的薄膜晶体管的制造工艺的截面图；
图5A和5B是表示对附着有灰尘的绝缘膜执行等离子体处理的状态的截面图；
图6A至6E是表示根据实施方式4的薄膜晶体管的制造工艺的截面图；
图7是表示液晶显示器件的截面图；
图8A至8C是显示器件的表面的示意图；
图9是表示电致发光显示器件的截面图；
图10A至10D表示电子设备；
图11A和11B是表示RFID标签的框图；
图12是表示RFID标签的截面图；
图13A至13E表示RFID标签的使用例子。
具体实施方式
下述实施方式中，将描述在制造薄膜晶体管作为半导体元件的过程中使用高密度等离子体处理设备来执行元件隔离的实例。每个实施方式可以将彼此结合适当执行。
实施方式1
如图1A所示，在玻璃衬底101上形成基底膜102。可以使用耐热塑料衬底来代替玻璃衬底。只要能够承受200℃或更高的等离子体处理时的温度，就可以使用其他衬底。基底膜102可以采用由一层或多层构成的结构，且在本实施方式中，通过CVD法等连续形成氮化硅膜和在其上的SiOxNy膜(x，y＞0)。为了提高和玻璃衬底101等的粘结性，氮化硅膜优选使用含氧的氮化硅膜。下文中，本说明书所描述的氮化硅膜也同样地可以含有氧。
形成基底膜102的目的是防止杂质从玻璃衬底101扩散到以后形成的半导体膜。因此，因为氧化硅膜不足以达到该目的，需要形成比氧化硅膜更有效防止杂质扩散的氮化硅膜或SiOxNy膜。此外，在与硅的粘结性方面，SiOxNy膜优于氮化硅膜。
在基底膜102的整个表面上形成厚度为10nm至70nm的半导体膜103。考虑到之后对半导体膜103执行自由基氧化或自由基氮化，半导体膜103的厚度优选为20nm或更薄，但即使具有超过20nm的厚度，只要能够通过自由基氧化或自由基氮化执行元件隔离，就没有问题。在本实施方式中，作为半导体膜103，通过CVD法形成非晶硅膜。通过CVD法而形成的非晶硅膜中含有来自原料气体的氢。
然后，根据需要，通过下面说明的方法来晶化上述非晶硅膜以形成多晶硅膜。晶化方法之一如下：在非晶硅膜的一部分或整个表面上形成含有促进非晶硅的晶化的元素诸如镍等的层，接着，在比玻璃衬底101的应变点低100℃以上的温度(例如550℃)下加热预定时间(例如4个小时)晶化非晶硅膜。另一晶化方法如下：在非晶硅膜的整个表面上照射激光来晶化非晶硅膜，其中所述激光通过光学系统被加工成其截面具有线状、椭圆状或矩形状。也可以组合这两种方法。此外，也可以通过RTA(Rapid Thermal Anneal：快速热退火)来晶化非晶硅膜以代替激光照射。当使用塑料衬底时，通过利用激光照射或RTA的方法来晶化非晶硅膜。
作为可用于上述晶化方法的激光，可以使用连续振荡激光或者脉冲振荡激光。具体来说，可以采用由如下的一种或多种激光器振荡的激光，即气体激光器诸如Ar离子激光器、Kr离子激光器、受激准分子激光器、铜蒸气激光器、金蒸气激光器；固体激光器诸如将在单晶的YAG、YVO4、Mg2SiO4、YAlO3、或GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器；将在多晶的YAG、Y2O3、YVO4、YAlO3、或GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti：兰宝石激光器。通过照射这种激光的基波及这些基波的二次、三次或四次谐波的激光，可以获得大粒径的晶体。例如，可以采用Nd:YVO4激光器的二次谐波(波长532nm)或者三次谐波(波长355nm)，该激光能够进行连续振荡和脉冲振荡。在采用连续振荡的情况下，需要0.01至100MW/cm2(优选0.1至10MW/cm2)的激光功率密度。而且，以10至2000cm/sec的扫描速度来将激光照射到非晶硅膜。
将在单晶的YAG、YVO4、Mg2SiO4、YAlO3、或GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器；将在多晶的YAG、Y2O3、YVO4、YAlO3、或GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器、Ar离子激光器、或Ti：兰宝石激光器可以进行连续振荡和脉冲振荡，而且，可以以10MHz或更高的振荡频率使激光进行脉冲振荡。当使用10MHz或更高的振荡频率来使激光振荡时，在非晶硅膜被某一个脉冲照射而熔化后到固化之前的期间中，照射下一个脉冲。因此，不同于使用振荡频率远远低于10MHz的脉冲振荡激光的情况，可以获得沿激光的扫描方向连续生长的晶粒。
在非晶硅膜含有氢的情况下，优选在通过激光照射进行晶化之前执行加热处理，以便从该非晶硅膜中释放氢。在执行晶化后，为了进行沟道掺杂，可以对得到的多晶硅膜的整个表面上掺杂赋予一种导电类型的杂质诸如硼。此外，在执行晶化后，有一种趋势是多晶硅膜的厚度比当初的非晶硅膜的厚度稍薄。
如图1B所示，在半导体膜103上按预定的图案形成防止该半导体膜氧化的膜104。在本实施方式中，通过溅射法等在半导体膜103的整个表面上形成钨膜，然后通过光刻法将该钨膜形成为预定的图案。钨膜具有一种特性，即，在以后进行自由基氧化时通过选择处理条件不在其表面上形成氧化膜。作为氧化防止膜104，只要能够防止半导体膜103的自由基氧化，也可以使用由钨之外的其他材料构成的膜。另外，可以通过液滴喷射法(喷墨法)或丝网印刷法等直接形成氧化防止膜104的预定图案。通过将氧化防止膜104的厚度设为等于或大于半导体膜103的厚度，可以可靠地防止半导体膜103的自由基氧化。
当执行自由基氮化而不是自由基氧化时，需要形成能够防止半导体膜103自由基氮化的膜来代替氧化防止膜104。同样，当执行自由基氧化和自由基氮化两者的情况下，需要形成能够防止半导体膜103的自由基氧化以及自由基氮化的膜。
使用图2A和2B所示的高密度等离子体处理设备对于半导体膜103执行自由基氧化。图2A和2B所示的高密度等离子体处理设备仅是一个例子，且不限于这些图中示出的结构。
图2A所示的高密度等离子体处理设备具有多室结构，且至少包括第一等离子体处理室201、第二等离子体处理室202、装载锁定室(loadlock chamber)203以及公共室204。在第一等离子体处理室201中执行自由基氧化，且在第二等离子体处理室202中执行自由基氮化。图2A中的每个室都是抽真空的，可以连续执行自由基氧化和自由基氮化而不使处理衬底200暴露于空气中。在本实施方式中，玻璃衬底101相当于处理衬底200，该玻璃衬底101上形成有基底膜102、半导体膜103、形成为预定图案的氧化防止膜104。
除了图2A中示出的处理室，该高密度等离子体处理设备优选还包括能够执行自由基氧化和自由基氮化之外的处理的处理室，诸如用于CVD的处理室、用于溅射的处理室、用于干蚀刻的处理室、用于离子掺杂的处理室、用于热处理的处理室。由此，能够通过比现有技术更少的设备制造薄膜晶体管，从而，可以提高制造效率并减少制造成本。
在公共室204中提供机械手205。在装载锁定室203中，提供容纳多个处理衬底200的盒子206。盒子206中容纳的处理衬底200可以使用机械手205通过公共室204传递到第一等离子体处理室201或第二等离子体处理室202。此外，处理衬底200可以使用机械手205通过公共室204从第一等离子体处理室201传递到第二等离子体处理室202，或者，也可以通过公共室204从第二等离子体处理室202反向传递到第一等离子体处理室201。
图2B示出了第一等离子体处理室201和第二等离子体处理室202中的共同结构。能够使压力降低到预定压力的真空泵(未示出)与等离子体处理室相连，并从排气口210排气。此外，在等离子体处理室中提供衬底保持台211，需要进行自由基氧化或自由基氮化的处理衬底200固定在衬底保持台211上。该衬底保持台211配备有加热器以加热处理衬底200。
诸如氧气、氮气、氢气、稀有气体或氨气之类的气体从气体引入孔进入到等离子体处理室，如箭头212所示。用于激发等离子体的微波213通过在天线214上提供的波导215引入。天线214由产生用于激发等离子体的电场的部分、槽缝和慢波板构成。槽缝的形状为形成有多个细长孔的板状，诸如园板状。
等离子体在电介质板216正下方的用斜线所表示的区域217中产生，并通过形成有多个孔的喷射板218供给到处理衬底200上。也可以不提供喷射板218而将所产生的等离子体供给到处理衬底200上。处理衬底200和产生等离子体的区域217被分开配置。该等离子体处理室中获得的等离子体具有小于或等于1.5eV的电子温度和大于或等于1×1011cm-3的电子密度，换句话说，获得了低电子温度和高电子密度，且具有0V至5V的等离子体电位。关于这种等离子体参数可以通过诸如双探针法等的探针测量方法测量。
此外，作为能够获得高电子密度等离子体的设备，已知电子回旋共振(ECR)等离子体CVD设备。该ECR等离子体CVD设备需要在等离子体处理室周围设置用于产生磁场的磁铁。另一方面，本实施方式所使用的高密度等离子体处理设备不需要提供磁铁，因为在产生等离子体时不使用磁场。
本实施方式中，将氩气、氢气和氧气调整为预定的流量比例如Ar/H2/O2＝500sccm∶10sccm∶5sccm而引入到第一等离子体处理室201，使用频率为2.45GHz的微波产生等离子体。可以引入其它稀有气体代替氩气。第一等离子体处理室201中的压力设定为在5Pa至500Pa范围内的最佳值，例如133.33Pa。在第一等离子体处理室201的衬底保持台211上提供玻璃衬底101，该玻璃衬底101上形成有基底膜102、半导体膜103、形成为预定图案的氧化防止膜104，并且该玻璃衬底101的温度保持在400℃。在使用耐热塑料衬底的情况中，该塑料衬底的温度保持在等于或低于该衬底的玻璃转化点的温度，但保持在200℃或更高的温度。而且，对于在半导体膜103的不被形成为预定图案的氧化防止膜104所覆盖的区域执行自由基氧化。
在氧化防止膜104为钨膜的情况下，有如下特征：如果将氩气、氢气和氧气之中的氢气和氧气的流量比H2/O2设定为2或更高，钨膜不被氧化而半导体膜103被氧化。推定其原因可能在于钨膜和氧自由基起反应而暂时形成氧化钨，但该氧化钨和氢自由基起反应而还原为钨。根据上述推定，通过暴露于空气中而形成在钨膜表面的自然氧化膜也被氢自由基去除掉。但是，随着氢气和氧气的流量比H2/O2超过2，越来越抑制半导体膜103的氧化。因此，氢气和氧气的流量比H2/O2优选为4或更小。这样，通过使用钨膜作为氧化防止膜104，能够选择性地只对半导体膜103执行自由基氧化。
通过上述自由基氧化，如图1C所示，形成氧化膜105作为隔离相邻元件之间的绝缘膜。在执行自由基氮化时，形成氮化膜来代替氧化膜105。为了使元件之间完全隔离，半导体膜103的不被形成为预定图案的氧化防止膜104所覆盖的区域优选被完全自由基氧化，但是只要相邻的元件之间电绝缘，也可以不使该区域的半导体膜103从表面到背面(接触到基底膜102的面)完全氧化。这种情况例如相当于，半导体膜103具有和以后形成的高浓度杂质区域相反的导电类型的情况。在半导体膜103的厚度为10nm或更薄时，容易通过自由基氧化使该半导体膜103从表面到背面氧化。然而，当半导体膜的厚度超过20nm时，不容易通过自由基氧化使该半导体膜103从表面到背面完全氧化。
因为半导体膜103上的等离子体具有小于或等于1.5eV的电子温度和大于或等于1×1011cm-3的电子密度，并且半导体膜103和图2B所示的等离子体产生区域217彼此离开，所以对通过自由基氧化而获得的氧化膜105的等离子体损伤被抑制。通过使用2.45GHz的微波产生等离子体，可以比使用13.56MHz的频率的情况容易获得低电子温度和高电子密度。此外，只要能够获得低电子温度和高电子密度，不局限于2.45GHz的微波。
然后，如图1D所示，去除形成为预定图案的氧化防止膜104。本实施方式中，由于使用钨膜作为氧化防止膜104，所以通过利用过氧化氨(ammonia-peroxide mixture)的湿蚀刻法而去除该膜。当去除钨膜时，在不去除掉氧化膜105的前提下，也可以使用除了上述之外的蚀刻剂，并且不局限于湿蚀刻也可以进行干蚀刻。通过使用由于自由基氧化不在其表面形成氧化膜的钨膜作为氧化防止膜104，可容易只去除氧化防止膜104而不去除氧化膜105。
然后，在去除了氧化防止膜104的区域之上形成栅绝缘膜106。栅绝缘膜106通过CVD法等形成氧化硅膜、氮化硅膜或SiOxNy膜(x，y＞0)而构成。如图1E所示，不仅在去除了氧化防止膜104的区域，即半导体膜103的没有形成氧化膜105的区域，而且可以在氧化膜105上形成栅绝缘膜106。也可以通过使半导体膜103自由基氧化来形成栅绝缘膜106。在自由基氧化后半导体膜103在氧化膜105下部残留时，由于在半导体膜103自由基氧化时，氧自由基扩散在氧化膜105中，因此，可以在氧化膜105和半导体膜103的界面上进行氧化。也可以用自由基氮化来代替自由基氧化来形成栅绝缘膜106。
即使在通过CVD法等形成栅绝缘膜106之前对半导体膜103进行氢氟酸清洗，也不会形成现有技术中所形成的房檐状。这是因为半导体膜103不形成为岛状图案并且存在着氧化膜105的缘故。此外，通过控制氢氟酸清洗的时间，可以使厚度比去除了氧化防止膜104的半导体膜103稍厚的氧化膜105平整化到和半导体膜103相同的水平。
存在灰尘附着在由CVD法或溅射法形成的膜上的情况。尽管可以考虑所述灰尘的各种形状，但图5A中示出了由无机物质形成的粒状灰尘501附着到通过CVD法或溅射法形成的绝缘膜500的表面的状态。在此，考虑对具有灰尘501附着在其上的绝缘膜500使用图2A和2B所示的高密度等离子体处理设备执行自由基氧化或自由基氮化的情况。注意上述灰尘也称为颗粒，要求通过CVD法、溅射法形成的膜具有尽可能少的颗粒。
通过自由基氧化或自由基氮化，如图5B所示，灰尘501的表面部分502被氧化或氮化。因此，灰尘501的体积增大。此外，当绝缘膜500由氧化硅膜形成时，通过自由基氮化，不仅对绝缘膜500的不存在灰尘501的区域执行氮化，而且氮化也蔓延到灰尘501下部的绝缘膜500。
此时，灰尘501处于可以通过简单的清洗方法例如刷洗或兆频超声波清洗等很容易从绝缘膜500的表面去除的状态。这样，通过等离子体处理，甚至纳米级的灰尘也很容易被去除。所述情况不仅适用于本实施方式，同样适用于其它对附着有灰尘(颗粒)的膜(不局限于栅绝缘膜)执行等离子体处理的实施方式。
上述描述用于灰尘(颗粒)由无机物质形成的情况。然而，在灰尘由有机物质形成的情况下，通过自由基氧化使其灰化，从而即使在不另外执行清洗的情况下也可以去除灰尘(颗粒)。
接下来，在栅绝缘膜106上形成栅电极107。栅电极107可以具有单层、两层或更多层的叠层结构，也可以形成为锥形形状。接着，以栅电极107作为掩模将赋予N型的杂质诸如磷等掺杂到半导体膜103。
然后，根据需要在栅电极107的侧面形成由绝缘体构成的侧壁108。通过形成绝缘膜以覆盖栅绝缘膜106以及栅电极107并且对该绝缘膜进行各向异性蚀刻而形成侧壁108。在该各向异性蚀刻时栅绝缘膜106也被蚀刻的情况下，如图1F所示，栅绝缘膜106只要至少残留在栅电极107和侧壁108的下方即可。
通过用栅电极107和侧壁108作为掩模，以比前面的掺杂高的剂量将磷等赋予N型的杂质掺杂到半导体膜103，来和氧化膜105(使相邻的元件之间隔离的绝缘膜)邻接地形成高浓度杂质区域109，即源区域以及漏区域。侧壁108的下方成为和高浓度杂质区域109邻接的低浓度杂质区域110(也称作LDD区域)。此外，夹在一对低浓度杂质区域110之间的区域是沟道形成区域。然后，使掺杂的杂质激活。另外，当形成低浓度杂质区域110和高浓度杂质区域109时，也可以掺杂硼等赋予P型的杂质来代替赋予N型的杂质。
然后，形成保护膜111以覆盖栅电极107等，而且通过CVD法等在保护膜111上形成层间绝缘膜112。保护膜111和层间绝缘膜112也可以分别称作第一层间绝缘膜以及第二层间绝缘膜。而且，通过对保护膜111和层间绝缘膜112进行干蚀刻，形成使高浓度杂质区域109的一部分露出的接触孔，以便通过该接触孔将布线113和高浓度杂质区域109电连接。
布线113可以具有两层或更多层的叠层结构。例如，第一钛膜、铝膜和第二钛膜这三层通过溅射法等连续形成。而且，可以对第一钛膜执行自由基氮化以在第一钛膜的表面上形成氮化钛层。优选地连续进行第一钛膜的形成、等离子体氮化、铝膜的形成以及第二钛膜的形成而不暴露于空气。也可以夹着铝膜地形成包含诸如铬、钼和钨这样熔点比铝高的金属作为其主要成分的膜，而不是形成第一和第二钛膜。
所制造的薄膜晶体管不局限于图1F所示的结构。例如，可以不提供侧壁108，也可以和栅电极107重叠地形成低浓度杂质区域110。在制造P沟道型薄膜晶体管的情况下，可以不形成低浓度杂质区域110。当不提供侧壁108时，栅绝缘膜106还存在于氧化膜105上以及高浓度杂质区域109上。
通过根据本实施方式制造薄膜晶体管，可以在不影响玻璃衬底或塑料衬底的温度下执行元件隔离。通过该元件隔离，可以和采用现有LOCOS法的情况相同或更高程度地实现元件微细化。由于没有形成房檐状，所以可以减少漏电流。
实施方式2
在本实施方式中，也使用如图2A和2B所示那样的高密度等离子体处理设备通过对半导体膜的等离子体处理来执行元件隔离。本实施方式与实施方式1的不同之处在于，不去除掉防止半导体膜氧化的膜而将其用作栅电极。
至于在玻璃衬底301上形成基底膜302并在其上形成半导体膜303的过程，与实施方式1相同(参照图3A)。此外，本实施方式中，也可以使用耐热塑料衬底来代替玻璃衬底。只要能够承受200℃或更高的等离子体处理时的温度，就可以使用其他衬底。
对半导体膜303执行实施方式1所示的自由基氧化或自由基氮化，以形成栅绝缘膜304。此时，使半导体膜303不完全氧化或氮化，即，将半导体膜303残留为预定的厚度(例如10nm至20nm)。也可以通过CVD法或溅射法在半导体膜303上形成栅绝缘膜304。接着，在栅绝缘膜304上形成防止半导体膜303氧化的膜305。作为氧化防止膜305，与实施方式1同样通过溅射法等形成钨膜。在后面执行自由基氮化时，形成氮化防止膜来代替氧化防止膜305就可以。除了钨膜之外，可以形成其他金属膜诸如钛膜等，该膜由能够防止半导体膜303的自由基氧化或自由基氮化并且可以用作栅电极的材料而构成。
然后，通过光刻法将栅绝缘膜304以及氧化防止膜305形成为预定的图案。也可以通过液滴喷射法(喷墨法)或丝网印刷法将氧化防止膜305形成为预定图案。而且，用氧化防止膜305的图案作为掩模，通过湿蚀刻法或干蚀刻法蚀刻栅绝缘膜304。这样，半导体膜303的将进行元件隔离的区域的表面被暴露(参照图3B)。
然后，通过实施方式1所示的方法，对半导体膜303执行自由基氧化，以形成图3C所示的氧化膜306作为使相邻的元件之间隔离的绝缘膜。当执行了自由基氮化时，氮化膜被形成来代替氧化膜。优选的是，对不被氧化防止膜305所覆盖的区域中的半导体膜303执行自由基氧化，以使其从表面到背面完全氧化。然而，只要相邻的元件之间电绝缘，就可以在半导体膜303的背面一侧，即接触到基底膜302的一侧留存没有形成氧化膜306的区域。
然后，如图3D所示，用氧化防止膜305形成栅电极307的图案。此时，可以使用光刻法。栅电极307也可以形成为锥形形状。
然后，通过进行与实施方式1相同的步骤，可以形成如图1F所示那样的薄膜晶体管。
本实施方式与实施方式1的不同之处在于，将氧化防止膜305用来形成栅电极。因此，在本实施方式中，除了实施方式1所获得的效果之外，由于不需要在实施方式1中实施的去除防止半导体膜氧化的膜的步骤，所以可以使薄膜晶体管的制造工艺简单化。而且，由于之后不去除该氧化防止膜305而将其利用于栅电极的形成，因此，也可以使用通过自由基氧化而使其表面氧化后的导电性材料来形成该氧化防止膜305。
实施方式3
在本实施方式中，也使用如图2A和2B所示那样的高密度等离子体处理设备通过对半导体膜的等离子体处理来执行元件隔离。本实施方式与实施方式1的不同之处在于，使用绝缘膜形成防止半导体膜氧化的膜，并且不去除该绝缘膜而将其用作栅绝缘膜。
至于在玻璃衬底401上形成基底膜402并在其上形成半导体膜403的步骤，与实施方式1相同(参照图4A)。此外，本实施方式中，也可以使用耐热塑料衬底来代替玻璃衬底。只要能够承受200℃或更高的等离子体处理时的温度，就可以使用其他衬底。
在半导体膜403上形成防止该半导体膜氧化的膜404(参照图4B)。在本实施方式中，通过CVD法等在半导体膜403的整个表面上形成氧化硅膜、氮化硅膜或SiOxNy膜(x，y＞0)，然后通过光刻法将该膜形成为预定的图案。作为氧化防止膜404，只要能够防止半导体膜403的自由基氧化且能够用作栅绝缘膜，也可以使用由上述之外的其他绝缘材料构成的膜。通过将氧化防止膜404的厚度设为等于或大于半导体膜403的厚度，可以可靠地防止半导体膜403的自由基氧化。
当执行自由基氮化而不是自由基氧化时，需要形成氮化防止膜来代替氧化防止膜404。同样，当执行自由基氧化和自由基氮化两者的情况下，需要形成防止氧化和氮化的膜。
然后，与实施方式1同样，通过执行自由基氧化来形成图4C所示的氧化膜405。在执行自由基氮化的情况下，形成氮化膜来代替氧化膜405。
然后，与实施方式1不同，不去除氧化防止膜404并在其上形成栅电极406。本实施方式中，氧化防止膜404兼作栅绝缘膜。然后，通过进行和实施方式1相同的步骤，可以制造图1F所示的薄膜晶体管。
本实施方式与实施方式1的不同之处在于，将氧化防止膜404用作栅绝缘膜。因此，在本实施方式中，除了实施方式1所获得的效果之外，由于不需要在实施方式1中实施的去除防止半导体膜氧化的膜的步骤以及形成栅绝缘膜的步骤，所以可以使薄膜晶体管的制造工艺简单化。
实施方式4
本实施方式中，使用图2A和2B所示那样的高密度等离子体处理设备，通过对半导体膜的等离子体处理执行元件隔离，来制造反交错型薄膜晶体管。
如图6A所示，在玻璃衬底601上形成栅电极602、栅绝缘膜603以及半导体膜604。与其他实施方式同样，可以使用耐热塑料衬底来代替玻璃衬底。只要能够承受200℃或更高的等离子体处理时的温度，就可以使用其他衬底。
通过实施方式1所示的方法形成栅电极602、栅绝缘膜603以及半导体膜604。栅电极602优选形成为锥形形状。
在半导体膜604上按预定的图案通过实施方式1所示的方法形成防止该半导体膜氧化的膜605(参照图6B)。作为氧化防止膜605，可以使用实施方式1所示的钨膜，但只要能够防止半导体膜604的自由基氧化，也可以使用由钨之外的其他材料构成的膜。当执行自由基氮化而不是自由基氧化时，形成能够防止半导体膜604氮化的膜来代替氧化防止膜605。
然后，通过实施方式1所示的方法对半导体膜604执行自由基氧化。如图6C所示，在不被氧化防止膜605所覆盖的区域的半导体膜604中形成氧化膜606作为绝缘膜，而使相邻的元件之间隔离。如实施方式1所描述，有时不需要使半导体膜604从表面到背面(接触到栅绝缘膜603的面)进行完全自由基氧化。当执行自由基氮化来代替自由基氧化时，代替氧化膜606形成氮化膜。
如图6D所示，通过实施方式1所示的方法去除氧化防止膜605。即使在之后对半导体膜604进行氢氟酸清洗，也不会形成现有技术中所形成的房檐状。这是因为半导体膜604不形成为岛状图案并且存在着氧化膜606的缘故。此外，通过控制氢氟酸清洗的时间，可以使厚度比去除了氧化防止膜605的半导体膜604稍厚的氧化膜606平整化到和半导体膜604相同的水平。
在半导体膜604上按预定的图案形成由氮化硅等绝缘材料构成的保护膜607以覆盖栅电极602(参照图6E)。不对被该保护膜607所覆盖的区域掺杂赋予N型的杂质诸如磷等或赋予P型的杂质诸如硼等。另外，在形成氮化硅膜等绝缘膜作为氧化防止膜605的情况下，可以将氧化防止膜605用来形成保护膜607而不必如上所述去除氧化防止膜605。此时，可以使反交错型薄膜晶体管的制造工艺简单化。
然后，通过使用保护膜607作为掩模，将磷等赋予N型的杂质掺杂到半导体膜604，来和氧化膜606(使相邻的元件之间隔离的绝缘膜)邻接地形成杂质区域608，即源区域以及漏区域。也可以掺杂硼等赋予P型的杂质来代替赋予N型的杂质。与实施方式1同样，可以和杂质区域608邻接地设置低浓度杂质区域(LDD区域)。
然后，和杂质区域608电连接地形成布线609。此时，可以将该布线609形成为和实施方式1所示的布线113相同的结构。该布线609也可以延伸到氧化膜606上。
所制造的反交错型薄膜晶体管不局限于图6E所示的结构。例如，与实施方式1同样，可以和杂质区域608邻接地形成低浓度杂质区域(LDD区域)。
通过根据本实施方式制造反交错型薄膜晶体管，可以获得与实施方式1同样的效果。亦即，可以在不影响玻璃衬底或塑料衬底的温度下执行元件隔离。通过该元件隔离，可以和采用现有LOCOS法的情况相同或更高程度地实现元件微细化。由于没有形成房檐状，所以可以减少漏电流。
实施方式5
在本实施方式中使用单晶硅片。在此使用直径100mm至300mm的单晶硅片，但是通过研磨和抛光而使其厚度降低到1μm到20μm，优选为5μm或更薄。如果将单晶硅片减薄到上述厚度，可具有柔性和透光性，这一点明显不同于现有技术中的例如0.7mm厚的单晶硅片。此外，在本实施方式中，除了(100)晶面，也可以使用(110)和(111)晶面等的(100)晶面之外的单晶硅片。
将单晶硅片固定在支撑体上，并研磨该单晶硅片的表面以使该单晶硅片的厚度为30μm至50μm。而且，抛光该研磨后的单晶硅片的表面以使该单晶硅片的厚度为20μm或更薄，例如5μm。在该抛光步骤中，使用具有比在前面的研磨步骤中使用的磨粒(研磨材料)小的粒径的磨粒，并使研磨后的单晶硅片的表面平坦，且使其厚度为均匀。变薄的单晶硅片也称作单晶硅膜，并在其表面没有产生通过肉眼能看见的深的瑕疵以及在其端部没有产生缺口。
然后，将单晶硅片(单晶硅膜)贴附到玻璃衬底、耐热塑料衬底等具有平坦表面的衬底上，并分离上述支撑体。如果能够继续使用上述支撑体作为衬底，就不需要将单晶硅片(单晶硅膜)贴附到衬底并分离支撑体的步骤。
然后，根据实施方式1、2或3，可以制造薄膜晶体管。
本实施方式与其他实施方式的不同之处在于，作为半导体膜，使用对单晶硅片进行研磨和抛光而形成的单晶硅膜。因此，在本实施方式中，除了实施方式1所获得的效果之外，可以实现具有和在单晶硅片上形成的场效晶体管相同水平的高场效应迁移率的薄膜晶体管。此外，由于使用减薄到20μm或更薄的单晶硅片作为半导体膜，所以可以通过自由基氧化或自由基氮化来简单地形成使相邻的元件之间隔离的绝缘膜。
实施例1
作为使用根据本说明书所公开的发明制造的半导体元件(薄膜晶体管)的显示器件，示出液晶显示器件和电致发光显示器件的例子。以下称电致发光显示器件为EL显示器件。
图7表示液晶显示器件的截面的一个例子。在第一衬底701和第二衬底702之间提供有液晶层704，并且使用密封材料700使这些衬底粘在一起。第一衬底701中至少形成有像素部分703，而第二衬底702中通过印刷法等至少形成有着色层705。着色层705是当进行彩色显示时所需要的，并在RGB方式的情况下，对于各像素提供有对应红、绿、蓝的各种颜色的着色层。在第一衬底701和第二衬底702的外侧分别提供有偏振片706和707。此外，在偏振片707的表面形成有保护膜716，并缓和来自外部的冲击。
在像素部分703中对应于各像素形成有薄膜晶体管，并可以应用根据本说明书公开的发明所制造的薄膜晶体管。结果，各像素的薄膜晶体管的漏电流小，因此，可以减少显示图像的缺陷。
布线衬底710通过FPC709连接于提供在第一衬底701上的连接端子708。为FPC709或连接布线提供有驱动电路711(IC芯片等)，而在布线衬底710上提供有控制电路或电源电路等外部电路712。
冷阴极管713、反射板714及光学膜715是用作光源的背照光单元。利用边框(bezel)717支撑并保护第一衬底701、第二衬底702、上述光源、布线衬底710、以及FPC709。
图8A、图8B及图8C是俯视液晶显示器件、EL显示器件等显示器件的示意图。
在图8A中，在衬底800上形成有将多个像素802排列为矩阵状的像素部分801、扫描线侧输入端子803、信号线侧输入端子804。从扫描线侧输入端子803延伸的扫描线和从信号线侧输入端子804延伸的信号线交叉而使像素802排列为矩阵状。多个像素802分别设有薄膜晶体管和像素电极。图8A是由连接在衬底外部的驱动电路控制向扫描线及信号线输入的信号的例子，其中，该驱动电路通过扫描线侧输入端子803及信号线侧输入端子804而连接在衬底外部。但是，也可以采用在衬底上形成驱动电路的COG方式。
图8B是像素部分811及扫描线驱动电路812形成在衬底810上的例子。符号814是与图8A相同的信号线侧输入端子。此外，图8C是像素部分821、扫描线驱动电路822及信号线驱动电路824形成在衬底820上的例子。
图8B所示的扫描线驱动电路812、图8C所示的扫描线驱动电路822及信号线驱动电路824是由薄膜晶体管构成的，并可以是与提供在像素部分的薄膜晶体管同时形成的。注意，由于要求扫描线驱动电路及信号线驱动电路高速动作，所以，作为用于它们的薄膜晶体管，优选采用将结晶半导体膜用于沟道形成区域的薄膜晶体管，而不使用非晶半导体膜。
通过将根据本说明书所公开的发明而制造的薄膜晶体管不仅用于图8A、8B及8C所示的像素部分，而且还用于图8B所示的扫描线驱动电路812、图8C所示的扫描线驱动电路822及信号线驱动电路824，来可以减小上述驱动电路在衬底810或衬底820上占有的面积。
图9表示EL显示器件的截面的一个例子。该EL显示器件具有端子部分900、驱动电路部分901及像素部分902，其中，驱动电路部分901具有P沟道型薄膜晶体管910及N沟道型薄膜晶体管911，而像素部分902具有开关用薄膜晶体管912及驱动用薄膜晶体管913。驱动电路部分901及像素部分902都形成在同一衬底上。为了对驱动电路部分901及像素部分902两者的相邻的薄膜晶体管之间执行元件隔离，通过自由基氧化形成氧化膜915。也可以通过自由基氮化形成氮化膜来代替氧化膜915。
图9表示以所谓的多栅结构作为开关用薄膜晶体管912及驱动用薄膜晶体管913，但也可以采用与驱动电路部分901相同的单栅结构。例如可以以N沟道型薄膜晶体管作为开关用薄膜晶体管912，而例如可以以P沟道型薄膜晶体管作为驱动用薄膜晶体管913。开关用薄膜晶体管912的栅电极电连接于扫描线，而通过提供在层间绝缘膜中的接触孔连接于开关用薄膜晶体管912的源区域或漏区域的布线电连接于信号线。
通过提供在层间绝缘膜中的接触孔连接于驱动用薄膜晶体管913的源区域或漏区域的布线电连接于发光元件914，在该发光元件914中层叠有阳极、阴极和在它们之间的发光层。图9表示如下结构：在层间绝缘膜上提供有布线，并在其上还提供有层间绝缘膜，并在其上形成有发光元件914。但是，不一定局限于这种结构。作为层间绝缘膜，可以在发光元件914的阴极和阳极中的单方或双方中使用通过溅射法、液滴喷射法(喷墨法)或丝网印刷法等形成的透明导电膜如ITO(氧化铟锡)膜。构成透明导电膜的材料不局限于ITO，而也可以使用具有透光性并具有导电性的其它材料。通过将透明导电膜用于阴极和阳极中的双方而可以向上及向下射出来自发光层的光，所以可以从EL显示器件的表面和背面双方向看到图像。
根据本说明书所公开的发明制造的薄膜晶体管可以适用于像素部分902。结果，与液晶显示器件的情况同样，可以减少显示图像的缺陷。此外，通过将根据本说明书所公开的发明制造的薄膜晶体管既适用于像素部分902又适用于驱动电路部分901，可以减小驱动电路部分901在衬底上占有的面积。
本实施例所示的显示器件被安装在各种各样的电子设备中。作为这些电子设备的例子，可以举出电视接收机、影像拍摄装置(摄像机、数字照相机等)、导航系统、声音重放装置(汽车音响、音响组件等)、个人计算机、游戏机、便携信息终端(便携计算机、手机、便携型游戏机或电子书籍等)、具备记录介质的图像重放装置(具体地说是重放数字通用光盘(DVD)等记录介质并具有能够显示其图像的显示器件的装置)等。本实施例所示的显示器件被安装在这些电子设备的显示部分等中。
图10A是电视接收机的一个例子，它包括外壳1001、显示部分1002、扬声器1003、操作部1004、视频输入端子1005等。使用根据本说明书所公开的发明制造的薄膜晶体管而完成的液晶显示器件、EL显示器件等显示器件适用于显示部分1002。
图10B及图10C表示数字照相机的一个例子，图10B是从前面看的数字照相机，符号1011表示释放按钮，1012表示主开关，1013表示取景窗口，1014表示闪光灯，1015表示透镜，1016表示外壳。图10C是从后面看的所述数字照相机，符号1017表示取景器目镜窗，1018表示显示部分，1019及1020表示操作钮。使用根据本说明书所公开的发明制造的薄膜晶体管而完成的液晶显示器件、EL显示器件等显示器件适用于显示部分1018。
图10D表示手机的一个例子。该手机具有设有操作开关类1024、麦克风1025等的主体A 1021、以及设有显示面板A 1028、显示面板B1029、扬声器1026等的主体B 1022，并且主体A 1021和主体B 1022被铰链1030可开闭地连结着。显示面板A 1028和显示面板B 1029与电路衬底1027一起容纳到主体B 1022的外壳1023中。显示面板A 1028及显示面板B 1029的像素部分配置为可以从形成在外壳1023中的开口窗视觉确认的形式。使用根据本说明书所公开的发明制造的薄膜晶体管而完成的液晶显示器件、EL显示器件等显示器件适用于显示面板A 1028及显示面板B 1029。
根据上述手机的功能可以适当设定显示面板A 1028和显示面板B1029的像素数等的规格。例如，可以组合显示面板A 1028和显示面板B 1029分别作为主画面和副画面。
通过使用如上所述的显示面板来可以以显示面板A 1028为显示文字和图像的高清晰彩色显示画面，而以显示面板B 1029为显示文字信息的单色信息显示画面。尤其是，可以通过以显示面板B 1029为有源矩阵型显示面板并使它高清晰化，来显示各种各样的文字信息并提高每一画面中的信息显示密度。例如，通过将显示面板A 1028设定为2至2.5英寸且64灰度，而且26万色的QVGA(320点×240点)，并将显示面板B 1029设定为单色且2至8灰度，而且180至220ppi的高清晰面板来可以显示拉丁字母、平假名、片假名、数字、汉字等。
根据本实施例的手机可以按照其功能和用途转换为各种各样的形式。例如，也可以通过将摄像元件组合到铰链1030等的部位中来用作照相手机。此外，也可以采用将操作开关类1024、显示面板A 1028、显示面板B 1029收到一个外壳中的结构。
本实施例可以与实施方式1至5组合而实施。
实施例2
根据本说明书所公开的发明制造的半导体元件(薄膜晶体管)可以用于薄膜集成电路、非接触型薄膜集成电路器件(可能被称为IC卡、无线IC标签、RFID(Radio Frequency Identification：射频识别)标签)等半导体器件。通过将所述非接触型薄膜集成电路装置贴在如实施例1所示那样的各种电子设备，来可以确认该电子设备的流通路径等。非接触型薄膜集成电路器件使用的频带例如为13.56MHz、2.45GHz、UHF(Ultra High Frequency：超高频)。以下称非接触型薄膜集成电路器件为RFID标签而进行说明。
在图11A和11B中以框图表示了RFID标签的一个例子。RFID标签1100可以进行非接触数据通讯，并具有电源电路1101、时钟产生电路1102、数据解调/调制电路1103、控制电路1104、接口电路1105、存储电路1106、总线1107、以及天线1108。图11B表示在图11A中还提供了CPU1121的情况。
电源电路1101基于从天线1108输入的交流信号产生电源。时钟产生电路1102基于从天线1108输入的信号产生时钟信号。数据解调/调制电路1103解调/调制与读写器1109通讯的数据。控制电路1104控制存储电路1106。天线1108进行信号接收和数据发送。
作为构成天线1108的材料，例如，可以使用金、银、铜、铝、铁氧体、陶瓷等。天线1108可以形成为如下形状：例如，偶极型、环形型、螺形型、平整的长方体状的贴片型。
可以将根据本说明书所公开的发明制造的薄膜晶体管用于构成RFID标签1100的电路。天线1108被设置为电连接于所述薄膜晶体管的形式。可以在衬底上与薄膜晶体管一起制造天线1180，其中，该天线1180是通过溅射法或CVD法和光刻法的组合、电镀法、丝网印刷法或液滴喷射法(喷墨法)等而制造的。此外，可以使用现成的部件作为天线1108，并通过导电膏等粘合它和形成有薄膜晶体管的衬底，来电连接天线1108和薄膜晶体管。
作为存储电路1106，可以使用DRAM、SRAM、掩模ROM、EPROM(可擦可编程只读存储器)、EEPROM(电可擦可编程只读存储器)、闪速存储器、有机存储器等。有机存储器具有如下结构：在一对电极之间提供有机化合物层，或者，在一对电极之间提供具有有机化合物和无机化合物的层。并且，通过将有机存储器用于RFID标签的存储电路1106来有助于实现RFID标签的小型化、薄型化、轻量化。
图12表示RFID标签的截面例子，特别表示用于构成RFID标签的电路中的薄膜晶体管和天线电连接在一起的状态。图12所示的例子相当于使用现成的部件作为天线的情况。
薄膜晶体管1201采用根据实施方式1至5而制造的结构。下面说明使用薄膜晶体管1201制造掩模ROM作为构成RFID标签的电路的情况。在掩模ROM中，薄膜晶体管1201被用于存储单元并且通过光刻法来形成。此时，根据是否形成与薄膜晶体管1201的例如漏区域连接的布线用接触孔，在开孔时和不开孔时分别将1(导通)和0(截止)编程到存储单元。在光刻胶曝光的步骤中，在使用曝光设备如步进式光刻机通过掩模原版(光掩模)来执行曝光之前或之后，对将开出上述接触孔的区域的光刻胶照射电子光束或激光。然后，和常规一样进行显像、蚀刻、剥离光刻胶等的步骤。通过这样，只选择是否照射电子光束或激光而不更换掩模原版(光掩模)，可以分别制作开上述接触孔的图案和不开接触孔的图案。
形成由环氧树脂等构成的绝缘膜1206以覆盖薄膜晶体管1201，然后，当薄膜晶体管1201形成在玻璃衬底上时，通过预定工艺将该玻璃衬底剥离，并替换该玻璃衬底在基体1203的表面上贴附具有粘结层1204的膜1202。该膜1202具有柔性。
并不需要如上述那样剥离玻璃衬底。在此情况下，由于形成薄膜晶体管1201时使用的玻璃衬底的厚度即使很薄也有大约0.5mm的厚度，所以优选的是对至少形成薄膜晶体管1201的玻璃衬底进行如实施方式5所示的研磨和抛光而使其减薄到50μm或更薄的厚度，在该厚度下玻璃衬底容易弯曲。此外，当在柔性塑料衬底上形成薄膜晶体管1201时，不需要剥离该塑料衬底。
此外，作为膜1202，优选使用进行了防止静电等的抗静电处理的膜(以下称作抗静电膜)。作为抗静电膜，例如，可以举出在树脂中分散有抗静电材料的膜、至少一部分形成有抗静电材料的膜等。作为抗静电材料，可以使用如金属、ITO(氧化铟锡)等的导电材料、以及界面活性剂。通过使用抗静电膜作为膜1202，可以防止来自外部静电等对薄膜晶体管1201的特性造成负面影响。
在绝缘膜1206中，在和薄膜晶体管1201的源区域或漏区域电连接的布线1205上设置有开口部分，该开口部分中形成有电极(突出部)1207。
将形成有薄膜晶体管1201的膜1202或柔性衬底分割为边长几mm(例如2mm至9mm)大小的多个芯片，而使利用薄膜晶体管1201而形成的电路不受到损坏。图12示出了通过分割而获得的芯片1200的例子。
另一方面，天线部件1208具有通过粘合层1211被夹在由聚酰亚胺树脂等构成的两片基体1210之间的天线布线1209。在两片基体1210中的一个中提供有用于暴露天线布线1209的一部分的开口。该开口中形成有接触于天线布线1209的焊盘1212。焊盘1212由其表面具有不容易氧化的金属材料如金的膜构成。
然后，通过使用各向异性导电膏1213边加热边对芯片1200和天线部件1208执行压接，将薄膜晶体管1201的布线1205和天线布线1209电连接在一起。
由于RFID标签的制造成本比现有的条码高，所以需要谋求降低成本。由于通过使用本说明书所公开的发明，可以使构成RFID标签的电路微细化，所以可以减小芯片1200的大小。从而，由于分割一片膜1202或柔性衬底而获得的芯片1200的数量增加，因此可以降低每一个RFID标签的制造成本。并且，通过使用本说明书所公开的发明，可以减少在构成RFID标签的电路中使用的薄膜晶体管的漏电流，从而可以制造高质量并特性不均匀性为低的RFID标签。
在图13A至13E中表示了RFID标签的使用例子。通过安装在物品如记录有信息的记录介质1301本身或容纳记录介质1301的容器、书籍1302、商品的包装1303、衣类1304、由玻璃或塑料制成的瓶子1305等，来可以利用于如下用途：管理安装有RFID标签的物品的销售、贮存、出借及归还；防止该物品的丢失或偷窃；该物品的回收、以及其他用途等。在图13A至13E的各图中表示了RFID标签被安装的位置1300的例子。由于本实施例所示的RFID标签具有柔性，从而可以容易设置在曲面等的不平坦表面上。
本实施例可以与实施方式1至5、实施例1组合而实施。

Claims (17)

1.一种半导体元件的制造方法，包括以下步骤：
在玻璃衬底上形成基底膜；
在所述基底膜上形成半导体膜；
在所述半导体膜上形成具有预定的图案且防止该半导体膜的氧化或氮化的膜；以及
在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜的区域执行自由基氧化或自由基氮化而进行元件隔离，
其中，所述区域不被所述预定的图案所覆盖，以及
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化或所述自由基氮化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3。
2.一种半导体元件的制造方法，包括以下步骤：
在柔性的塑料衬底上形成基底膜；
在所述基底膜上形成半导体膜；
在所述半导体膜上形成具有预定的图案且防止该半导体膜的氧化或氮化的膜；以及
在所述塑料衬底处于比该塑料衬底的玻璃转化点低的温度下，对所述半导体膜的区域执行自由基氧化或自由基氮化而进行元件隔离，
其中，所述区域不被所述预定的图案所覆盖，以及
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化或所述自由基氮化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3。
3.一种半导体元件的制造方法，包括以下步骤：
在玻璃衬底上形成基底膜；
在所述基底膜上形成半导体膜；
在所述半导体膜上形成钨膜；以及
在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜的区域执行自由基氧化而进行元件隔离，
其中，所述区域不被所述钨膜所覆盖，以及
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3，并且，在所述等离子体处理室中引入氩、氢和氧，其中氢和氧的流量比H2/O2为2至4。
4.一种半导体元件的制造方法，包括以下步骤：
在柔性的塑料衬底上形成基底膜；
在所述基底膜上形成半导体膜；
在所述半导体膜上形成钨膜；以及
在所述塑料衬底处于比该塑料衬底的玻璃转化点低的温度下，对所述半导体膜的区域执行自由基氧化而进行元件隔离，
其中，所述区域不被所述钨膜所覆盖，以及
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3，并且，在所述等离子体处理室中引入氩、氢和氧，其中氢和氧的流量比H2/O2为2至4。
5.一种半导体元件的制造方法，包括以下步骤：
在玻璃衬底上形成基底膜；
在所述基底膜上形成半导体膜；
在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜执行自由基氧化或自由基氮化而在该半导体膜的表面上形成氧化膜或氮化膜；
在所述氧化膜或所述氮化膜上形成防止所述半导体膜的氧化或氮化的膜；
将所述氧化膜或所述氮化膜以及所述防止氧化或氮化的膜分别形成为预定的图案；以及
在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜的区域执行自由基氧化或自由基氮化而进行元件隔离，
其中，所述区域不被所述预定的图案所覆盖，以及
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化或所述自由基氮化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3。
6.一种半导体元件的制造方法，包括以下步骤：
在柔性的塑料衬底上形成基底膜；
在所述基底膜上形成半导体膜；
在所述塑料衬底处于比该塑料衬底的玻璃转化点低的温度下，对所述半导体膜执行自由基氧化或自由基氮化而在该半导体膜的表面上形成氧化膜或氮化膜；
在所述氧化膜或所述氮化膜上形成防止所述半导体膜的氧化或氮化的膜；
将所述氧化膜或所述氮化膜以及所述防止氧化或氮化的膜分别形成为预定的图案；以及
在所述塑料衬底处于比该塑料衬底的玻璃转化点低的温度下，对所述半导体膜的区域执行自由基氧化或自由基氮化而进行元件隔离，
其中，所述区域不被所述预定的图案所覆盖，以及
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化或所述自由基氮化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3。
7.一种半导体元件的制造方法，包括以下步骤：
在玻璃衬底上形成基底膜；
在所述基底膜上形成半导体膜；
在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜执行自由基氧化而在该半导体膜的表面上形成氧化膜；
在所述氧化膜上形成钨膜；
将所述氧化膜以及所述钨膜分别形成为预定的图案；以及
在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜的区域执行自由基氧化而进行元件隔离，
其中，所述区域不被所述预定的图案所覆盖，以及
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3，并且，在所述等离子体处理室中引入氩、氢和氧，其中氢和氧的流量比H2/O2为2至4。
8.一种半导体元件的制造方法，包括以下步骤：
在柔性的塑料衬底上形成基底膜；
在所述基底膜上形成半导体膜；
在所述塑料衬底处于比该塑料衬底的玻璃转化点低的温度下，对所述半导体膜执行自由基氧化而在该半导体膜的表面上形成氧化膜；
在所述氧化膜上形成钨膜；
将所述氧化膜以及所述钨膜分别形成为预定的图案；以及
在所述塑料衬底处于比该塑料衬底的玻璃转化点低的温度下，对所述半导体膜的区域执行自由基氧化而进行元件隔离，
其中，所述区域不被所述预定的图案所覆盖，以及
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3，并且，在所述等离子体处理室中引入氩、氢和氧，其中氢和氧的流量比H2/O2为2至4。
9.一种半导体元件的制造方法，包括以下步骤：
在玻璃衬底上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上形成半导体膜；
与所述栅电极重叠地在所述半导体膜上形成具有预定的图案且防止该半导体膜的氧化或氮化的膜；
在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜的区域执行自由基氧化或自由基氮化而进行元件隔离，其中，所述区域不被所述预定的图案所覆盖；以及
去除所述按预定的图案形成的防止氧化或氮化的膜，
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化或所述自由基氮化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3。
10.一种半导体元件的制造方法，包括以下步骤：
在柔性的塑料衬底上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上形成半导体膜；
与所述栅电极重叠地在所述半导体膜上形成具有预定的图案且防止该半导体膜的氧化或氮化的膜；
在所述塑料衬底处于比该塑料衬底的玻璃转化点低的温度下，对所述半导体膜的区域执行自由基氧化或自由基氮化而进行元件隔离，其中，所述区域不被所述预定的图案所覆盖；以及
去除所述按预定的图案形成的防止氧化或氮化的膜，
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化或所述自由基氮化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3。
11.一种半导体元件的制造方法，包括以下步骤：
在玻璃衬底上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上形成半导体膜；
与所述栅电极重叠地在所述半导体膜上按预定的图案形成钨膜；
在所述玻璃衬底处于比该玻璃衬底的应变点低100℃以上的温度下，对所述半导体膜的区域执行自由基氧化而进行元件隔离，其中，所述区域不被所述预定的图案所覆盖；以及
去除所述按预定的图案形成的钨膜，
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3，并且，在所述等离子体处理室中引入氩、氢和氧，其中氢和氧的流量比H2/O2为2至4。
12.一种半导体元件的制造方法，包括以下步骤：
在柔性的塑料衬底上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上形成半导体膜；
与所述栅电极重叠地在所述半导体膜上按预定的图案形成钨膜；
在所述塑料衬底处于比该塑料衬底的玻璃转化点低的温度下，对所述半导体膜的区域执行自由基氧化而进行元件隔离，其中，所述区域不被所述预定的图案所覆盖；以及
去除所述按预定的图案形成的钨膜，
其中，在等离子体处理室内，在与等离子体产生区域离开而配置的所述半导体膜上执行所述自由基氧化，所述等离子体处理室的条件如下：电子温度为0.5eV至1.5eV，电子密度为1×1011cm-3至1×1013cm-3，并且，在所述等离子体处理室中引入氩、氢和氧，其中氢和氧的流量比H2/O2为2至4。
13.根据权利要求1和2中任一项所述的半导体元件的制造方法，其中还包括如下步骤：在进行所述元件隔离之后，去除所述按预定的图案形成的防止氧化或氮化的膜。
14.根据权利要求3和4中任一项所述的半导体元件的制造方法，其中还包括如下步骤：在进行所述元件隔离之后，去除所述按预定的图案形成的钨膜。
15.一种半导体元件，包括：
在玻璃衬底或柔性的塑料衬底上的基底膜；
在所述基底膜上的使彼此相邻的元件隔离的绝缘膜；
在所述基底膜上的具有和所述绝缘膜接触的源区域及漏区域的10nm至20nm厚的半导体膜；
形成在所述半导体膜上的栅绝缘膜；以及
在所述栅绝缘膜上的栅电极，
其中，所述绝缘膜是通过自由基氧化或自由基氮化所述半导体膜而形成的。
16.一种半导体元件，包括：
在玻璃衬底或柔性的塑料衬底上的栅电极；
在所述栅电极上的栅绝缘膜；
在所述栅绝缘膜上的使彼此相邻的元件隔离的绝缘膜；以及
在所述栅绝缘膜上的具有和所述绝缘膜接触的源区域及漏区域的10nm至20nm厚的半导体膜，
其中，所述绝缘膜是通过自由基氧化或自由基氮化所述半导体膜而形成的。
17.根据权利要求15和16中任一项所述的半导体元件，其中所述半导体元件被组合到由电视接收机、影像拍摄装置、电话机、IC卡和RFID标签构成的组中的一种当中。
CN2006101605789A 2005-11-23 2006-11-23 半导体元件以及半导体元件的制造方法 Expired - Fee Related CN1971885B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-337912 2005-11-23
JP2005337912 2005-11-23
JP2005337912 2005-11-23

Publications (2)

Publication Number Publication Date
CN1971885A true CN1971885A (zh) 2007-05-30
CN1971885B CN1971885B (zh) 2011-03-09

Family

ID=38054129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101605789A Expired - Fee Related CN1971885B (zh) 2005-11-23 2006-11-23 半导体元件以及半导体元件的制造方法

Country Status (3)

Country Link
US (1) US7625783B2 (zh)
KR (1) KR101304954B1 (zh)
CN (1) CN1971885B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105378821A (zh) * 2013-07-16 2016-03-02 索尼公司 制造衬底的方法和制造电子器件的方法
CN107293517A (zh) * 2017-07-06 2017-10-24 京东方科技集团股份有限公司 一种包含导电图案的基板及其制备方法、显示装置
CN109494231A (zh) * 2018-11-14 2019-03-19 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818140B2 (ja) * 2007-01-31 2011-11-16 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9157681B2 (en) 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
US9401396B2 (en) * 2011-04-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and plasma oxidation treatment method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495121A (en) * 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH0794756A (ja) 1993-07-27 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR0176155B1 (ko) * 1995-06-22 1999-04-15 김광호 반도체 장치의 소자분리 방법
KR0172548B1 (ko) * 1995-06-30 1999-02-01 김주용 반도체 소자 및 그 제조방법
GB0119299D0 (en) 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
US6677607B2 (en) * 2002-01-25 2004-01-13 Motorola, Inc. Organic semiconductor device having an oxide layer
TWI235433B (en) 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP2004319952A (ja) * 2003-03-28 2004-11-11 Seiko Epson Corp 半導体装置およびその製造方法
TW200511430A (en) 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4385691B2 (ja) 2003-09-12 2009-12-16 カシオ計算機株式会社 表示パネルの静電気保護構造及び液晶表示パネル

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105378821A (zh) * 2013-07-16 2016-03-02 索尼公司 制造衬底的方法和制造电子器件的方法
CN107293517A (zh) * 2017-07-06 2017-10-24 京东方科技集团股份有限公司 一种包含导电图案的基板及其制备方法、显示装置
CN109494231A (zh) * 2018-11-14 2019-03-19 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板
CN109494231B (zh) * 2018-11-14 2020-10-30 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板

Also Published As

Publication number Publication date
US7625783B2 (en) 2009-12-01
CN1971885B (zh) 2011-03-09
KR101304954B1 (ko) 2013-09-06
US20070117406A1 (en) 2007-05-24
KR20070054584A (ko) 2007-05-29

Similar Documents

Publication Publication Date Title
CN1971885B (zh) 半导体元件以及半导体元件的制造方法
JP6840810B2 (ja) 半導体装置
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
JP5490401B2 (ja) 半導体基板の作製方法
US8415208B2 (en) Semiconductor device and peeling off method and method of manufacturing semiconductor device
CN101047190B (zh) 非易失性半导体存储器件及其制造方法
US7483013B2 (en) Semiconductor circuit, display device, and electronic appliance therewith
US20060205129A1 (en) Method for manufacturing semiconductor device
JP2011077504A (ja) 半導体装置の作製方法
JP5409033B2 (ja) 半導体装置の作製方法
JPH10214974A (ja) 半導体装置およびその作製方法
US8653426B2 (en) Heat treatment apparatus and method for manufacturing SOI substrate using the heat treatment apparatus
JP5552237B2 (ja) 製造装置
KR20100036208A (ko) 반도체 장치의 제작 방법
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
CN102194892B (zh) 晶体管及使用它的显示装置、电子设备及半导体装置
JP5183910B2 (ja) 半導体素子の作製方法
JP2009253180A (ja) 半導体装置及びその作製方法
US20090223628A1 (en) Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus
JP2007088432A (ja) トランジスタ、並びにそれを用いた表示装置、電子機器、及び半導体装置
JP2002261009A (ja) 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法
JP2003151905A (ja) 半導体装置の作製方法
US20100081251A1 (en) Method for manufacturing soi substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110309

Termination date: 20211123