CN1973368A - 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质 - Google Patents

结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质 Download PDF

Info

Publication number
CN1973368A
CN1973368A CNA2005800211389A CN200580021138A CN1973368A CN 1973368 A CN1973368 A CN 1973368A CN A2005800211389 A CNA2005800211389 A CN A2005800211389A CN 200580021138 A CN200580021138 A CN 200580021138A CN 1973368 A CN1973368 A CN 1973368A
Authority
CN
China
Prior art keywords
medium
gate
transistor
different
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800211389A
Other languages
English (en)
Other versions
CN1973368B (zh
Inventor
M·梅茨
S·达塔
J·卡瓦利罗斯
M·多茨
J·布拉斯克
R·乔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1973368A publication Critical patent/CN1973368A/zh
Application granted granted Critical
Publication of CN1973368B publication Critical patent/CN1973368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

可以利用具有不同栅介质的NMOS和PMOS晶体管来形成互补金属氧化物半导体集成电路。可以例如通过置换过程形成不同的栅介质。作为多个示例，栅介质可以在材料、厚度或形成技术上不同。

Description

结合互补金属氧化物半导体集成电路的NMOS和PMOS晶体管使用 不同的栅介质
背景技术
本发明一般涉及半导体技术、半导体加工和互补金属氧化物半导体集成电路的形成。
互补金属氧化物半导体集成电路包括NMOS晶体管和PMOS晶体管。一般来说，这些晶体管可以通过形成栅极绝缘层，然后在该介质上方形成NMOS和PMOS栅结构来形成。该栅电极结构可以由多晶硅、硅化物或金属构成。
还可以在栅介质上方形成如多晶硅栅电极的伪栅电极(dummygate electrode)。然后可以移除伪栅电极并以金属栅电极替代它。在此类过程中，可以将不同金属栅电极用于NMOS和PMOS晶体管，但是利用共同的介质。
因此，需要一种互补金属氧化物半导体制造技术。
附图说明
图1是在制造的较早阶段本发明一个实施例的局部放大截面图；
图2是根据本发明一个实施例在制造的后续阶段图1所示的实施例的局部放大截面图；
图3是根据本发明一个实施例在制造的后续阶段图2所示的实施例的局部放大截面图；
图4是根据本发明一个实施例在制造的后续阶段图3所示的实施例的局部放大截面图；
图5是根据本发明一个实施例在制造的后续阶段图4所示的实施例的局部放大截面图；
图6是根据本发明一个实施例在制造的后续阶段图5所示的实施例的局部放大截面图；以及
图7是根据本发明一个实施例在制造的后续阶段图6所示的实施例的局部放大截面图。
具体实施方式
可以利用具有不同栅介质的NMOS和PMOS晶体管来制造互补金属氧化物半导体(CMOS)集成电路。作为几个示例，这些介质可以在所使用的材料、它们的厚度或形成这些栅介质所使用的技术等方面不同。因此，可以针对特定类型晶体管(无论是NMOS还是PMOS晶体管)专栅设计栅介质，视具体情况而定。
参考图1，根据本发明的一个实施例，初始半导体结构10包括半导体衬底12，半导体衬底12其上形成有绝缘体14和填充以伪栅材料16和18的沟槽。在一个实施例中，伪栅材料16和18可以是例如掺杂多晶硅。
参考图2，移除了伪栅材料16。移除伪栅材料16可以通过加掩模法、蚀刻或其他方法来实现。在蚀刻过程中，可以相对于材料18选择性地蚀刻材料16。因此，在一个实施例中，材料16和18可以是不同的材料，以便可以相对于其中一种选择性地蚀刻另一种。如果利用择优侵蚀材料16的蚀刻剂(例如液体蚀刻剂)，则可以选择性地蚀刻材料16同时保留材料18。
例如，根据本发明的一个实施例，材料16可以是N型掺杂多晶硅而材料18是P型掺杂多晶硅。可以利用例如氢氧化四钾铵(TMAH)或NH4OH的蚀刻剂结合声波处理，选择性地蚀刻材料16或18的其中之一，同时不明显地蚀刻另一种材料。根据蚀刻材料16或18所用的液体蚀刻剂的选择，可以蚀刻伪栅材料16和18的其中之一同时基本不蚀刻另一种材料。然后可以移除另一种或余下的栅材料16或18。
参考图3，根据本发明的一个实施例，介质22可以形成在衬底12上通过移除栅材料16构成的开口20中。在一个实施例中，介质22可以选择为具有优化要在区域20中形成的NMOS或PMOS晶体管的性能的特征。例如，可以针对其特定应用设计栅介质22的材料、厚度或形成技术。
例如，NMOS晶体管可以使用较大导带偏移的材料、如二氧化硅，而PMOS晶体管可以使用具有较高介电常数的材料、例如二氧化铪，它对于空穴也具有良好的带偏移(band offset)。在一个实施例中，较高的介电常数可以大于10。作为另一个实例，在一些情况中对于NMOS晶体管采用的材料可以比PMOS晶体管所采用的材料厚。例如，二氧化铪泄漏电子比空穴多，所以可以在NMOS晶体管上采用较厚的二氧化铪层，而可以在PMOS晶体管上采用较薄的二氧化铪层。例如，在一个实施例中，二氧化铪栅介质对于NMOS晶体管可以是30埃，而对于PMOS晶体管的栅介质可以是15埃。
作为又一个实例，对于这两种栅介质，淀积技术也可以是不同的。例如，可以使用扩散技术来淀积用于NMOS晶体管的材料(例如二氧化硅)，而可以采用原子层淀积、溅镀或有机金属化学气相淀积(MOCVD)来淀积高介电常数的材料(如二氧化铪)。
一种栅介质可以是高k材料(具有大于10的介电常数)，而另一种栅介质可以是低k材料(具有小于10的介电常数)。或者，两个介质可以都是高k的或都是低k的介质。
然后可以将适合的栅电极材料24淀积在移除材料16构成的开口20中的栅介质22上。
参考图4，可以将栅电极材料24淀积在栅介质22上。材料24可以是任何导电材料，包括掺杂多晶硅或金属。可以使用任何适合的技术来淀积该材料。
参考图5，可以选择性地移除栅材料18。还可以在使用选择性蚀刻、掩模或任何其他方法移除材料18的同时保留材料24来实现选择性地移除。
然后如图6所示，可以在移除材料18构成的开口26中形成栅介质28。还可以针对其特定应用优化栅介质28的特征，无论是针对PMOS晶体管还是NMOS晶体管。例如，可以选择它的厚度、形成技术或所采用的材料以便优化最终晶体管的性能。
在本发明的一些实施例中，可能希望确保材料18相对于材料24是可选择性蚀刻的。例如，选择性蚀刻可基于如下事实，材料18和24属于不同材料类型。
参考图7，然后可以在栅介质28上的开口26中形成适合的栅电极材料30。在一些实施例中，栅材料24和30可以是掺杂多晶硅，可以包括硅化物或可以是金属。
在一些实施例中，单个栅介质材料可能不会为NMOS和PMOS都提供最高的性能。这可能是因为例如不良的导电或价键的能带差、与栅电极材料不相容、与栅电极加工或厚度要求不相容所致。在一些实施例中，可以通过为每种结构选择较好的候选介质膜并以最优厚度淀积最佳膜，可以构造较高性能的互补金属氧化物半导体装置。在一些实施例中，通过为每个电极堆(stack)使用最优厚度的较好栅介质材料，可以构造较高性能的结构，该结构可以呈现较高的移动性、较高的饱和电流或较好的阈值电压。
虽然本发明是针对有限数量的实施例来描述的，但是本领域技术人员将认识到源于此的多种修改和变化。所附权利要求是要涵盖落在本发明的真实精神和范围内的所有此类修改和变化。

Claims (36)

1.一种方法，包括：
利用具有不同栅介质的NMOS和PMOS晶体管来形成互补金属氧化物半导体集成电路。
2.如权利要求1所述的方法，其特征在于，形成具有不同栅介质的晶体管包括形成具有不同栅介质厚度的晶体管。
3.如权利要求1所述的方法，其特征在于，形成具有不同栅介质的晶体管包括形成具有不同栅介质材料的晶体管。
4.如权利要求1所述的方法，其特征在于，形成具有不同栅介质的晶体管包括形成具有采用不同技术淀积的栅介质的晶体管。
5.如权利要求1所述的方法，包括通过移除材料形成沟槽，并在所述沟槽中淀积所述栅介质。
6.如权利要求5所述的方法，包括形成填充以不同材料的沟槽，并选择性地蚀刻一种材料来形成沟槽以容纳栅介质。
7.如权利要求5所述的方法，包括形成用于NMOS和PMOS晶体管的其中之一的沟槽，同时掩蔽结构以形成NMOS和PMOS晶体管的其中另一个。
8.如权利要求1所述的方法，包括利用金属栅形成NMOS和PMOS晶体管。
9.如权利要求1所述的方法，包括对于所述NMOS栅介质使用具有较大导带偏移的材料。
10.如权利要求1所述的方法，包括使用具有较高介电常数的材料作为PMOS晶体管的栅介质。
11.如权利要求1所述的方法，包括对于所述NMOS晶体管使用比用于所述PMOS晶体管的介质厚的介质。
12.如权利要求11所述的方法，包括使用具有介电常数大于10的材料作为所述NMOS和PMOS晶体管的介质。
13.如权利要求1所述的方法，包括对于所述NMOS晶体管的所述栅介质使用二氧化硅，对于所述PMOS晶体管使用具有介电常数大于二氧化硅的介电常数的材料。
14.如权利要求13所述的方法，包括使用扩散来淀积用于所述NMOS晶体管的所述介质。
15.如权利要求13所述的方法，包括使用原子层淀积、金属有机化学气相淀积或溅镀淀积的其中之一形成所述PMOS晶体管的介质。
16.一种集成电路，包括：
衬底；
在所述衬底上形成的NMOS和PMOS晶体管，所述晶体管形成互补金属氧化物半导体结构，所述晶体管具有不同的栅介质。
17.如权利要求16所述的电路，其特征在于，所述介质具有不同介质厚度。
18.如权利要求16所述的电路，其特征在于，所述介质由不同介质材料形成。
19.如权利要求16所述的电路，其特征在于，所述介质通过不同技术形成。
20.如权利要求16所述的电路，其特征在于，所述介质被金属栅电极覆盖。
21.如权利要求16所述的电路，其特征在于，所述NMOS晶体管具有较大导带偏移的栅介质。
22.如权利要求16所述的电路，其特征在于，所述PMOS晶体管具有较高介电常数的栅介质。
23.如权利要求16所述的电路，其特征在于，所述NMOS晶体管具有比所述PMOS晶体管厚的栅介质。
24.如权利要求23所述的电路，其特征在于，所述PMOS和NMOS晶体管具有介电常数大于10的栅介质。
25.如权利要求16所述的电路，其特征在于，所述NMOS晶体管具有二氧化硅栅介质，所述PMOS晶体管具有介电常数大于硅的介电常数的栅介质。
26.一种方法，包括：
利用第一栅介质形成互补金属氧化物半导体集成电路的NMOS晶体管；以及
利用不同于所述第一栅介质的第二栅介质形成所述互补金属氧化物半导体集成电路的PMOS晶体管。
27.如权利要求26所述的方法，包括形成具有不同介质厚度的所述介质。
28.如权利要求26所述的方法，包括形成不同材料的所述介质。
29.如权利要求26所述的方法，包括使用不同淀积技术淀积所述介质。
30.如权利要求26所述的方法，包括对于所述第一栅介质使用具有较大导带偏移的材料。
31.如权利要求26所述的方法，包括使用具有较高介电常数的材料作为所述第二栅介质。
32.如权利要求26所述的方法，包括对于所述第一栅介质使用比所述第二栅介质厚的介质。
33.如权利要求32所述的方法，包括使用具有介电常数大于10的材料作为所述第一和第二介质。
34.如权利要求26所述的方法，包括对于所述第一栅介质使用二氧化硅，对于所述第二栅介质使用具有介电常数大于二氧化硅的介电常数的材料。
35.如权利要求34所述的方法，包括使用扩散来淀积所述第一栅介质。
36.如权利要求34所述的方法，包括使用原子层淀积、金属有机化学气相淀积或溅镀淀积的其中之一形成所述第二栅介质。
CN2005800211389A 2004-06-30 2005-06-24 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质 Active CN1973368B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/881,055 2004-06-30
US10/881,055 US7060568B2 (en) 2004-06-30 2004-06-30 Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
PCT/US2005/022529 WO2006012311A1 (en) 2004-06-30 2005-06-24 Using different gate dielectrics with nmos and pmos transistors of a complementary metal oxide semiconductor integrated circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010102864950A Division CN101982874A (zh) 2004-06-30 2005-06-24 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质

Publications (2)

Publication Number Publication Date
CN1973368A true CN1973368A (zh) 2007-05-30
CN1973368B CN1973368B (zh) 2010-11-17

Family

ID=34981845

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005800211389A Active CN1973368B (zh) 2004-06-30 2005-06-24 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质
CN2010102864950A Pending CN101982874A (zh) 2004-06-30 2005-06-24 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010102864950A Pending CN101982874A (zh) 2004-06-30 2005-06-24 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质

Country Status (7)

Country Link
US (2) US7060568B2 (zh)
EP (1) EP1761952B1 (zh)
JP (1) JP4767946B2 (zh)
KR (1) KR20070029830A (zh)
CN (2) CN1973368B (zh)
TW (1) TWI287863B (zh)
WO (1) WO2006012311A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347507A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN101884101B (zh) * 2007-12-03 2017-06-13 瑞萨电子株式会社 Cmos半导体装置及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921691B1 (en) * 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
US7592678B2 (en) * 2004-06-17 2009-09-22 Infineon Technologies Ag CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7160781B2 (en) 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US7361538B2 (en) * 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7462538B2 (en) * 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7495290B2 (en) * 2005-12-14 2009-02-24 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7510943B2 (en) * 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20080050898A1 (en) * 2006-08-23 2008-02-28 Hongfa Luan Semiconductor devices and methods of manufacture thereof
JP5104373B2 (ja) * 2008-02-14 2012-12-19 日本ゼオン株式会社 位相差板の製造方法
US20090206405A1 (en) * 2008-02-15 2009-08-20 Doyle Brian S Fin field effect transistor structures having two dielectric thicknesses
JP5314964B2 (ja) * 2008-08-13 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20100082574A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 씨모스 트랜지스터의 제조 방법
KR101634748B1 (ko) 2009-12-08 2016-07-11 삼성전자주식회사 트랜지스터의 제조방법 및 그를 이용한 집적 회로의 형성방법
KR101692362B1 (ko) * 2011-06-22 2017-01-05 삼성전자 주식회사 식각 정지 절연막을 이용한 반도체 장치의 제조 방법
US8586436B2 (en) * 2012-03-20 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a variety of replacement gate types including replacement gate types on a hybrid semiconductor device
US20180078091A1 (en) * 2016-09-21 2018-03-22 Matthew Chubb Surface-Mounted Toasting Device
US11114347B2 (en) * 2017-06-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3903542A (en) * 1974-03-11 1975-09-02 Westinghouse Electric Corp Surface gate-induced conductivity modulated negative resistance semiconductor device
JPS6276666A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 相補型半導体装置
US5882993A (en) * 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US5763922A (en) * 1997-02-28 1998-06-09 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
JP3847940B2 (ja) * 1998-02-24 2006-11-22 株式会社東芝 半導体装置の製造方法
JP3602722B2 (ja) * 1997-06-30 2004-12-15 株式会社東芝 半導体装置の製造方法
US6261887B1 (en) * 1997-08-28 2001-07-17 Texas Instruments Incorporated Transistors with independently formed gate structures and method
US6080682A (en) * 1997-12-18 2000-06-27 Advanced Micro Devices, Inc. Methodology for achieving dual gate oxide thicknesses
US5970331A (en) * 1998-01-07 1999-10-19 Advanced Micro Devices, Inc. Method of making a plug transistor
US6165849A (en) * 1998-12-04 2000-12-26 Advanced Micro Devices, Inc. Method of manufacturing mosfet with differential gate oxide thickness on the same IC chip
JP4237332B2 (ja) * 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
JP3487220B2 (ja) * 1999-06-24 2004-01-13 日本電気株式会社 電界効果型トランジスタ及び半導体装置
US6171910B1 (en) * 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
US6339001B1 (en) * 2000-06-16 2002-01-15 International Business Machines Corporation Formulation of multiple gate oxides thicknesses without exposing gate oxide or silicon surface to photoresist
US6228721B1 (en) * 2000-06-26 2001-05-08 Advanced Micro Devices, Inc. Fabrication of metal oxide structures with different thicknesses on a semiconductor substrate
US6303418B1 (en) * 2000-06-30 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of fabricating CMOS devices featuring dual gate structures and a high dielectric constant gate insulator layer
JP2002151598A (ja) * 2000-11-16 2002-05-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20020072168A1 (en) * 2000-11-30 2002-06-13 Horng-Huei Tseng Method of fabricating CMOS with different gate dielectric layers
US6423647B1 (en) * 2000-12-11 2002-07-23 Advanced Micro Devices, Inc. Formation of dielectric regions of different thicknesses at selective location areas during laser thermal processes
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR100399356B1 (ko) * 2001-04-11 2003-09-26 삼성전자주식회사 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법
US6872627B2 (en) * 2001-07-16 2005-03-29 Taiwan Semiconductor Manufacturing Company Selective formation of metal gate for dual gate oxide application
US6458695B1 (en) * 2001-10-18 2002-10-01 Chartered Semiconductor Manufacturing Ltd. Methods to form dual metal gates by incorporating metals and their conductive oxides
US6653698B2 (en) * 2001-12-20 2003-11-25 International Business Machines Corporation Integration of dual workfunction metal gate CMOS devices
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US6528858B1 (en) * 2002-01-11 2003-03-04 Advanced Micro Devices, Inc. MOSFETs with differing gate dielectrics and method of formation
JP2003243531A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003309188A (ja) 2002-04-15 2003-10-31 Nec Corp 半導体装置およびその製造方法
JP2003347420A (ja) * 2002-05-23 2003-12-05 Nec Electronics Corp 半導体装置及びその製造方法
US20040029321A1 (en) 2002-08-07 2004-02-12 Chartered Semiconductor Manufacturing Ltd. Method for forming gate insulating layer having multiple dielectric constants and multiple equivalent oxide thicknesses
JP2004152995A (ja) * 2002-10-30 2004-05-27 Toshiba Corp 半導体装置の製造方法
US6858483B2 (en) * 2002-12-20 2005-02-22 Intel Corporation Integrating n-type and p-type metal gate transistors
JP4398702B2 (ja) * 2003-11-06 2010-01-13 フジノン株式会社 プロジェクタ
US7160767B2 (en) * 2003-12-18 2007-01-09 Intel Corporation Method for making a semiconductor device that includes a metal gate electrode
US6887800B1 (en) * 2004-06-04 2005-05-03 Intel Corporation Method for making a semiconductor device with a high-k gate dielectric and metal layers that meet at a P/N junction

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884101B (zh) * 2007-12-03 2017-06-13 瑞萨电子株式会社 Cmos半导体装置及其制造方法
CN104347507A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
JP4767946B2 (ja) 2011-09-07
TWI287863B (en) 2007-10-01
EP1761952B1 (en) 2012-10-24
EP1761952A1 (en) 2007-03-14
US7060568B2 (en) 2006-06-13
US20060214237A1 (en) 2006-09-28
CN1973368B (zh) 2010-11-17
JP2008504693A (ja) 2008-02-14
CN101982874A (zh) 2011-03-02
KR20070029830A (ko) 2007-03-14
US20060001106A1 (en) 2006-01-05
WO2006012311A1 (en) 2006-02-02
TW200605303A (en) 2006-02-01

Similar Documents

Publication Publication Date Title
CN1973368B (zh) 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质
CN102117774B (zh) 集成电路元件的形成方法
US9548305B2 (en) Semiconductor devices and methods of manufacture thereof
CN100483687C (zh) 用于cmos工艺的金属栅极晶体管及其制造方法
CN104241135B (zh) 在硅化物形成之前在触点蚀刻之后添加的电介质衬里
US7768051B2 (en) DRAM including a vertical surround gate transistor
CN104037226A (zh) 具有非对称源极/漏极结构的FinFET及其制造方法
US7663192B2 (en) CMOS device and method of manufacturing same
CN100590815C (zh) 半导体器件的制造方法
JP2007511907A (ja) 完全に量子井戸が空乏化した低出力のマルチチャネルｃｍｏｓｆｅｔ
CN110310926B (zh) 解决sram单元器件金属硅化物缺陷形成的方法
US9490265B2 (en) Semiconductor device and method for fabricating the same
CN103855023A (zh) 半导体器件的形成方法及半导体器件
CN103137456A (zh) Pmos晶体管金属栅极的制造方法
US20070254425A1 (en) Methods of fabricating a semiconductor device
US11824099B2 (en) Source/drains in semiconductor devices and methods of forming thereof
US11916128B2 (en) Metal oxide interlayer structure for nFET and pFET
JP2002368007A (ja) 金属酸化膜半導体製造方法
CN103177949A (zh) 金属硅化物栅极的形成方法
KR20070006973A (ko) 이중 금속 게이트 트랜지스터의 제조 방법
CN1632923A (zh) 形成自动对准接触窗方法
JPH10321849A (ja) 半導体装置およびその製造方法
JP2006100523A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant