CN1979889B - 双极结型晶体管(bjt)及其形成方法 - Google Patents

双极结型晶体管(bjt)及其形成方法 Download PDF

Info

Publication number
CN1979889B
CN1979889B CN200610147094.0A CN200610147094A CN1979889B CN 1979889 B CN1979889 B CN 1979889B CN 200610147094 A CN200610147094 A CN 200610147094A CN 1979889 B CN1979889 B CN 1979889B
Authority
CN
China
Prior art keywords
sti district
base region
district
collector area
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610147094.0A
Other languages
English (en)
Other versions
CN1979889A (zh
Inventor
托马斯·安东尼·沃尔纳
托马斯·N·亚当
斯蒂芬·W·比德尔
乔尔·P·德索扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1979889A publication Critical patent/CN1979889A/zh
Application granted granted Critical
Publication of CN1979889B publication Critical patent/CN1979889B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Abstract

本发明涉及一种双极结型晶体管(BJT)。每个BJT的集电极区位于半导体衬底表面中并与第一浅沟槽隔离(STI)区相邻。提供第二STI区，其在第一STI区和集电极区之间延伸，并以不大于约90°的底切角与有源基极区的一部分底切。例如，第二STI区可以是具有小于约90°的底切角的基本三角形横截面，或是具有约90°的底切角的基本矩形的横截面。可以使用形成在集电极区的上表面中的多孔表面区来制造这种第二STI区。

Description

双极结型晶体管(BJT)及其形成方法
技术领域
本发明涉及一种双极结型晶体管(BJT)。更特别地，本发明涉及具有第二浅沟槽隔离(STI)区的BJT及其形成方法，所述第二浅沟槽隔离(STI)区以不超过90°的底切角与这种BJT的有源基极区底切。
背景技术
图1示出了常规双极结型晶体管(BJT)，其典型地包括发射极、集电极、有源基极和非本征基极。集电极形成在一对浅沟槽隔离(STI)区之间的半导体衬底的表面中，所述一对浅沟槽隔离(STI)区将BJT的集电极与位于衬底表面中的其它器件结构电隔离。典型地由硅和锗硅形成的有源基极位于集电极之上，但在发射极之下，且其与集电极和发射极都形成机械和电接触。与发射极相邻的非本征基极位于有源基极的部分和STI区的部分的上方。发射极典型地为T形发射极。这种T形发射极的肩部区位于非本征基极区的上方，而其腿部区延伸通过非本征基极，并接触有源基极的上表面。发射极和非本征基极通过绝缘层(IS)和侧壁间隔层(SP)相互电隔离。
如图1中所示，这种常规BJT的基极-集电极电容是以下几部分的和：  (1)在有源区域(其通过发射极开口而限定)内的集电极和有源基极之间的电容，(2)在有源区域外且在STI区内的集电极与有源和非本征基极之间的电容，以及(3)穿过STI区的集电极与非本征基极之间的电容。
基极-集电极电容对BJT器件的最大振荡频率(fmax)和截止频率(fT)具有显著的影响，最大振荡频率(fmax)和截止频率(fT)是用于BJT器件的操作速度的最具代表性的度量。因此，使基极-集电极电容最小化可以有效地改进BJT器件的操作速度。
基极-集电极电容的非本征分量包括总基极-集电极电容的一大半，所述基极-集电极电容的非本征分量是在有源区域外的集电极与有源/非本征基极之间的电容，且典型地被称作寄生电容。因此，寄生电容的减少将带来fmax和fT的显著改进，并将有效地提高BJT器件的操作速度。
因为BJT器件的寄生电容是由在有源区域外的有源/非本征基极和集电极之间的重叠而引起的，一种用于减少寄生电容的可能的方法是减少这种基极-集电极的重叠。然而，因为以下两个原因，基极-集电极重叠的最小化是困难的：(1)典型地用于制造有源/非本征基极的光刻工艺受到套刻(overlay)和对准容差的限制，以及(2)通过减少非本征的重叠区域，对应地增加了基极电阻，这是影响BJT性能的另一关键因素。
因此，需要一种改进的BJT结构，其特征在于减小的寄生电容，而没有对应减少的基极电阻。还需要一种在降低的成本下以高精度来制造这种改进的BJT结构的方法。
发明内容
一方面，本发明涉及一种双极结型晶体管(BJT)，其包括：
集电极区，位于半导体衬底的表面中并与第一浅沟槽隔离(STI)区相邻；
有源基极区，位于集电极区上并具有上表面和下表面；
非本征基极区，位于有源基极区上并位于该STI区上方；
发射极区，至少具有延伸通过非本征基极区并与有源基极区的上表面接触的部分；以及
第二STI区，从第一STI区延伸到集电极区中，并以不大于约90°的底切角与有源基极区的一部分底切。
这里使用的用语“底切角”指的是由第二STI区的两个相交表面限定的角度。具体地，这两个表面中的第一个直接与有源基极区的下表面接触，而这两个表面中的第二个直接与集电极区接触。注意到，还可以通过和第二STI区直接接触的集电极区的侧壁表面与有源基区的下表面来限定底切角。
在本发明的一个特定实施例中，底切角约为90°。第二STI区优选地但并非必需地具有基本矩形的横截面。
在本发明的一个可替选实施例中，底切角小于90°，且优选地不大于约54.7°。第二STI区优选地但并非必需地具有基本三角形的横截面。
这里使用的用语“基本矩形”或“基本三角形”指的是整体上类似矩形或三角形的形状，但这种形状可以包含与理想的矩形或三角形的定义有所偏离的区域或截面。
本发明的另一方面涉及一种用于形成上述BJT的方法，所述BJT包含第二STI区，该第二STI区具有底切角小于90°的基本三角形的横截面。该方法至少包括以下步骤：
提供包括与第一浅沟槽隔离(STI)区相邻的集电极区的半导体衬底表面；
选择性地将集电极区的上表面多孔化，以形成与多孔表面区相邻的非多孔表面区；
在集电极区的多孔和非多孔表面区上方都形成有源基极区；
选择性地刻蚀有源基极区和集电极区的边缘，以在第一STI区和集电极区之间形成凹口区，其中暴露集电极区的多孔表面区的侧壁；
从凹口区各向异性地刻蚀集电极区，以去除多孔表面区和其下方的集电极区的部分，由此形成具有基本三角形横截面的腔并以小于约90°的底切角与有源基极区的一部分底切；以及
利用绝缘材料至少部分地填充腔，以形成从第一STI区延伸到集电极区中的第二STI区，其中第二STI区具有基本三角形的横截面并以小于约90°的底切角与有源基极区的一部分底切。
优选地但并非必需地，通过以下步骤来选择性地将集电极区的上表面多孔化：
对集电极区的上表面进行选择性地掺杂，以形成与未掺杂表面区相邻的掺杂表面区；以及
化学或电化学地刻蚀掺杂表面区，以形成多孔表面区，其中未掺杂表面区形成与多孔表面区相邻的非多孔表面区。
此外，当集电极区包括硅时，优选地通过使用基于氢氧化物的湿法刻蚀工艺来进行各向异性刻蚀，该湿法刻蚀工艺在硅的(111)方向上沿着硅的(100)和(110)方向选择性地刻蚀硅。
本发明的又一方面涉及一种用于形成上述BJT的方法，所述BJT包含第二STI区，其具有底切角约90°的基本矩形的横截面。该方法至少包括以下步骤：
提供包括与第一浅沟槽隔离(STI)区相邻的集电极区的半导体衬底表面；
选择性地将集电极区的上表面多孔化，以形成与多孔表面区相邻的非多孔表面区；
在集电极区的多孔和非多孔表面区的上方都形成有源基极区；
选择性地刻蚀有源基极区和集电极区的边缘，以在第一STI区和集电区之间形成凹口区，其中暴露集电极区的多孔表面区的侧壁；
通过氧化和/或氮化来处理集电极区的多孔表面区，以形成具有基本矩形的横截面的第二STI区，并以约90°的底切角与有源基极区的一部分底切；以及
利用绝缘材料至少部分地填充凹口区，由此连接第一STI区与第二STI区。
优选地，通过氧化来处理集电极区的多孔表面区，使得产生的第二STI区包括氧化物或部分氧化物。可替选地，通过氮化来处理集电极区的多孔表面区，使得产生的第二STI区包括氮化物。此外，可以通过氧化和氮化来处理集电极区的多孔表面区，以形成包括氮氧化物的第二STI区。
通过以下的公开内容和所附权利要求，本发明的其它方面、特征和优势将更为明显。
附图说明
图1示出了常规的BJT器件。
图2A示出了根据本发明的一个实施例的、包括具有小于90°的底切角的第二STI区的BJT器件的部分视图。
图2B示出了根据本发明的一个实施例的、包括具有约90°的底切角的第二STI区的BJT器件的部分视图。
图3示出了通过基于氢氧化物的各向异性刻蚀工艺而形成的钻石形腔的横截面图片视图。
图4A-4I示出了根据本发明一个实施例的用于形成第二STI区的工艺步骤，所述第二STI区具有底切角小于90°的基本三角形的横截面。
图5A-5D示出了根据本发明一个实施例的用于形成第二STI区的工艺步骤，所述第二STI区具有底切角约90°的基本三角形的横截面。
具体实施方式
在以下描述中，将阐明一些特定的细节，诸如具体结构、组件、材料、尺寸、工艺步骤和技术，以提供对本发明的彻底的理解。然而，本领域普通技术人员将认识到，可以在没有这些特定细节的情况下来实施本发明。在其它情况中，没有详细地描述一些熟知的结构或工艺步骤，以便避免使本发明不清楚。
应理解，当如层、区或衬底的元件被称为在另一元件“上”或“上方”时，它可以直接地在另一元件“上”或“上方”，或者也可以出现插入的元件。相反，当元件被称为“直接地”在另一元件“上”或“上方”时，则没有出现插入的元件。还应理解，当元件被称为“连接”或“耦合”到其它元件时，它可以直接地连接或耦合到其它元件，或者也可以出现插入的元件。相反，当元件被称为“直接地连接”或“直接地耦合”到其它元件时，则没有出现插入的元件。
本发明提供了一种包括STI延伸区的改进的BJT结构，用于将在BJT器件的有源区域以外的集电极和有源/非本征基极之间的寄生电容最小化。这种STI延伸区在常规STI区和集电极区之间延伸，同时以不大于90°的底切角与有源基极区的一部分底切。此后，将STI延伸区称作第二STI区，以区别于常规STI区，此后将常规STI区称为第一STI区。
现在将通过参考附图2A和2B来更为详细地图示具有本发明的这种第二STI区的示例性BJT。应注意，在这些没有按比例绘制的附图中，相同和/或对应元件由相同的标号来标记。
图2A示出了根据本发明的一个实施例而制造的示例性BJT10的部分横截面视图。具体地，BJT10制造在半导体衬底11上方。BJT10的集电极区12位于半导体衬底11的上表面中，并与第一STI区14相邻。BJT10的有源基极区20形成在集电极区12的上方，而BJT10的非本征基极区24形成在有源基极区20的外部部分的上方。T形发射极30的腿部分(图2A中只有部分可见)延伸通过非本征基极区24，并直接接触有源基极区20的上表面。绝缘层26和侧壁间隔层28、29用以将非本征基极区24与T形发射极30电隔离。
图2A进一步示出了在第一STI区14和集电极区12之间延伸的第二STI区15。第二STI区15以小于90°的底切角(α)与有源基极区的外部部分底切，所述底切角(α)通过与有源基极区20的下表面直接接触的第一表面15A和与集电极区12直接接触的第二表面15B来限定。
图2A中所示的第二STI区的这种配置可以有效地减少在有源区域(其通过发射极开口来限定)以外的集电极区12和有源/非本征基极20、24之间的寄生电容，而没有显著地增加BJT器件10的电阻。
图2B示出了根据本发明的另一个实施例而制造的另一示例性BJT10’的部分横截面视图。具体地，BJT10’包括与图2A的BJT10基本相同的部件，除了BJT10’的第二STI区15’以约90°的底切角(α’)与有源基极区的外部部分底切，所述底切角(α’)由与有源基极区20 的下表面直接接触的第一表面15A’和与集电极区12直接接触的第二表面15B’来限定。因此，第二STI区15’具有为基本矩形的横截面形状。
图2B中所示的第二STI区的这种配置也可以减少在有源区域以外的集电极区12和有源/非本征基极20、24之间的寄生电容，而不显著地增加BJT器件10’的基极电阻。
为了制造上述本发明的BJT器件，重要的是提供一种能够精确地限定具有期望底切角的第二STI区的方法。
一种用于形成第二STI区的可能的方法涉及：通过使用基于氢氧化物的湿法刻蚀工艺在有源基极区(其典型地由单晶硅或锗硅形成)的上方选择性地刻蚀集电极区(其典型地由单晶硅形成)，以形成以期望的底切角与有源基极区底切的腔，随后利用绝缘材料来填充该腔，由此形成第二STI区。基于氢氧化物的湿法刻蚀工艺采用氢氧化铵(NH4OH)作为刻蚀剂，其相对于锗硅具有对硅的高刻蚀选择性，且因此可以用于选择性地刻蚀集电极区，而不损坏有源基极区。
然而，基于氢氧化物的湿法刻蚀工艺是各向异性工艺，且其刻蚀速率明显地受到硅的特定晶向的影响。例如，沿着硅的(100)和(110)方向的刻蚀速率远大于沿着硅的(111)方向的速率。当使用基于氢氧化物的湿法刻蚀工艺来刻蚀集电极区时，该集电极区典型地包括具有水平和垂直排列的(100)和(110)表面以及对角排列的(111)表面的单晶硅，刻蚀在水平和垂直方向上明显较快地进行，但在对角方向上相对较慢。因而，在集电极区中典型地形成了具有钻石形横截面的腔，其以明显大于90°的钝角的底切角与有源基极区底切。
图3示出了通过上述的基于氢氧化物的各向异性刻蚀工艺而形成的钻石形腔45的横截面图片视图。腔45位于和第一STI区44相邻的Si集电极区42中，并和要形成的BJT器件的SiGe有源基极区50底切。
形成在这种钻石形腔中的第二STI区产生了仅略微减小的集电极-基极电容，但明显增加了基极电阻并对产生的BJT的器件性能具有不利的影响。此外，钻石形腔的宽度和长度由沿着硅的(100)和(110) 方向的刻蚀速率确定。因此，它们彼此密切相关且不能按照期望来独立地调整。为了在SiGe或硅有源基极区50之下形成更大的底切，还必须在水平和垂直方向上都进行刻蚀，这对第二STI区的最优设计(scaling)提出了挑战。
本发明通过使用多孔硅结构来精确地限定具有期望底切角的第二STI区，解决了上述的问题。具体地，在要形成的BJT器件有源区域以外的集电极区中设置具有独立限定的宽度和深度的多孔硅结构。然后将有源基极区形成在集电极区的上方，同时使有源基极区的一部分覆在多孔硅结构上。随后，将多孔硅结构刻蚀掉或通过氧化/氮化将其转换，以形成期望的第二STI区。多孔硅结构的形状相应地且精确地确定了这样形成的第二STI区的形状以及底切角。
图4A-4I示出了根据本发明一个实施例的用于形成如图2A中所示的示例性第二STI区的工艺步骤。
首先参考图4A，其示出了半导体衬底101，该半导体衬底101包括在其上表面中与第一STI区104相邻的集电极区102。半导体衬底101可以包括任何的半导体材料，其包括但不限于：Si，SiC，SiGe，SiGeC，Ge合金，GaAs，InAs，InP以及其它III-V或II-VI族化合物半导体。半导体衬底101还可以包括有机半导体结构、如Si/SiGe的分层半导体结构、绝缘体上硅结构或绝缘体上SiGe结构。在本发明的优选实施例中，半导体衬底101包括含Si的半导体材料，即包括硅的半导体材料。更为优选地，半导体101的上表面包括单晶硅，在所述半导体101的上表面中设置了集电极区102。半导体衬底101可以是掺杂、未掺杂或包含其中掺杂和未掺杂的区域(未示出)。
第一STI区104形成在半导体衬底101的上表面中，以将集电极区102与形成在半导体衬底101中的其它器件结构隔离。第一STI区104可以包括任意适当的绝缘材料，包括但不限于：氧化物、氮化物和氮氧化物，且其可以容易地利用本领域技术人员熟知的常规沟槽隔离工艺来形成。例如，在形成第一STI区104时可以使用光刻、刻蚀以及利用沟槽电介质的沟槽的填充。任选地，可以在沟槽填充前在沟槽中形成衬垫(liner)，在沟槽填充后执行致密化步骤，也可以在沟槽填充之后执行平坦化工艺。
接着，在半导体衬底101的上表面上形成构图的电介质硬掩膜层106。优选地通过光刻和刻蚀来对电介质硬掩膜106进行构图。例如，首先将光致抗蚀剂(未示出)施加到电介质硬掩膜层106的上表面，随后将光致抗蚀剂暴露到期望图案的辐射，并利用常规的抗蚀剂显影剂来显影曝光的光致抗蚀剂。然后，利用一个或多个湿法或干法刻蚀步骤，将光致抗蚀剂的图案转移到电介质掩膜层106。然后在完成刻蚀之后去除构图的光致抗蚀剂。如图4B中所示，构图的电介质硬掩膜层106特别地限定了曝光表面区108，该曝光表面区108围绕着由电介质硬掩膜层106覆盖的保护表面区109。
然后，将在集电极区102中的曝光表面区108选择性地多孔化，以形成多孔表面区108。在本发明中，为了将曝光表面区108多孔化，可以使用任意合适的多孔化技术。优选地但不是必需地，首先利用p型掺杂剂物质来掺杂曝光表面区108，以形成掺杂表面区108，然后通过HF阳极化处理溶液化学地或电化学地刻蚀掺杂表面区108，以形成多孔表面区108。可替选地，对曝光表面区108照射激光束，同时通过HF阳极化处理溶液电化学地刻蚀，以形成多孔表面区108。
基于HF的阳极化是形成多孔Si和如Ge和GaAs的其它多孔半导体的公知且一般接受的技术。具体地，在包含HF的阳极化池中执行，在所述池中浸入半导体衬底101并将其正向偏置。所述池还包括负向偏置的电极。在本发明中，在形成多孔表面区108时还可以使用其它公知的阳极化设备，只要其设计为允许电流以均匀的密度流过半导体衬底101的整个表面区域即可。
优选地，多孔表面区108的平均多孔度为大于40％，更为优选地从约50％至约80％。通过改变掺杂剂浓度、阳极化处理溶液的HF浓度、激光照射强度、电流密度等，可以根据特定的应用需要来容易地调 整精确的多孔度。
如图4C中所示，在多孔化步骤之后，去除构图的电介质硬掩膜层106，以暴露保护表面区109，表面区109是非多孔的且通过多孔表面区108来限定。任选地，可以在氢气流下以600℃和1100℃之间的温度来对多孔表面区108进行退火。这在多孔硅的表面上形成了将允许有源基极层较好生长的晶体硅“表层”。
然后，如图4D中所示，在包括非多孔表面区109和多孔表面区108的集电极区102的上方形成有源基极层110。尽管有源基极层100可以包括任意合适的半导体材料，但优选地，其包括单晶锗硅。更为优选地，有源基极层110包括渐变Ge含量的分布(即，在SiGe有源基极层110中Ge含量变化)，其中这种渐变Ge含量分布具有小于或等于30％的原子百分比数的最高Ge含量。有源基极层110中的这种渐变Ge含量的分布沿着其中电子流动的方向建立了具有降低的带隙的漂移场(driftfield)。可以通过任意合适的化学汽相淀积(CVD)技术来形成有源基极层110，且优选地，采用低温外延(LTE)CVD工艺来形成有源基极层110。LTECVD工艺是本领域中熟知的工艺，且已经广泛地用于形成BJT器件的有源基极，所以为了避免使本发明不清楚，这里不再讨论与LTECVD相关的工艺细节。
图4E示出了随后在有源基极层110的上方形成第二掩膜层112。第二掩膜层112用以屏蔽要形成的BJT器件的有源区域，且其可以包括任意合适的屏蔽材料。优选地，第二掩膜层112包括氮化硅。
图4F示出了使用第二掩膜层112对有源基极层110和集电极区102的选择性刻蚀。将器件有源区域以外的有源基极层110和集电极区102的边缘选择性地去除，以形成凹口区113，其位于第一STI区104和集电极区102之间。由此暴露了与凹口区112相邻的多孔表面区108的侧壁。可以通过任意适当的干法或湿法刻蚀工艺来进行选择性的刻蚀，且优选地，在本发明中使用反应离子刻蚀(RIE)来刻蚀凹口区113。
随后，在凹口区113中进行基于氢氧化物的湿法刻蚀工艺。首先通 过这种基于氢氧化物的湿法刻蚀工艺去除多孔表面区108，随后去除在多孔表面区108之下的集电极区102的一部分。由于如上所述的基于氢氧化物的湿法刻蚀工艺的各向异性性质，形成了具有基本矩形横截面的腔113’，如图4G中所示，腔113’以小于90°的底切角α与有源基极层110的一部分底切。
应注意到，在这个特定实施例中，腔113’的宽度与多孔表面区108的宽度相关，而腔113’的深度与凹口区113的深度以及多孔表面区108的厚度相关。因此，可以独立地调整腔113’的宽度和深度，以提供任意期望角度的底切角α。优选地，底切角不大于约60°。
然后如图4H中所示，利用绝缘材料来至少部分地填充腔113’，且优选为完全填充，从而形成第二STI区115，该第二STI区115在第一STI区104和集电极区102之间延伸并以小于90°的底切角α与有源基极层110底切。用于形成第二STI区115的绝缘材料可以是任意适当的绝缘材料，包括但不限于：氧化物、氮化物、氮氧化物，且可以和包含在第一STI区104中的绝缘材料相同或不同。
随后，如图4I中所示，将第二掩膜层112从有源基极层110去除，并可以进行任选的化学机械抛光步骤来将第一STI区104、第二STI区115以及有源基极层110的各个上表面平坦化。
然后可以通过使用常规的BJT工艺步骤，在图4I中所示的结构上方制造BJT器件的其它部件，这些常规的BJT工艺步骤在本领域中是公知的且因而不再详细描述。
图5A至图5D示出了根据本发明一个替选实施例的用于形成如图2B所示的另一示例性第二STI区的工艺步骤。
具体地，首先通过使用与图4A至图4F中所示相同的工艺步骤来形成图5A中所示的凹口区113，以暴露多孔表面区108的侧壁。然后，通过氧化和/或氮化来处理多孔表面区108。以此方式，将包含在多孔表面区108中的半导体材料转换成绝缘材料(诸如氧化物，部分氧化物，氮化物，或氮氧化物)，由此如图5B中所示，形成第二STI区115’， 其以基本直角的底切角来与有源基极层110底切。
应注意，这样形成的第二STI区115’具有类似多孔表面区108的矩形截面的形状。因为多孔表面区108具有可独立限定的宽度和深度，所以可以以独立的方式来相应地调整第二STI区115’的宽度和深度，以实现期望的器件性能。
如图5C中所示，在氧化和/或氮化后，利用绝缘材料至少部分地填充凹口区113，并由此连接第一STI区104和第二STI区115’。随后，如图5D中所示，从有源基极层110去除第二掩膜层112，并可以进行任选的化学机械抛光步骤来将第一STI区104、第二STI区115’以及有源基极层110的各个上表面平坦化。
然后可以通过使用常规的BJT工艺步骤，在图5D中所示的结构上方制造BJT器件的其它部件，这些常规的BJT工艺步骤在本领域中是公知的且因而不再详细描述。
尽管图2A至图5D根据本发明的特定实施例，示例性地说明了用于BJT器件的示例性的第二STI结构及制造第二STI结构的示例性工艺步骤，但应清楚的是，本领域普通技术人员可以根据上述描述，针对适应特定应用的需求来容易地修改这里示例的结构和工艺步骤。因此，应认识到本发明不限于以上所示的特定实施例，而是可以延伸到任何其它的修改、变化、应用和实施例，且相应地将所有的这种修改、变化、应用和实施例都视作在本发明的精神和范围内。

Claims (12)

1.一种双极结型晶体管BJT，包括：
集电极区，位于半导体衬底表面中并与第一浅沟槽隔离STI区相邻；
有源基极区，位于所述集电极区上并具有上表面和下表面；
非本征基极区，位于所述有源基极区上；
发射极区，至少具有延伸通过所述非本征基极区并与所述有源基极区的所述上表面接触的部分；以及
第二STI区，在所述第一STI区和所述集电极区之间延伸，并以小于90°的底切角与所述有源基极区的一部分底切，第二STI区具有与所述有源基极区的下表面直接接触的第一表面以及与集电极区直接接触并且远离第一STI区的第二表面，其中所述底切角由第二STI区的所述第一表面和所述第二表面限定。
2.如权利要求1的BJT，其中所述底切角不大于54.7°。
3.如权利要求1的BJT，其中所述有源基极区包括包含SiGe的层。
4.如权利要求1的BJT，其中所述发射极为T形发射极，包括位于所述非本征基极区上方的肩部截面和延伸通过所述非本征基极区并与所述有源基极区的所述上表面接触的腿部截面。
5.如权利要求1的BJT，其中所述第一STI区和所述第二STI区包括相同的绝缘材料。
6.如权利要求1的BJT，其中所述第一STI区和所述第二STI区包括不同的绝缘材料。
7.如权利要求1的BJT，其中所述第二STI区包括选自包含氧化硅、部分氧化硅、氮化硅和氮氧化硅的组中的绝缘材料。
8.如权利要求1的BJT，其中所述第二STI区具有底切角小于90°的三角形的横截面。
9.一种用于形成权利要求8的BJT的方法，至少包括：
提供包括与第一浅沟槽隔离STI区相邻的集电极区的半导体衬底表面；
选择性地将所述集电极区的上表面多孔化，以形成与多孔表面截面相邻的非多孔表面截面；
在所述集电极区的所述多孔表面截面和非多孔表面截面的上方都形成有源基极区；
选择性地刻蚀所述有源基极区和所述集电极区的边缘，以在所述第一STI区和所述集电区之间形成凹口区，其中暴露所述集电极区的所述多孔表面截面的侧壁；
从所述凹口区各向异性地刻蚀所述集电极区，以去除所述多孔表面截面及其下方的所述集电极区的截面，由此形成腔，所述腔具有三角形的横截面并以小于90°的底切角与所述有源基极区的一部分底切；以及
利用绝缘材料来填充所述腔，以形成在所述第一STI区和所述集电极区之间延伸的第二STI区，其中所述第二STI区具有三角形的横截面并以小于90°的底切角与所述有源基极区的一部分底切，第二STI区具有与所述有源基极区的下表面直接接触的第一表面以及与集电极区直接接触并且远离第一STI区的第二表面，其中所述底切角由第二STI区的所述第一表面和所述第二表面限定。
10.如权利要求9的方法，其中通过以下步骤来选择性地将所述集电极区的上表面多孔化：
对所述集电极区的上表面进行选择性地掺杂，以形成与未掺杂表面区相邻的掺杂表面区；以及
化学或电化学地刻蚀所述掺杂表面区，以形成多孔表面截面，其中所述未掺杂表面区形成与所述多孔表面截面相邻的非多孔表面截面。
11.如权利要求9的方法，其中所述集电极区包括硅，且其中通过使用基于氢氧化物的湿法刻蚀工艺来进行所述各向异性刻蚀，所述湿法刻蚀工艺在所述硅的(111)方向上沿着所述硅的(100)和(110)方向选择性地刻蚀所述硅。
12.如权利要求9的方法，进一步包括将所述第一STI区、所述第二STI区和所述有源基极区平坦化，使得它们相应的上表面共面。
CN200610147094.0A 2005-12-05 2006-11-14 双极结型晶体管(bjt)及其形成方法 Expired - Fee Related CN1979889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/164,757 US7342293B2 (en) 2005-12-05 2005-12-05 Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same
US11/164,757 2005-12-05

Publications (2)

Publication Number Publication Date
CN1979889A CN1979889A (zh) 2007-06-13
CN1979889B true CN1979889B (zh) 2011-07-13

Family

ID=38117863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610147094.0A Expired - Fee Related CN1979889B (zh) 2005-12-05 2006-11-14 双极结型晶体管(bjt)及其形成方法

Country Status (3)

Country Link
US (1) US7342293B2 (zh)
JP (1) JP4355336B2 (zh)
CN (1) CN1979889B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794493A (zh) * 2012-10-26 2014-05-14 国际商业机器公司 半导体器件制造方法及器件结构，硬件描述语言设计结构

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006077502A1 (en) * 2005-01-18 2006-07-27 Nxp B.V. Bipolar transistor and method of fabricating the same
CN100338454C (zh) * 2005-05-17 2007-09-19 北京大学 旋转式气体收集装置
US7964910B2 (en) * 2007-10-17 2011-06-21 International Business Machines Corporation Planar field effect transistor structure having an angled crystallographic etch-defined source/drain recess and a method of forming the transistor structure
WO2009141753A1 (en) 2008-05-21 2009-11-26 Nxp B.V. A method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby
US7803685B2 (en) * 2008-06-26 2010-09-28 Freescale Semiconductor, Inc. Silicided base structure for high frequency transistors
US8536012B2 (en) 2011-07-06 2013-09-17 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
US8816401B2 (en) * 2012-11-30 2014-08-26 International Business Machines Corporation Heterojunction bipolar transistor
US9093491B2 (en) * 2012-12-05 2015-07-28 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US8956945B2 (en) 2013-02-04 2015-02-17 International Business Machines Corporation Trench isolation for bipolar junction transistors in BiCMOS technology
US8796149B1 (en) 2013-02-18 2014-08-05 International Business Machines Corporation Collector-up bipolar junction transistors in BiCMOS technology
US8927381B2 (en) 2013-03-20 2015-01-06 International Business Machines Corporation Self-aligned bipolar junction transistors
US8975146B2 (en) 2013-05-01 2015-03-10 International Business Machines Corporation Trench isolation structures and methods for bipolar junction transistors
US9029229B2 (en) * 2013-05-29 2015-05-12 International Business Machines Corporation Semiconductor device and method of forming the device by forming monocrystalline semiconductor layers on a dielectric layer over isolation regions
US9059234B2 (en) 2013-10-22 2015-06-16 International Business Machines Corporation Formation of a high aspect ratio trench in a semiconductor substrate and a bipolar semiconductor device having a high aspect ratio trench isolation region
US9059196B2 (en) 2013-11-04 2015-06-16 International Business Machines Corporation Bipolar junction transistors with self-aligned terminals
US9059233B2 (en) * 2013-11-19 2015-06-16 International Business Machines Corporation Formation of an asymmetric trench in a semiconductor substrate and a bipolar semiconductor device having an asymmetric trench isolation region
US9111986B2 (en) 2014-01-09 2015-08-18 International Business Machines Corporation Self-aligned emitter-base-collector bipolar junction transistors with a single crystal raised extrinsic base
US9722057B2 (en) 2015-06-23 2017-08-01 Global Foundries Inc. Bipolar junction transistors with a buried dielectric region in the active device region
US9368608B1 (en) 2015-06-25 2016-06-14 Globalfoundries Inc. Heterojunction bipolar transistor with improved performance and breakdown voltage
EP3547371A1 (en) * 2018-03-27 2019-10-02 NXP USA, Inc. Bipolar transistor and method of manufacturing a bipolar tranistor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919060A (en) 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation
JPS59161867A (ja) * 1983-03-07 1984-09-12 Hitachi Ltd 半導体装置
JPH0240922A (ja) * 1988-07-31 1990-02-09 Nec Corp 半導体装置
US5892264A (en) * 1993-10-04 1999-04-06 Harris Corporation High frequency analog transistors, method of fabrication and circuit implementation
CA2295990A1 (en) * 1997-07-11 1999-01-21 Telefonaktiebolaget Lm Ericsson A process for manufacturing ic-components to be used at radio frequencies
FR2779572B1 (fr) * 1998-06-05 2003-10-17 St Microelectronics Sa Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
JP2001332563A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
US6617220B2 (en) * 2001-03-16 2003-09-09 International Business Machines Corporation Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base
US20050250289A1 (en) * 2002-10-30 2005-11-10 Babcock Jeffrey A Control of dopant diffusion from buried layers in bipolar integrated circuits
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ
US6579771B1 (en) * 2001-12-10 2003-06-17 Intel Corporation Self aligned compact bipolar junction transistor layout, and method of making same
US6767798B2 (en) * 2002-04-09 2004-07-27 Maxim Integrated Products, Inc. Method of forming self-aligned NPN transistor with raised extrinsic base
US6699741B1 (en) * 2002-08-16 2004-03-02 National Semiconductor Corporation Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region
US6909164B2 (en) * 2002-11-25 2005-06-21 International Business Machines Corporation High performance vertical PNP transistor and method
US6864560B2 (en) * 2003-03-28 2005-03-08 International Business Machines Corporation Bipolar transistor structure with a shallow isolation extension region providing reduced parasitic capacitance
US6858485B2 (en) * 2003-05-07 2005-02-22 International Business Machines Corporation Method for creation of a very narrow emitter feature
JP4643130B2 (ja) * 2003-06-19 2011-03-02 株式会社日立製作所 半導体装置およびその製造方法
US6960820B2 (en) * 2003-07-01 2005-11-01 International Business Machines Corporation Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same
US7719031B2 (en) * 2003-07-11 2010-05-18 Panasonic Corporation Heterojunction biploar transistor and method for manufacturing same
US7022578B2 (en) * 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
US7075126B2 (en) * 2004-02-27 2006-07-11 International Business Machines Corporation Transistor structure with minimized parasitics and method of fabricating the same
US7118995B2 (en) * 2004-05-19 2006-10-10 International Business Machines Corporation Yield improvement in silicon-germanium epitaxial growth
US7102205B2 (en) * 2004-09-01 2006-09-05 International Business Machines Corporation Bipolar transistor with extrinsic stress layer
DE102005040624A1 (de) * 2004-09-02 2006-03-09 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794493A (zh) * 2012-10-26 2014-05-14 国际商业机器公司 半导体器件制造方法及器件结构，硬件描述语言设计结构
CN103794493B (zh) * 2012-10-26 2017-01-04 国际商业机器公司 半导体器件制造方法及器件结构，硬件描述语言设计结构

Also Published As

Publication number Publication date
JP4355336B2 (ja) 2009-10-28
JP2007158333A (ja) 2007-06-21
US7342293B2 (en) 2008-03-11
US20070126080A1 (en) 2007-06-07
CN1979889A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
CN1979889B (zh) 双极结型晶体管(bjt)及其形成方法
US7081395B2 (en) Silicon strain engineering accomplished via use of specific shallow trench isolation fill materials
US8637372B2 (en) Methods for fabricating a FINFET integrated circuit on a bulk silicon substrate
US9087870B2 (en) Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same
CN101140933B (zh) 半导体器件以及制造半导体器件的方法
US6329698B1 (en) Forming a self-aligned epitaxial base bipolar transistor
KR100644497B1 (ko) 횡형 헤테로 바이폴라 트랜지스터 및 그 제조방법
US8026146B2 (en) Method of manufacturing a bipolar transistor
KR20020036643A (ko) ＢｉＣＭＯＳ 반도체 집적회로장치 및 그 제조방법
US10367083B2 (en) Compact device structures for a bipolar junction transistor
US10748899B2 (en) Epitaxial source and drain structures for high voltage devices
US20230378287A1 (en) Bipolar junction transistor with gate over terminals
JP2009032967A (ja) 半導体装置及びその製造方法
CN105895676B (zh) 双极结晶体管（bjt）基极导体回调
US20050127468A1 (en) Semiconductor device and method for manufacturing the same
JPH07169775A (ja) 縦型バイポーラトランジスタ
US10833072B1 (en) Heterojunction bipolar transistors having bases with different elevations
US8501572B2 (en) Spacer structure for transistor device and method of manufacturing same
CN100505275C (zh) 双极晶体管和背栅晶体管的结构和方法
US10930569B2 (en) Dual crystal orientation for semiconductor devices
CN109216463B (zh) 一种半导体器件及其形成方法
CN210040207U (zh) 一种中高压的构槽式功率金氧半场效晶体管的结构
US20070293016A1 (en) Semiconductor structure including isolation region with variable linewidth and method for fabrication therof
US20020092463A1 (en) Method of manufacturing a semiconductor component
US6387768B1 (en) Method of manufacturing a semiconductor component and semiconductor component thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110713

Termination date: 20111114