CN201985092U - 微电子单元、互连基板以及系统 - Google Patents

Abstract

一种微电子单元、一种互连基板和一种制作微电子单元的方法被公开了。微电子单元可以包括在其内具有多个有源半导体器件的半导体元件，半导体元件具有第一开口和至少一个第二开口，第一开口从后表面开始朝向前表面延伸，部分地穿过半导体元件，以及在第一开口内覆盖于半导体元件的表面上的介电区域。微电子单元可以包括至少一个导电互连部，至少一个导电互连部电连接到相应的导电过孔部上并在缝隙内延伸离开该导电过孔部。在某一特殊实施例中，至少一个导电互连部可以在第一开口和至少一个第二开口内延伸，导电互连部与具有暴露于半导体元件的前表面处的顶表面的导电垫电连接。

Description

微电子单元、互连基板以及系统

技术领域

本实用新型涉及微电子器件的封装，特别是半导体器件的封装。本实用新型特别涉及微电子单元、互联基板以及包括这种微电子单元或互连基板的系统。

背景技术

微电子元件通常包括半导体材料例如硅或砷化镓的薄板，通常称作裸片或半导体芯片。半导体芯片通常被作为单独的、封装单元提供。在某些单元设计中，半导体芯片被安装于基板或芯片载体上，基板或芯片载体被安装于电路板例如印制电路板上。

有源电路被制作在半导体芯片的第一表面(例如前表面)上。为了便于电连接到有源电路，芯片在同一表面上设置有焊垫。焊垫典型地布置为规则的阵列，或者围绕裸片的边缘或者，对许多存储装置来说，在裸片中心处。焊垫通常由约0.5μm厚的导电金属例如铜或铝制成。焊垫可以包括一层或多层金属。焊垫的尺寸随装置的类型而不同，但典型地在一侧上有几十微米至几百微米的尺寸。

硅过孔技术(TSV)用于连接焊垫和半导体芯片的与第一表面相反的第二表面(例如后表面)。传统的过孔包括穿透半导体芯片的孔和从第一表面至第二表面延伸通过孔的导电材料。焊垫可以电连接到过孔上，以允许焊垫和半导体芯片第二表面上的导电元件之间连通。

传统的TSV孔可以减少可能会用于包含有源电路的第一表面的那部分。可以用于有源电路的第一表面上的可用空间的这种减少可能增加用以制作每个半导体芯片所需硅的量，因而潜在地增加了每个芯片的成本。

由于过孔内部的非最优应力分布以及半导体芯片例如和芯片被焊接于其上的结构之间的热膨胀系数(CTE)不匹配，传统的过孔可能面临着可靠性的挑战。例如，当半导体芯片上的导电过孔通过相对较薄且较硬的介电材料绝缘时，过孔内可能存在很大的应力。另外，当半导体芯片焊接到聚合体基板的导电元件上时，芯片和基板的较高CTE结构之间的电连接部将由于CTE不匹配而处于应力作用下。

在芯片的任意物理配置中，尺寸是一个很重要的考虑因素。随着便携式电子装置的快速发展，越来越强烈地需要更紧凑物理配置的芯片。仅仅通过实例，通常被称为“智能手机”的装置，利用强大的数据处理器、存储器和辅助装置例如全球定位系统接收器、电子照相机和局域网连接，连同高分辨率显示器和相关的图形处理芯片一起，集成了移动电话的功能。这种装置可以提供如下性能：例如完整的网络连通性、包括全分辨率视频的娱乐、导航，电子银行以及更多，所有这些都处于口袋大小的装置内。复杂的便携式装置需要将许多芯片封装于很小的空间内。而且，一些芯片具有很多输入和输出连接，通常称为“I/O”。这些I/O必须与其他芯片的I/O相互连接。相互连接应该很短并且应该具有低阻抗以使信号传播延迟最小化。形成相互连接的部件应该不会大大增加该组件的尺寸。类似的需求在作为例如数据服务器的其他应用中也出现了，例如用于网络搜索引擎中的那些数据服务器。例如，在复杂的芯片之间提供许多短小、低阻抗的相互连接的结构可能增加搜索引擎的带宽并且减小其能量消耗。

虽然在半导体过孔形成和相互连接方面已经取得了一些进步，但仍需要改进以使半导体芯片的尺寸最小化，同时提高电互连的可靠性。本实用新型的这些特征通过构造如下所述的微电子封装而实现了。

实用新型内容

本实用新型的目的在于克服上述现有技术的缺点，使半导体芯片尺寸最小化，同时提高电互连的可靠性。

根本实用新型的一个方面，微电子单元包括具有前表面和背离前表面的后表面的半导体元件。半导体元件内可以具有多个有源半导体器件。半导体元件可以具有多个导电垫，每个导电垫具有暴露于前表面处的顶表面并且具有背离顶表面的底表面。半导体元件可以具有第一开口，第一开口从后表面开始朝向前表面延伸部分地穿过半导体元件。半导体元件可以具有至少一个第二开口，每个第二开口从第一开口开始至少延伸至相应一个导电垫的底表面。

微电子单元可以还包括至少一个导电过孔部，该至少一个导电过孔部在该至少一个第二开口中的相应一个内延伸并与相应的导电垫电连接。微电子单元可以还包括覆盖于第一开口内的半导体元件表面上的介电区域。介电区域可以具有延伸离开导电过孔部的缝隙，其中，缝隙的轮廓不与第一开口的轮廓相符。在某一实施例中，缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。

微电子单元可以还包括至少一个导电互连部，该至少一个导电互连部电连接到相应的导电过孔部并在缝隙内远离该导电过孔部延伸。微电子单元可以还包括被暴露用以与外部元件互连的至少一个导电触点。触点可以电连接到相应的导电互连部上，该至少一个触点与第一开口内半导体元件的一部分沿竖直方向对正，竖直方向是半导体元件在前表面和后表面之间的厚度方向。

在某一示例型实施例中，单一的有源半导体区域可以包含该多个有源半导体器件。在某一实施例中，多个有源半导体区域中的每一个可以包含该多个有源半导体器件的一部分。在某一特殊实施例中，介电区域可以是顺应性的。在某一实施例中，第一开口可以在沿后表面的横向方向上具有第一宽度，并且至少一个导电触点可以在该横向方向上具有第二宽度，第一宽度大于第二宽度。在某一示例型实施例中，多个导电互连部可以在一特定第一开口内延伸，并且多个过孔部可以在汇合该特定第一开口的相应的第二开口内延伸，并将各导电互连部电连接至暴露于半导体元件前表面处的相应导电垫。

在某一实施例中，第一开口可以在沿后表面的第一横向方向上具有宽度，并且第一开口可以在沿后表面的垂直于该第一横向方向的第二横向方向上具有长度，长度大于宽度。在某一示例型实施例中，第一开口可以限定槽形形状。在某一示例型实施例中，第一开口可以为多个第一开口，第一开口的至少一些中的每一个具有单一的缝隙和在该缝隙内延伸的单一的导电互连部。在某一示例型实施例中，导电触点可以包括薄型平面构件。在某一特殊实施例中，微电子单元可以包括暴露于导电触点表面处的导电结合材料。

在某一示例型实施例中，微电子单元可以包括在其上面具有基板触点的基板，基板触点与导电触点导电地连接。在某一实施例中，微电子单元可以包括覆盖于介电区域上方并且分隔结合材料各区域的聚合体层。在某一特殊实施例中，该至少一个导电触点可以具有暴露于后表面所限定的平面上方的表面。在某一示例型实施例中，介电区域的表面可以在后表面所限定的平面上方延伸。

在某一特殊实施例中，第二开口可以在导电垫的底表面上具有宽度，该宽度超过第一和第二开口汇合处的第二开口的宽度。在某一示例型实施例中，在第二开口内的介电层内延伸的第二缝隙可以不与第二开口的轮廓相符，并且过孔部可以不与第二开口的轮廓相符。在某一示例型实施例中，当外部载荷施加于至少一个导电触点上时，该导电触点可以相对于半导体元件的前表面移动。

在某一实施例中，导电互连部可以包括覆盖于缝隙内的内表面上的导电层和覆盖于缝隙内的导电层上的介电层。在某一示例型实施例中，该缝隙可以是第一缝隙，第二开口可以包括覆盖于其内表面上的第二介电区域，第二介电区域具有第二缝隙，且该至少一个过孔部可以在第二缝隙内延伸。在某一实施例中，第一缝隙的宽度可以限定相对于第一和第二缝隙汇合处的第二缝隙宽度的阶梯式变化。在某一实施例中，第二缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。

在某一示例型实施例中，每个导电垫可以至少部分地覆盖于导电过孔部中的相应一个上。在某一特殊实施例中，每个导电过孔部可以接触导电垫的相应一个的底表面。在某一实施例中，第二开口可以具有与导电垫的底表面相对的上表面和在第二开口的上表面和导电垫的底表面之间延伸的内表面，并且第二开口可以在上表面和内表面汇合处具有上部直径，该上部直径超过第一和第二开口汇合处的第一开口的宽度。在某一示例型实施例中，微电子单元可以包括连接到半导体元件的前表面上的盖构件。在某一实施例中，微电子组件可以至少包括第一和第二微电子单元，第一微电子单元被与第二微电子单元堆叠在一起，它们内部的半导体元件相互电连接。在某一示例型实施例中，相应导电垫的底表面的至少一部分可以暴露于第二开口内，并且，该至少一个导电过孔部可以被与该相应导电垫的底表面接触地沉积。

根据本实用新型的一个方面，互联基板包括的半导体元件，半导体元件具有前表面和背离前表面的后表面，互联基板可以还包括多个导电结构。每个所述导电结构可以具有暴露于前表面处的顶表面和背离顶表面的底表面。半导体元件可以具有第一开口，第一开口从后表面开始朝向前表面延伸部分地穿过半导体元件。互联基板可以还包括至少一个第二开口。每个第二开口可以从第一开口开始至少延伸至导电结构的相应一个的底表面。

互联基板可以还包括覆盖于第一开口内的半导体元件表面上的介电区域。介电区域可以具有从介电区域的外表面向下延伸的缝隙，其中，缝隙的轮廓不与第一开口的轮廓相符。在某一实施例中，缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。

互联基板可以还包括至少一个导电互连部，该至少一个导电互连部电连接到相应的导电结构上并在缝隙内延伸离开该导电结构。互联基板可以还包括被暴露用以与外部元件互连的至少一个导电触点。触点可以电连接到相应的导电互连部上。在第一开口内，该至少一个导电触点可以与半导体元件的一部分沿竖直方向对正，竖直方向是半导体元件在前表面和后表面之间的厚度方向。

在某一示例型实施例中，互联基板可以还包括至少一个导电过孔部，该至少一个导电过孔部在该至少一个第二开口中的相应一个内延伸，并与相应的导电互连部电连接。在某一实施例中，多个导电结构中的每一个可以是与相应导电过孔部电连接的导电垫。在某一特殊实施例中，第一开口可以在沿后表面的横向方向上具有第一宽度，并且至少一个导电触点可以在该横向方向上具有第二宽度，第一宽度大于第二宽度。在某一实施例中，第二开口可以在沿前表面的横向方向上具有第一宽度，并且至少一个导电结构可以在该横向方向上具有第二宽度，第一宽度大于第二宽度。在某一示例型实施例中，导电结构的底表面的至少一部分可以暴露于第二开口内，并且，该至少一个导电过孔部可以被与该相应导电结构的底表面接触地沉积。

根据本实用新型的一个方面，微电子单元包括半导体元件，半导体元件具有前表面和背离前表面的后表面，半导体元件可以具有多个有源半导体器件。微电子单元可以还包括多个导电垫，每个导电垫具有暴露于前表面处的顶表面并且具有背离顶表面的底表面。半导体元件可以具有第一开口，第一开口从后表面开始朝向前表面延伸部分地穿过半导体元件。半导体元件可以具有至少一个第二开口，每个第二开口可以从第一开口开始至少延伸至相应一个导电垫的底表面。

微电子单元可以还包括至少一个导电互连部，该至少一个导电互连部在第一开口以及该至少一个第二开口中的相应一个内延伸。导电互连部可以与相应的导电垫电连接。每个导电互连部可以具有在该至少一个第二开口中的相应一个内延伸的导电过孔部部分和在第一开口内延伸的导电互连部分；

微电子单元可以还包括介电区域，介电区域覆盖于第一开口内的半导体元件的第一表面上并且覆盖于第二开口内的半导体元件的第二表面上。介电区域可以具有延伸通过该介电区域的缝隙。该缝隙的轮廓既不与第一开口的轮廓相符也不与第二开口的轮廓相符。在某一实施例中，缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。

微电子单元可以还包括被暴露用以与外部元件互连的至少一个导电触点。触点可以电连接到相应的导电互连部上，该至少一个导电触点可以与第一开口内半导体元件的一部分沿竖直方向对正，竖直方向是半导体元件在前表面和后表面之间的厚度方向。

在某一实施例中，单一的有源半导体区域可以包含该多个有源半导体器件。在某一示例型实施例中，多个有源半导体区域中的每一个可以包含该多个有源半导体器件的一部分。在某一特殊实施例中，第一开口可以在沿后表面的横向方向上具有第一宽度，并且至少一个导电触点可以在该横向方向上具有第二宽度，第一宽度大于第二宽度。在某一示例型实施例中，第二开口可以在沿前表面的横向方向上具有第一宽度，并且至少一个导电垫可以在该横向方向上具有第二宽度，第一宽度大于第二宽度。在某一实施例中，导电互连部可以是中空的并被充填导电块。在某一实施例中，微电子组件可以至少包括第一和第二微电子单元，第一微电子单元被与第二微电子单元堆叠在一起，它们内部的半导体元件相互电连接。在某一特殊实施例中，相应导电垫的底表面的至少一部分可以暴露于第二开口内，并且该至少一个导电过孔部可以被与该相应导电垫的底表面接触地沉积。

根据本实用新型的一个方面，微电子单元包括半导体元件，半导体元件具有前表面和背离前表面的后表面。微电子单元可以还包括多个导电垫。每个导电垫可以具有暴露于前表面处的顶表面和背离顶表面的底表面。半导体元件可以具有从后表面开始朝向前表面延伸部分地穿过半导体元件的第一开口。半导体元件可以具有至少一个第二开口。每个第二开口可以从第一开口开始至少延伸至导电垫的相应一个的底表面。

微电子单元可以还包括至少一个导电过孔部，该至少一个导电过孔部在该至少一个第二开口中的相应一个内延伸并与相应导电垫电连接。微电子单元可以还包括覆盖于第一开口内的半导体元件的表面上的介电区域。介电区域可以具有延伸离开导电过孔部的缝隙。该缝隙的轮廓可以不与第一开口的轮廓相符。微电子单元可以还包括至少一个导电互连部。导电互连部可以电连接到相应的导电过孔部上并在缝隙内远离该导电过孔部延伸。导电互连部可以暴露于介电区域的外表面处，以与外部元件互连。在某一实施例中，该缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。

在某一示例型实施例中，导电互连部可以限定在介电区域的外表面上方延伸的顶表面。在某一示例型实施例中，导电互连部可以限定凹陷于介电区域的外表面下面的顶表面。在某一实施例中，导电互连部可以限定与介电区域的外表面平齐或近似平齐的顶表面。在某一示例型实施例中，半导体元件可以具有多个有源半导体器件。在某一特殊实施例中，相应导电垫的底表面的至少一部分可以暴露于第二开口内，并且该至少一个导电过孔部可以被与该相应导电垫的底表面接触地沉积。

根据本实用新型的一个方面，制作微电子单元的方法包括提供具有前表面和背离前表面的后表面的半导体元件的步骤。半导体元件可以具有多个有源半导体器件。微电子单元可以包括多个导电垫。每个所述导电垫可以具有暴露于前表面处的顶表面和背离顶表面的底表面。

制作微电子单元的方法可以还包括形成从后表面开始朝向前表面延伸部分地穿过半导体元件的第一开口的步骤。该方法可以还包括通过第一开口内的第一介电层上的孔去除半导体材料以形成至少一个第二开口的步骤，该第二开口从第一开口开始至少延伸至导电垫的相应一个的底表面。该方法可以还包括在第二开口内形成导电过孔部的步骤。

制作微电子单元的方法可以还包括形成介电区域的步骤。介电区域具有延伸通过该介电区域的缝隙。该缝隙可以具有不变的直径或可以沿朝向前表面的方向逐渐缩窄。该缝隙的轮廓可以不与第二开口的轮廓相符。该方法可以还包括形成被暴露用以与外部元件互连的导电触点的步骤。触点与第一开口内半导体元件的一部分沿竖直方向对正，竖直方向是半导体元件在前表面和后表面之间的厚度方向。触点可以通过在该缝隙内延伸的导电互连部电连接到导电过孔部上。在某一实施例中，缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。

在某一特殊实施例中，制作微电子单元的方法可以包括形成共形涂覆第二开口的内表面的第二介电层的步骤，包括在第二开口内电化学沉积聚合体。在某一实施例中，形成第一开口的步骤可以包括使用激光烧蚀。在某一示例型实施例中，形成导电过孔部的步骤可以包括用介电材料填充第二开口。在某一特殊实施例中，形成导电过孔部的步骤可以包括在第二开口内形成具有圆柱形形状或截头圆锥形形状的第二缝隙。在某一实施例中，形成导电过孔部的步骤可以包括在该第二缝隙内沉积导电材料。在某一示例型实施例中，通过第一介电层上的孔去除半导体材料的步骤可以形成从第一开口开始至少延伸至并暴露相应一个导电垫的底表面的一部分的至少一个第二开口。并且在第二开口内形成导电过孔部的步骤可以包括与相应导电垫的底表面接触地沉积导电材料。

本实用新型的另一方面提供了一种系统，该系统采用与其他电子装置结合的根据其本实用新型的前述方面的微电子结构、根据本实用新型的前述方面的复合芯片或这两者。例如，该系统可以布置于单一外壳内，外壳可以是便携式外壳。根据本实用新型本方面的优选实施例的系统可以比类似的传统系统更紧凑，同时可提高电互连的可靠性。

附图说明

图1A和1B是示出了根据本实用新型某一实施例的过孔结构的剖视图和对应的俯视图；

图2是示出了根据另一实施例的过孔结构的剖视图；

图3A和3B是示出了根据本实用新型某一实施例的加工阶段的剖视图和对应的俯视图；

图4是示出了根据本实用新型某一实施例的制作方法中某一阶段的剖视图；

图5A和5B是示出了根据本实用新型某一实施例的加工阶段的剖视图和对应的俯视图；

图6是示出了根据本实用新型某一实施例的加工阶段的俯视图；

图7是示出了根据本实用新型的可替代实施例的加工阶段的俯视图；

图8A和8B是示出了根据本实用新型某一实施例的加工阶段的剖视图和对应的俯视图；

图9是示出了根据本实用新型某一实施例的制作方法中某一阶段的剖视图；

图10A和10B是示出了根据本实用新型某一实施例的加工阶段的剖视图和对应的俯视图；

图11A和11B是示出了根据本实用新型某一实施例的加工阶段的剖视图和对应的俯视图；

图12A是示出了根据另一实施例的封装芯片的剖视图；

图12B是进一步示出了图12A所示的封装芯片的俯视图；

图13A是示出了根据另一实施例的封装芯片的剖视图；

图13B是进一步示出了图13A所示的封装芯片的俯视图；

图14是示出了根据另一实施例的包括盖构件的封装芯片的剖视图；

图15是示出了根据本实用新型某一实施例的过孔结构的剖视图；

图16是示出了包括多个如图12A所示的封装芯片的堆叠组件的剖视图；

图17是示出了根据本实用新型某一实施例的内插器过孔结构的剖视图；

图18是示出了根据可替代实施例的内插器过孔结构的剖视图；

图19是示出了根据另一可替代实施例的内插器过孔结构的剖视图；

图20A是示出了根据另一实施例的包括连接到多个较小的开口上的槽形开口的过孔结构的透视图；

图20B是示出了进一步包括导电焊垫和金属互连元件的图20A中描述的过孔结构的透视图；

图20C是示出了从图20B的线20C-20C剖开的图20B中描述的过孔结构的一部分的局部剖视图；

图21是示出了根据另一实施例的内插器的一部分的透视图；

图22A和22B是示出了根据另一实施例的包括单一大开口和多个较小开口的过孔结构的透视图和透视剖视图；

图23是示出了根据本实用新型某一实施例的内插器过孔结构的剖视图；

图24是示出了根据可替代实施例的内插器过孔结构的剖视图；

图25是示出了根据本实用新型某一实施例的过孔结构的剖视图；

图26是示出了根据可替代实施例的过孔结构的剖视图；

图27-29是示出了没有连接到触点垫上的导电互连部的实施例的局部剖视图；

图30是示出了根据本实用新型某一实施例的过孔结构的剖视图；

图31是示出了根据另一实施例的包括基板的封装芯片的剖视图；

图32是根据本实用新型某一实施例的系统的示意性描述。

具体实施方式

图1A和1B是示出了根据本实用新型某一实施例的过孔结构的剖视图和相应的俯视图。如图1A和1B中示出的，微电子单元10包括具有第一开口30和第二开口40的半导体元件20，第一开口30从后表面21向前表面22延伸，部分地穿过半导体元件20，第二开口40从第一开口30向导电垫50的底表面延伸，导电过孔部60在第二开口40内延伸，介电区域70覆盖于第一开口30的内表面31上，导电互连部80在第一开口30内延伸，导电触点90电连接到导电互连部80上。导电触点90可以覆盖于第一开口的内表面31上，并且可以整体覆盖于内表面31或下表面45上或整体覆盖于两者上。

半导体元件20可以包括例如可以由硅制成的半导体基板。多个有源半导体器件(例如，晶体管、二极管等)可以布置于有源半导体区域23内，有源半导体区域23位于前表面22上和/或下面。半导体元件20在前表面22和后表面21之间的厚度典型地小于200μm，并且可以远远小于例如130μm、70μm或者甚至更小。

半导体元件20可以还包括位于前表面22和导电垫50之间的介电层24。介电层24使导电垫50与半导体元件20电绝缘。此介电层24可以被称为微电子单元10的“钝化层”。介电层24可以包括无机或有机介电材料或两者都包括。介电层24可以包括电镀保形涂料或其他介电材料，例如可感光聚合体材料，例如防焊掩膜材料。

第一开口30从后表面21向前表面22延伸，部分地穿过半导体元件20。第一开口30包括内表面31，内表面31从后表面21开始以与后表面21限定的水平面成0和90度之间的某一角度延伸通过半导体元件20。内表面31可以具有恒定的斜度或变化的斜度。例如，内表面31相对于后表面21限定的水平面的角度或斜度可以随着内表面31向前表面22渐远地穿透而减小量值(也就是，正或负的数值减小)。

如图1A所示，第一开口30在后表面21具有宽度W1，在下表面45具有小于宽度W1的宽度W2，以使第一开口沿从后表面向下表面的方向逐渐缩窄。在其他实例中，第一开口可以具有不变的宽度，或者第一开口可以沿从下表面向后表面的方向逐渐缩窄。

第一开口30可以从后表面21向前表面22延伸过半途，以使第一开口30沿垂直于后表面21的方向的高度大于第二开口40的高度。

第一开口30可以具有任意的俯视形状，包括例如具有多个第二开口40的矩形槽，如图1B所示的。在某一实施例中，例如在图21中示出的内插器(interposer)实施例中，第一开口30可以具有圆形的俯视形状(在图21中，第一开口30具有截头圆锥形的三维形状)。在图1B所示的实施例中，第一开口30在沿后表面21的第一横向方向上具有宽度，并且第一开口30在沿后表面21的垂直于第一横向方向的第二横向方向上具有长度，所述长度大于宽度。在一些实例中，第一开口30可以具有任意的三维形状，包括例如圆柱形、立方形或棱柱形等等。

第二开口40可以从第一开口30延伸至导电垫50的底表面51。如图1A中所示，第二开口40在第一开口30的下表面45具有宽度W3，在导电垫50的底表面51具有宽度W4，以使第二开口沿从第一开口向导电垫的底表面的方向逐渐减小。在其他实例中，第二开口可以具有不变的宽度，或者，第二开口可以沿从前表面向第一开口的方向逐渐减小(例如，在图17-19中示出的内插器实施例中)。

内表面41可以具有恒定的斜度或变化的斜度。例如，内表面41相对于后表面21限定的水平面的角度或斜度可以随着内表面41从导电垫50的底表面51向着后表面21渐远地穿透而减小量值(也就是，正或负的数值减小)。

第二开口40可以从导电垫50的底表面51向前表面22延伸小于半途，以使第二开口40沿垂直于后表面21的方向的高度小于第一开口30的高度。

第二开口40可以具有任意的俯视形状，包括例如如图1B所示的圆形形状(在图1B中，第二开口40具有截头圆锥形的三维形状)。在某些实施例中，例如在图8A至11B示出的实施例中，第二开口40可以具有正方形、长方形、椭圆形或任意其他的俯视形状。在一些实例中，第二开口40可以具有任意的三维形状，包括例如圆柱形、立方形或棱柱形等等。

任意数目的第二开口40可以从单一的第一开口30开始延伸，并且第二开口40可以在单一的第一开口30内布置为任意的几何构型。例如，十四个第二开口40可以沿一个公共轴线布置，如图1B中所示，或者七个第二开口40可以沿一个公共轴线布置，如图12B中所示。在某一实施例中，例如在8A至11B示出的实施例中，可以在两个平行列中布置四个第二开口40。在另一实施例中，例如在图22A和22B示出的实施例中，可以具有布置成一群的四个第二开口40。在另一实施例中，例如在图20B示出的实施例中，可以具有从单一槽形第一开口30开始延伸的第二开口40的两个平行列。各种第一和第二开口构型(configuration)的特殊实例和形成这些构型的方法在被并入在此的共同所有的美国专利公开文献No.2008/0246136中描述了。

如图1A和1B中可以看出，半导体元件20包括暴露于半导体元件20的前表面22上的一个或多个导电垫50。虽然没有在图1A和1B中特别示出，但有源半导体区域23中的有源半导体器件典型地被导电地连接到导电垫50上。因而，通过在半导体元件20的一个或多个介电层内部或上方引入的电线，可以导电地连接到有源半导体器件。在一些实施例中，例如在图13A所示的实施例中，触点垫可以不直接暴露于半导体元件的前表面处。相反，触点垫可以被电连接到电迹上，该电迹延伸至暴露于半导体元件前表面的端子上。导电垫50可以由任意导电金属制成，包括例如铜或金。如图所示，导电垫50具有圆形的俯视形状。在其他实例中，导电垫50和此处公开的任一导电垫可以具有任意的俯视形状，包括椭圆形、三角形、正方形、长方形或任一其他形状。

如在此公开中所使用的，导电元件被“暴露于”介电元件的表面处的说法表示该导电元件可以与从介电元件外部开始沿垂直于该介电元件表面的方向朝向该介电元件的表面移动的理论点接触。因此，暴露于介电元件表面处的端子或其他导电元件可以从此表面上突出；可以与此表面平齐；或者可以相对于此表面凹入并且通过介电元件中的孔或凹陷部而暴露。

虽然本质上可用于制作导电元件的任意技术可以用来制作此处所描述的导电元件，但也可以使用非光刻技术(non-lithographic technique)，非光刻技术在与本申请同日提交的名称为“Non-Lithographic Formation ofThree-Dimensional Conductive Elements”的共同未决申请(代理公司卷号No.Tessera 3.0-614)中更详细地介绍了。例如，这种非光刻技术可以包括利用激光或利用机械加工，例如磨削或喷沙，选择性地处理表面，以沿导电元件将要被形成的路径处理该表面的部分，该部分与表面的其他部分不同。例如，激光或机械加工可以用于只沿特殊路径从该表面上切除或去除材料，例如牺牲层，并因此形成沿该路径延伸的槽。然后，可以在槽内堆积材料例如催化剂，并且可以在槽内堆积一个或多个金属层。

导电过孔部60在第二开口40内延伸，并且与导电垫50和导电互连部80电连接。导电过孔部60接触导电垫50的底表面51。导电垫50至少部分地覆盖于导电过孔部60上。

如图1A中所示，导电过孔部60可以在介电层25里面充满第二开口40内的全部体积，介电层25使半导体元件20与导电过孔部60电绝缘。换句话说，在第二开口40内在介电层25中延伸的第二缝隙74与第二开口40的轮廓相符，并且导电过孔部60与第二开口40的轮廓相符。

在其他实施例中，例如在图2示出的实施例中，位于第二开口内的导电互连部的导电过孔部部分可以具有圆柱形或截头圆锥形状。导电过孔部60可以由金属或金属的导电复合物制成，包括例如铜或金。

介电区域70可以提供相对于半导体元件20的良好的介电绝缘。介电区域70可以是顺应性的，其具有足够低的弹性模量和足够的厚度，以使模量和厚度的乘积提供顺应性。特别地，这种顺应性的介电区域70可以允许导电互连部80和连接到其上的导电触点90，在外部载荷施加到导电触点90上时，相对于半导体元件20稍微弯曲或移动。这样，微电子单元10的导电触点90和电路板的端子(图中未示出)之间的焊接可以更好的承受由于微电子单元10和电路板之间的热膨胀系数(CTE)的不匹配而引起的热应变。

在某一实施例中(例如关于图18示出和描述的实施例)，介电区域的厚度和其弹性模量的乘积提供的顺应程度能够足以补偿施加到导电触点上的应变，该应变是由于微电子单元和微电子单元通过导电触点安装于其上的基板之间的热膨胀系数不匹配而引起的。可以在介电区域的暴露表面和该电路板之间提供底层填料(图中未示出)，以增强对CTE不匹配引起的热应变的阻抗。

在所示实施例中，介电区域70的外表面72位于半导体元件20的后表面21所限定的平面内。在其他实施例(图中未示出)中，介电区域70的外表面72可以在半导体元件20的后表面21所限定的平面上方延伸。

第一缝隙71设置于介电区域70内。第一缝隙71具有圆柱形状并且从导电触点90的底表面91向导电过孔部60延伸通过介电区域70。在其它实施例中(图中未示出)，第一缝隙71在距离后表面21不同的距离处可以具有其他形状，包括例如截头圆锥形状或圆柱形和截头圆锥形状的组合。在所示实施例中，第一缝隙71的轮廓(也就是，第一缝隙71的外表面的形状)与第一开口30的轮廓(也就是，第一开口30的内表面31的形状)不相符。

导电互连部80在第一开口30内第一缝隙71里面延伸，并与导电过孔部60和导电触点90电连接。如图1A中所示，导电互连部80具有圆柱形状。在其它实施例中(图中未示出)，导电互连部80在距离后表面21不同的距离处可以具有其他形状，包括例如截头圆锥形状或圆柱形和截头圆锥形状的组合。在所示实施例中，导电互连部80的轮廓(也就是，导电互连部80的外表面的形状)与第一开口30的轮廓(也就是，第一开口30的内表面31的形状)不相符。导电互连部80可以由任意导电金属制成，包括例如铜或金。

如图1A所示，导电互连部80是实心的。在其它实施例中(图中未示出)，导电互连部可以包括充填介电材料的内部空间。例如，导电互连部80可以通过如下所述地形成：电镀延伸通过介电区域70的第一缝隙71的内表面73，以生成覆盖于第一缝隙71的内表面73上的导电层。导电互连部80可以根据加工条件形成为实心或中空。在合适的加工条件下，可以形成包括内部空间的导电互连部，然后可以用介电材料充填该内部空间，由此，在第一缝隙71内介电层覆盖于导电层上。

如图1A所示，导电互连部80和导电过孔部60可以具有不同的形状，其中，导电互连部80的外表面81在朝向导电过孔部60的上表面61的过渡点处具有倾斜断点。换句话说，第一开口30内的第一缝隙71的宽度W5相对于第二开口40内的第二缝隙74在第一缝隙和第二缝隙汇合处的宽度W6形成阶梯式变化。

导电触点90被暴露于介电区域70的外表面72上，以与外部元件相互连接。导电触点90在其底表面91上电连接到导电互连部80。

导电触点90可以与第一开口30对正，并且可以整体或部分放置于由第一开口30限定的半导体元件20的区域内。如在图1A中可以看出，导电触点90整体布置于第一开口30限定的区域内。导电触点90的顶表面92限定的平面大体平行于半导体元件20的后表面21限定的平面。

如图所示，导电触点90的底表面91位于半导体元件20的后表面21限定的平面上方。在其他实施例中，导电触点90的底表面91可以位于后表面21限定的平面上或下面。

如图所示，导电触点90具有导电焊垫，例如薄型平面构件，的形状。在其他实施例中，导电触点可以是包括例如导电柱的导电触点的任意其他形状。

如图所示，第一开口30在沿后表面21的横向方向上具有第一宽度，并且导电触点90的至少一个在该横向方向上具有第二宽度，该第一宽度大于该第二宽度。

在一些实施例(例如，在图16中示出的堆叠实施例)中，导电结合材料可以暴露于导电触点90的表面处，以与外部元件相互连接。

现在参考图2，其示出了根据另一实施例的过孔结构的剖视图。微电子单元110类似于上面描述的微电子单元10，但微电子单元110的不同方面在于：介电区域的结构和导电垫与导电触点之间的电连接的配置。

不同于具有单独的导电互连部和导电过孔部，微电子单元110包括在导电垫150和导电触点190之间延伸的单一整体导电互连部178。导电互连部178包括从导电触点190延伸通过第一开口130的导电互连部分180和从导电垫150开始延伸通过第二开口140的导电过孔部部分160。

在某一实施例中，微电子单元110可以包括涂布于第一开口130的内表面131、第二开口140的内表面141和半导体元件120的后表面121上的单一整体介电区域170。介电区域170可以还充满内表面131和141和导电互连部178之间的空间。可替代地，介电区域170可以包括两层或更多层材料。

为了形成单一的导电互连部178，介电区域170被应用于第一开口130和第二开口140内部，缝隙171被制作成朝向导电垫150的底表面151延伸通过介电区域170，例如通过激光烧蚀或机械钻孔，并且缝隙171被电镀导电金属例如铜或金。类似于图1A中示出的导电互连部80，导电互连部178可以是实心的或者可以包含充填介电材料的内部空间。

在图2示出的实施例中，在第二开口140里面在介电区域170内延伸的缝隙171的部分174与第二开口140的轮廓不相符。并且导电过孔部160与第二开口140的轮廓不相符。

参考图3A，微电子单元210可以通过晶圆级加工同时进行加工，也就是，在多个微电子单元210保持连接在一起作为晶圆的一部分或者作为整个半导体器件晶圆时，同时对该多个微电子单元210进行加工。在到达图11A示出的加工阶段后，例如，可以沿切割线212和在图3A的视图中看不到的其他切割线将晶圆切成单独封装的微电子单元210。

现在关于图3A至11B描述同时制作多个微电子单元210(图11A)的方法。如图3A所示，半导体器件晶圆200或器件晶圆200的部分包含多个微电子单元210。每个微电子单元210包括具有一个或多个有源半导体区域223和导电垫250的半导体元件220。

切割线212表示单个微电子单元210之间的分界线处的切割线位置。器件晶圆200的切割线212不需要非常宽。微电子单元210的导电垫250的位置可以从切割线间隔开。切割线212的典型宽度约为40μm(微米)。

如图3B的俯视图所示出的，微电子单元210的原始后表面218位于微电子单元210的前表面222上面。理想地，在此加工阶段，原始后表面218被器件晶圆200的原始厚度219均匀地与微电子单元210的前表面222隔开。在朝向器件晶圆200的原始后表面218看过去的图3B中表示出了位于器件晶圆200下方的导电垫250和切割线212的位置。

在加工过程中，可以减小器件晶圆200的前表面222和原始后表面218之间的厚度。从原始后表面218上进行磨削、打磨或抛光或者他们的组合可以用于减小此厚度。在这个步骤中，作为一个实例，器件晶圆200的原始厚度219可以从约700μm减小至约130μm或更小的厚度226(图4)。

接着，如图5A所示，可以在器件晶圆200内形成第一开口230，其从器件晶圆200的后表面221向着前表面222向下延伸。第一开口230可以例如通过如下所述地制成：在希望保留微电子单元210后表面221的剩余部分的地方形成掩蔽层之后，选择性地蚀刻器件晶圆200。例如，感光层例如光致抗蚀剂层可以被堆积和制成图案以只覆盖后表面221的部分，在这之后，可以进行时控蚀刻处理(timed etch process)以形成第一开口230。

每个第一开口230具有下表面232，其是平面且典型地距离前表面222等距。从后表面221朝向下表面232向下延伸的第一开口230的内表面231可以被制成倾斜的，也就是可以以与后表面221成法向角度(直角)之外的某一角度延伸，如图5A所示。诸如湿式蚀刻加工，例如利用锥形刀片进行各向同性蚀刻处理(isotropic etching processes)和锯切，等等，可以用于形成具有倾斜内表面231的第一开口230。激光切割、机械磨削等等也可以用于形成具有倾斜内表面231的第一开口230。

可替代地，不是制成斜面，第一开口230的内表面可以从后表面221开始沿着与后表面221大体呈直角的竖直或大体竖直方向向下延伸。各向异性蚀刻处理、激光切割、激光打孔、机械去除加工，例如锯切、磨削、超声加工等等可以用于形成具有本质上竖直内表面的第一开口230。

如图5A和5B所示，第一开口230位于两个微电子单元210上的四个导电垫250上方，以便当微电子单元210被沿切割线212从彼此上切下时，第一开口230的半体将会处于每一个微电子单元210上。如在说明书和权利要求中所使用的，术语“第一开口”可以表示整体位于单个微电子单元(例如在图12A和12B中示出的)上的第一开口，当第一开口形成时，其跨过多个微电子单元210延伸(例如在图3A至11B中所示)，或者当第一开口的一部分被从其他微电子单元210上切下时，其位于某一特定微电子单元210上。

在器件晶圆200上形成第一开口230之后，感光层例如光致抗蚀剂或介电层被堆积在器件晶圆200的后表面221上，并且制成图案以形成掩膜开口233，掩膜开口233位于下表面232上方并且至少部分地位于导电垫250上方。感光层或介电层上的掩膜开口233位于希望的位置上，以形成在第一开口230和相应的导电垫250的底表面251之间延伸的第二开口240。

现在参考图6，第一开口230可以被形成为在与切割线212对正的器件晶圆上方沿竖直方向202延伸的条或槽。如在图6中最佳看到的，沿与竖直延伸的切割线212对正的器件晶圆的竖直方向202延伸的细长的第一开口230理想地同时形成。这些竖直延伸的第一开口230可以被形成为只沿相应的微电子单元210对的切割线212延伸。在这种情况下，在竖直切割线212和沿器件晶圆200的水平方向204延伸的水平切割线214之间的交叉点处，第一开口230可以不处于微电子单元210的拐角部分上方。在另一实例中，水平延伸的第一开口230可以被形成为位于与每个微电子单元210的水平切割线214相邻的导电垫250的上方。竖直延伸的第一开口230和水平延伸的第一开口230可以形成于器件晶圆200上。

在某一特殊实例中，第一开口230可以形成为位于仅与一个限定微电子单元210的切割线212相邻的导电垫250上方。在另一实例中，第一开口230可以形成为仅位于两个微电子单元210的切割线212上方，或者仅位于三个或更多个限定微电子单元210的切割线212上方。在某一实例中，可以形成小于如图6所示的第一开口230，以使第一开口230仅位于与器件晶圆200的切割线212相邻的一些导电垫250或导电垫250的列上方。在如图7中所示的另一实例中，与切割线212对正的第一开口230可以延伸成器件晶圆200的各个边缘206和208之间的条。

之后，如图8A和8B所示出的，可以对暴露于掩膜开口233内的下表面232的部分应用蚀刻处理，以除去位于掩膜开口233下面的半导体材料。因此，第二开口240被形成为在下表面232和与其接触的导电垫250之间延伸。

蚀刻处理可以选择性地蚀刻半导体材料例如硅但保留氧化物材料的方式进行。典型地，前面触点，例如半导体元件的导电垫250，覆盖于用作钝化层的一层或多层氧化物材料或其他介电材料上，以与半导体元件电绝缘。通过以保留电介质的选择性方式蚀刻半导体材料，可以根据需要进行过度蚀刻(over-etching)，以在器件晶圆200的所有位置蚀刻整个半导体材料的厚度，同时保持跨过器件晶圆200的足够的操作范围(process window)。当使用选择性的蚀刻处理时，在形成第二开口240之后，介电层例如氧化物层仍保持于位置上。可替代地，激光打孔或机械磨削可以用于形成第二开口240，在这种情况下，导电垫250的底表面251可以暴露于第二开口240内。

其后，在图9中示出的加工阶段，介电层225被形成于第二开口240的内表面241、第一开口230的内表面231和半导体元件220的后表面221上。不同的方法可以用于形成介电层225。在某一实例中，可流动介电材料被应用到包含微电子单元210的器件晶圆200的后表面221上，并且在“旋涂”操作过程中，可流动材料被跨过器件晶圆200的后表面221进行更均匀地分布，之后的干燥循环可以包括加热。在另一实例中，可以在器件晶圆200的后表面221上应用介电材料的热塑性膜，之后加热该组件，或者在真空环境中加热组件，也就是，将组件置于低于环境压力的环境中。这使得热塑性膜向下流动到第一开口230的内表面231和下表面232上并流入第二开口240。在另一实例中，可以利用蒸汽沉积形成介电层225。

在另一实例中，包括器件晶圆200的组件浸入介电沉积浴槽中，以形成共形介电层或介电层225。如此处使用的，“共形涂层”是符合被涂覆表面轮廓的特殊材料涂层，例如当介电层225与半导体元件220的第一开口230或第二开口240的轮廓相符时。电化学沉积方法可以用于形成共形介电层225，包括例如电泳沉积或电解沉积。

在某一实例中，电泳沉积技术可以用于形成共形介电层，以使共形介电层只沉积在组件的暴露导电和半导电表面上。在沉积过程中，半导体器件晶圆被保持在期望的电势，并且电极浸入浴槽中，以将浴槽保持于不同的期望的电势。组件然后被以适宜的条件保持在浴槽中充足的时间，以在所述器件晶圆的导电或半导电的暴露表面上形成电沉积的共形介电层225，包括但不仅限于沿着后表面221、第一开口230的内表面231和下表面232和第二开口240的内表面241。只要在将被如此涂覆的表面和浴槽之间保持充分强的电场，就会发生电泳沉积。电泳沉积涂层是自我限制的，因为在电泳沉积涂层到达由参数，例如其沉积的电压、浓度等，控制的某一厚度后，沉积就会停止

电泳沉积在组件的导电和/或半导电外表面上形成连续和均匀厚度的共形涂层。此外，电泳涂层可以被沉积，以使其不形成在覆盖于导电垫250的底表面251上的剩余介电层上，这是因为其具有介电(不导电)特性。换言之，电泳沉积的特点是，假如介电材料层具有足够的厚度，则由于其具有介电特性，就不会在覆盖于导体的介电材料层上形成电泳沉积。典型地，电泳沉积不会发生在厚度大于大约10微米至几十微米的介电层上。共形介电层225可以由阴极环氧树脂沉积前体形成。可替代地，聚氨酯或丙烯酸酯沉积前体可被使用。各种电泳涂层前体成分和供应源列举在下面的表1中。

表1

在另一实例中，介电层可以被电解形成。除沉积层的厚度不由形成其的导电或半导电表面的接近度限制之外，此过程类似于电泳沉积。这样，电解沉积的介电层可以被形成为根据需要选择的厚度，并且处理时间是获得的厚度的因素。

仍然参考图9，导电过孔部260形成于第二开口240内。导电过孔部260电连接到导电垫250的底表面251上，并通过介电层225与半导体元件220绝缘。如果前面的处理造成介电层225遮住了导电垫250的底表面251，则可以使用激光打孔、机械磨削或其他适合的技术打开与导电垫250相邻的第二开口240的底部。

另外，如果半导体元件220的先前存在的介电层(例如钝化层)的任一部分仍与导电垫250对正，可以在此步骤中去除该层。这个去除可以通过例如激光打孔、机械磨削或另一适合的技术实现。其他可能的去除技术包括各种选择性蚀刻技术，其本质上可以是各项同性或各项异性的。各项异性蚀刻过程包括反应性离子蚀刻过程，其中离子流被朝向将被蚀刻的表面引导。反应性离子蚀刻过程的可选择性通常低于各项同性蚀刻过程，以使离子以高入射角撞击的表面被蚀刻的程度高于沿着离子流定向的表面。当反应性离子蚀刻过程被使用时，理想地，掩膜层优选沉积成覆盖于共形介电层225上，并且在其中形成与第二开口240对正的开口。通过这种方式，蚀刻过程避免去除不在第二开口240内的介电层225的部分。

为了形成导电过孔部260，示例性方法包括通过在组件的暴露表面上溅镀初级金属层、电镀或机械沉积中的一个或多个沉积金属层。机械沉积可以包括将高速的加热的金属颗粒流引导至被涂覆的表面。例如，此步骤可以通过均厚沉积到后表面221、第一开口230的内表面231和下表面232、第二开口240的内表面241和导电垫250的底表面251上而实现。在某一实施例中，基础金属层包括或主要包含铝。在另一特殊实施例中，基础金属层包括或主要包含铜。在另一实施例中，基础金属层包括或主要包含钛。一种或多种其他示例型金属可以用于形成导电过孔部260的过程中。在特殊实例中，包括多个金属层的堆叠可以形成于一个或多个前述表面上。例如，这种堆叠的金属层可以包括一层钛，紧跟着是覆盖于钛上的一层铜(Ti-Cu)、一层镍，紧跟着覆盖于镍层上的一层铜(Ni-Cu)、以类似方式提供的镍-钛-铜(Ni-Ti-Cu)堆叠，或镍-钒(Ni-V)堆叠，例如。

参考图10A和10B，介电区域270形成于第一开口230内。介电区域270可以包括无机材料、聚合体材料或两者都包括。可选地，介电区域270可以被形成为使该区域的暴露的外表面272与半导体元件的后表面221或介电层225的暴露表面共面或大体共面。例如，自平面化的介电材料可以沉积于第一开口230内，例如通过分配或用蜡纸印刷处理。在另一实例中，在形成介电区域270之后，可以在半导体元件的后表面221或介电层225的暴露表面上应用磨削、打磨或抛光处理，以将介电区域270的表面平面化至后表面221或介电层225的暴露表面。

在某一特殊实施例中，介电区域270可以是顺应性的，其具有足够低的弹性模量和足够的厚度，以使模量和厚度的乘积提供顺应性。特别地，在某些实施例(例如，关于图18示出和描述的实施例)中，这种顺应性的介电可以允许导电互连部和连接到其上的导电触点，在外部载荷施加到导电触点上时，相对于半导体元件稍微弯曲或移动。

然后，缝隙271a和271b(或通常，表示成271)被形成，在相应的导电过孔部260和介电区域270的外表面272之间延伸通过介电区域270。缝隙271可以例如通过激光烧蚀和任意其他适合的方法形成。如图10A中所示，缝隙271是圆柱形状的缝隙271a或截头圆锥形的缝隙271b。在其他实施例中(图中未示出)，缝隙271在距离后表面221不同的距离处可以具有其他形状，包括例如圆柱形和截头圆锥形的组合。

现在参考图11A和11B，导电互连部280a和280b(或通常，表示为280)形成于相应的缝隙271a和271b内。导电互连部280电连接到相应的导电过孔部260的上表面261上，并通过介电区域270和介电层225与半导体元件220绝缘。为了形成导电互连部280，示例型方法包括无电镀沉积。此步骤可以通过均厚沉积于相应的缝隙271a和271b的内表面273a和273b上而形成，例如，以使每个导电互连部280a(圆锥形)和280b(截头圆锥形)的形状与相应的内表面273a和273b的轮廓相符。如图11A中所示，导电互连部280a和280b是实心的。在其他实施例中(图中未示出)，每个导电互连部280可以包括充填介电材料的内部空间。

接着，导电触点290被形成。导电触点290被暴露于介电区域270的外表面272上，以与外部元件相互连接。导电触点290在其底表面291处电连接到相应的导电互连部280上。在一些实施例中，导电互连部280和导电触点290可以在单一的无电镀沉积步骤中形成。在其它实施例中，导电互连部280和导电触点290可以通过单独的无电镀沉积步骤形成。

在某一实施例中，包括导电互连部280和/或导电触点290的基础金属层包括或主要包含铝。在另一实施例中，基础金属层包括或主要包含铜。在另一实施例中，基础金属层包括或主要包含钛。一种或多种其他示例型金属可以用于形成导电互连部280和/或导电触点290的过程中。

最后，通过锯切或其他切割方法，微电子单元210被沿切割线212彼此切割开，形成如图11A-11B所示出的单独的微电子单元210。用于将器件晶圆切割成单独的单元的各种示例型处理在被以引用方式并入的共同所有的美国临时专利申请No.60/761,171和60/775,086中描述了，它们中的任一个可以用于将器件晶圆切割成如图11A-11B所示的单独的微电子单元210。

图12A和12B示出了根据本实用新型另一实施例的微电子单元。微电子单元310类似于上面描述的并在图2中示出的微电子单元110，但微电子单元310的不同方面在于：第一开口330和第二开口340在微电子单元内的位置。

不同于具有位于微电子单元中心的第一开口和朝向微电子单元的外围布置的半导体元件的有源半导体区域，微电子单元310包括多个第一开口330，每个第一开口330朝向微电子单元310的外围布置，并且有源半导体区域323朝向微电子单元310的中心布置。

在本实施例中，每个第一开口330是在一列单独的第二开口340的上方延伸的槽形式，每个第二开口340朝向导电垫350的底表面351延伸。在其他实施例中(图中未示出)，每个第一开口330可以延伸至单一的相应第二开口340，该单一的相应第二开口340延伸至单一的导电垫350。

如图12B中所示，每个第一开口330延伸通过微电子单元310的长度的大部分。在其他实施例中，单一的第一开口330可以延伸通过晶圆的长度，跨过多个微电子单元310，例如在图7所示的实施例中。当微电子单元310是晶圆形式时，其厚度可以从加工步骤之前的原始厚度被减小，以形成图12A和12B所示的微电子单元310。

图13A和13B示出了根据本实用新型另一实施例的微电子单元。微电子单元410类似于上面描述的并在图2中示出的微电子单元110，微电子单元410的不同方面在于：导电互连部478电连接到其上的前表面422上的导电元件450例如导电垫可以被介电层424例如防焊掩膜覆盖。导电元件450，例如导电垫或电迹，可以与外部导电垫453电连接，外部导电垫453暴露于半导体元件420的前表面422上并且可以暴露于介电层424的开口内。

而且，在图13B中可以看出，微电子单元410可以具有位于微电子单元中心的槽形第一开口430，并且有源半导体区域423朝向微电子单元410的外围布置。每个导电元件450通过导电电迹452连接到相应的外部导电垫453上。

在本实施例中，每个第一开口430可以是在一列单独的第二开口440上方延伸的槽形式，每个第二开口440朝向导电元件450的底表面451延伸。在其它实施例(图中未示出)，每个第一开口430可以延伸至单一的相应第二开口440，该单一的相应第二开口440延伸至单一的导电元件450。

图14是示出了根据另一实施例的包括盖构件的微电子单元的剖视图。微电子单元510类似于上面描述的并在图12A和12B中示出的微电子单元310，但微电子单元510不同的方面在于：微电子元件通过一个或多个支座结构512连接到盖511上，支座结构512可以包括粘合剂、无机或有机材料和/或连接金属。

距离芯片一定间隔处的用于支撑盖的结构在2006年2月23日提交的共同所有的美国临时申请No.60/761,171和2006年2月21日提交的美国临时申请No.60/775,086中描述了，其公开被以引用形式并入本申请。

微电子单元510可以包括芯片前表面522和盖511的内表面514之间的内部腔513，如图14中示出的。可替代地，微电子单元510可以被构造为没有内部腔。当腔存在时，腔的高度515和横向尺寸包括横向尺寸516，典型地，例如通过用于装配盖511和半导体元件520的结构的高度和尺寸确定。

在特殊实施例中，盖511主要由玻璃或聚合体材料构成，并且至少部分地对所关心的频率或波长下的电磁波频谱是透明的。例如，当微电子单元510是光学图像传感器时，盖511可以是对可见光透明的。盖511可以是仅仅部分透明，以提供滤波功能，或可以是主要对所关心的频率或波长的范围透明。在另一实施例中，盖511不需要对光或电磁波频谱透明(例如，当微电子单元510是MEMS器件时)。

微电子单元510中有源半导体区域523内的有源半导体器件典型地包括或者检测或者输出电磁辐射的电磁转换器装置例如电磁或电-光装置。有源半导体器件可以设计成发射或接收无线电频率，和/或红外线、可见光和/或紫外线的光波长，或者包括但不限于X射线波长的更高波长光谱。例如，有源半导体器件可以包括图像传感器，或光发射器例如发光二极管(“LED”)等等。可替代地，有源半导体器件可以包括声换能器装置，例如被设计为将通过介质例如空气和/或其他流体介质(气体或液体)接收的声压波转换为一种或多种电信号，或者将一种或多种电信号转换为声压波的装置。在特殊实施例中，有源半导体器件可以包括微电机械器件(“MEMS”)，其中包括声表面波(“SAW”)器件和加速计等等。在一些实例中，有源半导体器件可以包括无线电频率器件例如天线、感应器、滤波器等。

在特殊实施例中，封装芯片是传感器单元，其中微电子单元510的有源半导体器件包括用于捕捉图像的成像区域517。半导体元件520中的电子电路(图中未示出)连接到成像区域517内的有源半导体器件上，用以产生表示成像区域517捕捉到的图像的一种或多种电信号。在成像领域已经广泛已知了很多用于实现此目的的电子电路。例如，微电子单元510可以包括电荷耦合器件(CCD)成像芯片，电荷耦合器件(CCD)成像芯片包括定时和电荷-电压转换电路。

图15示出了根据本实用新型另一实施例的微电子单元。微电子单元610类似于上面所述的并且在图2中示出的微电子单元110，但微电子单元610示出了第一开口630的内表面631相对于半导体元件620的前表面622形成的角度B如何不同于第二开口640的内表面641相对于前表面622形成的角度A。

第一开口630的内表面631可以具有以恒定的斜度或变化的斜度。例如，内表面631相对于前表面622所限定的水平面的角度B或斜度可以随着内表面631向着前表面622渐远地深入而减小。

第二开口640的内表面641也可以具有以恒定的斜度或变化的斜度。例如，内表面641相对于前表面622所限定的水平面的角度A或斜度可以随着内表面641向着前表面622渐远地深入而减小(正或负的数值减小)。

例如，在第一开口630和/或第二开口640通过湿式蚀刻处理而形成的实施例中，蚀刻角度可以例如约为55度。

图16是示出了包括多个图12A所示的微电子单元的堆叠组件的剖视图。在所示实施例中，堆叠组件700包括多个微电子单元310。虽然图16包括多个图12A所示的微电子单元310，但此处公开的任意微电子单元都可以被堆叠而形成堆叠组件。

通过在每个微电子单元310内提供前表面导电垫350和后表面导电触点390，多个微电子单元310可以被相互上下堆叠，以形成微电子单元310的堆叠组件700。在这种配置中，前表面导电垫350与后表面导电触点390对正。堆叠组件中的各自相邻的微电子单元之间的连接通过导电块702实现。前表面322上的介电层324(例如外部钝化层)和后表面321上的介电区域370在堆叠组件700内相邻的微电子单元310之间除提供相互连接之外还提供电绝缘。

堆叠组件700可以包括多个导电块702，导电块702连接上微电子单元310的导电垫350和下微电子单元310的导电触点390。导电块702可以包括具有相对较低熔化温度的易熔金属，例如焊料、锡或包括多种金属的低熔[共晶]混合物。可替代地，导电块702可以包括可润湿金属，例如铜或其他贵金属或熔化温度高于焊料或另一易熔金属的熔化温度的非贵金属。可润湿金属可以被连接到相应特征，例如，诸如电路板等互联元件的易熔金属特征，以将微电子单元310向外部互联到这种互连元件上。在特殊实施例中，导电块702可以包括散布于介质，例如导电膏、金属填充膏、焊料填充膏或各向同性导电粘合剂或各向异性导电粘合剂，中的导电材料。

图17至22B示出了根据本实用新型实施例的各种内插器过孔结构。图17示出了根据另一实施例的互连基板。互连基板810类似于上面关于图1描述的微电子单元10，但互连基板810不同的方面在于：互连基板810不需要包含有源半导体区域。

因为互连基板810没有有源半导体区域，第二开口840可以例如通过从前表面822的蚀刻被形成，而没有损害芯片的危险。而且，不同于在前表面822上设置导电垫，导电垫850可以在形成第二开口840之后形成。

为了制作互连基板810，在某一实例中，可以首先制作第二开口840，再涂介电层825，并填充导电过孔部860。然后形成第一开口830并填充介电区域870。缝隙871可以通过介电区域870被制作并填充导电互连部880。最后，在导电过孔部860上附着导电垫850，在导电互连部880上附着导电触点890。可替代地，可以首先制作第一开口830，可以之后再制作第二开口840。导电过孔部860可以形成于导电互连部880形成之前或之后。

图18示出了根据另一实施例的互连基板。互连基板910类似于上面关于图17描述的互连基板810，但互连基板910不同的方面在于：介电区域的结构和导电垫和导电触点之间的电连接配置不同。

不同于具有单独的导电互连部和导电过孔部，互连基板910包括在导电垫950和导电触点990之间延伸的单一整体导电互连部978。导电互连部978包括从导电垫950开始延伸通过第一开口930的导电互连部分980和从导电触点990开始延伸通过第二开口940的导电过孔部部分960。

不同于具有涂覆第二开口940的内表面941的介电层和填充第一开口930的内表面931和导电互连部978之间的空间的单独的介电区域，互连基板910包括单一的整体介电区域970，其涂覆第一开口930的内表面931、第二开口940的内表面941和半导体元件920的后表面921。介电区域970还填充内表面931和941和导电互连部978之间的空间。

为了形成单一的导电互连部978，介电区域970可以应用于第一开口930和第二开口940内部。缝隙971可以被制作为完全延伸通过介电区域970，例如通过激光烧蚀。缝隙971可以被金属化，例如电镀金属、金属的导电化合物或电镀两者。在某一实例中，金属可以是铜、金或两者，或者通过电镀之外的处理而被金属化，例如溅射、应用易熔金属例如焊料，或通过其他方式。导电互连部978可以是实心的或者可以是内衬缝隙971内表面的导电涂层的形式。导电涂层可以限定内部空间，在某一实例中该内部空间是空心的，可以用介电材料覆盖或可以填充介电材料。

介电区域970可以是顺应性的，其具有足够低的弹性模量和足够的厚度，以使模量和厚度的乘积提供顺应性。特别地，介电区域970可以允许导电互连部978和连接到其上的导电触点990和导电垫950，在外部载荷施加到导电触点990或导电垫950上时，相对于半导体元件920稍微弯曲或移动。这样，互连基板910的导电触点990或导电垫950和电路板(图中未示出)的端子之间的焊接可以更好的承受由于互连基板910和电路板之间的热膨胀系数(CTE)不匹配而引起的热应变。

在某一实施例中，介电区域970的厚度和其弹性模量的乘积提供的顺应程度能够足以补偿施加到导电触点990或导电垫950上的应变，该应变是由于互连基板910和微电子单元通过导电触点990或导电垫950安装于其上的基板之间的热膨胀系数不匹配而引起的。可以在介电区域970的暴露表面和该电路板之间提供底层填料(图中未示出)，以增强对CTE不匹配引起的热应变的阻抗。

图19示出了根据另一实施例的互连基板。互连基板1010类似于上面关于图17描述的互连基板810，但互连基板1010在导电过孔部1060的配置方面不同。

在某一实例中，不同于具有完全充满介电层1025所没有占用的第二开口1040内的空间的导电过孔部，导电过孔部1060可以沉积为介电层1025上的金属层，以在导电过孔部1060内制作内部空间1027。

为了制作互连基板1010，例如，可以首先制作第二开口1040，再涂介电层1025，并且导电金属可以沉积于介电层1025上以形成导电过孔部1060。然后，例如，通过蚀刻、激光烧蚀、机械磨削等制作第一开口1030，以暴露导电过孔部1060的上表面1061。之后对第一开口1030填充介电区域1070。缝隙1071可以通过介电区域1070被制作并填充导电互连部1080。最后，在导电过孔部1060上附着导电垫，在导电互连部1080上附着导电垫1090。

图20A是示出了根据另一实施例的互连基板的透视图，该互联基板包括汇合(meet)多个更小的第二开口的槽形第一开口。半导体元件1120类似于关于图17-19所示出并描述的半导体元件820、920和1020，但半导体元件1120具有槽形第一开口1130，每个第一开口1130连接到多个第二开口1140上。

图20B和20C示出了进一步包括导电焊垫和金属互连元件的图20A描述的半导体元件1120。在图20B和20C中示出的互连基板1110包括具有槽形第一开口1130的图20A所示的半导体元件1120，每个第一开口1130连接到多个第二开口1140上。互连基板1110还包括多个导电互连部1178，每个导电互连部1178连接到半导体元件1120的前表面1122上的导电垫1150和半导体元件1120的后表面1121上的导电触点1190上。

在图20B和20C中可以看出，每个第一开口1130、第二开口1140、导电互连部1178、导电垫1150和导电触点1190的结构和配置都类似于上面关于图18所示出和描述的结构和配置。

图21是示出了根据某一实施例的内插器的一部分的透视图。互连基板1210类似于关于图20B和20C所示出和描述的互连基板，但半导体元件1220具有圆形第一开口1230，每个第一开口1230与单一的第二开口1240汇合。

图22A和22B是示出了根据另一实施例的包括单一较大开口和多个较小开口的互连基板结构的透视图和透视剖视图。互连基板1310类似于关于图20B和20C所示出和描述的互连基板，但半导体元件1320具有圆形第一开口1330，每个第一开口1330与布置于类似群的配置中的四个第二开口1340汇合。

图23示出了根据另一实施例的互连基板。互连基板1410类似于上面关于图18所描述的互连基板910，但互连基板1410不同的方面在于：在第一开口1430和第二开口1440之间的界面处的半导体元件1420的结构。

不同于具有如图18所示的第一开口930的下表面932，其为平面并且与前面922典型地等距，半导体元件1420不具有这样的第一开口1430的下表面。相反，第一开口1430具有内表面1431，内表面1431的下部直径等于或近似等于第二开口1440的内表面1441的上部直径。

图24示出了根据另一实施例的互连基板。互连基板1510类似于上面关于图18描述的互连基板910，但互连基板1510不同的方面在于：第一开口1530和第二开口1540之间的界面处的半导体元件1520的结构。

不同于具有如图18所示的第一开口930的下表面932，其为平面并且与前面922典型地等距，半导体元件1520不具有这一的第一开口1530的下表面。相反，第一开口1530具有内表面1531，内表面1531的下部直径小于第二开口1540的内表面1541的上部直径，以使内表面1541汇合第二开口1540的上表面1542，第二开口1540的上表面1542是平面并且与后表面1522等距。

图25示出了根据另一实施例的微电子单元。微电子单元1610类似于上面关于图2描述的微电子单元110，但微电子单元1610不同的方面在于：第一开口1630和第二开口1640之间的界面处的半导体元件1620的结构，且第二开口1640具有不同的形状。

不同于具有如图2所示的第一开口130的下表面132，其为平面并且典型地与前面122等距，半导体元件1620不具有这样的第一开口1630的下表面。相反，第一开口1630具有内表面1631，内表面1631的下部直径等于或近似等于第二开口1640的内表面1641的上部直径。如图所示，内表面1641具有圆柱形形状(也就是，不变或近似不变的直径)，但在其它实施例中，内表面1641的直径可以作为其距前表面1622的距离的函数增加或减小。

图26示出了根据另一实施例的微电子单元。微电子单元1710类似于上面关于图2描述的微电子单元110，但微电子单元1710不同的方面在于：第一开口1730和第二开口1740之间的界面处的半导体元件1720的结构。

不同于具有如图2所示的第一开口130的下表面132，其为平面并且典型地与前面122等距，半导体元件1720不具有这样的第一开口1730的下表面。相反，第一开口1730具有内表面1731，内表面1731的下部直径小于第二开口1740的内表面1741的上部直径，以使内表面1741汇合第二开口1740的上表面1742，第二开口1740的上表面1742是平面并且与前表面1722等距。

图27-29是示出了没有连接到触点垫上的导电互连部的实施例的局部剖视图。这些无垫导电互连部的实施例可以被引入任一包括导电互连部的此处公开的其他实施例中。例如，任一无垫导电互连部的实施例可以代替图26所示的导电互连部1778，而不使用导电垫1790。

例如，如图27-29所示，各自导电互连部1878、1978和2078都没有连接到相应顶表面1892、1992和2092上的相应触点垫上。相反，各自导电互连部1878、1978和2078的顶表面1892、1992和2092都暴露相应介电区域1870、1970和2070的相应外表面1872、1972和2072。

在图27所示的实施例中，导电互连部1878的顶表面1892在介电区域1870的外表面1872上方延伸(也就是，距半导体元件的前表面更远的距离处)。在图28所示的实施例中，导电互连部1978的顶表面1972凹陷于介电区域1970的外表面1972下面(也就是，距半导体元件的前表面更近的距离处)。在图29所示的实施例中，导电互连部2078的顶表面2072与介电区域2070的外表面2072平齐或近似平齐(也就是，距半导体元件的前表面相同或近似相同的距离处)。

在这种无垫实施例中，外部元件可以互连到相应导电互连部1878、1978和2078的顶表面1892、1992和2092上，而不是被互连到连接到相应导电互连部1878、1978和2078上的导电垫上。例如，外部元件可以，通过导电块(例如锡或焊料)、阳极焊接、来自热压处理的扩散、粘合剂或直接氧气焊接，连接到顶表面1892、1992和2092上。在特殊实施例中，各个导电互连部1878、1978和2078的顶表面1892、1992和2092可以作为暴露的导电触点，以与外部元件互连。

图30是示出了根据本实用新型某一实施例的过孔结构的剖视图。微电子单元2110类似于上面关于图25描述的微电子单元1610，但微电子单元2110不同的方面在于延伸通过第一开口2130和第二开口2140的导电互连部2178的结构，并且第二开口2140具有不同的形状。

如图25所示的微电子单元1610，微电子单元2110的第一开口2130具有内表面2131，内表面2131的下部直径等于或近似等于第二开口2140的内表面2141的上部直径。如图所示，内表面2141具有球根形形状(也就是，非线性变化的直径)，但在其它实施例中，内表面2141的直径可以作为其距前表面2122距离的线性函数增加或减小，或者内表面2141可以具有不变或近似不变的直径。

不同于具有如图25所示的整体导电互连部1678，微电子单元2110具有导电互连部2178，其可以通过电镀延伸通过介电区域2170的缝隙2171的内表面2173而形成，因而在缝隙2171的内表面2173上方形成导电层。在这些实施例中，导电互连部2178不需要与第一开口2130的形状(也就是，第一开口的内表面2131的轮廓)相符或与第二开口2140的形状(也就是，第二开口的内表面2141的轮廓)相符。

如图30所示，导电互连部2178被电镀在缝隙2171的内表面2173上并且电镀在介电区域2170的顶表面2172上，以使导电互连部2178延伸通过缝隙2171并向外延伸至介电区域2170的顶表面2172上。

如图所示，导电互连部2178可以填充导电块2193，导电块2193可以包括具有相对较低熔化温度的易熔金属，例如焊料、锡，或包括多种金属的低熔[共晶]混合物。可替代地，导电块2193可以包括可润湿金属，例如铜或其他贵金属或熔化温度高于焊料或另一易熔金属的熔化温度的非贵金属。

如图所示，导电块2193填充导电互连部2178内部的整个体积，并向外延伸至导电互连部2178的顶表面2192。在其他实施例中(图中未示出)，导电块2193可以延伸至使其距离前表面2122的高度等于其距顶表面2192的高度，以使导电块2193只填充导电互连部2178内部的体积，而不向外延伸至顶表面2192。在另一实施例中，导电块可以只部分填充导电互连部内部的体积。

在某一实施例中(图中未示出)，导电互连部2178可以保持中空(例如，充填空气)。在另一实施例中(图中未示出)，导电互连部2178可以被涂覆或者可替代地被充填介电材料。

图31是示出了根据另一实施例的包括基板的封装芯片的剖视图。在所示实施例中，微电子组件2200包括连接到基板2210上的如图12A所示的微电子单元310。虽然图31包括如图12A所示的微电子单元310，但任一此处公开的微电子单元可以与基板连接。

在这种配置中，微电子单元310和基板2210之间的连接是通过导电块2202实现的。前表面导电垫350与基板2210的导电触点2204对正。前表面322上的介电层324(例如，外部钝化层)在微电子单元310和基板2210之间除提供互连外还提供电绝缘。

导电块2202可以包括具有相对较低熔化温度的易熔金属，例如焊料、锡或包括多种金属的低熔[共晶]混合物。可替代地，导电块2202可以包括可润湿金属，例如铜或其他贵金属或熔化温度高于焊料或另一易熔金属的熔化温度的非贵金属。在特殊实施例中，导电块2202可以包括散布于介质，例如导电膏、金属填充膏、焊料填充膏或各向同性导电粘合剂或各向异性导电粘合剂，中的导电材料。

此处公开的用于形成半导体元件上的过孔结构的方法可以应用于微电子基板，例如单一的半导体芯片，或者可以同时应用于多个单独的半导体芯片，这些单独的半导体芯片可以被保持于固定结构上限定的间距处或保持于载体上，以同时进行处理。可替代地，此处公开的方法可以应用于包括多个半导体芯片的微电子基板或元件，这些半导体芯片被以晶圆或晶圆一部分的形式连接到在一起，以在晶圆级、平板级或条级的规模上关于多个半导体芯片同时进行如上所述的处理。

上面描述的结构提供了特别的三维互连性能。这些性能可以与任一类型的芯片一起使用。仅仅通过实例，下面的芯片组合可以包括于上述的结构中：(i)处理器和与处理器一起使用的存储器；(ii)相同类型的多个存储器芯片；(iii)不同类型的多个存储器芯片，例如DRAM和SRAM；(iv)用于处理来自传感器的图像的图像传感器和图像处理器；(v)特殊应用的集成电路(“ASIC”)和存储器。

上面描述的结构可以用于各种电子系统的结构中。例如，根据本实用新型另一实施例的系统2300包括与其他电子部件2308和2310连接的如上所述的结构2306。在所描述的实例中，部件2308是半导体芯片，而部件2310是显示屏，但也可以使用任意其他的部件。当然，虽然为了清楚起见在图32中仅描述了两个另外的部件，但本系统可以包括任意数目的这种部件。如上所述的结构2306可以是例如上面关于图1A所述的微电子单元，或并入多个关于图16所描述的微电子单元的结构。在另一变异中，这两者都可以被提供，并且可以使用任意数目的这种结构。

结构2306和部件2308和2310被安装于用虚线示意性表示出来的公共外壳2301内，并且相互之间必要地电连接在一起形成需要的电路。在图示的示例性系统中，系统包括电路板2302例如挠性印刷电路板，并且电路板包括很多使部件相互连接的导体2304，其中在图32中只表示出一个。但是，这仅仅是示例性的，用以制作电连接的任意适当的结构都可以使用。

外壳2301被描述为例如可在移动电话或个人数字助理中使用的类型的便携式外壳，屏幕2310暴露于外壳的表面上。其中，结构2306包括光感元件例如成像芯片，透镜2311或其他光学器件也可以设置，用以提供光路到该结构上。再者，在图32中示出的被简化的系统仅仅是示例性的，利用上述结构可以制作其他系统，包括通常被认为是固定结构例如台式计算机、路由器和类似结构的系统。

此公开的过孔和过孔导体可以通过下述处理形成，例如在与本申请同日提交的名称为“MICROELECTRONIC ELEMENTS WITH REARCONTACTS CONNECTED WITH VIA FIRST OR VIA MIDDLESTRUCTURES”、“METHODS OF FORMING SEMICONDUCTORELEMENTS USING MICRO-ABRASIVE PARTICLE STREAM”、“NON-LITHOGRAPHIC FORMATION OF THREE-DIMENSIONALCONDUCTIVE ELEMENTS”、“ACTIVE CHIP ON CARRIER ORLAMINATED CHIP HAVING MICROELECTRONIC ELEMENTEMBEDDED THEREIN”和“MICROELECTRONIC ELEMENTS WITHPOST-ASSEMBLY PLANARIZATION”的共同转让的共同未决美国专利申请以及美国专利申请公开文献No.2008/0246136中详细公开的那些，这些文献的公开内容都被以引入形式并入本申请。

虽然本实用新型已经关于特殊实施例进行了描述，但应理解，这些实施例仅仅是本实用新型的原理和应用的说明性描述。因此，应理解，可以在不偏离附属权利要求所限定的本实用新型的精神和范围的情况下，对说明性实施例进行很多修改并且可以设计其他的配置。

应了解，在此阐述的不同从属权利要求和特征可以与原始权利要求提出的不同的方式组合。还应了解，与个别实施例结合描述的特征可以与所描述的其他实施例共享。

Claims (52)

1.一种微电子单元，其特征在于，所述微电子单元包括：

半导体元件，其具有前表面，背离所述前表面的后表面，位于其内的多个有源半导体器件，和多个导电垫，每个所述导电垫具有暴露于所述前表面处的顶表面，并且具有背离所述顶表面的底表面，所述半导体元件具有第一开口和至少一个第二开口，所述第一开口从所述后表面开始朝向所述前表面延伸，部分地穿过所述半导体元件，所述第二开口从所述第一开口开始至少延伸至相应一个所述导电垫的底表面；

至少一个导电过孔部，其在所述至少一个第二开口中的相应一个内延伸并与相应的所述导电垫电连接；

介电区域，其覆盖于所述第一开口内的所述半导体元件的表面上，所述介电区域具有延伸离开所述导电过孔部的缝隙，其中，所述缝隙的轮廓不与所述第一开口的轮廓相符；

至少一个导电互连部，其电连接到相应的导电过孔部上并在所述缝隙内延伸离开所述导电过孔部；以及

至少一个导电触点，其被暴露用以与外部元件互连，所述导电触点被电连接到相应的导电互连部上，所述至少一个导电触点与所述第一开口内的所述半导体元件的一部分沿竖直方向对正，所述竖直方向是所述半导体元件在所述前表面和所述后表面之间的厚度方向。

2.根据权利要求1所述的微电子单元，其特征在于，所述缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。

3.根据权利要求1所述的微电子单元，其特征在于，单一的有源半导体区域包含所述多个有源半导体器件。

4.根据权利要求1所述的微电子单元，其特征在于，多个有源半导体区域中的每一个包含所述多个有源半导体器件的一部分。 

5.根据权利要求1所述的微电子单元，其特征在于，所述介电区域是顺应性的。

6.根据权利要求1所述的微电子单元，其特征在于，所述第一开口在沿所述后表面的横向方向上具有第一宽度，并且至少一个所述导电触点在所述横向方向上具有第二宽度，所述第一宽度大于所述第二宽度。

7.根据权利要求1所述的微电子单元，其特征在于，多个所述导电互连部在一特定的第一开口内延伸，且多个所述过孔部在汇合所述特定第一开口的相应第二开口内延伸，并将各个所述导电互连部电连接至暴露于所述半导体元件前表面处的相应导电垫。

8.根据权利要求7所述的微电子单元，其特征在于，所述第一开口在沿所述后表面的第一横向方向上具有宽度，并且所述第一开口在沿所述后表面的垂直于所述第一横向方向的第二横向方向上具有长度，所述长度大于所述宽度。

9.根据权利要求8所述的微电子单元，其特征在于，所述第一开口限定槽形形状。

10.根据权利要求7所述的微电子单元，其特征在于，所述第一开口为多个第一开口，所述第一开口中的至少一些中的每一个具有单一的缝隙和在所述缝隙内延伸的单一的导电互连部。

11.根据权利要求1所述的微电子单元，其特征在于，所述导电触点包括薄型平面构件。

12.根据权利要求1所述的微电子单元，其特征在于，所述微电子单元还包括暴露于所述导电触点表面处的导电结合材料。 

13.根据权利要求12所述的微电子单元，其特征在于，所述微电子单元还包括在其上面具有基板触点的基板，所述基板触点与所述导电触点导电地连接。

14.根据权利要求12所述的微电子单元，其特征在于，所述微电子单元还包括覆盖于所述介电区域上并且分隔结合材料各区域的聚合体层。

15.根据权利要求1所述的微电子单元，其特征在于，所述至少一个导电触点具有暴露于所述后表面所限定的平面上方的表面。

16.根据权利要求15所述的微电子单元，其特征在于，所述介电区域的表面在所述后表面所限定的平面上方延伸。

17.根据权利要求1所述的微电子单元，其特征在于，所述第二开口在所述导电垫的底表面上具有宽度，所述宽度超过所述第一和第二开口汇合处的所述第二开口的宽度。

18.根据权利要求1所述的微电子单元，其特征在于，在所述第二开口内的介电层内延伸的第二缝隙不与所述第二开口的轮廓相符，并且所述过孔部不与所述第二开口的轮廓相符。

19.根据权利要求1所述的微电子单元，其特征在于，当外部载荷施加于至少一个导电触点上时，所述导电触点可相对于所述半导体元件的所述前表面移动。

20.根据权利要求1所述的微电子单元，其特征在于，所述导电互连部包括覆盖于所述缝隙的内表面上的导电层和覆盖于所述缝隙内的所述导电层上的介电层。 

21.根据权利要求1所述的微电子单元，其特征在于，所述缝隙是第一缝隙，所述第二开口包括覆盖于其内表面上的第二介电区域，所述第二介电区域具有第二缝隙，且所述至少一个过孔部在所述第二缝隙内延伸。

22.根据权利要求21所述的微电子单元，其特征在于，所述第二缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。

23.根据权利要求21所述的微电子单元，其特征在于，所述第一缝隙的宽度限定相对于所述第一和第二缝隙汇合处的所述第二缝隙宽度的阶梯式变化。

24.根据权利要求1所述的微电子单元，其特征在于，每个导电垫至少部分地覆盖于所述导电过孔部的相应一个上。

25.根据权利要求1所述的微电子单元，其特征在于，每个导电过孔部接触所述导电垫中的相应一个的底表面。

26.根据权利要求1所述的微电子单元，其特征在于，所述第二开口具有与所述导电垫的所述底表面相对的上表面和在所述第二开口的所述上表面和所述导电垫的所述底表面之间延伸的内表面，并且所述第二开口在所述上表面和所述内表面汇合处具有上部直径，所述上部直径超过所述第一和第二开口汇合处的所述第一开口的宽度。

27.根据权利要求1所述的微电子单元，其特征在于，所述微电子单元还包括连接到所述半导体元件的所述前表面上的盖构件。

28.一种微电子组件，其特征在于，所述微电子组件至少包括第一和第二微电子单元，每个微电子单元是如权利要求1所述的微电子单元，所述第一微电子单元被与所述第二微电子单元堆叠在一起，它们内部的 所述半导体元件相互电连接。

29.一种互联基板，其特征在于，所述互连基板包括：

半导体元件，其具有前表面，背离所述前表面的后表面，多个导电结构，每个所述导电结构具有暴露于所述前表面处的顶表面，并且具有背离所述顶表面的底表面，所述半导体元件具有第一开口和至少一个第二开口，所述第一开口从所述后表面开始朝向所述前表面延伸，部分地穿过所述半导体元件，所述第二开口从所述第一开口开始至少延伸至所述导电结构中的相应一个的底表面；

介电区域，其覆盖于所述第一开口内的所述半导体元件的表面上，所述介电区域具有侧所述介电区域的外表面向下延伸的缝隙，其中，所述缝隙的轮廓与所述第一开口的轮廓不相符；

至少一个导电互连部，其电连接到相应的导电结构上并在所述缝隙内远离所述导电结构延伸；以及

至少一个导电触点，其被暴露用以与外部元件互连，所述触点被电连接到相应的导电互连部上，所述至少一个导电触点与所述第一开口内的所述半导体元件的一部分沿竖直方向对正，所述竖直方向是所述半导体元件在所述前表面和所述后表面之间的厚度方向。

30.根据权利要求29所述的互连基板，其特征在于，所述缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。

31.根据权利要求29所述的互连基板，其特征在于，所述互连基板还包括至少一个导电过孔部，所述至少一个导电过孔部在所述至少一个第二开口中的相应一个内延伸，并与相应的导电互连部电连接。

32.根据权利要求31所述的互连基板，其特征在于，所述多个导电结构中的每一个是与相应导电过孔部电连接的导电垫。

33.根据权利要求29所述的互连基板，其特征在于，所述第一开口 在沿所述后表面的横向方向上具有第一宽度，并且至少一个所述导电触点在所述横向方向上具有第二宽度，所述第一宽度大于所述第二宽度。

34.根据权利要求29所述的互连基板，其特征在于，所述第二开口在沿所述前表面的横向方向上具有第一宽度，并且至少一个所述导电结构在所述横向方向上具有第二宽度，所述第一宽度大于所述第二宽度。

35.根据权利要求29所述的互连基板，其特征在于，所述导电结构的底表面的至少一部分被暴露于所述第二开口内，并且，所述至少一个导电通孔被与所述导电结构的底表面接触地沉积。

36.一种微电子单元，其特征在于，所述微电子单元包括：

半导体元件，其具有前表面，背离所述前表面的后表面，位于其内的多个有源半导体器件，和多个导电垫，每个所述导电垫具有暴露于所述前表面处的顶表面，并且具有背离所述顶表面的底表面，所述半导体元件具有第一开口和至少一个第二开口，所述第一开口从所述后表面开始朝向所述前表面延伸，部分地穿过所述半导体元件，所述第二开口从所述第一开口开始至少延伸至所述导电垫中的相应一个的底表面；

至少一个导电互连部，其在所述第一开口以及所述至少一个第二开口中的相应一个内延伸，并与相应导电垫电连接，每个导电互连部具有在所述至少一个第二开口中的相应一个内延伸的导电过孔部部分和在所述第一开口内延伸的导电互连部分；

介电区域，其覆盖于所述第一开口内的所述半导体元件的第一表面上并且覆盖于所述第二开口内的所述半导体元件的第二表面上，所述介电区域具有延伸通过所述介电区域的缝隙，其中，所述缝隙的轮廓既不与所述第一开口的轮廓相符也不与所述第二开口的轮廓相符；以及

至少一个导电触点，其被暴露用以与外部元件互连，所述导电触点被电连接到相应的导电互连部上，所述至少一个导电触点与所述第一开口内所述半导体元件的一部分沿竖直方向对正，所述竖直方向是所述半导体元件在所述前表面和所述后表面之间的厚度方向。 

37.根据权利要求36所述的微电子单元，其特征在于，所述缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。

38.根据权利要求36所述的微电子单元，其特征在于，单一的有源半导体区域包含所述多个有源半导体器件。

39.根据权利要求36所述的微电子单元，其特征在于，多个有源半导体区域中的每一个包含所述多个有源半导体器件的一部分。

40.根据权利要求36所述的微电子单元，其特征在于，所述第一开口在沿所述后表面的横向方向上具有第一宽度，并且至少一个所述导电触点在所述横向方向上具有第二宽度，所述第一宽度大于所述第二宽度。

41.根据权利要求36所述的微电子单元，其特征在于，所述第二开口在沿所述前表面的横向方向上具有第一宽度，并且至少一个所述导电垫在所述横向方向上具有第二宽度，所述第一宽度大于所述第二宽度

42.根据权利要求36所述的微电子单元，其特征在于，所述导电互连部是中空的并被充填导电块。

43.一种微电子组件，其特征在于，所述微电子组件至少包括第一和第二微电子单元，每个微电子单元为根据权利要求36所述的微电子单元，所述第一微电子单元被与所述第二微电子单元堆叠在一起，它们内部的所述半导体元件相互电连接。

44.一种微电子单元，其特征在于，所述微电子单元包括：

半导体元件，其具有前表面，背离所述前表面的后表面，多个导电垫，每个所述导电垫具有暴露于所述前表面处的顶表面，并且具有背离所述顶表面的底表面，所述半导体元件具有第一开口和至少一个第二开 口，所述第一开口从所述后表面开始朝向所述前表面延伸，部分地穿过所述半导体元件，所述第二开口从所述第一开口开始至少延伸至所述导电垫中的相应一个的底表面；

至少一个导电过孔部，其在所述至少一个第二开口中的相应一个内延伸并与所述相应的导电垫电连接；

介电区域，其覆盖于所述第一开口内的所述半导体元件的表面上，所述介电区域具有延伸离开所述导电过孔部的缝隙，其中，所述缝隙的轮廓不与所述第一开口的轮廓相符；以及

至少一个导电互连部，其电连接到相应的导电过孔部上并在所述缝隙内延伸离开所述导电过孔部，并且暴露于所述介电区域的外表面处，以与外部元件互连。

45.根据权利要求44所述的微电子单元，其特征在于，所述缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。

46.根据权利要求44所述的微电子单元，其特征在于，所述导电互连部限定在所述介电区域的所述外表面上方延伸的顶表面。

47.根据权利要求44所述的微电子单元，其特征在于，所述导电互连部限定凹陷于所述介电区域的所述外表面下面的顶表面。

48.根据权利要求44所述的微电子单元，其特征在于，所述导电互连部限定与所述介电区域的所述外表面平齐或近似平齐的顶表面。

49.根据权利要求44所述的微电子单元，其特征在于，所述半导体元件还包括其内部的多个有源半导体器件。

50.根据权利要求1、36或44所述的微电子单元，其特征在于，所述相应的导电垫的所述底表面的至少一部分被暴露于所述第二开口内，并且所述至少一个导电过孔部被与所述相应的导电垫的所述底表面相接 触地沉积。

51.一种系统，其特征在于，所述系统包括根据权利要求1、36或44中任一所述的微电子单元或根据权利要求29所述的互连基板，和电连接到所述微电子单元或所述互连基板上的一个或多个电子部件。

52.根据权利要求51所述的系统，其特征在于，所述系统还包括外壳，所述微电子单元或所述互连基板和所述电子部件安装于所述外壳上。 

Images