CN203520882U - 内容可寻址存储器装置和基于处理器的系统 - Google Patents

内容可寻址存储器装置和基于处理器的系统 Download PDF

Info

Publication number
CN203520882U
CN203520882U CN201320213329.7U CN201320213329U CN203520882U CN 203520882 U CN203520882 U CN 203520882U CN 201320213329 U CN201320213329 U CN 201320213329U CN 203520882 U CN203520882 U CN 203520882U
Authority
CN
China
Prior art keywords
storage
bit
reference input
circuit
cam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320213329.7U
Other languages
English (en)
Inventor
K·穆罕默德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of CN203520882U publication Critical patent/CN203520882U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements

Abstract

本实用新型涉及一种内容可寻址存储器装置和基于处理器的系统。内容可寻址存储器（CAM）系统包括一个或多个CAM单元，每个包括位单元以存储位和互补位；以及比较电路，用于将参考输入与存储的位和存储的互补位进行比较。比较电路可以实施为将单端参考输入与存储的位和互补位中的每一个进行比较。比较电路还包括通过电路，用于在存储的位和存储的互补位的控制下选择性地向输出端提供参考输入；上拉电路，用于在参考输入和存储的互补位的控制下选择性地上拉输出端；以及下拉电路，用于在参考输入和存储的位的控制下选择性地下拉输出端。可以将参考输入提供给多个CAM单元，其可以共享比较电路。

Description

内容可寻址存储器装置和基于处理器的系统
技术领域
本实用新型一般涉及数据存储技术，更具体地，涉及内容可寻址存储器装置和基于处理器的系统。 
背景技术
在随机存取存储器（RAM）系统中，向RAM系统应用存储器地址和读取控制以检索或读取存储器地址的内容。 
在内容可寻址存储器（CAM）系统中，向CAM系统提供数据字，并在CAM的位单元上执行数据字的搜索。如果发现数据字，则CAM系统指示匹配且返回发现所述字的一个或多个存储地址的列表。CAM系统还可以返回数据字或其它相关联的信息。CAM系统可以被看作是基于软件的关联阵列的硬件体现。 
CAM系统可以包括CAM单元的阵列，其每一个包括存储或位单元以及比较位单元的内容和参考位的内容的比较电路。传统的CAM比较电路实施有补充或差分参考位线，其增加了路由复杂性以及空间需求。比较电路可以包括用于每个差分参考位线的单独通过电路（separate pass circuit）。CAM单元中的交换延迟可能会引起单独通过电路之间不期望的电流竞争，其将证明自己是浪费电源且降低CAM速度的直通电流（crowbar current）。 
实用新型内容
本实用新型的目的在于解决现有技术的问题，例如，增加路由复杂性和空间需求，以及浪费电源且降低CAM速度。 
本实用新型公开一种内容可寻址存储器装置，包括：第一内容可寻址存储器单元，包括：第一位单元，用于存储位和相应的互补位；以及第一比较电路，用于将参考输入与存储的位以及与相应的存储的互补位进行比较，并基于所述比较提供指示。 
另外，本实用新型还公开一种基于处理器的系统，包括：内容可寻址存储器单元的阵列，每个所述内容可寻址存储器单元包括如权利要求1至6中任一项所述的位单元和比较电路；以及处理器，用于搜索用于多个参考位的参考字的内容可寻址存储器单元的阵列。 
本文所提供的内容可寻址存储器装置和基于处理器的系统可以降低路由复杂性、空间需求以及功耗，同时能提高内容可寻址存储器装置的速度。 
附图说明
图1为内容可寻址存储器（CAM）系统的电路图，包括多个CAM单元以及向每个CAM单元提供参考输入的驱动电路，其中每个CAM单元包括位单元和比较电路。 
图2为CAM单元和驱动电路的电路图。 
图3为另一CAM系统的电路图，包括多个CAM单元以及向每个CAM单元提供参考输入的驱动电路。 
图4为CAM单元的m×m阵列的框图。 
图5为基于处理器的系统的框图，包括CAM系统。 
在附图中，附图标记最左边的数字识别出该附图标记第一次出现的附图。 
具体实施方式
图1是内容可寻址（CAM）系统100的框图，包括多个CAM单元<0>到<n>。 
以下描述CAM单元<0>。可以类似于CAM单元<0>来实施CAM单元<1>到<n>。 
CAM单元<0>包括位单元106，以在位单元106的相应节点存储位BIT和相应的互补位BITX。 
CAM单元<0>还包括比较电路108，以将参考输入107与存储的位（BIT）以及存储的互补位（BITX）进行比较，从而基于所述比较在输出端110处提供指示。 
CAM系统100可以包括驱动电路104，以向CAM单元<0>到<n>提供 参考输入107。在图1的例子中，驱动电路104被示出为反相器，用于接收参考位109（这里示出为Camdata（CD）），以及提供相应的反转的参考位（Camdatax（CDX））作为参考输入107。 
比较电路108可以包括将CDX与BIT以及与BITX进行比较的逻辑，并在CDX与BIT不同但与BITX匹配时在输出端110处输出匹配指示，其等价于CD与BIT匹配但与BITX不同。 
可替换地，可将参考位CD直接提供给参考输入107，并且比较电路108可以包括将CD与BIT以及与BITX进行比较的逻辑，且在CD与BIT匹配但与BITX不同时在输出端110处输出匹配指示。 
在图1的例子中，比较电路108包括补充输入130和132（本文也称为差分输入），以接收BIT和BITX。 
参考输入107可以包括差分输入或单端输入。 
比较电路108可以包括基于参考输入107、BIT和BITX的逻辑状态来执行以下之一操作的逻辑： 
将参考输入107提供给输出端110； 
上拉输出端110；和 
下拉输出端110。 
本文所使用的术语“上拉”指的是开关设备和/或电路将节点耦合到工作电压Vcc。本文所使用的术语“下拉”指的是开关设备和/或电路将节点耦合到参考电压Vss（其可以对应于地面）。 
出于说明的目的，逻辑状态1对应于Vcc，而逻辑状态0对应于Vss。然而，本文所公开的方法和系统不限于这些相关的例子。 
比较电路108可以被实现为关于参考输入107、BIT和BITX执行XOR操作。 
图2是CAM单元202和驱动电路204的电路图，其表示图1的CAM单元<0>和驱动电路104。 
CAM单元202包括位单元206和比较电路208，其可以表示图1的位单元106和比较电路108的实施例。 
位单元206被示出为基于竞争的位单元，其具有交叉耦合的反相器以存储BIT和BITX，以及具有由写入字线WRWL控制的双写入门NX1和 NX2，以从写入位线WRBL和WRBLX向交叉耦合的反相器的相应节点写入值。 
比较电路208包括： 
通过电路212，用于在BIT和BITX的控制下选择性地向输出端210提供参考输入207； 
上拉电路214，用于在参考输入207和BITX的控制下选择性地上拉输出端210；以及 
下拉电路216，用于在参考输入207和BIT的控制下选择性地下拉输出端210。 
以下描述通过电路212。稍后将描述上拉电路214和下拉电路216。 
在图2的例子中，当BIT处于逻辑状态0而BITX处于逻辑状态1时，通过电路212接通。当BIT处于逻辑状态1而BITX处于逻辑状态0时，通过电路212断开。 
当通过电路212接通时，参考输入207通过通过电路212提供给输出端210。特别地，当BIT处于逻辑状态0并且CDX处于逻辑状态0（即，CD处于逻辑状态1）时，CDX逻辑状态0被提供给输出端210以指示CD与BIT不匹配。相反地，当CDX处于逻辑状态1（即，CD处于逻辑状态0）时，CDX逻辑状态1被提供给输出端210以指示CD与BIT匹配。 
当通过电路212断开时，由上拉214和下拉216中的一个驱动输出端210。 
现在描述上拉电路214。 
上拉电路214包括作为由参考输入207控制的开关的P型设备PD2和作为由BITX控制的开关的P型设备PPX2。当参考输入207处于逻辑状态0时，PD2接通以将节点215耦合到Vcc。当BITX处于逻辑状态0时，PPX2接通以将输出端210耦合到节点215。因此，当CDX和BITX处于逻辑状态0（即，CD和BIT处于逻辑状态1）时，输出端210被上拉到Vcc或者逻辑状态1，以指示CD与BIT匹配。 
现在描述下拉电路216。 
下拉电路216包括作为由参考输入207控制的开关的N型设备ND2和作为由BIT控制的开关的N型设备NP2。当参考输入207处于逻辑状态1 时，ND2接通以将节点217耦合到Vss。当BIT处于逻辑状态1时，NP2接通以将输出端210耦合到节点217。因此，当CDX和BIT处于逻辑状态1（即，CD处于逻辑状态0）时，输出端210被下拉到Vss或者逻辑状态0，以指示CD与BIT不匹配。 
上拉电路214和下拉电路216可以一起被称为输出开关栈。 
将通过门212、上拉电路214和下拉电路216的以上描述总结在下列表1和表2中。 
表1 
BIT BITX 通过门
1 0 断
0 1 通
表2 
BIT BITX CD CDX 通过门212 PD2 PPX2 ND2 NP2 输出端210
1 0 1 0 断 通 通 断 通 1
1 0 0 1 断 断 通 通 通 0
0 1 1 0 通 通 断 断 断 0(=CAMX)
0 1 0 1 通 断 断 通 断 1(=CAMX)
图2的例子包括单驱动电路204，比较电路208将参考输入207与BIT和BITX中的每一个进行比较。因而比较电路208可以被称作单端参考输入实施例，与差分参考输入实施例相对。 
差分参考输入实施例可以包括第一驱动器，用于提供参考输入；第二驱动器，用于提供相应的互补参考；以及差分输入比较电路，用于对参考输入和互补参考输入与BIT和BITX进行比较。 
如图2所示，单端参考输入实施例可以提供降低的路由复杂性、面积消耗、线路驱动器功率需求和/或电容开关。 
相对于差分参考输入实施例的驱动电路，可以以较大规模制造技术（即，较宽的信道，较长的信道，和/或较大的特征尺寸）来实施例如驱动电路204的单驱动电路，以驱动较大的门负载。然而，单端参考输入实施例可以降低整体的面积和/或功率需求。 
如图1所示，CAM系统可以实施为向多个CAM单元提供参考输入，并且如以下结合图3所描述的，可以包括在多个CAM单元中共享的电路。 
图3是CAM系统300的电路图，包括多个CAM单元302-1至302-n，以及向每个CAM单元302提供参考输入307的驱动电路304。以下描述CAM单元302-1。CAM单元302的剩余单元将以类似302-1的方式实施。 
CAM单元302-1包括位单元306，其可以如本文一个或多个例子中所描述的那样实施。 
CAM单元302-1还包括比较电路308，包括通过电路312，以在BIT和BITX的控制下选择性地将参考输入307提供给输出端310，如以上结合图2的通过电路212所描述的。 
CAM单元302-1还包括上拉电路，用于在参考输入307和BITX的控制下选择性地上拉输出端310；以及下拉电路，用于在参考输入307和BIT的控制下选择性地下拉输出端310。如以上结合图2所描述的，上拉电路包括PD2和PPX2，下拉电路包括ND2和NP2。 
在图3中，上拉设备PD2和下拉设备ND2在CAM单元302-1至302-n的比较电路308-1至308-n之间共享。特别地，设备PD2包括终端322，该终端322耦合到比较电路308-1的设备PPX2的终端324，以及耦合到比较电路308-n的相应设备328的终端326。类似地，设备ND2包括终端330，该终端330耦合到比较电路308-1的设备NP2的终端332，以及耦合到比较电路308-n的相应设备336的终端334。PD2和/或ND2的共享可以进一步降低面积和/或功率消耗。 
本文所公开的CAM系统可以实施为搜索用于包括多个参考位的参考字的CAM单元的阵列。 
图4为CAM单元的m×m阵列400的例子的框图，其可以如本文的一个或多个例子所述的那样实施。阵列400可以布置为m位字的m行。阵列400例如可以呈现为48×48阵列。 
本文所公开的方法和系统可以相对于各种系统的一个或多个而实施，例如以下结合图5所描述的。然而，本文所公开的方法和系统不限于图5的例子。 
图5为包括CAM系统502的系统500的框图，其可以如本文的一个或 多个例子中所描述的实施。 
系统500还可以包括处理器504，以访问CAM系统502，从而例如存储数据和/或搜索参考字。CAM系统502可以实施为存储系统的一部分以支持处理器504的操作，以及例如可以呈现高速缓存或者关联存储器。CAM系统502可以耦合到处理器504或者集成到处理器504。 
系统500可以包括通信系统506，用于与通信网络连接。通信系统506可以包括有线和/或无线通信收发器。 
系统500或其部分可以实施有一个或多个集成电路管芯，并且可以实施为片上系统（SoC）。 
系统500还可以包括用户接口系统510。 
用户接口系统510可以包括监视器或显示器532，用于显示来自处理器504和/或通信系统506的信息。 
用户接口系统510可以包括人机接口设备（HID）534，用于将用户输入提供给处理器504和/或通信系统506。例如，HID534可以包括但不限于：一个或多个键盘、游标设备、触敏设备，和/或监视和/或图像传感器。HID534可以包括物理设备和/或虚拟设备，例如显示监视器或者虚拟键盘。 
用户接口系统510可以包括音频系统536，用于接收和/或输出可听见的声音。 
系统500可以对应于例如计算机系统、个人通信设备，和/或机顶盒。 
系统500还可以包括通信基础结构540，用于允许在CAM系统502、处理器504、通信系统506和/或用户接口系统510之间进行通信。 
系统500可以包括壳体，并且通信系统506、数字处理器系统512、用户接口系统510的一个或多个或者其部分可以位于所述壳体内。所述壳体可以包括但不限于：机架式壳体、台式壳体、膝上壳体、笔记本式壳体、上网本式壳体、机顶盒式壳体、便携式壳体，和/或其它传统的电子壳体和/或未来发展的壳体。 
如本文所公开的，内容可寻址存储器（CAM）装置可以包括第一CAM单元。第一CAM单元可以包括第一位单元，用于存储位和相应的互补位。第一CAM单元还可以包括第一比较电路，用于将参考输入与存储的位以及与相应的存储的互补位进行比较，并基于比较提供指示。 
参考输入可以包括单端参考输入，并且第一比较电路可以包括将单端参考输入与存储的位和相应的存储的互补位中的每个进行比较的逻辑。 
第一比较电路可以包括在参考位与存储的位匹配但与相应的存储的互补位不同时输出匹配指示的逻辑。CAM装置可以包括反相器，用于反转参考位并将所述反转的参考位作为输入参考提供，并且第一比较电路可以包括当反转的参考位与存储的位不同但与相应的存储的互补位匹配时输出匹配指示的逻辑。 
第一比较电路可以包括基于参考输入、存储的位和存储的互补位的逻辑状态执行以下操作的逻辑： 
将参考输入提供给输出端； 
上拉输出端；和 
下拉输出端。 
第一比较电路可以包括： 
通过电路，用于在存储的位和存储的互补位的控制下选择性地向输出端提供参考输入； 
上拉电路，用于在参考输入和存储的互补位的控制下选择性地上拉输出端；以及 
下拉电路，用于在参考输入和存储的位的控制下选择性地下拉输出端。 
如本文进一步公开的，CAM装置可以包括第二CAM单元，包括第二位单元和第二比较电路，用于接收与第一CAM单元相同的参考输入，并将参考输入与存储在第二位单元内的位和互补位进行比较。 
第一和第二比较电路可以包括相应的第一和第二上拉电路。第一和第二上拉电路的每一个可以包括由各自的存储的互补位控制的相应的第一开关设备。第一和第二上拉电路还可以包括由参考输入控制的共享第二开关设备，其中所述共享第二开关设备包括耦合到每个第一开关设备的终端的终端。 
第一和第二比较电路可以包括相应的第一和第二下拉电路。第一和第二下拉电路的每一个可以包括由各自存储的位控制的相应的第一开关设备。第一和第二下拉电路还可以包括由参考输入控制的共享第二开关设备，其中共享第二开关设备包括耦合到每一个第一开关设备的终端的终端。 
如本文进一步公开的，基于处理器的系统可以包括内容可寻址存储器（CAM）单元的阵列，每个包括如本文的一个或多个例子所描述的位单元和比较电路。 
基于处理器的系统可以包括处理器，来搜索用于多个参考位的参考字的CAM单元的阵列。 
基于处理器的系统可以包括通信系统，以与网络进行通信。通信系统可以包括无线通信系统。 
基于处理器的系统可以包括通信基础结构，以在处理器、通信系统和用户接口系统中进行通信。 
基于处理器的系统可以包括壳体。 
基于处理器的系统可以包括电池。 
处理器、通信系统、电池以及至少一部分的用户接口系统可以位于壳体之内。 
借助于示出功能、特征及其关系的功能组建块，在本文公开了方法和系统。为了便于描述，本文随意定义了这些功能组建块的至少一些边界。可以定义替换边界，只要具体的功能及其关系被适当执行。 
虽然本文公开了各种实施例，但是应该理解的是，它们仅是通过例子的方式呈现。对于相关领域的技术人员而言，在不背离本文所公开的方法和系统的精神和范围的情况下，可以在形式和细节上做出各种变化是显然的。因此，权利要求的宽度和范围不会受限于本文所公开的示例性实施例。 

Claims (12)

1.一种内容可寻址存储器装置，包括： 
第一内容可寻址存储器单元，包括： 
第一位单元，用于存储位和相应的互补位；以及 
第一比较电路，用于将参考输入与存储的位以及与相应的存储的互补位进行比较，并基于所述比较提供指示。 
2.根据权利要求1所述的装置，其中所述参考输入是单端参考输入，并且其中所述第一比较电路包括将所述单端参考输入与所述存储的位以及所述相应的存储的互补位中的每一个进行比较的逻辑。 
3.根据权利要求1所述的装置，其中所述第一比较电路包括用于当参考位与所述存储的位匹配但与相应的存储的互补位不同时输出匹配指示的逻辑。 
4.根据权利要求2所述的装置，还包括反相器电路，用于反转参考位，并提供作为所述输入参考的反转的参考位，其中所述第一比较电路包括用于当所述反转的参考位与所述存储的位不同但与所述相应的存储的互补位匹配时输出匹配指示的逻辑。 
5.根据权利要求1所述的装置，其中所述第一比较电路包括用于基于所述参考输入、所述存储的位以及所述存储的互补位的逻辑状态来执行以下之一操作的逻辑： 
向输出端提供所述参考输入； 
上拉所述输出端；以及 
下拉所述输出端。 
6.根据权利要求1所述的装置，其中所述第一比较电路包括： 
通过电路，用于在所述存储的位和所述存储的互补位的控制下选择性 地向输出端提供参考输入； 
上拉电路，用于在所述参考输入和所述存储的互补位的控制下选择性地上拉输出端；以及 
下拉电路，用于在所述参考输入和所述存储的位的控制下选择性地下拉输出端。 
7.根据权利要求1至6中任一项所述的装置，还包括： 
第二内容可寻址存储器单元，其包括第二位单元和第二比较电路，所述第二比较电路用于将所述参考输入与存储在第二位单元中的存储的位以及相应的互补位进行比较。 
8.根据权利要求7所述的装置，其中： 
所述第一和第二比较电路包括相应的第一和第二上拉电路； 
所述第一和第二上拉电路的每个包括能够由各自的存储的互补位控制的相应的第一开关设备；以及 
所述第一和第二上拉电路还包括能够由所述参考输入控制的共享第二开关设备，其中所述共享第二开关设备包括耦合到每个第一开关设备的终端的终端。 
9.根据权利要求7所述的装置，其中： 
所述第一和第二比较电路包括相应的第一和第二下拉电路； 
所述第一和第二下拉电路的每一个包括能够由各自的存储的位控制的相应的第一开关设备；以及 
所述第一和第二下拉电路还包括能够由所述参考输入控制的共享第二开关设备，其中所述共享第二开关设备包括耦合到每一个第一开关设备的终端的终端。 
10.一种基于处理器的系统，包括： 
内容可寻址存储器单元的阵列，每个所述内容可寻址存储器单元包括如权利要求1至6中任一项所述的位单元和比较电路；以及 
处理器，用于搜索用于多个参考位的参考字的内容可寻址存储器单元的阵列。 
11.根据权利要求10所述的系统，还包括： 
通信系统，用于与网络进行通信； 
通信基础结构，用于在所述处理器、所述通信系统和用户接口系统之间进行通信。 
12.根据权利要求11所述的系统，其中： 
所述通信系统包括无线通信系统； 
所述系统还包括壳体和电池；以及 
所述处理器、所述通信系统、所述电池以及至少一部分所述用户接口系统位于所述壳体之内。 
CN201320213329.7U 2012-04-25 2013-04-24 内容可寻址存储器装置和基于处理器的系统 Expired - Fee Related CN203520882U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
USPCT/US2012/034898 2012-04-25
PCT/US2012/034898 WO2013162533A1 (en) 2012-04-25 2012-04-25 Low power content addressable memory system

Publications (1)

Publication Number Publication Date
CN203520882U true CN203520882U (zh) 2014-04-02

Family

ID=49483641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320213329.7U Expired - Fee Related CN203520882U (zh) 2012-04-25 2013-04-24 内容可寻址存储器装置和基于处理器的系统

Country Status (4)

Country Link
US (1) US9007799B2 (zh)
CN (1) CN203520882U (zh)
TW (1) TWI570726B (zh)
WO (1) WO2013162533A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109196588A (zh) * 2016-05-31 2019-01-11 高通股份有限公司 多周期搜索内容可寻址的存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007799B2 (en) 2012-04-25 2015-04-14 Intel Corporation Low power content addressable memory system
US10528598B2 (en) * 2015-02-26 2020-01-07 Schneider Electric USA, Inc. Energy management system and method
JP2016162247A (ja) * 2015-03-02 2016-09-05 富士通株式会社 データ管理プログラム、データ管理装置、及びデータ管理方法
US10628435B2 (en) * 2017-11-06 2020-04-21 Adobe Inc. Extracting seasonal, level, and spike components from a time series of metrics data

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436399B1 (en) * 1998-04-09 2002-08-20 The Ohio State University Research Foundation Nucleic acid encoding the major outer membrane protein of the causative agent of human granulocytic ehrlichiosis and peptides encoded thereby
US6125049A (en) * 1999-01-05 2000-09-26 Netlogic Microsystems, Inc. Match line control circuit for content addressable memory
US6539455B1 (en) * 1999-02-23 2003-03-25 Netlogic Microsystems, Inc. Method and apparatus for determining an exact match in a ternary content addressable memory device
JP2001036759A (ja) * 1999-07-16 2001-02-09 Sony Corp 印刷装置及び色調整方法
US6549042B2 (en) * 2000-06-23 2003-04-15 Integrated Device Technology, Inc. Complementary data line driver circuits with conditional charge recycling capability that may be used in random access and content addressable memory devices and method of operating same
US6646899B2 (en) * 2001-09-21 2003-11-11 Broadcom Corporation Content addressable memory with power reduction technique
US6760242B1 (en) * 2002-04-10 2004-07-06 Integrated Device Technology, Inc. Content addressable memory (CAM) devices having speed adjustable match line signal repeaters therein
DE10211957B4 (de) * 2002-03-18 2007-03-08 Infineon Technologies Ag Ternäre inhaltsadressierbare Speicherzelle
US6867989B1 (en) * 2002-07-29 2005-03-15 Netlogic Microsystems, Inc. Auto read content addressable memory cell and array
US20040170041A1 (en) * 2002-10-15 2004-09-02 Xiaohua Huang CAM cells for high speed and lower power content addressable memory (CAM) and ternary content addressable memory (TCAM)
US6845025B1 (en) * 2003-03-21 2005-01-18 Netlogic Microsystems, Inc. Word line driver circuit for a content addressable memory
US7016211B2 (en) * 2003-08-18 2006-03-21 Integrated Device Technology, Inc. DRAM-based CAM cell with shared bitlines
US7126834B1 (en) * 2003-09-12 2006-10-24 Netlogic Microsystems, Inc. Sense amplifier architecture for content addressable memory device
US7120040B2 (en) * 2004-06-01 2006-10-10 Mosaid Technologies Incorporation Ternary CAM cell for reduced matchline capacitance
US7298635B1 (en) * 2005-03-15 2007-11-20 Netlogic Microsystems, Inc. Content addressable memory (CAM) cell with single ended write multiplexing
TWI265529B (en) * 2005-07-15 2006-11-01 Nat Univ Chung Cheng And-type match-line scheme for content addressable memories
US7471103B2 (en) * 2006-12-06 2008-12-30 International Business Machines Corporation Method for implementing complex logic within a memory array
TWI391946B (zh) * 2008-09-18 2013-04-01 Realtek Semiconductor Corp 內容可定址記憶體
US8315078B2 (en) * 2009-01-22 2012-11-20 Qualcomm Incorporated Power saving static-based comparator circuits and methods and content-addressable memory (CAM) circuits employing same
US8023301B1 (en) * 2009-06-19 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having state information processing circuitry
US7907432B2 (en) * 2009-06-30 2011-03-15 Netlogic Microsystems, Inc. Content addressable memory device for simultaneously searching multiple flows
US8451640B2 (en) * 2010-12-13 2013-05-28 Broadcom Corporation System for reducing power consumption and increasing speed of content-addressable memory
US9007799B2 (en) 2012-04-25 2015-04-14 Intel Corporation Low power content addressable memory system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109196588A (zh) * 2016-05-31 2019-01-11 高通股份有限公司 多周期搜索内容可寻址的存储器

Also Published As

Publication number Publication date
WO2013162533A1 (en) 2013-10-31
US20140192580A1 (en) 2014-07-10
US9007799B2 (en) 2015-04-14
TWI570726B (zh) 2017-02-11
TW201401280A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
CN203520882U (zh) 内容可寻址存储器装置和基于处理器的系统
US9934844B2 (en) SRAM bit-line and write assist apparatus and method for lowering dynamic power and peak current, and a dual input level-shifter
US9960753B2 (en) Apparatus and method for low power fully-interruptible latches and master-slave flip-flops
EP2926279B1 (en) Data transfer across power domains
US9805790B2 (en) Memory cell with retention using resistive memory
KR101802882B1 (ko) 저항성 메모리를 사용하는 기억을 갖는 메모리 셀
CN102834869B (zh) 半导体存储装置
CN204791989U (zh) 耐高电压的字线驱动器和包含该字线驱动器的存储器及其系统
US8848413B2 (en) Low power register file
CN102292777B (zh) 减少存储器装置中的泄漏电流
CN104575580A (zh) 字线控制电路
CN104836568A (zh) 半导体电路及其操作方法
US20220321123A1 (en) Circuits and Methods to harvest energy from transient on-chip data
CN104168012A (zh) 电压电平转换器和实现其的系统
US10418975B2 (en) Low clock supply voltage interruptible sequential
CN101689851A (zh) 逻辑状态捕捉电路
CN106452391B (zh) 用于在电子设备中进行信号驱动的解耦电容电路及装置
CN101950584A (zh) 内容定址存储器及其设计方法
CN104867522A (zh) 一种高速低功耗电荷泵sram及其实现方法
US11619963B2 (en) Area-efficient scalable memory read-data multiplexing and latching
Hu et al. A novel low-power adiabatic SRAM with an energy-efficient line driver
CN104637527A (zh) Sram存储单元阵列、sram存储器及其控制方法
CN101630529A (zh) 内容可寻址存储器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140402

Termination date: 20210424

CF01 Termination of patent right due to non-payment of annual fee