DE10013067A1 - Halbleitervorrichtung und Verfahren zum Herstellen von dieser durch Chipvereinzelung - Google Patents
Halbleitervorrichtung und Verfahren zum Herstellen von dieser durch ChipvereinzelungInfo
- Publication number
- DE10013067A1 DE10013067A1 DE10013067A DE10013067A DE10013067A1 DE 10013067 A1 DE10013067 A1 DE 10013067A1 DE 10013067 A DE10013067 A DE 10013067A DE 10013067 A DE10013067 A DE 10013067A DE 10013067 A1 DE10013067 A1 DE 10013067A1
- Authority
- DE
- Germany
- Prior art keywords
- protective layer
- wafer
- semiconductor
- semiconductor wafer
- mounting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00865—Multistep processes for the separation of wafers into individual elements
- B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00865—Multistep processes for the separation of wafers into individual elements
- B81C1/00896—Temporary protection during separation into individual elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
- B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
- B29C43/021—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface
- B29C2043/023—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface having a plurality of grooves
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C33/00—Moulds or cores; Details thereof or accessories therefor
- B29C33/0022—Multi-cavity moulds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
- B81C2201/053—Depositing a protective layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Abstract
Eine Schutzlage wird an einer Montagevorrichtung befestigt und Bereiche der Schutzlage, die Bereichen entsprechen, an denen ein Zerteilen durch Chipvereinzelung durchzuführen ist, werden entfernt, um Rillen auszubilden. Dann wird ein Halbleiterwafer an einer der Montagevorrichtung gegenüberliegenden Seite mit der Schutzlage verbunden und wird die Montagevorrichtung von der Schutzlage und dem Halbleiterwafer gelöst, die miteinander verbunden sind. Danach wird der Halbleiterwafer durch Chipvereinzelung entlang den Rillen der Schutzlage in Halbleiterchips zerteilt. Da die Schutzlage nicht durch die Chipvereinzelung zerteilt wird, werden keine Bruckstücke der Schutzlage erzeugt, was eine Verunreinigung an den Chips verhindert.
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Her
stellen einer Halbleitervorrichtung durch Chipvereinzelung
bzw. Dicen eines mit einer Schutzlage bedeckten Halbleiterwa
fers entlang von Ritzlinien, eine durch das Verfahren herge
stellte Halbleitervorrichtung und eine für das Verfahren ver
wendbare Wafer-Lösevorrichtung.
Wie es in vielen Druckschriften, wie zum Beispiel der
JP-A-10-242253, der JP-A-7-99172, der US-A-5 824 177 und der
US-A-5 362 681 offenbart ist, ist, wenn ein Halbleiterwafer,
der mehrere bewegliche Abschnitte aufweist, in mehrere Chips
zerteilt wird, eine Schutzlage an dem Halbleiterwafer ange
bracht, um die beweglichen Abschnitte zu schützen. In diesem
Zustand wird der Halbleiterwafer in einem Waferschneide
schritt zusammen mit der Schutzlage in die Chips vereinzelt.
Bei dem zuvor beschriebenen Verfahren im Stand der Tech
nik werden jedoch, da die Schutzlage zusammen mit dem Halb
leiterwafer vereinzelt wird, Bruchstücke der Schutzlage, wie
zum Beispiel organische Klebstoffpartikel durch das Zerteilen
erzeugt und haften als Verunreinigungen an den Chips. Die
Bruchstücke können derart an auf den Chips ausgebildeten
Elektroden haften, daß die Elektroden hinsichtlich einer
elektrischen und mechanischen Verbindung nachteilig beein
trächtigt werden.
Weiterhin muß bei dem Verfahren im Stand der Technik die
Schutzlage von den Chips entfernt werden, nachdem der Wafer
schneideschritt ausgeführt worden ist.
Wenn die Schutzlage fest mit dem Halbleiterwafer verbun
den ist, ist das Entfernen der Schutzlage schwierig und kann
durch eine Belastung Beschädigungen an den Chips verursachen.
Deshalb ist die Schutzlage mit einer verhältnismäßig kleinen
Haftkraft mit dem Halbleiterwafer verbunden. Aufgrund dessen
wird die Schutzlage während des Waferschneideschritts leicht
von dem Halbleiterwafer getrennt. Als Ergebnis kann die
Schutzlage die beweglichen Abschnitte nicht ausreichend
schützen.
Die vorliegende Erfindung ist im Hinblick auf die vorher
gehenden Probleme geschaffen worden.
Eine Aufgabe der vorliegenden Erfindung besteht darin, zu
verhindern, daß eine Halbleitervorrichtung durch Bruchstücke
einer Schutzlage verunreinigt wird, die erzeugt werden, wenn
ein mit der Schutzlage bedeckter Halbleiterwafer durch Chip
vereinzelung zerteilt wird, um die Halbleitervorrichtung aus
zubilden. Eine weitere Aufgabe der vorliegenden Erfindung be
steht darin, eine Halbleitervorrichtung und ein Verfahren zum
Herstellen der Halbleitervorrichtung zu schaffen, die im
stande sind, ein Abtrennen der Schutzlage zu verhindern.
Diese Aufgabe wird mit den in den Ansprüchen 1, 8, 12 14,
15 und 16 angegebenen Maßnahmen gelöst.
Weitere vorteilhafte Ausgestaltungen der vorliegenden Er
findung sind Gegenstand der abhängigen Ansprüche.
Gemäß einem Aspekt der vorliegenden Erfindung wird bei
einem Verfahren zum Herstellen einer Halbleitervorrichtung,
nachdem eine Schutzlage an einer Montagevorrichtung befestigt
worden ist, ein Waferschneidebereich der Schutzlage entfernt.
Dann wird ein Halbleiterwafer mit der Schutzlage verbunden
und wird die Montagevorrichtung von der Schutzlage und der
Halbleitervorrichtung gelöst, wodurch der Halbleiterwafer aus
dem Waferschneidebereich der Schutzlage freiliegt. Dann wird
der Halbleiterwafer durch Chipvereinzelung entlang des Wafer
schneidebereichs zerteilt, um die Halbleitervorrichtung aus
zubilden.
Bei dem zuvor beschriebenen Verfahren werden, da der Wa
ferschneidebereich der Schutzlage entfernt wird und die
Schutzlage nicht durch die Chipvereinzelung wird, keinerlei
Bruchstücke der Schutzlage durch die Chipvereinzelung er
zeugt. Als Ergebnis wird die Halbleitervorrichtung nicht
durch die Bruchstücke verunreinigt. Da eine Waferschneide
klinge die Schutzlage nicht berühren muß, wird das Abtrennen
der Schutzlage nicht durch die Waferschneideklinge verur
sacht.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung
weist eine Halbleitervorrichtung einen Halbleiterchip, der
durch Zerteilen eines Halbleiterwafers durch Chipvereinzelung
vorgesehen wird, und eine Schutzlage auf, die auf dem Halb
leiterchip angeordnet ist. Ein Umfangsrandabschnitt der
Schutzlage ist an einer Innenseite eines Umfangsrandab
schnitts des Halbleiterchip vorgesehen. Da der Umfangsrandab
schnitt der Schutzlage an der Innenseite des Umfangrandab
schnitts des Halbleiterchip vorgesehen ist, berührt eine Wa
ferschneideklinge nicht die Schutzlage, wenn der Halbleiter
wafer zerteilt wird. Deshalb kann ein Erzeugen von Bruchstüc
ken und ein Abtrennen der Schutzlage verhindert werden.
Die Erfinder der vorliegenden Erfindung haben das Verfah
ren zum Herstellen der Halbleitervorrichtung weiter unter
sucht und geprüft und festgestellt, daß, wenn eine Haftkraft
zwischen der Schutzlage und der Montagevorrichtung stark war,
der Halbleiterwafer einfach bricht, wenn die Schutzlage und
der Halbleiterwafer von der Montagevorrichtung gelöst werden.
Um das zuvor beschriebene Problem zu lösen, werden gemäß
der vorliegenden Erfindung die Schutzlage und der Halbleiter
wafer durch einen Druck, der von der Seite der Montagevor
richtung auf die Schutzlage ausgeübt wird, von der Montage
vorrichtung gelöst. Demgemäß kann der Halbleiterwafer, ohne
beschädigt zu werden, zusammen mit der Schutzlage gelöst wer
den. Eine Bearbeitbarkeit und ein Durchsatz zum Lösen des
Halbleiterwafers von der Montagevorrichtung werden ebenso
verbessert.
Weiterhin wird, um das zuvor beschriebene Problem zu lö
sen, gemäß einem weiteren Aspekt der vorliegenden Erfindung
eine Wafer-Lösevorrichtung zum Lösen des Halbleiterwafers und
der Schutzlage von der Montagevorrichtung verwendet. Die Wa
fer-Lösevorrichtung weist die Montagevorrichtung zum festen
Halten der Schutzlage und eine Druckausübungseinrichtung zum
Ausüben eines Drucks auf die Schutzlage auf. Demgemäß wird
die Schutzlage durch den Druck zusammen mit der Halbleiter
vorrichtung einfach von der Montagevorrichtung gelöst.
Die vorliegende Erfindung wird nachstehend anhand von
Ausführungsbeispielen unter Bezugnahme auf die beiliegende
Zeichnung näher erläutert.
Es zeigen:
Fig. 1A bis 2C Querschnittsansichten eines Verfahrens zum
Herstellen einer Halbleitervorrichtung ge
mäß einem ersten Ausführungsbeispiel der
vorliegenden Erfindung auf eine stufenar
tige Weise;
Fig. 3A bis 4B Querschnittsansichten eines Verfahrens zum
Herstellen einer Halbleitervorrichtung ge
mäß einem zweiten Ausführungsbeispiel der
vorliegenden Erfindung auf eine stufenar
tige Weise;
Fig. 5 eine Querschnittsansicht der Halbleitervor
richtung gemäß dem zweiten Ausführungsbei
spiel der vorliegenden Erfindung;
Fig. 6 eine schematische Draufsicht der Halblei
tervorrichtung gemäß dem zweiten Ausfüh
rungsbeispiel der vorliegenden Erfindung;
Fig. 7A eine schematische Querschnittsansicht einer
abgewandelten Halbleitervorrichtung gemäß
dem zweiten Ausführungsbeispiel der vorlie
genden Erfindung;
Fig. 7B eine schematische Draufsicht der abgewan
delten Halbleitervorrichtung in Fig. 7A;
Fig. 8A bis 8F Querschnittsansichten eines Verfahrens zum
Herstellen einer Halbleitervorrichtung ge
mäß einem dritten Ausführungsbeispiel der
vorliegenden Erfindung auf eine stufenar
tige Weise;
Fig. 9 eine Querschnittsansicht einer abgewandel
ten Halbleitervorrichtung gemäß dem dritten
Ausführungsbeispiel der vorliegenden Erfin
dung;
Fig. 10 eine Querschnittsansicht eines Falls, in
dem eine flache Schutzlage verwendet wird;
Fig. 11A bis 11E Querschnittsansichten eines Verfahrens zum
Herstellen einer Halbleitervorrichtung ge
mäß einem vierten Ausführungsbeispiel der
vorliegenden Erfindung auf eine stufenar
tige Weise;
Fig. 12 eine Querschnittsansicht einer abgewandel
ten Halbleitervorrichtung gemäß dem vierten
Ausführungsbeispiel der vorliegenden Erfin
dung;
Fig. 13A bis 13E Querschnittsansichten eines Verfahrens zum
Herstellen einer Halbleitervorrichtung ge
mäß einem fünften Ausführungsbeispiel der
vorliegenden Erfindung auf eine stufenar
tige Weise;
Fig. 14A bis 16C Querschnittsansichten eines Verfahrens zum
Herstellen einer Halbleitervorrichtung ge
mäß einem sechsten Ausführungsbeispiel der
vorliegenden Erfindung auf eine stufenar
tige Weise; und
Fig. 17A und 17B Querschnittsansichten eines Verfahrens zum
Herstellen der Halbleitervorrichtung unter
Verwendung einer abgewandelten Verstär
kungsplatte gemäß dem sechsten Ausführungs
beispiel der vorliegenden Erfindung.
In den Ausführungsbeispielen ist mit einem Halbleiterwa
fer ein Wafer gemeint, bevor und nachdem ein Waferschneide
schritt ausgeführt wird, vorausgesetzt, daß der Wafer eine
Kontur seines Anfangszustands aufweist.
Nachstehend erfolgt die Beschreibung eines ersten Ausfüh
rungsbeispiels der vorliegenden Erfindung.
In dem ersten Ausführungsbeispiel der vorliegenden Erfin
dung wird ein Verfahren zum Herstellen einer Halbleitervor
richtung gemäß der vorliegenden Erfindung an verschiedenen
Halbleitervorrichtungen angewendet, die bewegliche Abschnitte
beinhalten, wie zum Beispiel ein an der Oberfläche mikrover
arbeiteter Beschleunigungssensor, ein Drehwinkelsensor und
eine reflektierende digitale Mikrospiegel-Projektionsvorrich
tung bzw. DMD. Das Verfahren in dem ersten Ausführungsbei
spiel der vorliegenden Erfindung wird unter Bezugnahme auf
die Fig. 1A bis 2C erläutert.
Zuerst wird, wie es in Fig. 1A gezeigt ist, eine Schutz
lage 1 vorbereitet. Die Schutzlage 1 ist aus einer
UV-härtenden Schutzlage ausgebildet, wobei eine Basis von ihr
zum Beispiel aus Polyolefin besteht. Die Schutzlage weist
eine Klebstoffoberfläche 1a zum Bedecken eines Halbleiterwa
fers 11 und eine Oberfläche 1b an einer der Klebstoffoberflä
che 1a gegenüberliegenden Seite auf. Weiterhin ist eine Mon
tagevorrichtung 4, wie sie in Fig. 1B gezeigt ist, auf einem
Erwärmungsvorrichtungsblock (nicht gezeigt) angeordnet. Die
Montagevorrichtung 4 weist Vertiefungen 2 und Löcher 3 für
eine Vakuumabsorption auf. Der Erwärmungsvorrichtungsblock
führt die Vakuumabsorption zusammenwirkend mit den Löchern 3
der Montagevorrichtung 4 durch.
Als nächstes wird in einem Montagevorrichtungs-Befesti
gungsschritt, der in Fig. 1C gezeigt ist, die Schutzlage 1
auf der Montagevorrichtung 4 angeordnet, wobei die Oberfläche
1b die Montagevorrichtung 4 berührt und die Klebstoffoberflä
che 1a nach oben freiliegt. Dann wird die Schutzlage 1 durch
Vakuumabsorption, die durch die Löcher 3 durchgeführt wird,
entlang der Vertiefungen 2 eingebeult. Da die Montagevorrich
tung 4 auf eine Temperatur in einem Bereich von 40 bis 200°C
erwärmt ist, werden Schutzkappenabschnitte 5 auf der Schutz
lage 1 mit Formen ausgebildet, die den Vertiefungen 2 ent
sprechen. Die Schutzlage 1 wird durch Anziehung durch die Lö
cher 3 an der Montagevorrichtung 4 befestigt.
In einem Schutzlagenbereich-Entfernungsschritt, der in
Fig. 1D gezeigt ist, wird die Montagevorrichtung 4 zusammen
mit der Schutzlage 1, die an der Montagevorrichtung 4 befe
stigt ist, von dem Erwärmungsvorrichtungsblock gelöst. Die
Montagevorrichtung 4 wird dann auf einem Träger (nicht ge
zeigt) angeordnet, welcher wie der Erwärmungsvorrichtungs
block unter Vakuum absorbieren kann. Dann werden Bereiche der
Schutzlage 1, an denen in einem nachstehend beschriebenen Wa
ferschneideschritt ein Waferschneiden durchzuführen ist,
durch Abtrennen entfernt, um dadurch Rillen 6 an den entfern
ten Bereichen bzw. Waferschneidebereichen auszubilden. Als
Ergebnis ist die Schutzlage 1 in Bereiche geteilt, die Abmes
sungen aufweisen, die ungefähr die gleichen wie diejenigen
von Halbleiterchips sind, die auszubilden sind. In diesem
Schritt wird die Schutzlage 1, da die Schutzlage 1 durch Va
kuumabsorption an der Montagevorrichtung 4 befestigt ist,
nicht in Stücken gelöst, nachdem der Schutzlagenbereich-Ent
fernungsschritt ausgeführt worden ist.
Als nächstes wird in einem Waferverbindungsschritt, der
in Fig. 1E gezeigt ist, der Halbleiterwafer 11, der bewegli
che Abschnitte 10 aufweist und zum Beispiel aus Silizium be
steht, durch Klebstoffe derart mit der Schutzlage 1 verbun
den, daß die beweglichen Abschnitte 10 den Kappenabschnitten
5 gegenüberliegen. Die Schutzlage 1 kann eine druckempfindli
che Klebstofflage sein, so daß der Halbleiterwafer 11 damit
verbunden wird. Das Positionieren zwischen der Schutzlage 1
und dem Halbleiterwafer 11 wird durch Ausrichtungsmarkierun
gen, die auf der Schutzlage 1 und dem Halbleiterwafer 11 aus
gebildet sind, oder durch eine CCD-Kamera durchgeführt. Ein
Roller kann bei einem Erwärmen des Halbleiterwafers 11 auf
dem Halbleiterwafer 11 gerollt werden, so daß der Halbleiter
wafer 11 mit der Schutzlage 1 verbunden werden kann, ohne
Einschlüsse in den Klebstoffen zu erzeugen und eine Haftkraft
der Klebstoffe zu verschlechtern.
Dann wird eine Chipvereinzelungslage 12 an der anderen
Oberfläche des Halbleiterwafers 11 an einer den beweglichen
Abschnitten 10 gegenüberliegenden Seite angebracht. Die Chip
vereinzelungslage 12 kann an dem Halbleiterwafer 11 ange
bracht werden, bevor der Halbleiterwafer 11 mit der Schutz
lage 1 verbunden wird. Durch das Durchführen des zuvor be
schriebenen Waferverbindungsschritts, wie er in Fig. 1E ge
zeigt ist, wird der Halbleiterwafer 11 an einer Oberfläche an
Schutzteilen bzw. Schutzkappen 14 angebracht und wird er an
der anderen Oberfläche an der Chipvereinzelungslage 12 ange
bracht. Jedes der Schutzteile 14 weist einen entsprechenden
der Kappenabschnitte 5 und eine Abmessung auf, die die glei
che wie die jedes Halbleiterchip ist, und wird es an dem
Halbleiterwafer 11 angebracht, während dieser an der Montage
vorrichtung 4 befestigt ist. In Fig. 1E sind, obgleich ledig
lich ein beweglicher Abschnitt 10 in jedem Chipbereich darge
stellt ist, im allgemeinen mehrere bewegliche Abschnitte 10
in jedem Chipbereich vorgesehen.
Nachfolgend wird in dem Waferschneideschritt, der in Fig.
2A gezeigt ist, nachdem die Montagevorrichtung 4 von der
Schutzlage 1 bzw. den Schutzteilen 14 gelöst worden ist, der
Halbleiterwafer 11 durch Vakuumabsorption an einem Chip
vereinzelungsträger 13 befestigt. In Fig. 2A ist eine detail
lierte Struktur des Chipvereinzelungsträgers 13 weggelassen.
Dann wird das Waferschneiden entlang den Rillen 6 durchge
führt, an denen die Schutzlage 1 entfernt ist, wodurch der
Halbleiterwafer 11 in die Halbleiterchips geteilt wird. Zu
diesem Zeitpunkt wird die Chipvereinzelungslage 12 nicht
vollständig getrennt. Die Halbleiterchips werden durch die
jeweiligen Schutzteile 14 geschützt.
Bei diesem Waferschneideschritt wird die Schutzlage 1
nicht getrennt. Deshalb werden keinerlei Bruchstücke der
Schutzlage 1 erzeugt, um auf den Halbleiterchips zu verblei
ben, wodurch eine Verunreinigung der Chips verhindert wird.
Außerdem wird, da eine Waferschneideklinge in dem Wafer
schneideschritt kaum die Schutzteile 14 berührt, kein Abtren
nen der Halbleiterteile 14 durch die Waferschneideklinge ver
ursacht.
Da die Schutzlage 1 nicht so fest an dem Halbleiterwafer
11 angebracht werden muß, ist das Entfernen der Schutzteile
14 einfach. Bei einem Schutzteil-Entfernungsschritt, wie er
in Fig. 2B gezeigt ist, wird eine Quarzglas-Montagevorrich
tung 15, die imstande ist, ähnlich der Montagevorrichtung 14
eine Vakuumabsorption durchzuführen, auf den Schutzteilen 14
angeordnet, die den Halbleiterwafer 11 bedecken. Dann wird
eine UV-Bestrahlung durch die Quarzglas-Montagevorrichtung 15
derart durchgeführt, daß der Klebstoff gehärtet wird, um eine
verringerte Haftkraft aufzuweisen, und werden die Schutzteile
14 durch die Vakuumabsorption entfernt. Demgemäß wird der Zu
stand geschaffen, der in Fig. 2C gezeigt ist.
Die Quarzglas-Montagevorrichtung 15 kann wie die Montage
vorrichtung 4, die zuvor beschrieben worden ist, Vertiefungen
aufweisen. Ansonsten kann die Quarzglas-Montagevorrichtung 15
lediglich Löcher für eine Vakuumabsorption an Positionen auf
weisen, die flachen Flächen der Schutzteile 14 entsprechen.
Jeder Halbleiterchip bzw. jede Halbleitervorrichtung 100, die
durch Entfernen der Schutzteile 14 ausgebildet wird, kann als
ein herkömmlicher IC-Chip gehandhabt werden. Obgleich die
Quarzglas-Montagevorrichtung 15 in dem vorliegenden Ausfüh
rungsbeispiel verwendet wird, um die Schutzteile 14 zu ent
fernen, sind andere Materialien als die Montagevorrichtung 15
verwendbar, vorausgesetzt, daß das Material UV durchlassen
kann. Die UV-Bestrahlung kann unter Verwendung eines Spiegels
oder einer optischen Faser durchgeführt werden, vorausge
setzt, daß die gesamte Waferoberfläche mit UV bestrahlt wird.
Wenn die Schutzlage 1 aus einem sich bei Wärme zusammen
ziehenden Kunststoffilm besteht, werden die Rillen 6 aufgrund
eines Zusammenziehens der Schutzlage 1 bei Wärme aufgeweitet,
nachdem der Schutzlagenbereich-Entfernungsschritt ausgeführt
worden ist. Deshalb können die entfernten Bereiche der
Schutzlage 1 verringert werden. Ebenso kann, da es schwierig
ist, daß die Waferschneideklinge die Schutzlage 1 in dem Wa
ferschneideschritt berührt, der Waferschneideschritt einfa
cher durchgeführt werden. Vorzugsweise wird der sich bei
Wärme zusammenziehende Kunststoffilm aus Filmen der Polyole
finfamilie, wie zum Beispiel einem Polyethylenfilm und einem
Polypropylenfilm, und Filmen ausgewählt, die durch Ziehen
verarbeitet werden, wie zum Beispiel ein Polyvinylchloridfilm
und ein Polyesterfilm.
In dem vorliegenden Ausführungsbeispiel wird die Schutz
lage 1 durch Vakuumabsorption an der Montagevorrichtung 4 be
festigt. Deshalb kann die Schutzlage 1 einfach an der Monta
gevorrichtung 4 befestigt werden und von der Montagevorrich
tung 4 gelöst werden, ohne beschädigt zu werden. Ebenso wird,
da die Schutzlage 1 nicht in dem Waferschneideschritt zer
teilt wird, die Lebensdauer der Waferschneideklinge verlän
gert.
Nachstehend erfolgt die Beschreibung eines zweiten Aus
führungsbeispiels der vorliegenden Erfindung.
In dem zweiten Ausführungsbeispiel der vorliegenden Er
findung werden die Schutzteile bzw. Schutzkappen 14 ähnlich
dem ersten Ausführungsbeispiel der vorliegenden Erfindung
ausgebildet. Unterschiede zu dem ersten Ausführungsbeispiel
der vorliegenden Erfindung sind, daß der Halbleiterwafer 11
Anschlußflächenabschnitte 21 aufweist, die durch Drahtkontak
tierung elektrisch mit externen Schaltungen zu verbinden sind
(siehe Fig. 3E), und daß die Schutzteile 14 nicht entfernt
werden und in Erzeugnissen verbleiben. Deshalb müssen die
Schutzteile 14 teilweise an Abschnitten entfernt werden, die
den Anschlußflächenabschnitten 21 entsprechen. Die Hauptun
terschiede zu dem ersten Ausführungsbeispiel der vorliegenden
Erfindung werden nachstehend detaillierter beschrieben. Es
ist anzumerken, daß die gleichen Teile wie diejenigen in dem
ersten Ausführungsbeispiel der vorliegenden Erfindung in dem
zweiten Ausführungsbeispiel der vorliegenden Erfindung und
später beschriebenen anderen Ausführungsbeispielen der vor
liegenden Erfindung mit den gleichen Bezugszeichen bezeichnet
sind.
Die Fig. 3A bis 4B zeigen schematisch das Verfahren
zum Herstellen der Halbleitervorrichtung gemäß dem zweiten
Ausführungsbeispiel der vorliegenden Erfindung auf eine stu
fenartige Weise. Die Schritte, die in den Fig. 3A bis 3C
gezeigt sind, werden im wesentlichen auf die gleiche Weise
durchgeführt, wie diejenigen, die in den Fig. 1A bis 1C
gezeigt sind. In einem Schutzlagenbereich-Entfernungsschritt,
der in Fig. 3D gezeigt ist, werden Bereiche der Schutzlage 1,
an denen das Waferschneiden durchzuführen ist, und Bereiche
der Schutzlage 1, die den Anschlußflächenabschnitten 21 ent
sprechen, wie in dem Schritt, der in Fig. 1D gezeigt ist,
entfernt, um Öffnungsabschnitte 23 auszubilden. Die Bereiche,
die den Anschlußflächenabschnitten 21 entsprechen, können in
einem Lagenzustand durch Pressen oder dergleichen von der
Schutzlage 1 entfernt werden, bevor der Schutzlagenbereich-
Entfernungsschritt ausgeführt wird.
Als nächstes wird in einem Waferverbindungsschritt, der
in Fig. 3E gezeigt ist, der Halbleiterwafer 11 derart mit der
Schutzlage 1 verbunden, daß die Anschlußflächenabschnitte 21
an den Öffnungsabschnitten 23 freiliegen. Demgemäß liegen so
wohl die Anschlußflächenabschnitte 21 als auch die Wafer
schneideabschnitte 22 an den jeweiligen Öffnungsabschnitten
23 frei. Die andere Vorgehensweise in dem Waferverbindungs
schritt ist im wesentlichen die gleiche wie die in dem ersten
Ausführungsbeispiel der vorliegenden Erfindung. In dem vor
liegenden Ausführungsbeispiel kann, da die Schutzteile 14
nicht entfernt werden müssen, die Schutzlage 1 fest befestigt
werden. Dies ist bevorzugt, um das Abtrennen der Schutzlage 1
zu verhindern. Es ist nicht immer notwendig, die Anschluß
flächenabschnitte 21 vollkommen freizulegen. Die Anschluß
flächenabschnitte 21 können aus jeweiligen Fenstern zur
Drahtkontaktierung teilweise freigelegt werden.
Als nächstes wird, wie es in Fig. 4A gezeigt ist, der Wa
ferschneideschritt im wesentlichen auf die gleiche Weise wie
in dem ersten Ausführungsbeispiel der vorliegenden Erfindung
ausgeführt, um dadurch den Halbleiterwafer 11 in Halbleiter
chips bzw. -vorrichtungen 200 zu schneiden. In dem vorliegen
den Ausführungsbeispiel der vorliegenden Erfindung hält, wie
es in Fig. 4B gezeigt ist, jeder Halbleiterchip 200 jedes
Schutzteil 14. Nachdem der Waferschneideschritt ausgeführt
worden ist, werden die Halbleiterchips 200 von der Chip
vereinzelungslage 12 gelöst. Dann wird ein Drahtkontaktie
rungsschritt an jedem Halbleiterchip 200 derart durchgeführt,
daß Drähte mit den Anschlußflächenabschnitten 21 verbunden
werden, die aus dem Öffnungsabschnitt 23 des Schutzteils 14
freiliegen. Die Anschlußflächenabschnitte 21 werden vorzugs
weise vor dem Drahtkontaktierungsschritt gereinigt.
Fig. 5 zeigt eine Halbleitervorrichtung, an welcher der
Drahtkontaktierungsschritt durchgeführt wird, als ein Bei
spiel. Ein Halbleiterbeschleunigungssensor 31, der als einer
der Halbleiterchips 200 ausgebildet ist, wird auf einem
Substrat 30 (zum Beispiel einem Keramiksubstrat, einer ge
druckten Leiterplatte oder einem Leiterrahmen) durch einen
Klebstoff bzw. eine Klebstofflage 32, eine Silberpaste oder
dergleichen durch Bedienen eines Roboterarms oder dergleichen
angeordnet. Als nächstes wird ein Draht, der aus Gold, Alumi
nium oder dergleichen besteht, auf einem Anschlußflächenab
schnitt 21 und einem Anschluß 34 befestigt, der auf dem
Substrat 30 vorgesehen ist. Daher wird der Drahtkontaktie
rungsschritt ausgeführt.
Fig. 6 zeigt den Beschleunigungssensor 31 bzw. den Halb
leiterchip 200 von einer Seite des Schutzteils 14. Wie es in
Fig. 6 gezeigt ist, bedeckt das Schutzteil 14 den Beschleuni
gungssensor 31 ausgenommen des Waferschneideabschnitts 22 und
der Anschlußflächenabschnitte 21. Der Öffnungsabschnitt 23
ist ein Abschnitt, der nicht mit dem Schutzteil 14 bedeckt
ist. Weiterhin zeigen die Fig. 7A und 7B einen Fall, in
dem die Anschlußflächenabschnitte 21 teilweise aus dem
Schutzteil 14 freiliegen, das heißt, die Öffnungsabschnitte
23 sind derart ausgebildet, daß sie teilweise die Anschluß
flächenabschnitte 21 freilegen.
Daher kann gemäß dem vorliegenden Ausführungsbeispiel zu
sätzlich zu den gleichen Effekten wie denjenigen in dem er
sten Ausführungsbeispiel der vorliegenden Erfindung, der
Drahtkontaktierungsschritt ohne ein Entfernen der Schutzlage
1 bzw. des Schutzteils 14 von dem Halbleiterchip 200 durchge
führt werden. Da es nicht notwendig ist, das Schutzteil 14
nach dem Waferschneideschritt zu entfernen, kann die Schutz
lage 1 fest mit dem Wafer verbunden werden. Als Ergebnis kann
das Abtrennen der Schutzlage 1 zweckmäßiger verhindert wer
den.
Nachstehend erfolgt die Beschreibung eines dritten Aus
führungsbeispiels der vorliegenden Erfindung.
Die Fig. 8A bis 8F zeigen ein Verfahren zum Herstellen
einer Halbleitervorrichtung gemäß dem dritten Ausführungsbei
spiel der vorliegenden Erfindung auf eine stufenartige Weise.
In den ersten und zweiten Ausführungsbeispielen der vorlie
genden Erfindung wird der Halbleiterwafer 11 von einer seiner
Oberflächen verarbeitet. Im Gegensatz dazu wird in dem vor
liegenden Ausführungsbeispiel der Halbleiterwafer 11 von sei
nen vorderen und hinteren Oberflächen verarbeitet. Das heißt,
wie es in Fig. 8A gezeigt ist, der Halbleiterwafer 11 in dem
vorliegenden Ausführungsbeispiel weist von der hinteren Ober
fläche verarbeitete Abschnitte 41 auf, die durch Ätzen oder
dergleichen, das von der hinteren Oberfläche durchgeführt
wird, als Öffnungsabschnitte ausgebildet werden. Die bewegli
chen Abschnitte 10 liegen sowohl aus der vorderen als auch
hinteren Oberfläche des Halbleiterwafers 11 frei.
In einem Klebstofflagen-Verbindungsschritt an der hinte
ren Oberfläche wird eine Klebstofflage bzw. rückseitige
Schutzlage 42 mit der hinteren Oberfläche des Halbleiterwa
fers 11 verbunden, um die hintere Oberfläche zu schützen.
Weiterhin wird in dem Waferverbindungsschritt die Schutzlage
1, welche wie in dem ersten Ausführungsbeispiel der vorlie
genden Erfindung derart verarbeitet wird, daß sie die Rillen
6 aufweist, mit der vorderen Oberfläche des Halbleiterwafers
11 verbunden, während sie an der Montagevorrichtung 4 befe
stigt ist. Dieser Zustand ist in Fig. 8B gezeigt.
Dann wird, wie es in Fig. 8C gezeigt ist, die Schutzlage
1 von der Montagevorrichtung 4 gelöst. Danach wird, wie es in
Fig. 8D gezeigt ist, der Halbleiterwafer 11 durch Vakuumab
sorption mittels eines Waferschneidestreifens 12a an der
Seite des Klebstoffilms 42 an dem Waferschneideträger (in
Fig. 8D nicht gezeigt) befestigt. Dann wird der Waferschnei
deschritt wie in dem ersten Ausführungsbeispiel der vorlie
genden Erfindung ausgeführt. Der Waferschneidestreifen 12a
weist die gleiche Funktion wie die der Chipvereinzelungslage
12 auf und wird nicht vollständig zerteilt.
Demgemäß wird der Halbleiterwafer 11 in Chips geteilt.
Wie es in Fig. 8E gezeigt ist, ist jeder Chip durch das
Schutzteil 14 an seiner Seite der vorderen Oberfläche und
durch den Klebstoffilm 42 an seiner Seite der hinteren Ober
fläche geschützt. Dann wird wie in dem ersten Ausführungsbei
spiel der vorliegenden Erfindung das Schutzteil 14 entfernt,
um dadurch einen Halbleiterchip bzw. eine Halbleitervorrich
tung 300 vorzusehen, die in Fig. 8F gezeigt ist. Der Halblei
terchip 300 kann wie ein herkömmlicher IC-Chip gehandhabt
werden.
Das vorliegende Ausführungsbeispiel kann mit dem zweiten
Ausführungsbeispiel der vorliegenden Erfindung bei dem Aus
bilden des Schutzteils 14 kombiniert werden. Fig. 9 zeigt die
Abwandlung. Das Schutzteil 14, das die vordere Oberfläche des
Halbleiterchip 300 schützt, wird derart ausgebildet, daß die
Anschlußflächenabschnitte 21 und der Waferschneideabschnitt
22 aus einem Öffnungsabschnitt 23 freiliegen. Demgemäß kann
der Drahtkontaktierungsschritt an dem Halbleiterchip 300 ähn
lich zu dem Beschleunigungssensor 31 durchgeführt werden, der
in Fig. 5 gezeigt ist.
Daher können gemäß dem vorliegenden Ausführungsbeispiel
die gleichen Effekte wie diejenigen in den ersten und zweiten
Ausführungsbeispielen der vorliegenden Erfindung erzielt wer
den. Zusätzlich können auch dann, wenn die beweglichen Ab
schnitte 10 aus beiden Oberflächen des Halbleiterwafers 11
freiliegen, die beweglichen Abschnitte 10 zweckmäßig ge
schützt werden.
In dem Waferschneideschritt können zwei Arten von Wafer
schneideklingen in Übereinstimmung mit den Eigenschaften der
Klebstofflage 42 verwendet werden, um die Lebensdauer der Wa
ferschneideklingen zu verlängern. Genauer gesagt, zerteilt
eine erste Klinge den Halbleiterwafer 11 etwas, wie es durch
einen Pfeil C1 in Fig. 8D gezeigt ist, und schneidet dann
eine zweite Klinge den verbleibenden Halbleiterwafer 11, den
Klebstoffilm 42 und den Waferschneidestreifen 12a, wie es
durch einen Pfeil C2 in Fig. 8D gezeigt ist. Die zweite
Klinge ist dicker als die erste Klinge und besteht aus einem
Material, das sich von dem der ersten Klinge unterscheidet.
Daher kann ein zweistufiges Zerteilen ausgeführt werden. Wenn
die Dicke der Schutzlage 1 bzw. des Schutzteils 14 auf zum
Beispiel 50 µm erhöht wird, kann der Halbleiterwafer 11 von
seiner hinteren Oberfläche zerteilt werden.
Das Schutzteil 14 weist den Kappenabschnitt 5 auf, um in
den zuvor beschriebenen Ausführungsbeispielen keinen bewegli
chen Abschnitt 10 zu berühren. Der Kappenabschnitt 5 wird
durch die Montagevorrichtung 4 ausgebildet, die die Vertie
fungen 2 aufweist. Jedoch kann, wie es in Fig. 10 gezeigt
ist, ein Klebstoff 52 auf einem flachen Schutzteil 51 dort
angeordnet werden, wo die beweglichen Abschnitte 10 des Halb
leiterwafers 11 keinen Konflikt verursachen. Demgemäß kann
durch den Klebstoff 52 verhindert werden, daß das Schutzteil
die beweglichen Abschnitte 10 berührt. Das Schutzteil 51 wird
durch Anordnen des Klebstoffs 52 auf der flachen Schutzlage 1
und durch Ausbilden der Vertiefungen 6 oder der Öffnungsab
schnitte 23 in der Schutzlage 1 ausgebildet. In diesem Fall
können die Vertiefungen 2 der Montagevorrichtung 4 weggelas
sen werden, was zu niedrigen Kosten führt.
Nachstehend erfolgt die Beschreibung eines vierten Aus
führungsbeispiels der vorliegenden Erfindung.
Die Fig. 11A bis 11E zeigen ein Verfahren zum Herstel
len einer Halbleitervorrichtung gemäß dem vierten Ausfüh
rungsbeispiel der vorliegenden Erfindung auf eine stufenar
tige Weise. In dem vierten Ausführungsbeispiel der vorliegen
den Erfindung werden, wie es in Fig. 11A gezeigt ist, beweg
liche Abschnitte 61 in dem Halbleiterwafer 11 mit einer Tiefe
in einem Bereich von ungefähr 0,5 bis 100 µm von einer Ober
fläche des Wafers 11 ausgebildet. In dem vorliegenden Ausfüh
rungsbeispiel wird insbesondere eine Vertiefung 62, die durch
jeden beweglichen Abschnitt 61 und die Oberfläche 60 defi
niert ist, auf ungefähr 3 µm eingestellt. In diesem Fall kann
ein Schutzteil bzw. eine Schutzkappe 63 flach sein. Deshalb
werden in dem vorliegenden Ausführungsbeispiel der Montage
vorrichtungs-Befestigungsschritt, der Schutzlagenbereich-Ent
fernungsschritt, der Waferverbindungsschritt und der Schutz
lagen-Verbindungsschritt an der hinteren Oberfläche durchge
führt, wie es zuvor beschrieben worden ist, während der
Schutzfilm 1 flach bleibt, ohne die Kappenabschnitte 5 auszu
bilden, um dadurch den Zustand auszubilden, der in Fig. 11B
gezeigt ist.
Als nächstes werden, wie es in Fig. 11C und 11D gezeigt
ist, der Waferschneideschritt und der Schutzteil-Entfernungs
schritt wie in dem dritten Ausführungsbeispiel der vorliegen
den Erfindung ausgeführt, um dadurch einen Halbleiterchip
bzw. eine Halbleitervorrichtung 400 auszubilden, die in Fig.
11E gezeigt ist. Das Schutzteil 63 kann wie in dem zweiten
Ausführungsbeispiel der vorliegenden Erfindung ausgebildet
werden. Fig. 12 zeigt den Halbleiterchip 400, der demgemäß
derart ausgebildet ist, daß er das Schutzteil 63 aufweist,
aus dem die Anschlußflächenabschnitte 21 freiliegen. Der
Halbleiterchip 400, der in Fig. 12 gezeigt ist, kann dem
Drahtkontaktierungsschritt unterzogen werden, während das
Schutzteil 63 wie in dem zweiten Ausführungsbeispiel der vor
liegenden Erfindung gehalten wird.
Obgleich die beweglichen Abschnitte 10 in dem vorliegen
den Ausführungsbeispiel aus sowohl vorderen als auch hinteren
Oberflächen des Halbleiterwafers 11 freiliegen, können die
beweglichen Abschnitte 10 wie in den ersten und zweiten Aus
führungsbeispielen der vorliegenden Erfindung lediglich aus
der vorderen Oberfläche des Halbleiterwafers 11 freiliegen,
vorausgesetzt, daß die beweglichen Abschnitte 10 mit einer
Tiefe in einem Bereich von ungefähr 0,5 bis 100 µm von der
vorderen Oberfläche des Wafers in dem Wafer ausgebildet wer
den. Daher können gemäß dem vorliegenden Ausführungsbeispiel
die gleichen Effekte wie diejenigen in den ersten bis dritten
Ausführungsbeispielen der vorliegenden Erfindung durch Anwen
den der flachen Schutzlage 1 bzw. des flachen Schutzteils 63
an den Halbleiterwafer 11 vorgesehen werden, der die zuvor
beschriebene Struktur aufweist.
Nachstehend erfolgt die Beschreibung eines fünften Aus
führungsbeispiels der vorliegenden Erfindung.
In dem fünften Ausführungsbeispiel der vorliegenden Er
findung weist ein Halbleiterchip 500, der durch Chipvereinze
lung eines Halbleiterwafers 11 ausgebildet wird, Kontaktie
rungsflecken auf, die von diesem freiliegen, um elektrisch
mit externen Abschnitten verbunden zu werden. Die Fig. 13A
bis 13E zeigen ein Verfahren zum Herstellen des Halbleiter
chip 500 gemäß dem fünften Ausführungsbeispiel der vorliegen
den Erfindung auf eine stufenartige Weise.
Zuerst werden in einem Kontaktierungsflecken-Ausbildungs
schritt, der in Fig. 13A gezeigt ist, Kontaktierungsflecken
70 auf der vorderen Oberfläche des Halbleiterwafers 11 ausge
bildet, um elektrisch mit den Anschlußflächenabschnitten 21
verbunden zu werden. Die Kontaktierungsflecken 70 werden aus
zum Beispiel einem eutektischen Lot oder einem Lot ausgebil
det, das In beinhaltet. Steh-Kontaktierungsflecken bzw.
Drahtkontaktierungsflecken, die aus Goldkugeln bestehen, wel
che durch Drahtkontaktierung von Golddrähten ausgebildet wer
den, können als die Kontaktierungsflecken 70 angewendet wer
den.
In dem Montagevorrichtungs-Befestigungsschritt wird die
Schutzlage 1 an der Montagevorrichtung 4 befestigt. Dann wird
in dem Schutzlagenbereich-Entfernungsschritt die Schutzlage 1
mittels eines Excimerlasers oder dergleichen derart teilweise
entfernt, daß sie an Bereichen, die beweglichen Abschnitten
61 des Halbleiterwafers 11 entsprechen, Vertiefungen 71 auf
weist. Die Vertiefungen 71 weisen die gleiche Funktion wie
diejenige der Kappenabschnitte 5 auf, die zuvor beschrieben
worden sind. Wenn die beweglichen Abschnitte 61 in dem Wafer
11 mit einer Tiefe in einem Bereich von ungefähr 0,5 bis 100
µm von der Waferoberfläche 60 vorgesehen werden, ist es nicht
immer notwendig, die Vertiefungen 71 auszubilden.
In dem Schutzlagenbereich-Entfernungsschritt werden die
Rillen 6 weiterhin in der Schutzlage 1, die an der Montage
vorrichtung 4 befestigt ist, an Bereichen bzw. Ritzbereichen
ausgebildet, an denen das Waferschneiden durchzuführen ist,
um dadurch die Schutzlage 1 in Stücke zu teilen, von denen
jedes eine Abmessung aufweist, die jedem Halbleiterchip ent
spricht. Zu diesem Zeitpunkt werden ebenso Bereiche der
Schutzlage 1, die den Kontaktierungsflecken 70 entsprechen,
entfernt, um Öffnungsabschnitte 72 auszubilden.
Als nächstes wird der Klebstoffilm 42 mit der hinteren
Oberfläche des Halbleiterwafers 11 verbunden. In dem Wafer
verbindungsschritt in dem vorliegenden Ausführungsbeispiel
werden Schutzteile 73, die durch Teilen der Schutzlage 1 aus
gebildet werden, mit der hinteren Oberfläche des Halbleiter
wafers 11 verbunden, um die Kontaktierungsflecken 70 aus den
Öffnungsabschnitten 72 freizulegen, während er an der Monta
gevorrichtung 4 befestigt ist. Als Ergebnis wird der Zustand,
der in Fig. 13B gezeigt ist, geschaffen.
Nachdem die Schutzlage 1 von der Montagevorrichtung 4 ge
löst worden ist, wird der Waferschneideschritt entlang den
Rillen 6 ausgeführt, um den Halbleiterwafer 11 in Chips zu
teilen (siehe Fig. 13C).
Demgemäß wird ein Halbleiterchip 500 erzielt, der in Fig.
13D gezeigt ist. Der Halbleiterchip 500 ist mit dem Schutz
teil 73 bedeckt, das die Öffnungsabschnitte 72 aufweist, und
die Kontaktierungsflecken 70 liegen aus den Öffnungsabschnit
ten 72 frei.
Weiterhin wird ein Substrat 80 vorbereitet, das auf sich
eine leitende Schicht 81 aufweist. Das Substrat 80 ist vor
zugsweise ein Keramik-, Glas-, Glas/Keramik- oder Silizium
substrat oder eine gedruckte Leiterplatte. Die leitende
Schicht 81 ist mit einer isolierenden Schicht 82 bedeckt, die
derart Öffnungsabschnitte aufweist, daß die leitende Schicht
81 teilweise aus den Öffnungsabschnitten freiliegt.
Dann wird, wie es in Fig. 13E gezeigt ist, der Halblei
terchip 500 derart auf dem Substrat 80 angeordnet, daß die
Kontaktierungsflecken 70 die leitende Schicht 80 berühren,
die aus den Öffnungsabschnitten freiliegt. Die Kontaktie
rungsflecken 70 und die leitende Schicht 81 werden durch Re
flow- oder Thermokompressionskontaktierung elektrisch mit
einander verbunden. Daher kann eine seitenrichtige Kontaktie
rung, das heißt, eine Flipchip-Befestigung, ausgeführt wer
den.
Wenn die Kontaktierungsflecken 70 aus einem eutektischen
Lot bestehen, beträgt der Schmelzpunkt des eutektischen Lots
ungefähr 180°C. In diesem Fall besteht die Basis, die das
Schutzteil 73 bildet, aus einem wärmebeständigen Harz, wie
zum Beispiel Polyimid, und wird ein Silikonklebstoff als der
zuvor beschriebene Klebstoff verwendet. Die Kontaktierungs
flecken 70 können aus einem Lot bestehen, das In beinhaltet,
dessen Schmelzpunkt niedriger als der eines eutektischen Lots
ist. Die Kontaktierungsflecken 70 und die leitende Schicht 80
können in einer festen Phase durch Thermokompressionskontak
tierung bei einer niedrigeren Temperatur miteinander verbun
den werden. Ansonsten können die Kontaktierungsflecken 70
durch eine Silberpaste verbunden werden, welche im allgemei
nen zum Befestigen von Chips auf einem Substrat verwendet
wird.
Daher werden gemäß dem vorliegenden Ausführungsbeispiel
kaum Bruchstücke des Schutzteils 73 erzeugt, da das Wafer
schneiden entlang den Rillen 6 durchgeführt wird. Da das
Schutzteil 73 nicht von dem Halbleiterchip 500 entfernt wer
den muß, kann das Schutzteil 73 fest mit dem Halbleiterchip
500 verbunden werden. Als Ergebnis wird das Abtrennen des
Schutzteils 73 verhindert. Der Halbleiterchip 500 kann durch
die Kontaktierungsflecken 70, die aus den Öffnungsabschnitten
72 freiliegen, während das Schutzteil 73 darauf gehalten
wird, elektrisch mit dem externen Substrat 80 verbunden wer
den.
In dem Schutzlagenbereich-Entfernungsschritt in dem vor
liegenden Ausführungsbeispiel ist es schwierig, lediglich die
Öffnungsabschnitte 72 auszubilden, die den Kontaktierungs
flecken 70 entsprechen. Die Rillen 6 müssen nicht ausgebildet
werden. In diesem Fall wird die Schutzlage 1 zusammen mit dem
Wafer 11 in dem Waferschneideschritt geschnitten. Auch in
diesem Fall können, da das Schutzteil nicht von dem Halblei
terchip entfernt werden muß und die Schutzlage 1 fest mit dem
Halbleiterwafer 11 verbunden werden kann, Bruchstücke und ein
Abtrennen der Schutzlage 1 verhindert werden.
Die Schutzlage 1 in dem vorliegenden Ausführungsbeispiel
kann die Kappenabschnitte 5 aufweisen, wie sie in Fig. 1 ge
zeigt sind, oder flach sein, wie es in den Fig. 10 und 11
gezeigt ist. Die beweglichen Abschnitte müssen nicht aus bei
den Oberflächen des Halbleiterwafers freiliegen, sondern kön
nen aus lediglich einer Oberfläche des Wafers freiliegen, wie
es in dem ersten Ausführungsbeispiel der vorliegenden Erfin
dung dargestellt ist.
Im übrigen ist in den zuvor beschriebenen Ausführungsbei
spielen, wie es in den Fig. 5 bis 7, 9, 12 und 13D gezeigt
ist, der Halbleiterchip 200, 300, 400 oder 500 mit den
Schutzteilen 14, 15, 63 oder 73 bedeckt und ist ein Umfangs
randabschnitt 51 jedes Schutzteils an einer Innenseite eines
Umfangrandabschnitts 52 jedes Halbleiterchip angeordnet. Dies
ist so, da der Bereich der Schutzlage 1, an dem das Wafer
schneiden durchgeführt wird, in dem Schutzlagenbereich-Ent
fernungsschritt entfernt wird, um die Rillen 6 oder die Öff
nungsabschnitte 3 auszubilden. Da der Umfangsrandabschnitt 51
des Schutzteils an der Innenseite des Umfangsrandabschnitts
52 des Halbleiterchip angeordnet ist, ist es schwierig, daß
die Waferschneideklinge das Schutzteil berührt. Als Ergebnis
werden kaum Bruchstücke der Schutzlage erzeugt und tritt das
Abtrennen des Schutzteils nicht auf.
Wenn die Umfangsrandabschnitte des Schutzteils und des
Halbleiterchip an der gleichen Position vorgesehen sind, ist
es wahrscheinlich, daß das Schutzteil von dem Chip abgetrennt
wird, wenn die Seitenflächen, die oberen Winkelabschnitte,
der Randabschnitt oder dergleichen des Chip gehandhabt oder
geklemmt werden. Im Gegensatz dazu tritt bei den Halbleiter
chips 200 bis 500, da der Umfangsrandabschnitt 51 des Schutz
teils an der Innenseite des Umfangsrandabschnitts 52 des Chip
angeordnet ist, um andere Teile nicht zu berühren, das Ab
trennen des Schutzteils während der Handhabung kaum auf.
Nachstehend erfolgt die Beschreibung eines sechsten Aus
führungsbeispiels der vorliegenden Erfindung.
Die Fig. 14A bis 16C zeigen ein Verfahren zum Herstel
len einer Halbleitervorrichtung gemäß dem sechsten Ausfüh
rungsbeispiel der vorliegenden Erfindung auf eine stufenar
tige Weise. Das sechste Ausführungsbeispiel der vorliegenden
Erfindung verwendet einen Halbleiterwafer 11, von dem beide
Oberflächen wie in dem dritten Ausführungsbeispiel der vor
liegenden Erfindung verarbeitet werden. Die Halbleitervor
richtung in dem vorliegenden Ausführungsbeispiel wird für ei
nen eine Kapazität erfassenden Beschleunigungssensor verwen
det. Der Halbleiterwafer 11 weist von der hinteren Oberfläche
verarbeitete Abschnitte 41 als Öffnungsabschnitte derart auf,
daß Erfassungsabschnitte 10a von vorderen und hinteren Ober
flächen des Wafers 11 freiliegen. Jeder der Erfassungsab
schnitte 10a besteht aus einer beweglichen Elektrode und ei
ner festen Elektrode.
Wie es in Fig. 14A gezeigt ist, ist ein Klebstoffilm bzw.
eine Klebstofflage 42 an der hinteren Oberfläche des Halblei
terwafers 11 angebracht. Fig. 14B zeigt eine Montagevorrich
tung 4 zum Ausbilden von Schutzkappenabschnitten 5. Die Mon
tagevorrichtung 4 ist eine Scheibe und weist mehrere Vertie
fungen auf einer Oberfläche von ihr zum Ausbilden der Kappen
abschnitte 5 und mehrere Löcher bzw. Durchgangslöcher 3 auf,
die mit den Vertiefungen 2 in Verbindung stehen und sich an
der anderen Oberfläche von ihr zur Vakuumanziehung öffnen.
Als nächstes wird, wie es in Fig. 14C gezeigt ist, eine
Vakuumeinspannstufe 600 in Kontakt zu der Montagevorrichtung
4 an einer den Vertiefungen 2 gegenüberliegenden Seite ange
ordnet. Die Vakuumeinspannstufe 600 weist in sich ein Druck
leitloch 601 auf. Das Druckleitloch 601 steht an einem Ende
von ihm mit den jeweiligen Löchern 3 und mit einem anderen
Ende von ihm mit einer Vakuumpumpe bzw. Dekompressionspumpe
in Verbindung. Die Montagevorrichtung 4 und die Vakuumein
spannstufe 600 sind durch einen O-Ring 602 abgedichtet. Die
Vakuumanziehung kann durch das Druckleitloch 601 in einer
Richtung durchgeführt werden, die in Fig. 14C durch einen
Pfeil P dargestellt ist.
Als nächstes werden, wie es in Fig. 14D gezeigt ist, die
Montagevorrichtung 4 und die Vakuumeinspannstufe 600 auf eine
Temperatur (zum Beispiel ungefähr 70°C) erwärmt, die imstande
ist, die Schutzlage 1 zu deformieren. Danach wird in dem Mon
tagevorrichtungs-Befestigungsschritt die Schutzlage 1 an der
Oberfläche der Montagevorrichtung 4 befestigt, während die
Vakuumpumpe betrieben wird, um die Vakuumanziehung durchzu
führen. Demgemäß wird, wie es in dem ersten Ausführungsbei
spiel der vorliegenden Erfindung beschrieben worden ist, die
Schutzlage 1 derart deformiert, daß sie die Kappenabschnitte
5 aufweist, die sich von einer Seite einer Klebstoffoberflä
che 1a zu einer Oberfläche 1b entlang den Vertiefungen 2 hin
durch eine Anziehungskraft einbeulen, die von den Löchern 3
ausgeübt wird. Zu diesem Zeitpunkt wird ein Chipvereinze
lungsrahmen 603 an einem Außenumfangsabschnitt der Schutzlage
1 angeordnet, um eine Flachheit der Schutzlage 1 zu erhalten.
Als nächstes werden in dem Waferverbindungsschritt, der
in Fig. 15A gezeigt ist, der Halbleiterwafer 11 und die
Schutzlage 1 im wesentlichen auf die gleiche Weise wie in dem
ersten Ausführungsbeispiel der vorliegenden Erfindung derart
zueinander positioniert, daß die Erfassungsabschnitte 10a den
jeweiligen Kappenabschnitten 5 gegenüberliegen. Dann werden
die vordere Oberfläche des Halbleiterwafers 11 und die Kleb
stoffoberfläche 1a der Schutzlage 1 miteinander verbunden und
werden diese dann auf Raumtemperatur abgekühlt, während ihr
Zustand erhalten wird.
Nach einem Abkühlen wird in einem Verstärkungsplatten-In
stallationsschritt, der in Fig. 15B gezeigt ist, ein Verstär
kungswafer 604, der im Durchmesser größer als der Halbleiter
wafer 11 ist, auf der hinteren Oberfläche des Klebstoffilms
42 als eine Verstärkungsplatte angeordnet. Die Schutzlage 1
wird mit dem Verstärkungswafer 604 an dem Außenumfangsab
schnitt der Klebstoffoberfläche 1a von diesem verbunden, wo
durch die Schutzlage 1 und der Halbleiterwafer 11 an dem Ver
stärkungswafer 604 befestigt werden. Als Ergebnis wird der
Verstärkungswafer 604 derart angeordnet, daß er der Oberflä
che der Montagevorrichtung 4, an der die Vertiefungen 2 aus
gebildet sind, über den Wafer 11 und die Schutzlage 1, die
sich dazwischen befinden, gegenüberliegt.
Als nächstes wird die Montagevorrichtung 4 von der
Schutzlage 1 gelöst. In dem vorliegenden Ausführungsbeispiel
wird ein Druck über die Montagevorrichtung 4 in einer Rich
tung, die durch einen Pfeil P in Fig. 15B dargestellt ist,
auf die Schutzlage 1 ausgeübt (Druckausübungs-Löseschritt).
Genauer gesagt wird die Verbindung des Endes des Druckleit
lochs 601 von der Vakuumpumpe zu einer Druckzufuhrvorrichtung
(nicht gezeigt, zum Beispiel ein Kompressor) umgeschaltet.
Das Umschalten der Verbindung kann durch Umschalten eines
Leitungssystems (wie zum Beispiel eines Schlauchsystems) der
Vakuumpumpe zu einem Leitungssystem der Druckzufuhrvorrich
tung durch einen Schaltkolben oder dergleichen durchgeführt
werden.
Die Druckzufuhrvorrichtung liefert Gas, wie zum Beispiel
komprimierte Luft oder komprimierten Stickstoff (N2) über das
Druckleitloch 601 in die Löcher 3, um dadurch die Druckaus
übung mit einem Druck von ungefähr 0,03 MPa durchzuführen.
Die Kappenabschnitte 5 werden durch die Größe des Drucks
nicht deformiert. In diesem unter Druck gesetzten Zustand
wird der Verstärkungswafer 604 zusammen mit dem Halbleiterwa
fer 11 und der Schutzlage 1 von der Montagevorrichtung 4 ge
löst. Zu diesem Zeitpunkt wird, da der Halbleiterwafer 11 von
dem Verstärkungswafer 604 an der hinteren Oberfläche von ihm
getragen wird, der Halbleiterwafer 11 während des Lösens
nicht deformiert (gewölbt) und beschädigt. Fig. 15C zeigt den
Zustand, nachdem das Lösen ausgeführt worden ist.
Als nächstes wird in einem Verstärkungsplatten-Entfer
nungsschritt, der in Fig. 16A gezeigt ist, der Außenumfangs
abschnitt der Schutzlage 1 durch Abtrennen entfernt und wird
demgemäß der Verstärkungswafer 60 von dem Halbleiterwafer 11
entfernt. Da der Verstärkungswafer 604 lediglich den Kleb
stoffilm 42 berührt, kann dessen Abtrennen einfach durchge
führt werden. Als nächstes wird, wie es in Fig. 16B gezeigt
ist, eine Chipvereinzelungslage 12 an der hinteren Oberfläche
des Klebstoffilms 42 angebracht und wird der Waferschneide
schritt unter Verwendung einer Waferschneideklinge 605 ausge
führt. Danach wird, wie es in Fig. 16C gezeigt ist, die
Schutzlage 1 entfernt, um dadurch den Halbleiterwafer 11 in
Chips zu teilen. Im übrigen dienen die Montagevorrichtung 4,
der Verstärkungswafer bzw. die Verstärkungsplatte 604, das
Druckleitloch 601 und die Druckzufuhrvorrichtung bzw. Druck
ausübungsvorrichtung in dem vorliegenden Ausführungsbeispiel
der vorliegenden Erfindung zusammenwirkend als eine Wafer-Lö
sevorrichtung.
Gemäß dem Verfahren des vorliegenden Ausführungsbeispiels
wird, nachdem der Halbleiterwafer 11 mit der Klebstoffober
fläche 1a der Schutzlage 1 verbunden worden ist, die fest an
der Montagevorrichtung 4 befestigt ist, die Schutzlage 1 zu
sammen mit dem Halbleiterwafer 11 von der Montagevorrichtung
4 gelöst. Wenn die Schutzlage 1 von der Montagevorrichtung 4
gelöst wird, wird ein Druck über die Montagevorrichtung 4 in
einer Richtung, in welcher die Schutzlage 1 gelöst wird, auf
die Schutzlage 1 ausgeübt.
Demgemäß kann der Halbleiterwafer 11, der mit der Schutz
lage 1 verbunden ist, einfach unter einem Druck abgenommen
werden, ohne irgendwelche Beschädigungen aufzuweisen. Daher
kann das Lösen des Wafers gemäß dem Verfahren der vorliegen
den Erfindung mit einer hohen Bearbeitbarkeit und einem hohen
Durchsatz durchgeführt werden. Der Verstärkungswafer 604 muß
nicht immer angewendet werden, ist aber wirkungsvoll, um die
Beschädigungen an dem Halbleiterwafer 11 zweckmäßiger zu ver
hindern.
Die Montagevorrichtung 4 in dem vorliegenden Ausführungs
beispiel weist die Vertiefungen 2 und die Löcher 3 auf, die
mit den Vertiefungen 2 in Verbindung stehen, und die Schutz
lage 1 wird entlang den Vertiefungen 2 derart deformiert, daß
sie die Kappenabschnitte 5 aufweist. Die Kappenabschnitte 5
schützen die beweglichen Abschnitte des Halbleiterwafers vor
einer Oberflächenspannung und einem Wasserdruck während des
Waferschneideschritts. Andererseits wird die Abmessung jedes
Halbleiterchips Jahr für Jahr verringert, so daß die Anzahl
der Chips, die durch einen Wafer ausgebildet werden, auf zum
Beispiel 2000 bis 3000 erhöht wird.
In einem derartigen Fall erfordert die große Anzahl von
Chips mindestens die gleiche Anzahl von Kappenabschnitten.
Demgemäß ist es erforderlich, daß die Montagevorrichtung zum
Ausbilden der Kappenabschnitte 2000 bis 3000 Vertiefungen auf
sich aufweist. In diesem Fall ist es sehr schwierig, die
Schutzlage 1 von der Montagevorrichtung 4 lösen, da die
Schutzlage 1 entlang den Vertiefungen eingebeult ist. Gemäß
dem vorliegenden Ausführungsbeispiel kann jedoch die Schutz
lage auch in einem derartigen Fall einfach gelöst werden, um
dadurch das zuvor beschriebene Problem zu lösen.
Die Montagevorrichtung 4 kann lediglich flach sein, ohne
die Vertiefungen 2 aufzuweisen, und lediglich Löcher 3 können
in der Montagevorrichtung 4 ausgebildet sein. In diesem Fall
werden die Kappenabschnitte 5 nicht an der Schutzlage 1 aus
gebildet. Diese Änderung beeinträchtigt überhaupt nicht den
Effekt eines einfachen Lösens der Schutzlage 1 von der Monta
gevorrichtung 4 durch Druckausübung. Obgleich sowohl eine Va
kuumanziehung als auch eine Druckausübung durch die Löcher 3
durchgeführt werden, kann die Montagevorrichtung 4 andere Lö
cher lediglich für eine Druckausübung aufweisen.
Das Verfahren der vorliegenden Erfindung, das zuvor be
schrieben worden ist, beinhaltet keinen Schutzlagenbereich-
Entfernungsschritt, der in den ersten bis fünften Ausfüh
rungsbeispielen der vorliegenden Erfindung beschrieben worden
ist. Jedoch kann auch dann, wenn der Schutzlagen-Entfernungs
schritt ausgeführt wird, der Effekt des vorliegenden Ausfüh
rungsbeispiels ebenso hervorgebracht werden. Zum Beispiel
können die Bereiche der Schutzlage 1, die den Ritzbereichen
entsprechen, zwischen dem Schritt, der in Fig. 14D gezeigt
ist, und dem Schritt, der in Fig. 15A gezeigt ist, entfernt
werden. Auch wenn die Schutzlage 1 demgemäß geteilt wird,
wird, da die Schutzlage 1 durch Vakuumabsorption an der Mon
tagevorrichtung 4 befestigt ist, die geteilte Schutzlage 1
nicht gelockert, um voneinander getrennt zu werden.
Die Verstärkungsplatte der Wafer-Lösevorrichtung ist
nicht auf den Verstärkungswafer, wie zum Beispiel einen Sili
ziumwafer, beschränkt, sondern kann eine Druckvorrichtungs
platte 606 sein, die in den Fig. 17A und 17B gezeigt ist.
In einem abgewandelten Ausführungsbeispiel der vorliegenden
Erfindung, das in den Fig. 17A und 17B gezeigt ist, be
steht die Druckvorrichtungsplatte 606 aus Aluminium und weist
eine Oberfläche 607 und Vorsprungsabschnitte 608 auf, die von
dem Außenumfangsabschnitt der Oberfläche 607 zu der Montage
vorrichtung 4 hin hervorstehen. Die Fläche der Oberfläche 607
ist größer als die des Halbleiterwafers 11.
In einem Verstärkungsplatten-Installationsschritt, der
die Druckvorrichtungsplatte 606 verwendet, werden, nachdem
die Vakuumanziehung gestoppt worden ist, wie es in Fig. 17
gezeigt ist, die Druckvorrichtungsplatte 606 und die Montage
vorrichtung 4 durch Befestigungsschrauben 609 miteinander be
festigt, die in Schraubenlöcher der Druckvorrichtungsplatte
606 und der Montagevorrichtung 4 eingebracht werden. Demgemäß
weist die Oberfläche 607 der Platte 6 einen bestimmten Spalt
zu dem Klebstoffilm 42 auf, der mit dem Halbleiterwafer 11
verbunden ist. Die vorderen Enden der Vorsprungsabschnitte
608 werden von der Oberfläche der Montagevorrichtung 4 über
den Außenumfangsabschnitt der Schutzlage 1 gehalten.
Als nächstes wird bei einem Druckausübungs-Löseschritt,
der die Druckvorrichtungsplatte 606 verwendet, wie sie zuvor
beschrieben worden ist, der Druck über die Montagevorrichtung
4 in einer Richtung, in welcher die Schutzlage 1 zu lösen
ist, auf die Schutzlage 1 ausgeübt. Demgemäß wird die Schutz
lage 1 leicht von der Montagevorrichtung 4 getrennt, wie es
in Fig. 17B gezeigt ist. Die hintere Oberfläche des Halblei
terwafers 11 grenzt über den Klebstoffilm 42 an die Oberflä
che 607 der Druckvorrichtungsplatte 606 an und wird von der
Oberfläche 607 gehalten. Folglich kann zweckmäßiger verhin
dert werden, daß der Halbleiterwafer 11 beschädigt wird. Da
nach werden die Befestigungsschrauben 609 gelöst, so daß die
Druckvorrichtungsplatte 606 von dem Halbleiterwafer 11 gelöst
wird.
Wie es zuvor beschrieben worden ist, wird der Verstär
kungswafer 604 durch die Klebstoffoberfläche 1a der Schutz
lage 1 an dem Halbleiterwafer 11 und der Schutzlage 1 befe
stigt, die an dem Außenumfangsabschnitt des Verstärkungswa
fers 604 klebt. Deshalb verbleiben Klebstoffe auf dem Ver
stärkungswafer 604 nach dessen Verwendung. Wenn der Verstär
kungswafer 604 erneut als eine Verstärkungsplatte verwendet
wird, ist es notwendig, zu verhindern, daß der Halbleiterwa
fer 11 durch die Klebstoffe verunreinigt wird, die auf dem
Verstärkungswafer 604 verbleiben. Da das Positionieren zwi
schen dem Verstärkungswafer 604 und dem Halbleiterwafer 11
nicht einfach ist, muß der Verstärkungswafer 604 gereinigt
werden, bevor er erneut verwendet wird, um die Verunreinigung
des Halbleiterwafers 11 zu verhindern.
Andererseits weist die Druckvorrichtungsplatte 606, die
zuvor beschrieben worden ist, die Vorsprungsabschnitte 608 an
ihrem Außenumfangsabschnitt auf, und halten die Vorsprungsab
schnitte 608 den Halbleiterwafer 11. Das Positionieren zwi
schen dem Halbleiterwafer 11 und der Druckvorrichtungsplatte
606 kann unter Verwendung der Vorsprungsabschnitte 608 als
Bezug einfach ausgeführt werden. Da kein Klebstoff an der
Druckvorrichtungsplatte 606 klebt, gibt es keine Möglichkeit,
den Halbleiterwafer 11 durch den Klebstoff zu verunreinigen.
Die Druckvorrichtungsplatte 606 muß nicht gereinigt werden,
wenn sie erneut verwendet wird, was zu einer Vereinfachung
des Herstellungsverfahrens führt.
Obgleich die vorliegende Erfindung unter Bezugnahme auf
die vorhergehenden Ausführungsbeispiele der vorliegenden Er
findung gezeigt und beschrieben worden ist, ist es für Fach
leute offensichtlich, daß Änderungen in der Form und im De
tail durchgeführt werden können, ohne den Umfang der vorlie
genden Erfindung zu verlassen, wie er in den beiliegenden An
sprüchen definiert ist.
Zum Beispiel kann die Halbleitervorrichtung bei der vor
liegenden Erfindung aus einem Halbleiterchip bestehen, der
mit Harz verkapselt ist. In den zuvor beschriebenen Ausfüh
rungsbeispielen der vorliegenden Erfindung weisen die Schutz
teile verschiedene Strukturen, wie zum Beispiel einen Kappen
abschnitt, einen Spalt, der durch Klebstoffe definiert ist,
und eine Vertiefung auf, die durch einen Excimerlaser ausge
bildet wird, um dadurch eine Berührung mit den beweglichen
Abschnitten des Halbleiterwafers zu verhindern. Jedoch ist
die Struktur des Schutzteils nicht auf diese beschränkt. In
den zuvor beschriebenen Ausführungsbeispielen der vorliegen
den Erfindung können, obgleich mehrere Schutzteile aus einer
Schutzlage ausgebildet werden, die an der Montagevorrichtung
befestigt ist, die Schutzteile einzeln ausgebildet und fest
auf der Montagevorrichtung angebracht werden. Die zuvor be
schriebenen Ausführungsbeispiele der vorliegenden Erfindung
können ausgewählt und zweckmäßig miteinander kombiniert wer
den. Die vorliegende Erfindung ist nicht auf eine Halbleiter
vorrichtung beschränkt, die einen beweglichen Abschnitt auf
weist, sondern kann an anderen Halbleitervorrichtungen und
Verfahren zum Herstellen der Vorrichtungen durch Zerteilen
eines Halbleiterwafers, der mit einer Schutzlage bedeckt ist,
in Chips durch Chipvereinzelung angewendet werden.
Wie es zuvor beschrieben worden ist, wird eine Schutzlage
an einer Montagevorrichtung befestigt und werden Bereiche der
Schutzlage entfernt, die Bereichen entsprechen, an denen ein
Zerteilen durch Chipvereinzelung durchzuführen ist, um Rillen
auszubilden. Dann wird ein Halbleiterwafer an einer der Mon
tagevorrichtung gegenüberliegenden Seite mit der Schutzlage
verbunden und wird die Montagevorrichtung von der Schutzlage
und dem Halbleiterwafer gelöst, die miteinander verbunden
sind. Danach wird der Halbleiterwafer durch Chipvereinzelung
entlang den Rillen der Schutzlage in Halbleiterchips zer
teilt. Da die Schutzlage nicht durch die Chipvereinzelung
zerteilt wird, werden keine Bruchstücke der Schutzlage er
zeugt, was eine Verunreinigung an den Chips verhindert.
Claims (20)
1. Verfahren zum Herstellen einer Halbleitervorrichtung,
das die folgenden Schritte aufweist:
Befestigen einer Schutzlage (1) an einer Montagevor richtung (4);
Entfernen eines Waferschneidebereichs der an der Monta gevorrichtung (4) befestigten Schutzlage (1);
Verbinden eines Halbleiterwafers (11) mit der Schutz lage (1) an einer der Montagevorrichtung (4) gegenüber liegenden Seite, wobei die Schutzlage (1) an der Monta gevorrichtung (4) befestigt ist;
Lösen der Schutzlage (1) und des Halbleiterwafers (11) von der Montagevorrichtung (4), wodurch der Halbleiter wafer (11) aus dem Waferschneidebereich freiliegt, an dem die Schutzlage (1) entfernt ist; und
Zerteilen des Halbleiterwafers (11) entlang des Wafer schneidebereichs durch Chipvereinzelung.
Befestigen einer Schutzlage (1) an einer Montagevor richtung (4);
Entfernen eines Waferschneidebereichs der an der Monta gevorrichtung (4) befestigten Schutzlage (1);
Verbinden eines Halbleiterwafers (11) mit der Schutz lage (1) an einer der Montagevorrichtung (4) gegenüber liegenden Seite, wobei die Schutzlage (1) an der Monta gevorrichtung (4) befestigt ist;
Lösen der Schutzlage (1) und des Halbleiterwafers (11) von der Montagevorrichtung (4), wodurch der Halbleiter wafer (11) aus dem Waferschneidebereich freiliegt, an dem die Schutzlage (1) entfernt ist; und
Zerteilen des Halbleiterwafers (11) entlang des Wafer schneidebereichs durch Chipvereinzelung.
2. Verfahren nach Anspruch 1, das weiterhin die folgenden
Schritte aufweist:
Ausbilden eines Anschlußflächenabschnitts (21) auf ei ner Oberfläche des Halbleiterwafers (11), die mit der Schutzlage (1) zu verbinden ist;
derartiges Entfernen eines Anschlußflächenabschnitts der Schutzlage (1) zusammen mit dem Waferschneidebe reich, daß ein Öffnungsabschnitt (23) zum Freilegen des Anschlußflächenabschnitts (21) aus diesem ausgebildet wird, wenn der Halbleiterwafer (11) und die Schutzlage (1) miteinander verbunden sind; und
Verbinden eines Drahts (33) mit dem Anschlußflächenab schnitt (21), der aus dem Öffnungsabschnitt (23) der Schutzlage (1) freiliegt, nach einem Zerteilen des Halbleiterwafers (11) entlang des Waferschneidebereichs durch Chipvereinzelung.
Ausbilden eines Anschlußflächenabschnitts (21) auf ei ner Oberfläche des Halbleiterwafers (11), die mit der Schutzlage (1) zu verbinden ist;
derartiges Entfernen eines Anschlußflächenabschnitts der Schutzlage (1) zusammen mit dem Waferschneidebe reich, daß ein Öffnungsabschnitt (23) zum Freilegen des Anschlußflächenabschnitts (21) aus diesem ausgebildet wird, wenn der Halbleiterwafer (11) und die Schutzlage (1) miteinander verbunden sind; und
Verbinden eines Drahts (33) mit dem Anschlußflächenab schnitt (21), der aus dem Öffnungsabschnitt (23) der Schutzlage (1) freiliegt, nach einem Zerteilen des Halbleiterwafers (11) entlang des Waferschneidebereichs durch Chipvereinzelung.
3. Verfahren nach Anspruch 1 oder 2, bei dem das Entfernen
des Waferschneidebereichs der Schutzlage (1) durch der
artiges Abtrennen des Waferschneidebereichs ausgeführt
wird, daß eine Rille (6) ausgebildet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die
Schutzlage (1) aus einem sich bei Wärme zusammenziehen
den Kunststoffilm besteht.
5. Verfahren nach einem der Ansprüche 1 bis 4, das weiter
hin einen Schritt eines Anbringens einer rückseitigen
Lage (42) an dem Halbleiterwafer (11) an einer der
Schutzlage (1) gegenüberliegenden Seite vor einem Zer
teilen des Halbleiterwafers (11) aufweist.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die
Schutzlage (1) durch Vakuumabsorption an der Montage
vorrichtung (4) befestigt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem das
Lösen der Schutzlage (1) und des Halbleiterwafers (11)
von der Montagevorrichtung (4) ein Ausüben eines Drucks
auf die Schutzlage (1) von der Seite der Montagevor
richtung (4) beinhaltet.
8. Verfahren zum Herstellen einer Halbleitervorrichtung,
das die folgenden Schritte aufweist:
Vorbereiten eines Halbleiterwafers (11) und einer Schutzlage (1);
Ausbilden eines Kontaktierungsfleckens (70) auf einer Hauptfläche des Halbleiterwafers (11);
Ausbilden eines Öffnungsabschnitts (72) in der Schutz lage (1);
derartiges Verbinden der Hauptfläche des Halbleiterwa fers (11) mit der Schutzlage (1), daß der Kontaktie rungsflecken (70) aus dem Öffnungsabschnitt (72) frei liegt; und
derartiges Zerteilen des Halbleiterwafers (11) durch Chipvereinzelung, daß eine Halbleitervorrichtung ausge bildet wird, die mit der Schutzlage (1) bedeckt ist und den Kontaktierungsflecken (70) aufweist, der aus dem Öffnungsabschnitt (72) freiliegt.
Vorbereiten eines Halbleiterwafers (11) und einer Schutzlage (1);
Ausbilden eines Kontaktierungsfleckens (70) auf einer Hauptfläche des Halbleiterwafers (11);
Ausbilden eines Öffnungsabschnitts (72) in der Schutz lage (1);
derartiges Verbinden der Hauptfläche des Halbleiterwa fers (11) mit der Schutzlage (1), daß der Kontaktie rungsflecken (70) aus dem Öffnungsabschnitt (72) frei liegt; und
derartiges Zerteilen des Halbleiterwafers (11) durch Chipvereinzelung, daß eine Halbleitervorrichtung ausge bildet wird, die mit der Schutzlage (1) bedeckt ist und den Kontaktierungsflecken (70) aufweist, der aus dem Öffnungsabschnitt (72) freiliegt.
9. Verfahren nach Anspruch 8, das weiterhin die folgenden
Schritte aufweist:
Vorbereiten eines Substrats (80), das einen leitenden Abschnitt (81) auf sich aufweist;
Anordnen der Halbleitervorrichtung auf dem Substrat (80), wobei der Kontaktierungsflecken (70) den leiten den Abschnitt (81) berührt; und
elektriscries Verbinden des Kontaktierungstleckens (70) mit dem leitenden Abschnitt (81).
Vorbereiten eines Substrats (80), das einen leitenden Abschnitt (81) auf sich aufweist;
Anordnen der Halbleitervorrichtung auf dem Substrat (80), wobei der Kontaktierungsflecken (70) den leiten den Abschnitt (81) berührt; und
elektriscries Verbinden des Kontaktierungstleckens (70) mit dem leitenden Abschnitt (81).
10. Verfahren nach Anspruch 8 oder 9, das weiterhin die
folgenden Schritte aufweist:
Befestigen der Schutzlage (1) an einer Montagevorrich tung (4) durch Vakuumabsorption, bevor der Öffnungsab schnitt (72) in der Schutzlage (1) ausgebildet wird; und
Lösen der Montagevorrichtung (4) von der Schutzlage (1) nach dem Verbinden des Halbleiterwafers (11) mit der Schutzlage (1).
Befestigen der Schutzlage (1) an einer Montagevorrich tung (4) durch Vakuumabsorption, bevor der Öffnungsab schnitt (72) in der Schutzlage (1) ausgebildet wird; und
Lösen der Montagevorrichtung (4) von der Schutzlage (1) nach dem Verbinden des Halbleiterwafers (11) mit der Schutzlage (1).
11. Verfahren nach Anspruch 10, bei dem das Lösen der Mon
tagevorrichtung (4) von der Schutzlage (1) ein Ausüben
eines Drucks auf die Schutzlage (1) durch ein Loch (3)
beinhaltet, das in der Montagevorrichtung (4) vorgese
hen ist.
12. Verfahren zum Herstellen einer Halbleitervorrichtung,
das die folgenden Schritte aufweist:
Befestigen einer Schutzlage (1) an einer Montagevor richtung (4);
Verbinden eines Halbleiterwafers (11) mit der Schutz lage (1) an einer der Montagevorrichtung (4) gegenüber liegenden Seite; und
Lösen der Schutzlage (1) und des Halbleiterwafers (11) von der Montagevorrichtung (4) durch einen Druck, der von der Seite der Montagevorrichtung (4) auf die Schutzlage (1) ausgeübt wird.
Befestigen einer Schutzlage (1) an einer Montagevor richtung (4);
Verbinden eines Halbleiterwafers (11) mit der Schutz lage (1) an einer der Montagevorrichtung (4) gegenüber liegenden Seite; und
Lösen der Schutzlage (1) und des Halbleiterwafers (11) von der Montagevorrichtung (4) durch einen Druck, der von der Seite der Montagevorrichtung (4) auf die Schutzlage (1) ausgeübt wird.
13. Verfahren nach Anspruch 12, bei dem der Druck auf die
Schutzlage (1) durch ein Loch (3) ausgeübt wird, das in
der Montagevorrichtung (4) vorgesehen ist.
14. Halbleitervorrichtung, die aufweist:
einen Halbleiterchip (200; 300; 400; 500), der durch Zerteilen eines Halbleiterwafers (11) durch Chipverein zelung vorgesehen ist; und
ein Schutzteil (14; 51; 63; 73), das auf dem Halblei terchip (200; 300; 400; 500) angeordnet ist, wobei das Schutzteil (14; 51; 63; 73) zum Schützen des Halblei terchip (200; 300; 400; 500) dient, wenn der Halblei terwafer (11) durch Chipvereinzelung zerteilt wird, wo bei ein Umfangsrandabschnitt (51) des Schutzteils (14; 51; 63; 73) an einer Innenseite eines Umfangsrandabschnitts (52) des Halbleiterchip (200; 300; 400; 500) vorgesehen ist.
einen Halbleiterchip (200; 300; 400; 500), der durch Zerteilen eines Halbleiterwafers (11) durch Chipverein zelung vorgesehen ist; und
ein Schutzteil (14; 51; 63; 73), das auf dem Halblei terchip (200; 300; 400; 500) angeordnet ist, wobei das Schutzteil (14; 51; 63; 73) zum Schützen des Halblei terchip (200; 300; 400; 500) dient, wenn der Halblei terwafer (11) durch Chipvereinzelung zerteilt wird, wo bei ein Umfangsrandabschnitt (51) des Schutzteils (14; 51; 63; 73) an einer Innenseite eines Umfangsrandabschnitts (52) des Halbleiterchip (200; 300; 400; 500) vorgesehen ist.
15. Halbleitervorrichtung, die aufweist:
einen Halbleiterchip (500), der durch Zerteilen eines Halbleiterwafers (11) durch Chipvereinzelung vorgesehen ist;
einen Kontaktierungsflecken (70), der auf einer Ober fläche des Halbleiterchip (500) angeordnet ist; und
ein Schutzteil (73), das auf der Oberfläche des Halb leiterctnp (500) angeoranet ist und einen Öffnungsab schnitt (72) aufweist, aus welchem der Kontaktierungs flecken (70) freiliegt, wobei das Schutzteil (73) zum Schützen des Halbleiterchip (500) dient, wenn der Halb leiterwafer (11) durch Chipvereinzelung zerteilt wird.
einen Halbleiterchip (500), der durch Zerteilen eines Halbleiterwafers (11) durch Chipvereinzelung vorgesehen ist;
einen Kontaktierungsflecken (70), der auf einer Ober fläche des Halbleiterchip (500) angeordnet ist; und
ein Schutzteil (73), das auf der Oberfläche des Halb leiterctnp (500) angeoranet ist und einen Öffnungsab schnitt (72) aufweist, aus welchem der Kontaktierungs flecken (70) freiliegt, wobei das Schutzteil (73) zum Schützen des Halbleiterchip (500) dient, wenn der Halb leiterwafer (11) durch Chipvereinzelung zerteilt wird.
16. Wafer-Lösevorrichtung, die aufweist:
eine Montagevorrichtung (4) zum festen Halten einer Schutzlage (1) auf sich, wobei die Schutzlage (1) zum Schützen eines Halbleiterwafers (11) durch Bedecken des Halbleiterwafers (11) dient; und
eine Druckausübungseinrichtung zum derartigen Ausüben eines Drucks auf die Schutzlage (1), daß die Schutzlage (1) durch den Druck zusammen mit dem Halbleiterwafer (11), welcher an einer der Montagevorrichtung (4) ge genüberliegenden Seite mit der Schutzlage (1) verbunden ist, von der Montagevorrichtung (4) gelöst wird.
eine Montagevorrichtung (4) zum festen Halten einer Schutzlage (1) auf sich, wobei die Schutzlage (1) zum Schützen eines Halbleiterwafers (11) durch Bedecken des Halbleiterwafers (11) dient; und
eine Druckausübungseinrichtung zum derartigen Ausüben eines Drucks auf die Schutzlage (1), daß die Schutzlage (1) durch den Druck zusammen mit dem Halbleiterwafer (11), welcher an einer der Montagevorrichtung (4) ge genüberliegenden Seite mit der Schutzlage (1) verbunden ist, von der Montagevorrichtung (4) gelöst wird.
17. Wafer-Lösevorrichtung nach Anspruch 16, bei der die
Druckausübungseinrichtung den Druck durch ein in der
Montagevorrichtung (4) vorgesehenes Durchgangsloch (3)
ausübt.
18. Wafer-Lösevorrichtung nach Anspruch 16 oder 17, bei
der:
die Montagevorrichtung (4) eine Mehrzahl von Vertiefun gen (2) auf einer Oberfläche von ihr zum festen Halten der Schutzlage (1) und eine Mehrzahl von Löchern (3) aufweist, die mit jeweiligen der Mehrzahl von Vertie fungen (2) verbunden sind; und
die Montagevorrichtung (4), die auf sich befestigte Schutzlage (1) entlang der Mehrzahl von Vertiefungen (2) durch Absorption deformiert, die durch die Mehrzahl der Löcher (3) durchgeführt wird.
die Montagevorrichtung (4) eine Mehrzahl von Vertiefun gen (2) auf einer Oberfläche von ihr zum festen Halten der Schutzlage (1) und eine Mehrzahl von Löchern (3) aufweist, die mit jeweiligen der Mehrzahl von Vertie fungen (2) verbunden sind; und
die Montagevorrichtung (4), die auf sich befestigte Schutzlage (1) entlang der Mehrzahl von Vertiefungen (2) durch Absorption deformiert, die durch die Mehrzahl der Löcher (3) durchgeführt wird.
19. Wafer-Lösevorrichtung nach einem der Ansprüche 16 bis
18, die weiterhin eine Verstärkungsplatte (604; 606)
zum Tragen des Halbleiterwafers (11) an einer der
Schutzlage (1) gegenüberliegenden Seite aufweist, wenn
die Schutzlage (1) und der Halbleiterwafer (11) von der
Montagevorrichtung (4) gelöst werden.
20. Wafer-Lösevorrichtung nach Anspruch 19, bei der die
Verstärkungsplatte (604; 606) eine Trägeroberfläche
(607) zum Tragen das Halbleiterwafers (11) und einen
Vorsprungsabschnitt (608) aufweist, der von einem
Außenumfangsabschnitt der Trägeroberfläche (607) zu der
Montagevorrichtung (4) hin hervorsteht.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7656699 | 1999-03-19 | ||
JP11-76566 | 1999-03-19 | ||
JP19634599A JP4151164B2 (ja) | 1999-03-19 | 1999-07-09 | 半導体装置の製造方法 |
JP11-196345 | 1999-07-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10013067A1 true DE10013067A1 (de) | 2000-09-21 |
DE10013067B4 DE10013067B4 (de) | 2008-10-16 |
Family
ID=26417706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10013067A Expired - Fee Related DE10013067B4 (de) | 1999-03-19 | 2000-03-17 | Verfahren zum Herstellen von einer Halbleitervorrichtung durch Chipvereinzelung und Wafer-Lösevorrichtung |
Country Status (3)
Country | Link |
---|---|
US (4) | US6429506B1 (de) |
JP (1) | JP4151164B2 (de) |
DE (1) | DE10013067B4 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002074686A2 (en) * | 2000-12-05 | 2002-09-26 | Analog Devices, Inc. | A method and device for protecting micro electromechanical systems structures during dicing of a wafer |
WO2003001565A2 (en) * | 2001-06-25 | 2003-01-03 | Adc Telecommunications, Inc. | Method for improved die release of a semiconductor device from a wafer |
EP1356511A1 (de) * | 2001-01-10 | 2003-10-29 | Silverbrook Research Pty. Limited | Verwendung von schutzkappen als masken auf wafer-massstab |
EP1356510A1 (de) * | 2001-01-10 | 2003-10-29 | Silverbrook Research Pty. Limited | Formung von schutzkappen auf wafer-massstab |
EP1358489A1 (de) * | 2001-01-10 | 2003-11-05 | Silverbrook Research Pty. Limited | Beschleunigungsmesser, der durch auf dem wafer-massstab angebrachte kappen geschützt wird |
US10435292B2 (en) | 2016-07-20 | 2019-10-08 | Infineon Technologies Ag | Method for producing a semiconductor module |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223446A (ja) * | 1998-11-27 | 2000-08-11 | Denso Corp | 半導体装置およびその製造方法 |
JP4636096B2 (ja) * | 1999-03-19 | 2011-02-23 | 株式会社デンソー | 半導体装置およびその製造方法 |
TW522531B (en) * | 2000-10-20 | 2003-03-01 | Matsushita Electric Ind Co Ltd | Semiconductor device, method of manufacturing the device and mehtod of mounting the device |
JP3748375B2 (ja) * | 2000-11-24 | 2006-02-22 | シャープ株式会社 | 半導体チップのピックアップ装置 |
US6995034B2 (en) * | 2000-12-07 | 2006-02-07 | Reflectivity, Inc | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
AU2002218868C1 (en) * | 2001-01-10 | 2005-11-10 | Silverbrook Research Pty Ltd | Accelerometer protected by caps applied at the wafer scale |
AUPR245001A0 (en) * | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | A method (WSM03) |
AU2004202411B2 (en) * | 2001-01-10 | 2005-11-10 | Silverbrook Research Pty Ltd | An apparatus for fabricating packaged semiconductor devices |
AUPR245501A0 (en) | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | An apparatus (WSM08) |
DE10149689A1 (de) * | 2001-10-09 | 2003-04-10 | Philips Corp Intellectual Pty | Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben |
JP3857118B2 (ja) * | 2001-12-04 | 2006-12-13 | 富士通株式会社 | レジンダイヤモンドブレード及び該ブレードを使用した光導波路の製造方法 |
SG115459A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
JP3831287B2 (ja) * | 2002-04-08 | 2006-10-11 | 株式会社日立製作所 | 半導体装置の製造方法 |
US6582983B1 (en) * | 2002-07-12 | 2003-06-24 | Keteca Singapore Singapore | Method and wafer for maintaining ultra clean bonding pads on a wafer |
JP2004055860A (ja) * | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置の製造方法 |
US8766745B1 (en) | 2007-07-25 | 2014-07-01 | Hrl Laboratories, Llc | Quartz-based disk resonator gyro with ultra-thin conductive outer electrodes and method of making same |
US7994877B1 (en) | 2008-11-10 | 2011-08-09 | Hrl Laboratories, Llc | MEMS-based quartz hybrid filters and a method of making the same |
US7075160B2 (en) | 2003-06-04 | 2006-07-11 | Robert Bosch Gmbh | Microelectromechanical systems and devices having thin film encapsulated mechanical structures |
JP2005051150A (ja) * | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US7005317B2 (en) * | 2003-10-27 | 2006-02-28 | Intel Corporation | Controlled fracture substrate singulation |
US7534702B2 (en) * | 2004-06-29 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
US20060099733A1 (en) * | 2004-11-09 | 2006-05-11 | Geefay Frank S | Semiconductor package and fabrication method |
US7897436B2 (en) * | 2004-11-26 | 2011-03-01 | Stmicroelectronics, S.A. | Process for packaging micro-components using a matrix |
DE602005001386T2 (de) * | 2004-11-26 | 2008-02-14 | Stmicroelectronics S.A. | Verfahren zur Häusung von Mikrobauteilen mittels einer Pressform |
JP4528668B2 (ja) * | 2005-05-17 | 2010-08-18 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP4552783B2 (ja) * | 2005-07-06 | 2010-09-29 | 株式会社デンソー | 半導体センサ |
JP2007095780A (ja) * | 2005-09-27 | 2007-04-12 | Oki Electric Ind Co Ltd | 半導体装置製造用治具と半導体装置製造方法 |
US7723718B1 (en) * | 2005-10-11 | 2010-05-25 | SemiLEDs Optoelectronics Co., Ltd. | Epitaxial structure for metal devices |
US8153464B2 (en) * | 2005-10-18 | 2012-04-10 | International Rectifier Corporation | Wafer singulation process |
US7838331B2 (en) * | 2005-11-16 | 2010-11-23 | Denso Corporation | Method for dicing semiconductor substrate |
US20070155131A1 (en) * | 2005-12-21 | 2007-07-05 | Intel Corporation | Method of singulating a microelectronic wafer |
US20070170528A1 (en) | 2006-01-20 | 2007-07-26 | Aaron Partridge | Wafer encapsulated microelectromechanical structure and method of manufacturing same |
US7968379B2 (en) * | 2006-03-09 | 2011-06-28 | SemiLEDs Optoelectronics Co., Ltd. | Method of separating semiconductor dies |
US7452739B2 (en) * | 2006-03-09 | 2008-11-18 | Semi-Photonics Co., Ltd. | Method of separating semiconductor dies |
US7682860B2 (en) * | 2006-03-21 | 2010-03-23 | Dalsa Semiconductor Inc. | Protection capsule for MEMS devices |
TWI293201B (en) * | 2006-03-24 | 2008-02-01 | Advanced Semiconductor Eng | Manufacturing method of a package structure |
US20070232107A1 (en) * | 2006-04-03 | 2007-10-04 | Denso Corporation | Cap attachment structure, semiconductor sensor device and method |
US7555824B2 (en) * | 2006-08-09 | 2009-07-07 | Hrl Laboratories, Llc | Method for large scale integration of quartz-based devices |
JP4957158B2 (ja) * | 2006-10-02 | 2012-06-20 | 株式会社デンソー | 電子装置の製造方法 |
US10266398B1 (en) | 2007-07-25 | 2019-04-23 | Hrl Laboratories, Llc | ALD metal coatings for high Q MEMS structures |
JP5074125B2 (ja) * | 2007-08-09 | 2012-11-14 | リンテック株式会社 | 固定治具並びにワークの処理方法 |
US8048781B2 (en) * | 2008-01-24 | 2011-11-01 | National Semiconductor Corporation | Methods and systems for packaging integrated circuits |
US8151640B1 (en) | 2008-02-05 | 2012-04-10 | Hrl Laboratories, Llc | MEMS on-chip inertial navigation system with error correction |
US7802356B1 (en) | 2008-02-21 | 2010-09-28 | Hrl Laboratories, Llc | Method of fabricating an ultra thin quartz resonator component |
EP2098478A1 (de) * | 2008-03-07 | 2009-09-09 | Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO | Herstellung von Mikrokomponenten mit einer Abdeckungsstruktur |
DE102008040775A1 (de) * | 2008-07-28 | 2010-02-04 | Robert Bosch Gmbh | Verkapselung, MEMS sowie Verfahren zum selektiven Verkapseln |
US8176607B1 (en) | 2009-10-08 | 2012-05-15 | Hrl Laboratories, Llc | Method of fabricating quartz resonators |
US8912711B1 (en) | 2010-06-22 | 2014-12-16 | Hrl Laboratories, Llc | Thermal stress resistant resonator, and a method for fabricating same |
US9250074B1 (en) | 2013-04-12 | 2016-02-02 | Hrl Laboratories, Llc | Resonator assembly comprising a silicon resonator and a quartz resonator |
US9599470B1 (en) | 2013-09-11 | 2017-03-21 | Hrl Laboratories, Llc | Dielectric high Q MEMS shell gyroscope structure |
US10224260B2 (en) | 2013-11-26 | 2019-03-05 | Infineon Technologies Ag | Semiconductor package with air gap |
US9977097B1 (en) | 2014-02-21 | 2018-05-22 | Hrl Laboratories, Llc | Micro-scale piezoelectric resonating magnetometer |
US9991863B1 (en) | 2014-04-08 | 2018-06-05 | Hrl Laboratories, Llc | Rounded and curved integrated tethers for quartz resonators |
US10308505B1 (en) | 2014-08-11 | 2019-06-04 | Hrl Laboratories, Llc | Method and apparatus for the monolithic encapsulation of a micro-scale inertial navigation sensor suite |
US10031191B1 (en) | 2015-01-16 | 2018-07-24 | Hrl Laboratories, Llc | Piezoelectric magnetometer capable of sensing a magnetic field in multiple vectors |
US10264664B1 (en) * | 2015-06-04 | 2019-04-16 | Vlt, Inc. | Method of electrically interconnecting circuit assemblies |
US10110198B1 (en) | 2015-12-17 | 2018-10-23 | Hrl Laboratories, Llc | Integrated quartz MEMS tuning fork resonator/oscillator |
US10175307B1 (en) | 2016-01-15 | 2019-01-08 | Hrl Laboratories, Llc | FM demodulation system for quartz MEMS magnetometer |
KR102400826B1 (ko) * | 2017-09-13 | 2022-05-23 | 제뉴인 솔루션스 피티이. 엘티디. | 폴리머 레진 몰드 컴파운드 기반 기판을 위한 커팅 방법 및 그 시스템 |
JP7408291B2 (ja) * | 2019-03-29 | 2024-01-05 | 三井化学東セロ株式会社 | 電子装置の製造方法 |
DE102020103732B4 (de) | 2020-02-13 | 2023-02-16 | Infineon Technologies Ag | Verfahren mit mechanischem Dicing-Prozess zur Herstellung von MEMS-Bauelementen |
CN111892013A (zh) * | 2020-06-28 | 2020-11-06 | 深圳清华大学研究院 | 一种硅基底薄膜的制备方法 |
JP2022125682A (ja) * | 2021-02-17 | 2022-08-29 | レノボ・シンガポール・プライベート・リミテッド | 電子基板および電子機器 |
DE102022114332B3 (de) | 2022-06-08 | 2023-10-12 | Audi Aktiengesellschaft | Verfahren zur Montage eines Gehäuses |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2535173A1 (de) * | 1973-01-30 | 1977-02-24 | Siemens Ag | Verfahren zum herstellen einer feuchtedichten umhuellung fuer elektrische bauelemente oder bauelementekombinationen |
US4921564A (en) | 1988-05-23 | 1990-05-01 | Semiconductor Equipment Corp. | Method and apparatus for removing circuit chips from wafer handling tape |
US5362681A (en) | 1992-07-22 | 1994-11-08 | Anaglog Devices, Inc. | Method for separating circuit dies from a wafer |
US5435876A (en) * | 1993-03-29 | 1995-07-25 | Texas Instruments Incorporated | Grid array masking tape process |
JPH06347475A (ja) | 1993-06-08 | 1994-12-22 | Murata Mfg Co Ltd | 加速度センサおよびその製造方法 |
FR2710741B1 (fr) * | 1993-09-30 | 1995-10-27 | Commissariat Energie Atomique | Capteur électronique destiné à la caractérisation de grandeurs physiques et procédé de réalisation d'un tel capteur. |
WO1995030276A1 (de) * | 1994-05-02 | 1995-11-09 | Siemens Matsushita Components Gmbh & Co. Kg | Verkapselung für elektronische bauelemente |
US5597767A (en) | 1995-01-06 | 1997-01-28 | Texas Instruments Incorporated | Separation of wafer into die with wafer-level processing |
JP3463398B2 (ja) | 1995-03-10 | 2003-11-05 | 株式会社デンソー | 半導体装置の製造方法 |
JP3646349B2 (ja) | 1995-05-17 | 2005-05-11 | 株式会社デンソー | 半導体装置の製造方法 |
JP3613838B2 (ja) * | 1995-05-18 | 2005-01-26 | 株式会社デンソー | 半導体装置の製造方法 |
JP3496347B2 (ja) | 1995-07-13 | 2004-02-09 | 株式会社デンソー | 半導体装置及びその製造方法 |
US5872051A (en) * | 1995-08-02 | 1999-02-16 | International Business Machines Corporation | Process for transferring material to semiconductor chip conductive pads using a transfer substrate |
EP0794616B1 (de) * | 1996-03-08 | 2003-01-29 | Matsushita Electric Industrial Co., Ltd. | Elektronisches Bauteil und Herstellungsverfahren |
US5859475A (en) * | 1996-04-24 | 1999-01-12 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array |
US5965933A (en) * | 1996-05-28 | 1999-10-12 | Young; William R. | Semiconductor packaging apparatus |
JPH1090299A (ja) * | 1996-09-12 | 1998-04-10 | Mitsubishi Electric Corp | 静電容量式加速度センサ |
JPH10242253A (ja) | 1997-02-28 | 1998-09-11 | Denso Corp | 半導体基板の保護シート剥離方法及び半導体基板の保護シート剥離装置 |
JP3968788B2 (ja) * | 1997-03-21 | 2007-08-29 | セイコーエプソン株式会社 | 半導体装置及びフィルムキャリアテープの製造方法 |
JPH10270496A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
US6069392A (en) * | 1997-04-11 | 2000-05-30 | California Institute Of Technology | Microbellows actuator |
JP3335575B2 (ja) * | 1997-06-06 | 2002-10-21 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
TW434646B (en) * | 1997-11-21 | 2001-05-16 | Rohm Co Ltd | Semiconductor device and method for making the same |
JP3481117B2 (ja) * | 1998-02-25 | 2003-12-22 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP3846094B2 (ja) * | 1998-03-17 | 2006-11-15 | 株式会社デンソー | 半導体装置の製造方法 |
US6333565B1 (en) * | 1998-03-23 | 2001-12-25 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
US6287885B1 (en) * | 1998-05-08 | 2001-09-11 | Denso Corporation | Method for manufacturing semiconductor dynamic quantity sensor |
JP3506211B2 (ja) * | 1998-05-28 | 2004-03-15 | シャープ株式会社 | 絶縁性配線基板及び樹脂封止型半導体装置 |
JP3310617B2 (ja) * | 1998-05-29 | 2002-08-05 | シャープ株式会社 | 樹脂封止型半導体装置及びその製造方法 |
JP2000100851A (ja) * | 1998-09-25 | 2000-04-07 | Sony Corp | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 |
EP1041618A4 (de) * | 1998-09-30 | 2001-08-22 | Seiko Epson Corp | Halbleiteranordnung und verfahren zu diesen herstellung, leiterplatte und elektronische anlage |
JP2000223446A (ja) * | 1998-11-27 | 2000-08-11 | Denso Corp | 半導体装置およびその製造方法 |
-
1999
- 1999-07-09 JP JP19634599A patent/JP4151164B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-15 US US09/525,514 patent/US6429506B1/en not_active Expired - Lifetime
- 2000-03-17 DE DE10013067A patent/DE10013067B4/de not_active Expired - Fee Related
-
2002
- 2002-03-07 US US10/091,497 patent/US6787866B2/en not_active Expired - Lifetime
-
2004
- 2004-07-22 US US10/896,042 patent/US7091109B2/en not_active Expired - Fee Related
-
2005
- 2005-03-10 US US11/075,881 patent/US7298022B2/en not_active Expired - Fee Related
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7022546B2 (en) | 2000-12-05 | 2006-04-04 | Analog Devices, Inc. | Method and device for protecting micro electromechanical systems structures during dicing of a wafer |
WO2002074686A3 (en) * | 2000-12-05 | 2003-02-06 | Analog Devices Inc | A method and device for protecting micro electromechanical systems structures during dicing of a wafer |
US6759273B2 (en) | 2000-12-05 | 2004-07-06 | Analog Devices, Inc. | Method and device for protecting micro electromechanical systems structures during dicing of a wafer |
US6946326B2 (en) | 2000-12-05 | 2005-09-20 | Analog Devices, Inc. | Method and device for protecting micro electromechanical systems structures during dicing of a wafer |
WO2002074686A2 (en) * | 2000-12-05 | 2002-09-26 | Analog Devices, Inc. | A method and device for protecting micro electromechanical systems structures during dicing of a wafer |
US6946366B2 (en) | 2000-12-05 | 2005-09-20 | Analog Devices, Inc. | Method and device for protecting micro electromechanical systems structures during dicing of a wafer |
US6555417B2 (en) | 2000-12-05 | 2003-04-29 | Analog Devices, Inc. | Method and device for protecting micro electromechanical system structures during dicing of a wafer |
EP1356510A1 (de) * | 2001-01-10 | 2003-10-29 | Silverbrook Research Pty. Limited | Formung von schutzkappen auf wafer-massstab |
EP1358489A1 (de) * | 2001-01-10 | 2003-11-05 | Silverbrook Research Pty. Limited | Beschleunigungsmesser, der durch auf dem wafer-massstab angebrachte kappen geschützt wird |
EP1356511A1 (de) * | 2001-01-10 | 2003-10-29 | Silverbrook Research Pty. Limited | Verwendung von schutzkappen als masken auf wafer-massstab |
EP1356511A4 (de) * | 2001-01-10 | 2006-06-07 | Silverbrook Res Pty Ltd | Verwendung von schutzkappen als masken auf wafer-massstab |
EP1356510A4 (de) * | 2001-01-10 | 2006-10-11 | Silverbrook Res Pty Ltd | Formung von schutzkappen auf wafer-massstab |
US7284976B2 (en) | 2001-01-10 | 2007-10-23 | Silverbrook Research Pty Ltd | Moulding assembly for forming at least one protective cap |
EP1358489A4 (de) * | 2001-01-10 | 2005-08-10 | Silverbrook Res Pty Ltd | Beschleunigungsmesser, der durch auf dem wafer-massstab angebrachte kappen geschützt wird |
WO2003001565A3 (en) * | 2001-06-25 | 2003-11-06 | Adc Telecommunications Inc | Method for improved die release of a semiconductor device from a wafer |
WO2003001565A2 (en) * | 2001-06-25 | 2003-01-03 | Adc Telecommunications, Inc. | Method for improved die release of a semiconductor device from a wafer |
US11040872B2 (en) | 2016-07-20 | 2021-06-22 | Infineon Technologies Ag | Semiconductor module |
US10435292B2 (en) | 2016-07-20 | 2019-10-08 | Infineon Technologies Ag | Method for producing a semiconductor module |
Also Published As
Publication number | Publication date |
---|---|
JP4151164B2 (ja) | 2008-09-17 |
US20040259330A1 (en) | 2004-12-23 |
JP2000340526A (ja) | 2000-12-08 |
US20050156309A1 (en) | 2005-07-21 |
US20020093076A1 (en) | 2002-07-18 |
US6787866B2 (en) | 2004-09-07 |
US7298022B2 (en) | 2007-11-20 |
DE10013067B4 (de) | 2008-10-16 |
US6429506B1 (en) | 2002-08-06 |
US7091109B2 (en) | 2006-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10013067A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen von dieser durch Chipvereinzelung | |
DE69636338T2 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
JP3386126B2 (ja) | 回路ダイスをウエーハから分離するための方法および装置 | |
EP0140126B1 (de) | Verfahren zur Mikropackherstellung | |
DE102006042026B4 (de) | Vorrichtung zum Halten eines Substrats und Verfahren zur Behandlung eines Substrats | |
DE202013104987U1 (de) | Vorrichtung zum Vereinzeln von Halbleiter-Dies | |
DE112013007505B4 (de) | Halbleiterelement-Fertigungsverfahren | |
DE112004000768B4 (de) | Verfahren zum Trennen eines plattenartigen Elements | |
EP1192657B1 (de) | Verfahren zum vereinzeln eines wafers | |
DE19957111A1 (de) | Halbleitervorrichtung mit flacher Schutzklebstoffolie und Herstellungsverfahren dafür | |
DE102009042920B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente | |
DE102010060798B4 (de) | Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme | |
DE102008045747A1 (de) | Verfahren zum Herstellen einer integrierten Schaltung einschliesslich dem Vereinzeln eines Halbleiter-Wafers | |
EP0999583B1 (de) | Stabilisierung eines Substrats mittels Trägerelement | |
EP3026702B1 (de) | Verfahren zum herstellen eines halbleiterelements mit substratadapter und halbleiterelement mit substratadapter | |
DE4010370A1 (de) | Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung | |
DE102020200724B4 (de) | Trägerplattenentfernungsverfahren | |
DE2363833A1 (de) | Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen | |
EP3167481B1 (de) | Verfahren zum herstellen eines substratadapters, und zum kontaktieren eines halbleiterelements | |
DE102005048153B4 (de) | Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie | |
DE4410179C1 (de) | Verfahren zum Aufnehmen eines elektrischen Bauelements | |
US6114190A (en) | Method of forming heat sink and semiconductor chip assemblies | |
DE102020002006A1 (de) | Substratverarbeitungsträger | |
DE10341186A1 (de) | Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips | |
WO2020064525A1 (de) | Verfahren zur Herstellung eines MEMS-Sensors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |