DE10016132A1 - Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung - Google Patents

Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung

Info

Publication number
DE10016132A1
DE10016132A1 DE10016132A DE10016132A DE10016132A1 DE 10016132 A1 DE10016132 A1 DE 10016132A1 DE 10016132 A DE10016132 A DE 10016132A DE 10016132 A DE10016132 A DE 10016132A DE 10016132 A1 DE10016132 A1 DE 10016132A1
Authority
DE
Germany
Prior art keywords
electronic component
electronic
flexible
elevation
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10016132A
Other languages
English (en)
Inventor
Harry Hedler
Alfred Haimerl
Jens Pohl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10016132A priority Critical patent/DE10016132A1/de
Priority to JP2001573547A priority patent/JP2004509449A/ja
Priority to EP01929274A priority patent/EP1279195A1/de
Priority to KR10-2002-7013023A priority patent/KR100527542B1/ko
Priority to PCT/DE2001/001194 priority patent/WO2001075969A1/de
Priority to TW090107664A priority patent/TW529146B/zh
Publication of DE10016132A1 publication Critical patent/DE10016132A1/de
Priority to US10/260,872 priority patent/US6897568B2/en
Priority to US10/963,434 priority patent/US7312533B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Die Erfindung betrifft ein elektronisches Bauelement (2) und ein Verfahren zu dessen Herstellung. Es weist eine elektronische Schaltung sowie elektrische Kontakte (1) auf einer aktiven Oberfläche auf. Auf einer ersten Oberfläche (2) ist eine flexible Erhebung (3) aus einem isolierenden Material angeordnet. Zumindest ein elektrischer Kontakt (1) ist auf der flexiblen Erhebung (3) angeordnet. Außerdem ist ein Leitungspfad (9) auf der Oberfläche oder im Inneren der flexiblen Erhebung (3) zwischen dem elektrischen Kontakt (1) und der elektronischen Schaltung angeordnet.

Description

Die vorliegende Erfindung betrifft ein elektronisches Bauele­ ment mit einer elektronischen Schaltung sowie elektrischen Kontakten zumindest auf einer ersten Oberfläche des elektro­ nischen Bauelements, die zur Kontaktierung der elektronischen Schaltung dienen. Die Erfindung betrifft weiterhin ein Ver­ fahren zur Herstellung des erfindungsgemäßen elektronischen Bauelementes.
Problematisch bei einer Kontaktierung dieser Bauelemente über Lötkugeln, Kontaktstifte oder direkte Lötverbindungen zwi­ schen dem elektronischen Bauelement und einem Träger, auf den das Bauelement montiert werden soll, ist dabei, daß es häufig zu Beschädigungen oder Zerstörungen der Lötverbindungen zwi­ schen dem Bauelement und dem Träger kommt.
Aus dem Stand der Technik ist aus US 5,685,885 bekannt, elek­ trische Kontakte auf einer flexiblen Schicht anzuordnen. Die Herstellung von Bauelementen mit der dort offenbarten Schicht ist aufwendig.
Aufgabe der vorliegenden Erfindung ist es daher, ein elektro­ nisches Bauelement bereitzustellen, das dauerhafte Lötverbin­ dungen aufweist.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Pa­ tentansprüche gelöst. Vorteilhafte Weiterbildungen der Erfin­ dung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß ist vorgesehen, daß auf der ersten Oberfläche des elektronischen Bauelementes, auf der die elektrischen Kontakte des Bauelementes angeordnet sind, zumindest eine flexible Erhebung aus einem isolierenden Material vorgesehen ist, wobei zumindest ein elektrischer Kontakt auf der zumin­ dest einen flexiblen Erhebung angeordnet ist. Es wird damit vorteilhaft eine elastische Anbringung der elektrischen Kon­ takte auf dem elektronischen Bauelement erreicht, so daß bei einer thermischen oder mechanischen Beanspruchung des Bauele­ ments die entsprechenden Spannungen durch die flexible Erhe­ bung aufgefangen werden. Dies ist bei einer Erhebung gut mög­ lich, da die Erhebung eine große Bewegungsfreiheit aufweist und daher große Toleranzen ausgleichen kann.
Unter Leiterpfad wird in diesem Zusammenhang jeder elektrisch leitende Weg innerhalb des Volumens und/oder auf der Oberflä­ che der flexiblen Erhebung verstanden, während Leiterbahnen elektrisch leitende Wege auf dem Halbleiterchip des elektro­ nischen Bauteils darstellen.
Ein der Erfindung zugrunde liegender Gedanke besteht darin, daß mechanische Spannungen beispielsweise bei thermischer Be­ anspruchung des Bauelements vermindert werden, und zwar ins­ besondere an den Lötverbindungen. Dies kann dadurch erfolgen, daß Ausdehnungen und Unebenheiten ausgeglichen werden.
Eine besondere Bedeutung hat diese erfindungsgemäße Anordnung bei elektronischen Bauelementen, deren Größe weitgehend der Größe der elektronischen Schaltung bzw. des Schaltungschips des Bauelementes entspricht, nämlich bei sogenannten Chipsi­ ze-Bauelementen. Da hier außer der elektronischen Schaltung bzw. außer dem Schaltungschip praktisch keine weiteren Gehäu­ seelemente vorgesehen sind, die Spannungen am elektronischen Bauelement abfangen können, besteht bei solchen Bauelementen die Gefahr der Beschädigung oder Zerstörung der elektrischen Kontakte. Gerade in solch einem Fall kann durch eine flexible Erhebung, wie sie erfindungsgemäß vorgeschlagen wird, das Auftreten zu hoher mechanischer Spannungen vermieden werden und somit die Betriebssicherheit des Bauelements garantiert werden. Gleichzeitig gleicht die flexible Erhebung Unebenheiten zwischen den zu kontaktierenden Komponenten in vorteil­ hafter Weise aus.
Die elektrischen Kontakte des elektronischen Bauelements sind somit auf einer flexiblen Erhebung angeordnet, welche die auftretenden mechanischen Spannungen ausgleicht. Um eine lei­ tende Verbindung zu einem elektrischen Kontakt auf einer Er­ hebung herzustellen, kann ein Leitungspfad auf der Oberfläche der flexiblen Erhebung zwischen dem elektrischen Kontakt und der elektronischen Schaltung vorgesehen sein. Die elektroni­ sche Schaltung kann direkt an die flexible Erhebung angren­ zen.
In einer weiteren Ausführungsform der Erfindung können zwi­ schen der flexiblen Erhebung und der elektronischen Schaltung noch zusätzliche Leiterbahnen vorgesehen sein, so daß die flexible Erhebung von der elektronischen Schaltung beabstan­ det angeordnet werden kann.
Als Alternativen zu einem Leitungspfad auf der Oberfläche der flexiblen Erhebung kann auch ein Leitungspfad im Inneren der flexiblen Erhebung zwischen dem elektrischen Kontakt und der elektronischen Schaltung angeordnet sein. Die leitende Ver­ bindung wird somit ausgehend von dem elektrischen Kontakt auf der flexiblen Erhebung durch die flexible Erhebung hindurch und zu der elektronischen Schaltung hin geführt.
Grundsätzlich kann auch die gesamte flexible Erhebung aus ei­ nem flexiblen und elektrisch leitfähigen Material hergestellt sein, so daß die leitende Verbindung nicht durch einen sepa­ raten Leitungspfad aus einem anderen Material, sondern durch das flexible Material selbst hergestellt wird. Hierzu sind sehr spezifische Materialien nötig, die sowohl in der Auswahl als auch in der Zusammensetzung hohe Anforderungen an die flexiblen Materialien stellen. Solche Materialien sind in der Regel hochohmiger als ein reines Leitungsmaterial, welches einen Leitungspfad bildet. Somit ist bei der erfindungsgemäßen Lösung eine einzelne Optimierung des jeweiligen flexiblen Verhaltens und des jeweiligen Leitungsverhaltens der Erhebung möglich.
Sofern weiter Leiterbahnen zwischen der elektronischen Schal­ tung und der flexiblen Erhebung vorgesehen sind, können diese auf einer isolierenden Schicht, die zumindest teilweise die erste Oberfläche des elektronischen Bauelementes bedeckt, an­ geordnet sein, wobei die isolierende Schicht an die flexible Erhebung angrenzt. Dies hat den Vorteil, daß eine Strukturie­ rung der Leiterbahnen durch eine indirekte Strukturierung, nämlich durch eine Strukturierung der isolierenden Schicht, erfolgen kann.
Das elektronische Bauelement kann grundsätzlich in jeder ge­ eignet verwendbaren Form ausgebildet sein. So kann das Bau­ element ein Halbleiterbauelement oder ein Polymerbauelement sein. Auch der elektrische Kontakt auf der flexiblen Erhebung kann beliebig ausgebildet und an die jeweilige spezielle Ver­ wendung des elektronischen Bauelementes angepaßt werden. So kann der elektrische Kontakt durch eine leitende Schicht, ei­ nen leitenden Stift oder eine leitende Kugel gebildet werden und damit in vorteilhafter Weise den Erfordernissen des elek­ tronischen Bauteils angepaßt werden.
Die Aufbringung der flexiblen Erhebung auf das elektronische Bauelement erfolgt durch einen Druckprozeß, der einfach und kostengünstig durchführbar ist. Die Anforderungen an die Fe­ stigungstoleranzen für solche Erhebungen werden durch die heute technisch möglichen Druckprozesse erfüllt. Ebenso kann auch die Aufbringung der isolierenden Schicht durch einen Druckprozeß erfolgen. Das leitende Material zur Herstellung der Leiterbahnen bzw. der Leitungspfade und der elektrischen Kontakte kann durch Sputtermetallisierung oder chemische Me­ tallisierung auf die flexible Erhebung bzw. auf die isolie­ rende Schicht aufgebracht werden. Dazu wird zunächst eine Keimbildung in einer isolierenden Schicht erfolgen und anschließend eine Metallisierung dieser Bereich durchgeführt, um in vorteilhafter Weise die Haftung der Leitungspfade auf dem flexiblen Material der flexiblen Erhebung zu erhöhen.
Als Alternative zu diesen Verfahren kann durch eine Laserbe­ handlung der Oberfläche der flexiblen Erhebung und gegebenen­ falls auch der isolierenden Schicht oder durch ein anderes geeignetes Verfahren eine Aufrauhung dieser Oberfläche erfol­ gen, die dem später aufzutragenden leitenden Material der Me­ tallisierung eine bessere Haftung bietet. Es kann dabei auch vorgesehen werden, daß vor dem Aufbringen der Metallisierung und nach der Oberflächenaufrauhung Metallkeime oder andere geeignete Keime auf die rauhe Oberfläche aufgebracht werden, die aus jedem geeigneten Material bestehen können, wie aus Palladium, da sich Palladium preiswert auf elektrisch isolie­ renden Materialien abscheiden läßt und kubische Keimkristalle bildet, die sich im isolierenden Material ausgezeichnet ver­ ankern und somit haftverbessernd für den Leitungspfad oder die Leiterbahnen sind.
In einer weiteren Ausführungsform der Erfindung ist minde­ stens ein erfindungsgemäßes elektronisches Bauelement auf ei­ ner Schaltungsplatine mittels eines beim Aushärten schrump­ fenden Klebstoffs gebondet. Durch den schrumpfenden Klebstoff wird ein elektrischer Kontakt zwischen der flexiblen Erhebung und einer elektrischen Anschlußfläche auf der Schaltungspla­ tine hergestellt, so daß ein flexibler Andruckkontakt auf­ tritt. Diese Ausführungsform hat den Vorteil, daß kein blei­ haltiges, die Umwelt belastendes Lot zum Einsatz kommt und Unebenheiten des Bauelementes ausgeglichen werden können. Schließlich werden Unterschiede in der thermischen Ausdehnung ausgeglichen, so daß thermisch bedingte Spannungen vermieden werden.
Zum Andrücken des Kontaktes der flexiblen Erhebung auf eine elektrische Andruckfläche wird der Klebstoff auf die Lei­ tungsplatine in Form einzelner Klebstoffhöcker aufgebracht, das elektronische Bauelement mit seinen elektrischen Kontak­ ten zu den elektrischen Kontaktflächen der Schaltungsplatine ausgerichtet und auf die Schaltungsplatine gedrückt, so daß die elektrischen Kontakte auf den flexiblen Erhebungen die Kontaktflächen der Schaltungsplatine kontaktieren, während der Klebstoff schrumpfend aushärtet. Dieses Verfahren hat den Vorteil, daß eine Kontaktierung und ein Plazieren auf einer Schaltungsplatine bei äußerst niedriger Aushärttemperatur durchgeführt werden kann.
Die Montage von CSP, insbesondere von geometrisch großen Chips, auf das Board (bzw. die Schaltungsplatine) ist auf­ grund der unterschiedlichen Längenausdehnungskoeffizienten von Si und Laminat schwierig. Die Erfindung überwindet in vorteilhafter Weise den thermischen mismatch im CSP-Gehäuse.
Durch die Nutzung eines CSP mit in z-Richtung elastischem In­ terconnect läßt sich über einen Andrückvorgang eine Kontak­ tierung erzielen, welche auch für sehr viele Kontakte und sehr große Chips möglich ist. Dieser Andrückvorgang kann er­ zielt werden, indem der Chip auf das Board punktuell aufge­ klebt wird mit einem Klebstoff, welcher beim Aushärten schrumpft und somit Chip und Board aufeinander zu bewegt. Bei diesem Vorgang werden die elastischen Interconnect Elemente (bzw. flexiblen Erhebungen) mit einer Anpresskraft mit dem Pad (bzw. Kontaktanschlußflächen) verbunden. So können die unterschiedlichen Höhen der Interconnect-Elemente ausgegli­ chen werden und eine sichere Verbindung entsteht. Mit Hilfe der flexiblen Erhebungen können Wafer bis 10 µm pro cm durch­ gebogen sein. Bei Chipgroßen von 20 mm bedeutet dies eine To­ leranz von bis zu 20 µm, die durch die flexiblen Erhebungen ausgleichbar ist.
Die Vorteile dieses Verfahrens sind:
  • - seine Verarbeitung bei vergleichsweise niederer Tempera­ tur (< 200°C),
  • - die Bleifreiheit der Verbindung (green components),
  • - die Elastizität sowohl in x/y als auch in z-Richtung bei thermomechanischer Belastung (Boardverzug).
Mit der vorliegenden Erfindung wird die Nutzung der CSP mit in alle drei Richtungen elastischen Interconnect Elementen erleichtert. Durch den Einsatz schrumpfender Kleber wird ins­ besondere für große Chips und hohe Pinzahlen ein sicherer elektrischer Kontakt zwischen Chip und Board erreicht.
Anschließend wird die Erfindung anhand von Ausführungsformen und von Figuren näher erläutert.
Fig. 1 zeigt eine Querschnittsansicht einer Gesamtansicht eines Bauelements gemäß einer Ausführungsform der Erfindung,
Fig. 2 zeigt eine Querschnittsansicht eines Ausschnitts ei­ nes Halbleiterchips nach dem Aufdrucken einer isolierenden Schicht,
Fig. 3 zeigt den Halbleiterchip nach Fig. 2 nach dem Auf­ drucken einer flexiblen Erhebung,
Fig. 4 zeigt den Halbleiterchip nach Fig. 3 nach dem Auf­ bringen einer ersten Metallisierung,
Fig. 5 zeigt den Halbleiterchip nach Fig. 3 nach dem Auf­ bringen einer zweiten Metallisierung,
Fig. 6 zeigt den Halbleiterchip nach Fig. 4 nach dem Auf­ bringen einer Lötkugel auf die Kontaktstelle,
Fig. 7 zeigt eine Querschnittsansicht einer weiteren lei­ tenden Verbindung,
Fig. 8 zeigt eine Querschnittsansicht einer mehrlagigen Schaltungsplatine mit Klebstoffhöckern,
Fig. 9 zeigt die mehrlagige Schaltungsplatine aus Fig. 8 zusammen mit einem elektrischen Bauelement, und
Fig. 10 zeigt ein endmontiertes elektronisches Bauelement einer weiteren Ausführungsform der Erfindung auf einer Schaltungsplatine.
Fig. 1 zeigt schematisch einen Gesamtquerschnitt eines elek­ tronischen Bauelements 2 einer Ausführungsform der Erfindung, wobei in diesem Fall die flexiblen Erhebungen 3 am Rand des elektronischen Bauelementes 2 dargestellt sind und die Lei­ terbahnen 4 zu den entsprechenden Anschlüssen einer nicht dargestellten elektronischen Schaltung im Halbleiterchip 6 führen. Weitere hier nicht gezeigte Erhebungen können über die gesamte aktive Oberfläche verteilt angeordnet sein. Lei­ tungspfade 8 verbinden die Leiterbahnen 4 mit elektrischen Kontakten 1 auf den Erhebungen, die Kontaktkugeln 5 tragen. Diese Kontaktkugeln 5 können vergoldet sein, um einen oxida­ tionsfreien Kontakt zu Kontaktanschlußflächen einer Schal­ tungsplatine, zu gewährleisten. In diesem Fall wird eine elektrische Verbindung zwischen dieser Schaltung des Bauele­ mentes 2 und der Verdrahtung auf der Schaltungsplatine durch einen oxidationsfreien flexiblen Andruckkontakt erreicht, so daß kein umweltbelastendes Lot zum Einsatz kommt. Es ist je­ doch auch möglich, daß die flexiblen Erhebungen 3 eine Lötku­ gel tragen, so daß eine Lötverbindung mit einer Schaltungs­ platine ermöglicht wird und die elastischen Erhebungen 3 nicht nur die Unebenheiten des Bauelementes 2 und der Platine ausgleichen, sondern auch thermische Spannungen vermindern, die aufgrund unterschiedlicher Ausdehnungskoeffizienten von Bauelement 2 und Platine auftreten.
In den Fig. 2 bis 6 wird beispielhaft die Herstellung ei­ nes elektronischen Bauelementes 2 erläutert, das eine erfin­ dungsgemäße flexible Erhebung aufweist. Wie Fig. 2 zeigt, wird dabei zunächst auf einen Halbleiterchip 6, der in Fig. 2 ausschnittweise im Querschnitt dargestellt ist, eine iso­ lierende Schicht 7 aufgebracht, die eine erste Oberfläche des Halbleiterchips 6 zumindest teilweise bedeckt. Das Aufbringen und Strukturieren dieser isolierenden Schicht 7 kann dabei durch übliche Verfahren erfolgen. In einer Ausführungsform der Erfindung wird jedoch ein Druckverfahren, insbesondere ein Siebdruckverfahren, verwendet, das einfach und kosten­ günstig durchführbar ist.
Wie Fig. 3 zeigt, wird anschließend eine flexible Erhebung 3 auf den Halbleiterchip 6 im Bereich seiner ersten Oberfläche aufgebracht, wobei die flexible Erhebung 3 auf oder neben der isolierenden Schicht angeordnet sein kann.
Eine Aufrauhung der Oberfläche der flexiblen Erhebung 3 und der isolierenden Schicht 7 mit Hilfe eines Lasers kann in denjenigen Bereichen erfolgen, in denen in einem späteren Schritt Leitungspfade 8 und Leiterbahnen 4 gebildet werden sollen. Dies ist durch die senkrechten Pfeile in Fig. 3 an­ gedeutet. Die rauhe Oberfläche sorgt dabei insbesondere für eine bessere Haftung des leitenden Materials der Leitungspfa­ de 8 und Leiterbahnen 4 auf den jeweiligen Oberflächen.
Fig. 4 zeigt einen Querschnitt eines Ausschnitts des Halb­ leiterchips nach Fig. 3 nach Aufbringen einer Metallisierung auf die Oberfläche der flexiblen Erhebung 3 sowie auf die Oberfläche der isolierenden Schicht 7.
Fig. 5 zeigt einen Querschnitt eines Ausschnitts des Halb­ leiterchips nach Fig. 4 nach Aufbringen einer zweiten Metal­ lisierung. Diese Metallisierung wird, wie die Fig. 4 und 5 zeigen, somit in zwei Schritten erfolgen, wobei zunächst eine erste Grundmetallisierung 4a und 8a hergestellt wird oder ei­ ne Abscheidung von Keimen 4a, 8a auf der Oberfläche erfolgt, welche jeweils zur Bildung von Leiterbahnen auf der isolie­ renden Schicht und einem Leitungspfad auf der flexiblen Erhe­ bung dienen. Die Keime können aus jedem geeigneten Material wie Palladium bestehen. Anschließend erfolgt eine endgültige Metallisierung 4b und 8b, wie sie Fig. 5 zeigt, zur endgül­ tigen Herstellung der Leiterbahnen und Leitungspfade. Diese Metallisierung bildet bereits auf der flexiblen Erhebung ei­ nen elektrischen Kontakt 1, über den die Kontaktierung des elektronischen Bauelements 2 erfolgt kann.
Fig. 6 zeigt einen Querschnitt eines Ausschnitts des Halb­ leiterchips nach Fig. 4 nach Aufbringen einer Lötkugel auf die Kontaktstelle, die einen elektrischen Kontakt 1 bildet.
Fig. 7 zeigt einen Querschnitt einer alternativen Ausfüh­ rungsform der leitenden Verbindung zu der Kontaktstelle auf der flexiblen Erhebung, wobei hier ein Leitungspfad 9 durch die flexible Erhebung 3 hindurch geführt ist. Eine solche An­ ordnung kann dadurch hergestellt werden, daß zunächst, wie in Fig. 2, eine isolierende Schicht 7 auf den Halbleiterchip 6 aufgebracht wird. Anschließend erfolgt bereits eine Metalli­ sierung zur Herstellung von Leiterbahnen 4 auf der isolieren­ den Schicht 7. Erst dann erfolgt die Aufbringung der flexi­ blen Erhebung 3, vorzugsweise durch einen Druckprozeß. Schließlich erfolgt die Bildung eines Leitungspfades 9 im In­ neren der flexiblen Erhebung 3 durch eine Laserstrukturierung ausgehend von der Oberfläche der flexiblen Erhebung 3 mit ei­ ner anschließenden Metallisierung.
Fig. 8 zeigt eine Querschnittsansicht einer mehrlagigen Schaltungsplatine 10 mit Klebstoffhöckern 11 und Kontaktan­ schlußflächen 12, die vergoldet sein können, um einen oxida­ tionsfreien Kontakt zu gewährleisten oder die mit Lot be­ schichtet sein können, wenn eine Lötverbindung erwünscht ist.
Fig. 9 zeigt das Aufbringen eines elektrischen Bauelementes 2, wie es in Fig. 1 gezeigt wird, jedoch mit vier Kontaktku­ geln 5, die auf flexiblen Erhebungen 3 aufgebracht sind und über Leitungspfade 8 mit Leiterbahnen 4 des elektrischen Bau­ elements 2 in Verbindung stehen. Beim Aufbringen und Justie­ ren des elektrischen Bauelementes 2 auf der mehrlagigen Schaltungsplatine 10 verformen sich die Klebstoffhöcker etwas und schrumpfen, wie es Fig. 10 zeigt, beim Aushärten, so daß das elektrische Bauelement 2 mit seinen Kontaktbällen 5 auf die Kontaktanschlußflächen 12 der Schaltungsplatine 10 in Pfeilrichtung A gedrückt werden, wobei gleichzeitig die fle­ xible Erhebung 3 zusammengepreßt wird. Wenn sowohl die Kontaktkugeln 5 als auch die Kontaktanschlußflächen 12 mit einer Goldlegierung vergoldet sind, entsteht durch den Andruck in Pfeilrichtung A ein oxidationsfreier ohm'scher Kontakt zwi­ schen den beteiligten Komponenten. Sind die Komponenten mit Lot beschichtet, kann bei entsprechenden Löttemperaturen auch eine Lötverbindung hergestellt werden.
Unebenheiten und Verwölbungen des elektrischen Bauelementes 2, die bis zu 10 µm pro cm betragen können, und Unebenheiten der Schaltungsplatine 10 können spannungsfrei durch die fle­ xiblen Erhöhungen 3 ausgeglichen werden.
Bezugszeichenliste
1
elektrische Kontakte
2
elektronisches Bauelement
3
flexible Erhebung
4
Leiterbahnen
5
leitende Kugel
6
Halbleiterchip
7
isolierende Schicht
8
Leitungspfade
4
a,
8
a abgeschiedene Metallisierungskeime
4
b,
8
b endgültige Metallisierung
9
Leitungspfad innerhalb flexibler Erhebung
10
Schaltungsplatine
11
Klebstoffhöcker
12
Kontaktanschlußflächen

Claims (19)

1. Elektronisches Bauelement mit einer elektronischen Schaltung und elektrischen Kontakten (1) zumindest auf einer aktiven Oberfläche des elektronischen Bauelements (2) zur Kontaktierung der elektronischen Schaltung, wobei auf der aktiven Oberfläche zumindest eine flexi­ ble Erhebung (3) aus einem isolierenden Material ange­ ordnet ist und wobei zumindest ein elektrischer Kontakt (1) auf wenigestens einer flexiblen Erhebung (3) ange­ ordnet ist, und wobei ferner ein Leitungspfad (8) zwischen wenigstens einem elektri­ schen Kontakt (1) und der elektronischen Schaltung ange­ ordnet ist.
2. Elektronisches Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Leitungspfad (8) auf der Oberfläche der flexiblen Erhebung (3) angeordnet ist.
3. Elektronisches Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Leitungspfad (9) im Inneren der flexiblen Erhebung (3) zwischen dem zumindest einen elektrischen Kontakt (1) und der elektronischen Schaltung angeordnet ist.
4. Elektronisches Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
eine isolierende Schicht (7) zumindest teilweise die ak­ tive Oberfläche bedeckt und an die flexible Erhebung (3) angrenzt, und
Leiterbahnen (4) auf der isolierenden Schicht angeordnet sind, die eine leitende Verbindung zwischen dem Lei­ tungspfad (8) der flexiblen Erhebung (3) und der elek­ tronischen Schaltung bilden.
5. Elektronisches Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das elektronische Bauelement (2) ein Halbleiterbauele­ ment ist.
6. Elektronisches Bauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das elektronische Bauelement (2) ein Polymerbauelement ist.
7. Elektronisches Bauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der elektrische Kontakt (1) durch eine leitende Schicht, einen leitenden Stift oder eine leitende Kugel (5) ge­ bildet wird.
8. Elektronisches Bauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das elektronische Bauelement (2) auf einer Schaltungs­ platine (10) angeordnet ist, mittels beim Aushärten schrumpfenden Klebstoffhöckern (11) auf der Schaltungs­ platine (10) gebondet ist und über den mindestens einen elektrischen Kontakt (1) einer flexiblen Erhebung (3) mit mindestens einer elektrischen Kontaktanschlußfläche (12) auf der Schaltungsplatine (10) einen Andruckkontakt bildet.
9. Verfahren zur Herstellung eines elektronischen Bauele­ ments (2) nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Aufbringung der flexiblen Erhebung (3) durch einen Druckprozeß erfolgt.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß nach dem Aufbringen der flexiblen Erhebung (3) eine Auf­ rauhung der Oberfläche der Erhebung (3) zumindest im Be­ reich der späteren Leitungspfade (8) erfolgt, insbeson­ dere mit Hilfe eines Lasers.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß nach der Aufrauhung der Oberfläche der flexiblen Erhe­ bung (3) und vor dem Aufbringen eines leitenden Materi­ als zur Bildung von Leitungspfade (8) auf der Oberfläche der Erhebung (3) eine Abscheidung von Keimen auf der Oberfläche der Erhebung (3) erfolgt.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Keime aus Palladium bestehen.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß die Bildung der Leitungspfade (8) auf der Oberfläche der Erhebung (3) durch die Abscheidung eines leitenden Mate­ rials auf der aufgerauhten Oberfläche erfolgt.
14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß auch eine Aufrauhung der Oberfläche der isolierenden Schicht (7) zumindest im Bereich von zu bildenden Lei­ terbahnen (4) erfolgt, insbesondere mit Hilfe eines La­ sers.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß nach der Aufrauhung der Oberfläche der isolierenden Schicht (7) und vor dem Aufbringen eines leitenden Mate­ rials zur Bildung von Leiterbahnen (4) auf der Oberfläche der isolierenden Schicht eine Abscheidung von Keimen auf der Oberfläche der isolierenden Schicht (7) erfolgt.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Keime aus Palladium bestehen.
17. Verfahren nach einem der Ansprüche 9 bis 16, dadurch gekennzeichnet, daß mindestens ein fertiges elektronisches Bauelement (2) auf eine Schaltungsplatine (10) geklebt wird, wobei die elektrischen Kontakte (1) auf den Erhebungen (3) auf Kontaktanschlußflächen (12) der Schaltungsplatine (10) gedrückt werden.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß als Klebstoff ein beim Aushärten schrumpfender Klebstoff eingesetzt wird.
19. Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, daß der Klebstoff in Form von Klebstoffhöckern (11) auf der Schaltungsplatine (10) angeordnet wird.
DE10016132A 2000-03-31 2000-03-31 Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung Withdrawn DE10016132A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE10016132A DE10016132A1 (de) 2000-03-31 2000-03-31 Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP2001573547A JP2004509449A (ja) 2000-03-31 2001-03-29 柔軟な接続部を有する電子構成部品及びその製造方法
EP01929274A EP1279195A1 (de) 2000-03-31 2001-03-29 Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
KR10-2002-7013023A KR100527542B1 (ko) 2000-03-31 2001-03-29 유연성이 있는 컨택팅 패드를 구비하는 전자 소자와 그 생산 방법
PCT/DE2001/001194 WO2001075969A1 (de) 2000-03-31 2001-03-29 Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
TW090107664A TW529146B (en) 2000-03-31 2001-03-30 Electronic component with flexible contact-positions and method for its production
US10/260,872 US6897568B2 (en) 2000-03-31 2002-09-30 Electronic component with flexible contacting pads and method for producing the electronic component
US10/963,434 US7312533B2 (en) 2000-03-31 2004-10-12 Electronic component with flexible contacting pads and method for producing the electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10016132A DE10016132A1 (de) 2000-03-31 2000-03-31 Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE10016132A1 true DE10016132A1 (de) 2001-10-18

Family

ID=7637172

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10016132A Withdrawn DE10016132A1 (de) 2000-03-31 2000-03-31 Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung

Country Status (7)

Country Link
US (2) US6897568B2 (de)
EP (1) EP1279195A1 (de)
JP (1) JP2004509449A (de)
KR (1) KR100527542B1 (de)
DE (1) DE10016132A1 (de)
TW (1) TW529146B (de)
WO (1) WO2001075969A1 (de)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10126568A1 (de) * 2001-05-31 2002-12-19 Infineon Technologies Ag Elektronisches Bauelement
DE10145468C1 (de) * 2001-09-14 2003-01-16 Infineon Technologies Ag Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10217698A1 (de) * 2002-04-20 2003-11-06 Festo Ag & Co Spritzgegossener Schaltungsträger und damit ausgestattete Schaltungsanordnung
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
DE10260765A1 (de) * 2002-12-23 2004-02-26 Infineon Technologies Ag Wafer-Level-Package und Prüfkarte zum Kontaktieren des Wafer-Level-Package
WO2004019405A1 (de) * 2002-08-22 2004-03-04 Infineon Technologies Ag Halbleiterbauelement mit csp-gen use
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
DE102004020547A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102005056569A1 (de) * 2005-11-25 2007-06-06 Infineon Technologies Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
US7732915B2 (en) 2005-09-26 2010-06-08 Infineon Technologies Ag Semiconductor sensor device with sensor chip and method for producing the same
US9844128B2 (en) 2010-12-16 2017-12-12 Snaptrack, Inc. Cased electrical component
DE102018104279A1 (de) * 2018-02-26 2019-08-29 Tdk Electronics Ag Elektronische Vorrichtung
US11492250B2 (en) 2019-11-08 2022-11-08 Tdk Corporation Electronic device and method for manufacturing an electronic device

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10221646B4 (de) 2002-05-15 2004-08-26 Infineon Technologies Ag Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE10223738B4 (de) * 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10238582B4 (de) * 2002-08-22 2006-01-19 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10258094B4 (de) 2002-12-11 2009-06-18 Qimonda Ag Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
US7005751B2 (en) 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
US6948940B2 (en) * 2003-04-10 2005-09-27 Formfactor, Inc. Helical microelectronic contact and method for fabricating same
DE10318074B4 (de) 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
DE10320561B4 (de) * 2003-05-07 2007-12-06 Qimonda Ag Verfahren zur Herstellung einer leitfähigen Verbindung zwischen einem Halbleiterchip und einer äußeren Leiterstruktur
DE10324450A1 (de) * 2003-05-28 2005-01-05 Infineon Technologies Ag Kontaktierungsvorrichtung für elektronische Schaltungseinheiten und Herstellungsverfahren
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
DE10356119B3 (de) 2003-11-27 2005-08-18 Infineon Technologies Ag Elektronisches Bauelement mit elektrische Kontaktflächen aufweisenden nachgiebigen Erhebungen und Verfahren zu dessen Herstellung
US20050128948A1 (en) * 2003-12-11 2005-06-16 Chen-Chi Kuo Locally stored portion of a calendar structure indicating when interfaces will become available to transmit packets
US20060091510A1 (en) * 2004-03-11 2006-05-04 Chipmos Technologies (Bermuda) Ltd. Probe card interposer
US7279391B2 (en) * 2004-04-26 2007-10-09 Intel Corporation Integrated inductors and compliant interconnects for semiconductor packaging
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
EP1748476B1 (de) * 2004-05-18 2016-05-11 Nippon Telegraph And Telephone Corporation Elektroden-kontaktstelle auf einem leitfähigen halbleitersubstrat
DE102004028572B4 (de) * 2004-06-15 2008-08-14 Qimonda Ag Umverdrahtungseinrichtung für elektronische Bauelemente
DE102004030813B4 (de) * 2004-06-25 2007-03-29 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
JP4539268B2 (ja) * 2004-09-29 2010-09-08 セイコーエプソン株式会社 実装構造体
JP3998014B2 (ja) 2004-09-29 2007-10-24 セイコーエプソン株式会社 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
DE102004058395A1 (de) * 2004-12-03 2006-06-08 Infineon Technologies Ag Verfahren zum Verdrahten von einem stapelbaren Halbleiterchip und eine Halbleitervorrichtung mit gestapelten Halbleiterchips
US7364999B2 (en) 2005-02-04 2008-04-29 Infineon Technologies Ag Method for interconnecting semiconductor components with substrates and contact means
US20060197232A1 (en) * 2005-02-25 2006-09-07 National University Of Singapore Planar microspring integrated circuit chip interconnection to next level
EP1851798B1 (de) 2005-02-25 2016-08-03 Tessera, Inc. Mikroelektronische baugruppe mit nachgiebigkeit
DE102005013323A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Kontaktierungsvorrichtung zum Kontaktieren einer integrierten Schaltung, insbesondere eines Chips oder eines Wafers, mit einer Testervorrichtung, entsprechendes Testverfahren und entsprechendes Herstellungsverfahren
JP2008124501A (ja) * 2005-03-23 2008-05-29 Seiko Epson Corp 半導体装置の実装方法及び実装構造
JP4142041B2 (ja) * 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
TWI333808B (en) * 2005-05-05 2010-11-21 Himax Tech Inc A method of manufacturing a film printed circuit board
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2007081039A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体装置
JP4296434B2 (ja) * 2005-09-13 2009-07-15 セイコーエプソン株式会社 半導体装置
DE102006001600B3 (de) * 2006-01-11 2007-08-02 Infineon Technologies Ag Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7473102B2 (en) * 2006-03-31 2009-01-06 International Business Machines Corporation Space transforming land grid array interposers
US8133808B2 (en) 2006-09-18 2012-03-13 Tessera, Inc. Wafer level chip package and a method of fabricating thereof
JP4305547B2 (ja) * 2006-10-27 2009-07-29 エプソンイメージングデバイス株式会社 実装構造体、電気光学装置、電子機器及び実装構造体の製造方法
JP4853644B2 (ja) * 2006-12-15 2012-01-11 セイコーエプソン株式会社 半導体装置及びその製造方法
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US8178965B2 (en) 2007-03-14 2012-05-15 Infineon Technologies Ag Semiconductor module having deflecting conductive layer over a spacer structure
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
CN101809735B (zh) * 2007-08-15 2012-06-20 泰塞拉公司 具有通过镀敷形成的接线柱的互连元件
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
JP4535295B2 (ja) * 2008-03-03 2010-09-01 セイコーエプソン株式会社 半導体モジュール及びその製造方法
KR101059970B1 (ko) 2008-03-26 2011-08-26 가부시키가이샤후지쿠라 전자부품 실장용 기판 및 그 제조방법과 전자 회로 부품
JP4294078B1 (ja) * 2008-06-30 2009-07-08 株式会社フジクラ 両面接続型コネクタ
JP4832479B2 (ja) * 2008-08-01 2011-12-07 株式会社フジクラ コネクタ及び該コネクタを備えた電子部品
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
JP2011054731A (ja) * 2009-09-01 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
JP5626508B2 (ja) * 2009-11-26 2014-11-19 セイコーエプソン株式会社 半導体装置および電子部品並びにそれらの製造方法
DE102010062547B4 (de) * 2010-12-07 2021-10-28 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung
CN102762028A (zh) * 2011-04-27 2012-10-31 鸿富锦精密工业（深圳）有限公司 焊盘
DE102011083423A1 (de) * 2011-09-26 2013-03-28 Siemens Aktiengesellschaft Kontaktfederanordnung und Verfahren zur Herstellung derselben
US9074070B2 (en) 2011-10-31 2015-07-07 Ticona Llc Thermoplastic composition for use in forming a laser direct structured substrate
US9583432B2 (en) * 2013-01-29 2017-02-28 Hewlett-Packard Development Company, L.P. Interconnects through dielecric vias
EP2838114A3 (de) * 2013-08-12 2015-04-08 Xintec Inc. Chip-Verkapselung
TWI531688B (zh) * 2013-09-16 2016-05-01 Taiwan Green Point Entpr Co Coating thickness uniform plating method
US20150115442A1 (en) 2013-10-31 2015-04-30 Infineon Technologies Ag Redistribution layer and method of forming a redistribution layer
GB2521616A (en) * 2013-12-23 2015-07-01 Nokia Technologies Oy A substrate scaffold structure and associated apparatus and methods
US9876298B2 (en) * 2014-08-04 2018-01-23 Te Connectivity Corporation Flexible connector and methods of manufacture
TWI641094B (zh) * 2014-09-17 2018-11-11 矽品精密工業股份有限公司 基板結構及其製法
US10120971B2 (en) * 2016-08-30 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and layout method thereof
CN108156746A (zh) * 2016-12-06 2018-06-12 华邦电子股份有限公司 多层电路板及其制造方法
TWI672078B (zh) * 2016-12-06 2019-09-11 華邦電子股份有限公司 多層電路板及其製造方法
CN107104298B (zh) * 2017-04-28 2019-06-11 番禺得意精密电子工业有限公司 电连接器及其制造方法
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
JP6909435B2 (ja) * 2017-07-25 2021-07-28 大日本印刷株式会社 貫通電極基板およびその製造方法
EP4095898A1 (de) 2021-05-25 2022-11-30 Mitsubishi Electric R&D Centre Europe B.V. Thermisch verbesserte leiterplatte für, mittels durchkontaktierungstechnik verbundenen, leistungshalbleiterchip und anordnung mit verwendung dieser leiterplatte

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477087A (en) * 1992-03-03 1995-12-19 Matsushita Electric Industrial Co., Ltd. Bump electrode for connecting electronic components
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
WO1999005895A1 (de) * 1997-07-22 1999-02-04 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden trägermaterial, insbesondere feine leiterbahnstrukturen und verfahren zu ihrer herstellung

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
JPH079906B2 (ja) * 1985-04-19 1995-02-01 シチズン時計株式会社 半導体装置
US4902606A (en) * 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4885126A (en) * 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPH01192125A (ja) 1988-01-27 1989-08-02 Sharp Corp 半導体装置の実装構造
JPH0810786B2 (ja) 1988-05-09 1996-01-31 三菱電機株式会社 紫外レーザによる導体パターンの形成方法
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JPH03231437A (ja) * 1990-02-06 1991-10-15 Ricoh Co Ltd 突起電極形成方法
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5180311A (en) * 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
JP2958136B2 (ja) 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
JP2731471B2 (ja) * 1991-11-05 1998-03-25 アルプス電気株式会社 電気的接続構造
IL104056A (en) * 1991-12-13 1997-02-18 Hoechst Ag Process for the preparation of L-phosphinothricin and its derivatives
JPH05182972A (ja) * 1991-12-26 1993-07-23 Tanaka Kikinzoku Kogyo Kk バンプ形成方法
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
WO1994003036A1 (en) * 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JP3474897B2 (ja) 1993-10-08 2003-12-08 株式会社東芝 印刷配線板及びその製造方法
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
JP3204035B2 (ja) 1995-03-30 2001-09-04 上村工業株式会社 無電解パラジウムめっき液及びめっき方法
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
DE19639934A1 (de) 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
JPH10190218A (ja) 1996-12-24 1998-07-21 Matsushita Electric Works Ltd プリント配線板の製造方法
JPH10197557A (ja) 1997-01-14 1998-07-31 Toppan Printing Co Ltd 検査部材及びその製造方法
US6051489A (en) 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
DE19723734C2 (de) * 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
JPH1117050A (ja) 1997-06-20 1999-01-22 Matsushita Electric Ind Co Ltd 回路基板及び回路基板の製造方法
JP3520208B2 (ja) 1997-10-02 2004-04-19 松下電器産業株式会社 回路基板への半導体素子の装着方法、及び半導体装置
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP3500299B2 (ja) 1998-03-06 2004-02-23 松下電器産業株式会社 半導体装置およびその製造方法
JP2967080B1 (ja) 1998-05-14 1999-10-25 松下電器産業株式会社 半導体装置の実装体の製造方法
WO1999065075A1 (fr) 1998-06-12 1999-12-16 Hitachi, Ltd. Dispositif semi-conducteur et procede correspondant
US6396145B1 (en) * 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
KR100266698B1 (ko) * 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
JP2000068321A (ja) 1998-08-26 2000-03-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
EP1186035A1 (de) * 1999-06-17 2002-03-13 Infineon Technologies AG Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477087A (en) * 1992-03-03 1995-12-19 Matsushita Electric Industrial Co., Ltd. Bump electrode for connecting electronic components
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
WO1999005895A1 (de) * 1997-07-22 1999-02-04 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden trägermaterial, insbesondere feine leiterbahnstrukturen und verfahren zu ihrer herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BEINE, H.: Polymer-Flip-Chip-Technologie. In: productronic 7/96, S. 26-27 *
BURGGRAAF, P.: Chip scale and flip chip: Attrac- tive Solution. In: Solid State Techn., July 1998, pp. 239-46 *
JP 1-281792 A. In: Patent Abstracts of Japan *

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826037B2 (en) 2001-05-31 2004-11-30 Infineon Technologies Ag Electronic structure
DE10126568A1 (de) * 2001-05-31 2002-12-19 Infineon Technologies Ag Elektronisches Bauelement
DE10126568B4 (de) * 2001-05-31 2004-12-09 Infineon Technologies Ag Elektronisches Bauelement sowie Verfahren zur Herstellung desselben
DE10145468C1 (de) * 2001-09-14 2003-01-16 Infineon Technologies Ag Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
US6696319B2 (en) 2001-09-14 2004-02-24 Infineon Technologies Ag Method of attaching semiconductor devices on a switching device and such an attached device
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
DE10217698A1 (de) * 2002-04-20 2003-11-06 Festo Ag & Co Spritzgegossener Schaltungsträger und damit ausgestattete Schaltungsanordnung
DE10217698B4 (de) * 2002-04-20 2008-04-24 Festo Ag & Co. Elektrische Schaltanordnung mit einem spritzgegossenen Schaltungsträger
WO2004019405A1 (de) * 2002-08-22 2004-03-04 Infineon Technologies Ag Halbleiterbauelement mit csp-gen use
US7274110B2 (en) 2002-08-22 2007-09-25 Infineon Technologies Ag Semiconductor component having a CSP housing
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
DE10260765A1 (de) * 2002-12-23 2004-02-26 Infineon Technologies Ag Wafer-Level-Package und Prüfkarte zum Kontaktieren des Wafer-Level-Package
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
DE102004020547A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
US7732915B2 (en) 2005-09-26 2010-06-08 Infineon Technologies Ag Semiconductor sensor device with sensor chip and method for producing the same
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
DE102005056569A1 (de) * 2005-11-25 2007-06-06 Infineon Technologies Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
US9844128B2 (en) 2010-12-16 2017-12-12 Snaptrack, Inc. Cased electrical component
US10154582B2 (en) 2010-12-16 2018-12-11 Snaptrack, Inc. Method for producing a cased electrical component
DE102018104279A1 (de) * 2018-02-26 2019-08-29 Tdk Electronics Ag Elektronische Vorrichtung
US10903156B2 (en) 2018-02-26 2021-01-26 Tdk Corporation Electronic device with stud bumps
US11444015B2 (en) 2018-02-26 2022-09-13 Tdk Corporation Electronic device with stud bumps
US11492250B2 (en) 2019-11-08 2022-11-08 Tdk Corporation Electronic device and method for manufacturing an electronic device

Also Published As

Publication number Publication date
JP2004509449A (ja) 2004-03-25
TW529146B (en) 2003-04-21
US6897568B2 (en) 2005-05-24
WO2001075969A1 (de) 2001-10-11
US20050127527A1 (en) 2005-06-16
EP1279195A1 (de) 2003-01-29
KR100527542B1 (ko) 2005-11-09
US20030067755A1 (en) 2003-04-10
US7312533B2 (en) 2007-12-25
KR20020086740A (ko) 2002-11-18

Similar Documents

Publication Publication Date Title
DE10016132A1 (de) Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
EP1255299B1 (de) Leistungshalbleitermodul in Druckkontaktierung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
WO2000079589A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
EP1518267A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE102013102542A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
WO1998033211A1 (de) Verfahren zur gehäusung von integrierten schaltkreisen
DE102007036566A1 (de) Federkontaktierung von elektrischen Kontaktflächen eines elektronischen Bauteils
DE10233641A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10103456C1 (de) Vorrichtung mit mindestens einem Halbleiterbauteil und einer Leiterplatte und Verfahren zur Herstellung einer elektromechanischen Verbindung zwischen beiden
DE19529490A1 (de) Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips
WO2000022668A1 (de) Elektronisches modul, insbesondere multichipmodul, mit einer mehrlagenverdrahtung und verfahren zu seiner herstellung
DE10146854B4 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
EP3973570B1 (de) Elektronikbaugruppe und elektronikanordnung
DE4008658C2 (de)
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE2214163A1 (de) Elektrische schaltungsanordnung
DE10243947B4 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterschip und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee