DE10025209A1 - Halbleitereinrichtung - Google Patents
HalbleitereinrichtungInfo
- Publication number
- DE10025209A1 DE10025209A1 DE10025209A DE10025209A DE10025209A1 DE 10025209 A1 DE10025209 A1 DE 10025209A1 DE 10025209 A DE10025209 A DE 10025209A DE 10025209 A DE10025209 A DE 10025209A DE 10025209 A1 DE10025209 A1 DE 10025209A1
- Authority
- DE
- Germany
- Prior art keywords
- mark
- insulating film
- interlayer insulating
- wiring layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Abstract
Eine Markenstruktur (100) besteht aus einem Gateoxidfilm (102), der auf einem Halbleitersubstrat (101) gebildet ist, einer Gateverdrahtungsschicht (103), die auf dem Gateoxidfilm (102) gebildet ist, einem Isolierfilm (104), der auf der Gateverdrahtungsschicht (103) gebildet ist, und einer Seitenwand (105), die in Kontakt mit den Seitenflächen des Isolierfilmes (104), der Gateverdrahtungsschicht (103) und des Gateoxidfilmes (102) gebildet ist. Eine lichtundurchlässige Bitleitungsschicht (113) ist aus einem Polyzid gebildet, das aus einer dotierten Polysiliziumschicht (1131) und einer Wolframsilizidschicht (1132) besteht, und ist auf dem Zwischenschichtisolierfilm (107) und erstreckt sich von diesem auf die Markenstruktur (100). Mit dieser Sturktur kann eine Halbleitereinrichtung bereitgestellt werden, die eine Messung einer Ausrichtungsmarke und einer Überlappungsprüfmarke mit hoher Präzision in einem Lithographieprozeß ermöglicht, die keine Stuktur aufweist, die nicht notwendig für eine Marke ist, und die Erzeugung von Fremdstoff in einem Herstellungsverfahren einer Halbleitervorrichtung unterdrücken kann, um eine Verschlechterung der Herstellungsprozeßausbeute zu verhindern, und ein Herstellungsverfahren und der Halbleitereinrichtung kann vorgesehen werden.
Description
Die vorliegende Erfindung bezieht sich auf eine Halbleiterein
richtung. Speziell bezieht sie sich auf eine Ausrichtungsverbes
serung einer Halbleitereinrichtung, die durch Überlagern einer
Mehrzahl von Schichten gebildet ist.
In letzter Zeit wurde mit der hohen Integration von Elementen
die Entwurfsregel kleiner und ein Herstellungsverfahren wurde
komplizierter mit einer Planarisierungstechnik und der Verwen
dung von neuen Materialien. Da die Miniaturisierung von Kontakt
löchern und Verbindungen eine höhere Genauigkeit der Ausrichtung
der Kontaktlöcher und der Verbindungen benötigt, ist daher eine
Technik mit höherer Ausrichtung notwendig.
Um Kontaktlöcher und Verbindungen zu bilden, wird eine Belich
tungseinrichtung verwendet, die Stepper genannt wird. Ein Mas
kenmuster, das durch ein Verringerungsprojektionslinsensystem
projiziert ist, wird wiederholt belichtet, während es in einer
XY-Richtung bewegt wird, um eine Mehrzahl von Maskenmustern auf
einer gesamten Oberfläche eines Halbleitersubstrats zu bilden.
Fig. 41 zeigt schematisch einen Betrieb des Steppers in einem
Lithographieprozeß. Wie in Fig. 41 gezeigt ist, sind eine Mehr
zahl von Belichtungsbereichen ER, die jeweils durch eine Belich
tung projiziert sind, auf einer gesamten Oberfläche eines Halb
leitersubstrats SB gebildet. Eine Mehrzahl von Belichtungen sind
auf jedem Belichtungsbereich ER durchgeführt, wodurch verschie
dene Muster überlagert werden, um eine Halbleitereinrichtung zu
bilden.
Bei der Überlagerung von Mustern wird eine Ausrichtungsmarke zur
Ausrichtung benötigt, und nach der Überlagerung wird eine Über
lagerungsprüfmarke benötigt, um zu prüfen, ob die Überlagerung
gut durchgeführt ist. Jeder Belichtungsbereich ER ist mit diesen
Marken versehen.
Im allgemeinen ist der Hauptteil des Belichtungsbereiches ein
Elementbildungsbereich, in dem eine Mehrzahl von Halbleiterein
richtungen gebildet sind, und der restliche Leerteil wird zur
Bildung der Ausrichtungsmarke und der Überlappungs- bzw. Überla
gerungsprüfmarke verwendet. Fig. 42 zeigt einen schematischen
Aufbau des Belichtungsbereichs ER. In Fig. 42 sind zwei Element
bildungsbereiche SR in einem Intervall angeordnet und eine Über
lagerungsprüfmarke OLM1 und eine Ausrichtungsmarke ALM1 sind in
einem Leerabschnitt BR zwischen den zwei Elementbildungsberei
chen SR vorgesehen, und Überlagerungsprüfmarken OLM2 bis OLM5
sind in den vier Ecken eines Leerabschnitts BR vorgesehen, der
die zwei Elementbildungsbereiche SR umgibt. Ferner ist zwischen
den Überlagerungsprüfmarken OLM2 und OLM3 eine Ausrichtungsmarke
ALM2 vorgesehen.
Obwohl die fünf Überlagerungsprüfmarken und die zwei Ausrich
tungsmarken in Fig. 42 gezeigt sind, ist die Anzahl von jeder
der Marken nicht auf die obige Anzahl beschränkt. Da die vorlie
gende Erfindung sowohl auf die Ausrichtungsmarke als auch auf
die Überlagerungsprüfmarke angewendet werden kann, werden ferner
die Ausrichtungsmarke und die Überlagerungsprüfmarke voneinander
nicht unterschieden und beide Marken werden in der folgenden
Diskussion (einschließlich der Diskussion der bevorzugten Aus
führungsformen der Erfindung) allgemein als Positionsprüfmarke
bezeichnet.
Fig. 43 ist eine Draufsicht einer Positionsprüfmarke MK1 als ein
Beispiel einer Positionsprüfmarke. Wie in Fig. 43 gezeigt ist,
besteht die Positionsprüfmarke MK1 aus einer Mehrzahl von Mar
kenstrukturen 10, die jeweils eine langgestreckte Form mit einer
vorbestimmten Länge aufweisen und die in Intervallen parallel
angeordnet sind.
Fig. 44 ist eine Querschnittsansicht entlang der Linie A-A von
Fig. 43. Wie in Fig. 44 gezeigt ist, besteht die Markenstruktur
10 aus einem Gateoxidfilm 102 (ein thermischer Oxidfilm mit ei
ner Dicke von ungefähr 10 nm), der auf einem Siliziumsubstrat
101 gebildet ist, einer Gateverdrahtungsschicht 103, die auf dem
Gateoxidfilm 102 gebildet ist, einem Isolierfilm 104, der auf
der Gateverdrahtungsschicht 103 gebildet ist, und einer Seiten
wand 105, die in Kontakt mit den Seitenoberflächen des Isolier
filmes 104, der Gateverdrahtungsschicht 103 und des Gateoxidfil
mes 102 gebildet ist.
Die Gateverdrahtungsschicht 103 ist ein Polyzid, das aus zwei
Schichten besteht, d. h. eine dotierte Polysiliziumschicht 1031
mit einer Dicke von beispielsweise 100 nm und eine Wolframsili
zidschicht (WSi) 1032 mit einer Dicke von 100 nm. Der Isolier
film 104 ist aus einem TEOS-Oxidfilm (Tetraethylorthosilikat-
Oxidfilm) mit einer Dicke von beispielsweise ungefähr 200 nm ge
bildet, und die Seitenwand 105 ist aus einem TEOS-Oxidfilm mit
einer Dicke von beispielsweise 50 nm gebildet.
Ein Stoppisolierfilm 106 ist derart vorgesehen, daß er eine An
ordnung von Markenstrukturen 10 bedeckt, die jeweils die obige
Struktur aufweisen. Der Stoppisolierfilm 106 ist ein transparen
ter Siliziumnitridfilm mit einer Dicke von 50 nm. Ein Zwischen
schichtisolierfilm 107 ist aus einem TEOS-Oxidfilm mit einer
Dicke von beispielsweise 500 nm gebildet, bedeckt den Stoppiso
lierfilm 106 und seine äußerste Oberfläche ist durch CMP
(Chemisches/Mechanisches Polieren) planarisiert.
Auf dem Zwischenschichtisolierfilm 107 ist eine lichtundurchläs
sige Bitleitungsschicht 109 als ein Polyzid aus einer dotierten
Polysiliziumschicht 1091 mit einer Dicke von beispielsweise 100
nm und einer Wolframsilizidschicht (WSi) 1092 mit einer Dicke
von 100 nm gebildet.
Eine Markenstruktur 10 weist im wesentlichen die gleiche Struk
tur wie ein Gate eines MOS-Transistors auf, so daß es durch die
gleichen Verfahrensschritte für das Gate des MOS-Transistors ge
bildet wird, wenn der MOS-Transistor als eine der Halbleiterele
mente in dem Elementbildungsbereich SR von Fig. 42 gebildet
wird, und dies ist eine Technik zur Verhinderung eines Anstiegs
der Anzahl der Verfahrensschritte durch Schritte, die zur Bil
dung der Positionsprüfmarke MK1 bestimmt sind. Daher ist die
Markenstruktur 10 ein Dummy-Gate und weist nicht die Funktion
eines Gates auf.
Der Stoppisolierfilm 106 dient als ein Ätzstopp beim Bilden des
Kontaktloches, das durch den Zwischenschichtisolierfilm 107 hin
durchdringt, um das Halbleitersubstrat 101 in dem Elementbil
dungsbereich SR in einer selbstjustierenden Weise zu erreichen,
und er ist auch beim Bilden des MOS-Transistors in dem Element
bildungsbereich SR vorgesehen.
Der Zwischenschichtisolierfilm 107 ist auch in dem Elementbil
dungsbereich SR gebildet, und auf dem Zwischenschichtisolierfilm
107, der durch CMP planarisiert ist, wird die Bitleitungsschicht
109 gebildet.
Da die Markenstruktur 10 in der gleichen Weise wie das Gate des
MOS-Transistors gebildet ist und da auf der Markenstruktur 10
die lichtundurchlässige Bitleitungsschicht 109 mit dem dazwi
schen vorgesehenen Zwischenschichtisolierfilm 107, der planari
siert ist, gebildet ist, tritt die folgende Schwierigkeit auf.
Wenn die Bitleitungsschicht 109 derart bemustert ist, daß ein
vorbestimmtes Bitleitungsmuster gebildet wird, wird ein Masken
muster des Steppers unter Verwendung der Positionsprüfmarke MK1
ausgerichtet, die aus den Markenstrukturen 10 besteht. Nachdem
das Bitleitungsmuster gebildet ist, wird die Positionsprüfmarke
MK1 verwendet, um zu prüfen, ob das Muster an einer geeigneten
Position überlagert ist. Da die Markenstrukturen 10 durch die
lichtundurchlässige Bitleitungsschicht 109 gemessen werden und
die Bitleitungsschicht 109 kaum das sichtbare Licht überträgt,
das in der Messung verwendet wird, kann in beiden Fällen der Ni
veauunterschied der Markenstruktur 10 kaum gemessen werden. Da
der Zwischenschichtisolierfilm 107 planarisiert ist, kann ferner
nachteilhaft das Vorhandensein der Markenstrukturen 10 nicht von
dem Zwischenschichtisolierfilm 107 gesehen werden.
Ferner wird beeinflußt durch den transparenten Stoppisolierfilm
106 die Intensität des für die Messung verwendeten sichtbaren
Lichts verringert und wird der Kontrast verschlechtert, was
nachteilhaft eine Messung mit hoher Präzision unmöglich macht.
Obwohl die Positionsprüfmarke MK1, die aus den angeordneten Mar
kenstrukturen 10 besteht, die jeweils im wesentlichen den glei
chen Aufbau wie das Gate des MOS-Transistors aufweisen, oben
diskutiert wurden, ist der Aufbau der Markenstruktur nicht auf
die Gatestruktur beschränkt. Fig. 45 ist eine Draufsicht einer
Positionsprüfmarke MK2 als ein Beispiel einer Marke. Wie in Fig. 45
gezeigt ist, besteht die Positionsprüfmarke MK2 aus langge
streckten Öffnungen mit einer vorbestimmten Länge, die parallel
in Intervallen auf einem Oxidfilm 734 angeordnet sind.
Fig. 46 ist eine Querschnittsansicht entlang der Linie B-B von
Fig. 45. Wie in Fig. 46 gezeigt ist, besteht die Positionsprüf
marke MK2 aus Öffnungen OP, wo ein Zwischenschichtisolierfilm
717, der auf dem Siliziumsubstrat 101 gebildet ist, in einer
rechteckigen Form selektiv derart entfernt ist, daß das Silizi
umsubstrat 101 teilweise freigelegt ist, und aus einer dotierten
Polysiliziumschicht 733, die in den Öffnungen OP vergraben ist
und eine Dicke von 50 nm aufweist, und aus dem Oxidfilm 734, der
auf der dotierten Polysiliziumschicht 733 gebildet ist. Ferner
ist ein Isolierfilm 726 zwischen einer Hauptoberfläche des Zwi
schenschichtisolierfilmes 717 und der dotierten Polysilizium
schicht 733 gebildet. Der Oxidfilm 734 füllt nicht vollständig
die Öffnung auf und eine Öffnung 748, die der Öffnung OP ent
spricht, ist gebildet. Ferner sind Seitenwände 735 auf den Wän
den der Öffnung 748 gebildet.
Der Zwischenschichtisolierfilm 717 ist aus einem TEOS-Oxidfilm
mit einer Dicke von beispielsweise 500 nm gebildet und seine äu
ßerste Oberfläche ist durch CMP planarisiert. Der Isolierfilm
726 ist ein lichtdurchlässiger Siliziumnitridfilm mit einer Dic
ke von 50 nm, und der Oxidfilm 734 ist ein BPTEOS-Film
(Bohrphosphor-TEOS-Film) mit einer Dicke von 600 nm. Die Seiten
wand 735 ist aus einem dotierten Polysilizium mit einer Dicke
von zum Beispiel 50 nm gebildet.
Hier wird ein gestapelter Kondensator SC, der der Positionsprüf
marke MK2 entspricht, in dem Elementbildungsbereich SR von Fig. 42
unter Bezugnahme auf Fig. 47 diskutiert. Wie in Fig. 47 ge
zeigt ist, besteht der gestapelte Kondensator SC aus einem Kon
taktloch 708, das selektiv derart gebildet ist, daß der Zwi
schenschichtisolierfilm 717 und der Isolierfilm 726 durchstoßen
sind, einem Bodenspeicherknoten 733, der derart vorgesehen ist,
daß das Kontaktloch 708 gefüllt ist, einem Speicherknotenkern
734, der auf dem Bodenspeicherknoten 733 gebildet ist, und der
Seitenwand 735, die derart gebildet ist, daß der Speicherknoten
kern 734 umgeben ist.
Somit entsprechen dem Isolierfilm 726, der dotierten Polysilizi
umschicht 733, dem Oxidfilm 734 und der Seitenwand 735 der Posi
tionsprüfmarke MK2 der Isolierfilm 726, der Bodenspeicherknoten
733, der Speicherknotenkern 734 bzw. die Seitenwand 735 des ge
stapelten Kondensators SC und sie sind durch die gleichen
Schritte gebildet. Obwohl die Öffnung OP der Positionsprüfmarke
MK2 durch die gleichen Schritte wie für das Kontaktloch 708 des
gestapelten Kondensators SC gebildet ist, sind sie ferner in der
Größe stark unterschiedlich. Speziell darin, daß das Kontaktloch
708 eine Öffnungsgröße von zum Beispiel ungefähr 0,2 µm aufweist
und die Öffnung OP eine Größe von beispielsweise 2 µm oder grö
ßer aufweist.
Nun verursacht das Vorhandensein der Seitenwand 735, die auf der
Wand der Öffnung 748 der Positionsprüfmarke MK2 gebildet ist,
eine Schwierigkeit. Bei dem gestapelten Kondensator SC wird der
Speicherknotenkern 734 nicht benötigt und der Speicherknotenkern
734 wird durch selektives Ätzen unter Verwendung von zum Bei
spiel dampfförmiger Flußsäure entfernt, ein dielektrischer Film
wird entlang einer Kontur des Bodenspeicherknotens 733 und der
Seitenwand 735 gebildet, und eine Gegenelektrode zum Bodenspei
cherknoten 733, die Zellplatte genannt wird, wird entlang einer
Kontur des dielektrischen Films derart gebildet, daß der Spei
cherknoten vervollständigt wird.
Wenn der Speicherknotenkern 734 entfernt wird, wird der Oxidfilm
734 der Positionsprüfmarke MK2 ebenfalls entfernt. Wenn die Sei
tenwand 735 entfernt wird und das entfernte Material an dem Ele
mentbildungsbereich SR anhaftet, wird mit diesem ein Kurzschluß
der Elemente verursacht, was nachteilhaft in Fehlern und bemer
kenswerten Verschlechterungen der Herstellungsprozeßausbeute re
sultiert.
Somit können bei dem Herstellungsverfahren eine Halbleiterein
richtung, das der Anmelderin bekannt ist, die Ausrichtungsmarke
und die Überlagerungsprüfmarke nicht gemessen werden oder können
mit einer sehr viel geringeren Präzision in dem Lithographiepro
zeß gemessen werden. Bei manchen Strukturen der Marke, wenn die
Marke gleichzeitig mit der Halbleitereinrichtung gebildet wird,
wird eine unnötige Struktur für die Marke auch begleitend gebil
det, und diese unnötige Struktur wird ein Fremdstoff in dem Her
stellungsprozeß der Halbleitereinrichtung, was in Fehlern der
Halbleitereinrichtung und einer Verschlechterung der Herstel
lungsprozeßausbeute resultiert.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleiterein
richtung bereitzustellen, die eine zuverlässige Messung einer
Ausrichtungsmarke und einer Überlagerungsprüfmarke mit hoher
Präzision in einem Lithographieprozeß ermöglicht und die die
Bildung einer unnötigen Struktur für die Marke verhindert und
die Erzeugung von Fremdstoffen unterdrückt und so eine Ver
schlechterung der Herstellungsprozeßausbeute verhindert.
Die Aufgabe wird durch die Halbleitereinrichtung des Anspruches
1, 4 oder 7 gelöst.
Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen
angegeben.
Gemäß einem ersten Aspekt der vorliegenden Erfindung enthält die
Halbleitereinrichtung ein Halbleitersubstrat, ein Halbleiterele
ment, das auf dem Halbleitersubstrat durch Überlagern einer
Mehrzahl von bemusterten Schichten gebildet ist, und eine Posi
tionsprüfmarke, die zur Überlagerung der Mehrzahl von Schichten
verwendet wird, wobei das Halbleiterelement eine erste Verdrah
tungsschicht, einen Zwischenschichtisolierfilm, der die erste
Verdrahtungsschicht bedeckt, und eine zweite Verdrahtungs
schicht, die auf dem Zwischenschichtisolierfilm gebildet ist,
aufweist, und wobei die Positionsprüfmarke eine Öffnung, die
durch selektives Entfernen des Zwischenschichtisolierfilmes vor
gesehen ist, eine Markenstruktur, die in der Öffnung gebildet
ist und eine erste Verdrahtungsschicht aufweist, und die zweite
Verdrahtungsschicht, die entlang einer Kontur der Markenstruktur
vorgesehen ist, aufweist.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist die
zweite Verdrahtungsschicht lichtundurchlässig oder lichtdurch
lässig und eine Erhöhung und eine Erniedrigung der zweiten Ver
drahtungsschicht, die die Markenstruktur bedeckt, werden als
Marke für eine Positionsprüfung gemessen, wenn die zweite Ver
drahtungsschicht bemustert wird.
Gemäß einem dritten Aspekt der vorliegenden Erfindung enthält
das Halbleiterelement einen MOS-Transistor, ist die erste Ver
drahtungsschicht eine Gateverdrahtungsschicht und weist die Mar
kenstruktur die gleiche Struktur wie ein Gate des MOS-
Transistors auf.
Gemäß einem vierten Aspekt der vorliegenden Erfindung enthält
die Halbleitereinrichtung ein Halbleitersubstrat, ein Halblei
terelement, das auf dem Halbleitersubstrat durch Überlagern ei
ner Mehrzahl von bemusterten Schichten gebildet ist, und eine
Positionsprüfmarke, die zur Überlagerung der Mehrzahl von
Schichten verwendet, wobei das Halbleiterelement eine erste Ver
drahtungsschicht, einen ersten Zwischenschichtisolierfilm, der
die erste Verdrahtungsschicht bedeckt, einen zweiten Zwischen
schichtisolierfilm, der auf dem ersten Zwischenschichtisolier
film gebildet ist, und eine zweite Verdrahtungsschicht, die zu
mindest auf dem zweiten Zwischenschichtisolierfilm gebildet ist,
aufweist, und wobei die Positionsprüfmarke eine Öffnung, die
durch selektives Entfernen des ersten Zwischenschichtisolierfil
mes vorgesehen ist, eine Markenstruktur, die in der Öffnung ge
bildet ist und eine erste Verdrahtungsschicht aufweist, den
zweiten Zwischenschichtisolierfilm, der auf dem ersten Zwischen
schichtisolierfilm vorgesehen ist und sich von diesem auf die
Markenstruktur erstreckt und eine Kontur mit einer Erhöhung und
einer Erniedrigung, die eine Kontur der Markenstruktur entspre
chen, aufweist, und die zweite Verdrahtungsschicht, die entlang
der Kontur des zweiten Zwischenschichtisolierfilmes angeordnet
ist, aufweist.
Gemäß dem fünften Aspekt der vorliegenden Erfindung ist die
zweite Verdrahtungsschicht lichtundurchlässig oder lichtdurch
lässig und eine Erhöhung und Erniedrigung der zweiten Verdrah
tungsschicht, die die Positionsprüfmarke bildet, werden als Mar
ke für eine Positionsprüfung gemessen, wenn die zweite Verdrah
tungsschicht bemustert wird.
Gemäß einem sechsten Aspekt der vorliegenden Erfindung ist das
Halbleiterelement ein Speicherelement, das einen MOS-Transistor
und einen Kondensator, der elektrisch mit dem MOS-Transistor
verbunden ist, enthält, ist die erste Verdrahtungsschicht eine
Gateverdrahtungsschicht, weist die Markenstruktur die gleiche
Struktur eines Gates des MOS-Transistors auf und ist die zweite
Verdrahtungsschicht eine Zellplatte des Kondensators.
Gemäß einem siebten Aspekt der vorliegenden Erfindung enthält
die Halbleitereinrichtung ein Halbleitersubstrat, ein Halblei
terelement, das auf dem Halbleitersubstrat durch Überlagern ei
ner Mehrzahl von bemusterten Schichten gebildet ist, und eine
Positionsprüfmarke, die zur Überlagerung der Mehrzahl von
Schichten verwendet wird, wobei das Halbleiterelement einen Zwi
schenschichtisolierfilm, der auf dem Halbleitersubstrat gebildet
ist, ein Kontaktloch, das den Zwischenschichtisolierfilm derart
durchdringt, daß das Halbleitersubstrat erreicht wird, und einen
ersten leitenden Film, der derart angeordnet ist, daß zumindest
das Kontaktloch gefüllt ist, aufweist, und wobei die Positi
onsprüfmarke eine Mehrzahl von Markenlöchern, die derart gebil
det sind, daß sie den Zwischenschichtisolierfilm durchdringen,
und einen zweiten leitenden Film, der derart angeordnet ist, daß
zumindest die Mehrzahl von Markenlöchern gefüllt sind, aufweist.
Gemäß einem achten Aspekt der vorliegenden Erfindung ist das
Halbleiterelement ein Kondensator, ist der erste leitende Film
ein Speicherknoten, ist der Speicherknoten derart vorgesehen,
daß er von dem Kontaktloch vorsteht, weist der Kondensator fer
ner eine erste Seitenwand auf, die leitend ist und sich senk
recht zu dem Zwischenschichtisolierfilm erstreckt und einen vor
stehenden Abschnitt des Speicherknotens umgibt, weist der Kon
densator einen zweiten leitenden Film auf, der ein Teil eines
leitenden Filmes ist, der den ersten leitenden Film enthält, und
ist so auf dem Zwischenschichtisolierfilm gebildet, daß die
Mehrzahl von Markenlöchern gefüllt sind und daß er sich über die
Mehrzahl der Markenlöcher erstreckt, und die Positionsprüfmarke
weist ferner eine zweite Seitenwand auf, die leitend ist, die
fast die gleiche Struktur wie die erste Seitenwand aufweist und
die sich senkrecht zu dem Zwischenschichtisolierfilm erstreckt
und einen äußeren Umfangsrandabschnitt des zweiten leitenden
Filmes umgibt.
Gemäß einem neunten Aspekt der vorliegenden Erfindung enthält
die Halbleitereinrichtung ein Halbleitersubstrat, ein Halblei
terelement, das auf dem Halbleitersubstrat durch Überlagern ei
ner Mehrzahl von bemusterten Schichten gebildet ist, und eine
Positionsprüfmarke, die zur Überlagerung der Mehrzahl von
Schichten verwendet wird, wobei das Halbleiterelement einen Zwi
schenschichtisolierfilm, der auf dem Halbleitersubstrat gebildet
ist, ein Kontaktloch, das den Zwischenschichtisolierfilm derart
durchdringt, daß das Halbleitersubstrat erreicht wird, einen
Stöpsel, der leitend ist und das Kontaktloch füllt, eine Barrie
renmetallschicht, die derart vorgesehen ist, daß das Kontaktloch
bedeckt ist und elektrisch mit dem Stöpsel verbunden ist, und
einen leitenden Film, der auf der Barrierenmetallschicht gebil
det ist, aufweist, und wobei die Positionsprüfmarke eine Mehr
zahl von Markenlöchern, die derart gebildet sind, daß sie den
Zwischenschichtisolierfilm durchdringen, einen Ausnehmungsstöp
sel, der leitend ist und derart vorgesehen ist, daß sein einer
Endabschnitt an einer entgegengesetzten Seite zum Halbleiter
substrat in der Mehrzahl von Markenlöchern ausgespart ist, die
Barrierenmetallschicht, die derart vorgesehen ist, daß sie elek
trisch mit dem Ausnehmungsstöpsel verbunden ist und die Mehrzahl
von Markenlöchern bedeckt sind, und den leitenden Film, der auf
der Barrienmetallschicht gebildet ist, aufweist.
Gemäß einem zehnten Aspekt der vorliegenden Erfindung enthält
die Halbleitereinrichtung ein Halbleitersubstrat, ein Halblei
terelement, das auf dem Halbleitersubstrat durch Überlagern ei
ner Mehrzahl von bemusterten Schichten gebildet ist, und eine
Positionsprüfmarke, die zur Überlagerung der Mehrzahl von
Schichten verwendet wird, wobei das Halbleiterelement einen Zwi
schenschichtisolierfilm, der auf dem Halbleitersubstrat gebildet
ist, ein Kontaktloch, das den Zwischenschichtisolierflim derart
durchdringt, daß das Halbleitersubstrat erreicht wird, einen
Stöpsel, der leitend ist und das Kontaktloch füllt, eine Barrie
renmetallschicht, die derart vorgesehen ist, daß sie elektrisch
mit dem Stöpsel verbunden ist und das Kontaktloch bedeckt ist,
und einen leitenden Film, der auf der Barrierenmetallschicht ge
bildet ist, aufweist, und wobei die Positionsprüfmarke einen
ausgesparten Bereich, in dem ein vorbestimmter Bereich des Zwi
schenschichtisolierfilmes ausgespart ist, eine Mehrzahl von Mar
kenlöchern, die derart gebildet sind, daß der Zwischenschicht
isolierfilm in dem ausgesparten Bereich durchdrungen ist, einen
Vorsprungsstöpsel, der leitend ist und derart vorgesehen ist,
daß sein einer Endabschnitt an einer Seite entgegengesetzt zum
Halbleitersubstrat von der Mehrzahl von Markenlöchern vorsteht,
die Barrierenmetallschicht, die derart vorgesehen ist, daß die
Mehrzahl von Markenlöchern bedeckt sind und daß sie elektrisch
mit dem Vorsprungsstöpsel verbunden ist, und den leitenden Film,
der auf der Barrierenmetallschicht gebildet ist, aufweist.
Gemäß einem elften Aspekt der vorliegenden Erfindung liegt die
Öffnungsgröße von jeder der Mehrzahl der Markenlöchern in einem
Bereich von fast gleich zu der des Kontaktloches bis zu fast dem
Zweifachen davon.
Gemäß einem zwölften Aspekt der vorliegenden Erfindung sind die
Mehrzahl von Markenlöchern mit dem gleichen Prozeß wie der für
das Kontaktloch gebildet.
Die vorliegende Erfindung ist auf ein Verfahren der Herstellung
einer Halbleitereinrichtung gerichtet, die ein Halbleiterele
ment, das auf einem Halbleitersubstrat durch Überlagerung einer
Mehrzahl von bemusterten Schichten gebildet ist, und eine Posi
tionsprüfmarke, die zur Überlagerung der Mehrzahl von Schichten
verwendet wird, aufweist.
Gemäß einem dreizehnten Aspekt der vorliegenden Erfindung ent
hält das Verfahren die Schritte: (a) Bilden einer ersten Ver
drahtungsschicht auf einem ersten Bereich, in dem das Halblei
terelement auf dem Halbleitersubstrat gebildet wird, und auf ei
nem zweiten Bereich, der den ersten Bereich umgibt, mit einem
dazwischen vorgesehenen Isolierfilm, (b) Bilden eines oberen
Oxidfilmes und eines Seitenwandoxidfilmes entsprechend in einem
oberen Abschnitt und auf einer Seitenoberfläche der ersten Ver
drahtungsschicht, (c) derartiges Bilden eines Nitridfilmes, daß
der obere Oxidfilm und der Seitenwandoxidfilm bedeckt werden,
(d) derartiges Bilden eines Zwischenschichtisolierfilmes, daß
der erste und zweite Bereich bedeckt werden, (e) derartiges Bil
den eines Kontaktloches in einer selbstjustierenden Weise, daß
der Zwischenschichtisolierfilm des ersten Bereiches derart
durchdrungen wird, daß zumindest der Nitridfilm erreicht wird,
der auf dem Seitenwandoxidfilm ist und sich von diesem auf das
Halbleitersubstrat erstreckt, und selektives Entfernens des Zwi
schenschichtisolierfilmes des zweiten Bereiches gemäß einem Bil
dungsbereich der Positionsprüfmarke, um eine Öffnung zu bilden
und dadurch den Nitridfilm freizulegen, (f) Entfernen des Ni
tridfilmes, der auf einem Boden des Kontaktloches und der Öff
nung freigelegt ist, um das Kontaktloch zum Halbleitersubstrat
zu erstrecken und eine Markenstruktur zurückzulassen, die aus
dem Isolierfilm, der ersten Verdrahtungsschicht, dem oberen
Oxidfilm und dem Seitenwandoxidfilm, die in der Öffnung in dem
Schritt (a) und (b) gebildet werden, besteht, und (g) derartiges
Bilden einer zweiten Verdrahtungsschicht, daß der erste und
zweite Bereich bedeckt werden, Vergraben der zweiten Verdrah
tungsschicht in dem Kontaktloch und Anordnen der zweiten Ver
drahtungsschicht entlang einer Kontur der Markenstruktur zur
gleichen Zeit. Bei dem Verfahren des dreizehnten Aspektes wird
die Positionsprüfmarke in den Schritten (f) und (g) gebildet.
Gemäß einem vierzehnten Aspekt der vorliegenden Erfindung ent
hält das Verfahren die Schritte: (a) Bilden einer ersten Ver
drahtungsschicht auf einem ersten Bereich, in dem das Halbleite
relement auf dem Halbleitersubstrat gebildet wird, und auf einem
zweiten Bereich, der den ersten Bereich umgibt, mit einem dazwi
schen vorgesehenen Isolierfilm, (b) Bilden eines oberen Oxidfil
mes in einem oberen Abschnitt der ersten Verdrahtungsschicht,
(c) Bilden eines Seitenwandoxidfilmes auf Seitenoberflächen der
ersten Verdrahtungsschicht und des oberen Oxidfilmes in dem er
sten Bereich, (d) derartiges Bilden eines Nitridfilmes, daß der
obere Oxidfilm und der Seitenwandoxidfilm in dem ersten Bereich
und die erste Verdrahtungsschicht und der obere Oxidfilm in dem
zweiten Bereich bedeckt werden, (e) selektives Entfernen des Ni
tridfilmes, der die erste Verdrahtungsschicht und den oberen
Oxidfilm in dem zweiten Bereich bedeckt, derart, daß ein Seiten
wandnitridfilm gebildet wird, (f) derartiges Bilden eines Zwi
schenschichtisolierfilmes, daß der erste und zweite Bereich be
deckt werden, (g) derartiges Bilden eines Kontaktloches in einer
selbstjustierenden Weise, daß der Zwischenschichtisolierfilm des
ersten Bereiches derart durchdrungen wird, daß zumindest der Ni
tridfilm erreicht wird, der auf dem Seitenwandoxidfilm ist und
sich von diesem auf das Halbleitersubstrat erstreckt, selektives
Entfernen des Zwischenschichtisolierfilmes des zweiten Bereiches
gemäß einem Bildungsbereich der Positionsprüfmarke, um eine Öff
nung vorzusehen, Freilegen des Nitridfilmes und Entfernen des
oberen Oxidfilmes, (h) Entfernen des Nitridfilmes, der auf dem
Boden des Kontaktloches und der Öffnung freiliegt, um das Kon
taktloch zu dem Halbleitersubstrat zu erstrecken und eine Mar
kenstruktur zurückzulassen, die aus dem Isolierfilm, der ersten
Verdrahtungsschicht und dem Seitenwandnitridfilm, die in der
Öffnung in den Schritten (a), (b) und (e) gebildet werden, be
steht, und (i) derartiges Bilden einer zweiten Verdrahtungs
schicht, daß der erste und zweite Bereich bedeckt werden, Ver
graben der zweiten Verdrahtungsschicht in dem Kontaktloch und
Anordnung der zweiten Verdrahtungsschicht entlang einer Kontur
der Markenstruktur, die in der Öffnung freigelegt ist, zur glei
chen Zeit. In dem Verfahren des vierzehnten Aspektes wird die
Positionsprüfmarke in den Schritten (h) und (i) gebildet.
Gemäß einem fünfzehnten Aspekt der vorliegenden Erfindung ent
hält das Verfahren die Schritte: (a) derartiges Bilden eines
Zwischenschichtisolierfilmes, daß ein erster Bereich, in dem das
Halbleiterelement auf dem Halbleitersubstrat gebildet wird, und
ein zweiter Bereich, der den ersten Bereich umgibt, bedeckt wer
den, (b) Vorsehen eines Kontaktloches, das den Zwischenschicht
isolierfilm des ersten Bereiches derart durchdringt, daß das
Halbleitersubstrat erreicht wird, und Bilden einer Mehrzahl von
Markenlöchern, die den Zwischenschichtisolierfilm des zweiten
Bereiches derart durchdringen, daß das Halbleitersubstrat er
reicht wird, (c) derartiges Bilden eines leitenden Filmes auf
dem Zwischenschichtisolierfilm auf dem ersten und zweiten Be
reich, daß das Kontaktloch und die Mehrzahl von Markenlöcher ge
füllt werden, (d) Bilden eines Isolierfilmes auf dem leitenden
Film, (e) derartiges selektives Entfernen des Isolierfilmes und
des leitenden Filmes, daß der Isolierfilm auf dem Kontaktloch
zurückbleibt und daß der leitende Film auf der Mehrzahl von Mar
kenlöchern und zwischen der Mehrzahl von Markenlöchern zurück
bleibt, (f) Bilden von Seitenwänden, die leitend sind, auf Sei
tenoberflächen des leitenden Filmes und des Isolierfilmes auf
dem Kontaktloch und auf Seitenoberflächen des leitenden Filmes
und des Isolierfilmes auf der Mehrzahl von Markenlöchern und
zwischen den Mehrzahl von Markenlöchern und (g) Entfernen des
Isolierfilmes. In dem Verfahren des fünfzehnten Aspektes wird
die Positionsprüfmarke in den Schritten (b) bis (g) gebildet.
Gemäß einem sechzehnten Aspekt der vorliegenden Erfindung ent
hält das Verfahren die Schritte: (a) derartiges Bilden eines
Zwischenschichtisolierfilmes, daß ein erster Bereich, in dem das
Halbleiterelement auf dem Halbleitersubstrat gebildet wird, und
ein zweiter Bereich, der den ersten Bereich umgibt, bedeckt wer
den, (b) Vorsehen eines Kontaktloches, das den Zwischenschichti
solierfilm des ersten Bereiches derart durchdringt, daß das
Halbleitersubstrat erreicht wird, und Bilden einer Mehrzahl von
Markenlöchern, die den Zwischenschichtisolierfilm des zweiten
Bereiches derart durchdringen, daß das Halbleitersubstrat er
reicht wird, (c) Füllen des Kontaktloches und der Mehrzahl von
Markenlöchern mit einem Stöpsel, der leitend ist, (d) teilweises
Entfernen des Stöpsels derart, daß ein Endabschnitt des Stöpsels
in der Mehrzahl von Markenlöchern auf einer Seiten entgegenge
setzt dem Halbleitersubstrat in der Mehrzahl von Markenlöchern
derart ausgespart ist, daß ein Ausnehmungsstöpsel gebildet wird,
und (e) derartiges Anordnen einer Barrierenmetallschicht, daß
der erste und zweite Bereich bedeckt werden und die Barrierenme
tallschicht elektrisch mit dem Stöpsel in dem Kontaktloch und
dem Aussparungsstöpsel in der Mehrzahl von Markenlöchern verbun
den wird, und dann Bilden eines leitenden Filmes auf der Barrie
renmetallschicht. In dem Verfahren des sechzehnten Aspektes wird
die Positionsprüfmarke in den Schritten (b) bis (e) gebildet.
Gemäß einem siebzehnten Aspekt der vorliegenden Erfindung ent
hält das Verfahren die Schritte: (a) derartiges Bilden eines
Zwischenschichtisolierfilmes, daß ein erster Bereich, in dem das
Halbleiterelement auf einem Halbleitersubstrat gebildet wird,
und ein zweiter Bereich, der einen ersten Bereich umgibt, be
deckt werden, (b) Vorsehen eines Kontaktloches, das den Zwi
schenschichtisolierfilm des ersten Bereiches derart durchdringt,
daß das Halbleitersubstrat erreicht wird, und Bilden einer Mehr
zahl von Markenlöchern, die den Zwischenschichtisolierfilm des
zweiten Bereichs derart durchdringen, daß das Halbleitersubstrat
erreicht wird, (c) Füllen des Kontaktloches und der Mehrzahl von
Markenlöchern mit einem Stöpsel, der leitend ist, (d) Ausnehmen
eines vorbestimmten Bereiches in dem Zwischenschichtisolierfilm
des zweiten Bereiches, in dem die Mehrzahl von Markenlöchern ge
bildet sind, um einen ausgenommenen Bereich zu bilden und einen
Endabschnitt des Stöpsels auf einer Seite entgegengesetzt zum
Halbleitersubstrat von der Mehrzahl von Markenlöchern vorstehen
zu lassen, um einen Vorsprungsstöpsel zu bilden, und (e) derar
tiges Anordnen einer Barrierenmetallschicht, daß der erste und
zweite Bereich bedeckt werden und daß sie elektrisch mit dem
Stöpsel in dem Kontaktloch und dem Vorsprungsstöpsel, der von
der Mehrzahl von Markenlöchern vorsteht, verbunden wird, und
dann Bilden eines leitenden Filmes auf der Barrierenmetall
schicht. In dem Verfahren des siebzehnten Aspektes wird die Po
sitionsprüfmarke in den Schritten (b) bis (e) gebildet.
Gemäß einem achtzehnten Aspekt der vorliegenden Erfindung ent
hält der Schritt (b) einen Schritt des Einstellens der Öffnungs
größe von jedem der Mehrzahl von Markenlöchern von fast so groß
wie die des Kontaktloches bis fast zum Zweifachen davon.
Gemäß einem neunzehnten Aspekt der vorliegenden Erfindung ent
hält der Schritt des Bildens des Zwischenschichtisolierfilmes
einen Schritt des Planarisierens des Zwischenschichtisolierfil
mes durch CMP (Chemisches/Mechanisches Polieren).
Bei der Halbleitereinrichtung des ersten Aspektes der vorliegen
den Erfindung wird, da die zweite Verdrahtungsschicht entlang
einer Kontur der Markenstruktur angeordnet ist, der Niveauunter
schied der Markenstruktur als Erhöhung und Vertiefung der zwei
ten Verdrahtungsschicht beibehalten, und die Markenstruktur kann
indirekt über die zweite Verdrahtungsschicht gemessen werden.
Daher wird, wenn beispielsweise die zweite Verdrahtungsschicht
bemustert wird, um ein vorbestimmtes Verbindungsmuster zu bil
den, die Markenstruktur indirekt über die zweite Verdrahtungs
schicht gemessen, um eine Ausrichtung des Maskenmusters des
Steppers zu erzielen, und nachdem das vorbestimmte Verbindungs
muster gebildet ist, wird die Positionsprüfmarke verwendet, um
zu prüfen, ob das Muster auf einer geeigneten Position überla
gert ist.
Bei der Halbleiterinrichtung des zweiten Aspekts der vorliegen
den Erfindung kann, wenn die zweite Verdrahtungsschicht lichtun
durchlässig oder lichtdurchlässig ist und wenn die zweite Ver
drahtungsschicht bemustert wird, durch Messen der Erhöhung und
Erniedrigung der zweiten Verdrahtungsschicht, die die Marken
struktur bedeckt, als die Markenstruktur die Markenstruktur in
direkt über die zweite Verdrahtungsschicht gemessen werden, um
einen Fehler, wie zum Beispiel eine Fehlausrichtung, zu vermei
den.
Bei der Halbleitereinrichtung des dritten Aspekts der vorliegen
den Erfindung kann, da die Markenstruktur die gleiche Struktur
wie das Gate des MOS-Transistors aufweist, die Markenstruktur in
dem Prozeß der Herstellung des MOS-Transistors gebildet werden,
und ein gesamter Herstellungsprozeß ist vereinfacht verglichen
mit einem Fall, bei dem ein vorbestimmter Prozeß des Bildens der
Positionsprüfmarke verwirklicht ist.
Da die Positionsprüfmarke den zweiten Zwischenschichtisolierfilm
mit einer Kontur mit einer Erhöhung und einer Erniedrigung, die
der Kontur der Markenstruktur entspricht, und der zweiten Ver
drahtungsschicht, die entlang der Kontur des zweiten Zwischen
schichtisolierfilms angeordnet ist, aufweist, wird bei der Halb
leitereinrichtung des vierten Aspekt der Niveauunterschied der
Markenstruktur als der Niveauunterschied der Erhöhung und Er
niedrigung des zweiten Zwischenschichtisolierfilmes beibehalten
und ferner als Niveauunterschied einer Erhöhung und Erniedrigung
der zweiten Verdrahtungsschicht beibehalten, und die Marken
struktur kann indirekt über die zweite Verdrahtungsschicht ge
messen werden. Wenn zum Beispiel die zweite Verdrahtungsschicht
derart bemustert wird, daß ein vorbestimmtes Verbindungsmuster
gebildet wird, wird daher die Markenstruktur indirekt über die
zweite Verdrahtungsschicht gemessen, um eine Ausrichtung des
Maskenmusters des Steppers durchzuführen, und nachdem die vorbe
stimmte Verbindung gebildet ist, wird die Positionsprüfmarke
verwendet, um zu prüfen, ob das Muster an einer geeigneten Posi
tion überlagert ist.
In der Halbleitereinrichtung des fünften Aspektes der vorliegen
den Erfindung kann, wenn die zweite Verdrahtungsschicht lichtun
durchlässig oder lichtdurchlässig ist und wenn die zweite Ver
drahtungsschicht bemustert wird, durch Messen der Erhöhung und
Erniedrigung der zweiten Verdrahtungsschicht als die Marken
struktur, wobei die zweite Verdrahtungsschicht die Markenstruk
tur bedeckt, die Markenstruktur indirekt über die zweite Ver
drahtungsschicht gemessen werden, um einen Fehler, wie zum Bei
spiel eine Fehlausrichtung, zu verhindern.
Bei der Halbleitereinrichtung des sechsten Aspekts der vorlie
genden Erfindung ist ein Herstellungsprozeß vereinfacht vergli
chen mit einem Fall, bei dem ein vorbestimmter Prozeß zur Bil
dung der Positionsprüfmarke verwirklicht wird, da die Marken
struktur die gleiche Struktur wie das Gate des MOS-Transistors
aufweist und die zweite Verdrahtungsschicht die gleiche Struktur
wie die Zellplatte des Kondensators aufweist.
Bei der Halbleitereinrichtung des siebten Aspekts der vorliegen
den Erfindung weist die Positionsprüfmarke eine Mehrzahl von
Markenlöchern auf, die derart gebildet sind, daß sie den Zwi
schenschichtisolierfilm durchdringen, und die Positionsprüfmarke
weist den zweiten leitenden Film auf, der derart gebildet ist,
daß zumindest die Mehrzahl von Markenlöchern gefüllt sind, und
die Positionsprüfmarke ist eine lochförmige Marke und geeignet
zur Bildung eines Halbleiterelementes mit dem ersten leitenden
Film in dem Kontaktloch. Speziell wenn ein lochförmiges Muster
unter Verwendung einer lochförmigen Marke überlagert wird, kann
ein Einfluß einer Komaaberration verringert werden, um eine
Fehlausrichtung des Musters zu reduzieren verglichen mit dem
Fall, bei dem das lochförmige Muster unter Verwendung einer li
nienförmigen Marke gebildet ist.
Wenn das Halbleiterelement ein Kondensator ist, wird durch Ein
stellen der Öffnungsgröße des Markenloches auf eine Größe, die
fast so groß ist wie die des Kontaktloches, bei der Halblei
tereinrichtung des achten Aspektes der vorliegenden Erfindung
die gleiche Struktur wie der Kondensator auf dem oberen Ab
schnitt des Markenloches durch den Prozeß des Bildens des Kon
densators gebildet. Speziell sind in dem Kondensator mit einer
Struktur, in der ein vorstehender Abschnitt des Speicherknotens
durch die ersten Seitenwand umgeben ist, da die Positionsprüf
marke durch den gleichen Schritt wie die erste Seitenwand derart
gebildet ist, daß sie die zweite Seitenwand aufweist, die lei
tend ist und sich senkrecht zu dem Zwischenschichtisolierfilm
erstreckt und einen äußeren peripheren Randabschnitt des zweiten
leitenden Filmes umgibt, der zweite leitende Film und die zweite
Seitenwand vereinigt, und wenn ein Isolierfilm, der nur in dem
Herstellungsprozeß benötigt wird, in einem Bereich gebildet
wird, der durch den zweiten leitenden Film und die zweite Sei
tenwand definiert ist, sogar wenn der Isolierfilm entfernt wird,
gibt es kein Phänomen, bei dem die zweite Seitenwand schwimmend,
beispielsweise in einer Ätzlösung, entfernt wird, und es ist
möglich, einen Kurzschluß des Halbleiterelements durch die zwei
te Seitenwand, was zu einem Fehler und einer Verschlechterung
der Prozeßherstellungsausbeute führen würde, zu verhindern.
Da die Positionsprüfmarke eine Mehrzahl von Markenlöchern bei
der Halbleitereinrichtung des neunten Aspekts der vorliegenden
Erfindung aufweist, die derart gebildet sind, daß sie den Zwi
schenschichtisolierfilm durchdringen, und einen leitenden Aus
nehmungsstöpsel aufweist, der derart gebildet ist, daß sein End
abschnitt an einer Seite entgegengesetzt zum Halbleitersubstrat
in der Mehrzahl von Markenlöchern ausgespart sein kann, und da
das Barrierenmetall derart gebildet ist, daß es elektrisch mit
dem Ausnehmungsstöpsel verbunden ist, weist eine Oberfläche des
Barrierenmetalls, die den Positionen der Markenlöchern ent
spricht, Vertiefungen auf und ferner weist der leitende Film
darauf Vertiefungen auf, und daher kann die Positionsprüfmarke,
die aus den Markenlöchern besteht, mit hoher Präzision gemessen
werden. Ferner wird ein lochförmiges Muster unter Verwendung ei
ner lochförmigen Marke überlagert und ein Einfluß einer Koma
aberration kann verringert werden, um eine Fehlausrichtung des
Musters verglichen mit dem Fall, bei der die Ausrichtung des
lochförmigen Musters unter Verwendung einer linienförmigen Marke
durchgeführt wird, zu verringern.
Da die Positionsprüfmarke bei der Halbleitereinrichtung des
zehnten Aspekts der vorliegenden Erfindung einen Ausnehmungsbe
reich, in dem ein vorbestimmter Bereich des Zwischenschichtiso
lierfilmes ausgenommen ist, eine Mehrzahl von Markenlöchern, die
derart gebildet sind, daß der Zwischenschichtisolierfilm in dem
Ausnehmungsbereich durchdrungen wird, und einen leitenden Vor
sprungsstöpsel aufweist, der derart gebildet ist, daß sein End
abschnitt an einer Seite entgegengesetzt zum Halbleitersubstrat
von der Mehrzahl von Markenlöchern vorstehen kann, und da die
Barrierenmetallschicht derart gebildet ist, daß sie elektrisch
mit dem Vorsprungsstöpsel verbunden ist, weisen Oberflächen der
Barrierenmetallschicht und des leitenden Films darauf an Posi
tionen entsprechend zu den Markenlöchern Vorsprünge auf, und da
her kann die Positionsprüfmarke, die aus den Markenlöchern be
steht, mit hoher Präzision gemessen werden, selbst wenn das Bar
rierenmetall und der leitende Film lichtundurchlässig sind. Fer
ner wird ein lochförmiges Muster unter Verwendung einer lochför
migen Marke überlagert, und ein Einfluß einer Komaaberration
kann verringert werden, um eine Fehlausrichtung des Musters zu
verringern, verglichen mit dem Fall, bei dem die Ausrichtung des
lochförmigen Musters unter Verwendung der linienförmigen Marke
durchgeführt wird.
Bei der Halbleitereinrichtung des elften Aspekts der vorliegen
den Erfindung können, da die Öffnungsgröße von jeder der Mehr
zahl von Markenlöchern in den Bereich von fast der Größe des
Kontaktloches bis zu fast dem zweifachen liegt, eine Mehrzahl
von Markenlöchern in der gleichen Weise wie das Kontaktloch ge
füllt werden, und die Positionsprüfmarke mit dem gleichen Aufbau
wie das Halbleiterelement kann erhalten werden.
Da eine Mehrzahl von Markenlöchern durch den gleichen Prozeß wie
der für das Kontaktloch gebildet werden, kann bei der Halblei
tereinrichtung des zwölften Aspektes der vorliegenden Erfindung
ein Herstellungsverfahren verglichen mit einem Fall, bei dem ein
vorbestimmter Prozeß zum Bilden des Markenloches verwirklicht
ist, vereinfacht werden.
Durch das Verfahren der Herstellung einer Halbleitereinrichtung
des dreizehnten und vierzehnten Aspekts der vorliegenden Erfin
dung kann die Positionsprüfmarke durch den gleichen Herstel
lungsprozeß wie für das Halbleiterelement gebildet werden, da
die Positionsprüfmarke die zweite Verdrahtungsschicht aufweist,
die entlang einer Kontur der Markenstruktur derart gebildet ist,
daß der Niveauunterschied der Markenstruktur als Erhöhung und
Erniedrigung der zweiten Verdrahtungsschicht erhalten bleibt und
daher die Markenstruktur indirekt über die zweite Verdrahtungs
schicht gemessen werden kann.
Bei dem Verfahren des fünfzehnten Aspektes der vorliegenden Er
findung kann die Positionsprüfmarke durch den gleichen Herstel
lungsprozeß wie für das Halbleiterelement erhalten werden, da
die Positionsprüfmarke den zweiten Zwischenschichtisolierfilm
mit einer Kontur mit einer Erhöhung und einer Erniedrigung, die
der Kontur der Markenstruktur entsprechen, und die zweite Ver
drahtungsschicht, die entlang der Kontur des zweiten Zwischen
schichtisolierfilmes gebildet ist, aufweist, wobei der Niveauun
terschied der Markenstruktur als Niveauunterschied in der Erhö
hung und Erniedrigung des zweiten Zwischenschichtisolierfilmes
und ferner als Niveauunterschied der Erhöhung und Erniedrigung
der zweiten Verdrahtungsschicht beibehalten wird und daher die
Markenstruktur indirekt über die zweite Verdrahtungsschicht ge
messen werden kann.
Bei dem Herstellungsverfahren des sechzehnten Aspektes der vor
liegenden Erfindung kann die Positionsprüfmarke durch den glei
chen Herstellungsprozeß wie der für das Halbleiterelement gebil
det werden, das die Positionsprüfmarke so gebildet ist, daß eine
Oberfläche des Barrierenmetalls Vertiefungen an den Positionen
der Markenlöcher und ferner der leitende Film darauf Vertiefun
gen aufweisen und daher die Positionsprüfmarke, die aus den Mar
kenlöchern besteht, mit hoher Präzision gemessen werden kann.
Bei dem Verfahren des siebzehnten Aspekts der vorliegenden Er
findung kann die Positionsprüfmarke durch den gleichen Herstel
lungsprozeß wie für das Halbleiterelement erhalten werden, wobei
die Positionsprüfmarke derart gebildet ist, daß Oberflächen des
Barrierenmetalls und des leitenden Films darauf Vorsprünge auf
weisen, die den Positionen der Markenlöcher entsprechen, und da
her die Positionsprüfmarke, die aus den Markenlöchern besteht,
mit hoher Präzision gemessen werden kann.
Bei dem Verfahren des achtzehnten Aspekts der vorliegenden Er
findung können durch Einstellen der Öffnungsgröße von jedem der
Mehrzahl von Markenlöchern von fast so groß wie der des Kontakt
loches bis zu dem zweifachen davon eine Mehrzahl von Markenlö
chern in der gleichen Weise wie das Kontaktloch gefüllt werden
und die Positionsprüfmarke mit der gleichen Struktur wie das
Halbleiterelement kann erhalten werden.
Bei dem Verfahren des neunzehntes Aspektes der vorliegenden Er
findung kann der Zwischenschichtisolierfilm mit hoher Präzision
planarisiert werden und ein Verkleinern der Halbleitereinrich
tung wird erleichtert, das der Zwischenschichtisolierfilm durch
CMP planarisiert wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich
aus der folgenden Beschreibung von Ausführungsformen der Erfin
dung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine Draufsicht, die einen Aufbau einer Marke
gemäß einer ersten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt,
Fig. 2 eine Schnittansicht, die den Aufbau der Marke
gemäß der ersten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt,
Fig. 3 bis 5 einen Herstellungsprozeß der Marke gemäß der
ersten bevorzugten Ausführungsform der vorlie
genden Erfindung,
Fig. 6 bis 9 einen Herstellungsprozeß eines Halbleiterele
ments gemäß der ersten bevorzugten Ausfüh
rungsform der vorliegenden Erfindung,
Fig. 10 und 11 Querschnitte, die Variationen der Struktur der
Marke gemäß der ersten bevorzugten Ausfüh
rungsform der vorliegenden Erfindung zeigen,
Fig. 12 eine Draufsicht, die einen Aufbau einer Marke
gemäß einer zweiten bevorzugten Ausführungs
form der vorliegenden Erfindung zeigt,
Fig. 13 eine Schnittansicht, die den Aufbau der Marke
gemäß der zweiten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt,
Fig. 14 bis 16 einen Herstellungsprozeß der Marke gemäß der
zweiten bevorzugten Ausführungsform der vor
liegenden Erfindung,
Fig. 17 eine Draufsicht, die einen Aufbau einer Marke
gemäß einer dritten bevorzugten Ausführungs
form der vorliegenden Erfindung zeigt,
Fig. 18 eine Schnittansicht, die den Aufbau der Marke
gemäß der dritten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt,
Fig. 19 eine Schnittansicht, die den Aufbau eines
Halbleiterelements gemäß der dritten bevorzug
ten Ausführungsform der vorliegenden Erfindung
zeigt,
Fig. 20 bis 23 einen Herstellungsprozeß der Marke gemäß der
dritten bevorzugten Ausführungsform der vor
liegenden Erfindung,
Fig. 24 eine Draufsicht, die einen Aufbau einer Marke
gemäß einer vierten bevorzugten Ausführungs
form der vorliegenden Erfindung zeigt,
Fig. 25 eine Schnittansicht, die den Aufbau der Marke
gemäß der vierten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt,
Fig. 26 eine Schnittansicht, die den Aufbau eines
Halbleiterelements gemäß der vierten bevorzug
ten Ausführungsform der vorliegenden Erfindung
zeigt,
Fig. 27 bis 30 einen Herstellungsprozeß der Marke gemäß der
vierten bevorzugten Ausführungsform der vor
liegenden Erfindung,
Fig. 31 eine Draufsicht, die einen Aufbau der Marke
gemäß einer fünften bevorzugten Ausführungs
form der vorliegenden Erfindung zeigt,
Fig. 32 eine Schnittansicht, die den Aufbau der Marke
gemäß der fünften bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt,
Fig. 33 bis 35 einen Herstellungsprozeß der Marke gemäß der
fünften bevorzugten Ausführungsform der vor
liegenden Erfindung,
Fig. 36 eine Draufsicht, die einen Aufbau einer Marke
gemäß einer sechsten bevorzugten Ausführungs
form der vorliegenden Erfindung zeigt,
Fig. 37 eine Schnittansicht, die den Aufbau der Marke
gemäß der sechsten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt,
Fig. 38 bis 40 einen Herstellungsprozeß der Marke gemäß der
sechsten bevorzugten Ausführungsform der vor
liegenden Erfindung,
Fig. 41 schematisch einen Betrieb eines Steppers in
einem Lithographieprozeß,
Fig. 42 schematisch einen Aufbau eines Belichtungsbe
reichs,
Fig. 43 eine Draufsicht einer Marke, die der Anmelde
rin bekannt ist,
Fig. 44 eine Schnittansicht einer der Anmelderin be
kannten Marke,
Fig. 45 eine Draufsicht einer der Anmelderin bekannten
Marke,
Fig. 46 eine Schnittansicht einer der Anmelderin be
kannten Marke und
Fig. 47 eine Schnittansicht einer Struktur eines ge
stapelten Kondensators.
Bezugnehmend auf Fig. 1 und 2 wird ein Aufbau einer Marke einer
Halbleitereinrichtung gemäß der ersten bevorzugten Ausführungs
form beschrieben. Fig. 1 ist eine Draufsicht einer Positi
onsprüfmarke MK11. Wie in Fig. 1 gezeigt ist, besteht die Posi
tionsprüfmarke MK11 aus einer Mehrzahl von langgestreckten Mar
kenstrukturen 100 mit einer vorbestimmten Länge, die parallel in
Intervallen in einer rechteckigen Öffnung 108 angeordnet sind.
Fig. 2 ist eine Querschnittsansicht entlang der Linie A-A von
Fig. 1. Wie in Fig. 2 gezeigt ist, ist die Markenstruktur 100
auf dem Siliziumsubstrat 101 (z. B. ein P-Siliziumsubstrat mit
einer Widerstandsfähigkeit von 10 Ω.cm) innerhalb der Öffnung 108
gebildet, die durch selektives Entfernen des Stoppisolierfilms
106 und des Zwischenschichtisolierfilmes 107, die auf dem Sili
ziumsubstrat 101 gebildet sind, gebildet ist.
Die Markenstruktur 100 besteht aus dem Gateoxidfilm 102 (ein
thermischer Oxidfilm mit einer Dicke von ungefähr 10 nm), der
auf dem Siliziumsubstrat 101 gebildet ist, der Gateverdrahtungs
schicht 103 (eine erste Verdrahtungsschicht), die auf dem Gate
oxidfilm 102 gebildet ist, dem Isolierfilm 104, der auf der
Gateverdrahtungsschicht 103 gebildet ist, und der Seitenwand
105, die in Kontakt mit den Seitehoberflächen des Isolierfilms
104, der Gateverdrahtungsschicht 103 und des Gateoxidfilms 102
gebildet ist.
Die Markenstruktur 100 weist im wesentlichen den gleichen Aufbau
wie ein Gate eines MOS-Transistors auf, da sie gleichzeitig
durch die gleichen Herstellungsprozeßschritte wie für das Gate
des MOS-Transistors gebildet wird, wenn der MOS-Transistor als
eines der Halbleiterelemente in dem Elementbildungsbereich
(siehe Fig. 42) gebildet wird, aber die Markenstruktur 100 weist
keine Funktion eines Gates auf. Daher ist die Markenstruktur 100
ein Dummy-Gate.
Die Gateverdrahtungsschicht 103 ist ein Polyzid, das aus zwei
Schichten besteht, d. h. einer dotierten Polysiliziumschicht 1031
mit einer Dicke von beispielsweise 100 nm und einer Wolframsili
zidschicht (WSi-Schicht) 1032 mit einer Dicke von 100 nm. Der
Isolierfilm 104 ist aus einem TEOS-Oxidfilm
(Tetraethylorthosilikat-Oxidfilm) mit einer Dicke von beispiels
weise ungefähr 200 nm gebildet, und die Seitenwand 105 ist aus
einem TEOS-Oxidfilm mit einer Dicke von beispielsweise 50 nm ge
bildet. Der Stoppisolierfilm 106 ist ein transparenter Silizium
nitridfilm mit einer Dicke von 50 nm. Der Zwischenschichtiso
lierfilm 107 ist aus einem TEOS-Oxidfilm mit einer Dicke von
beispielsweise 500 nm gebildet und seine äußerste Oberfläche ist
durch CMP (Chemisches/Mechanisches Polieren) planarisiert.
Eine lichtundurchlässige Bitleitungsschicht 113 (eine zweite
Verdrahtungsschicht), die sich auf dem Zwischenschichtisolier
film 107 bis auf die Markenstruktur 100 erstreckt, ist als ein
Polyzid gebildet, das aus einer dotierten Polysiliziumschicht
1131 mit einer Dicke von beispielsweise 100 nm und einer Wolf
ramsilizid-Schicht (WSi-Schicht) 1132 mit einer Dicke von 100 nm
besteht.
Fig. 1 zeigt nicht wahrheitsgetreu eine Ansicht des Aufbaus von
Fig. 2 von oberhalb, da die Bitleitungsschicht 113 innerhalb der
Öffnung 108 für ein leichtes Verständnis der Öffnung 108 und der
Anordnung der Markenstrukturen 100 weggelassen ist.
Da die Bitleitungsschicht 113 entlang der Kontur der Marken
struktur 100 gebildet ist und einen oberen Abschnitt des Zwi
schenschichtisolierfilmes 107, eine Seitenoberfläche des Zwi
schenschichtisolierfilmes 107, die die Öffnung 108 definiert,
und das Siliziumsubstrat 101 an dem Boden der Öffnung 108 be
deckt, verbleibt der Niveauunterschied der Markenstruktur 100
als Erhöhung und Erniedrigung der Bitleitungsschicht 113, und
die Markenstruktur 100 kann indirekt über die Bitleitungsschicht
113 gemessen werden.
Wenn zum Beispiel die Bitleitungsschicht 113 derart bemustert
wird, daß ein vorbestimmtes Bitleitungsmuster gebildet wird,
wird daher eine Ausrichtung des Maskenmusters eines Steppers un
ter Verwendung der Positionsprüfmarke MK11 durchgeführt, die aus
den Markenstrukturen 100 besteht, und nachdem das Bitleitungsmu
ster gebildet ist, wird die Positionsprüfmarke MK11 verwendet,
um zu prüfen, ob das Muster an einer geeigneten Position überla
gert ist, und zu dieser Zeit kann unabhängig davon, ob die Bit
leitungsschicht 113 lichtundurchlässig ist oder nicht, der Ni
veauunterschied der Markenstruktur 100 zuverlässig gemessen wer
den, um einen Fehler, wie zum Beispiel eine Fehlausrichtung auf
grund einer nicht gemessenen Marke, zu verhindern.
Der transparente Stoppisolierfilm 106, der als ein Ätzstopp beim
Bilden des Kontaktloches dient, das den Zwischenschichtisolier
film 107 durchdringt, um das Halbleitersubstrat 101 in einer
selbstjustierenden Weise in dem Elementbildungsbereich zu errei
chen, ist nicht auf den Markenstrukturen 100 gebildet. Da die
Intensität des sichtbaren Lichts, das für die Messung verwendet
wird, nicht aufgrund der Existenz des Stoppisolierfilms 106 ver
ringert wird, wird daher eine Verschlechterung des Kontrasts der
Positionsprüfmarke MK11 verhindert und keine Kontraständerung
wird durch eine Variation der Dicke des Stoppisolierfilmes 106
verursacht, wodurch eine Messung der Marke mit hoher Präzision
durchgeführt werden kann.
Ein Herstellungsverfahren einer Halbleitereinrichtung mit einer
Positionsprüfmarke MK11, die unter Bezugnahme auf Fig. 1 und 2
diskutiert ist, wird nun diskutiert, wobei Bezug genommen wird
auf Fig. 3 bis 9, die den Prozeß Schritt für Schritt zeigen.
Zuerst wird ein Siliziumoxidfilm, der als der Gateoxidfilm 102
von Fig. 3 dient, auf dem Siliziumoxidfilm 101 derart gebildet,
daß er eine Dicke von 10 nm aufweist, und eine Polyzidschicht,
die als Gateverdrahtungsschicht 103 dient, wird durch schicht
weises Bilden einer dotierten Polysiliziumschicht mit einer Dic
ke von beispielsweise 100 nm und einer Wolframsilizidschicht mit
einer Dicke von 100 nm gebildet. Ein TEOS-Oxidfilm, der als Iso
lierfilm 104 dient, wird auf der Polyzidschicht derart gebildet,
daß er eine Dicke von beispielsweise 200 nm aufweist, und eine
Resistmaske, die auf dem TEOS-Oxidfilm gebildet ist, wird selek
tiv derart geätzt, daß der Isolierfilm 104 gebildet wird. Danach
werden unter Verwendung des Isolierfilmes 104 als Maske die un
teren Schichten selektiv geätzt. Danach wird ein TEOS-Film ge
bildet, der eine Dicke von beispielsweise 50 nm aufweist, wenn
er vollständig bzw. ganz gebildet wird, und der TEOS-Oxidfilm
wird so selektiv geätzt, daß er nur auf den Seitenoberflächen
des Isolierfilms 104, der Gateverdrahtungsschicht 103 und des
Gateoxidfilms 102 zurückbleibt, so daß die Seitenwand 105 gebil
det ist. Somit wird die Markenstruktur 100 gebildet.
Als nächstes wird der Stoppisolierfilm 106 vollständig aus einem
Siliziumnitridfilm derart gebildet, daß er eine Dicke von bei
spielsweise 50 nm aufweist. Ein TEOS-Oxidfilm wird auf dem
Stoppisolierfilm 106 derart gebildet, daß er eine Dicke von bei
spielsweise 600 nm aufweist, und der TEOS-Oxidfilm wird um unge
fähr 100 nm durch CMP poliert, um zu dem Zwischenschichtisolier
film 107 von Fig. 3 zu gelangen.
Danach wird in einem Schritt in Fig. 4 ein Resist 210 derart auf
dem Zwischenschichtisolierfilm 107 bemustert, daß der Zwischen
schichtisolierfilm 107 in einem Abschnitt entfernt wird, in dem
die Markenstrukturen 100 gebildet sind. Dann wird mit dem Resist
210 als Maske der Zwischenschichtisolierfilm 107 selektiv durch
Trockenätzen und ähnlichem derart entfernt, daß die Öffnung 108
gebildet wird.
Da der Stoppisolierfilm 106 aus einem Nitridfilm gebildet ist,
so daß er nicht durch ein Ätzen des Zwischenschichtisolierfilms
107 entfernt wird, kann der Zwischenschichtisolierfilm 107 ohne
Zerbröckeln der Formen des Isolierfilmes 104 und der Gatever
drahtungsschicht 103 in dem unteren Abschnitt entfernt werden.
Danach wird in einem Schritt von Fig. 5 der Stoppisolierfilm 106
in der Öffnung 108 derart entfernt, daß die Markenstruktur 100
freigelegt wird.
Ein Ätzen des Stoppisolierfilmes 106 wird mit einer solchen Be
dingung durchgeführt, daß das Siliziumsubstrat 101 möglichst
nicht geätzt wird, wie zum Beispiel bei einem Trockenätzen mit
CF4 und ähnliches als Ätzgas.
Schließlich werden das dotierte Polysilizium 1131 mit einer Dic
ke von beispielsweise 100 nm und die Wolframsilizidschicht 1132
mit einer Dicke von 100 nm schichtweise in dieser Reihenfolge
derart gebildet, daß die Bitleitungsschicht 113 gebildet wird.
Somit wird die Positionsprüfmarke MK11 von Fig. 2 fertigge
stellt.
Ein Herstellungsverfahren eines MOS-Transistors in dem Element
bildungsbereich (siehe Fig. 42), der dem Prozeß von Fig. 3 und 4
entspricht, wird unter Bezugnahme auf Fig. 6 bis 9 beschrieben.
In dem gleichen Schritt wie der von Fig. 3 wird eine Gatestruk
tur GT auf dem Siliziumsubstrat 101 gebildet, wie in Fig. 6 ge
zeigt ist. Obwohl Fig. 6 einen Fall zeigt, bei dem zwei Gate
strukturen GT mit einem Intervall angeordnet sind, ist dies
ein Beispiel.
Es muß nicht gesagt werden, daß ein Aufbau der Gatestruktur GT
gleich ist wie der der Markenstruktur 100. Es muß auch nicht ge
sagt werden, daß jedoch in vielen Fällen das Intervall der An
ordnung der Gatestruktur GT sehr viel kleiner ist als das der
Markenstruktur 100. Ferner sind der Stoppisolierfilm 106 und der
Zwischenschichtisolierfilm 107 schichtweise auf der Gatestruktur
GT gebildet.
Danach wird in dem gleichen Schritt wie der von Fig. 4 der Re
sist 210 mit einem Lochmuster oberhalb der zwei Gatestrukturen
GT auf dem Zwischenschichtisolierfilm 107 bemustert, wie in Fig. 7
gezeigt ist, und der Zwischenschichtisolierfilm 107 wird se
lektiv durch Trockenätzen und ähnliches mit dem Resist 210 als
Maske derart entfernt, daß ein Kontaktloch CH1 gebildet wird.
Wie oben diskutiert wurde, wird die Gatestruktur GT in dem unte
ren Abschnitt nicht geätzt und das Kontaktloch CH1 wird mit dem
Anordnungsmuster der Gatestruktur GT in einer selbstjustierenden
Weise gebildet, da der Stoppisolierfilm 106 aus einem Nitridfilm
gebildet ist, so daß er nicht durch Ätzen des Zwischenschichti
solierfilmes 107 entfernt wird.
Danach wird in dem gleichen Schritt wie der von Fig. 5 der
Stoppisolierfilm 106 in dem Kontaktloch CH1 derart entfernt, daß
die Gatestruktur GT freigelegt wird, wie in Fig. 8 gezeigt ist.
Schließlich werden in einem Schritt von Fig. 9 das dotierte Po
lysilizium 1131 mit einer Dicke von beispielsweise 100 nm und
die Wolframsilizidschicht 1132 mit einer Dicke von 100 nm
schichtweise in dieser Reihenfolge von dem Zwischenschichtiso
lierflim 107 bis zu der Gatestruktur GT derart gebildet, daß die
Bitleitungsschicht 113 gebildet wird. Somit wird durch Bilden
der Bitleitungsschicht 113 die Bitleitung mit der Silizium
schicht 101 verbunden und so der MOS-Transistor fertiggestellt.
In der Oberfläche des Siliziumsubstrates 101, mit der die Bit
leitungsschicht 113 verbunden ist, wird nach der Bildung der
Seitenwand 105 eine Halbleiterdotierung vorher implantiert
(dieser Schritt wird nicht diskutiert).
Ferner ist das Halbleiterelement nicht auf einen MOS-Transistor
beschränkt. Beispielsweise wird, nachdem ein gestapelter Konden
sator und ähnliches oberhalb des Zwischenschichtisolierfilmes
107 gebildet ist, um ein vorbestimmtes Halbleiterelement fertig
zustellen, ein Rand, der den Elementbildungsbereich umgibt, als
eine Trennlinie definiert, und der Elementbildungsbereich wird
derart aufgeteilt, daß jeder Elementbildungsbereich ein Halblei
terchip sein kann. Obwohl keine Spur auf dem Halbleiterchip in
einigen Fällen in Abhängigkeit von der Größe der Marke und ihrer
Bildungsposition verbleibt, hinterläßt daher die Marken norma
lerweise einige Spuren auf dem Halbleiterchip, sogar wenn es nur
gewisse Teile sind.
Da die Positionsprüfmarke MK11 durch den gleichen Prozeß wie der
des MOS-Transistors, der in dem Elementbildungsbereich gebildet
wird, in dieser bevorzugten Ausführungsform gebildet wird, er
höht die Bildung der Positionsprüfmarke MK11 weder die Anzahl
der Schritte noch die Herstellungskosten. Da ferner die gebilde
te Positionsprüfmarke MK11 nicht mit dem Zwischenschichtisolier
film 107 bedeckt ist, um den Niveauunterschied der Markenstruk
tur 100 als Erhöhung und Erniedrigung der Bitleitungsschicht 113
beizubehalten, können die Markenstrukturen 100 indirekt über die
Bitleitungsschicht 113 gemessen werden.
Da ferner der transparente Stoppisolierfilm 106 nicht oberhalb
der Markenstrukturen 100 gebildet ist, verringert das Vorhanden
sein des Stoppisolierfilmes 106 nicht die Intensität des sicht
baren Lichts, das zur Messung verwendet wird, und so wird eine
Verschlechterung des Kontrasts der Positionsprüfmarke MK11 ver
hindert und es wird keine Änderung des Kontrasts durch eine Va
riation der Dicke des Stoppisolierfilms 106 verursacht. Daher
kann eine Messung der Marke mit hoher Präzision durchgeführt
werden.
Obwohl die obige Diskussion für den Fall durchgeführt wurde, bei
dem die Öffnung 108 der Positionsprüfmarke MK11 mit dem gleichen
Schritt wie für das Kontaktloch CH1 in dem Herstellungsverfahren
des MOS-Transistors in dem Elementbildungsbereich gebildet wird,
kann die Öffnung 108 unter Verwendung einer Maske, die für die
Marke bestimmt ist, gebildet werden.
Obwohl die obige Diskussion für einen Fall angegeben ist, bei
dem die Planarisierung des Zwischenschichtisolierfilmes 107
durch CMP durchgeführt wird, kann die Planarisierung durch APL
(angewendete Planarisierung) durchgeführt werden oder der Zwi
schenschichtisolierfilm 107 kann durch SOG-Beschichtung (Spin-
On-Glasbeschichtung oder Schleuderbeschichtung) oder Verfließen
von BPSG (Borphosphorsilikatglas) oder von BPTEOS und Zurückät
zen zur Planarisierung gebildet werden.
Obwohl die obige Diskussion für den Fall angegeben wurde, bei
dem der Zwischenschichtisolierfilm 107 planarisiert wird, kann
die vorliegende Erfindung auch effektiv auf einem nicht planari
sierten Zwischenschichtisolierfilm sein. Wie in Fig. 10 gezeigt
ist, wenn ein TEOS-Oxidfilm mit einer Dicke von beispielsweise
600 nm gebildet wird und keine Planarisierung durchgeführt wird,
erscheinen die Erhöhung und Erniedrigung der Markenstruktur 100
als die des Zwischenschichtisolierfilmes 107A. Obwohl die Erhö
hung und Erniedrigung in Abhängigkeit der Dicke des Zwischen
schichtisolierfilmes als Marke gemessen werden können, sind in
einigen Fällen die Erhöhung und die Erniedrigung unklar bzw.
nicht eindeutig und eine Markenmessung kann nicht mit hoher Prä
zision durchgeführt werden. Um dies zu lösen, wird durch selek
tives Entfernen des Zwischenschichtisolierfilmes 107A und des
Stoppisolierfilmes 106, die auf der Markenstruktur 100 gebildet
sind, ein Aufbau von Fig. 11 erzielt. Der Niveauunterschied der
Markenstruktur 100 verbleibt als Niveauunterschied der Erhöhung
und Erniedrigung der Bitleitungsschicht 113 und daher kann der
Markenaufbau bzw. die Markenstruktur zuverlässig gemessen wer
den.
In Fig. 10 und 11 sind Elemente, die identisch zu denen von Fig. 2
sind, mit gleichen Bezugszeichen bezeichnet und eine nochmali
ge Diskussion von ihnen wird ausgelassen.
Obwohl die Bitleitungsschicht 113 aus dem Polyzid, das aus dem
dotierten Polysilizium 1131 und der Wolframsilizidschicht 1132
besteht, in der ersten Ausführungsform gebildet ist, kann eine
Titansilzidschicht (TiSi), eine Kobaltsilizidschicht (CoSi), ei
ne Tantalsilizidschicht (TaSi) oder eine Molybdänsilizidschicht
(MoSi) anstatt der Wolframsilizidschicht verwendet werden.
Anstatt des Polyzids kann ein Metallfilm, wie zum Beispiel Al
(Aluminium), AlCu (Aluminiumkupfer), AlSiCu (Aluminium-Silizium-
Kupfer), W (Wolfram), Co (Kobalt), Ti (Titan), Cu (Kupfer), Pt
(Platin) oder Ru (Ruthenium), verwendet werden.
Ein Material mit hoher Dielektrizitätskonstante, wie zum Bei
spiel TiN (Titannitrid), TaO (Tantaloxid), RuO2 (Rutheniumoxid),
BST (Bariumstrontiumtitanat; BaSrTiO3), SrTiO3 oder PZT
(Bleizirconattitanat; Pb(Zr,Ti)O3) verwendet werden.
Obwohl die Dicke des Stoppisolierfilms 106 in der ersten bevor
zugten Ausführungsform 50 nm beträgt, kann die Dicke ungefähr
100 bis 300 nm betragen. Ferner hängt die Frage, ob der Film
lichtundurchlässig oder transparent ist, von der Wellenlänge,
dem Material des Zwischenschichtisolierfilmes (Brechungsindex,
Absorptionskoeffizient) und der Filmdicke, die zu messen ist,
ab.
Bezugnehmend auf Fig. 12 und 13 wird ein Aufbau einer Marke ei
ner Halbleitereinrichtung gemäß der zweiten bevorzugten Ausfüh
rungsform beschrieben. Fig. 12 ist eine Draufsicht auf eine Po
sitionsprüfmarke MK12. Wie in Fig. 12 gezeigt ist, besteht die
Positionsprüfmarke MK12 aus einer Mehrzahl von langgestreckten
Markenstrukturen 200 mit einer vorbestimmten Länge, die parallel
in Intervallen in einer rechteckigen Öffnung 308 angeordnet
sind.
Fig. 13 ist eine Querschnittsansicht entlang der Linie B-B von
Fig. 12. Wie in Fig. 13 gezeigt ist, ist die Markenstruktur 200
auf dem Siliziumsubstrat 101 innerhalb der Öffnung 308 gebildet,
die durch selektives Entfernen des Stoppisolierfilmes 106 und
des Zwischenschichtisolierfilmes 107, die auf dem Silizium
substrat 101 gebildet sind, gebildet ist.
Die Markenstruktur 200 besteht aus dem Gateoxidfilm 102, der auf
dem Siliziumsubstrat 101 gebildet ist, der Gateverdrahtungs
schicht 103 (einer ersten Verdrahtungsschicht), die auf dem Ga
teoxidfilm 102 gebildet ist, und der Seitenwand 305, die in Kon
takt steht mit den Seitenoberflächen der Gateverdrahtungsschicht
103 und des Gateoxidfilms 102.
Elemente der Positionsprüfmarke MK12, die identisch zu denen der
Positionsprüfmarke MK11 von Fig. 2 sind, sind mit den gleichen
Bezugszeichen bezeichnet und eine redundante Diskussion wird
ausgelassen.
Die Seitenwand 305 ist aus einem Siliziumnitridfilm mit einer
Dicke von beispielsweise 50 nm gebildet und steht von einer obe
ren Hauptoberfläche der Gateverdrahtungsschicht 103 wegen der
Herstellung vor.
Die lichtundurchlässige Bitleitungsschicht 113 (eine zweite Ver
drahtungsschicht), die sich auf dem Zwischenschichtisolierfilm
107 bis auf die Markenstruktur 200 erstreckt, ist als Polyzid
der dotierten Polysiliziumschicht 1131 mit einer Dicke von bei
spielsweise 100 nm und des Wolframsilizids (WSi) 1132 mit einer
Dicke von 100 nm gebildet.
Fig. 12 zeigt nicht wahrheitsgemäß eine Ansicht des Aufbaus von
Fig. 13 von oberhalb, da für ein leichteres Verständnis der Öff
nung 308 und der Anordnung der Markenstrukturen 200 die Bitlei
tungsschicht 113 innerhalb der Öffnung 308 weggelassen ist. Da
die Seitenwand 305 transparent ist, ist ferner als die Marken
struktur 200 die Wolframsilizidschicht 1032 der Gateverdrah
tungsschicht 103 gezeigt.
Da die Bitleitungsschicht 113 entlang einer Kontur der Marken
struktur 200 gebildet ist, den oberen Abschnitt des Zwischen
schichtisolierfilmes 107, die Seitenoberfläche des Zwischen
schichtisolierfilmes 107, die die Öffnung 308 definiert, und das
Siliziumsubstrat 101 am Boden der Öffnung 308 bedeckt, verbleibt
der Niveauunterschied der Markenstruktur 200 als Niveauunter
schied bei der Erhöhung und Erniedrigung der Bitleitungsschicht
113, und die Markenstruktur 200 kann indirekt über die Bitlei
tungsschicht 113 gemessen werden.
Wenn zum Beispiel die Bitleitungsschicht 113 derart bemustert
wird, daß ein vorbestimmtes Bitleitungsmuster gebildet wird,
wird daher eine Ausrichtung des Maskenmusters eines Steppers un
ter Verwendung der Positionsprüfmarke MK12 durchgeführt, die aus
den Markenstrukturen 200 besteht, und nachdem das Bitleitungsmu
ster gebildet ist, wird die Positionsprüfmarke MK12 verwendet,
um zu überprüfen, ob das Muster an einer geeigneten Position
überlagert ist, und zu dieser Zeit kann, unabhängig davon, ob
die Bitleitungsschicht 113 lichtundurchlässig ist oder nicht,
der Niveauunterschied der Markenstruktur 200 zuverlässig gemes
sen werden, um einen Fehler, wie zum Beispiel eine Fehlausrich
tung aufgrund einer nicht gemessenen Marke, zu verhindern.
Der transparente Stoppisolierfilm 106, der als ein Ätzstopp beim
Bilden des Kontaktloches dient, das den Zwischenschichtisolier
film 107 derart durchdringt, daß es das Halbleitersubstrat 101
in einer selbstjustierenden Weise in dem Elementbildungsbereich
erreicht, ist nicht auf den Markenstrukturen 200 gebildet. Da
die Intensität des sichtbaren Lichts, das für die Messung ver
wendet wird, aufgrund des Vorhandenseins des Stoppisolierfilms
106 nicht verringert wird, wird daher eine Verschlechterung des
Kontrasts der Positionsprüfmarke MK12 verhindert und keine Kon
traständerung wird durch eine Variation der Dicke des Stoppiso
lierfilmes 106 bewirkt, wodurch eine Messung der Marke mit hoher
Präzision durchgeführt werden kann.
Ein Verfahren der Herstellung einer Halbleitereinrichtung mit
der Positionsprüfmarke MK12, die in Bezug mit Fig. 12 und 13
diskutiert wurde, wird nun unter Bezugnahme auf Fig. 14 bis 16,
die den Prozeß Schritt für Schritt zeigen, diskutiert.
Zuerst wird ein Siliziumoxidfilm, der als der Gateoxidfilm 102
von Fig. 14 dient, auf dem Siliziumoxidfilm 101 derart gebildet,
daß er eine Dicke von 10 nm aufweist, und eine Polyzidschicht,
die als die Gateverdrahtungsschicht 103 dient, wird durch
schichtweises Bilden einer dotierten Polysiliziumschicht mit ei
ner Dicke von beispielsweise 100 nm und einer Wolframsilizid
schicht mit einer Dicke von 100 nm gebildet. Ein TEOS-Oxidfilm,
der als der Isolierfilm 104 dient, wird auf der Polyzidschicht
derart gebildet, daß er eine Dicke von beispielsweise 200 nm
aufweist, und eine Resistmaske, die oberhalb des TEOS-Oxidfilms
gebildet ist, wird selektiv derart geätzt, daß der Isolierfilm
104 gebildet wird. Danach werden unter Verwendung des Isolier
films 104 als Maske die unteren Schichten selektiv geätzt.
Als nächstes wird ein Stoppisolierfilm 306 vollständig aus einem
Siliziumnitridfilm derart gebildet, daß er eine Dicke von bei
spielsweise 50 nm aufweist. Wie in Fig. 14 gezeigt ist, wird ein
Resist 410 auf dem Stoppisolierfilm 306 gebildet und derart be
mustert, daß ein Abschnitt zur Bildung der Positionsprüfmarke
MK12 eine Öffnung sein kann.
In dem Elementbildungsbereich (siehe Fig. 42) wird, wie unter
Bezugnahme auf Fig. 6 diskutiert wurde, die Gatestruktur GT in
einem Schritt gebildet, der dem von Fig. 14 entspricht, und der
Stoppisolierfilm 306 wird derart gebildet, daß die Gatestruktur
GT bedeckt wird. In dem Schritt, der dem von Fig. 14 entspricht,
wird der Zwischenschichtisolierfilm 107, der in Fig. 6 gezeigt
ist, noch nicht gebildet.
In Fig. 14 wird die Seitenwand 105 von Fig. 6 nicht gebildet, da
in einem Schritt des Bildens eines TEOS-Oxidfilms, der als die
Seitenwand 105 dient, der Markenabschnitt mit der Maske bedeckt
wird, um die Bildung des Oxidfilms zu verhindern.
Danach wird in einem Schritt von Fig. 15 der Stoppisolierfilm
306 selektiv entfernt durch Trockenätzen und ähnlichem unter
Verwendung des Resists 410, so daß der Stoppisolierfilm 306 an
den Seitenoberflächen des Isolierfilmes 104, der Gateverdrah
tungsschicht 103 und des Gateoxidfilms 102 belassen werden kann
und als die Seitenwand 305 dient.
Zu dieser Zeit wird der Stoppisolierfilm 306, der in dem Ele
mentbildungsbereich mit dem Resists 410 bedeckt ist, nicht ent
fernt.
Als nächstes wird nach dem Entfernen des Resists 410 ein TEOS-
Oxidfilm mit einer Dicke von beispielsweise 600 nm auf dem
Stoppisolierfilm 306 gebildet und durch CMP auf bzw. um eine
Dicke von ungefähr 100 nm derart poliert, daß der Zwischen
schichtisolierfilm 107 von Fig. 16 erzielt wird. Danach wird ein
Resist 420 derart bemustert, daß der Zwischenschichtisolierfilm
107 in einem Abschnitt zur Bildung der Markenstrukturen 200 ent
fernt werden kann, und der Zwischenschichtisolierfilm 107 wird
selektiv durch Trockenätzen und ähnlichem mit dem Resist 420 als
Maske derart entfernt, daß die Öffnung 308 gebildet wird.
Da der Isolierfilm 104 aus dem TEOS-Oxidfilm gebildet ist, wie
der Zwischenschichtisolierfilm 107, und die Seitenwand 305 aus
einem Nitridfilm gebildet ist, wird sie nicht durch das Ätzen
für den Zwischenschichtisolierfilm 107 entfernt, und der Iso
lierfilm 104 wird zusammen mit den Zwischenschichtisolierfilm
107 entfernt, wie in Fig. 16 gezeigt ist.
Zu dieser Zeit wird in dem Elementbildungsbereich, wie bezugneh
mend auf Fig. 7 diskutiert wurde, der Zwischenschichtisolierfilm
107 selektiv derart entfernt, daß das Kontaktloch CH1 gebildet
wird.
Danach wird in dem Elementbildungsbereich, wie bezugnehmend auf
Fig. 8 diskutiert wurde, in einem Schritt des Entfernens des
Stoppisolierfilmes 306, der in dem Kontaktloch CHl verblieben
ist, um die Gatestruktur GT freizulegen, die Seitenwand 305 in
nerhalb der Öffnung 308 etwas entfernt.
Schließlich werden die dotierte Polysiliziumschicht 1131 mit ei
ner Dicke von beispielsweise 100 nm und die Wolframsilizid
schicht 1132 mit einer Dicke von 100 nm schichtweise in dieser
Reihenfolge derart gebildet, daß die Bitleitung 113 gebildet
wird, die sich von dem Zwischenschichtisolierfilm 107 bis auf
die Markenstrukturen 200 erstreckt. Somit wird die Positi
onsprüfmarke MK12 von Fig. 13 gebildet.
Zu dieser Zeit werden in dem Elementbildungsbereich, wie bezug
nehmend auf Fig. 9 diskutiert wurde, das dotierte Polysilizium
1131 und die Wolframsilizidschicht 1132 schichtweise in dieser
Reihenfolge derart gebildet, daß die Bitleitungsschicht 113 ge
bildet wird, die sich von dem Zwischenschichtisolierfilm 107 bis
auf die Markenstrukturen 200 erstreckt. Somit wird durch Bilden
der Bitleitungsschicht 113 die Bitleitungsschicht 113 mit der
Siliziumschicht 101 verbunden und so der MOS-Transistor fertig
gestellt.
Auch in der obigen zweiten bevorzugten Ausführungsformen sind
die gleichen Variationen wie bei der ersten bevorzugten Ausfüh
rungsform möglich. Die Öffnung 308 kann unter Verwendung einer
Maske gebildet werden, die für die Marke bestimmt ist. Die
Planarisierung des Zwischenschichtisolierfilmes 107 kann durch
andere Verfahren als das CMP durchgeführt werden. Die vorliegen
de Erfindung kann auf einem nicht planarisierten Zwischenschicht
isolierfilm effektiv sein.
Ferner ist die Bitleitungsschicht 113 nicht auf die Wolframsili
zidschicht oder Polyzid beschränkt, sondern kann aus einem Me
tallfilm oder einem Material mit hoher Dielektrizitätskonstante
gebildet sein.
Bezugnehmend auf Fig. 17 und 18 wird ein Aufbau einer Marke ei
ner Halbleitereinrichtung gemäß der dritten bevorzugten Ausfüh
rungsform beschrieben. Fig. 17 ist eine Draufsicht einer Positi
onsprüfmarke MK13. Wie in Fig. 17 gezeigt ist, besteht die Posi
tionsprüfmarke MK13 aus einer Mehrzahl von langgestreckten Mar
kenstrukturen 300 mit einer vorbestimmten Länge, die parallel in
Intervallen in einer rechteckigen Öffnung 508 angeordnet sind.
Fig. 18 ist eine Querschnittsansicht entlang der Linie C-C von
Fig. 17. Wie in Fig. 18 gezeigt ist, ist die Markenstruktur 300
auf dem Siliziumsubstrat 101 innerhalb der Öffnung 508 gebildet,
die durch selektives Entfernen des Zwischenschichtisolierfilmes
507 (ein erster Zwischenschichtisolierfilm), der auf dem Silizi
umsubstrat 101 gebildet ist, gebildet ist.
Die Markenstruktur 300 besteht aus dem Gateoxidfilm 102, der auf
dem Siliziumsubstrat 101 gebildet ist, der Gateverdrahtungs
schicht 103 (einer ersten Verdrahtungsschicht), die auf dem Ga
teoxidfilm 102 gebildet ist, und der Seitenwand 505, die in Kon
takt mit den Seitenoberflächen der Gateverdrahtungsschicht 103
und des Gateoxidfilmes 102 gebildet ist.
Elemente der Positionsprüfmarke MK13, die identisch zu denen der
Positionsprüfmarke MK11 von Fig. 2 sind, sind mit den gleichen
Bezugszeichen bezeichnet und eine redundante Diskussion wird
ausgelassen.
Die Seitenwand 505 ist aus einem Siliziumnitridfilm mit einer
Dicke von beispielsweise 50 nm gebildet, und der Zwischenschich
tisolierfilm 507 ist aus einem TEOS-Oxidfilm mit einer Dicke von
beispielsweise 500 nm gebildet und seine äußerste Oberfläche ist
durch CMP planarisiert.
Ein transparenter Isolierfilm 516 ist aus einem Siliziumnitrid
film gebildet, weist eine Dicke von 50 nm auf und erstreckt sich
auf dem Zwischenschichtisolierfilm 507 und von diesem bis zu ei
ner Seitenoberfläche der Öffnung 508.
Ferner ist ein Zwischenschichtisolierfilm 517 (ein zweiter Zwi
schenschichtisolierfilm) gebildet, der diese Elemente vollstän
dig bedeckt. Der Zwischenschichtisolierfilm 517 ist aus einem
transparenten BPTEOS-Oxidfilm mit einer Dicke von beispielsweise
300 nm gebildet.
Ein transparenter leitender Film 523 (eine zweite Verdrahtungs
schicht) ist auf dem Zwischenschichtisolierfilm 517 gebildet.
Der leitende Film 523 ist aus einem dotierten Polysilizium mit
einer Dicke von beispielsweise 100 nm gebildet.
Fig. 17 zeigt nicht vollständig eine Ansicht des Aufbaus von
Fig. 18 von oberhalb, da für ein leichteres Verständnis der Öff
nung 508 und der Anordnung der Markenstrukturen 300 der leitende
Film 523 auf der Öffnung 508 weggelassen ist. Da die Seitenwand
505 transparent ist, sind ferner als die Markenstruktur 300 die
Wolframsilizidschichten 1032 der Gateverdrahtungsschicht 103 ge
zeigt.
Hier werden die Strukturen eines MOS-Transistors und eines ge
stapelten Kondensators SC1, der darauf in dem Elementbildungsbe
reich (siehe Fig. 42) gebildet ist, unter Bezugnahme auf Fig. 19
beschrieben.
Wie in Fig. 19 gezeigt ist, ist ein Speicherknotenkontakt SNC,
der den Zwischenschichtisolierfilm 507, der die Gatestruktur GT
bedeckt, derart durchdringt, daß ein Source-/Drainbereich er
reicht wird, der in dem Siliziumsubstrat 101 gebildet ist, in
dem Elementbildungsbereich gebildet. Der Speicherknotenkontakt
SNC ist mit einem Speicherknoten SN1 verbunden, der auf dem Zwi
schenschichtisolierfilm 507 gebildet ist. Der Speicherknoten SN1
ist ein Zylinder, dessen Inneres hohl ist, und der Isolierfilm
516 und der Zwischenschichtisolierfilm 517 bilden eine Isolie
rung zwischen benachbarten Speicherknoten. Der leitende Film 523
ist derart gebildet, daß der Speicherknoten SN1 und der Zwi
schenschichtisolierfilm 517 bedeckt sind und dient als Gegen
elektrode zum Speicherknoten SN1 und wird die Zellplatte genannt.
Die Gatestruktur GT ist gleich wie die Struktur der Markenstruk
tur 100 der Positionsprüfmarke MK11, die unter Bezugnahme auf
Fig. 2 diskutiert wurde, und keine Diskussion wird dafür angege
ben. Ferner ist (nicht in Fig. 2 gezeigt) eine Bitleitung auch
innerhalb des Zwischenschichtisolierfilmes 507 gebildet.
Wie oben diskutiert wurde, wird bei der Positionsprüfmarke MK13,
da kein Zwischenschichtisolierfilm 507 auf den Markenstrukturen
300 vorhanden ist, die aus der Gateverdrahtungsschicht 103 ge
bildet sind, und da die Markenstrukturen 300 mit dem Zwischen
schichtisolierfilm 517 bedeckt sind, der ein oberer Film ist und
ursprünglich nicht in Kontakt damit steht, der Niveauunterschied
der Markenstruktur 300 als der Niveauunterschied in einer Erhö
hung und einer Erniedrigung des Zwischenschichtisolierfilmes 517
und ferner als der Niveauunterschied in einer Erhöhung und einer
Erniedrigung des leitenden Filmes 523 beibehalten, und die Mar
kenstruktur 300 kann indirekt über den leitenden Film 523 gemes
sen werden.
Wenn beispielsweise der leitende Film 523 derart bemustert ist,
daß eine in Fig. 19 gezeigte Zellplatte gebildet wird, wird da
her eine Ausrichtung des Maskenmusters von einem Stepper unter
Verwendung der Positionsprüfmarke MK13 durchgeführt, die aus den
Markenstrukturen 300 besteht, und nachdem das Bitleitungsmuster
gebildet ist, wird die Positionsprüfmarke MK13 verwendet, um zu
prüfen, ob das Muster an einer geeigneten Position überlagert
ist, und zu dieser Zeit kann, unabhängig davon, ob der leitende
Film 123 transparent ist oder nicht, der Niveauunterschied der
Markenstruktur 300 zuverlässig gemessen werden und so ein Feh
ler, wie zum Beispiel eine Fehljustierung aufgrund einer nicht
gemessenen Marke, verhindert werden.
Sogar wenn er transparent ist, ist der Isolierfilm 516 nicht auf
den Markenstrukturen 300 vorhanden. Da die Intensität des sicht
baren Lichts, das für die Messung verwendet wird, nicht verrin
gert wird und der Niveauunterschied der Markenstruktur 300 klar
gemessen werden kann, kann daher eine Verschlechterung des Kon
trasts der Positionsprüfmarke MK13 verhindert werden und es wird
keine Kontraständerung durch eine Variation der Dicke des Iso
lierfilmes 516 bewirkt, wodurch die Messung der Marke mit hoher
Präzision durchgeführt werden kann.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung mit
der Positionsprüfmarke MK13, die in Verbindung mit Fig. 17 und
18 diskutiert wurde, wird nun unter Bezugnahme auf Fig. 20 bis
23, die in den Prozeß Schritt für Schritt zeigen, diskutiert.
Zuerst wird ein Siliziumoxidfilm, der als der Gateoxidfilm 102
von Fig. 20 dient, auf dem Siliziumoxidfilm 101 derart gebildet,
daß er eine Dicke von 10 nm aufweist, und eine Polyzidschicht,
die als die Gateverdrahtungsschicht 103 dient, wird durch
schichtweises Bilden einer dotierten Polysiliziumschicht mit ei
ner Dicke von beispielsweise 100 nm und einer Wolframsilizid
schicht mit einer Dicke von 100 nm gebildet. Ein TEOS-Oxidfilm,
der als der Isolierfilm 104 dient, wird auf der Polyzidschicht
derart gebildet, daß er eine Dicke von beispielsweise 200 nm
aufweist, und eine Resistmaske, die auf dem TEOS-Oxidfilm gebil
det ist, wird selektiv derart geätzt, daß der Isolierfilm 104
gebildet wird. Danach werden unter Verwendung des Isolierfilmes
104 als Maske die unteren Schichten selektiv geätzt. Danach wird
ein TEOS-Oxidfilm vollständig so gebildet, daß er eine Dicke von
beispielsweise 50 nm aufweist, und der TEOS-Oxidfilm wird derart
selektiv geätzt, daß er nur auf den Seitenoberflächen des Iso
lierfilmes 104, der Gateverdrahtungsschicht 103 und des Gate
oxidfilmes 102 zurückgelassen wird und so eine Seitenwand 105
gebildet wird.
Als nächstes wird ein TEOS-Oxidfilm mit einer Dicke von bei
spielsweise 600 nm vollständig gebildet und durch CMP auf bzw.
um eine Dicke von ungefähr 100 nm poliert, so daß der Zwischen
schichtisolierfilm 507 erreicht wird.
Danach wird in einem Schritt von Fig. 21 ein Resist 610 auf dem
Zwischenschichtisolierfilm 507 derart bemustert, daß der Zwi
schenschichtisolierfilm 507 in einem Abschnitt zur Bildung der
Marke entfernt werden kann, und der Zwischenschichtisolierfilm
507 wird selektiv durch Trockenätzen und ähnliches unter Verwen
dung des Resists 610 entfernt, um die Öffnung 508 zu bilden. Zu
dieser Zeit werden sowohl der Isolierfilm 104 als auch die Sei
tenwand 105, die wie der Zwischenschichtisolierfilm 507 aus dem
TEOS-Oxidfilm gebildet sind, entfernt.
In dem Elementbildungsbereich wird zu dieser 40122 00070 552 001000280000000200012000285914001100040 0002010025209 00004 40003Zeit ein Kontakt
loch, das mit dem Speicherknotenkontakt SNC von Fig. 19 zu fül
len ist, gebildet.
Als nächstes wird in einem Schritt von Fig. 22 der Isolierfilm
516 vollständig aus einem Siliziumnitridfilm mit einer Dicke von
beispielsweise 50 nm gebildet, und ein Resist 620 wird darauf
bemustert.
In dem Elementbildungsbereich wird zu dieser Zeit der Isolier
film 516 als ein Stoppfilm beim Bilden des gestapelten Kondensa
tors SC von Fig. 19 verwendet.
Danach wird in einem Schritt von Fig. 23 der Isolierfilm 516 mit
dem Resist 620 als Maske derart geätzt, daß er in Kontakt bleibt
mit den Seitenoberflächen der Gateverdrahtungsschicht 103 und
dem Gateoxidfilm 102 und so die Seitenwand 505 bildet. Zu dieser
Zeit verbleibt der Isolierfilm 516 auf einer Hauptoberfläche des
Isolierfilmes 507, die mit dem Resist 620 bedeckt ist, und auf
einer Seitenoberfläche des Zwischenschichtisolierfilmes 507.
Als nächstes wird nach der Bildung des BPTEOS-Oxidfilmes mit ei
ner Dicke von beispielsweise von 300 nm der Film erwärmt
(Annealing) bei ungefähr 800°C, um vollständig den Zwischen
schichtisolierfilm 517 zu bilden.
In dem Elementbildungsbereich wird zu dieser Zeit der Zwischen
schichtisolierfilm 517 zwischen den Speicherknoten SN1, die in
Fig. 19 gezeigt sind, gebildet.
Danach wird auf dem Zwischenschichtisolierfilm 517 ein dotiertes
Polysilizium mit einer Dicke von beispielsweise 100 nm derart
gebildet, daß der leitende Film 523 gebildet wird.
In dem Elementbildungsbereich wird zu dieser Zeit der leitende
Film 523 als die Gegenelektrode zum Speicherknoten SN1 von Fig. 19
gebildet und so wird der MOS-Transistor und der gestapelte
Kondensator fertiggestellt.
Die Positionsprüfmarke MK13, die aus den Markenstrukturen 300
besteht, wird zur Ausrichtung des Maskenmusters verwendet, wenn
der leitende Film 523 in dem Elementbildungsbereich bemustert
wird, und nachdem die Zelplatte gebildet ist, wird die Marke
MK13 verwendet, um zu prüfen, ob das Muster auf einer geeigneten
Position überlagert ist. Zu dieser Zeit kann unabhängig davon,
ob der leitende Film 523 transparent ist oder nicht, der Niveau
unterschied der Markenstruktur 300 zuverlässig gemessen werden
und so kann ein Fehler, wie zum Beispiel eine Fehlausrichtung
aufgrund einer nicht gemessenen Marke, verhindert werden.
Selbst wenn er transparent ist, ist der Isolierfilm 516 nicht
auf den Markenstrukturen 300 vorhanden. Da die Intensität des
sichtbaren Lichts, das zur Messung verwendet wird, nicht verrin
gert wird, kann daher der Niveauunterschied der Markenstruktur
300 klar derart gemessen werden, daß eine Verschlechterung des
Kontrasts der Positionsprüfmarke MK13 verhindert wird und keine
Kontraständerung durch eine Variation der Dicke des Isolierfil
mes 516 verursacht wird, wodurch eine Messung der Marke mit ho
her Präzision durchgeführt werden kann.
Auch in der obigen dritten bevorzugten Ausführungsform sind die
gleichen Variation wie in der ersten bevorzugten Ausführungsform
möglich. Die Öffnung 508 kann unter Verwendung einer Maske ge
bildet werden, die für die Marke bestimmt ist. Die Planarisie
rung des Zwischenschichtisolierfilmes 507 kann durch andere Ver
fahren als das CMP durchgeführt werden. Die vorliegende Erfin
dung ist auch effektiv bei einem nicht planarisierten Zwischen
schichtisolierfilm.
Obwohl die obige Diskussion für einen Fall angegeben ist, bei
dem der leitende Film 523 aus dem dotiertem Polysilizium gebil
det ist, kann ferner ein lichtundurchlässiger Film eines Poly
zids, wie zum Beispiel Wolframsilizid (WSi), Titansilizid
(TiSi), eine Kobaltsilizidschicht (CoSi-Schicht), eine Tantalsi
lizidschicht (TaSi-Schicht) oder Molybdänsilizid (MoSi), verwen
det werden. Ferner ist der leitende Film 523 nicht auf Polyzid
beschränkt, sondern kann aus einem Metallfilm oder einem Materi
al hoher Dielektrizitätskonstante gebildet sein.
Bezugnehmend auf Fig. 24 und 25 wird ein Aufbau einer Marke ei
ner Halbleitereinrichtung gemäß der vierten bevorzugten Ausfüh
rungsform beschrieben. Fig. 24 ist eine Draufsicht einer Positi
onsprüfmarke MK14. Wie in Fig. 24 gezeigt ist, besteht die Posi
tionsprüfmarke MK14 aus einer Mehrzahl von parallel in Interval
len angeordneten Lochfeldern HL, die aus einer Mehrzahl von Mar
kenlöchern 718 bestehen, die in einer Richtung ausgerichtet
sind.
Fig. 25 ist eine Querschnittsansicht entlang der Linie D-D von
Fig. 24. Wie in Fig. 25 gezeigt ist, besteht die Positionsprüf
marke MK14 aus einer Mehrzahl von Markenlöchern 718, die derart
gebildet sind, daß sie einen Zwischenschichtisolierfilm 717
durchdringen, der auf dem Siliziumsubstrat 101 gebildet ist, aus
einer dotierten Polysiliziumschicht 733 (ein zweiter leitender
Film), die in den Markenlöchern 718 vergraben ist und in Berei
chen auf dem Zwischenschichtisolierfilm 717 in einer rechtecki
gen Öffnung 728, die durch einen Isolierfilm 726 definiert ist,
gebildet ist, einem Oxidfilm 734, der auf der dotierten Polysi
liziumschicht 733 gebildet ist, und einer Seitenwand (einer
zweiten Seitenwand), die auf einer Seitenwand des Oxidfilms 734
gebildet ist.
Die Kontaktlöcher 718 sind mit einem Abstand von 0,6 µm in der Y-
Richtung und einem Abstand von 8 µm in der X-Richtung von Fig. 24
angeordnet und weisen jeweils eine Öffnungsgröße von ungefähr
0,3 µm auf.
Der Zwischenschichtisolierfilm 717 ist aus einem TEOS-Oxidfilm
mit einer Dicke von beispielsweise 500 nm gebildet und seine äu
ßerste Oberfläche ist durch CMP planarisiert. Der Isolierfilm
726 ist ein Siliziumnitridfilm mit einer Dicke von beispielswei
se 50 nm, und die dotierte Polysiliziumschicht 733 weist eine
Dicke von ungefähr 150 nm auf. Der Oxidfilm 734 ist aus einem
BPTEOS-Oxidfilm mit einer Dicke von ungefähr 600 nm gebildet,
und die Seitenwand 735 ist aus dotiertem Polysilizium mit einer
Dicke von ungefähr 50 nm gebildet.
Hier wird eine Struktur eines gestapelten Kondensators SC in dem
Elementbildungsbereich (siehe Fig. 42) unter Bezugnahme auf Fig. 26
diskutiert. Wie in Fig. 26 gezeigt ist, besteht der gestapel
te Kondensator SC aus einem der Kontaktlöcher 708, die selektiv
derart gebildet sind, daß sie den Zwischenschichtisolierfilm 717
und den Isolierfilm 726, die auf dem Siliziumsubstrat 101 gebil
det sind, durchdringen, der dotierten Polysiliziumschicht 733
(als Bodenspeicherknoten 733 (ein erster leitender Film) in dem
gestapelten Kondensator bezeichnet), die so gebildet ist, daß
die Kontaktlöcher 708 gefüllt sind, dem Oxidfilm 734 (als Spei
cherknotenkern 734 in dem gestapelten Kondensator bezeichnet),
der auf dem Bodenspeicherknoten 733 gebildet ist, und der Sei
tenwand 735 (einer erster Seitenwand), die so gebildet ist, daß
sie den Speicherknotenkern 734 umgibt.
Somit entsprechen die dotierte Polysiliziumschicht 733 und der
Oxidfilm 734, die die Positionsprüfmarke MK14 bilden, dem Boden
speicherknoten 733 bzw. dem Speicherknotenkern 734 in dem gesta
pelten Kondensator SC und sind durch die gleichen Schritte ge
bildet. Obwohl das Markenloch 718 in der Positionsprüfmarke MK14
durch den gleichen Schritt wie das Kontaktloch 708 in dem gesta
pelten Kondensator SC gebildet ist, weist das Markenloch 718 ei
ne etwas größere Öffnungsgröße verglichen mit dem Kontaktloch
708 mit der Öffnungsgröße von beispielsweise ungefähr 0,2 µm für
eine zuverlässige Messung auf.
Wie oben diskutiert wurde, ist die Positionsprüfmarke MK14, die
aus den Markenlöchern 718 besteht, dessen Öffnungsgrößen fast
gleich sind zu der des Speicherknotenkontaktloches 708, für eine
Ausrichtung von Mustern mit Lochform geeignet, die beim Bilden
eines gestapelten Kondensators in dem Elementbildungsbereich be
nötigt werden.
Speziell ist die Positionsprüfmarke MK14 eine Marke mit Loch
form, die einen Einfluß einer Komaaberration verringern kann
verglichen mit einer Marke mit Linienform bei einer Ausrichtung
von Mustern von Lochform, um eine Fehlausrichtung zu verringern.
Da die Positionsprüfmarke MK14 aus den Markenlöchern 718 be
steht, dessen Öffnungsgrößen fast gleich sind zu der des Spei
cherknotenkontaktloches 708 (siehe Fig. 26), kann durch den Pro
zeß des Bildens des gestapelten Kondensators SC (siehe Fig. 26)
eine Struktur ähnlich zu dem gestapelten Kondensator SC an dem
Markenloch 718 gebildet werden.
Speziell umgibt die dotierte Polysiliziumschicht 733 (d. h. der
Bodenspeicherknoten) die Seitenwand 735 bzw. wird von dieser um
geben, und der Oxidfilm 734 (d. h. der Speicherknotenkern) wird
in einem Bereich gebildet, der durch die dotierte Polysilizium
schicht 733 und die Seitenwand 735 definiert ist.
Daher werden die dotierte Polysiliziumschicht 733 und die Sei
tenwand 735 vereinigt und sogar wenn der Oxidfilm 734 unter Ver
wendung von Flußsäure und ähnlichem entfernt wird, tritt kein
Phänomen auf, bei dem die Seitenwand 735, die entfernt ist, in
einer Ätzlösung (in diesem Fall Flußsäure) schwimmt, und es ist
möglich, einen Kurzschluß des Hablleiterelements durch die Sei
tenwand 735, der zu einem Fehler und einer Verschlechterung der
Prozeßausbeute führt, zu verhindern.
Ein Verfahren der Herstellung einer Halbleitereinrichtung mit
der Positionsprüfmarke MK14, die unter Bezugnahme auf Fig. 24
und 25 beschrieben wurde, wird unter Bezugnahme auf Fig. 27 bis
30, die den Prozeß Schritt für Schritt zeigen, diskutiert.
Zuerst wird in einem Schritt von Fig. 27 ein TEOS-Oxidfilm auf
dem Siliziumsubstrat 101 mit einer Dicke von beispielsweise 60
bzw. 600 nm gebildet und durch CMP auf bzw. um 100 nm poliert
und so wird der Zwischenschichtisolierfilm 717 gebildet.
Als nächstes wird ein Nitridfilm mit einer Dicke von beispiels
weise 50 nm auf dem Zwischenschichtisolierfilm 717 derart gebil
det, daß der Isolierfilm 726 gebildet wird, und ein Resist 820
wird darauf bemustert. Dieses Muster wird zum Öffnen eines obe
ren Abschnitts der Markenlöcher 718 verwendet. Danach wird der
Isolierfilm 726 mit dem Resist 820 als Maske derart geätzt, daß
eine Öffnung 728 gebildet wird.
Zu dieser Zeit wird der Isolierfilm 726 des gestapelten Konden
sators SC (siehe Fig. 26) in dem Elementbildungsbereich gleich
zeitig bemustert.
Als nächstes werden in einem Schritt von Fig. 28 eine Mehrzahl
von Markenlöchern 718, die jeweils eine Öffnungsgröße
(Durchmesser) von 0,3 µm aufweisen, derart angeordnet, daß sie
den Zwischenschichtisolierfilm 717 mit einem Abstand von 0,6 µm
in der Y-Richtung und einem Abstand von 8 µm in der X-Richtung
durchdringen.
Zu dieser Zeit werden die Speicherknotenkontaktlöcher 708 des
gestapelten Kondensators SC in dem Elementbildungsbereich gebil
det.
Danach wird die dotierte Polysiliziumschicht 733 mit einer Dicke
von beispielsweise 150 nm vollständig derart gebildet, daß die
Markenlöcher 718 gefüllt werden. Ferner weist die dotierte Poly
siliziumschicht 733 eine Dicke der Hälfte der Öffnung des Mar
kenlochs 718 oder mehr auf, um zuverlässig die Markenlöcher 718
zu füllen.
Zu dieser Zeit wird das Speicherknotenkontaktloch 708 des gesta
pelten Kondensators SC in dem Elementbildungsbereich mit dem Bo
denspeicherknoten 733 gefüllt.
Als nächstes wird in einem Schritt von Fig. 29 ein BPTEOS-
Oxidfilm mit einer Dicke von beispielsweise 600 nm derart abge
schieden, daß der Oxidfilm 734 vollständig gebildet wird. Danach
wird ein Resist 830 gebildet und auf dem Oxidfilm 734 bemustert.
Dieses Muster wird verwendet, um den Resist 830 auf dem oberen
Abschnitt der Markedlöcher 718 in der Öffnung 728 zu belassen.
Zu dieser Zeit wird das Muster des Resists 830 auf dem Boden
speicherknoten 733 des gestapelten Kondensators SC in dem Ele
mentbildungsbereich gebildet.
Beim Bemustern des Resists 830 wird die Ausrichtung des Masken
musters des Steppers mit der Anordnung der Markenlöcher 718,
d. h. der Positionsprüfmarke MK14 durchgeführt, und nach der Be
musterung des Resists 830 wird die Positionsprüfmarke MK14 ver
wendet, um zu prüfen, ob das Muster an einer geeigneten Position
überlagert ist.
Als nächstes werden in einem Schritt von Fig. 30 der Oxidfilm
734 und die dotierte Polysiliziumschicht 733 mit dem Resist 830
als Maske geätzt.
Zu dieser Zeit werden der Bodenspeicherknoten 733 und der Spei
cherknotenkern 734 des gestapelten Kondensators SC in einer Zy
linderform im Elementbildungsbereich bemustert.
Nachfolgend wird ein dotiertes Polysilizium mit einer Dicke von
beispielsweise 50 nm vollständig gebildet und anisotrop zurück
geätzt und so wird die Seitenwand 735 gebildet, die sich auf der
Seitenwand des Oxidfilms 734 und von dieser bis zu der dotierten
Polysiliziumschicht 733 erstreckt.
Zu dieser Zeit wird die zylinderförmige Seitenwand 735 des ge
stapelten Kondensators SC in dem Elementbildungsbereich gebil
det.
Da der Speicherknotenkern 734 nicht benötigt wird und durch
Flußsäure und ähnlichem in dem gestapelten Kondensator SC von
Fig. 26 entfernt wird, wird der Oxidfilm 734 auch in dem Marken
abschnitt entfernt. Zu dieser Zeit dient der Isolierfilm 726,
der ein Nitridfilm ist, als ein Ätzstopp.
Danach wird bei dem gestapelten Kondensator SC, obwohl ein die
lektrischer Film entlang den Konturen des Bodenspeicherknotens
733 und der Seitenwand 735 gebildet ist und eine Gegenelektrode,
die als Zellplatte bezeichnet wird, zum Bodenspeicherknoten 733
entlang einer Kontur des dielektrischen Filmes gebildet ist, um
den Speicherknoten fertigzustellen, eine Anordnung der Markenlö
cher 718, d. h. die Positionsprüfmarke MK14, verwendet, um die
Ausrichtung und Überlappung des Maskenmusters des Steppers zu
überprüfen, wenn der dielektrische Film und die Zellplatte bemu
stert werden.
Obwohl die obige Diskussion der vierten bevorzugten Ausführungs
form für den Fall durchgeführt wurde, bei dem das Markenloch 718
mit dem dotierten Polysilizium 733 gefüllt ist, kann das Marken
loch 718 mit einem dotierten amorphen Silizium oder einem nicht
dotierten amorphen Silizium oder einem Metallfilm, wie zum Bei
spiel Ti (Titan), TiN (Titannitrid), TaN (Tantalnitrid), W
(Wolfram), Al (Aluminium), AlCu (Aluminium-Kupfer) oder Cu
(Kupfer), gefüllt sein.
Ferner wurde die obige Diskussion für einen Fall gemacht, bei
dem der Oxidfilm (Speicherknotenkern) 734 aus einem BPTEOS-Film
gebildet ist. Der Oxidfilm 734 kann aus PTEOS (Phosphor-TEOS),
BPSG (Borphosphorsilikatglas), PSG (Phosphorsilikatglas) oder
SOG (Spinn-On-Glas), in Abhängigkeit eines Selektivitätsverhält
nisses zum Isolierfilm 726 gebildet sein.
Ferner kann der Oxidfilm (Speicherknotenkern) 734 unter Verwen
dung von dampfförmiger Flußsäure oder durch Trockenätzen ent
fernt werden.
Die obige Diskussion wurde für einen Fall angegeben, bei dem die
Seitenwand 735 aus dotiertem Polysilizium gebildet ist. Die Sei
tenwand kann aus einem dotierten amorphen oder ionenimplantier
ten oder nicht dotierten amorphen Silizium sein. Ferner kann die
Seitenwand 735 angerauht sein, um ihren Oberflächenbereich zu
erhöhen.
Bezugnehmend auf Fig. 31 und 32 wird ein Aufbau einer Marke ei
ner Halbleitereinrichtung gemäß der fünften bevorzugten Ausfüh
rungsform diskutiert. Fig. 31 ist eine Draufsicht einer Positi
onsprüfmarke MK15. Wie in Fig. 31 gezeigt ist, besteht die Posi
tionsprüfmarke MK15 aus einer Mehrzahl von Lochfeldern HL, die
aus einer Mehrzahl von in einer Richtung ausgerichteten Marken
löchern 918 gebildet sind und die parallel in Intervallen ange
ordnet sind.
Fig. 32 ist eine Querschnittsansicht entlang der Linie E-E von
Fig. 31. Wie in Fig. 32 gezeigt ist, besteht die Positionsprüf
marke MK15 aus einer Mehrzahl von Markenlöchern 918, die derart
gebildet sind, daß sie einen Zwischenschichtisolierfilm 917
durchdringen, der auf dem Siliziumsubstrat 101 gebildet ist, aus
einem Ausnehmungsstöpsel 928, der in den Markenlöchern 918 ver
graben ist, aus einem lichtundurchlässigen Barrierenmetall 919,
das komplett auf einer Hauptoberfläche des Zwischenschichtiso
lierfilmes 917 gebildet ist, und aus einem lichtundurchlässigen
leitenden Film 923, der auf dem Barrierenmetall 919 gebildet
ist.
Die Markenlöcher 918 sind mit einem Abstand von 0,6 µm in der Y-
Richtung und einem Abstand von 8 µm in der X-Richtung von Fig. 31
angeordnet und weisen jeweils eine Öffnungsgröße (Durchmesser)
von ungefähr 0,3 µm auf. Ferner weist das Markenloch 918 eine
Öffnungsgröße auf, die so groß ist wie oder etwas größer als die
des Speicherknotenkontaktlochs des Speicherknotens in dem Ele
mentbildungsbereichs (siehe Fig. 42).
Fig. 31 zeigt nicht vollständig eine Ansicht des Aufbaus von
Fig. 32 von oberhalb, da zur Erleichterung des Verständnisses
der Anordnung der Markenlöcher 918 das Barrierenmetall 919 und
der leitende Film 923 weggelassen sind.
Der Zwischenschichtisolierfilm 917 ist aus einem TEOS-Oxidfilm
mit einer Dicke von beispielsweise 500 nm gebildet und seine äu
ßerste Oberfläche ist durch CMP planarisiert.
Der Ausnehmungsstöpsel 928 ist aus einem dotierten Polysilizium
gebildet und in den Markenlöchern 918 derart vergraben, daß sei
ne eine Endoberfläche um ungefähr 50 nm von der Hauptoberfläche
des Zwischenschichtisolierfilmes 917 ausgespart bzw. zurückgezo
gen ist.
Das Barrierenmetall 919 ist ein lichtundurchlässiger Film, der
aus einem geschichteten Film gebildet ist, der aus Ti (Titan)
mit einer Dicke von beispielsweise 50 nm und TiN (Titannitrid)
mit einer Dicke von 100 nm besteht. Der leitende Film 923 ist
ein lichtundurchlässiger Film, der aus Pt (Platin) mit einer
Dicke von beispielsweise 50 nm gebildet ist.
Ferner ist in dem Elementbildungsbereich (siehe Fig. 42) das
Speicherknotenkontaktloch auch mit dem dotiertem Polysilizium
gefüllt, so daß ein Stöpsel gebildet ist, der nicht ausgespart
bzw. zurückgezogen ist. Der leitende Film 923 dient als Spei
cherknoten, und eine Zellplatte ist als Gegenelektrode in einem
oberen Abschnitt des Speicherknotens gebildet, um einen gesta
pelten Kondensator fertigzustellen.
Da der Ausnehmungsstöpsel 928 in den Markenlöchern 918 derart
vergraben ist, daß ein ausgesparter Abschnitt vorgesehen wird,
und da das Barrierenmetall 919 in dem ausgesparten Abschnitt
derart vergraben ist, daß eine Oberfläche des Barrierenmetalls
919, die den Positionen der Markenlöcher 918 entspricht, abge
senkt ist und ferner der leitende Film 923 in der Positionsprüf
marke MK15 abgesenkt gebildet ist, kann die Positionsprüfmarke
MK15, die aus den Markenlöchern 918 besteht, mit hoher Präzision
gemessen werden, wie oben diskutiert wurde.
Ferner ist die Positionsprüfmarke MK15, die aus den angeordneten
Markenlöchern 918 gebildet ist, dessen Öffnungsgrößen fast
gleich sind zu der des Speicherknotenkontaktlochs des Speicher
knotens in dem Elementbildungsbereich (siehe Fig. 42), für eine
Ausrichtung von Mustern mit Lochform geeignet, die beim Bilden
eines Speicherknotens in dem Elementbildungsbereich benötigt
werden.
Speziell ist die Positionsprüfmarke MK15 eine Lochformmarke, die
einen Einfluß einer Komaaberration verglichen mit einer linien
förmigen Marke bei einer Ausrichtung von lochförmigen Mustern
verringern kann, wodurch eine Fehlausrichtung verringert wird.
Ein Verfahren der Herstellung einer Halbleitereinrichtung mit
der Positionsprüfmarke MK15, wird die unter Bezugnahme auf Fig. 31
und 33 diskutiert wurde, wird nun unter Bezugnahme auf Fig. 33
bis 35, die den Prozeß Schritt für Schritt zeigen, disku
tiert.
Zuerst wird in einem Schritt von Fig. 33 ein TEOS-Oxidfilm auf
dem Siliziumsubstrat 101 mit einer Dicke von beispielsweise 60
bzw. 600 nm gebildet und durch CMP zu bzw. um ungefähr 100 nm
poliert, um den Zwischenschichtisolierfilm 917 zu bilden.
Als nächstes wird ein nicht gezeigter Resist bemustert und eine
Mehrzahl von Markenlöchern 918, die jeweils eine Öffnungsgröße
(Durchmesser) von 0,3 µm aufweisen, werden so unter Verwendung
des Resists als Maske gebildet, daß sie den Zwischenschichtiso
lierfilm 917 mit einem Abstand von 0,6 µm in der Y-Richtung und
einem Abstand von 8 µm in der X-Richtung von Fig. 31 durchdrin
gen.
Die Öffnungsgröße (Durchmesser) des Markenlochs 918 liegt in dem
Bereich von bis zu fast zweimal dem des Speicherknotenkontakt
lochs in dem Elementbildungsbereich.
Danach wird ein dotiertes Polysilizium mit einer Dicke von bei
spielsweise 200 nm vollständig auf dem Zwischenschichtisolier
film 917 gebildet und durch CMP um etwa 200 nm poliert und so
wird ein Stöpsel 9281 in dem Markenloch 918 vergraben. Eine
Endoberfläche des Stöpsels 9281 auf einer Seite entgegengesetzt
zum Siliziumsubstrat 101 ist fast koplanar zu der Hauptoberflä
che des Zwischenschichtisolierfilmes 917.
Als nächstes wird in einem Schritt von Fig. 34 ein Resist 1020
auf dem Zwischenschichtisolierfilm 917 gebildet und bemustert.
Dieses Muster wird verwendet, um einen oberen Abschnitt der Mar
kenlöcher 918 zu öffnen. Danach wird der Stöpsel 9281 mit dem
Resist 1020 als Maske derart geätzt, daß der Ausnehmungsstöpsel
928 gebildet wird, dessen Endoberfläche an der Seite entgegenge
setzt zum Siliziumsubstrat 101 um ungefähr 50 nm von der Haupto
berfläche des Zwischenschichtisolierfilmes 917 ausgespart ist.
Ein Aussparungsabschnitt RP wird dadurch auf einem oberen Ab
schnitt des Aussparungsstöpsels 928 gebildet.
Dieses Ätzen ist ein Trockenätzen, daß ein Halogen-basiertes
Gas, wie zum Beispiel Chlor, verwendet.
Da es wünschenswert ist, daß das Speicherknotenkontaktloch mit
dem Stöpsel 9281 in dem Elementbildungsbereich gefüllt ist, wird
ferner ein Muster mit dem Resist 1020 auf dem Speicherknotenkon
taktloch derart verwendet, daß er nicht wie oben geätzt wird.
Als nächstes wird in einem Schritt von Fig. 35 das Barrierenme
tall 919 aus einem geschichteten Film gebildet, der aus Ti
(Titan) mit einer Dicke von beispielsweise 50 nm und TiN
(Titannitrid) mit einer Dicke von 100 nm besteht.
Zu dieser Zeit wird eine Vertiefung DP durch den Niveauunter
schied des Aussparungsabschnitts RP in einer Oberfläche des Bar
rierenmetalls 919 entsprechend zur Position des Markenlochs 918
bewirkt.
Nach diesem wird der leitende Film 923 aus Pt (Platin) mit einer
Dicke von beispielsweise 50 nm auf dem Barrierenmetall 919 ge
bildet, und der leitende Film 923 wird auch vertieft aufgrund
der Vertiefung DP des Barrierenmetalls 919.
Ferner wird beim Bemustern des Barrierenmetalls 919 die Vertie
fung in der Oberfläche des Barrierenmetalls 919, die der Positi
on des Markenlochs 918 entspricht, als die Positionsprüfmarke
MK15 verwendet, um die Ausrichtung und Überlappung des Maskenmu
sters des Steppers zu prüfen.
Ferner wird beim Bemustern des leitenden Filmes 923 die Vertie
fung in der Oberfläche des leitenden Filmes 923, die der Positi
on des Markenloches 918 entspricht, als Positionsprüfmarke MK15
verwendet, um die Ausrichtung und die Überlappung des Maskenmu
sters des Steppers zu prüfen.
Obwohl die obige Diskussion der fünften bevorzugten Ausführungs
form für den Fall angegeben ist, bei dem das Markenloch 918 mit
dotiertem Polysilizium gefüllt wird, kann das Markenloch 918 mit
einem dotiertem amorphen Silizium oder einem nicht dotierten
amorphen Silizium oder einem Metallfilm, wie zum Beispiel Ti
(Titan), TiN (Titannitrid), TaN (Tantalnitrid), W (Wolfram), Al
(Aluminium), AlCu (Aluminiumkupfer) oder Cu (Kupfer), gefüllt
sein.
Ferner ist die obige Diskussion für einen Fall angegeben, bei
dem der leitende Film 923 aus Platin ist. Der leitende Film 923
muß nur ein lichtundurchlässiger leitender Film sein und kann
aus Ru (Ruthenium), RuO2 (Rutheniumoxid), W (Wolfram), Al
(Aluminium), AlCu (Aluminiumkupfer) oder Cu (Kupfer) sein.
Bezugnehmend auf Fig. 36 und 37 wird ein Aufbau einer Marke ei
ner Halbleitereinrichtung gemäß der sechsten bevorzugten Ausfüh
rungsform diskutiert. Fig. 36 ist eine Draufsicht einer Positi
onsprüfmarke MK16. Wie in Fig. 36 gezeigt ist, besteht die Posi
tionsprüfmarke MK16 aus einer Mehrzahl von Lochfeldern HL, die
aus einer Mehrzahl von Markenlöchern 118 gebildet sind, die in
einer Richtung ausgerichtet sind, wobei die Lochfelder HL paral
lel in Intervallen angeordnet sind.
Fig. 37 ist eine Querschnittsansicht entlang der Linie F-F von
Fig. 36. Wie in Fig. 37 gezeigt ist, besteht die Positionsprüf
marke MK16 aus einer Mehrzahl von Markenlöchern 1118, die derart
gebildet sind, daß ein Zwischenschichtisolierfilm 1117 durch
drungen wird, der auf dem Siliziumsubstrat 101 gebildet ist, aus
einem Stöpsel 1128 (Vorsprungsstöpsel), der derart in den Mar
kenlöchern 1118 vergraben ist, daß er davon vorsteht, aus einem
lichtundurchlässigen Barrierenmetall 1119, das vollständig auf
einer Hauptoberfläche des Zwischenschichtisolierfilmes 1117 ge
bildet ist, und aus einem lichtundurchlässigen leitenden Film
1123, der auf dem Barrierenmetall 1119 gebildet ist. Die Marken
löcher 1118 sind mit einem Abstand von 0,6 µm in der Y-Richtung
und einem Abstand von 8 µm in der X-Richtung von Fig. 36 angeord
net und weisen jeweils eine Öffnungsgröße (Durchmesser) von un
gefähr 0,3 µm auf. Ferner weist das Markenloch 1118 eine Öff
nungsgröße auf, die so groß ist oder etwas größer als die des
Speicherknotenkontaktlochs des Speicherknotens in dem Element
bildungsbereich (siehe Fig. 42).
Fig. 36 zeigt nicht vollständig eine Ansicht des Aufbaus von
Fig. 37 von oberhalb für ein leichtes Verständnis der Anordnung
der Markenlöcher 1118, da das Barrierenmetall 1119 und der lei
tende Film 1123 nicht dargestellt sind.
Der Zwischenschichtisolierfilm 1117 ist aus einem TEOS-Oxidfilm
mit einer Dicke von beispielsweise 500 nm gebildet und seine äu
ßerste Oberfläche ist durch CMP planarisiert.
Die Hauptoberfläche des Zwischenschichtisolierfilmes 1117 weist
einen Ausnehmungsbereich RR auf, bei dem der gesamte Bereich, in
dem die Markenlöcher 1118 gebildet sind, mit einer Tiefe von un
gefähr 50 nm ausgespart ist. Der Stöpsel 1128 ist aus dotiertem
Polysilizium gebildet und in den Markenlöchern 1118 derart ver
graben, daß seine eine Endoberfläche um ungefähr 50 nm von einer
Oberfläche des ausgesparten Bereiches RR in dem Zwischenschich
tisolierfilm 1117 vorsteht.
Das Barrierenmetall 1119 ist ein lichtundurchlässiger Film, der
aus einem geschichteten Film gebildet ist, der aus Ti (Titan)
und einer Dicke von beispielsweise 50 nm und TiN (Titannitrid)
mit einer Dicke von 100 nm besteht. Der leitende Film 1123 ist
ein lichtundurchlässiger Film, der aus Pt (Platin) mit einer
Dicke von beispielsweise 50 nm besteht.
Da das Barrierenmetall 1119 auf dem vorstehenden Stöpsel 1128
gebildet ist, steht ein Abschnitt davon, der dem Stöpsel 1128
entspricht, nach oben vor. Ähnlich steht ein Abschnitt des lei
tenden Filmes 1123, der dem Vorsprung des Stöpsels 1118 ent
spricht, vor.
Ferner ist in dem Elementbildungsbereich (siehe Fig. 42), obwohl
das Speicherknotenkontaktloch auch mit dem dotiertem Polysilizi
um derart gefüllt ist, daß ein Stöpsel gebildet ist, der gleich
wie der Stöpsel 1128 ist, der Zwischenschichtisolierfilm 1117
nicht ausgespart und ein Spitzenabschnitt des Stöpsels steht
nicht vor. Der leitende Film 1123 dient als Speicherknoten, und
eine Zellplatte ist als eine Gegeneleketrode in einem oberen Ab
schnitt des Speicherknotens gebildet, um einen gestapelten Kon
densator fertigzustellen.
Da, wie oben diskutiert wurde, der ausgesparte Abschnitt RR der
art vorgesehen ist, daß der Stöpsel 1128 von den Markenlöchern
1118 vorstehen kann, und das Barrierenmetall 1119 und der lei
tende Film 1123 auf dem vorstehenden Stöpsel 1128 derart gebil
det sind, daß die Oberflächen des Barrierenmetalls 1119 und des
leitenden Films 1123, die der Position des Stöpsels 1128 ent
sprechen, vorstehen, kann die Positionsprüfmarke MK16, die aus
den Markenlöchern 1118 besteht, mit hoher Präzision gemessen
werden, sogar wenn das Barrierenmetall 1119 und der leitende
Film 1123 lichtundurchlässig sind.
Da ferner die Positionsprüfmarke MK16 aus den angeordneten Mar
kenlöchern 1118 gebildet ist, deren Öffnungsgrößen fast gleich
sind zu der des Speicherknotenkontaktlochs des Speicherknotens
in dem Elementbildungsbereich (siehe Fig. 42), ist die Positi
onsprüfmarke MK16 zur Ausrichtung von lochförmigen Mustern bzw.
Mustern mit Löchern geeignet, die beim Bilden eines Speicherkno
tens in dem Elementbildungsbereich benötigt werden.
Speziell ist die Positionsprüfmarke MK16 eine lochförmige Marke,
die einen Einfluß der Komaaberration verglichen mit einer lini
enförmigen Marke bei der Ausrichtung von lochförmigen Mustern
derart verringern kann, daß eine Fehlausrichtung reduziert wird.
Ein Verfahren der Herstellung einer Halbleitereinrichtung mit
der Positionsprüfmarke MK16, die unter Bezugnahme auf Fig. 36
und 37 diskutiert ist, wird nun unter Bezugnahme auf Fig. 38 bis
40, die den Prozeß Schritt für Schritt zeigen, diskutiert.
Zuerst wird in einem Schritt von Fig. 38 ein TEOS-Oxidfilm auf
dem Siliziumsubstrat 101 mit einer Dicke von beispielsweise 60
bzw. 600 nm gebildet und durch CMP um ungefähr 100 nm poliert,
um den Zwischenschichtisolierfilm 1117 zu bilden.
Als nächstes wird ein nicht gezeigter Resist bemustert und eine
Mehrzahl von Markenlöchern 1118, die jeweils eine Öffnungsgröße
(Durchmesser) von 0,3 µm aufweisen, werden unter Verwendung des
Resists als Maske derart gebildet, daß sie den Zwischenschichti
solierfilm 1117 mit einem Abstand von 0,6 µm in der Y-Richtung
und einem Abstand von 0,8 µm in der X-Richtung von Fig. 36 durch
stoßen.
Die Öffnungsgröße (Durchmesser) des Markenlochs 1118 liegt in
dem Bereich von bis zu fast dem zweifachen der des Speicherkno
tenkontaktlochs in dem Elementbildungsbereich.
Danach wird ein dotiertes Polysilizium mit einer Dicke von bei
spielsweise 200 nm vollständig auf dem Zwischenschichtisolier
film 1117 gebildet und durch CMP um ungefähr 200 nm derart po
liert, daß ein Stöpsel 1128 in den Markenlöchern 1118 vergraben
wird. Eine Endoberfläche des Stöpsels 1128 an einer Seite entge
gengesetzt zum Siliziumsubstrat 101 ist fast koplanar zu der
Hauptoberfläche des Zwischenschichtisolierfilmes 1117.
Als nächstes wird in dem Schritt von Fig. 39 ein Resist 1220 auf
dem Zwischenschichtisolierfilm 1117 gebildet und bemustert. Die
ses Muster wird verwendet, um einen oberen Abschnitt der Marken
löcher 1118 zu öffnen. Danach wird der Zwischenschichtisolier
film 1117 mit dem Resist 1220 als Maske derart geätzt, daß der
ausgesparte Bereich RR gebildet wird. Die Endoberfläche des
Stöpsel 1128 auf der Seite entgegengesetzt zum Siliziumsubstrat
101 steht dadurch von der Oberfläche des ausgesparten Abschnitts
des RR um ungefähr 50 nm vor.
Dieses Ätzen ist ein Naßätzen unter Verwendung von Flußsäure
(HF) oder BHF oder ist ein Trockenätzen unter Verwendung eines
CF-basierten Gases, wie zum Beispiel C4F8.
Da es wünschenswert ist, daß der Stöpsel 1128 nicht von dem
Speicherknotenkontaktloch in dem Elementbildungsbereich vorste
hen soll, wird ferner ein Muster mit dem Resist 1220 auf dem
Speicherknotenkontaktloch derart verwendet, daß nicht wie oben
geätzt wird.
Als nächstes wird im Schritt von Fig. 40 das Barrierenmetall
1119 aus einem geschichteten Film gebildet, der aus Ti (Titan)
mit einer Dicke von beispielsweise 50 nm und TiN (Titannitrid)
mit einer Dicke von 100 nm besteht.
Zu dieser Zeit wird ein Vorsprung PJ entsprechend dem Vorsprung
des Stöpsels 1128 in der Oberfläche des Barrierenmetalls 1119,
die der Position des Markenlochs 1118 entspricht, bewirkt.
Danach wird der leitende Film 1123 aus Pt (Platin) mit einer
Dicke von beispielsweise 50 nm auf dem Barrierenmetall 1119 ge
bildet, und der leitende Film 1123 steht auch vor aufgrund dem
Vorsprung PJ des Barrierenmetalls 1119.
Beim Bemustern des Barrierenmetalls 1119 wird ferner der Vor
sprung der Oberfläche des Barrierenmetalls 1119 entsprechend der
Position des Markenloches 1118 als die Positionsprüfmarke MK16
verwendet, um die Ausrichtung und Überlappung des Maskenmusters
des Steppers zu prüfen.
Ferner wird beim Bemustern des leitenden Filmes 1123 der Vor
sprung in der Oberfläche des leitenden Filmes 1123, der der Po
sition des Markenloches 1118 entspricht, als die Positionsprüf
marke MK16 verwendet, um die Ausrichtung und Überlappung des
Maskenmusters des Steppers zu prüfen.
Obwohl die obige Diskussion der sechsten bevorzugten Ausfüh
rungsform für einen Fall angegeben ist, bei dem das Markenloch
1118 mit dotiertem Polysilizium gefüllt ist, kann das Markenloch
1118 mit dotiertem amorphen Silizium oder einem nicht dotierten
amorphen Silizium oder einem Metallfilm, wie zum Beispiel Ti
(Titan), TiN (Titannitrid), TaN (Tantalnitrid), W (Wolfram), Al
(Aluminium), AlCu (Aluminiumkupfer) oder Cu (Kupfer), gefüllt
sein.
Ferner ist die obige Diskussion für einen Fall angegeben, bei
dem der leitende Film 1123 aus Pt (Platin) gebildet ist. Der
leitende Film 1123 muß nur ein lichtundurchlässiger leitender
Film sein und kann aus Ru (Ruthenium), RuO2 (Rutheniumoxid), W
(Wolfram), Al (Aluminium), AlCu (Aluminiumkupfer) oder Cu
(Kupfer) sein.
Obwohl die in der ersten bis sechsten bevorzugten Ausführungs
form diskutierten Marken eine Form aufweisen, bei der eine Mehr
zahl von langgestreckten Markenstrukturen parallel angeordnet
sind, und eine Form aufweisen, bei der eine Mehrzahl von Fel
dern, die jeweils aus ausgerichteten Löchern bestehen, parallel
angeordnet sind, ist die Draufsicht auf die Marke nicht auf die
se Formen beschränkt, sondern kann eine Form aufweisen, bei der
eine Mehrzahl von rechteckigen ringförmigen Markenstrukturen an
geordnet sind, oder eine Form aufweisen, bei der Löcher in einer
rechteckigen Ringform angeordnet sind, oder kann eine Form auf
weisen, bei der eine Mehrzahl von kreuzförmigen Markenstrukturen
angeordnet sind, oder kann eine Form aufweisen, bei der Löcher
in einer Kreuzform angeordnet sind. Ferner muß nicht ausdrück
lich betont werden, daß andere Ausbildungen bzw. Erscheinungen,
die im allgemeinen als Ausrichtungsmarke oder Überlappungsprüf
marke verwendet werden, verwendet werden können.
Obwohl die obige Diskussion der ersten bis dritten bevorzugten
Ausführungsform für den Fall angegeben wurde, bei dem ein Ni
tridfilm als ein Ätzstopp des Zwischenschichtisolierfilmes, der
ein Oxidfilm ist, verwendet wird, ist der Zwischenschichtiso
lierfilm nicht auf einen Oxidfilm beschränkt, sondern kann ein
transparenter Isolierfilm sein, und in diesem Fall ist der Ätz
stopp nicht auf einen Nitridfilm beschränkt, sondern muß nur ein
Ätzselektvitätsverhältnis zu dem Zwischenschichtisolierfilm auf
weisen. Ferner muß in diesem Fall ein Isolierfilm auf der Sei
tenwand der Markenstruktur und des Gates, der mit dem Ätzstopp
bedeckt ist, nur ein Ätzselektvitätsverhältnis zu dem Ätzstopp
aufweisen.
Claims (10)
1. Halbleitereinrichtung mit
einem Halbleitersubstrat (101),
einem Halbleiterelement, das auf dem Halbleitersubstrat (101) durch Überlagern einer Mehrzahl von bemusterter Schichten gebil det ist, und
einer Positionsprüfmarke (MK11, MK12), die zur Überlagerung der Mehrzahl von Schichten verwendet wird,
wobei das Halbleiterelement
eine erste Verdrahtungsschicht (103),
einen Zwischenschichtisolierfilm (107), der die erste Verdrah tungsschicht (103) bedeckt, und
eine zweite Verdrahtungsschicht (113), die auf dem Zwischen schichtisolierfilm (107) gebildet ist, aufweist, und
wobei die Positionsprüfmarke (MK11, MK12)
eine Öffnung (108, 308), die durch selektives Entfernen des Zwi schenschichtisolierfilmes (107) vorgesehen ist,
eine Markenstruktur (100, 200), die in der Öffnung (108, 308) gebildet ist und die erste Verdrahtungsschicht (103) aufweist, und
die zweite Verdrahtungsschicht, die entlang einer Kontur der Markenstruktur (100, 200) angeordnet ist, aufweist.
einem Halbleitersubstrat (101),
einem Halbleiterelement, das auf dem Halbleitersubstrat (101) durch Überlagern einer Mehrzahl von bemusterter Schichten gebil det ist, und
einer Positionsprüfmarke (MK11, MK12), die zur Überlagerung der Mehrzahl von Schichten verwendet wird,
wobei das Halbleiterelement
eine erste Verdrahtungsschicht (103),
einen Zwischenschichtisolierfilm (107), der die erste Verdrah tungsschicht (103) bedeckt, und
eine zweite Verdrahtungsschicht (113), die auf dem Zwischen schichtisolierfilm (107) gebildet ist, aufweist, und
wobei die Positionsprüfmarke (MK11, MK12)
eine Öffnung (108, 308), die durch selektives Entfernen des Zwi schenschichtisolierfilmes (107) vorgesehen ist,
eine Markenstruktur (100, 200), die in der Öffnung (108, 308) gebildet ist und die erste Verdrahtungsschicht (103) aufweist, und
die zweite Verdrahtungsschicht, die entlang einer Kontur der Markenstruktur (100, 200) angeordnet ist, aufweist.
2. Halbleitereinrichtung nach Anspruch 1, bei der
die zweite Verdrahtungsschicht (113) lichtundurchlässig oder lichtdurchlässig ist und
eine Erhöhung und eine Erniedrigung der zweiten Verdrahtungs schicht (113), die die Markenstruktur (100, 200) bedeckt, als eine Marke für eine Positionsprüfung gemessen wird, wenn die zweite Verdrahtungsschicht (113) bemustert wird.
die zweite Verdrahtungsschicht (113) lichtundurchlässig oder lichtdurchlässig ist und
eine Erhöhung und eine Erniedrigung der zweiten Verdrahtungs schicht (113), die die Markenstruktur (100, 200) bedeckt, als eine Marke für eine Positionsprüfung gemessen wird, wenn die zweite Verdrahtungsschicht (113) bemustert wird.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, bei der
das Halbleiterelement einen MOS-Transistor enthält,
die erste Verdrahtungsschicht (103) eine Gateverdrahtungsschicht ist und
die Markenstruktur (100, 200) die gleiche Struktur wie das Gate des MOS-Transistors aufweist.
die erste Verdrahtungsschicht (103) eine Gateverdrahtungsschicht ist und
die Markenstruktur (100, 200) die gleiche Struktur wie das Gate des MOS-Transistors aufweist.
4. Halbleitereinrichtung mit
einem Halbleitersubstrat (101),
einem Halbleiterelement, das auf dem Halbleitersubstrat (101) durch Überlagern einer Mehrzahl von bemusterten Schichten gebil det ist, und
einer Positionsprüfmarke (MK13), die zur Überlagerung der Mehr zahl von Schichten verwendet wird,
wobei das Halbleiterelement
eine erste Verdrahtungsschicht (103),
einen ersten Zwischenschichtisolierfilm (507), der die erste Verdrahtungsschicht (103) bedeckt,
einen zweiten Zwischenschichtisolierfilm (517), der auf dem er sten Zwischenschichtisolierfilm (507) gebildet ist, und
eine zweite Verdrahtungsschicht (523), die zumindest auf dem zweiten Zwischenschichtisolierfilm (517) gebildet ist, aufweist, und
wobei die Positionsprüfmarke (MK13)
eine Öffnung (508), die durch selektives Entfernen des ersten Zwischenschichtisolierfilmes (507) vorgesehen ist,
eine Markenstruktur (300), die in der Öffnung (508) gebildet ist und die erste Verdrahtungsschicht (103) aufweist,
den zweiten Zwischenschichtisolierfilm (517), der auf dem ersten Zwischenschichtisolierfilm (507) ist und sich von diesem bis auf die Markenstruktur (300) erstreckt und eine Kontur mit einer Er höhung und einer Erniedrigung aufweist, die einer Kontur der Markenstruktur (300) entspricht, und
die zweite Verdrahtungsschicht (523), die entlang der Kontur des zweiten Zwischenschichtisolierfilmes (517) angeordnet ist, auf weist.
einem Halbleitersubstrat (101),
einem Halbleiterelement, das auf dem Halbleitersubstrat (101) durch Überlagern einer Mehrzahl von bemusterten Schichten gebil det ist, und
einer Positionsprüfmarke (MK13), die zur Überlagerung der Mehr zahl von Schichten verwendet wird,
wobei das Halbleiterelement
eine erste Verdrahtungsschicht (103),
einen ersten Zwischenschichtisolierfilm (507), der die erste Verdrahtungsschicht (103) bedeckt,
einen zweiten Zwischenschichtisolierfilm (517), der auf dem er sten Zwischenschichtisolierfilm (507) gebildet ist, und
eine zweite Verdrahtungsschicht (523), die zumindest auf dem zweiten Zwischenschichtisolierfilm (517) gebildet ist, aufweist, und
wobei die Positionsprüfmarke (MK13)
eine Öffnung (508), die durch selektives Entfernen des ersten Zwischenschichtisolierfilmes (507) vorgesehen ist,
eine Markenstruktur (300), die in der Öffnung (508) gebildet ist und die erste Verdrahtungsschicht (103) aufweist,
den zweiten Zwischenschichtisolierfilm (517), der auf dem ersten Zwischenschichtisolierfilm (507) ist und sich von diesem bis auf die Markenstruktur (300) erstreckt und eine Kontur mit einer Er höhung und einer Erniedrigung aufweist, die einer Kontur der Markenstruktur (300) entspricht, und
die zweite Verdrahtungsschicht (523), die entlang der Kontur des zweiten Zwischenschichtisolierfilmes (517) angeordnet ist, auf weist.
5. Halbleitereinrichtung nach Anspruch 4, bei der die zweite
Verdrahtungsschicht (523) lichtundurchlässig oder lichtdurchläs
sig ist und
eine Erhöhung und eine Erniedrigung der zweiten Verdrahtungs
schicht (523), die die Positionsprüfmarke (MK13) bilden, als
Marke für eine Positionsprüfung gemessen werden, wenn die zweite
Verdrahtungsschicht (523) bemustert wird.
6. Halbleitereinrichtung nach Anspruch 4 oder 5, bei der
das Halbleiterelement ein Speicherelement ist, das einen MOS-
Transistor und einen elektrisch mit dem MOS-Transistor verbunde
nen Kondensator enthält,
wobei die erste Verdrahtungsschicht (103) eine Gateverdrahtungs schicht ist,
die Markenstruktur (300) die gleiche Struktur eines Gates des MOS-Transistors aufweist und
die zweite Verdrahtungsschicht (523) eine Zellplatte des Konden sators ist.
wobei die erste Verdrahtungsschicht (103) eine Gateverdrahtungs schicht ist,
die Markenstruktur (300) die gleiche Struktur eines Gates des MOS-Transistors aufweist und
die zweite Verdrahtungsschicht (523) eine Zellplatte des Konden sators ist.
7. Halbleitereinrichtung mit
einem Halbleitersubstrat (101),
einem Halbleiterelement, das auf dem Halbleitersubstrat (101) durch Überlagern einer Mehrzahl von bemusterten Schichten gebil det ist, und
einer Positionsprüfmarke (MK14), die zur Überlagerung der Mehr zahl von Schichten verwendet wird,
wobei das Halbleiterelement
einen Zwischenschichtisolierfilm (717), der auf dem Halbleiter substrat (101) gebildet ist,
ein Kontaktloch (708), das den Zwischenschichtisolierfilm (717) derart durchdringt, daß das Halbleitersubstrat (101) erreicht wird, und
einen ersten leitenden Film (733), der derart angeordnet ist, daß zumindest das Kontaktloch (708) gefüllt ist, aufweist, und
wobei die Positionsprüfmarke (MK14)
eine Mehrzahl von Löchern (718), die derart gebildet sind, daß sie den Zwischenschichtisolierfilm (717) durchdringen, und
einen zweiten leitenden Film (733), der derart angeordnet ist, daß zumindest die Mehrzahl von Markenlöchern (718) gefüllt sind, aufweist.
einem Halbleitersubstrat (101),
einem Halbleiterelement, das auf dem Halbleitersubstrat (101) durch Überlagern einer Mehrzahl von bemusterten Schichten gebil det ist, und
einer Positionsprüfmarke (MK14), die zur Überlagerung der Mehr zahl von Schichten verwendet wird,
wobei das Halbleiterelement
einen Zwischenschichtisolierfilm (717), der auf dem Halbleiter substrat (101) gebildet ist,
ein Kontaktloch (708), das den Zwischenschichtisolierfilm (717) derart durchdringt, daß das Halbleitersubstrat (101) erreicht wird, und
einen ersten leitenden Film (733), der derart angeordnet ist, daß zumindest das Kontaktloch (708) gefüllt ist, aufweist, und
wobei die Positionsprüfmarke (MK14)
eine Mehrzahl von Löchern (718), die derart gebildet sind, daß sie den Zwischenschichtisolierfilm (717) durchdringen, und
einen zweiten leitenden Film (733), der derart angeordnet ist, daß zumindest die Mehrzahl von Markenlöchern (718) gefüllt sind, aufweist.
8. Halbleitereinrichtung nach Anspruch 7, bei der
die Öffnungsgröße von jeder der Mehrzahl von Markenlöchern (718)
in dem Bereich von fast so groß wie die des Kontaktlochs (708)
bis fast das Zweifache liegt.
9. Halbleitereinrichtung nach Anspruch 7 oder 8, bei der
die Mehrzahl von Markenlöchern (718) und das Kontaktloch (708)
durch den gleichen Prozeß gebildet sind.
10. Halbleitereinrichtung nach einem der Ansprüche 7 bis 9,
bei der
das Halbleiterelement ein Kondensator ist,
der erste leitende Film (733) ein Speicherknoten ist,
wobei der Speicherknoten so vorgesehen ist, daß er von dem Kon taktloch (708) vorsteht,
wobei der Kondensator ferner eine erste Seitenwand (735) auf weist, die leitend ist und sich senkrecht zum Zwischenschichti solierfilm (717) erstreckt und einen vorstehenden Abschnitt des Speicherknotens umgibt,
wobei der zweite leitende Film (733), der Teil eines leitenden Filmes ist, der den ersten leitenden Film (733) enthält, so auf dem Zwischenschichtisolierfilm (717) gebildet ist, daß die Mehr zahl von Markenlöchern (718) gefüllt sind und er sich über die Mehrzahl von Markenlöchern (718) erstreckt, und
wobei die Positionsprüfmarke (MK14) ferner eine zweite Seiten wand (735) aufweist, die leitend ist, die fast die gleiche Struktur wie die erste Seitenwand (735) aufweist und sich senk recht zum Zwischenschichtisolierfilm (717) erstreckt und einen äußeren Umfangsrandabschnitt des zweiten leitenden Filmes (733) umgibt.
das Halbleiterelement ein Kondensator ist,
der erste leitende Film (733) ein Speicherknoten ist,
wobei der Speicherknoten so vorgesehen ist, daß er von dem Kon taktloch (708) vorsteht,
wobei der Kondensator ferner eine erste Seitenwand (735) auf weist, die leitend ist und sich senkrecht zum Zwischenschichti solierfilm (717) erstreckt und einen vorstehenden Abschnitt des Speicherknotens umgibt,
wobei der zweite leitende Film (733), der Teil eines leitenden Filmes ist, der den ersten leitenden Film (733) enthält, so auf dem Zwischenschichtisolierfilm (717) gebildet ist, daß die Mehr zahl von Markenlöchern (718) gefüllt sind und er sich über die Mehrzahl von Markenlöchern (718) erstreckt, und
wobei die Positionsprüfmarke (MK14) ferner eine zweite Seiten wand (735) aufweist, die leitend ist, die fast die gleiche Struktur wie die erste Seitenwand (735) aufweist und sich senk recht zum Zwischenschichtisolierfilm (717) erstreckt und einen äußeren Umfangsrandabschnitt des zweiten leitenden Filmes (733) umgibt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11206305A JP2001036036A (ja) | 1999-07-21 | 1999-07-21 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10025209A1 true DE10025209A1 (de) | 2001-04-05 |
Family
ID=16521111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10025209A Ceased DE10025209A1 (de) | 1999-07-21 | 2000-05-22 | Halbleitereinrichtung |
Country Status (5)
Country | Link |
---|---|
US (2) | US6376924B1 (de) |
JP (1) | JP2001036036A (de) |
KR (1) | KR100361121B1 (de) |
DE (1) | DE10025209A1 (de) |
TW (1) | TW480615B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10128269A1 (de) * | 2001-06-12 | 2003-01-02 | Advanced Micro Devices Inc | Eine Chipflächen-Justierstruktur |
DE102004014676A1 (de) * | 2004-03-25 | 2005-10-20 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4149644B2 (ja) * | 2000-08-11 | 2008-09-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100363328B1 (ko) * | 2001-01-11 | 2002-12-05 | 삼성전자 주식회사 | 콘택 패드를 갖는 반도체 소자의 제조방법 |
KR100424177B1 (ko) * | 2001-09-05 | 2004-03-24 | 주식회사 하이닉스반도체 | 스캐너 노광 장비용 정렬 마크의 형성방법 |
US6979526B2 (en) * | 2002-06-03 | 2005-12-27 | Infineon Technologies Ag | Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs |
US6858441B2 (en) * | 2002-09-04 | 2005-02-22 | Infineon Technologies Ag | MRAM MTJ stack to conductive line alignment method |
KR100593732B1 (ko) | 2003-11-18 | 2006-06-28 | 삼성전자주식회사 | 얼라인 키를 갖는 반도체 소자 및 그 제조방법 |
JP4281584B2 (ja) * | 2004-03-04 | 2009-06-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US7223612B2 (en) * | 2004-07-26 | 2007-05-29 | Infineon Technologies Ag | Alignment of MTJ stack to conductive lines in the absence of topography |
US7442624B2 (en) * | 2004-08-02 | 2008-10-28 | Infineon Technologies Ag | Deep alignment marks on edge chips for subsequent alignment of opaque layers |
JP4537834B2 (ja) * | 2004-11-16 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US8139218B2 (en) | 2005-07-06 | 2012-03-20 | Asml Netherlands B.V. | Substrate distortion measurement |
JP4703364B2 (ja) * | 2005-10-24 | 2011-06-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7670946B2 (en) * | 2006-05-15 | 2010-03-02 | Chartered Semiconductor Manufacturing, Ltd. | Methods to eliminate contact plug sidewall slit |
JP4134199B2 (ja) | 2006-05-25 | 2008-08-13 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP4167707B2 (ja) | 2006-08-08 | 2008-10-22 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US8722179B2 (en) * | 2006-12-12 | 2014-05-13 | Asml Netherlands B.V. | Substrate comprising a mark |
US8609441B2 (en) * | 2006-12-12 | 2013-12-17 | Asml Netherlands B.V. | Substrate comprising a mark |
US8278770B2 (en) * | 2007-11-26 | 2012-10-02 | Macronix International Co., Ltd. | Overlay mark |
JP2010206140A (ja) * | 2009-03-06 | 2010-09-16 | Elpida Memory Inc | 半導体装置の製造方法 |
US9412640B2 (en) * | 2013-01-25 | 2016-08-09 | GlobalFoundries, Inc. | Semiconductor device including substrate contact and related method |
JP6196180B2 (ja) * | 2014-03-26 | 2017-09-13 | 日東電工株式会社 | 透光性導電フィルム |
TWI730799B (zh) * | 2020-06-04 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 影像感測器的製造方法及對準標記結構 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2754609B2 (ja) * | 1988-06-08 | 1998-05-20 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH0227711A (ja) * | 1988-07-15 | 1990-01-30 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH0237708A (ja) * | 1988-07-27 | 1990-02-07 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH02172215A (ja) * | 1988-12-24 | 1990-07-03 | Sony Corp | 半導体装置の製造方法 |
JP3116360B2 (ja) * | 1990-06-28 | 2000-12-11 | 日本電気株式会社 | 自己整合型コンタクトホールの形成方法及び半導体装置 |
JP2863277B2 (ja) * | 1990-06-29 | 1999-03-03 | キヤノン株式会社 | 半導体装置、その製造方法およびアライメント法 |
US5266511A (en) * | 1991-10-02 | 1993-11-30 | Fujitsu Limited | Process for manufacturing three dimensional IC's |
KR960012257B1 (ko) * | 1993-02-12 | 1996-09-18 | 엘지반도체 주식회사 | 반도체 장치의 캐패시터 노드 제조방법 |
US5401691A (en) * | 1994-07-01 | 1995-03-28 | Cypress Semiconductor Corporation | Method of fabrication an inverse open frame alignment mark |
JPH0846043A (ja) * | 1994-08-04 | 1996-02-16 | Toshiba Corp | 半導体装置の多層配線構造及びその形成方法 |
US5702567A (en) * | 1995-06-01 | 1997-12-30 | Kabushiki Kaisha Toshiba | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features |
JPH09270465A (ja) * | 1995-07-19 | 1997-10-14 | Ricoh Co Ltd | 半導体装置の製造方法 |
JPH0982669A (ja) | 1995-09-14 | 1997-03-28 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH09260647A (ja) * | 1996-03-19 | 1997-10-03 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH1027799A (ja) * | 1996-04-22 | 1998-01-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH1131645A (ja) * | 1997-07-10 | 1999-02-02 | Sanyo Electric Co Ltd | 位置合わせマーク形成方法 |
JPH1154731A (ja) * | 1997-07-31 | 1999-02-26 | Nec Corp | 半導体装置 |
JPH1167620A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置 |
US5926720A (en) * | 1997-09-08 | 1999-07-20 | Lsi Logic Corporation | Consistent alignment mark profiles on semiconductor wafers using PVD shadowing |
JP3519579B2 (ja) * | 1997-09-09 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
JPH11121327A (ja) * | 1997-10-09 | 1999-04-30 | Nec Corp | 半導体装置及びその製造方法 |
JP3856544B2 (ja) | 1997-10-29 | 2006-12-13 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US6153936A (en) * | 1997-11-07 | 2000-11-28 | Winbond Electronics, Corp. | Method for forming via hole and semiconductor structure formed thereby |
JPH11176833A (ja) | 1997-12-10 | 1999-07-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH11186127A (ja) * | 1997-12-17 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH11186513A (ja) * | 1997-12-19 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH11186382A (ja) | 1997-12-19 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2000012431A (ja) * | 1998-06-22 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6133619A (en) * | 1998-08-31 | 2000-10-17 | Advanced Micro Devices, Inc. | Reduction of silicon oxynitride film delamination in integrated circuit inter-level dielectrics |
JP2001022097A (ja) * | 1999-07-06 | 2001-01-26 | Mitsubishi Electric Corp | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 |
-
1999
- 1999-07-21 JP JP11206305A patent/JP2001036036A/ja active Pending
-
2000
- 2000-01-18 US US09/484,066 patent/US6376924B1/en not_active Expired - Fee Related
- 2000-03-24 KR KR1020000014977A patent/KR100361121B1/ko not_active IP Right Cessation
- 2000-05-20 TW TW089109741A patent/TW480615B/zh not_active IP Right Cessation
- 2000-05-22 DE DE10025209A patent/DE10025209A1/de not_active Ceased
-
2002
- 2002-02-25 US US10/080,683 patent/US6756691B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10128269A1 (de) * | 2001-06-12 | 2003-01-02 | Advanced Micro Devices Inc | Eine Chipflächen-Justierstruktur |
DE10128269B4 (de) * | 2001-06-12 | 2004-05-27 | Advanced Micro Devices, Inc., Sunnyvale | Eine Chipflächen-Justierstruktur |
DE102004014676A1 (de) * | 2004-03-25 | 2005-10-20 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung |
DE102004014676B4 (de) * | 2004-03-25 | 2009-05-14 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung |
US7795105B2 (en) | 2004-03-25 | 2010-09-14 | Infineon Technologies Ag | Method for producing an integrated circuit assembly with an auxiliary indentation, particularly with aligning marks, and an integrated circuit arrangement |
Also Published As
Publication number | Publication date |
---|---|
TW480615B (en) | 2002-03-21 |
KR20010014622A (ko) | 2001-02-26 |
US20020100978A1 (en) | 2002-08-01 |
US6756691B2 (en) | 2004-06-29 |
KR100361121B1 (ko) | 2002-11-18 |
JP2001036036A (ja) | 2001-02-09 |
US6376924B1 (en) | 2002-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10025209A1 (de) | Halbleitereinrichtung | |
DE10310329B4 (de) | Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung, nach dem Verfahren hergestellte integrierte Schaltungsvorrichtung und Sicherungsbox | |
DE4402216C2 (de) | Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren | |
DE10350510B4 (de) | Integrierte Schaltungsvorrichtungen mit Sicherungsstrukturen, die Pufferschichten enthalten, und Verfahren zur Herstellung derselben | |
DE19935947B4 (de) | Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement | |
DE4430771C2 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
DE4215001C2 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE19509198C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur | |
DE19638684A1 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE19925657B4 (de) | Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement | |
DE19750918A1 (de) | Halbleitereinrichtung und zugehöriges Herstellungsverfahren | |
DE19930295A1 (de) | Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben | |
DE4328510C2 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator | |
DE102005063118A1 (de) | Zylinderkondensator und Speichereinrichtung und Verfahren zu deren Herstellung | |
DE10012198B4 (de) | Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung | |
DE10136246A1 (de) | Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung | |
DE102004014676B4 (de) | Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung | |
DE4441153A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung | |
DE19829864A1 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung | |
DE19924651A1 (de) | Verfahren zur Herstellung eines Kontakts eines Halbleiterbauelements | |
DE10031881A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung | |
DE19820488A1 (de) | Herstellungsverfahren einer Halbleitervorrichtung | |
DE4102184C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
DE10222589A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung, das einen Schritt des Bildens eines Elementisolationsgrabens aufweist, und Halbleitervorrichtung | |
DE19716791A1 (de) | Verfahren zum Herstellen einer mehrschichtigen Halbleiterstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 10066037 Format of ref document f/p: P Ref country code: DE Ref document number: 10066039 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 10066037 Ref country code: DE Ref document number: 10066039 |
|
8131 | Rejection |