DE10031624A1 - Verfahren zur Herstellung eines Transistors mit erhöhten Source- und Drain-Bereichen - Google Patents

Verfahren zur Herstellung eines Transistors mit erhöhten Source- und Drain-Bereichen

Info

Publication number
DE10031624A1
DE10031624A1 DE10031624A DE10031624A DE10031624A1 DE 10031624 A1 DE10031624 A1 DE 10031624A1 DE 10031624 A DE10031624 A DE 10031624A DE 10031624 A DE10031624 A DE 10031624A DE 10031624 A1 DE10031624 A1 DE 10031624A1
Authority
DE
Germany
Prior art keywords
concentration level
doping concentration
doped region
substrate
epitaxial silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10031624A
Other languages
English (en)
Other versions
DE10031624B4 (de
Inventor
Lee Jung Ho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE10031624A1 publication Critical patent/DE10031624A1/de
Application granted granted Critical
Publication of DE10031624B4 publication Critical patent/DE10031624B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

Verfahren zur Herstellung eines Transistors mit einem erhöhten Drain in einem Substrat, das die folgenden Schritte umfasst, nämlich Ausbilden einer Gate-Struktur auf dem Substrat, Schaffen eines ersten dotierten Bereiches neben einem Ende der Gate-Struktur, wobei der erste dotierte Bereich ein erstes Dotierungskonzentrationsniveau besitzt, Bilden eines zweiten dotierten Bereichs, der über dem ersten dotierten Bereich liegt, wobei der zweite dotierte Bereich ein zweites Dotierungskonzentrationsniveau besitzt, und Bilden eines dritten dotierten Bereichs, der über dem zweiten dotierten Bereich liegt, wobei der dritte Bereich ein drittes Dotierungskonzentrationsniveau besitzt, das von dem zweiten Dotierungskonzentrationsniveau abweicht, wobei das erhöhte Drain den dritten dotierten Bereich enthält und das zweite Dotierungskonzentrationsniveau niedriger ist als das dritte Dotierungskonzentrationsniveau.

Description

Gebiet der Erfindung
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleitersubstrats und insbesondere zur Herstellung eines Transistors mit erhöhten Source- und Drain-Bereichen.
Die Herstellungstechnologie zur Herstellung eines integrierten Schaltkreises bemüht sich weiter­ hin die Schaltkreisdichte zu erhöhen und dadurch die Grösse und die Kanallängen von Feldef­ fekt-Transistoren zu minimieren. Fortschritte in dieser Technologie haben zu einer Verminde­ rung der Grösse eines Feldeffekt-Transistors ausgehend von Einrichtungen mit langen Kanälen, d. h. Kanallängen, die typischer Weise grösser als 2 Mikrometer sind, hin zu Einrichtungen mit kurzen Kanal, d. h. Kanallängen, die typischer Weise weniger als 2 Mikrometer betragen, ge­ führt.
Als die Kanallängen, d. h. die Gatebreiten von Feldeffekt-Transistoren, kürzer wurden als unge­ fähr 3 Mikrometer, gewannen sogenannte Kurzkanaleffekte zunehmend an Bedeutung. Folglich müssen das Schaltkreisdesign und somit die Prozesstechnologie modifiziert werden, um diese Effekte zu berücksichtigen, so dass eine optimale Performance bzw. Leistungsfähigkeit der Ein­ richtung bzw. des Schaltkreises weiterhin erhalten können. Da bspw. die Schaltkreisabmessun­ gen bzw. Vorrichtungsabmessungen vermindert werden, und die Versorgungsspannung konstant bleibt, erhöht sich das innerhalb des Substrates erzeugte laterale elektrische Feld. Falls das Feld stark genug wird, kann dies zu sogenannten Hot-Carrier-Effekten bzw. Ladungsträgerinjektionen führen. Hot-Carrier-Effekte verursachen eine nicht tolerierbare Leistungsfähigkeitsverschlechte­ rung bei n-Type-Transistoreinrichtungen, die mit herkömmlichen Drain-Strukturen aufgebaut sind, falls ihre Kanallängen unter 2 Mikrometer liegen.
Ein bevorzugtes Verfahren zur Überwindung dieses Nachteils besteht darin leicht dotierte Drain- Bereiche (LDD) innerhalb des Substrates relativ zu dem Kanalbereich vor dem Source- und Drain-Bereichen zu schaffen. Die LDD-Bereiche werden derart geschaffen, das sie leichter do­ tiert sind als die Source- und Drain-Bereiche. Dies Erleichtert die Teilung des Spannungsabfalls durch das Drain in dem Kanal im Gegensatz zu dem hohen Spannungsabfall in dem Kanal, der bei n-Typ-Transistoren ohne LDD-Bereiche auftritt. Die LDD-Bereiche absorbieren einen Teil des Spannungsabfallspotentials in dem Drain, wodurch Hot-Carrier-Effekte vermindert werden. Folglich wird die Stabilität der Vorrichtung erhöht.
Jedoch führt das weitere Schrumpfen der Gatebreite, d. h. die kürzere Kanallänge, dazu, dass der LDD-Bereich eines herkömmlichen Transistors weniger effektiv wird. Die kürzeren Kanallängen machen es bspw. erforderlich, dass die LDD-Länge reduziert wird, um eine ausreichende Menge von Halbleitermaterial zwischen den Diffusionsbereichen sicherzustellen, so dass eine Leitfähig­ keit verhindert wird, wenn die Gate-Spannung ausgeschaltet ist. Eine Möglichkeit diese Proble­ me zu beseitigen besteht darin den Hauptabschnitt der Source- und Drain-Bereiche nach aussen weg von dem Substrat zu verlagern, indem man sie erhöht. Bspw. kann eine dünne Epitaxi­ schicht von monokristallinem Silizium mit einer Dicke von bspw. 200 nm selektiv aus den frei liegenden monokristallinen Source- und Drain-Substratbereichen innerhalb eines Epitaxi- Reaktors aufgewachsen und mit einer ausreichend hohen Leitfähigkeitsdotierung versehen wer­ den, um in effektiver Weise Source- und Drain-Bereiche zu schaffen. Die leichter dotierten LDD-Bereiche können innerhalb des Substrats unmittelbar unterhalb der erhöhten Source und Drains vorgesehen werden. Auf diese Weise wird ein Kanal mit einer ausreichenden Länge in effizienter Weise geschaffen trotz des Gates mit geringerer Breite. Der resultierende Transistor weist signifikant verminderte Kurzkanaleffekte auf.
Die Fig. 1A bis 1D sind Querschnittsansichten zur Erläuterung eines herkömmlichen Verfah­ rens zur Herstellung von Transistoren, die erhöhte Drain- und Source-Bereiche besitzen.
Wie in Fig. 1A gezeigt wird eine Feldoxidisolatorstruktur 11 auf einem Siliziumsubstrat 10 gebildet, um aktive und inaktive Bereiche festzulegen. Eine Gate-Struktur mit einem Gate- Oxidfilm 12, einer Gate-Elektrode 13 und einem Maskierungsisolatorfilm 14 werden auf einem Abschnitt des Siliziumsubstrats 10 innerhalb des aktiven Bereichs gebildet. Leichter dotierte Bereiche 1 S werden innerhalb des Siliziumsubstrats 10 mit einem Ionen-Implantationsschritt gebildet. Ein doppelter Gate-Spacer bzw. Gate-Abstandshalter 16 mit einem Oxidfilm 16a und einem Nitridoxidfilm 16b werden ausgebildet (Fig. 1B). Eine Epitaxi-Siliziumschicht 17 wird selektiv auf dem frei liegenden Abschnitt des Siliziumsubstrats 10 unter Verwendung eines Ab­ lagerungsprozesses aus der chemischen Dampfphase (CVD) ohne Dotierung (Fig. 1C) aufge­ wachsen. Die Epitaxi-Siliziumschicht 17 wächst an einer Stelle, die neben dem Doppel-Gate- Spacer 16 liegt, mit einer geringeren Ablagerungsrate als an anderen Stellen. Folglich wird eine grössere Kristallfläche bzw. Facette 18 an einem Übergang gebildet, bei dem die Epitaxi- Siliziumschicht 17 auf den Doppel-Gate-Spacer 16 trifft. Während die Kristallfläche 18 ausge­ bildet wird, wird eine selbst ausgerichtete Epitaxi-Silizium-Überlappungsschicht (SESS: self­ aligned epitaxial silicon sliver) 19 unterhalb des Doppel-Gate-Spacers 16 geformt. Ein Ionen- Implantationsschritt wird durchgeführt, um die Siliziumschicht 17 (Fig. 1D) stark zu dotieren. Anschliessend wird ein Ausglüh- bzw. ein Ausheilprozess durchgeführt, um die in der Silizium­ schicht 17 injizierten Ionen zu aktivieren, wodurch die Bildung des Source- und Drain-Bereiche abgeschlossen wird.
Wie man aus Fig. 2 erkennen kann, kann der auf diese Weise hergestellte herkömmliche Tran­ sistor einen Abschnitt des leicht dotierten Bereichs 15 aufweisen, der unterhalb des Gate-Spacers 16 und neben den Kanal liegt und der tiefer in das Substrat reicht als eine gewünschte Tiefe bzw. Solltiefe. Wenn der Ionen-Implantationsschritt zur Dotierung der Epitaxi-Siliziumschicht 17 durchgeführt wird, werden die in die Siliziumschicht 17 injizierten Ionen über die Kristallfläche 18 im allgemeinen weiter in die Siliziumschicht 17 getrieben bzw. gezogen als die Ionen in sonstigen Bereichen. Daher kann die grosse Kristallfläche 18 zu einer Verschlechterung der Kurzkanaleigenschaften und der Fähigkeit des Transistors, Hot-Carrier-Effekte zu unterdrücken, führen. Während des Ausheilprozesses kann zudem eine bedeutende Anzahl der Dotierungsionen in die selbst ausgerichtete Epitaxi-Silizium-Überlappungsschicht 19 hinein diffundieren. Dies führt zu dem Verlust von einigen der nützlichen Eigenschaften aufgrund des zwischen der hoch dotierten Siliziumschicht 17 und dem Kanal liegenden leicht dotierten Schnittstellenbereich 15.
Ein Verfahren zur Lösung des oben genannten Problems besteht darin die Siliziumschicht 17 zur Entfernung der Facette bzw. Kristallfläche 18 zu planarisieren bzw. einzuebnen und auch die Verbindungsstruktur zu Restrukturieren, um die Hot-Carrier-Effekte zu vermindern. Doch ist ein derartiges Verfahren nur unter Schwierigkeiten anwendbar, wenn die Vorrichtung zu einer Grös­ se von 0,13 Mikrometer und kleiner schrumpft.
Zusammenfassung der Erfindung
Gemäss einer Ausführungsform der Erfindung wird ein Verfahren zur Herstellung eines Tran­ sistors mit einem erhöhten Drain in einem Substrat beschrieben, das die Ausbildung einer Gate- Struktur auf dem Substrat umfasst. Ein erster dotierter Bereich neben einem Ende der Gate- Struktur wird geschaffen, wobei der erste dotierte Bereich ein erstes Dotierungskonzentrations­ niveau aufweist. Ein zweiter dotierter Bereich, der über dem ersten dotierten Bereich liegt, wird ausgebildet, wobei der zweite dotierte Bereich ein zweites Dotierungskonzentrationsniveau auf­ weist. Ein dritter dotierter Bereich, der über dem zweiten dotierten Bereich liegt, wird ausgebil­ det, wobei der dritte dotierte Bereich ein drittes Dotierungskonzentrationsniveau aufweist, das von dem zweiten Dotierungskonzentrationsniveau abweicht.
Kurze Beschreibung der Zeichnungen
Es zeigen
Fig. 1A bis 1D Querschnittsansichten zur Darstellung eines herkömmlichen Verfahrens zur Herstellung von Transistoren;
Fig. 2 eine vergrösserte Ansicht eines Abschnitts "A", der in Fig. 1D dargestellt ist;
Fig. 3A bis 3D Querschnittsansichten zur Darstellung eines Verfahrens zur Herstellung von Transistoren gemäss einer Ausführungsform der vorliegenden Erfindung; und
Fig. 4 zeigt Diagramme zum Vergleich des elektrischen Drängungsphänomens (rowded phe­ nomena) für die herkömmlichen Transistoren und für den Transistor, der gemäss einer Ausfüh­ rungsform des erfindungsgemässen Verfahrens hergestellt ist.
Genaue Beschreibung der bevorzugten Ausführungsformen
Die Fig. 3A bis 3D zeigen ein Verfahren zur Herstellung des Transistors mit erhöhten Sour­ ce- und Drain-Bereichen gemäss einer Ausführungsform der vorliegenden Erfindung.
Wie in Fig. 3A dargestellt, wird eine Feldoxidisolatorstruktur 21 auf einem Siliziumsubstrat 20 gebildet, um einen aktiven Bereich und einen inaktiven Bereich festzulegen. Eine auf dem akti­ ven Bereich gebildete Gate-Struktur enthält einen Gate-Oxidfilm 22, der auf dem Siliziumsub­ strat vorgesehen ist, eine Gate-Elektrode 23, die über dem Gate-Oxidfilm 22 liegt und einen Maskierungsisolationsfilm 24, der die Gate-Elektrode 23 bedeckt.
Als Nächstes werden mittel stark dotierte Bereiche 25 in dem Substrat 20 neben den Enden der Gate-Struktur gebildet. Bei einer Ausführungsform des erfindungsgemäßen Verfahrens wird zu diesem Zwecke ein Ionen-Implantierungsschritt mit niedriger Energie durchgeführt. Bspw. wer­ den zur Herstellung von NMOS-Transistoren Arsen-Ionen in die gewünschten Bereiche des Sub­ strats mit einer Energie von ungefähr 5 KeV bis ungefähr 10 KeV injiziert. Eine Ionen- Implantation wird durchgeführt bis die Zielbereiche eine Dotierungskonzentration zwischen un­ gefähr 1014/cm3 bis ungefähr 7 × 1012/cm3 zur Ausbildung der mittel stark dotierten Bereiche 25 erreichen. Eine Übergangstiefe bzw. eine Anschlusstiefe der Bereiche 25 wird derart geschaffen, dass sie ungefähr 600 Å beträgt. Bei unterschiedlichen Implementierungen sind unterschiedliche Vorgehensweisen möglich. Falls bspw. die Ionen-Implantierung mit anderen Ionen als Arsen- Ionen durchgeführt wird, werden unterschiedliche Energieniveaus, eine unterschiedliche Dotie­ rungskonzentration, eine unterschiedliche Übergangstiefe, sowie unterschiedliche Kombinatio­ nen notwendig sein.
Wie in Fig. 3B dargestellt, werden nachdem die mittel stark dotierten Bereiche 25 ausgebildet worden sind, ein Oxidfilm 26a und ein Nitridfilm 26b nacheinander über dem Substrat 20 abge­ lagert, wobei jeder Film eine Dicke von ungefähr 100 Å bis ungefähr 300 Å aufweist. Norma­ lerweise wird angestrebt, dass der Oxidfilm 26a mit einer Dicke von 100 Å bis 200 Å gebildet wird, während der Nitridfilm 26b mit einer Dicke von 200 Å 300 Å ausgebildet wird. Danach wird der Oxid- und der Nitridfilm selektiv entfernt, um einen Doppel-Gate-Spacer 26 zu for­ men. Im Allgemeinen wird blankes Trockenätzen verwendet, um selektiv diese Filme zu entfer­ nen und den Gate-Spacer 26 zu bilden.
Wie in Fig. 3C gezeigt, umfasst das Ausbilden einer leicht dotierten Siliziumschicht 27 das Entfernen eines nicht dargestellten ursprünglichen Oxidfilms auf dem Substrat. Gemäss einer Ausführungsform des erfindungsgemäßen Verfahrens wird der ursprüngliche Oxidfilms zur Verwendung eines ex-situ bzw. nicht an Ort und Stelle vorgenommenen Reinigungsverfahrens entfernt, wobei das Reinigungsverfahren das Entfernen des Substrats aus der Kammer, das Ein­ tauchen des Substrats in eine Reinigungslösung, wie bspw. HF, und das Durchführen einer RCA oder UV-Ozonreinigung umfasst. Danach wird das Substrat erneut in die Kammer eingeführt. Das Substrat wird in einer Wasserstoffatmosphäre gebacken bzw. gebrannt, d. h. eine Brennung in Wasserstoffumgebung wird bei einer Temperatur zwischen 800°C und 900°C für 5 Minuten durchgeführt, um das Aufwachsen eines Oxids auf dem Substrat zu verhindern. Das ex-situ- Reinigungsverfahren und der Wasserstoffbackvorgang werden zur Entfernung eines ausgewähl­ ten Abschnitts des Oxidfilms 26a, der unterhalb des Nitridfilms 26a liegt, gesteuert, wodurch eine Unterschneidung unterhalb des Nitridfilms gebildet wird. Die Unterschneidung endet unge­ fähr in einer Entfernung von 100 Å ausgehend von einem Ende des Gate-Oxidfilms 22.
Nach dem Wasserstofferhitzungsvorgang wird die leicht dotierte Siliziumschicht oder die leicht dotierte Epitaxi-Siliziumschicht 27 zur Überdeckung der mittel stark dotierten Bereiche 25 ge­ bildet. Bei einer Ausführungsform des erfindungsgemäßen Verfahrens wird die leicht dotierte Siliziumschicht 27 gebildet, indem man eine Epitaxischicht auf dem frei liegendem Abschnitt des Siliziumsubstrats 20 selektiv aufwächst, wobei ein Niederdruck CVD-Verfahren (LPCVD) eingesetzt wird. Die Prozessparameter für den LPCVD-Prozess umfassen das Einströmen von ungefähr 30 sccm bis ungefähr 300 sccm von Dichlorsilan (DCS, SiH2Cl2), von ungefähr 30 sccm bis ungefähr 200 sccm HCl, und von ungefähr 100 sccm bis ungefähr 300 sccm von Phosphin zur Dotierung. Die Kammer wird auf einem Druck zwischen ungefähr 10 torr und un­ gefähr 50 torr und auf einer Temperatur zwischen 750°C und 950°C gehalten. Der Ablage­ rungsprozess wird für ungefähr 10 Minuten durchgeführt, um die leicht dotierte Epitaxi- Siliziumschicht 27 bei einer Dicke zwischen ungefähr 500 Å und 2000 Å zu schaffen.
Wie in Fig. 3C dargestellt, ist das Wachsturn der Epitaxi-Siliziumschicht 27 neben dem Dop­ pel-Gate-Spacer 26 langsamer als in sonstigen Bereichen. Folglich wird eine Kristallfläche bzw. Facette 28 an der Oberfläche der Epitaxi-Siliziumschicht 27 neben dem Doppel-Gate-Spacer 26 ausgebildet. Jedoch ist die Facette 28 bedeutend kleiner als die Facette 18, die bei dem her­ kömmlichen Verfahren gebildet wird, weil bei der vorliegenden Ausführungsform des erfin­ dungsgemäßen Verfahrens eine leicht dotierte Epitaxi-Siliziumschicht, d. h. eine selbst ausge­ richtete Epitaxi-Silizium-Überlappungs- bzw. Füllschicht 29 (SESS) innerhalb der Unterschnei­ dung während des LPCVD-Vorgangs aufgewachsen wird. Diese leicht dotierte SESS-Schicht 29 trägt dazu bei, die Grösse der Facette 28 zu vermindern, da erstens das Dickenverhältnis zwi­ schen Oxid und Nitrid um ungefähr 2/3 im Vergleich zu ungefähr ¼ bei einer herkömmlichen SESS-Schicht zunimmt und weil zweitens das leicht dotierte selektive Epitaxiwachstum sich auch dahingehend auswirkt, dass die Facetten für eine niedrige Wachstumsrate minimiert wer­ den. Im allgemeinen liegt die Grösse der Facette 28 bei einer Ausführungsform des erfindungs­ gemäßen Verfahrens unterhalb von 100 Å.
Wie in Fig. 3D dargestellt, wird ein Ionen-Implantierungsschritt durchgeführt, um stark dotierte Bereiche 27a auf der Epitaxi-Siliziumschicht 27 auszubilden. Bei einer Ausführungsform des erfindungsgemäßen Verfahrens umfasst der Ionen-Implantierungsschritt zur Herstellung von NMOS-Transistoren das Injizieren von Arsen-Ionen in die Epitaxi-Siliziumschicht mit einer niedrigen Energie von ungefähr 5 KeV bis ungefähr 10 KeV, d. h. bis zu einer Tiefe von unge­ fähr 300 Å. Das Energieniveau wird derart ausgewählt, dass die Ionen nicht zu weit in die Epita­ xi-Siliziumschicht 27 eindringen, so dass der untere Abschnitt der Epitaxi-Siliziumschicht 27 leicht dotiert bleibt. Die Ionen-Implantation wird durchgeführt bis die Zielbereiche ein Dotie­ rungskonzentrationsniveau zwischen ungefähr 1015/cm3 und 5 × 1015/cm3 erreichen. Nachdem das gewünschte Dotierungskonzentrationsniveau erreicht worden ist, wird ein Ausglüh- bzw. Ausheilungsprozess für eine vorbestimmte Zeitdauer durchgeführt, um die in die Epitaxi- Siliziumschicht 27 injizierten Ionen zu aktivieren und die stark dotierten Bereiche 27a, deren Dicke ungefähr ½ so gross ist wie die der Epitaxi-Siliziumschicht, zu bilden. Die Schichtendicke unterhalb ½ verbleibt leicht dotiert.
Bei einer Ausführungsform können die stark dotierten Bereiche 27a und die leicht dotierten Be­ reiche 27b ohne den Ionen-Implantierungsschritt gebildet werden. Diese Bereiche können bspw. gebildet werden, indem man einen ersten CVD-Vorgang zum Aufwachsen des leicht dotierten Bereichs 27b durchführt und dann zu einem zweiten CVD-Vorgang übergeht, um die stark do­ tierten Bereiche 27a aufzuwachsen.
Bezugnehmend auf die oben beschriebene Ausführungsform wird der Ausheilprozess derart ge­ steuert, dass der obere Abschnitt der Epitaxi-Siliziumschicht 27 stark dotiert wird, während der untere Abschnitt leicht dotiert verbleibt. Wenn der Ausheilprozess in einem reaktiven Ofen durchgeführt wird, wird das Ausglühen bzw. Ausheilen in einer Stickstoffumgebung bei einer Temperatur zwischen ungefähr 800°C und ungefähr 950°C für etwa 10 bis 30 Minuten bei einer Ausführungsform des erfindungsgemäßen Verfahrens durchgeführt. Bei einer weiteren Ausfüh­ rungsform wird, wenn der Ausheilprozess in einem schnellen thermischen Ausglühofen durchge­ führt wird, das Ausheilen in einer Atmosphäre, die N2 enthält, bei einer Temperatur zwischen ungefähr 900°C und ungefähr 1050°C für etwa 1 bis 30 Sekunden durchgeführt, wobei die Temperatur in Schritten von 30 bis 200°C/sec. erhöht wird.
Bei dem oben beschriebenen Prozess wird ein Transistor gebildet, der erhöhte Source- und Drain-Bereiche mit Übergängen 257 bildet. Der Übergang bzw. Übergangsanschluss 257 enthält die mittel stark dotierten Bereiche 25, die leicht dotierten Bereiche 27b und die stark dotierten Schichten 27a, die übereinander gestapelt sind.
Fig. 4 vergleicht das elektrische Drängungsphänomen für herkömmlichen Transistoren und für Transistoren, die gemäss der oben beschriebenen erfindungsgemässen Verfahren gebildet sind ("neue Transistoren"). Die x-Achse gibt die Distanz von dem Mittelpunkt des Gates an und die y-Achse zeigt die Stärke des elektrischen Feldes. Wie dargestellt, werden Zacken bzw. Aus­ schläge des elektrischen Feldes in der Nähe des Gate- und Drain-Anschlusses sowohl bei den herkömmlichen Transistoren als auch bei den neuen erfindungsgemässen Transistoren beobach­ tet. Doch zeigen die neuen erfindungsgemässen Transistoren im allgemeinen Ausschläge bzw. Spikes, deren Grösse geringer ist als die von herkömmlichen Transistoren. Folglich unterdrücken die erfindungsgemässen Transistoren die heissen Träger bzw. Injektionen von Ladungsträgern in effizienterer Weise und Vermindern die Verschiebung der Schwellenspannung des kurzen Ka­ nals. Diese Vorteile haben ihre Ursache in der Ausbildung der selbst ausrichtenden Epitaxi- Siliziumausfüllschicht 29, die leicht dotiert ist und die Facettenbildung minimiert.
Wenngleich die obige Beschreibung einer vollständigen Beschreibung spezifischer Ausführungs­ formen ist, können verschiedene Abwandlungen, alternative Anordnungen und Äquivalente be­ nutzt werden. Die obige Beschreibung und die Figuren sind daher nicht als Einschränkung des Schutzumfangs der vorliegenden Erfindung, wie er durch die beigefügten Patentansprüche defi­ niert ist, zu verstehen.

Claims (17)

1. Verfahren zur Herstellung eines Transistors mit einem erhöhten Drain in einem Substrat, wo­ bei das Verfahren die folgenden Schritte aufweist:
Ausbilden einer Gate-Struktur auf dem Substrat;
Schaffen eines ersten dotierten Bereichs neben einem Ende der Gate-Struktur, wobei der erste dotierte Bereich ein erstes Dotierungskonzentationsniveau aufweist;
Bilden eines zweiten dotierten Bereichs, der den ersten dotierten Bereich überdeckt, wobei der zweite dotierte Bereich ein zweites Dotierungskonzentrationsniveau aufweist; und
Bilden eines dritten dotierten Bereichs, der den zweiten dotierten Bereich überdeckt, wobei der dritte dotierte Bereich ein drittes Dotierungskonzentrationsniveau aufweist, das unterschiedlich zu dem zweiten Dotierungskonzentrationsniveau ist, wobei das erhöhte Drain den dritten dotier­ ten Bereich enthält und das zweite Dotierungskonzentrationsniveau niedriger ist als das dritte Dotierungskonzentrationsniveau.
2. Verfahren nach Anspruch 1, bei dem das erste Dotierungskonzentrationsniveau höher ist als das zweite Dotierungskonzentrationsniveau, jedoch niedriger als das dritte Dotierungskonzentra­ tionsniveau.
3. Verfahren nach Anspruch 1, bei dem der erste dotierte Bereich innerhalb des Substrates gebil­ det wird und durch Injektion von Ionen in den ersten dotierten Bereich unter Verwendung gerin­ ger Energie gebildet wird, wobei das erste Dotierungskonzentrationsniveau von 1E14 bis 5E14 reicht und der erste dotierte Bereich eine Anschlusstiefe von ungefähr 500 Å besitzt.
4. Verfahren nach Anspruch 1, bei dem das Ausbilden des zweiten und dritten Dotierungsberei­ ches umfasst:
Aufwachsen einer Epitaxi-Siliziumschicht über dem ersten dotierten Bereich, wobei die Epitaxi- Siliziumschicht einen oberen Abschnitt und einen unteren Abschnitt aufweist und wobei sowohl der obere Abschnitt und der untere Abschnitt das zweite Dotierungskonzentrationsniveau haben;
Injizieren von Ionen in die Epitaxi-Siliziumschicht mit einer besonderen Tiefe innerhalb des obe­ ren Abschnitts der Epitaxi-Siliziumschicht;
Ausheilen des Substrates zur Aktivierung der injizierten Ionen, um den oberen Abschnitt der Epitaxi-Siliziumschicht in den dritten dotierten Bereich mit dem dritten Dotierungskonzentrati­ onsniveau umzuwandeln.
5. Verfahren nach Anspruch 4, das ferner die folgenden Schritte aufweist:
Ausbilden eines Gate-Spacers mit einer ersten Isolationsschicht und einer zweiten von der ersten Isolationsschicht unterschiedlichen zweiten Isolationsschicht;
Entfernen eines Abschnitts der ersten Schicht zur Ausbildung einer Unterschneidung; und Ausbilden einer selbst ausgerichteten Epitaxi-Silizium-Ausfüllschicht mit dem zweiten Dotie­ rungskonzentrationsniveau innerhalb der Unterschneidung.
6. Verfahren nach Anspruch 5, bei dem das Ausheilen derart gesteuert wird, dass die selbst aus­ gerichtete Epitaxi-Silizium-Ausfüllschicht nicht das dritte Dotierungskonzentrationsniveau auf­ weist.
7. Verfahren nach Anspruch 5, bei dem die Grösse der Facette, die neben dem Gate-Spacer wäh­ rend des Aufwachsens einer Epitaxi-Siliziumschicht gebildet wird, weniger als 100 Å ist.
8. Verfahren nach Anspruch 7, bei dem der erste Isolationsfilm ein Oxidfilm ist und der zweite Isolationsfilm ein Nitridfilm ist, wobei der erste Isolationsfilm eine Dicke von ungefähr 100 Å bis ungefähr 200 Å und der zweite Isolationsfilm eine Dicke von 200 Å bis 300 Å aufweist.
9. Verfahren nach Anspruch 5, bei dem die Unterschneidung ungefähr 100 Å lateral von der Gate-Struktur liegt.
10. Verfahren nach Anspruch 4, bei dem die Epitaxi-Siliziumschicht eine Dicke zwischen unge­ fähr 500 Å und ungefähr 2000 Å besitzt.
11. Verfahren nach Anspruch 4, bei dem der Schritt des Aufwachsens einer Epitaxi- Siliziumschicht umfasst:
Einströmen von ungefähr 30 sccm bis ungefähr 300 sccm von DCS, von annähernd 30 sccm bis ungefähr 200 sccm HCl und von ungefähr 100 sccm bis ungefähr 300 sccm Phosphin;
Halten des Ablagerungsdruckes in einem Druckbereich von ungefähr 10 torr bis ungefähr 50 torr; und
Halten der Ablagerungstemperatur in einem Temperaturbereich von ungefähr 750°C bis 950°C.
12. Verfahren nach Anspruch 4, bei dem der Ausheilprozess umfasst:
Einführen des Substrates in einen reaktiven Ofen;
Schaffen einer Stickstoffatmosphäre innerhalb des Ofens;
Halten der Temperatur innerhalb des Ofens bei einer Temperatur von ungefähr 800°C bis 950°C; und
Bearbeiten des Substrates innerhalb des Ofens für eine Zeitdauer von ungefähr 10 Min. bis unge­ fähr 30 Min.
13. Verfahren nach Anspruch 4, bei dem der Ausheilprozess umfasst:
Einführen des Substrates in einem schnellen thermischen Ausglühofen;
Schaffen einer Stickstoffatmosphäre innerhalb des Ofens;
Halten der Temperatur innerhalb des Ofens bei einer Temperatur von ungefähr 900°C bis unge­ fähr 1050°C; und
Bearbeiten des Substrates innerhalb des Ofens für einer Zeitdauer von ungefähr 1 sec. bis unge­ fähr 30 sec., wobei die Temperatur in Temperaturschritten von 30°C bis ungefähr 200°C/sec. erhöht wird.
14. Verfahren nach Anspruch 1, bei dem das dritte Dotierungskonzentrationsniveau eine Ionen­ konzentration von 1E15/cm bis 5E15/cm aufweist und bei der die Dicke des dritten dotierten Bereichs ungefähr %Z so gross ist wie die Dicke der Epitaxischicht.
15. Verfahren zur Herstellung eines Transistors mit einem erhöhten Source und einem erhöhten Drain in einem Substrat, wobei das Verfahren die folgende Schritte aufweist:
Bilden einer Gate-Struktur auf dem Substrat zur Festlegung eines Kanals unterhalb der Gate- Struktur;
Bilden eines ersten dotierten Bereichs, der innerhalb des Substrates und neben dem Kanal liegt,
wobei der erste dotierte Bereich ein erstes Dotierungskonzentrationsniveau besitzt;
Aufwachsen einer Epitaxi-Siliziumschicht mit einem oberen Abschnitt und einem unterem Ab­ schnitt, der über dem ersten dotierten Bereich liegt, wobei die Epitaxi-Siliziumschicht ein zwei­ tes Dotierungskonzentrationsniveau aufweist;
Injizieren von Dotierungsstoffen in den oberen Abschnitt der Epitaxi-Siliziumschicht zur Erhö­ hung des Dotierungskonzentrationsniveaus des oberen Abschnitts über das Dotierungskonzent­ rationsniveau des unteren Abschnitts.
16. Verfahren nach Anspruch 15, welches ferner die folgenden Schritte aufweist:
Ausheilen des Substrates zur Aktivierung der innerhalb des oberen Abschnitts injizierten Ionen ohne die injizierten Ionen merklich in den unteren Abschnitt eindiffundieren zu lassen, so dass der obere Abschnitt ein drittes Dotierungskonzentrationsniveau aufweist, welches höher ist als das zweite Dotierungskonzentrationsniveau des unteren Abschnitts.
17. Verfahren nach Anspruch 16, welches ferner die folgenden Schritte umfasst:
Schaffen eines Gate-Spacers neben der Gate-Struktur; und
Bilden einer selbst ausgerichteten Epitaxi-Silizium-Ausfüllschicht, die das zweite Dotierungs­ konzentrationsniveau besitzt, unterhalb des Gare-Spacers.
DE10031624A 1999-06-29 2000-06-29 Verfahren zur Herstellung eines Transistors mit erhöhten Source- und Drain-Bereichen Expired - Fee Related DE10031624B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR99-25429 1999-06-29
KR1019990025429A KR100332106B1 (ko) 1999-06-29 1999-06-29 반도체 소자의 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
DE10031624A1 true DE10031624A1 (de) 2001-03-08
DE10031624B4 DE10031624B4 (de) 2009-01-29

Family

ID=19597158

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10031624A Expired - Fee Related DE10031624B4 (de) 1999-06-29 2000-06-29 Verfahren zur Herstellung eines Transistors mit erhöhten Source- und Drain-Bereichen

Country Status (7)

Country Link
US (1) US6368927B1 (de)
JP (1) JP2001068671A (de)
KR (1) KR100332106B1 (de)
CN (1) CN1146972C (de)
DE (1) DE10031624B4 (de)
GB (1) GB2355583B (de)
TW (1) TW457595B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US7176109B2 (en) 2001-03-23 2007-02-13 Micron Technology, Inc. Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
US6566198B2 (en) * 2001-03-29 2003-05-20 International Business Machines Corporation CMOS structure with non-epitaxial raised source/drain and self-aligned gate and method of manufacture
US6660635B1 (en) * 2002-03-20 2003-12-09 Taiwan Semiconductor Manufacturing Company Pre-LDD wet clean recipe to gain channel length scaling margin beyond sub-0.1 μm
KR100479971B1 (ko) * 2002-05-02 2005-03-30 동부아남반도체 주식회사 게이트를 통한 임플란트 프로세스
WO2003105206A1 (en) * 2002-06-10 2003-12-18 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
KR100575617B1 (ko) * 2002-07-11 2006-05-03 매그나칩 반도체 유한회사 반도체소자의 드레인 형성방법
US7473947B2 (en) * 2002-07-12 2009-01-06 Intel Corporation Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby
CN1314092C (zh) * 2003-01-02 2007-05-02 联华电子股份有限公司 制作半导体元件的方法
US6911367B2 (en) * 2003-04-18 2005-06-28 Micron Technology, Inc. Methods of forming semiconductive materials having flattened surfaces; methods of forming isolation regions; and methods of forming elevated source/drain regions
KR101035643B1 (ko) * 2003-11-10 2011-05-19 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
US7335959B2 (en) * 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
US7579617B2 (en) * 2005-06-22 2009-08-25 Fujitsu Microelectronics Limited Semiconductor device and production method thereof
JP4984665B2 (ja) * 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7541239B2 (en) * 2006-06-30 2009-06-02 Intel Corporation Selective spacer formation on transistors of different classes on the same device
KR100781549B1 (ko) 2006-11-03 2007-12-03 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치
KR100898225B1 (ko) 2007-09-07 2009-05-18 주식회사 동부하이텍 반도체 소자 및 이의 제조방법
KR100915165B1 (ko) * 2007-12-27 2009-09-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8778767B2 (en) 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US8288231B1 (en) * 2011-08-18 2012-10-16 Nanya Technology Corp. Method of fabricating a recessed channel access transistor device
US8900958B2 (en) 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US8853039B2 (en) 2013-01-17 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction for formation of epitaxial layer in source and drain regions
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US20160056261A1 (en) * 2014-08-22 2016-02-25 Globalfoundries Inc. Embedded sigma-shaped semiconductor alloys formed in transistors
CN105448916B (zh) * 2014-08-29 2018-10-16 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN105826201A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10079261B1 (en) * 2017-08-17 2018-09-18 Omnivision Technologies, Inc. Raised electrode to reduce dark current
CN110867412B (zh) * 2019-11-19 2022-06-03 上海华力微电子有限公司 Mos器件的制造方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158880A (en) 1978-06-06 1979-12-15 Matsushita Electric Ind Co Ltd Compound semiconductor device and its manufacture
US5032538A (en) 1979-08-10 1991-07-16 Massachusetts Institute Of Technology Semiconductor embedded layer technology utilizing selective epitaxial growth methods
US4404732A (en) * 1981-12-07 1983-09-20 Ibm Corporation Self-aligned extended epitaxy mesfet fabrication process
DE3688516T2 (de) * 1985-03-25 1993-10-07 Nec Corp Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang.
US4738937A (en) 1985-10-22 1988-04-19 Hughes Aircraft Company Method of making ohmic contact structure
JPS62291176A (ja) * 1986-06-11 1987-12-17 Hitachi Ltd 半導体装置の製造方法
KR880010481A (ko) 1987-02-21 1988-10-10 강진구 액상 박막 결정 성장방법 및 장치
US5322814A (en) 1987-08-05 1994-06-21 Hughes Aircraft Company Multiple-quantum-well semiconductor structures with selective electrical contacts and method of fabrication
US5594280A (en) 1987-10-08 1997-01-14 Anelva Corporation Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means
JPH01105529A (ja) 1987-10-19 1989-04-24 Toshiba Corp 半導体装置の製造方法
JPH0237745A (ja) 1988-07-28 1990-02-07 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5030583A (en) 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
JPH02260667A (ja) 1989-03-31 1990-10-23 Mitsubishi Electric Corp シリコン基板上化合物半導体太陽電池およびその作製方法
US5378652A (en) 1989-04-19 1995-01-03 Kabushiki Kaisha Toshiba Method of making a through hole in multi-layer insulating films
KR920008886B1 (ko) 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
JPH03280551A (ja) * 1990-03-29 1991-12-11 Sony Corp 薄膜トランジスタの製造方法
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
JP2656397B2 (ja) 1991-04-09 1997-09-24 三菱電機株式会社 可視光レーザダイオードの製造方法
US5212112A (en) * 1991-05-23 1993-05-18 At&T Bell Laboratories Selective epitaxy of silicon in silicon dioxide apertures with suppression of unwanted formation of facets
JP3229012B2 (ja) 1992-05-21 2001-11-12 株式会社東芝 半導体装置の製造方法
US5633201A (en) 1992-11-30 1997-05-27 Hyundai Electronics Industries, Co., Ltd. Method for forming tungsten plugs in contact holes of a semiconductor device
US5322802A (en) 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
EP0671770B1 (de) 1993-02-09 2000-08-02 GENERAL SEMICONDUCTOR, Inc. Mehrschichtige Epitaxie für eine Siliziumdiode
KR100320364B1 (ko) 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
JPH06296060A (ja) 1993-04-08 1994-10-21 Mitsubishi Electric Corp 半導体可視光レーザダイオードの製造方法
JPH07131007A (ja) * 1993-11-02 1995-05-19 Tadahiro Omi 半導体装置
US5494837A (en) 1994-09-27 1996-02-27 Purdue Research Foundation Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls
JP2964925B2 (ja) * 1994-10-12 1999-10-18 日本電気株式会社 相補型ｍｉｓ型ｆｅｔの製造方法
JP2586345B2 (ja) 1994-10-14 1997-02-26 日本電気株式会社 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
DE69534688D1 (de) * 1994-10-31 2006-01-19 St Microelectronics Inc Verfahren zur Bildung von erhöhten Source- und Drainzonen in integrierten Schaltungen
EP0785573B1 (de) * 1994-10-31 2005-12-14 STMicroelectronics, Inc. Verfahren zur Bildung von erhöhten Source- und Drainzonen in integrierten Schaltungen
US5683924A (en) * 1994-10-31 1997-11-04 Sgs-Thomson Microelectronics, Inc. Method of forming raised source/drain regions in a integrated circuit
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US5677219A (en) 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
WO1996030946A1 (fr) * 1995-03-29 1996-10-03 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
JPH08330582A (ja) * 1995-06-02 1996-12-13 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔおよびその製造方法
US5504031A (en) * 1995-07-03 1996-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Elevated source/drain with solid phase diffused source/drain extension for deep sub-micron mosfets
JPH0945907A (ja) 1995-07-28 1997-02-14 Nec Corp 半導体装置の製造方法
US5637518A (en) 1995-10-16 1997-06-10 Micron Technology, Inc. Method of making a field effect transistor having an elevated source and an elevated drain
US5753555A (en) * 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device
JP2848299B2 (ja) * 1995-12-21 1999-01-20 日本電気株式会社 半導体装置及びその製造方法
EP0813234A3 (de) * 1996-06-12 1999-05-26 Texas Instruments Incorporated Verfahren zur Herstellung eines MOSFETS
JP2894283B2 (ja) * 1996-06-27 1999-05-24 日本電気株式会社 半導体装置の製造方法
US5677214A (en) * 1996-09-05 1997-10-14 Sharp Microelectronics Technology, Inc. Raised source/drain MOS transistor with covered epitaxial notches and fabrication method
JP2964960B2 (ja) 1996-09-27 1999-10-18 日本電気株式会社 半導体装置およびその製造方法
US5804470A (en) 1996-10-23 1998-09-08 Advanced Micro Devices, Inc. Method of making a selective epitaxial growth circuit load element
US5773350A (en) 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base
DE19718167C1 (de) * 1997-04-29 1998-06-18 Siemens Ag MOS-Transistor und Verfahren zu dessen Herstellung
JPH10335660A (ja) * 1997-06-05 1998-12-18 Nec Corp 半導体装置およびその製造方法
US6723621B1 (en) * 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD
JPH1197519A (ja) 1997-09-17 1999-04-09 Sony Corp 半導体装置の製造方法
US6083836A (en) * 1997-12-23 2000-07-04 Texas Instruments Incorporated Transistors with substitutionally formed gate structures and method
US5902125A (en) * 1997-12-29 1999-05-11 Texas Instruments--Acer Incorporated Method to form stacked-Si gate pMOSFETs with elevated and extended S/D junction
US6156613A (en) * 1998-03-02 2000-12-05 Texas Instruments - Acer Incorporated Method to form MOSFET with an elevated source/drain
US5970352A (en) * 1998-04-23 1999-10-19 Kabushiki Kaisha Toshiba Field effect transistor having elevated source and drain regions and methods for manufacturing the same
US6200867B1 (en) * 1998-11-17 2001-03-13 Winbond Electronics Corporation Method for forming raised source and drain
US6218711B1 (en) * 1999-02-19 2001-04-17 Advanced Micro Devices, Inc. Raised source/drain process by selective sige epitaxy
US6190977B1 (en) * 1999-04-30 2001-02-20 Texas Instruments - Acer Incorporated Method for forming MOSFET with an elevated source/drain
US6167642B1 (en) * 1999-06-23 2001-01-02 Mark A. Nardini Tractor bucket extension device and method
US6171910B1 (en) * 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device

Also Published As

Publication number Publication date
CN1284743A (zh) 2001-02-21
TW457595B (en) 2001-10-01
US6368927B1 (en) 2002-04-09
CN1146972C (zh) 2004-04-21
KR20010004715A (ko) 2001-01-15
GB2355583A (en) 2001-04-25
JP2001068671A (ja) 2001-03-16
DE10031624B4 (de) 2009-01-29
GB0015780D0 (en) 2000-08-16
GB2355583B (en) 2004-04-14
KR100332106B1 (ko) 2002-04-10

Similar Documents

Publication Publication Date Title
DE10031624B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Source- und Drain-Bereichen
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE4341509C3 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE19639875C1 (de) Verfahren zur Herstellung eines MOS-Transistors
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE19940362A1 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE3225398A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4229574A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
DE10324836A1 (de) Stabilisierung der Dotierungskonzentration in einem Halbleiterbauelement mit einem epitaxial gefüllten Graben
DE4407250A1 (de) Verfahren zur Herstellung eines PMOS-FET in einem Halbleiterbauelement
DE4300986C2 (de) Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19643903A1 (de) Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
KR950008848B1 (ko) 붕소 주입 제어 방법
DE112005001048B4 (de) Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee