DE10031951A1

DE10031951A1 - Mehrchip-Halbleitermodul und Herstellungsverfahren dafür

Info

Publication number: DE10031951A1
Application number: DE10031951A
Authority: DE
Original assignee: Individual
Current assignee: Individual
Priority date: 1999-09-08
Filing date: 2000-06-30
Publication date: 2001-04-12
Also published as: JP2001085602A; JP2001085610A; US6704609B1; JP3512169B2; JP3304957B2; DE10031952A1; US6368894B1

Abstract

Offenbart wird ein Verfahren zur Herstellung eines Mehrchip-Halbleitermoduls, das die folgenden Schritte aufweist: Bereitstellen eines Substrats mit einer entgegengesetzten ersten und zweiten Oberfläche, mehreren leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche erstrecken, einer ersten Schaltungsanordnung, die auf der ersten Oberfläche des Substrats strukturiert und mit den leitenden Kontaktlöchern elektrisch verbunden ist, und einer darin ausgebildeten Chipaufnahmeöffnung; Montieren einer Kontaktstellenfläche eines ersten Halbleiterchips auf der ersten Oberfläche des Substrats, so daß der erste Halbleiterchip einen ersten Satz von Kontaktstellen, die sich mit der Chipaufnahmeöffnung in Deckung befinden, und einen zweiten Satz von Kontaktstellen um die Chipaufnahmeöffnung hat, und elektrisches Verbinden des zweiten Satzes von Kontaktstellen des ersten Halbleiterchips mit der ersten Schaltungsanordnung; Anordnen einer Klebeschicht mit einer entgegengesetzten ersten und zweiten Klebefläche und mehreren Fenstern, die sich durch die erste und zweite Klebefläche erstrecken, innerhalb der Chipaufnahmeöffnung und Kleben der zweiten Klebefläche der Klebeschicht an die Kontaktstellenfläche des ersten Halbleiterchips, so daß sich die Fenster mit dem ersten Satz von Kontaktstellen des ersten Halbleiterchips in Deckung befinden; Plazieren eines ersten leitenden Körpers in jedem der Fenster und Anordnen eines zweiten Halbleiterchips in der Chipaufnahmeöffnung ...

Description

Die Erfindung betrifft ein Mehrchip-Halbleitermodul und ein Herstellungsverfahren dafür. Insbesondere betrifft die Erfindung ein Herstellungsverfahren für ein Mehrchip-Halblei termodul zum Erhöhen der Ausbeute des Mehrchipmoduls sowie ein Mehrchip-Halbleitermodul zum Kombinieren unterschiedli cher Funktionschips in einem Mehrchip-Halbleitermodul.

Tragbare elektronische Produkte sind eine Hauptentwick lungsrichtung in der Halbleiterindustrie. Zur Verringerung von Gesamtgröße und -gewicht eines elektronischen Produkts muß zunächst die Größe einer Leiterplatte reduziert werden. Vorgeschlagen wurde, Chips mit unterschiedlichen Funktionen zu einem einzigen Halbleitermodul, d. h. zum Mehrchip-Halb leitermodul, zu kombinieren.

Allerdings ist die schlechte Ausbeute des Mehrchip-Halb leitermoduls immer noch ein Problem für die Massenherstel lung. Ist einer der Chips im Modul defekt, beeinträchtigt dies das gesamte Modul. Außerdem ist die Erkennung des defek ten Chips sehr zeitraubend und kostspielig.

Folglich betrifft die Erfindung ein Verfahren zur Her stellung eines Mehrchip-Halbleitermoduls zum Erhöhen der Aus beute des Mehrchip-Halbleitermoduls sowie eine Mehrchip-Halb leitermodulstruktur zum Kombinieren von Chips mit unter schiedlichen Funktionen in einem Mehrchip-Halbleitermodul.

Die Erfindung stellt ein Verfahren zur Herstellung eines Mehrchipmoduls bereit, das die Ausbeute des Mehrchipmoduls erhöhen kann, sowie eine Mehrchipmodulstruktur zum Kombinie ren von Chips mit unterschiedlichen Funktionen in einem Mehr chipmodul. Offenbart wird ein Verfahren zur Herstellung eines Mehrchip-Halbleitermoduls, das die folgenden Schritte auf weist: (a) Bereitstellen eines Substrats mit einer entgegen gesetzten ersten und zweiten Oberfläche, mehreren leitenden Kontaktlöchern, die sich durch die erste und zweite Oberflä che erstrecken, einer ersten Schaltungsanordnung, die auf der ersten Oberfläche des Substrats strukturiert und mit den lei tenden Kontaktlöchern elektrisch verbunden ist, und einer darin ausgebildeten Chipaufnahmeöffnung; (b) Montieren einer Kontaktstellenfläche eines ersten Halbleiterchips auf der er sten Oberfläche des Substrats, so daß der ersten Halbleiter chip einen ersten Satz von Kontaktstellen, die sich mit der Chipaufnahmeöffnung in Deckung befinden, und einen zweiten Satz von Kontaktstellen um die Chipaufnahmeöffnung hat, und elektrisches Verbinden des zweiten Satzes von Kontaktstellen des ersten Halbleiterchips mit der ersten Schaltungsanord nung; (c) Anordnen einer Klebeschicht mit einer entgegenge setzten ersten und zweiten Klebefläche und mehreren Fenstern, die sich durch die erste und zweite Klebefläche erstrecken, innerhalb der Chipaufnahmeöffnung und Kleben der zweiten Kle befläche der Klebeschicht an die Kontaktstellenfläche des er sten Halbleiterchips, so daß sich die Fenster mit dem ersten Satz von Kontaktstellen des ersten Halbleiterchips in Deckung befinden; (d) Plazieren eines ersten leitenden Körpers in je dem der Fenster; und (e) Anordnen eines zweiten Halbleiter chips in der Chipaufnahmeöffnung und Befestigen einer Kon taktstellenfläche des zweiten Halbleiterchips an der ersten Klebefläche der Klebeschicht, so daß mehrere Kontaktstellen auf der Kontaktstellenfläche des zweiten Halbleiterchips je weils mit den ersten leitenden Körpern in den Fenstern elek trisch verbunden sind, um eine elektrische Verbindung mit dem ersten Halbleiterchip herzustellen.

In einem weiteren Aspekt der Erfindung wird ein Verfah ren zur Herstellung eines Mehrchip-Halbleitermoduls bereitge stellt, das die folgenden Schritte aufweist: (a) Bereitstel len eines Substrats mit einer entgegengesetzten ersten und zweiten Oberfläche, mehreren leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche erstrecken, einer ersten und zweiten Schaltungsanordnung, die auf der ersten bzw. zweiten Oberfläche des Substrats strukturiert und mit den leitenden Kontaktlöchern elektrisch verbunden sind, und einer darin ausgebildeten Chipaufnahmeöffnung; (b) Montieren einer Kontaktstellenfläche eines ersten Halbleiterchips auf der ersten Oberfläche des Substrats, so daß der erste Halb leiterchip einen ersten Satz von Kontaktstellen, die sich mit der Chipaufnahmeöffnung in Deckung befinden, und einen zwei ten Satz von Kontaktstellen um die Chipaufnahmeöffnung hat, und elektrisches Verbinden des zweiten Satzes von Kontakt stellen des ersten Halbleiterchips mit der ersten Schaltungs anordnung; (c) Anordnen eines zweiten Halbleiterchips in der Chipaufnahmeöffnung, Montieren einer Kontaktstellenfläche des zweiten Halbleiterchips an der Kontaktstellenfläche des er sten Halbleiterchips und elektrisches Verbinden mehrerer Kon taktstellen auf der Kontaktstellenfläche des zweiten Halblei terchips mit dem ersten Satz von Kontaktstellen des ersten Halbleiterchips; und (d) Montieren einer Kontaktstellenfläche eines dritten Halbleiterchips auf der zweiten Oberfläche des Substrats und elektrisches Verbinden mehrerer Kontaktstellen auf der Kontaktstellenfläche des dritten Halbleiterchips mit der zweiten Schaltungsanordnung.

In noch einem weiteren Aspekt stellt die Erfindung eine Mehrchip-Modulstruktur zum Kombinieren von Chips mit unter schiedlichen Funktionen in einem Mehrchipmodul bereit, die aufweist: ein Substrat mit einer entgegengesetzten ersten und zweiten Oberfläche, mehreren leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche erstrecken, einer ersten Schaltungsanordnung, die auf der ersten Oberfläche des Substrats strukturiert und mit den leitenden Kontaktlöchern elektrisch verbunden ist, und einer darin ausgebildeten Chip aufnahmeöffnung; einen ersten Halbleiterchip mit einer Kon taktstellenfläche, auf der ein erster und zweiter Satz von Kontaktstellen angeordnet sind; eine erste Klebeschicht mit einer ersten Klebefläche, die an die erste Oberfläche des Substrats geklebt ist, und einer zweiten Klebefläche, die an die Kontaktstellenfläche des ersten Halbleiterchips geklebt ist, so daß sich der erste Satz von Kontaktstellen mit der Chipaufnahmeöffnung in Deckung befindet und so daß der zweite Satz von Kontaktstellen um die Chipaufnahmeöffnung angeordnet ist, wobei die erste Klebeschicht mit mehreren Fenstern aus gebildet ist, die sich durch die erste und zweite Klebefläche erstrecken und die sich mit dem zweiten Satz von Kontaktstel len in Deckung befinden; mehrere leitende Körper, die jeweils in den Fenstern der ersten Klebeschicht angeordnet sind und den zweiten Satz von Kontaktstellen und die erste Schaltungs anordnung elektrisch verbinden; eine zweite Klebeschicht, die innerhalb der Chipaufnahmeöffnung angeordnet ist und eine entgegengesetzte erste und zweite Klebefläche und mehrere Fenster hat, die sich durch die erste und zweite Klebefläche der zweiten Klebeschicht erstrecken, wobei die zweite Klebe fläche der zweiten Klebeschicht an die Kontaktstellenfläche des ersten Halbleiterchips geklebt ist, so daß sich die Fen ster der zweiten Klebeschicht mit dem ersten Satz von Kon taktstellen des ersten Halbleiterchips in Deckung befinden; mehrere leitende Körper, die jeweils in den Fenstern der zweiten Klebeschicht angeordnet und mit dem ersten Satz von Kontaktstellen elektrisch verbunden sind; und einen zweiten Halbleiterchip, der in der Chipaufnahmeöffnung angeordnet ist und eine Kontaktstellenfläche hat, die an der ersten Klebe fläche der zweiten Klebeschicht befestigt ist, wobei die Kon taktstellenfläche des zweiten Halbleiterchips mehrere Kon taktstellen hat, die jeweils mit den leitenden Körpern in den Fenstern der zweiten Klebeschicht elektrisch verbunden sind, um eine elektrische Verbindung mit dem ersten Halbleiterchip herzustellen.

In noch einem weiteren Aspekt der Erfindung wird ein Mehrchip-Halbleitermodul bereitgestellt, das aufweist: ein Substrat mit einer entgegengesetzten ersten und zweiten Ober fläche, mehreren leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche erstrecken, einer ersten und zweiten Schaltungsanordnung, die auf der ersten bzw. zweiten Oberfläche des Substrats strukturiert und mit den leitenden Kontaktlöchern elektrisch verbunden sind, und einer darin ausgebildeten Chipaufnahmeöffnung; einen ersten Halbleiter chip mit einer Kontaktstellenfläche, auf der ein erster und zweiter Satz von Kontaktstellen angeordnet sind, wobei die Kontaktstellenfläche des ersten Halbleiterchips auf der er sten Oberfläche des Substrats montiert ist, so daß sich der erste Satz von Kontaktstellen mit der Chipaufnahmeöffnung in Deckung befindet und so daß der zweite Satz von Kontaktstel len um die Chipaufnahmeöffnung angeordnet und mit der ersten Schaltungsanordnung elektrisch verbunden ist; einen zweiten Halbleiterchip, der in der Chipaufnahmeöffnung angeordnet ist und eine Kontaktstellenfläche hat, auf der mehrere Kontakt stellen angeordnet sind, wobei die Kontaktstellenfläche des zweiten Halbleiterchips an der Kontaktstellenfläche des er sten Halbleiterchips montiert ist, so daß die Kontaktstellen des zweiten Halbleiterchips mit dem ersten Satz von Kontakt stellen des ersten Halbleiterchips elektrisch verbunden sind; und einen dritten Halbleiterchip mit einer Kontaktstellenflä che, auf der mehrere Kontaktstellen angeordnet sind, wobei die Kontaktstellenfläche des dritten Halbleiterchips auf der zweiten Oberfläche des Substrats montiert ist, so daß die Kontaktstellen des dritten Halbleiterchips mit der zweiten Schaltungsanordnung elektrisch verbunden sind.

Verständlich sollte sein, daß die vorstehende allgemeine Beschreibung und die folgende nähere Beschreibung als Bei spiele dienen und eine nähere Erläuterung der beanspruchten Erfindung geben sollen.

Die beigefügten Zeichnungen dienen zum besseren Ver ständnis der Erfindung, sind in diese Beschreibung eingefügt und bilden einen Teil von ihr. Die Zeichnungen veranschauli chen bevorzugte Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Grundsätze der Erfindung. Es zeigen:

Fig. 1 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer ersten bevorzugten Ausfüh rungsform der Erfindung;

Fig. 2 eine schematische Perspektivansicht eines Ab schnitts eines Substrats gemäß einer bevorzugten Ausführungs form der Erfindung;

Fig. 3 eine schematische Perspektivansicht einer ersten Klebeschicht gemäß einer bevorzugten Ausführungsform der Er findung;

Fig. 4 eine schematische Perspektivansicht einer alter nativen ersten Klebeschicht gemäß einer bevorzugten Ausfüh rungsform der Erfindung;

Fig. 5 eine schematische teilweise Querschnittansicht einer bevorzugten Ausführungsform eines leitenden Körpers ei nes erfindungsgemäßen Mehrchipmoduls;

Fig. 6 eine schematische teilweise Querschnittansicht einer bevorzugten Ausführungsform eines leitenden Körpers ei nes erfindungsgemäßen Mehrchipmodulgehäuses;

Fig. 7 eine schematische Perspektivansicht einer zweiten Klebeschicht gemäß einer bevorzugten Ausführungsform der Erfindung;

Fig. 8 eine schematische Perspektivansicht einer alter nativen zweiten Klebeschicht gemäß einer bevorzugten Ausfüh rungsform der Erfindung;

Fig. 9 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer zweiten bevorzugten Ausfüh rungsform der Erfindung;

Fig. 10 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer dritten bevorzugten Ausfüh rungsform der Erfindung; und

Fig. 11 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer vierten bevorzugten Ausfüh rungsform der Erfindung.

Fig. 1 ist eine schematische teilweise Querschnittan sicht eines Mehrchipmoduls gemäß einer ersten bevorzugten Ausführungsform der Erfindung. Ein Substrat 1 ist bereitge stellt, das eine Leiterplatte, eine mit einem Isoliermaterial abgedeckte Metallplatte oder eine Keramikplatte sein kann.

Das Substrat 1 hat eine erste Oberfläche 10 und eine zur er sten Oberfläche 10 entgegengesetzte zweite Oberfläche 14 und ist mit mindestens einer Chipaufnahmeöffnung 11 darin ausge bildet. In dieser bevorzugten Ausführungsform sind zwei Chip aufnahmeöffnungen 11 im Substrat 1 ausgebildet. Mehrere lei tende Kontaktlöcher 15 erstrecken sich durch die erste und zweite Oberfläche 10 und 14 des Substrats 1. Eine erste Schaltungsanordnung 12 gemäß Fig. 2 ist auf der ersten Ober fläche 10 des Substrats 1 strukturiert und mit den leitenden Kontaktlöchern 15 elektrisch verbunden. Mehrere Lötkugeln 13 sind auf der zweiten Oberfläche 14 des Substrats 1 an Posi tionen angeordnet, die den leitenden Kontaktlöchern 15 ent sprechen, und jeweils mit den leitenden Kontaktlöchern 15 elektrisch verbunden.

Ein erster Halbleiterchip 2 hat eine Kontaktstellenflä che 20, auf der ein erster und zweiter Satz 25 und 21 von Kontaktstellen angeordnet sind, und eine zur Kontaktstellen fläche 20 entgegengesetzte Seite 22. Eine erste Klebeschicht 4 hat eine erste Klebefläche 40, die an die erste Oberfläche 10 des Substrats 1 geklebt ist, und eine zweite Klebefläche 41, die an die Kontaktstellenfläche 20 des ersten Halbleiter chips 2 geklebt ist, so daß sich der erste Satz 25 von Kon taktstellen mit den entsprechenden Chipaufnahmeöffnungen 11 über ein Durchgangsloch 42 der ersten Klebeschicht 4 in Dec kung befindet, das zu den entsprechenden Chipaufnahmeöffnun gen 11 ausgerichtet ist, und so daß der zweite Satz 21 von Kontaktstellen um die Chipaufnahmeöffnungen 11 angeordnet ist. Gemäß Fig. 3 ist die erste Klebeschicht 4 mit mehreren Fenstern 43 ausgebildet, die sich durch die erste und zweite Klebefläche 40 und 41 erstrecken und die sich mit dem zweiten Satz 21 von Kontaktstellen in Deckung befinden. Mehrere lei tende Körper 5 sind jeweils in den Fenstern 43 angeordnet und verbinden den zweiten Satz 21 von Kontaktstellen und die er ste Schaltungsanordnung 12 auf der ersten Oberfläche 10 des Substrats 1 elektrisch. In dieser Ausführungsform erfolgt die Ausbildung jedes der leitenden Körper 5 aus einem leitenden Kleber, der mit metallischem Material, z. B. Silber, dotiert ist, und einer Lötkugel, einer Lötpaste und einer Lötkugel, einem leitenden Silberkleber und einer leitenden metallischen Kugel oder einer Lötpaste und einer leitenden metallischen Kugel. Gemäß Fig. 5 ist eine Lötkugel oder eine metallische Kugel 52 auf der Kontaktstelle 21 des ersten Chips 2 ausge bildet, während ein leitender Kleber oder eine Lötpaste 51 auf der ersten Oberfläche 10 des Substrats 1 ausgebildet und mit der entsprechenden Schaltungsanordnung des Substrats 1 elektrisch verbunden ist. Die Lötkugel oder metallische Kugel 52 und der leitende Kleber oder die Lötpaste 51 werden an schließend miteinander verschweißt.

Im Unterschied zum leitenden Körper 5 von Fig. 5 ist ge mäß Fig. 6 die Lötkugel oder metallische Kugel 52 auf der er sten Oberfläche 10 des Substrats 1 ausgebildet und mit der entsprechenden Schaltungsanordnung des Substrats 1 elektrisch verbunden, während der leitende Kleber oder die Lötpaste 51 auf der Kontaktstelle 21 des ersten Chips 2 ausgebildet ist.

Zu beachten ist, daß der leitende Kleber auch mit metal lischem Material dotiert sein kann, z. B. Gold, Kupfer u. ä.

Zum Schutz des ersten Halbleiterchips 2 und zur Verbes serung des Wärmeableitungsvermögens ist eine wärmeableitende Metallplatte 23 auf der Seite 22 des ersten Halbleiterchips 2 entgegengesetzt zu seiner Kontaktstellenfläche 20 montiert. Zum weiteren Schutz des ersten Halbleiterchips 2 ist eine den ersten Halbleiterchip 2 umgebende Verkapselungsschicht 24 ausgebildet. Zum Beispiel kann die Verkapselungsschicht 24 aus einem Epoxidharz hergestellt sein.

Zu beachten ist, daß die Fenster 43 der ersten Klebe schicht 4 entlang einer Längsachse durch einen rechtwinkligen Schlitz 43' gemäß Fig. 4 ersetzt sein können.

In jeder der Chipaufnahmeöffnungen 11 des Substrats 1 ist ein zweiter Halbleiterchip 3 angeordnet. Jeder der zwei ten Halbleiterchips 3 hat eine Kontaktstellenfläche 30 mit mehreren Kontaktstellen 31 und eine zur Kontaktstellenfläche 30 entgegengesetzte Seite 32. Eine zweite Klebeschicht 6 ist innerhalb einer jeweiligen der Chipaufnahmeöffnungen 11 des Substrats 1 angeordnet. Gemäß Fig. 7 hat die zweite Klebe schicht 6 eine erste Klebefläche 61, die an den jeweiligen zweiten Chip 3 geklebt ist, und eine zweite Klebefläche 60, die zur ersten Klebefläche 61 entgegengesetzt und an den er sten Chip 2 geklebt ist. Die zweite Klebefläche 6 hat mehrere Fenster 62, die sich durch ihre erste und zweite Klebefläche 61, 60 erstrecken und sich mit dem ersten Satz 25 von Kon taktstellen des ersten Halbleiterchips 2 und den Kontaktstel len 31 des jeweiligen zweiten Halbleiterchips 3 in Deckung befinden. Mehrere leitende Körper 5 sind jeweils in den Fen stern 62 der zweiten Klebeschicht 6 angeordnet. Jeder der leitenden Körper 5 ist mit der entsprechenden Kontaktstelle 21 des ersten Chips 2 und der entsprechenden Kontaktstelle 31 des zweiten Chips 3 elektrisch verbunden, um eine elektrische Verbindung zwischen ihnen herzustellen.

Zu beachten ist, daß die Fenster 62 der zweiten Klebe schicht 6 entlang einer Längsachse durch einen rechtwinkligen Schlitz 62' gemäß Fig. 8 ersetzt sein können.

Eine wärmeableitende Metallplatte 33 ist auf der Seite 32 jedes der zweiten Chips 3 entgegengesetzt zur Kontaktstel lenfläche 30 montiert. Eine Verkapselungsschicht 34 ist um jeden der zweiten Halbleiterchips 3 innerhalb der Chipaufnah meöffnung 11 des Substrats 1 ausgebildet. Wie zuvor beschrie ben wurde, kann die Verkapselungsschicht 34 z. B. aus einem Epoxidharz hergestellt sein.

Zu beachten ist, daß die ersten und zweiten Halbleiter chips 2 und 3 unterschiedliche Funktionen haben. Beispiels weise kann der erste Chip 2 eine Zentraleinheit (CPU) sein, und die zweiten Chips 3 sind Speichereinheiten.

Zudem können Leiterbahnen ähnlich wie in Fig. 2 auf der zweiten Oberfläche 14 des Substrats 1 strukturiert und mit den Kontaktlöchern 15 elektrisch verbunden sein. Somit können andere (nicht gezeigte) elektrische Vorrichtungen auf der zweiten Oberfläche 14 des Substrats 1 oberflächenmontiert sein.

Fig. 9 ist eine schematische teilweise Querschnittan sicht eines Mehrchipmoduls gemäß einer zweiten bevorzugten Ausführungsform der Erfindung.

Anders als in der ersten bevorzugten Ausführungsform weist das Mehrchipmodul dieser Ausführungsform ferner einen dritten Halbleiterchip 7 auf. Der dritte Chip 7 hat eine Kon taktstellenfläche 70, auf der mehrere Kontaktstellen 71 ange ordnet sind, und eine zur Kontaktstellenfläche 70 entgegenge setzte Seite 72. Die zweite Oberfläche 14 des Substrats 1 ist ferner mit einer zweiten Schaltungsanordnung strukturiert, die der ersten Schaltungsanordnung 12 ähnelt und mit den lei tenden Kontaktlöchern 15 elektrisch verbunden ist.

Eine dritte Klebeschicht 8 hat eine erste Klebefläche 81, die an die zweite Oberfläche 14 des Substrats 1 geklebt ist, und eine zweite Klebefläche 80, die an die Kontaktstel lenfläche 70 des dritten Chips 7 geklebt ist. Da die Struktur der dritten Klebeschicht 8 der der ersten Klebeschicht 4 äh nelt, entfällt ihre nähere Beschreibung hier. Mehrere leiten de Körper 5 sind jeweils in den Fenstern 82 der dritten Kle beschicht 8 angeordnet und mit den Kontaktstellen 71 des dritten Chips 7 sowie der zweiten Schaltungsanordnung elek trisch verbunden. Eine wärmeableitende Metallplatte 70 ist auf der Seite 72 des dritten Chips 7 montiert. Kontaktlose Abschnitte der Kontaktstellenfläche 70 des dritten Chips, die den Chipaufnahmeöffnungen 11 des Substrats 1 entsprechen, stoßen an die wärmeableitenden Metallplatten 33 der zweiten Chips 3 an. Eine Verkapselungsschicht 74 ist um den dritten Chip 7 zu seinem weiteren Schutz ausgebildet. Wie zuvor be schrieben wurde, kann die Verkapselungsschicht 74 aus einem Epoxidharz hergestellt sein. Alternativ kann die Verkapse lungsschicht 74 aus metallischem Material hergestellt sein. Ist die Verkapselungsschicht 74 aus metallischem Material hergestellt, können die Verkapselungsschichten 34 für die zweiten Chips 3 entfallen.

In Fig. 10 ist eine schematische teilweise Querschnitt ansicht eines Mehrchipmoduls gemäß einer dritten bevorzugten Ausführungsform der Erfindung dargestellt. Anders als in der ersten bevorzugten Ausführungsform sind die Lötkugeln 13a auf der zweiten Oberfläche 14 des Substrats 1 an Positionen ange ordnet, die den leitenden Kontaktlöchern 15 entsprechen, und jeweils mit den leitenden Kontaktlöchern 15 elektrisch ver bunden.

Fig. 11 ist eine schematische teilweise Querschnittan sicht eines Mehrchipmoduls gemäß einer vierten bevorzugten Ausführungsform der Erfindung. Im Gegensatz zur zweiten be vorzugten Ausführungsform sind die Lötkugeln 13b auf der zweiten Oberfläche 14 des Substrats 1 an Positionen angeord net, die den leitenden Kontaktlöchern 15 entsprechen, und je weils mit den leitenden Kontaktlöchern 15 elektrisch verbun den.

Während die Erfindung anhand der zuvor beschriebenen be vorzugten Ausführungsformen offenbart wurde, ist nicht beab sichtigt, die Erfindung auf irgendeine Weise einzuschränken. Dem Fachmann wird klar sein, daß verschiedene Modifizierungen und Abwandlungen an der Struktur der Erfindung vorgenommen werden können, ohne vom Schutzumfang oder Grundgedanken der Erfindung abzuweichen. Angesichts dessen soll die Erfindung Modifizierungen und Abwandlungen der Erfindung erfassen, so fern sie in den Schutzumfang der nachfolgenden Ansprüche und ihrer Äquivalente fallen.

Claims

1. Verfahren zur Herstellung eines Mehrchip-Halbleitermo duls mit den folgenden Schritten:

a) Bereitstellen eines Substrats mit einer entgegenge setzten ersten und zweiten Oberfläche, mehreren leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche erstrecken, einer ersten Schaltungsanordnung, die auf der ersten Oberfläche des Substrats strukturiert und mit den leitenden Kontaktlöchern elektrisch verbunden ist, und einer darin ausgebildeten Chipaufnahmeöffnung;
b) Montieren einer Kontaktstellenfläche eines ersten Halbleiterchips auf der ersten Oberfläche des Sub strats, so daß der ersten Halbleiterchip einen er sten Satz von Kontaktstellen, die sich mit der Chi paufnahmeöffnung in Deckung befinden, und einen zweiten Satz von Kontaktstellen um die Chipaufnah meöffnung hat, und elektrisches Verbinden des zwei ten Satzes von Kontaktstellen des ersten Halblei terchips mit der ersten Schaltungsanordnung;
c) Anordnen einer Klebeschicht mit einer entgegenge setzten ersten und zweiten Klebefläche und mehreren Fenstern, die sich durch die erste und zweite Kle befläche erstrecken, innerhalb der Chipaufnahmeöff nung und Kleben der zweiten Klebefläche der Klebe schicht an die Kontaktstellenfläche des ersten Halbleiterchips, so daß sich die Fenster mit dem ersten Satz von Kontaktstellen des ersten Halblei terchips in Deckung befinden;
d) Plazieren eines ersten leitenden Körpers in jedem der Fenster; und
e) Anordnen eines zweiten Halbleiterchips in der Chip aufnahmeöffnung und Befestigen einer Kontaktstel lenfläche des zweiten Halbleiterchips an der er sten Klebefläche der Klebeschicht, so daß mehrere Kontaktstellen auf der Kontaktstellenfläche des zweiten Halbleiterchips jeweils mit den ersten leitenden Körpern in den Fenstern elektrisch ver bunden sind, um eine elektrische Verbindung mit dem ersten Halbleiterchip herzustellen.

2. Verfahren nach Anspruch 1, ferner mit dem Schritt des Anordnens mehrerer Lötkugeln auf der ersten oder zwei ten Oberfläche des Substrats an Positionen, die den leitenden Kontaktlöchern entsprechen, so daß die Lötku geln jeweils mit den leitenden Kontaktlöchern elek trisch verbunden sind.

3. Verfahren nach Anspruch 1 oder 2, ferner mit dem Schritt des Ausbildens einer Verkapselungsschicht um den zweiten Halbleiterchip innerhalb der Chipaufnahmeöffnung.

4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die zweite Oberfläche des Substrats mit einer zweiten Schaltungsanordnung strukturiert ist, die mit den lei tenden Kontaktlöchern elektrisch verbunden ist, wobei das Verfahren ferner den folgenden Schritt aufweist:
Montieren einer Kontaktstellenfläche eines dritten Halbleiterchips auf der zweiten Oberfläche des Sub strats und elektrisches Verbinden mehrerer Kontaktstel len auf der Kontaktstellenfläche des dritten Halblei terchips mit der zweiten Schaltungsanordnung.

5. Verfahren nach einem der Ansprüche 1 bis 4, ferner mit dem folgenden Schritt:

a) Montieren einer wärmeableitenden Metallplatte auf einer Seite des zweiten Halbleiterchips, die zu seiner Kontaktstellenfläche entgegengesetzt ist.

6. Verfahren nach Anspruch 5, wobei die zweite Oberfläche des Substrats mit einer zweiten Schaltungsanordnung strukturiert ist, die mit den leitenden Kontaktlöchern elektrisch verbunden ist, wobei das Verfahren ferner den folgenden Schritt aufweist:

a) Montieren einer Kontaktstellenfläche eines dritten Halbleiterchips auf der zweiten Oberfläche des Sub strats, so daß der erste, zweite und dritte Halb leiterchip auf einer gemeinsamen senkrechten Achse angeordnet sind und so daß ein kontaktloser Ab schnitt der Kontaktstellenfläche an die wärmeablei tende Platte auf dem zweiten Halbleiterchip an stößt, und elektrisches Verbinden mehrerer Kontakt stellen auf der Kontaktstellenfläche des dritten Halbleiterchips mit der zweiten Schaltungsanord nung.

7. Verfahren nach Anspruch 6, wobei der Schritt (b) die folgenden Teilschritte aufweist:
Bereitstellen einer Klebeschicht mit einer entgegenge setzten ersten und zweiten Klebefläche und mehreren Fen stern, die sich durch die erste und zweite Klebefläche der Klebeschicht erstrecken,
Kleben der ersten Klebefläche der Klebeschicht an die erste Oberfläche des Substrats, so daß die Fenster der Klebeschicht den Zugang zur ersten Schaltungsanordnung von der zweiten Klebefläche der Klebeschicht ermögli chen,
Plazieren eines leitenden Körpers in jedem der Fenster der Klebeschicht, und
Befestigen der Kontaktstellenfläche des ersten Halblei terchips auf der zweiten Klebefläche der Klebeschicht, wobei der zweite Satz von Kontaktstellen des ersten Halbleiterchips jeweils mit den zweiten leitenden Kör pern in den Fenstern elektrisch verbunden ist, um eine elektrische Verbindung mit der ersten Schaltungsanord nung herzustellen; und
wobei der Schritt (h) die folgenden Teilschritte auf weist:
Bereitstellen einer dritten Klebeschicht mit einer ent gegengesetzten ersten und zweiten Klebefläche und meh reren Fenstern, die sich durch die erste und zweite Klebefläche der dritten Klebeschicht erstrecken, Kleben der ersten Klebefläche der dritten Klebeschicht an die zweite Oberfläche des Substrats, so daß die Fen ster der dritten Klebeschicht den Zugang zur zweiten Schaltungsanordnung von der zweiten Klebefläche der dritten Klebeschicht ermöglichen,
Plazieren eines leitenden Körpers in jedem der Fenster der dritten Klebeschicht, und
Befestigen der Kontaktstellenfläche des dritten Halb leiterchips auf der zweiten Klebefläche der dritten Klebeschicht, wobei die Kontaktstellen des dritten Halbleiterchips jeweils mit den leitenden Körpern in den Fenstern der dritten Klebeschicht elektrisch ver bunden ist, um eine elektrische Verbindung mit der zweiten Schaltungsanordnung herzustellen.

8. Verfahren nach einem der Ansprüche 4 bis 7, ferner mit dem Schritt des Ausbildens einer Verkapselungsschicht um den zweiten und/oder dritten Halbleiterchip.

9. Verfahren nach einem der Ansprüche 4 bis 8, ferner mit dem Schritt des Montierens einer wärmeableitenden Plat te auf einer Seite des ersten und/oder dritten Halblei terchips, die zu seiner Kontaktstellenfläche entgegen gesetzt ist.

10. Verfahren zur Herstellung eines Mehrchip-Halbleitermo duls mit den folgenden Schritten:

a) Bereitstellen eines Substrats mit einer entgegen gesetzten ersten und zweiten Oberfläche, mehreren leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche erstrecken, einer ersten und zweiten Schaltungsanordnung, die auf der ersten bzw. zweiten Oberfläche des Substrats strukturiert und mit den leitenden Kontaktlöchern elektrisch verbunden sind, und einer darin ausgebildeten Chi paufnahmeöffnung;
b) Montieren einer Kontaktstellenfläche eines ersten Halbleiterchips auf der ersten Oberfläche des Sub strats, so daß der erste Halbleiterchip einen er sten Satz von Kontaktstellen, die sich mit der Chi paufnahmeöffnung in Deckung befinden, und einen zweiten Satz von Kontaktstellen um die Chipaufnah meöffnung hat, und elektrisches Verbinden des zwei ten Satzes von Kontaktstellen des ersten Halblei terchips mit der ersten Schaltungsanordnung;
c) Anordnen eines zweiten Halbleiterchips in der Chip aufnahmeöffnung, Montieren einer Kontaktstellenflä che des zweiten Halbleiterchips an der Kontaktstel lenfläche des ersten Halbleiterchips und elektri sches Verbinden mehrerer Kontaktstellen auf der Kontaktstellenfläche des zweiten Halbleiterchips mit dem ersten Satz von Kontaktstellen des ersten Halbleiterchips; und
d) Montieren einer Kontaktstellenfläche eines dritten Halbleiterchips auf der zweiten Oberfläche des Sub strats und elektrisches Verbinden mehrerer Kontakt stellen auf der Kontaktstellenfläche des dritten Halbleiterchips mit der zweiten Schaltungsanord nung.

11. Verfahren nach Anspruch 10, ferner mit dem Schritt des Anordnens mehrerer Lötkugeln auf der ersten oder zweiten Oberfläche des Substrats an Positionen, die den leiten den Kontaktlöchern entsprechen, so daß die Lötkugeln je weils mit den leitenden Kontaktlöchern elektrisch ver bunden sind.

12. Verfahren nach Anspruch 10 oder 11, ferner mit dem vor dem Schritt (d) durchgeführten Schritt des Ausbildens einer Verkapselungsschicht um den zweiten Halbleiterchip innerhalb der Chipaufnahmeöffnung.

13. Verfahren nach einem der Ansprüche 10 bis 12, ferner mit dem vor dem Schritt (d) durchgeführten Schritt des Mon tierens einer wärmeableitenden Metallplatte auf einer Seite des zweiten Halbleiterchips, die zu seiner Kon taktstellenfläche entgegengesetzt ist.

14. Verfahren nach Anspruch 13, wobei im Schritt (d) der er ste, zweite und dritte Halbleiterchip auf einer gemein samen senkrechten Achse angeordnet werden und die Kon taktstellenfläche des dritten Halbleiterchips einen kon taktlosen Abschnitt hat, der an die wärmeableitende Platte auf dem zweiten Halbleiterchip anstößt.

15. Verfahren nach einem der Ansprüche 10 bis 14, ferner mit dem Schritt des Ausbildens einer Verkapselungsschicht um den ersten und/ oder dritten Halbleiterchip.

16. Verfahren nach einem der Ansprüche 10 bis 15, ferner mit dem Schritt des Montierens einer wärmeableitenden Platte auf einer Seite des ersten und/oder dritten Halbleiter chips, die zu seiner Kontaktstellenfläche entgegenge setzt ist.

17. Mehrchip-Halbleitermodul mit:
einem Substrat mit einer entgegengesetzten ersten und zweiten Oberfläche, mehreren leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche erstrec ken, einer ersten Schaltungsanordnung, die auf der er sten Oberfläche des Substrats strukturiert und mit den leitenden Kontaktlöchern elektrisch verbunden ist, und einer darin ausgebildeten Chipaufnahmeöffnung;
einem ersten Halbleiterchip mit einer Kontaktstellenflä che, auf der ein erster und zweiter Satz von Kontakt stellen angeordnet sind;
einer ersten Klebeschicht mit einer ersten Klebefläche, die an die erste Oberfläche des Substrats geklebt ist, und einer zweiten Klebefläche, die an die Kontaktstel lenfläche des ersten Halbleiterchips geklebt ist, so daß sich der erste Satz von Kontaktstellen mit der Chip aufnahmeöffnung in Deckung befindet und so daß der zwei te Satz von Kontaktstellen um die Chipaufnahmeöffnung angeordnet ist, wobei die erste Klebeschicht mit mehre ren Fenstern ausgebildet ist, die sich durch die erste und zweite Klebefläche erstrecken und die sich mit dem zweiten Satz von Kontaktstellen in Deckung befinden;
mehreren leitenden Körpern, die jeweils in den Fenstern der ersten Klebeschicht angeordnet sind und den zweiten Satz von Kontaktstellen und die erste Schaltungsanord nung elektrisch verbinden;
einer zweiten Klebeschicht, die innerhalb der Chipauf nahmeöffnung angeordnet ist und eine entgegengesetzte erste und zweite Klebefläche und mehrere Fenster hat, die sich durch die erste und zweite Klebefläche der zweiten Klebeschicht erstrecken, wobei die zweite Klebe fläche der zweiten Klebeschicht an die Kontaktstellen fläche des ersten Halbleiterchips geklebt ist, so daß sich die Fenster der zweiten Klebeschicht mit dem ersten Satz von Kontaktstellen des ersten Halbleiterchips in Deckung befinden;
mehreren leitenden Körpern, die jeweils in den Fenstern der zweiten Klebeschicht angeordnet und mit dem ersten Satz von Kontaktstellen elektrisch verbunden sind; und einem zweiten Halbleiterchip, der in der Chipaufnahme öffnung angeordnet ist und eine Kontaktstellenfläche hat, die an der ersten Klebefläche der zweiten Klebe schicht befestigt ist, wobei die Kontaktstellenfläche des zweiten Halbleiterchips mehrere Kontaktstellen hat, die jeweils mit den leitenden Körpern in den Fenstern der zweiten Klebeschicht elektrisch verbunden sind, um eine elektrische Verbindung mit dem ersten Halbleiter chip herzustellen.

18. Mehrchip-Halbleitermodul nach Anspruch 17, ferner mit mehreren Lötkugeln, die auf der ersten oder zweiten Oberfläche des Substrats an Positionen angeordnet sind, die den leitenden Kontaktlöchern entsprechen, und je weils mit den leitenden Kontaktlöchern elektrisch ver bunden sind.

19. Mehrchip-Halbleitermodul nach Anspruch 17 oder 18, fer ner mit einer Verkapselungsschicht, die um den zweiten Halbleiterchip innerhalb der Chipaufnahmeöffnung ausge bildet ist.

20. Mehrchip-Halbleitermodul nach einem der Ansprüche 17 bis 19, wobei die zweite Oberfläche des Substrats mit einer zweiten Schaltungsanordnung strukturiert ist, die mit den leitenden Kontaktlöchern elektrisch verbunden ist, wobei das Mehrchip-Halbleitermodul ferner auf weist:
einen dritten Halbleiterchip mit einer Kontaktstellen fläche, auf der mehrere Kontaktstellen angeordnet sind;
eine dritte Klebeschicht mit einer ersten Klebefläche, die an die zweite Oberfläche des Substrats geklebt ist, und einer zweiten Klebefläche, die an die Kontaktstel lenfläche des dritten Halbleiterchips geklebt ist, wo bei die dritte Klebeschicht mit mehreren Fenstern aus gebildet ist, die sich durch die erste und zweite Kle befläche der dritten Klebeschicht erstrecken und die sich mit den Kontaktstellen des dritten Halbleiterchips in Deckung befinden; und
mehrere leitende Körper, die jeweils in den Fenstern der dritten Klebeschicht angeordnet sind und die Kon taktstellen des dritten Halbleiterchips und die zweite Schaltungsanordnung elektrisch verbinden.

21. Mehrchip-Halbleitermodul nach einem der Ansprüche 17 bis 20, ferner mit einer wärmeableitenden Metallplatte, die auf einer Seite des zweiten Halbleiterchips mon tiert ist, die zu seiner Kontaktstellenfläche entgegen gesetzt ist.

22. Mehrchip-Halbleitermodul nach Anspruch 20 oder 21, fer ner mit einer Verkapselungsschicht, die um den ersten und/oder dritten Halbleiterchip ausgebildet ist.

23. Mehrchip-Halbleitermodul nach einem der Ansprüche 20 bis 22, ferner mit einer wärmeableitenden Metallplatte, die auf einer Seite des ersten und/oder dritten Halb leiterchips montiert ist, die zu seiner Kontaktstellen fläche entgegengesetzt ist.

24. Mehrchip-Halbleitermodul mit:
einem Substrat mit einer entgegengesetzten ersten und zweiten Oberfläche, mehreren leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche erstrec ken, einer ersten und zweiten Schaltungsanordnung, die auf der ersten bzw. zweiten Oberfläche des Substrats strukturiert und mit den leitenden Kontaktlöchern elek trisch verbunden sind, und einer darin ausgebildeten Chipaufnahmeöffnung;
einem ersten Halbleiterchip mit einer Kontaktstellen fläche, auf der ein erster und zweiter Satz von Kon taktstellen angeordnet sind, wobei die Kontaktstellen fläche des ersten Halbleiterchips auf der ersten Ober fläche des Substrats montiert ist, so daß sich der er ste Satz von Kontaktstellen mit der Chipaufnahmeöffnung in Deckung befindet und so daß der zweite Satz von Kon taktstellen um die Chipaufnahmeöffnung angeordnet und mit der ersten Schaltungsanordnung elektrisch verbunden ist;
einem zweiten Halbleiterchip, der in der Chipaufnahme öffnung angeordnet ist und eine Kontaktstellenfläche hat, auf der mehrere Kontaktstellen angeordnet sind, wobei die Kontaktstellenfläche des zweiten Halbleiter chips auf der Kontaktstellenfläche des ersten Halblei terchips montiert ist, so daß die Kontaktstellen des zweiten Halbleiterchips mit dem ersten Satz von Kon taktstellen des ersten Halbleiterchips elektrisch ver bunden sind; und
einem dritten Halbleiterchip mit einer Kontaktstellen fläche, auf der mehrere Kontaktstellen angeordnet sind, wobei die Kontaktstellenfläche des dritten Halbleiter chips auf der zweiten Oberfläche des Substrats montiert ist, so daß die Kontaktstellen des dritten Halbleiter chips mit der zweiten Schaltungsanordnung elektrisch verbunden sind.

25. Mehrchip-Halbleitermodul nach Anspruch 24, ferner mit mehreren Lötkugeln, die auf der ersten oder zweiten Oberfläche des Substrats an Positionen angeordnet sind, die den leitenden Kontaktlöchern entsprechen, und je weils mit den leitenden Kontaktlöchern elektrisch ver bunden sind.

26. Mehrchip-Halbleitermodul nach Anspruch 24 oder 25, fer ner mit einer Verkapselungsschicht, die um den zweiten Halbleiterchip innerhalb der Chipaufnahmeöffnung ausge bildet ist.

27. Mehrchip-Halbleitermodul nach einem der Ansprüche 24 bis 26, ferner mit einer wärmeableitenden Metallplatte, die auf einer Seite des zweiten Halbleiterchips mon tiert ist, die zu seiner Kontaktstellenfläche entgegen gesetzt ist.

28. Mehrchip-Halbleitermodul nach Anspruch 27, wobei der erste, zweite und dritte Halbleiterchip auf einer ge meinsamen senkrechten Achse angeordnet sind und die Kontaktstellenfläche des dritten Halbleiterchips einen kontaktlosen Abschnitt hat, der an die wärmeableitende Platte auf dem zweiten Halbleiterchip anstößt.

29. Mehrchip-Halbleitermodul nach einem der Ansprüche 24 bis 28, ferner mit einer Verkapselungsschicht, die um den ersten und/oder dritten Halbleiterchip ausgebildet ist.

30. Mehrchip-Halbleitermodul nach einem der Ansprüche 24 bis 29, ferner mit einer wärmeableitenden Metallplatte, die auf einer Seite des ersten und/oder dritten Halb leiterchips montiert ist, die zu seiner Kontaktstellen fläche entgegengesetzt ist.