DE10032210B4 - Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung - Google Patents

Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE10032210B4
DE10032210B4 DE10032210A DE10032210A DE10032210B4 DE 10032210 B4 DE10032210 B4 DE 10032210B4 DE 10032210 A DE10032210 A DE 10032210A DE 10032210 A DE10032210 A DE 10032210A DE 10032210 B4 DE10032210 B4 DE 10032210B4
Authority
DE
Germany
Prior art keywords
layer
gas
lower electrode
tio
tao
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10032210A
Other languages
English (en)
Other versions
DE10032210A1 (de
Inventor
Kee Jeung Lee
Dong Jun Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE10032210A1 publication Critical patent/DE10032210A1/de
Application granted granted Critical
Publication of DE10032210B4 publication Critical patent/DE10032210B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

Kondensator für ein Halbleiterspeicherbauelement, umfassend: eine untere Elektrode (40); eine dielektrische Schicht (43), die auf der unteren Elektrode (40) ausgebildet ist; und eine obere Elektrode (45), die auf der Oberseite der dielektrischen Schicht (43) ausgebildet ist, wobei die dielektrische Schicht eine (TaO)1-x(TiO)xN-Schicht ist, wobei 0,01 ≤ x < 0,09 ist.

Description

  • Die vorliegende Erfindung betrifft einen Kondensator bzw. eine Kapazität nach Anspruch 1 für ein Halbleiterspeicherbauelement sowie ein Verfahren nach Anspruch 8 zu dessen Herstellung und betrifft insbesondere einen Kondensator für ein Halbleiterspeicherbauelement, der eine größere Speicherkapazität aufweisen kann und mit dem auch das Auftreten eines Leckstroms (leakage current) verhindert werden kann, sowie ein Verfahren zu dessen Herstellung.
  • Weil in jüngster Zeit die Anzahl von Speicherzellen, die ein DRAM-Halbleiterbauelement ausbilden, vergrößert worden ist, nimmt die Belegungsfläche jeder Speicherzelle allmählich ab. Mittlerweile erfordern Kondensatoren bzw. Kapazitäten, die in den jeweiligen Speicherzellen ausgebildet sind, eine ausreichende Kapazität, damit gespeicherte Daten präzise ausgelesen werden können. Folglich erfordert augenblicklich ein DRAM-Halbleiterbauelement Speicherzellen, in denen Kapazitäten ausgebildet sind, die eine größere Kapazität aufweisen und auch eine kleinere Fläche belegen. Man kann die Kapazität eines Kondensators dadurch vergrößern, dass man als dielektrische Schicht einen Isolator verwendet, der eine größere Dielektrizitätskonstante aufweist, oder dass man den Flächeninhalt der Oberfläche einer unteren Elektrode vergrößert. In einem hochintegrierten DRAM-Halbleiterbauelement wird gegenwärtig als Dielektrikum eine Ta2O5-Schicht mit einer Dielektrizitätskonstante, die größer ist als die einer Nitridoxidschicht (NO), verwendet, so dass eine untere Elektrode eine dreidimensionale Struktur ausbildet.
  • 1 ist eine Querschnittsansicht, die einen Kondensator bzw. eine Kapazität für ein herkömmliches, der Anmelderin bekanntes Halbleiterspeicherbauelement darstellt. Wie in 1 gezeigt ist, ist mit Hilfe eines bekannten Verfahrens eine Gateelektrode 13, die eine Gateisolationsschicht 12 an deren Unterseite bzw. unteren Abschnitt umfasst, auf der Oberseite eines Halbleitersubstrats 10 ausgebildet, bei dem eine Feldoxidschicht 11 (field oxide) bei einem ausgewählten Abschnitt ausgebildet ist. Eine Übergangszone 14 ist auf dem Halbleitersubstrat 10 zu beiden Seiten der Gateelektrode 13 ausgebildet, so dass auf diese Weise ein MOS-Transistor ausgebildet wird. Eine erste Zwischenisolationsschicht 16 (interlayer insulating layer) und eine zweite Zwischenisolationsschicht 18 sind auf der Oberseite bzw. dem oberen Teil des Halbleitersubstrats 10 ausgebildet, in welchem der MOS-Transistor ausgebildet ist. Ein Speicherknoten-Kontaktloch h ist innerhalb der ersten und zweiten Zwischenisolationsschicht 16, 18 ausgebildet, so dass die Übergangszone 14 freigelegt ist. Eine zylinderförmige untere Elektrode 20 ist mit Hilfe eines bekannten Verfahrens ausgebildet, und zwar innerhalb des Speicherknoten-Kontaktlochs h, um so die freigelegte Übergangszone 14 zu kontaktieren. Eine HSG-Schicht 21 (Schicht mit hemisphärischem Korn bzw. hemispherical grain) ist auf einer Oberfläche der unteren Elektrode 20 ausgebildet, um die Oberfläche bzw. den Flächeninhalt der Oberfläche der unteren Elektrode 20 zu vergrößern. Eine Tantal(V)-Oxidschicht 23 ist auf der Oberfläche der HSG-Schicht 21 ausgebildet. Anschließend wird die Ta2O5-Schicht 23 auf der Oberseite bzw. dem oberen Teil der unteren Elektrode 20 einschließlich der HSG-Schicht 21 abgeschieden, wozu ein organisches Metall-Vorprodukt verwendet wird, beispielsweise Ta(OC2H5)5. Anschließend wird die Ta2O5-Schicht 23 bei einer vorausgewählten Temperatur wärmebehandelt, so dass diese kristallisiert. Eine obere Elektrode 25 wird aus einer Polysiliziumschicht oder einer dotierten Metallschicht auf der Oberseite bzw. dem oberen Abschnitt der Ta2O5-Schicht 23 ausgebildet.
  • Es wird jedoch eine Variation im Mischungsverhältnis von Ta und O hervorgerufen, weil die Ta2O5-Schicht 23 für gewöhnlich eine instabile Stöchiometrie aufweist. Als Folge werden Ta-Substitutionsatome, das heißt Gitterfehlstellenatome, in einer Dünnschicht erzeugt. Weil es sich bei diesen Gitterfehlstellenatomen um Sauerstofffehlstellen handelt, wird ein Leckstrom (leakage current) hervorgerufen.
  • Nun ist zusätzlich ein Verfahren zum Oxidieren der Ta2O5-Schicht ausgeführt worden, um die darin vorhandenen Ta-Substitutionsatome zu entfernen. Wenn jedoch dieser Oxidations-Verfahrensschritt ausgeführt wird, schreitet die Oxidreaktion der Ta2O5-Schicht mit bzw. in der oberen und unteren Elektrode aktiv fort. Als Folge wird eine Oxidschicht mit einer kleinen Dielektrizitätskonstante auf der Grenzschicht zwischen der Ta2O5-Schicht und der unteren Elektrode oder der oberen Elektrode ausgebildet, so dass die Homogenität der Grenzschicht schlechter wird und die Dicke einer effektiven Oxidschicht zunimmt, was auch für die Herstellungs-Verfahrensschritte gilt.
  • Weil die Ta2O5-Schicht mittels einer Reaktion zwischen einem organischen Tantal-Vorprodukt, das Kohlenstoffbestandteile enthält, und Sauerstoff ausgebildet wird, verbleiben darin nach dem Abscheidungs-Verfahrensschritt Reaktionsverunreinigungen bzw. -störstellen, beispielsweise Kohlenstoffatome (C), Kohlenstoffbestandteile bzw. -verbindungen (CH4, C2H4) und H2O. Diese Reaktionsnebenprodukte bewirken einen Leckstrom und verschlechtern die dielektrische Stärke bzw. Dielektrizitätskonstante der Ta2O5-Schicht.
  • Um diese Reaktionsnebenprodukte zu entfernen, hat man für gewöhnlich für die Ta2O5-Schicht zumindest mehr als zwei Schichten abgeschieden. Und außerdem wurde nach jedem Abscheidungsschritt eine Plasmabehandlung oder ein UV/Ozon-Verfahren ausgeführt, um Reaktionsnebenprodukte innerhalb der Ta2O5-Schicht zu entfernen. Das vorgenannte Verfahren hat jedoch den Nachteil, dass die Anzahl von Verfahrensschritten zunimmt.
  • Die nachveröffentlichte DE 100 31 056 A1 beschreibt einen Kondensator für eine Halbleiterspeichervorrichtung und ein Verfahren zu dessen Herstellung, wobei eine TaON-Schicht als dielektrische Schicht verwendet wird.
  • Die US 5 677 015 A betrifft einen Kondensator für eine Halbleitervorrichtung und ein Verfahren zu dessen Herstellung, wobei eine TaON-Schicht als dielektrische Schicht verwendet wird. Die US 5 352 623 A und die JP 11-74478 A beschreiben jeweils Kondensatoren für Halbleitervorrichtungen und Verfahren zu deren Herstellung, wobei in der JP 11-74478 A eine Ta2O5und TiO2enthaltende Schicht als Kondensatordielektrikum beschrieben ist.
  • Aufgabe der vorliegenden Erfindung ist es, einen Kondensator bzw. eine Kapazität für ein Halbleiterspeicherbauelement bereitzustellen, mit einer dielektrischen Schicht, die einen kleinen Leckstrom und eine große Dielektrizitätskonstante aufweist. Außerdem soll gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung eines solchen Kondensators bereitgestellt werden, mit dem man den gesamten Herstellungsprozess vereinfachen kann.
  • Diese Aufgabe wird durch einen Kondensator mit den Merkmalen nach Anspruch 1 sowie durch ein Verfahren mit den Merkmalen nach Anspruch 8 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der rückbezogenen Unteransprüche.
  • Vorteilhaft umfasst ein Kondensator bzw. eine Kapazität für ein Halbleiterspeicherbauelement: eine untere Elektrode, eine dielektrische Schicht, die auf der unteren Elektrode ausgebildet ist, und eine obere Elektrode, die auf der Oberseite der dielektrischen Schicht ausgebildet ist, wobei die dielektrische Schicht eine (TaO)1-x(TiO)xN-Schicht ist, wobei 0,01 ≤ x < 0,09 ist.
  • Weiter vorteilhaft wird ein Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement geschaffen, mit den folgenden Schritten: auf einem Halbleitersubstrat wird eine untere Elektrode ausgebildet; als dielektrische Schicht wird auf der Oberseite der unteren Elektrode eine (TaO)1-x(TiO)xN-Schicht abgeschieden; und auf der Oberseite der (TaO)1-x(TiO)xN-Schicht wird eine obere Elektrode ausgebildet, wobei 0,01 ≤ x < 0,09 ist.
  • Weiter vorteilhaft wird ein Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement geschaffen, mit den folgenden Schritten: auf einem Halbleitersubstrat wird eine untere Elektrode ausgebildet; eine Oberflächenbehandlung wird vorgenommen, um das Entstehen einer natürlichen Oxidschicht auf der Oberfläche der unteren Elektrode zu verhindern; auf der Oberseite bzw. dem oberen Abschnitt der unteren Elektrode wird als Dielektrikum eine Schicht aus (TaO)1-x(TiO)xN abgeschieden; Verunreinigungen innerhalb der Schicht aus (TaO)1-x(TiO)xN werden ausdiffundiert und gleichzeitig wird diese kristallisiert; und auf der Oberseite bzw. dem oberen Abschnitt der Schicht aus (TaO)1-x(TiO)xN wird eine obere Elektrode ausgebildet, wobei die Schicht aus (TaO)1-x(TiO)xN mit Hilfe einer oberflächenchemischen Reaktion von chemischem Ta-Dampf, chemischem Ti-Dampf, NH3-Gas und O2-Gas in einer LPCVD-Reaktionskammer ausgebildet wird, die auf einer Temperatur von etwa 300 bis 600°C gehalten wird.
  • Nachfolgend wird eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Figuren beschrieben werden. Es zeigen:
  • 1 eine Querschnittsansicht eines Kondensators gemäß dem Stand der Technik für ein Halbleiterspeicherbauelement;
  • 2A bis 2D Querschnittsansichten von bzw. nach jeweiligen Verfahrensschritten, um das Verfahren zur Herstellung eines Kondensators für ein Halbleiterbauelement gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zu beschreiben.
  • In den Figuren bezeichnen identische Bezugszeichen gleiche bzw. gleichwirkende Schichten bzw. Gruppen.
  • Wie in 2A gezeigt ist, wird mit Hilfe eines bekannten Verfahrens bei einem vorbestimmten Abschnitt eines Halbleitersubstrats 30 eine Feldoxidschicht 31 (field oxide) mit einer vorausgewählten Leitfähigkeit ausgebildet. Eine Gateelektrode 33 mit einer Gateisolationsschicht 32 an deren Unterseite bzw. deren unteren Abschnitt ist an einem vorbestimmten Abschnitt der Oberseite des Halbleitersubstrats 30 ausgebildet und eine Abstandsschicht 34 ist mit Hilfe eines bekannten Verfahrens an beiden Seitenwänden der Gateelektrode 33 ausgebildet. Eine Übergangszone 35 ist auf beiden Seiten des Halbleitersubstrats 30 auf der Gateelektrode 33 ausgebildet, um auf diese Weise einen MOS-Transistor auszubilden. Eine erste Zwischenisolationsschicht 36 (interlayer insulating layer) und eine zweite Zwischenisolationsschicht 38 sind auf dem Halbleitersubstrat 30 ausgebildet, in welchem der MOS-Transistor ausgebildet ist. Anschließend wird die zweite und erste Zwischenisolationsschicht 38, 36 bemustert bzw. strukturiert, so dass ein Abschnitt der Übergangszone 35 freigelegt ist, um auf diese Weise ein Speicherknoten-Kontaktloch H auszubilden. Eine untere Elektrode 40, beispielsweise von zylinderförmiger oder quaderförmiger Form, wird ausgebildet, so dass diese die freigelegte Übergangszone 35 kontaktiert wird. Eine HSG-Schicht 41 zum Vergrößern der Oberfläche bzw. des Oberflächeninhalts der unteren Elektrode 40 wird mit Hilfe eines bekannten Verfahrens auf der Oberfläche der unteren Elektrode 40 ausgebildet.
  • Um die Bildung bzw. Erzeugung einer natürlichen Oxidschicht mit kleiner Dielektrizitätskonstante an der Grenzschicht zwischen der unteren Elektrode 40 mit der HSG-Schicht 41 und der später noch auszubildenden dielektrischen Schicht (nicht dargestellt) einzuschränken bzw. zu unterdrücken, werden die untere Elektrode 40 mit der HSG-Schicht 41 und die zweite Zwischenisolationsschicht 38 oberflächenbehandelt. Hierbei kann die Oberflächenbehandlung mit Hilfe von zahlreichen Verfahren vorgenommen werden. Als eines von diesen Verfahren kann eine Wärmebehandlung in-situ (insbesondere an Ort und Stelle) ausgeführt werden, wozu Plasma in einer LPCVD-Kammer (Kammer zur Abscheidung aus der chemischen Dampfphase unter niedrigem Druck; low pressure chemical vapor deposition) unter einer Atmosphäre mit NH3-Gas oder N2/H2-Gas und bei einer Temperatur von etwa 300 bis 600°C verwendet wird. Als ein weiteres Verfahren kann auch oder außerdem das RTN-Verfahren (rasche thermische Nitrierung; rapid thermal nitridation) bei einer Temperatur von etwa 500 bis 1000°C und unter einer NH3-Gasatmosphäre ausgeführt werden oder eine Wärmebehandlung in einem Ofen unter denselben vorgenannten Bedingungen. Als weiteres Verfahren kann die Oberfläche der unteren Elektrode 40 mit Hilfe eines HF-Dampfes, einer HF-Lösung oder von Verbindungen, die HF enthalten, gereinigt werden. In diesem Stadium, und zwar vor dem oder im Anschluss an den Reinigungsschritt, kann ein gesonderter Verfahrensschritt zur Grenzflächenbehandlung mit Hilfe einer NH4OH-Lösung oder einer H2SO4-Lösung ausgeführt werden. Zusätzlich zu dem Verfahrensschritt zur Grenzflächenbehandlung kann auch ein thermischer Verfahrensschritt unter einer Atmosphäre mit N2O oder einem O2-Gas ausgeführt werden, um so die Strukturfehler und auch die strukturelle Heterogenität auf Grund von freien Bindungen (dangle bonds) auf der Oberfläche der unteren Elektrode zu verbessern. Als Folge wird die Bildung der natürlichen Oxidschicht unterdrückt. Wenn der thermische Verfahrensschritt bzw. die Wärmebehandlung ausgeführt wird, wird die RTN-Behandlung oder die Wärmebehandlung im Ofen unter Verwendung eines Plasmas und unter einer NH3-Gasatmosphäre ausgeführt und hierbei in natürlicher Weise eine Siliziumnitridschicht 42 auf der Oberseite bzw. den oberen Abschnitten der unteren Elektrode 40 mit der HSG-Schicht 41 und der zweiten Zwischenisolationsschicht 38 ausgebildet. Wenn die Siliziumnitridschicht nicht in natürlicher Weise mittels der Oberflächenbehandlung ausgebildet wird, wird außerdem eine Siliziumnitridschicht 42 zur Unterdrückung der Bildung der natürlichen Oxidschicht künstlich auf den oberen Abschnitten der unteren Elektrode 40 mit der HSG-Schicht 41 und der zweiten Zwischenisolationsschicht 38 abgeschieden.
  • Wie in 2B gezeigt ist, wird als Dielektrikum auf der Oberseite bzw. dem oberen Abschnitt der Siliziumnitridschicht 42 eine (TaO)1-x(TiO)xN-Schicht 43 (0,01 ≤ x < 0,09) ausgebildet und in einer LPCVD-Kammer auf einer Temperatur von etwa 300 bis 600°C gehalten, und zwar mittels einer chemischen Reaktion eines chemischen Ta-Dampfes, eines chemischen Ti-Dampfes, eines NH3-Gases und/oder eines O2-Gases. Hierbei erhält man den chemischen Ta-Dampf durch Einstellen eines Vorprodukts, beispielsweise von Ta(OC2H5)5 (Tantalethylat), Ta(N(CH3)2)5 (Penta-Diemethyl-Aminotantal), und anschließendes Verdampfen in einer Verdampferröhre, die auf einer Temperatur von etwa 140 bis 220°C gehalten wird, und erhält man den chemischen Ti-Dampf durch Einstellen eines Vorprodukts, wie beispielsweise Ti[OCH(CH3)2]4 (Tantalisopropylat), TiCl4, TDMAT (Tetrakis-Dimethylamido-Ti), TDEAT (Tetrakis-Diethylamido-Ti), und anschließendes Verdampfen in einer Verdampferröhre, die auf einer Temperatur von etwa 200 bis 300°C gehalten wird. In diesem Stadium wird der chemische Ta-Dampf und der chemische Ti-Dampf so zugeführt, dass das Molverhältnis von Ti/Ta etwa zwischen 0,01 und 1 liegt, und wird das NH3-Gas bzw. das O2-Gas mit einer Rate etwa im Bereich zwischen 600 und 1000 cm3/Minute (unter Standardbedingungen) zugeführt. Wenn die (TaO)1-x(TiO)xN-Schicht 43 ausgebildet wird, wird eine Gasphasenreaktion innerhalb der Reaktionskammer in größtmöglichem Umfang unterdrückt, während gleichzeitig eine chemische Reaktion nur auf der Waferoberfläche erfolgt. Außerdem wird die (TaO)1-x(TiO)xN-Schicht 43 mit einer Dicke von etwa 8 bis 15 nm (80 bis 150 Å) ausgebildet.
  • Wie in 2C gezeigt ist, wird, um die (TaO)1-x(TiO)xN-Schicht 43 in einem amorphen Zustand zu kristallisieren und um darin enthaltene Reaktionsnebenprodukte auszudiffundieren, die (TaO)1-x(TiO)xN-Schicht 43 mit Hilfe des RTP-Verfahrens oder in einem Ofen unter einer N2O-(O2- oder N2)-Gasatmosphäre bei einer Temperatur von etwa 550 bis 950°C undwährend einer Zeitdauer von etwa 30 Sekunden bis 30 Minuten getempert (annealed). Als Folge wird die (TaO)1-x(TiO)xN-Schicht 43 in dem amorphen Zustand in eine kristalline (TaO)1-x(TiO)xN-Schicht 43a umgewandelt, so dass die Dielektrizitätskonstante verbessert wird und die verbleibenden, darin enthaltenen Reaktionsnebenprodukte nach außen diffundieren. Deshalb wird die Ursache für das Auftreten eines Leckstroms beseitigt.
  • Wie in 2D gezeigt ist, wird anschließend auf der Oberseite bzw. dem oberen Abschnitt der kristallisierten (TaO)1-x(TiO)xN-Schicht 43a eine obere Elektrode 45 ausgebildet. Hierbei kann die obere Elektrode 45 aus einer dotierten Polysiliziumschicht oder einer Metallschicht hergestellt werden. Wenn eine Metallschicht für die obere Elektrode 45 verwendet wird, kann man auswählen unter anderem aus den folgenden Elementen bzw. Verbindungen: TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 und Pt. Zum Ausbilden der Metallschicht kann man unter anderem unter den folgenden Verfahren auswählen: LPCVD, PECVD und magnetisches Radiofrequenzsputtern (RF magnetic sputtering).
  • Wie vorstehend ausführlich ausgeführt wurde, sind die folgenden Effekte das Ergebnis der Verwendung einer (TaO)1-x(TiO)xN-Schicht als Dielektrikum.
  • Zunächst hat die (TaO)1-x(TiO)xN-Schicht eine große Dielektrizitätskonstante von mehr als 40 und diese kann für den Kondensator mit großer Kapazität verwendet werden. Und die (TaO)1-x(TiO)xN-Schicht ist kovalent an TiO2 gebunden (covalent-bonded) mit einer Gitterstruktur mit einem in der Struktur stabilen tetragonalen System, so dass man auf diese Weise hervorragende mechanische und elektrische Eigenschaften und auch eine stabile Struktur erzielt.
  • Folglich ist die (TaO)1-x(TiO)xN-Schicht sehr stabil gegen externe Einflüsse und besitzt einen geringen Leckstrom.
  • Außerdem benötigt man keinen zusätzlichen Oxidationsschritt bei niedriger Temperatur, um die Stöchiometrie zu stabilisieren, weil die (TaO)1-x(TiO)xN-Schicht eine stabilere Stöchiometrie aufweist als die Ta2O5-Schicht. Folglich kann die Anzahl von Verfahrensschritten verringert werden.
  • Zusammenfassend betrifft die Erfindung einen Kondensator für ein Halbleiterspeicherbauelement sowie ein Verfahren zu dessen Herstellung. Der Kondensator besitzt eine große Speicherkapazität und verhindert auch das Auftreten eines Leckstroms. Gemäß der Erfindung wird eine untere Elektrode auf einem Halbleitersubstrat ausgebildet. Die Oberfläche der unteren Elektrode wird oberflächenbehandelt, um so das Ausbilden einer natürlichen Oxidschicht auf deren Oberfläche zu verhindern. Eine (TaO)1-x(TiO)N-Schicht wird als Dielektrikum auf der Oberseite der unteren Elektrode abgeschieden. Anschließend wird zum Kristallisieren der (TaO)1-x(TiO)xN-Schicht eine Wärmebehandlung vorgenommen. Anschließend wird auf der Oberseite der (TaO)1-x(TiO)xN-Schicht eine obere Elektrode ausgebildet.

Claims (25)

  1. Kondensator für ein Halbleiterspeicherbauelement, umfassend: eine untere Elektrode (40); eine dielektrische Schicht (43), die auf der unteren Elektrode (40) ausgebildet ist; und eine obere Elektrode (45), die auf der Oberseite der dielektrischen Schicht (43) ausgebildet ist, wobei die dielektrische Schicht eine (TaO)1-x(TiO)xN-Schicht ist, wobei 0,01 ≤ x < 0,09 ist.
  2. Kondensator nach Anspruch 1, bei dem zusätzlich eine Siliziumnitridschicht (42) zwischen der unteren Elektrode (40) und der dielektrischen Schicht (43) angeordnet ist.
  3. Kondensator nach Anspruch 1 oder Anspruch 2, bei dem die untere Elektrode (40) zylinderförmig ist, mit Topologien auf deren Oberfläche.
  4. Kondensator nach Anspruch 1 oder Anspruch 2, bei dem die untere Elektrode quader-förmig ist, mit Topologien auf deren Oberfläche.
  5. Kondensator nach einem der vorhergehenden Ansprüche, bei dem die untere Elektrode (40) oder die obere Elektrode (45) aus einer dotierten Polysiliziumschicht ausgebildet ist.
  6. Kondensator nach einem der Ansprüche 1 bis 4, bei dem die obere Elektrode (45) aus einer Metallschicht ausgebildet wird.
  7. Kondensator nach Anspruch 6, bei dem die Metallschicht aus den folgenden Verbindungen bzw. Elementen ausgewählt ist: TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 und Pt.
  8. Verfahren zur Herstellung eines Kondensators auf einem Halbleitersubstrat, mit den folgenden Schritten: auf dem Halbleitersubstrat (30) wird eine untere Elektrode (40) ausgebildet; als dielektrische Schicht wird auf der Oberseite der unteren Elektrode (40) eine (TaO)1-x(TiO)xN-Schicht abgeschieden; und auf der Oberseite der (TaO)1-x(TiO)xN-Schicht wird eine obere Elektrode (45) ausgebildet, wobei 0,01 ≤ x < 0,09 ist.
  9. Verfahren nach Anspruch 8, bei dem die (TaO)1-x(TiO)xN-Schicht mittels einer chemischen Reaktion auf einer Waferoberfläche von chemischem Ta-Dampf, chemischem Ti-Dampf, von NH3-Gas und O2-Gas in einem eingeschränkten Zustand einer Gasphasenreaktion in einer LPCVD-Kammer ausgebildet wird, wobei eine Temperatur von 300 bis 600°C aufrechterhalten wird.
  10. Verfahren nach Anspruch 9, bei dem der chemische Ta-Dampf und der chemische Ti-Dampf so zugeführt wird, dass das Molverhältnis von Ti/Ta zwischen 0,01 und 1 liegt.
  11. Verfahren nach Anspruch 10, bei dem man den chemischen Ta-Dampf durch Verdampfen eines organischen Metall-Vorprodukts erhält, das Tantal enthält, und zwar bei einer Temperatur von 140 bis 220°C.
  12. Verfahren nach Anspruch 11, bei dem das organische Metall-Vorprodukt, das Tantal enthält, Ta(OC2H5)5 oder Ta(N(CH3)2)5 ist.
  13. Verfahren nach Anspruch 10, bei dem man den chemischen Ti-Dampf durch Verdampfen eines organischen Metall-Vorprodukts, das Titan enthält, bei einer Temperatur von 200 bis 300°C erhält.
  14. Verfahren nach Anspruch 13, bei dem das organische Metall-Vorprodukt, das Titan enthält, aus den folgenden Verbindungen ausgewählt wird: Ti[OCH(CH3)2]4, TiCl4, TDMAT und TDEAT.
  15. Verfahren nach einem der Ansprüche 8 bis 14, bei dem das NH3-Gas und das O2-Gas mit 600 bis 1000 cm3/Minute (unter Standardbedingungen) zugeführt wird.
  16. Verfahren nach einem der Ansprüche 8 bis 15, bei dem außerdem zwischen den Verfahrensschritten zur Ausbildung der unteren Elektrode (40) und zum Abscheiden der (TaO)1-x(TiO)xN-Schicht eine Oberflächenbehandlung vorgenommen wird, um die Bildung einer natürlichen Oxidschicht auf der Oberfläche der unteren Elektrode (40) zu unterbinden.
  17. Verfahren nach Anspruch 16, bei dem es sich bei der Oberflächenbehandlung um eine Wärmebehandlung bei einer Temperatur von 300 bis 600°C in einer LPCVD-Kammer handelt, die ein Plasma mit einer Atmosphäre mit NH3-Gas oder N2/H2-Gas enthält.
  18. Verfahren nach Anspruch 16, bei dem die Oberflächenbehandlung mit Hilfe eines RTN-Verfahrens bei einer Temperatur von 500 bis 1000°C in einer Kammer, mit einer NH3-Gasatmosphäre erfolgt.
  19. Verfahren nach Anspruch 16, bei dem es sich bei der Oberflächenbehandlung um eine Wärmebehandlung bei einer Temperatur von 500 bis 1000°C in einem Ofen handelt, der eine NH3-Gasatmosphäre aufweist.
  20. Verfahren nach Anspruch 16, bei dem während der Oberflächenbehandlung die Oberfläche der unteren Elektrode (40) mit Hilfe eines HF-Dampfes, einer HF-Lösung oder einer Verbindung, die HF enthält, gereinigt wird.
  21. Verfahren nach Anspruch 20, bei dem außerdem eine Grenzflächenbehandlung vorgenommen wird, wozu eine NH4OH-Lösung oder eine H2SO4-Lösung verwendet wird, und zwar vor dem oder nach dem Reinigungsschritt.
  22. Verfahren nach Anspruch 16, bei dem es sich bei der Oberflächenbehandlung um eine Wärmebehandlung unter einer Atmosphäre mit einem N2O-Gas oder einem O2-Gas handelt.
  23. Verfahren nach einem der Ansprüche 8 bis 22 mit dem weiteren Schritt einer Kristallisation der (TaO)1-x(TiO)xN-Schicht und einer gleichzeitig erfolgenden Ausdiffundierungsreaktion von darin enthaltenen Nebenprodukten, und zwar zwischen dem Schritt zur Ausbildung der (TaO)1-x(TiO)xN-Schicht und dem Schritt zur Ausbildung der oberen Elektrode (45).
  24. Verfahren nach Anspruch 23, bei dem der Kristallisation- und Ausdiffundierungschritt mit Hilfe eines RTP-Verfahrens unter einer Atmosphäre mit N2O-Gas, O2-Gas oder N2-Gas und bei einer Temperatur von 550 bis 950°C ausgeführt wird.
  25. Verfahren nach Anspruch 23, bei dem der Kristallisations- und Ausdiffundierungsschritt durch Tempern in einem Ofen unter einer Atmosphäre mit N2O-Gas, O2-Gas oder N2-Gas und bei einer Temperatur von 550 bis 950°C ausgeführt wird.
DE10032210A 1999-07-01 2000-07-03 Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE10032210B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990026386A KR100327584B1 (ko) 1999-07-01 1999-07-01 반도체소자의 고정전용량 커패시터 형성방법
KR99-26386 1999-07-01

Publications (2)

Publication Number Publication Date
DE10032210A1 DE10032210A1 (de) 2001-06-28
DE10032210B4 true DE10032210B4 (de) 2012-04-12

Family

ID=19598651

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10032210A Expired - Fee Related DE10032210B4 (de) 1999-07-01 2000-07-03 Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung

Country Status (7)

Country Link
US (2) US6448128B1 (de)
JP (1) JP2001053254A (de)
KR (1) KR100327584B1 (de)
CN (1) CN1168144C (de)
DE (1) DE10032210B4 (de)
GB (1) GB2358283B (de)
TW (1) TW504800B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351450B1 (ko) * 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US6451646B1 (en) * 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
KR100395507B1 (ko) * 2001-11-27 2003-08-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US20050086109A1 (en) * 2003-10-17 2005-04-21 Mcfadden Jeffrey A. Methods and apparatus for posting messages on documents delivered over a computer network
US7172947B2 (en) * 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
EP1693889B1 (de) * 2005-02-16 2017-05-24 Imec Verfahren zur Erhöhung der Initierung vom Wachstum einer Schicht
EP1693888A1 (de) * 2005-02-16 2006-08-23 Interuniversitair Microelektronica Centrum ( Imec) Verfahren zur Erhöhung der Initierung vom Wachstum einer Schicht
US7927933B2 (en) * 2005-02-16 2011-04-19 Imec Method to enhance the initiation of film growth
JP5334199B2 (ja) 2008-01-22 2013-11-06 ルネサスエレクトロニクス株式会社 容量素子を有する半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352623A (en) * 1993-02-17 1994-10-04 Nec Corporation Method for manufacturing a semiconductor device
US5569619A (en) * 1992-06-24 1996-10-29 Lg Semicon Co., Ltd. Method for forming a capacitor of a semiconductor memory cell
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same
JPH1174478A (ja) * 1997-09-01 1999-03-16 Matsushita Electron Corp 誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置
DE10031056A1 (de) * 1999-06-25 2001-03-01 Hyundai Electronics Ind Kondensator für eine Halbleiterspeichervorrichtung und Verfahren zu dessen Herstellung

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS62136035A (ja) 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JPH01173622A (ja) 1987-12-26 1989-07-10 Fujitsu Ltd 窒化膜の形成方法
JP2829023B2 (ja) 1989-02-28 1998-11-25 株式会社東芝 半導体集積回路用キャパシタ
JPH05335483A (ja) 1992-05-29 1993-12-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06163819A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd 半導体装置のキャパシタ構造
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0745467A (ja) 1993-07-26 1995-02-14 Alps Electric Co Ltd 誘電体およびこの誘電体を有するキャパシタ
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
KR0155879B1 (ko) 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5631188A (en) 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
JP3742471B2 (ja) 1996-12-09 2006-02-01 株式会社東海理化電機製作所 車両用警報装置
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
JP3794597B2 (ja) 1997-06-18 2006-07-05 日本電信電話株式会社 話題抽出方法及び話題抽出プログラム記録媒体
US5841186A (en) * 1997-08-19 1998-11-24 United Microelectronics Corp. Composite dielectric films
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6087261A (en) * 1997-09-30 2000-07-11 Fujitsu Limited Method for production of semiconductor device
US5837576A (en) 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
TW357430B (en) 1997-12-22 1999-05-01 United Microelectronics Corp Manufacturing method of capacitors
JPH11233723A (ja) 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
KR100497142B1 (ko) * 1999-11-09 2005-06-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100494322B1 (ko) * 1999-12-22 2005-06-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5569619A (en) * 1992-06-24 1996-10-29 Lg Semicon Co., Ltd. Method for forming a capacitor of a semiconductor memory cell
US5352623A (en) * 1993-02-17 1994-10-04 Nec Corporation Method for manufacturing a semiconductor device
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same
JPH1174478A (ja) * 1997-09-01 1999-03-16 Matsushita Electron Corp 誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置
DE10031056A1 (de) * 1999-06-25 2001-03-01 Hyundai Electronics Ind Kondensator für eine Halbleiterspeichervorrichtung und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
GB2358283B (en) 2004-06-09
TW504800B (en) 2002-10-01
CN1280391A (zh) 2001-01-17
US20020137274A1 (en) 2002-09-26
GB0015988D0 (en) 2000-08-23
GB2358283A (en) 2001-07-18
DE10032210A1 (de) 2001-06-28
KR100327584B1 (ko) 2002-03-14
US6777740B2 (en) 2004-08-17
US6448128B1 (en) 2002-09-10
JP2001053254A (ja) 2001-02-23
KR20010008510A (ko) 2001-02-05
CN1168144C (zh) 2004-09-22

Similar Documents

Publication Publication Date Title
DE10055431B4 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
US6911402B2 (en) Deposition method of a dielectric layer
DE102006030707B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10064067B4 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
EP1145279A2 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE10226381A1 (de) Halbleiter-Vorrichtung mit einem Dünnfilm-Kondensator und Verfahren zu seiner Herstellung
DE10255841A1 (de) Kondensator mit ruthenhaltigen Elektroden
US6576928B2 (en) Semiconductor device capacitor with high permittivity tantalum pentoxide/niobium pentoxide dielectric
DE10032213B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE102007000677A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE10065224B4 (de) Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen
DE10031056B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE10032209B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10055450A1 (de) Verfahren zum Herstellen eines Ta205-Kondensators unter Verwendung einer Ta205-Dünnschicht als dielektrische Schicht
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
EP1111083B1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
DE10031577A1 (de) Kondensator für ein Halbleiterpeicherbauelement und Verfahren zu dessen Herstellung
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators
DE10130936A1 (de) Herstellungsverfahren für ein Halbleiterbauelement
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120713

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee