DE10034878A1 - Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher - Google Patents

Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher

Info

Publication number
DE10034878A1
DE10034878A1 DE10034878A DE10034878A DE10034878A1 DE 10034878 A1 DE10034878 A1 DE 10034878A1 DE 10034878 A DE10034878 A DE 10034878A DE 10034878 A DE10034878 A DE 10034878A DE 10034878 A1 DE10034878 A1 DE 10034878A1
Authority
DE
Germany
Prior art keywords
memory
test
component
test results
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10034878A
Other languages
English (en)
Other versions
DE10034878C2 (de
Inventor
Alexander Benedix
Reinhard Dueregger
Henning Hartmann
Wolfgang Ruf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10034878A priority Critical patent/DE10034878C2/de
Priority to US09/907,694 priority patent/US6895538B2/en
Publication of DE10034878A1 publication Critical patent/DE10034878A1/de
Application granted granted Critical
Publication of DE10034878C2 publication Critical patent/DE10034878C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Es wird ein Verfahren zur Überprüfung des Bauelementes und ein Bauelement beschrieben, bei dem Testergebnisse, die beim Testen des Bauelementes ermittelt wurden, in einem Speicher des Bauelementes abgelegt werden. Auf diese Weise sind die Testergebnisse mit dem Bauelement verbunden und für spätere Auswertungen jederzeit verfügbar.

Description

Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 und ein Bauelement gemäß dem Oberbe­ griff des Patentanspruchs 6.
Bauelemente werden während verschiedener Stufen der Herstel­ lung auf eine vorgegebene Funktionsweise überprüft. Dazu wird beispielsweise bei einem Halbleiterspeicher mit einem Testge­ rät eine korrekte Funktionsweise der Speicherzellen über­ prüft.
Je nach dem, in welcher Herstellungsstufe sich das Bauelement befindet, werden unterschiedliche Testverfahren zur Überprü­ fung des Bauelementes verwendet. Üblicherweise werden die Te­ stergebnisse der Testverfahren dazu verwendet, um defekte Bauelemente auszusortieren oder um Bauelemente in verschiede­ ne Güteklassen einzuteilen.
Die Aufgabe der Erfindung besteht darin, ein Verfahren und ein Bauelement mit einer verbesserten Nutzung der Testergeb­ nisse bereitzustellen.
Die Aufgabe der Erfindung wird durch die Merkmale des An­ spruchs 1 und durch die Merkmale des Anspruchs 6 gelöst.
In vorteilhafter Weise werden die Testergebnisse in einen Speicher des Bauelementes abgelegt. Auf diese Weise sind die Testergebnisse fest mit dem Bauelement verbunden und können später beispielsweise nach einem weiteren Herstellungsschritt ausgelesen und für die Durchführung des Herstellungsschrittes berücksichtigt werden.
Weitere vorteilhafte Ausführungen der Erfindung sind in den abhängigen Ansprüchen angegeben. In einer bevorzugten Ausfüh­ rungsform werden nicht nur die Testergebnisse sondern auch eine Kennung für das Testverfahren, bei dem die Testergebnis­ se ermittelt wurden, im Speicher abgelegt. Auf diese Weise können Testergebnisse von einer Vielzahl von Testverfahren für eine spätere Auswertung und/oder Verwendung abgespeichert werden. Aufgrund der Kennung sind die Testergebnisse den ein­ zelnen Testverfahren zugeordnet. Diese Information kann bei einer Auswertung berücksichtigt werden und Aufschlüsse über die Ursachen einer Fehlfunktion geben.
Eine vorteilhafte Anwendung der Erfindung betrifft das Gebiet der Halbleiterspeicher, bei denen vorzugsweise als Speicher elektrisch programmierbare, nicht flüchtige Speicher einge­ setzt werden. Besonders vorteilhaft ist der Einsatz der Er­ findung bei DRAMs, die dynamische Speicher darstellen, bei denen auf die einzelnen Speicherzellen des Speichers zuge­ griffen werden kann. Vorzugsweise wird als Speicher ein Feld von programmierbaren Sicherungen (Fuses) verwendet.
In einer bevorzugten Ausführungsform der Erfindung werden die abgespeicherten Testergebnisse ausgelesen und nach vorgegebe­ nen Verfahren ausgewertet. Vorzugsweise werden die abgespei­ cherten Testergebnisse bei folgenden Testverfahren berück­ sichtigt, um z. B. fehlerhafte Bausteine auszusortieren oder gute Bausteine in unterschiedliche Güteklassen einzuteilen
Die Erfindung wird im folgenden anhand der Figuren näher er­ läutert. Es zeigen:
Fig. 1 ein Bauelement mit einem Testgerät und einem Program­ miergerät,
Fig. 2 einen Programmablauf zum Testen eines Bauelementes und
Fig. 3 ein Bauelement mit einem integrierten Programmierge­ rät.
Fig. 1 zeigt ein Bauelement 1, das einen Speicher 2 auf­ weist, wobei der Speicher 2 in Form eines adressierbaren Fel­ des von elektrisch programmierbaren nicht flüchtigen Spei­ cherzellen bzw. elektrisch programmierbaren Sicherungen (Fu­ ses) ausgebildet ist. Der Speicher 2 ist als elektrisch pro­ grammierbarer Speicher realisiert, der eine Vielzahl von Speicherzellen aufweist, die einzeln adressierbar sind. Der Speicher 2 steht mit einer Steuerschaltung 9 über eine dritte Schnittstelle 7 in Verbindung, wobei die Steuerschaltung 9 auf dem Bauelement 1 integriert ist. Zudem weist das Bauele­ ment 1 eine erste und eine zweite Schnittstelle 10, 11 auf, an die ein Testgerät 12 und ein Programmiergerät 13 ange­ schlossen sind. Das Testgerät 12 und das Programmiergerät 13 sind über eine Datenleitung 14 miteinander verbunden.
Die zweite Schnittstelle 11 verbindet den Speicher 2 und das Programmiergerät 13. Der Speicher 2 ist beispielsweise als programmierbarer Festwertspeicher ausgebildet, in dessen Speicherzellen Daten eingeschrieben werden können, indem eine Sicherung am Ausgang der Speicherzelle durch einen erhöhten Programmierstrom durchgebrannt wird.
Das Bauelement 1 weist eine elektronische Schaltung 15 auf, die über die zweite Schnittstelle 10 mit der Steuerschaltung 9 und dem Testgerät 12 verbunden ist. Das Testgerät 12 hat über die erste Schnittstelle 10 Zugriff auf die elektronische Schaltung 15 und führt nach vorgegebenen Testverfahren eine Überprüfung der elektronischen Schaltung 15 durch. Die Te­ stergebnisse, die bei der Überprüfung der elektronischen Schaltung 15 erhalten werden, werden an das Programmiergerät 13 weitergegeben. Das Programmiergerät 13 überträgt über die zweite Schnittstelle 11 die Testergebnisse in den program­ mierbaren Speicher 2. In einer Weiterbildung der Erfindung ist anstelle der ersten und zweiten Schnittstelle 10, 11 nur eine Schnittstelle vorgesehen, an die die Steuerschaltung 9, die elektronische Schaltung 15, der Speicher 2, das Testgerät 12 und das Programmiergerät 13 angeschlossen sind.
Das Bauelement 1 ist nicht in allen Details beschrieben und kann beispielsweise als DRAM ausgebildet sein. Das Bauelement 1 kann jedoch auch beliebige andere elektronische Schaltungen aufweisen, die auf eine korrekte Funktionsweise überprüft werden.
In einer bevorzugten Ausführungsform ist das Programmiergerät 13 auf dem Bauelement 1 integriert, wie in Fig. 3 darge­ stellt ist.
Die Funktionsweise der Anordnung der Fig. 1 wird im folgen­ den anhand des Programmablaufs der Fig. 2 näher erläutert: Bei Programmpunkt 10 startet das Testgerät 12 ein Testverfah­ ren, bei dem die elektronische Schaltung 15 überprüft wird. Ist die elektronische Schaltung 15 beispielsweise in Form ei­ nes Speichers mit einer Vielzahl von Speicherzellen ausgebil­ det, so werden die einzelnen Speicherzellen auf eine korrekte Funktionsweise überprüft. Dazu gibt das Testgerät 12 vorgege­ bene Daten an die elektronische Schaltung 15 zum Abspeichern.
Anschließend überprüft bei Programmpunkt 20 das Testgerät 12, ob die übertragenen Daten von den Speicherzellen korrekt ab­ gespeichert wurden, wie schnell die Schaltung 15 arbeitet und welchen Stromverbrauch die Schaltung 15 aufweist. Dabei wird eine Information über eine korrekte oder falsche Abspeiche­ rung und/oder eine Einteilung in eine Güteklasse (high, medi­ um, low) in Bezug auf die Geschwindigkeit, korrekte Funkti­ onsweise und/oder auf den Stromverbrauch als Testergebnis er­ mittelt. Die Testergebnisse werden zum Programmiergerät 13 übertragen.
Beim folgenden Programmpunkt 30 überträgt das Programmierge­ rät 13 die Testergebnisse über die zweite Schnittstelle 11 in den programmierbaren Speicher 2. In einer bevorzugten Ausfüh­ rungsform wird zusätzlich zu den Testergebnissen eine Kennung für das Testverfahren im Speicher 2 abgelegt, bei dem die Testergebnisse ermittelt wurden. Auf diese Weise können die Te­ stergebnisse verschiedener Testverfahren geordnet nach den Testverfahren im Speicher 2 abgelegt werden. Dies bietet den Vorteil, dass die Testergebnisse unter Berücksichtigung der Testverfahren ausgewertet und/oder verwendet werden können.
Bei dem folgenden Programmpunkt 40 erfolgt ein Start eines anderen Testverfahrens durch das Testgerät 12, bei dem bei­ spielsweise in einem späteren Herstellungsstadium oder bei einer anderen Umgebungstemperatur die gleiche Funktion oder eine andere Funktion der elektronischen Schaltung 15 über­ prüft wird. Beispielsweise wird die Taktfrequenz der elektro­ nischen Schaltung 15 bei einer anderen Temperatur überprüft.
Bei Programmpunkt 50 liest das Testgerät 12 die im Speicher 2 abgelegten Testergebnisse aus.
Beim folgenden Programmpunkt 60 wertet das Testgerät 12 die ausgelesenen Testergebnisse und die neuen Testergebnisse aus Tand ordnet die elektronische Schaltung einer Güteklasse (z. B. low, medium, high zu. Wurden beispielsweise die abge­ legten Testergebnisse bei einem Niedertemperaturtest bei bei­ spielsweise -10° ermittelt und werden bei dem folgenden Test die Hochtemperaturfestigkeit der elektronischen Schaltung 15 bei einer Temperatur von 85°C überprüft, so werden die Te­ stergebnisse der beiden Tests verwendet, um die elektronische Schaltung 15 für die zwei Temperaturen in eine Güteklasse und unabhängig von der Temperatur in eine Güteklasse einzuteilen.
Anschließend schreibt das Programmiergerät 13 die Testergeb­ nisse und/oder die Güteklassen für die Temperaturen und/oder die Güteklasse für die elektronische Schaltung 15 unabhängig von der Temperatur bei Programmpunkt 70 in den Speicher 2. Daraufhin wird zu Programmpunkt 20 zurückverzweigt.
Die Erfindung wurde am Beispiel eines elektronisch program­ mierbaren Speichers 2 mit vorzugsweise elektronischen Sicherungen beschrieben. Die Erfindung ist jedoch nicht auf diesen Speicher beschränkt, sondern es kann jede Art von Speicher zur Abspeicherung der Testergebnisse verwendet werden.
Ein Vorteil der Erfindung besteht darin, dass die Testergeb­ nisse in einer Baueinheit mit dem getesteten Bauelement vor­ liegen und somit während der gesamten Lebensdauer des Bauele­ mentes am Bauelement zur Verfügung stehen. Damit ist eine er­ weiterte Ausnutzung der Informationen, die in den Testergeb­ nissen liegen, gegeben. Diese Information kann bei DRAMs z. B. eingesetzt werden, um die Degradation (Alterung) von Zellen oder Transistoren während der Betriebszeit zu Testen.
Fig. 3 zeigt eine weitere Ausführungsform der Erfindung, bei der das Programmiergerät 13 auf dem Bauelement 1 integriert ist und über die erste Schnittstelle 10 mit dem Testgerät 12 verbunden ist.

Claims (9)

1. Verfahren zum Überprüfen eines Bauelementes, wobei das Bauelement mit einem Testverfahren überprüft wird und Te­ stergebnisse des Testverfahrens ermittelt werden, dadurch gekennzeichnet, dass die Testergebnisse in einen Speicher (2) des Bauele­ mentes (1) abgelegt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Testergebnisse mit einer Kennung für das Testverfahren abgespeichert werden, mit dem die Testergebnisse ermittelt wurden.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch ge­ kennzeichnet, dass als Bauelement (1) ein Halbleiterspei­ cher verwendet wird, und dass als Speicher (2) ein elek­ trisch programmierbarer nicht flüchtiger Speicher verwen­ det wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, dass die abgespeicherten Testergebnisse aus­ gelesen und ausgewertet werden
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, dass die Testergebnisse bei einem weiteren Testverfahren berücksichtigt werden, und dass mehrere Te­ stergebnisse in Form einer Güteklasse bewertet und abge­ speichert werden.
6. Bauelement (1) mit einem Speicher (2), mit einer Ein/Ausgabe-Schnittstelle (10, 11) zum Einschreiben und/oder Auslesen von Daten aus dem Speicher (2), wobei das Bauelement (1) eine Schnittstelle (10, 11) zum An­ schluss eines Testgerätes (12) aufweist, mit dem das Bau­ element (1) nach einem vorgegebenen Testverfahren über­ prüfbar ist, dadurch gekennzeichnet, dass die Schnittstelle (10, 11) in der Weise ausgebildet ist, dass an die Schnittstelle (11, 12) ein Programmiergerät (13) an­ schließbar ist, wobei das Programmiergerät (13) zum Ein­ schreiben von Testergebnissen in den Speicher (2) vorgese­ hen ist.
7. Bauelement nach Anspruch 6, dadurch gekennzeichnet, dass der Speicher (2) in Form eines elektrisch programmierbaren nicht flüchtigen Speichers (2) ausgebildet ist.
8. Bauelement nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass im Speicher (2) ein Testergebnis und/oder eine Güte­ klasse abgelegt sind, die beim Testen des Bauelementes (1) ermittelt wurden.
9. Bauelement nach einem der Ansprüche 6 bis 8, dadurch ge­ kennzeichnet, dass das Programmiergerät (13) auf dem Bau­ element (1) integriert ist.
DE10034878A 2000-07-18 2000-07-18 Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher Expired - Fee Related DE10034878C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10034878A DE10034878C2 (de) 2000-07-18 2000-07-18 Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher
US09/907,694 US6895538B2 (en) 2000-07-18 2001-07-18 Method for testing a device and a test configuration including a device with a test memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10034878A DE10034878C2 (de) 2000-07-18 2000-07-18 Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher

Publications (2)

Publication Number Publication Date
DE10034878A1 true DE10034878A1 (de) 2002-03-07
DE10034878C2 DE10034878C2 (de) 2003-12-04

Family

ID=7649307

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10034878A Expired - Fee Related DE10034878C2 (de) 2000-07-18 2000-07-18 Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher

Country Status (2)

Country Link
US (1) US6895538B2 (de)
DE (1) DE10034878C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334801B3 (de) * 2003-07-30 2005-01-27 Infineon Technologies Ag Halbleiterschaltung und Verfahren zum Testen, Überwachen und applikationsnahen Einstellen einer Halbleiterschaltung
US7385837B2 (en) 2004-09-30 2008-06-10 Infineon Technologies Ag Nonvolatile memory cell and methods for operating a nonvolatile memory cell

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US7120513B1 (en) * 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US7509543B2 (en) * 2003-06-17 2009-03-24 Micron Technology, Inc. Circuit and method for error test, recordation, and repair
US20050149785A1 (en) * 2003-12-19 2005-07-07 Hassan Mohamed A. Apparatus and method for testing a flash memory unit using stress voltages
JP4514028B2 (ja) * 2004-05-20 2010-07-28 ルネサスエレクトロニクス株式会社 故障診断回路及び故障診断方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289113A (en) * 1989-08-01 1994-02-22 Analog Devices, Inc. PROM for integrated circuit identification and testing
DE19723262A1 (de) * 1996-10-22 1998-04-30 Mitsubishi Electric Corp Halbleiterschaltungsvorrichtung, die eine sicherungsprogrammierbare Bestanden/Durchgefallen- Identifizierungsschaltung aufweist, und Bestanden/Durchgefallen-Bestimmungsverfahren für dieselbe

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6467054B1 (en) * 1995-03-13 2002-10-15 Compaq Computer Corporation Self test for storage device
US5720031A (en) * 1995-12-04 1998-02-17 Micron Technology, Inc. Method and apparatus for testing memory devices and displaying results of such tests
IT1290156B1 (it) * 1996-12-18 1998-10-19 Texas Instruments Italia Spa Chip di memoria contenente un registro di memoria non volatile per la memorizzazione permanente di informazioni relative alla qualita' del
JPH10302497A (ja) * 1997-04-28 1998-11-13 Fujitsu Ltd 不良アドレスの代替方法、半導体記憶装置、及び、半導体装置
JP4121634B2 (ja) * 1998-09-21 2008-07-23 株式会社アドバンテスト メモリ試験装置
US6256756B1 (en) * 1998-12-04 2001-07-03 Hewlett-Packard Company Embedded memory bank system
US6651202B1 (en) * 1999-01-26 2003-11-18 Lsi Logic Corporation Built-in self repair circuitry utilizing permanent record of defects
US6622269B1 (en) * 2000-11-27 2003-09-16 Intel Corporation Memory fault isolation apparatus and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289113A (en) * 1989-08-01 1994-02-22 Analog Devices, Inc. PROM for integrated circuit identification and testing
DE19723262A1 (de) * 1996-10-22 1998-04-30 Mitsubishi Electric Corp Halbleiterschaltungsvorrichtung, die eine sicherungsprogrammierbare Bestanden/Durchgefallen- Identifizierungsschaltung aufweist, und Bestanden/Durchgefallen-Bestimmungsverfahren für dieselbe

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334801B3 (de) * 2003-07-30 2005-01-27 Infineon Technologies Ag Halbleiterschaltung und Verfahren zum Testen, Überwachen und applikationsnahen Einstellen einer Halbleiterschaltung
CN100361231C (zh) * 2003-07-30 2008-01-09 因芬尼昂技术股份公司 半导体电路及测试、监控及接近应用设定半导体电路之方法
US7385837B2 (en) 2004-09-30 2008-06-10 Infineon Technologies Ag Nonvolatile memory cell and methods for operating a nonvolatile memory cell

Also Published As

Publication number Publication date
US20040015313A1 (en) 2004-01-22
US6895538B2 (en) 2005-05-17
DE10034878C2 (de) 2003-12-04

Similar Documents

Publication Publication Date Title
DE10034878C2 (de) Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher
EP1124232B1 (de) Integrierter Halbleiterspeicher mit redundanter Einheit von Speicherzellen
DE19542033B4 (de) Redundanzschaltung und Redundanzverfahren für eine Halbleiterspeichervorrichtung
DE3106727A1 (de) "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise"
DE60311117T2 (de) Verfahren und schaltkreise zum identifizieren schwacher bit in einem mram
DE10058030A1 (de) Integrierte Schaltung mit Datenprüfmitteln auf einem Chip
DE102005001520A1 (de) Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers
DE19951048C2 (de) Verfahren zur Identifizierung einer integrierten Schaltung
DE102005011893B3 (de) Halbleiterspeicherbauelement und Verfahren zum Prüfen von Halbleiterspeicherbauelementen mit eingeschränktem Speicherbereich (Partial-Good-Memorys)
DE19947041C2 (de) Integrierter dynamischer Halbleiterspeicher mit redundanten Einheiten von Speicherzellen und Verfahren zur Selbstreparatur
DE10229164B4 (de) Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins
DE10256487A1 (de) Integrierter Speicher und Verfahren zum Testen eines integrierten Speichers
WO2001059790A1 (de) Testbarer festwertspeicher für datenspeicher-redundanzlogik
DE102005011874B4 (de) Halbleiterspeicherbauelement und Verfahren zum Prüfen von Halbleiterspeicherbauelementen mit eingeschränktem Speicherbereich (Partial-Good-Memorys)
DE10002139A1 (de) Datenspeicher
EP1088311B1 (de) Elektronische prüfungsspeichereinrichtung
DE10102349C1 (de) Verfahren und Schaltungsanordnung zur Kennzeichnung einer Betriebseigenschaft einer integrierten Schaltung
DE4025158C2 (de)
DE10110272B4 (de) Halbleiterspeicher
DE10157537C2 (de) Integrierter Speicher und Verfahren zur Reparatur eines integrierten Speichers
DE112004002723T5 (de) Prüfvorrichtung und -verfahren für eine Halbleitervorrichtung
DE10233910B4 (de) Schaltungsanordnung zum Auslesen einer programmierbaren Verbindung
DE19920721C2 (de) Schaltungsanordnung zur Programmierung eines elektrisch programmierbaren Elementes
WO2001071725A1 (de) Verfahren und vorrichtung zum verarbeiten von fehleradressen
DE102005015319B4 (de) Elektrisches System mit fehlerhaften Speicherbereichen und Verfahren zum Testen von Speicherbereichen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee