DE10053467A1 - Forming contacts in ICs involves chemically-mechanically polishing structure resulting from applying mask layer, forming opening, etching contact hole, applying liner, contact material - Google Patents
Forming contacts in ICs involves chemically-mechanically polishing structure resulting from applying mask layer, forming opening, etching contact hole, applying liner, contact materialInfo
- Publication number
- DE10053467A1 DE10053467A1 DE2000153467 DE10053467A DE10053467A1 DE 10053467 A1 DE10053467 A1 DE 10053467A1 DE 2000153467 DE2000153467 DE 2000153467 DE 10053467 A DE10053467 A DE 10053467A DE 10053467 A1 DE10053467 A1 DE 10053467A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- applying
- liner
- contact
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Abstract
Description
Die Erfindung betrifft ein Verfahren zum Bilden von Kontakten in integrierten Schaltungen.The invention relates to a method for forming contacts in integrated circuits.
Bekannt ist ein Verfahren zum Bilden von Kontakten in inte grierten Schaltungen in Form von einem Metall-CMP-Prozess bei dem ganzflächig über einem Kontaktloch abgeschiedenes Kon taktmetall zurückpoliert wird, um den Kontakt zu bilden.A method for forming contacts in inte is known integrated circuits in the form of a metal CMP process the cone deposited over the entire area via a contact hole tact metal is polished back to form the contact.
Insbesondere werden dazu nach der Strukturierung der Kontakt löcher in einem Dielektrikum, das über einem Schaltungssub strat liegt, ganzflächig ein in der Regel aus Titan oder ei ner Titanverbindung (z. B. TiN) bestehender Liner und an schließend eine Metallisierung aus Wolfram auf dem Dielektri kum aufgebracht wird. Im Anschluss daran wird im CMP-Prozess (chemisch-mechanischer Polier-Prozess) das aufgebrachte Mate rial bereichsweise abgetragen. Dieser CMP-Schritt stoppt auf dem Dielektrikum, in dem die Strukturierungen vorhanden sind. Es verbleiben die mit Metall gefüllten Kontaktlöcher.In particular, after the structuring of the contact holes in a dielectric over a circuit sub strat, is generally made of titanium or egg ner titanium compound (e.g. TiN) existing liner and finally a tungsten metallization on the dielectric cum is applied. This is followed by the CMP process (chemical mechanical polishing process) the applied mate rial removed in some areas. This CMP step stops the dielectric in which the structures are present. The contact holes filled with metal remain.
Ähnliches gilt für eine Kupfermetallisierung oder sonstige Metallisierung bei der sowohl die Kontaktlöcher, als auch die Leiterbahn vor der Metallabscheidung in das Dielektrikum strukturiert wird.The same applies to copper metallization or other Metallization of both the contact holes and the Conductor before metal deposition in the dielectric is structured.
Die Vorgehensweise entsprechend dem Stand der Technik ist mit
verschiedenen Problemen verbunden:
The state-of-the-art approach involves various problems:
- - Es ergibt sich eine hohe Defektdichte durch CMP-Kratzer, die davon abhängt, wie lange das Dielektrikum poliert wird. - There is a high defect density due to CMP scratches, which depends on how long the dielectric polishes becomes.
- - Es erfolgt eine wesentliche Erosion der Alignmentmarken der Lithographie, was zu Overlay-Fehlern führen kann.- There is significant erosion of the alignment marks lithography, which can lead to overlay errors.
- - Durch zu kurzes Polieren im CMP-Prozess können mit Metall reste in der folgenden Metallebene zu Kurzschlüssen füh ren.- By polishing too short in the CMP process you can use metal residues lead to short circuits in the following metal level ren.
- - Defekte in unterliegenden Ebenen (z. B. Kratzer, Löcher) bilden sich im Dielektrikum ab und werden mit Metall ge füllt. Dieses Metall läßt sich im CMP-Schritt nur schwer entfernen und führt später zu Kurzschlüssen.- Defects in underlying layers (e.g. scratches, holes) form in the dielectric and are ge with metal crowded. This metal is difficult to process in the CMP step remove and later leads to short circuits.
Die aufgeführten Nachteile werden dadurch verschärft, dass die Endpunkterkennung des CMP-Prozesses unzuverlässig ist. Weist das Dielektrikum eine Resttopologie auf, so entstehen daraus weitere Nachteile, da eine längere Polierzeit notwen dig wird.The disadvantages listed are exacerbated by the fact that the endpoint detection of the CMP process is unreliable. If the dielectric has a residual topology, the result is from this further disadvantages, since a longer polishing time is necessary dig.
Weiterhin stoßen die Strukturbreiten zukünftiger Halbleiter technologien immer näher an die Grenze des optische Auflösba ren bzw. erfordern Hilfstechniken, um die Spezifikationen der Technologien zu erfüllen. Eine solchen Hilfstechnik ist bei spielsweise CARL, ein 2-Lack-System, bei dem der obere Lack nach der Entwicklung in einem sogenannten Silylierprozess ei ne Volumenzunahme erfährt, um so eine Verringerung der Öff nungsweite zu erreichen. Mit dieser verringerten CD (Critical Dimension = kleinste Strukturbreite) wird der untere Lack strukturiert, der anschließend als Maske zur Strukturierung der eigentlichen Schicht genutzt wird. Auf diese Weise können z. B. Kontaktlöcher erzeugt werden, deren Durchmesser unter der physikalischen Grenze des mit der verwendeten Lichtwel lenlänge Auflösbaren liegen.The structural widths of future semiconductors continue to meet technologies getting closer to the limit of optical resolution Ren or require auxiliary techniques to the specifications of the Technologies to meet. Such auxiliary technology is at for example CARL, a two-coat system, in which the upper coat after development in a so-called silylation process ne volume increases to reduce the public reach wide. With this reduced CD (Critical Dimension = smallest structure width) becomes the lower lacquer structured, which then as a mask for structuring the actual shift is used. That way you can z. B. contact holes are generated, the diameter below the physical limit of the light used resolvable length.
Andere übliche Verfahren nutzen Hartmaskenschichten, deren Strukturbreiten durch Abscheidung einer sogenannten Spacer- Schicht verringert werden. Diese Hartmasken müssen nach der Strukturierung der eigentlichen Schicht mittels RIE (Reactive Ion Etching) oder naßchemisch entfernt werden.Other common methods use hard mask layers whose Structural widths by separating a so-called spacer Layer can be reduced. These hard masks must be used after the Structuring the actual layer using RIE (Reactive Ion etching) or wet chemical removal.
Der Erfindung liegt die Aufgabe zu Grunde, ein verbessertes Verfahren zum Bilden von Kontakten in integrierten Schaltun gen zur Verfügung zu stellen, welches geringere Strukturbrei ten und eine bessere Kontrollierbarkeit des CMP-Prozesses er möglicht.The object of the invention is an improved one Process for forming contacts in integrated circuits to make available what smaller structure pulp and better controllability of the CMP process made possible.
Die Lösung dieser Aufgabe erfolgt durch das in Anspruch 1 an gegebene Verfahren.This object is achieved by the claim 1 given procedures.
Der Erfindung liegt die Erkenntnis zu Grunde, dass durch eine geeignete Hilfsschicht, die vor der Kontaktloch- bzw. Metall bahnätzung auf das Dielektrikum aufgebracht wird, der CMP- Prozess wesentlich verbessert werden kann. Die Hilfsschicht, die sich durch die oxidierenden Verhältnisse beim Metall-CMP- Prozess rückstandsfrei nasschemisch ätzen lässt oder durch das Polieren sehr entfernt werden kann, vermindert übermäßi ges Bearbeiten der Oberfläche des Dielektrikums.The invention is based on the knowledge that through a suitable auxiliary layer in front of the contact hole or metal path etching is applied to the dielectric, the CMP Process can be significantly improved. The auxiliary layer, which are characterized by the oxidizing conditions in the metal CMP Process can be etched without leaving any residues or through the polishing can be removed very much, reduces excessively Total processing of the surface of the dielectric.
Die Hilfsschicht kann auch als Durchbruchsschicht bezeichnet werden. Die Hilfsschicht selbst wird dabei vollständig ent fernt. Da die Hilfsschicht anfänglich vom Liner und vom Me tall vollständig bedeckt ist, kann der Ätzangriff erst dort lokal erfolgen, wo der CMP-Prozess den Liner vollständig ent fernt hat. An diesen Stellen erfolgt anschließend eine Unter ätzung des Liners.The auxiliary layer can also be referred to as a breakthrough layer become. The auxiliary layer itself is completely removed removed. Since the auxiliary layer is initially from the liner and the Me tall is completely covered, the caustic attack can only there take place locally, where the CMP process completely removes the liner has removed. Subsequently there is a sub at these points etching of the liner.
Durch die Möglichkeit des Unterätzens des Liners, sobald die
ser im CMP-Prozess durchbrochen wird, kann der Liner selbst
in der Umgebung wesentlich schneller wegpoliert werden. Dies
führt insgesamt zu folgenden Vorteilen:
The possibility of under-etching the liner as soon as it is broken through in the CMP process means that the liner can be polished away much faster even in the surrounding area. Overall, this leads to the following advantages:
- - der Liner wird zuverlässiger und schneller entfernt, was die Zeit für den CMP-Prozess verkürzt. Als direkte Folge davon verringert sich die Zeit des Überpolierens auf dem Dielektrikum, wodurch die Defektdichte unmittelbar sinkt. In diesem Zusammenhang ist auch der Vorteil zu nennen, dass die Kartenverrundung von Alignmentmarken stark redu ziert wird, wodurch eine zuverlässigere und genauere Ju stierung der Photomaske zur Strukturierung der nächsten Metallebene ermöglicht wird.- the liner is removed more reliably and quickly what the time for the CMP process is shortened. As a direct result of which the time of over-polishing on the Dielectric, which causes the defect density to drop immediately. In this context, the advantage should also be mentioned that the map rounding of alignment marks is greatly reduced is adorned, making a more reliable and accurate Ju Positioning the photomask to structure the next one Metal level is made possible.
- - Im Falle einer vorhandenen Topologie im oder auf dem Die lektrikum kann die Gefahr von Linerresten in tieferliegen den Gebieten erheblich reduziert werden. Dies beruht auf der Anhebung des Liners und der Metallisierung durch die darunter liegende Hilfsschicht. Somit sind insbesondere in oberflächlichen Vertiefungen des Dielektrikums der Liner und die Metallisierung vom CMP-Prozess erfassbar.- In the case of an existing topology in or on the die lektrikum, the risk of liner residues can be deeper the areas are significantly reduced. This is due to the lifting of the liner and the metallization by the auxiliary layer underneath. Thus, in particular superficial depressions of the dielectric of the liner and the metallization can be detected by the CMP process.
- - Werden durch Defekte aus tiefer liegenden Ebenen lokale Topologien transferiert, so werden diese anstatt mit Me tall mit der Hilfsschicht gefüllt. Dadurch kann das Verbleiben von Metallresten, die später zu Kurzschlüssen führen würden, an diesen Stellen vermieden werden.- Become local due to defects from lower levels Topologies are transferred instead of with Me tall filled with the auxiliary layer. This can do that Remaining metal residues that later lead to short circuits would be avoided at these points.
- - Weiterhin kann die Strukturierbarkeit der nächsten Metall ebenen positiv beeinflusst werden, indem die Höhe, um die eine Leiterbahn bzw. das Kontaktloch über dem Dielektrikum hinaussteht verringert wird. Dies ist im Zusammenhang mit einer geringeren Defektdichte nach dem Metall-CMP-Prozess zu sehen, wobei sich im daran anschließenden sogenannten Touchup die Menge des zu entfernenden Oxides verringert.- Furthermore, the structurability of the next metal levels can be positively influenced by the height by which a conductor track or the contact hole above the dielectric stands out is reduced. This is related to a lower defect density after the metal CMP process to see, with the so-called Touchup reduces the amount of oxide to be removed.
Gleichzeitig kann diese Hilfsschicht als Hartmaske in Verbin dung mit Spacern zur Verringerung der Strukturbreite herange zogen werden. Sie erfüllt also eine Doppelfunktion.At the same time, this auxiliary layer can be connected as a hard mask with spacers to reduce the structure width be drawn. So it fulfills a double function.
Der Kern der Erfindung liegt also in der kombinierten Verwen dung der Hartmasken- und Spacertechnik zur Verringerung der CD in Kontaktlöchern und als Durchbruchschicht für Wolfram- CMP. Insbesondere die Tatsache, daß bei der vorgeschlagenen Prozeßführung die Hartmaske nicht in einem eigenen Prozeß schritt vor der Linerabscheidung entfernt werden muß, stellt eine wesentliche Verbesserung da.The essence of the invention therefore lies in the combined use the use of hard mask and spacer technology to reduce the CD in contact holes and as a breakthrough layer for tungsten CMP. In particular, the fact that the proposed Process control the hard mask not in a separate process must be removed before the liner separation a major improvement there.
Weitere Vorteile sind:
Other advantages are:
- - Vermeidung von Zusatzinvestitionen in höher auflösendes Lithographie-Equipment- Avoidance of additional investments in higher resolution Lithography Equipment
- - Verringern des notwendigen Überpolierens mit positiven Auswirkungen auf die Defektdichte, die Oxiderosion, die Ent punkterkennung bei CMP und die Alignmentmarkenerkennung bei der anschließenden Metallbahnätzung.- Reduce the need for over-polishing with positive ones Effects on defect density, oxide erosion, ent point detection with CMP and alignment mark detection with the subsequent metal path etching.
In den Unteransprüchen finden sich bevorzugte Weiterbildun gend der Erfindung.Preferred further training can be found in the subclaims gend the invention.
Gemäß einer bevorzugten Weiterbildung werden die Hartmasken schicht und/oder die Spacerschicht aus Wolfram hergestellt werden. Wolram läßt sich durch den CMP-Prozess sehr gut ent fernen.According to a preferred development, the hard masks layer and / or the spacer layer made of tungsten become. Wolram is very easy to get through the CMP process distant.
Gemäß einer weiteren bevorzugten Weiterbildung wird das Wolf ram unter Zugabe von Diboran abgeschieden. Somit läßt sich eine besonders feinkörnige Wolframstruktur bilden.According to a further preferred development, the wolf ram deposited with the addition of diborane. So you can form a particularly fine-grained tungsten structure.
Gemäß einer weiteren bevorzugten Weiterbildung wird die Hart maskenschicht photolithograpisch strukturiert.According to a further preferred development, the Hart Mask layer structured photolithographically.
Gemäß einer weiteren bevorzugten Weiterbildung wird zwischen der isolierenden Schicht und der Hartmaskenschicht eine Haft schicht vorgesehen. Dazu eignet sich insbesondere eine dünne TiN-Schicht.According to a further preferred development, between an adhesion of the insulating layer and the hard mask layer layer provided. A thin one is particularly suitable for this TiN-layer.
Gemäß einer weiteren bevorzugten Weiterbildung wird die Spacerschicht selektiv nur auf der Hartmaskenschicht vorgese hen.According to a further preferred development, the Selectively, spacer layer is only provided on the hard mask layer hen.
Im folgenden wird anhand von schematischen Figuren eine Aus führungsbeispiel der Erfindung beschrieben. In den Figuren zeigen:In the following, an out is made using schematic figures leadership example of the invention described. In the figures demonstrate:
Fig. 1a-h die wesentlichen Prozeßschritte einer Ausführungs form des erfindungsgemäßen Verfahrens; und Fig. 1a-h the essential process steps of an embodiment of the method according to the invention; and
Fig. 2 eine Modifikation der Schritte gemäß Fig. 1c und 1d. Fig. 2 is a modification of the steps according to Fig. 1c and 1d.
Die Fig. 1a-h zeigen den schematischen Ablauf einer Kon takt-Herstellung von sogenannten W-Kontakten. Figs. 1a-h show the schematic sequence of a Con-clock production of so-called W-contacts.
Gemäß Fig. 1a bezeichnet 10 ein Schaltungssubstrat, z. B. ein Halbleitersubstrat mit einer integrierten Schaltung, deren Details nicht näher erläutert sind. Selbstverständlich könnte 10 auch ein Leiterbahnsubstrat oder sonstiges Substrat sein.According to Fig. 1a, 10 denotes a circuit substrate, eg. B. a semiconductor substrate with an integrated circuit, the details of which are not explained in detail. Of course, 10 could also be a conductor track substrate or other substrate.
Dargestellt in Fig. 1a ist ein aus einem Oxid bestehendes Dielektrikum bzw. eine isolierende Schicht 15 über dem Sub strat 10, worin ein Kontaktloch 45 hergestellt werden soll. Dazu erfolgt zunächst ein Vorsehen einer Hartmaskenschicht 20 über der isolierenden Schicht durch Abscheidung von typi scherweise 50-200 nm Wolfram.Shown in Fig. 1a is an oxide dielectric or an insulating layer 15 over the substrate 10 , in which a contact hole 45 is to be made. For this purpose, a hard mask layer 20 is first provided over the insulating layer by depositing typically 50-200 nm tungsten.
Als nächster Schritt wird eine Photomaske 25 mit einer Öff nung 30 entsprechend dem zu bildenden Kontakt auf der Hart maske gebildet.The next step is to form a photomask 25 with an opening 30 in accordance with the contact to be formed on the hard mask.
Mit Bezug auf Fig. 1b folgt eine Strukturierung einer Öffnung 35 in der Hartmaskenschicht 20 gemäß dem zu bildenen Kontakt unter Verwendung der Photomaske 25.Referring to Fig. 1b, a patterning an opening 35 follows in the hard mask layer 20 according to the contact-forming to using the photo mask 25,
Dann wird die Photomaske 25 entfernt, was zur in Fig. 1b ge zeigten Strktur führt. Then the photomask 25 is removed, which leads to the structure shown in FIG. 1b.
Gemäß Fig. 1c folgt das Abscheiden einer Spacerschicht 40 aus 10-50 nm Wolfram über der gesamten Struktur, so daß sich durch das Wolfram in der Öffnung 35 eine modifizierte Öffung 35' mit verringertem Durchmesser bildet. Um die Beeinflußung der resultierenden CD durch die Kornstruktur der Wolfram schicht zu begrenzen, kann bei der Wolfram-Abscheidung von Hartmaske und/oder Spacer Diboran B2H6 zugegeben werden, wo durch sich feinkörnige bis (amorphe) und damit glatte Wolf ramschichten ergeben.According to FIG. 1c, a spacer layer 40 of 10-50 nm tungsten is deposited over the entire structure, so that a modified opening 35 ′ with a reduced diameter is formed in the opening 35 by the tungsten. In order to limit the influence of the resulting CD by the grain structure of the tungsten layer, Diboran B 2 H 6 can be added during the tungsten deposition of hard mask and / or spacer, resulting in fine-grained bis (amorphous) and thus smooth wolf layers.
Gemäß Fig. 1d erfolgt dann eine anisotrope Ätzung der Spacer schicht 40, um diese vom Boden der Öffnung 35' zu entfernen.According to FIG. 1d, the spacer layer 40 is then anisotropically etched in order to remove it from the bottom of the opening 35 '.
Danach erfolgt gemäß Fig. 1e das Ätzen des Kontaktlochs 45 mittels der modifizierten Öffnung 35' mit verringertem Durch messer als Maske. Das Kontaktloch 45 wird mit hoher Selekti vität gegenüber der Spacerschicht 40 strukturiert. Dies ge schieht unter Einsatz von Ar, CHF3, CF4 oder Ar, C4F8, CO, O2 oder Ar, C5F8, O2 oder Ar, C4F6, O2.Thereafter, according to FIG. 1e, the etching of the contact hole 45 takes place by means of the modified opening 35 'with a reduced diameter as a mask. The contact hole 45 is structured with high selectivity compared to the spacer layer 40 . This is done using Ar, CHF 3 , CF 4 or Ar, C 4 F 8 , CO, O 2 or Ar, C 5 F 8 , O 2 or Ar, C 4 F 6 , O 2 .
Gemäß Fig. 1f folgt das Aufbringen einer Linerschicht 50 aus Titan über der resultierenden Struktur.According to FIG. 1f, a liner layer 50 made of titanium is applied over the resulting structure.
Gemäß Fig. 1f folgt das Aufbringen einer Schicht 60 aus dem Kontaktmaterial - hier Wolfram - über der Linerschicht 50 derart, daß das Kontaktloch 45 gefüllt und die Umgebung davon bedeckt wird.According to FIG. 1f, a layer 60 of the contact material - here tungsten - is applied over the liner layer 50 in such a way that the contact hole 45 is filled and the surroundings are covered thereby.
Im nächsten Schritt erfolgt mit Bezug auf Fig. 1g und 1h ein chemisch-mechanisches Polieren der resultierenden Struktur zum Freilegen der isolierenden Schicht 15, so daß die restli che Linerschicht 50 und die restliche Schicht 60 aus dem Kon taktmaterial den Kontakt 100 bilden. Dabei vollzieht sich Entfernen der Schicht 60 aus dem Kontaktmaterial, der Liner schicht 50, der Spacerschicht 40 und der Hartmaskenschicht 20 außerhalb des Kontaktlochs 45. Der CMP-Schritt stoppt dabei auf der Schicht 15.In the next step, with reference to FIGS. 1g and 1h, a chemical-mechanical polishing of the resulting structure takes place in order to expose the insulating layer 15 , so that the remaining liner layer 50 and the remaining layer 60 form the contact 100 from the contact material. This removes the layer 60 from the contact material, the liner layer 50 , the spacer layer 40 and the hard mask layer 20 outside the contact hole 45 . The CMP step stops on layer 15 .
Anders als bei bekannten Prozessen wird die Hartmaskenschicht 20 nicht nach Übertragung der Struktur auf die Schicht 15 entfernt. Stattdessen wird die normale Prozeßführung, beste hend aus der Abscheidung des Liners (hier Ti, typischerweise auch TiN, WN, Ta/TaN o. ä.) und der Kontaktlochfüllung (zu meist W) fortgesetzt, gefolgt von dem CMP-Schritt zur Entfer nung des Metalls außerhalb der Kontaktlöcher.In contrast to known processes, the hard mask layer 20 is not removed after the structure has been transferred to the layer 15 . Instead, the normal process control, consisting of the deposition of the liner (here Ti, typically also TiN, WN, Ta / TaN or the like) and the contact hole filling (mostly W) is continued, followed by the CMP step for removal of the metal outside the contact holes.
Dieser CMP-Schritt bremst gemäß Fig. 1g beim Erreichen des Titan im Liner 50 bei der üblichen Chemie (Eisennitrat) stark ab, so daß ein erhebliches Überpolieren ohne die Hartmasken schicht 20 notwendig wäre. Dieses Abbremsen kann jedoch durch die unterliegende Hartmaskenschicht 20 aus Wolfram deutlich reduziert werden. Somit hat die Hartmaskenschicht 20 eine äu ßerst vorteilhafte Doppelfunktion als Maske und Polierhilfe beim Abtrag der Linerschicht 50.This CMP step brakes according to FIG. 1g when reaching the titanium in the liner 50 with the usual chemistry (iron nitrate), so that a considerable over-polishing without the hard mask layer 20 would be necessary. However, this braking can be significantly reduced by the underlying hard mask layer 20 made of tungsten. The hard mask layer 20 thus has an extremely advantageous double function as a mask and polishing aid when removing the liner layer 50 .
Fig. 2 zeigt eine Modifikation der Schritte gemäß Fig. 1c und 1d. Dabei wird die Spacerschicht 40 durch CVD-Abscheidung se lektiv nur auf der Hartmaskenschicht 20 vorgesehen, wodurch der Ätzschritt für die Spacerschicht 40 entfällt. FIG. 2 shows a modification of the steps according to FIGS. 1c and 1d. Here, the spacer layer 40 is selectively provided only on the hard mask layer 20 by CVD deposition, as a result of which the etching step for the spacer layer 40 is omitted.
Obwohl, die Erfindung mit Bezug auf bestimmte Ausführungsfor men beschrieben wurde, ist sie nicht darauf beschränkt.Although the invention is related to certain embodiments men described, it is not limited to this.
Es ist z. B. möglich, das Erreichen der Hartmaskenschicht durch ein Endpunktsignal während des CMP-Prozesses zu detek tieren. Dazu können insbesondere Motorstrommessungen, Tempe raturmessungen, optische Reflektionsmessungen, akustische- und Vibrationsmessungen oder sogar Messungen der Padverfär bung angewendet werden. It is Z. B. possible reaching the hard mask layer to be detected by an end point signal during the CMP process animals. Motor current measurements, tempe temperature measurements, optical reflection measurements, acoustic and vibration measurements or even measurements of the pad distortion exercise.
Weiterhin kann zwischen der isolierenden Schicht 15 und der Hartmaskenschicht 20 eine Haftschicht aus 2-10 nm TiN vor gesehen werden.Furthermore, an adhesive layer made of 2-10 nm TiN can be seen between the insulating layer 15 and the hard mask layer 20 .
Auch ist die Erfindung für beliebige Materialkombinationen anwendbar.The invention is also for any material combinations applicable.
Claims (6)
Bereitstellen eines Schaltungssubstrates (10) mit einer dar über befindlichen isolierenden Schicht (15), in der ein Kon takt (100) aus einem Kontaktlochmaterial zu bilden ist;
Vorsehen einer Hartmaskenschicht (20) über der isolierenden Schicht (15);
Strukturieren einer Öffnung (35) in der Hartmaskenschicht (20) gemäß dem zu bildenen Kontakt;
optionelles Vorsehen einer Spacerschicht (40) in der Öffnung (35) zum Bilden einer modifizierten Öffung (35') mit verrin gertem Durchmesser;
Ätzen eines Kontaktlochs (45) mittels der Öffnung (35) bzw. der modifizierten Öffnung (35') mit verringertem Durchmesser;
Aufbringen einer Linerschicht (50) über der resultierenden Struktur;
Aufbringen einer Schicht (60) aus dem Kontaktmaterial über der Linerschicht (50) derart, daß das Kontaktloch (45) ge füllt und die Umgebung davon bedeckt wird; und
chemisch-mechanisches Polieren der resultierenden Struktur zum Freilegen der isolierenden Schicht (15), so daß die rest liche Linerschicht (50) und die restliche Schicht (60) aus dem Kontaktmaterial den Kontakt (100) bilden.1. Method for forming contacts in integrated circuits with the steps:
Providing a circuit substrate ( 10 ) with an insulating layer ( 15 ) above it, in which a contact ( 100 ) is to be formed from a contact hole material;
Providing a hard mask layer ( 20 ) over the insulating layer ( 15 );
Patterning an opening ( 35 ) in the hard mask layer ( 20 ) according to the contact to be formed;
optionally providing a spacer layer ( 40 ) in the opening ( 35 ) to form a modified opening ( 35 ') with a reduced diameter;
Etching a contact hole ( 45 ) by means of the opening ( 35 ) or the modified opening ( 35 ') with a reduced diameter;
Applying a liner layer ( 50 ) over the resulting structure;
Applying a layer ( 60 ) of the contact material over the liner layer ( 50 ) such that the contact hole ( 45 ) fills ge and the surroundings are covered; and
chemical mechanical polishing of the resulting structure to expose the insulating layer ( 15 ) so that the rest of the liner layer ( 50 ) and the remaining layer ( 60 ) of the contact material form the contact ( 100 ).
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000153467 DE10053467A1 (en) | 2000-10-27 | 2000-10-27 | Forming contacts in ICs involves chemically-mechanically polishing structure resulting from applying mask layer, forming opening, etching contact hole, applying liner, contact material |
| PCT/EP2001/010833 WO2002035605A1 (en) | 2000-10-27 | 2001-09-19 | Method for forming contacts in integrated circuits |
| TW90126375A TW530345B (en) | 2000-10-27 | 2001-10-25 | Method to from contact-areas in integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000153467 DE10053467A1 (en) | 2000-10-27 | 2000-10-27 | Forming contacts in ICs involves chemically-mechanically polishing structure resulting from applying mask layer, forming opening, etching contact hole, applying liner, contact material |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10053467A1 true DE10053467A1 (en) | 2002-05-16 |
Family
ID=7661367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2000153467 Withdrawn DE10053467A1 (en) | 2000-10-27 | 2000-10-27 | Forming contacts in ICs involves chemically-mechanically polishing structure resulting from applying mask layer, forming opening, etching contact hole, applying liner, contact material |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE10053467A1 (en) |
| TW (1) | TW530345B (en) |
| WO (1) | WO2002035605A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004003998A1 (en) | 2002-06-28 | 2004-01-08 | Infineon Technologies Ag | Method for contacting parts of a component integrated into a semiconductor substrate |
| DE102004001853B3 (en) * | 2004-01-13 | 2005-07-21 | Infineon Technologies Ag | Fabrication of connection contacts of semiconductors for future nanotechnologies including deposition of contact layer on masking layer during later back polishing stage |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4981550A (en) * | 1987-09-25 | 1991-01-01 | At&T Bell Laboratories | Semiconductor device having tungsten plugs |
| US5354712A (en) * | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| US5385867A (en) * | 1993-03-26 | 1995-01-31 | Matsushita Electric Industrial Co., Ltd. | Method for forming a multi-layer metallic wiring structure |
| US5658830A (en) * | 1996-07-12 | 1997-08-19 | Vanguard International Semiconductor Corporation | Method for fabricating interconnecting lines and contacts using conformal deposition |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0133264B1 (en) * | 1992-12-22 | 1998-04-16 | 사또오 후미오 | Fabricating method of semiconductor device |
| JPH1098100A (en) * | 1996-09-20 | 1998-04-14 | Nec Corp | Contact hole/through-hole formation method |
| US6008123A (en) * | 1997-11-04 | 1999-12-28 | Lucent Technologies Inc. | Method for using a hardmask to form an opening in a semiconductor substrate |
| US6555466B1 (en) * | 1999-03-29 | 2003-04-29 | Speedfam Corporation | Two-step chemical-mechanical planarization for damascene structures on semiconductor wafers |
-
2000
- 2000-10-27 DE DE2000153467 patent/DE10053467A1/en not_active Withdrawn
-
2001
- 2001-09-19 WO PCT/EP2001/010833 patent/WO2002035605A1/en active Application Filing
- 2001-10-25 TW TW90126375A patent/TW530345B/en active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4981550A (en) * | 1987-09-25 | 1991-01-01 | At&T Bell Laboratories | Semiconductor device having tungsten plugs |
| US5354712A (en) * | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| US5385867A (en) * | 1993-03-26 | 1995-01-31 | Matsushita Electric Industrial Co., Ltd. | Method for forming a multi-layer metallic wiring structure |
| US5658830A (en) * | 1996-07-12 | 1997-08-19 | Vanguard International Semiconductor Corporation | Method for fabricating interconnecting lines and contacts using conformal deposition |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004003998A1 (en) | 2002-06-28 | 2004-01-08 | Infineon Technologies Ag | Method for contacting parts of a component integrated into a semiconductor substrate |
| US7396749B2 (en) | 2002-06-28 | 2008-07-08 | Infineon Technologies Ag | Method for contacting parts of a component integrated into a semiconductor substrate |
| DE102004001853B3 (en) * | 2004-01-13 | 2005-07-21 | Infineon Technologies Ag | Fabrication of connection contacts of semiconductors for future nanotechnologies including deposition of contact layer on masking layer during later back polishing stage |
| US7183188B2 (en) | 2004-01-13 | 2007-02-27 | Infineon Technologies Ag | Method for fabricating contact-making connections |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002035605A1 (en) | 2002-05-02 |
| TW530345B (en) | 2003-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10253938B4 (en) | A method for simultaneously producing a bonding pad structure and a stacked capacitor in a semiconductor device | |
| DE69729913T2 (en) | Etching method for producing metal film structures with bevelled sidewalls | |
| DE102005020060B4 (en) | A method of patterning a low-k dielectric using a hardmask | |
| DE102019112891A1 (en) | Techniques for connecting an upper MRAM-MJT electrode | |
| DE102009006798B4 (en) | A method of fabricating a metallization system of a semiconductor device using a hard mask to define the size of the via | |
| DE102008059650A1 (en) | Microstructure with a metallization structure with self-aligned air gaps between tight metal lines | |
| DE102011002769B4 (en) | A semiconductor device and method of making a hybrid contact structure having small aspect ratio contacts in a semiconductor device | |
| DE102006040585B4 (en) | A method of filling a trench in a semiconductor product | |
| DE19723062C2 (en) | Method of forming self-aligned metal wiring for a semiconductor device | |
| DE10104204A1 (en) | Semiconductor device and method of manufacturing the same | |
| DE102004007244B4 (en) | A method of forming a trace by a damascene process using a contact mask formed hard mask | |
| DE102004001853B3 (en) | Fabrication of connection contacts of semiconductors for future nanotechnologies including deposition of contact layer on masking layer during later back polishing stage | |
| DE19531602C2 (en) | Connection structure of a semiconductor device and its manufacturing method | |
| DE102007009912B4 (en) | A method of making a copper-based metallization layer having a conductive cap layer by an advanced integration scheme | |
| DE19843624C1 (en) | Integrated circuit arrangement and method for its production | |
| DE102004028026A1 (en) | Two-layer metal hard masks for use in dual damascene etching schemes | |
| DE10334406B4 (en) | Method of forming a contact in a semiconductor process | |
| DE10053467A1 (en) | Forming contacts in ICs involves chemically-mechanically polishing structure resulting from applying mask layer, forming opening, etching contact hole, applying liner, contact material | |
| DE10244077B4 (en) | Process for the production of semiconductor devices with plated through-hole | |
| DE10140468B4 (en) | Method for producing contact holes on a metallization structure | |
| DE112004002156T5 (en) | A method of preventing the increase in contact hole width during contact making | |
| DE10042932C2 (en) | Process for producing a metal contact in a dielectric | |
| DE19723096A1 (en) | Connecting line formation method for integrated circuit | |
| WO2004003998A1 (en) | Method for contacting parts of a component integrated into a semiconductor substrate | |
| DE102004045492B4 (en) | An etching method for producing a semiconductor device having a lower capacitor electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |