DE10056256B4 - New technique to improve the capacity of a deep trench by increasing its surface area - Google Patents

New technique to improve the capacity of a deep trench by increasing its surface area Download PDF

Info

Publication number
DE10056256B4
DE10056256B4 DE10056256A DE10056256A DE10056256B4 DE 10056256 B4 DE10056256 B4 DE 10056256B4 DE 10056256 A DE10056256 A DE 10056256A DE 10056256 A DE10056256 A DE 10056256A DE 10056256 B4 DE10056256 B4 DE 10056256B4
Authority
DE
Germany
Prior art keywords
deep trench
crystal plane
semiconductor device
dielectric
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10056256A
Other languages
German (de)
Other versions
DE10056256A1 (en
Inventor
Len Mei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE10056256A priority Critical patent/DE10056256B4/en
Publication of DE10056256A1 publication Critical patent/DE10056256A1/en
Application granted granted Critical
Publication of DE10056256B4 publication Critical patent/DE10056256B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench

Abstract

Verfahren zur Herstellung einer Halbleitereinrichtung, die einen tiefen Grabenkondensator enthält, wobei der tiefe Graben unter Verwendung eines Verfahrens durchgeführt wird, gekennzeichnet durch die folgenden Schritte:
(a) Bilden eines Siliciumsubstrats (100), das eine erste Kristallebene und eine zweite Kristallebene aufweist;
(b) Bilden eines tiefen Grabens (130) in dem Siliciumsubstrat (100), wobei der tiefe Graben eine Seitenwand aufweist, die den Graben innerhalb des Substrats begrenzt;
(c) Verwenden eines anisotropen Ätzvorgangs, der eine höhere Ätzgeschwindigkeit in der ersten Kristallebene als in der zweiten Kristallebene aufweist, um eine aufgerauhte Oberfläche an einem unteren Abschnitt der Seitenwand zu bilden.
A method of manufacturing a semiconductor device containing a deep trench capacitor, the deep trench being performed using a method characterized by the following steps:
(a) forming a silicon substrate (100) having a first crystal plane and a second crystal plane;
(b) forming a deep trench (130) in the silicon substrate (100), the deep trench having a sidewall that defines the trench within the substrate;
(c) Using an anisotropic etch that has a higher etch rate in the first crystal plane than in the second crystal plane to form a roughened surface on a lower portion of the sidewall.

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Vergrößerung des Kapazitätswerts eines Kondensators in der Form eines tiefen Grabens, der in einem Siliciumsubstrat als Teil einer Halbleitereinrichtung gebildet ist, indem der Oberflächenbereich innerhalb des tiefen Grabens erhöht wird. Insbesondere betrifft die vorliegende Erfindung ein neuartiges Verfahren zur Erhöhung des Kapazitätswerts eines in vertikaler Richtung gestreckten Grabens oder eines tiefen Grabens, der in einem kristallinen Siliciumsubstrat als Teil einer Halbleitereinrichtung gebildet ist, wie einer Zelle eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM), indem dessen wirksamer Seitenwandflächenbereich vergrößert wird.The The present invention relates to a method for increasing the capacitance value a deep trench capacitor in one Silicon substrate is formed as part of a semiconductor device, by placing the surface area inside of the deep trench increased becomes. In particular, the present invention relates to a novel method to increase of the capacity value a trench stretched vertically or a deep one Trench, which is part of a crystalline silicon substrate Semiconductor device is formed as a dynamic cell Random Access Memory (DRAM) by its effective sidewall area is enlarged.

Anders als bei den flaschenförmigen, tiefen Gräben ist es bei dem Verfahren der vorliegenden Erfindung nicht notwendig, den Durchmesser des Bodenbereichs des tiefen Grabens zu vergrößern. Somit kann die vorliegende Erfindung sehr wirkungsvoll den Kapazitätswert eines tiefen Grabens erhöhen, ohne wesentlich erhöhte Herstellungskosten hervorzurufen. Aber noch bedeutender ist, dass das Verfahren der vorliegenden Erfindung in Verbindung mit DRAM Technologien bis herab zu 0,15 μm oder niedriger verwendet werden kann, wo es sehr schwierig wird, den Durchmesser weiter zu vergrößern und einen flaschenförmigen, tiefen Graben zu bilden.Different than the bottle-shaped, deep trenches it is not necessary in the method of the present invention increase the diameter of the bottom portion of the deep trench. Consequently the present invention can very effectively measure the capacitance value of a deep trench without significantly increased To produce manufacturing costs. But more importantly, that the method of the present invention in connection with DRAM Technologies down to 0.15 μm or lower, where it becomes very difficult to further enlarge the diameter and a bottle-shaped, to form deep ditch.

Um die Herstellungskosten zu verringern und die Leistung zu erhöhen sehen sich Halbleiterhersteller konstantem Druck ausgesetzt, die physikalischen Abmessungen von Halbleitereinrichtungen zu verringern, während die Herstellungskosten beibehalten werden. Bei Zellen für einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM) sind ihre nominalen physikalischen Abmessungen auf 0,15 μm oder weniger geschrumpft (und die mit der Herstellung der 0,15 μm Zellen verbundene Technologie wird die 0,15 μm Technologie genannt, usw.). Dies stellt große Herausforderungen auf vielen technischen Bereichen dar.Around reduce manufacturing costs and increase performance semiconductor manufacturers are exposed to constant pressure, the physical Reduce dimensions of semiconductor devices while the Manufacturing costs are maintained. With cells for one dynamic random access memories (DRAM) are their nominal physical dimensions shrunk to 0.15 μm or less (and with the manufacture of the 0.15 μm Technology connected to cells is called the 0.15 μm technology, etc.). This represents great Challenges in many technical areas.

Die Aufgabe, Kondensatoren mit höheren Kapazitätswerten bei den tiefen Submikronmerkmalen bereitzustellen, stellt eine der größten Herausforderungen dar. Der Kapazitätswert eines Kondensators ist dem gesamten Oberflächenbereich zwischen zwei Elektroden des Kondensators proportional. Wenn die physikalische Abmessung der Halbleitereinrichtungen verringert wird, wird der Oberflächenbereich eines tiefen Grabens ebenfalls verringert. Tatsächlich ist wegen seiner verringerten physikalischen Abmessungen und somit der verringerten Speicherkapazität der tiefe Graben ein Haupteinschränkungsfaktor geworden, die Größe von Halbleitern weiter zu verringern. Eine Möglichkeit, die Oberfläche eines tiefen Grabens zu erhöhen, ist natürlich, ihn tiefer zu machen. Jedoch beträgt gegenwärtig das Seitenverhältnis zwischen Tiefe und Durchmesser des tiefen Grabens bereits mehr als 40 zu 1. Die Größe der Öffnung des tiefen Grabens schrumpft proportional mit der Merkmalsgröße der Technologie. Wenn sich die Technologie von 0,17 μm nach 0,15 μm oder weniger bewegt, stellt es eine Hauptherausforderung an die Ätztechnologie dar, um das Seitenverhältnis weiter zu erhöhen.The Task, capacitors with higher capacitance values to provide for the deep submicron features, one of the biggest challenges The capacity value of a capacitor is the entire surface area between two electrodes of the capacitor proportional. If the physical dimension of the semiconductor devices is reduced, the surface area of a deep trench also decreased. Indeed, because of its decreased physical dimensions and thus the reduced storage capacity of the deep Digging is a major constraint become the size of semiconductors further decrease. A possibility, the surface of a deep trench is natural to him to make deeper. However, is currently that aspect ratio between depth and diameter of the deep trench already more than 40 to 1. The size of the opening of the deep trench shrinks proportionally with the feature size of the technology. If the technology of 0.17 μm after 0.15 μm or less moves, it poses a major challenge to etching technology to the aspect ratio to increase further.

Um die Oberfläche und damit die Speicherkapazität eines tiefen Grabens weiter zu erhöhen, sind die sogenannten flaschenförmigen, tiefen Gräben entwickelt worden. US Patent Nr. 5,658,816 (nachfolgend das '816 Patent) offenbart ein Verfahren, das die Schritte umfasst (1) Bilden des oberen Abschnitts des tiefen Grabens; (2) Bilden eines Seitenwandabstandsstücks aus Nitrid in dem oberen Abschnitt des tiefen Grabens; (3) Bilden des Bodenabschnitts des tiefen Grabens; (4) Oxidieren des Bodenabschnitts des tiefen Grabens; und (5) Ätzen des oxidierten Bodenabschnitts des tiefen Grabens, um dessen Durchmesser zu vergrößern.Around the surface and thus the storage capacity of a deep trench are the so-called bottle-shaped, deep trenches has been developed. U.S. Patent No. 5,658,816 (hereinafter the '816 patent) a method comprising the steps of (1) forming the upper portion of the deep trench; (2) Form a sidewall spacer Nitride in the upper portion of the deep trench; (3) Forming the Bottom portion of the deep trench; (4) Oxidize the bottom section of the deep trench; and (5) etching the oxidized bottom section of the deep trench, by its diameter to enlarge.

Da das in dem '816 Patent geoffenbarte Verfahren sehr praxisfern ist, sind andere Techniken entwickelt worden, um die flaschenförmigen, tiefen Gräben zu bilden. Beispielsweise offenbarten die Autoren in einem Artikel mit dem Titel "0,228 μm Trench Cell Technologies with Bottle-Shaped Capacitor for 1 Gbit DRAMs" von T. Ozaki u.a., IEDM, 95, S. 661-664(1995) ein Verfahren, den Durchmesser eines tiefen Grabens zu erhöhen. Das dort geoffenbarte Verfahren umfasst die Schritte: (1) Bilden eines 80 nm Randoxids an dem oberen Abschnitt des Grabens durch selektive Oxidation; (2) Durchführen eines Kondensatorverfahrens, das das Entfernen einer Oxidationsmaske, das Entfernen von nativem Oxid, usw. umfasst, wobei sich während dieses Vorgangs die Dicke des Randoxids auf 50 nm verringert; und (3) vor Ort wird mit Phosphor dotiertes Polysilicium abgeschieden und eine Phosphordotierung der Grabenseitenwand an dem Kondensatorabschnitt (Belagelektrode) wird durch die Ofenglühtechnologie durchgeführt. Das Randoxid verhindert eine Phosphordotierung an dem oberen Abschnitt des Grabens; es stellt auch die elektrische Isolation zwischen der Belagselektrode und dem Übertragungstransistor dar. Das Polysilicium wird durch chemisches, trockenes Ätzen entfernt und der Durchmesser des Grabens unter dem Randoxid wird gleichzeitig vergrößert. Die Autoren teilten mit, dass der Grabendurchmesser um 30 % vergrößert wird, wodurch ein "flaschenförmiger", tiefer Graben gebildet wird. Ein alternatives Verfahren zur Herstellung flaschenförmiger tiefer Gräben zeigt das deutsche Patent DE 199 38 481 A1 .Since the method disclosed in the '816 patent is very unrealistic, other techniques have been developed to form the bottle-shaped, deep trenches. For example, in an article entitled "0.228 μm Trench Cell Technologies with Bottle-Shaped Capacitor for 1 Gbit DRAMs" by T. Ozaki et al., IEDM, 95, pp. 661-664 (1995), the authors disclosed a method, the diameter of a deep trench. The method disclosed therein comprises the steps: (1) forming an 80 nm edge oxide on the upper portion of the trench by selective oxidation; (2) performing a capacitor process that includes removing an oxidation mask, removing native oxide, etc., during which process the thickness of the edge oxide decreases to 50 nm; and (3) on-site, phosphorus-doped polysilicon is deposited, and phosphorus doping of the trench sidewall on the capacitor section (pad electrode) is performed by the furnace annealing technology. The edge oxide prevents phosphorus doping on the upper portion of the trench; it also represents the electrical insulation between the pad electrode and the transfer transistor. The polysilicon is removed by chemical, dry etching and the diameter of the trench under the edge oxide is increased at the same time. The authors reported that the trench diameter is increased by 30%, which creates a "bottle-shaped" deep trench. The German patent shows an alternative method for producing bottle-shaped deep trenches DE 199 38 481 A1 ,

US Patent Nr. 5,849,638 (nachfolgend das '638 Patent) offenbart ein Verfahren, um die Seitenwandfläche eines tiefen Grabens weiter zu vergrößern. Das in dem '638 Patent geoffenbarte Verfahren, dessen Inhalt durch Verweis hier eingegliedert wird, umfasst die Schritte: (1) Öffnen einer Maske für einen tiefen Graben unter einem Winkel für den ersten Graben; (2) Ätzen eines Grabens unter Verwendung von RIBE (reaktives Ionenstrahlätzen), wobei der Wafer 1 bis 16 Grad achsenversetzt in Bezug auf die Ionen quelle ausgerichtet ist; (3) Öffnen der Maske für den tiefen Graben unter einem Winkel für den zweiten Graben; (4) Ätzen des Grabens unter Verwendung von RIBE, wobei der Wafer 1 bis 15 Grad in der entgegengesetzten Richtung ausgerichtet ist; (5) Oxidrandbildung; und (6) chemisches Stromabwärtsätzen (CDE), um die Größe des Grabens isotropisch zu erhöhen. Die Schritte (5) bis (6) wurden von dem von Ozaki u.a. geoffenbarten Verfahren übernommen und sind mit diesen identisch und enthielten die Schritte, einen Oxidrand zu bilden und die gesamte von dem Oxidrand nicht überdeckte Grabenseitenwand zu ätzen. Wie bei der Technik von Ozaki u.a. liefert das in dem '638 Patent gelehrte Verfahren keine ausreichende Genauigkeit für tiefe Submikronanwendungen.US Patent No. 5,849,638 (hereinafter the '638 patent) discloses a method around the side panel of a deep trench. That disclosed in the '638 patent Procedures, the content of which is incorporated here by reference the steps: (1) Open a mask for a deep trench at an angle for the first trench; (2) etching one Trenching using RIBE (reactive ion beam etching), where the wafer is 1 to 16 degrees off axis with respect to the ion source is aligned; (3) Open the mask for the deep trench at an angle for the second trench; (4) Etching the Trench using RIBE, the wafer being 1 to 15 degrees is oriented in the opposite direction; (5) oxide fringing; and (6) chemical downstream etching (CDE), around the size of the trench increase isotropically. Steps (5) through (6) were performed by Ozaki et al. revealed Procedure adopted and are identical to these and contained the steps, an oxide edge to form and the whole not covered by the oxide edge Etch side wall of trench. As with the technology from Ozaki et al. provides that taught in the '638 patent Process does not have sufficient accuracy for deep submicron applications.

In US Patent Nr 6,232,171 ist von denselben Erfindern der vorliegenden Erfindung ein weiteres verbessertes Verfahren zur Bildung von flaschenförmigen Gräben geoffenbart, das die Schritte umfasst: (a) Bilden eines tiefen Grabens in einem aktiven Bereich eines Substrats, wobei der tiefe Graben eine Seitenwand aufweist, die den Graben innerhalb des Substrats begrenzt; (b) Bilden einer Oxidfüllschicht, die den tiefen Graben füllt; (c) Ätzen der Oxidfüllschicht auf eine vorbestimmte Tiefe, um einen oberen Abschnitt der Seitenwand oberhalb der vorbestimmten Tiefe freizulegen; (d) Bilden eines Seitenwandabstandsstücks aus Nitrid, um den oberen Abschnitt der Seitenwand zu überdecken; (e) Fortätzen der Oxidfüllschicht, um den unteren Abschnitt der Seitenwand freizulegen; (f) Verwenden des Seitenwandabstandsstücks als eine Maske, um entweder selektiv den unteren Abschnitt der Seitenwand fortzuätzen oder zu bewirken, dass der untere Abschnitt der Seitenwand einer chemischen Reaktion ausgesetzt wird, so dass der untere Abschnitt der Seitenwand weggeätzt werden kann und somit bewirkt wird, dass die Grabenbreite in dem unteren Abschnitt vergrößert wird; und (g) Entfernen des chemisch geänderten, unteren Abschnitts der Seitenwand, wenn er noch nicht entfernt worden ist, um einen flaschenförmigen, tiefen Graben zu bilden, der eine vergrößerte Seitenwandfläche im unteren Abschnitt aufweist.In US Patent No. 6,232,171 is by the same inventors of the present Invention discloses another improved method for forming bottle-shaped trenches, comprising the steps of: (a) forming a deep trench in one active area of a substrate, the deep trench a sidewall that defines the trench within the substrate; (b) Form an oxide fill layer, the fills the deep trench; (c) etching the oxide fill layer to a predetermined depth to an upper portion of the side wall to expose above the predetermined depth; (d) forming a sidewall spacer Nitride to cover the upper portion of the side wall; (e) continuing the Oxidfüllschicht, to expose the lower portion of the side wall; (f) Use of the sidewall spacer as a mask to selectively either the lower section of the side wall fortzuätzen or cause the lower portion of the side wall to be a exposed to chemical reaction, leaving the bottom section etched away the side wall can be caused and thus causes the trench width in the lower section is enlarged; and (g) removing the chemically modified lower section the sidewall, if it has not been removed, by one bottle-shaped, to form deep trench, which has an enlarged side wall area in the lower Section.

Das in dem '171 Patent geoffenbarte Verfahren verbessert wesentlich die Genauigkeit und vereinfacht das Verfahren zur Bildung flaschenförmiger, tiefer Gräben. Da aber die Speicherfläche des tiefen Grabenkondensators nur linear proportional zu dem Durchmesser des tiefen Grabens ist, muss der untere Abschnitt des tiefen Grabens wesentlich vergrößert werden, um die beabsichtigte Verbesserung zu erreichen. Eine solche Vergrößerung wird bei den tiefen Submikrontechnologien von 0,15 μm und darunter für eine DRAM Zelle sehr schwierig. Somit musste eine radikal verschiedene Methode statt der flaschenförmigen Ausbildung in dem Bestreben entwickelt werden, die Kapazität des tiefen Grabenkondensators zu erhöhen.The in the '171 patent disclosed method significantly improves accuracy and simplifies the process of forming bottle-shaped, deep trenches. There but the storage area of the deep trench capacitor is only linearly proportional to the diameter of the deep trench, the lower section of the deep trench must be significantly enlarged, to achieve the intended improvement. Such an enlargement will with the deep submicron technologies of 0.15 μm and below for a DRAM Cell very difficult. So there had to be a radically different method instead of the bottle-shaped Training in an effort to develop the capacity of the deep Trench capacitor to increase.

Eine Möglichkeit der Kapazitätserhöhung sieht das Aufrauhen der Grabenseitenwände vor dem Ablagern der dielektrischen Schicht vor (s. z.B. DE 198 42 665 A1 ). Für die Methode des Aufrauhens wird in dem Patent US 5,573,973 isotropes Ätzen vorgeschlagen.One way of increasing the capacitance is to roughen the trench side walls before the dielectric layer is deposited (see, for example, DE 198 42 665 A1 ). For the roughening method is in the patent US 5,573,973 Isotropic etching suggested.

US Patent Nr. 6,025,225 (nachfolgend das '225 Patent) offenbart ein Verfahren, bei eine amorphe Siliciumschicht auf der Seitenwand und der Bodenfläche eines tiefen Grabens gebildet wird, die amorphe Siliciumschicht dann unter Verwendung einer Ätzlösung aufgerauht wird, die Phosphorsäure (H3PO4) enthält, um die Oberfläche des Grabenkondensators zur vergrößern. Dieses Verfahren ist praktisch ungeeignet, da es versucht, die Oberfläche zu vergrößern, indem zuerst der Durchmesser des tiefen Grabens verringert (und somit die Oberfläche verringert) wird. Bedeutender ist aber, dass das '225 Patent eine geradlinige (d.h., eine konstante Querschnittsfläche) des tiefen Grabens an nimmt. Wie es oben für Verfahren von 0,15 μm oder darunter erörtert wurde, kann der Durchmesser des tiefen Grabens wesentlich in dem Bodenbereich abnehmen. Das '225 Patent, das die Abscheidung einer amorphen Siliciumschicht auf der Seitenwand des tiefen Grabens beinhaltet, kann bewirken, dass der Bodenabschnitt des tiefen Bereichs verstopft wird, wenn auf ihn ein Verfahren von 0,15 μm oder darunter angewendet wird.U.S. Patent No. 6,025,225 (hereinafter the '225 patent) discloses a method in which an amorphous silicon layer is formed on the side wall and bottom surface of a deep trench, the amorphous silicon layer is then roughened using an etching solution, the phosphoric acid (H 3 PO 4 ) contains to enlarge the surface of the trench capacitor. This method is practically unsuitable because it tries to enlarge the surface by first reducing the diameter of the deep trench (and thus reducing the surface). More importantly, the '225 patent adopts a straight (ie, constant cross-sectional area) deep trench. As discussed above for methods of 0.15 µm or less, the diameter of the deep trench can decrease significantly in the bottom area. The '225 patent, which includes the deposition of an amorphous silicon layer on the side wall of the deep trench, can cause the bottom portion of the deep region to become blocked when a method of 0.15 µm or less is applied to it.

Die Hauptaufgabe der vorliegenden Erfindung ist, ein Verfahren zur Verbesserung der gesamten inneren Fläche eines tiefen Grabens zu entwickeln, der in einem Siliciumsubstrat gebildet worden ist. Genauer gesagt ist die Hauptaufgabe der vorliegenden Erfindung, ein Verfahren zur Verbesserung der gesamt wirksamen (internen) Oberfläche und somit der Speicherkapazität eines tiefen Grabenkondensators zu entwickeln, der in einem kristallinen Siliciumsubstrat in einer Halbleitereinrichtung gebildet worden wird, wie einer Zelle für einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM), so dass ermöglicht wird die physikalische Abmessung der DRAM Zelle weiter zu verringern, ohne deren Leistung zu opfern.The The main object of the present invention is a method for improvement of the entire inner surface to develop a deep trench in a silicon substrate has been formed. More specifically, the main task of the present Invention, a method for improving the overall effective (internal) surface and thus the storage capacity to develop a deep trench capacitor that is in a crystalline Silicon substrate has been formed in a semiconductor device becomes like a cell for dynamic random access memory (DRAM) so that allows will further reduce the physical dimension of the DRAM cell without sacrificing their performance.

Einer der Hauptaspekte des Verfahrens der vorliegenden Erfindung ist, dass im Gegensatz zu sogenannten flaschenförmigen, tiefen Gräben die vorliegende Erfindung die komplizierten Schritte nicht beinhaltet, den Grabendurchmesser zu vergrößern. Vielmehr verwendet die vorliegende Erfindung eine anisotrope Ätzlösung – anisotrop in Bezug auf unterschiedliche Kristallebenen des Siliciumsubstrats, z.B. hohes Ätzvermögen in der (110) Ebene aber geringes Ätzvermögen in der (111) Ebene – in Verbindung mit einer sorgfältig zeitlich bestimmten Eposure, um eine angerauhte Oberfläche innerhalb des tiefen Grabens zu bilden. Die aufgerauhte Oberfläche ermöglicht, dass die gesamte Ladungsspeicherfläche des tiefen Grabenkondensators um mehr als das Doppelte vergrößert wird, ohne dass der Durchmesser des tiefen Grabens vergrößert werden muss.One of the main aspects of the method of the present invention is that, unlike so-called bottle-shaped deep trenches, the present invention does not involve the complicated steps of increasing the trench diameter. Rather, the present invention uses an anisotropic etching solution - anisotropic with respect to different crystal levels of the silicon substrate, for example high etching ability in the ( 110 ) Level but low caustic power in the ( 111 ) Level - in conjunction with a carefully timed exposure to form a roughened surface within the deep trench. The roughened surface enables the total charge storage area of the deep trench capacitor to be increased by more than twice without the diameter of the deep trench having to be increased.

Das neuartige Verfahren der vorliegenden Erfindung zur Herstellung eines tiefen Grabens mit vergrößerter Oberfläche, ohne seinen Durchmesser zu vergrößern, umfasst die folgenden Hauptschritte:

  • (1) Bilden eines tiefen Grabens in einem kristallinen Siliciumsubstrat;
  • (2) Füllen des tiefen Grabens mit einem ersten, dielektrischen Material, um eine erste, dielektrische Füllschicht zu bilden;
  • (3) Ätzender ersten, dielektrischen Füllschicht auf eine erste Tiefe;
  • (4) Bilden eines dielektrischen Rands aus einem zweiten, dielektrischen Material, der an der Seitenwand des tiefen Grabens hängt und sich von der Öffnung des Grabens zu der ersten Tiefe erstreckt;
  • (5) Entfernen der ersten, dielektrischen Füllschicht durch ein selektives Ätzverfahren;
  • (6) bei sorgfältig zeitlich abgestimmter Exposure Verwenden eines anisotropen Ätzverfahrens, das unterschiedliche Ätzgeschwindigkeiten in unterschiedlichen, kristallinen Ebenen des Siliciumsubstrats aufweist, um eine angerauhte Oberfläche auf der Bodenfläche des tiefen Grabens zu bilden; und
  • (7) Fortfahren mit weiteren herkömmlichen Schatten.
The novel method of the present invention for producing a deep trench with an enlarged surface without increasing its diameter comprises the following main steps:
  • (1) forming a deep trench in a crystalline silicon substrate;
  • (2) filling the deep trench with a first dielectric material to form a first dielectric fill layer;
  • (3) etching the first dielectric fill layer to a first depth;
  • (4) forming a dielectric edge of a second dielectric material hanging on the side wall of the deep trench and extending from the opening of the trench to the first depth;
  • (5) removing the first dielectric fill layer by a selective etching process;
  • (6) with carefully timed exposure, use an anisotropic etch process that has different etch rates in different crystalline planes of the silicon substrate to form a roughened surface on the bottom surface of the deep trench; and
  • (7) Continue with other conventional shadows.

Die bevorzugte Ausführungsform der vorliegenden Erfindung zeigt, wenn das Siliciumsubstrat gebildet wird, eine unterscheidbare (110) Kristallebene und eine (111) Kristallebene. Wie es auf dem Gebiet gut bekannt ist, werden Kristallebenen durch eine Reihe von drei Zahlen identifiziert, die als die Miller'sche Indizes bekannt sind, wobei jede Gruppe von Miller'schen Indizes den Ort einer bestimmten Ebene in der Kristall identifiziert. Vorzugsweise wird das Siliciumsubstrat für die vorliegende Erfindung so gebildet, dass die (110) Kristallebene im Wesentlichen parallel zu der Grundfläche des Wafers (oder im Wesentlichen vertikal zu der Seitenwand) ist. Das erste, dielektrische Material ist vorzugsweise ein Oxid und das zweite, dielektrische Material ist vorzugsweise ein Nitrid. Vorzugsweise ist das Verhältnis der Ätzgeschwindigkeit zwischen der (110) und der (111) Ebene während des anisotropen Ätzvorgangs zumindest 20 vorzugsweise zumindest 40.The preferred embodiment of the present invention, when the silicon substrate is formed, shows a distinguishable ( 110 ) Crystal plane and a ( 111 ) Crystal level. As is well known in the art, crystal planes are identified by a series of three numbers known as Miller indices, with each group of Miller indices identifying the location of a particular plane in the crystal. Preferably, the silicon substrate for the present invention is formed so that the ( 110 ) Crystal plane is substantially parallel to the base of the wafer (or substantially vertical to the sidewall). The first dielectric material is preferably an oxide and the second dielectric material is preferably a nitride. The ratio of the etching speed between the ( 110 ) and the ( 111 ) Level during the anisotropic etching process at least 20, preferably at least 40.

Der Nitridrand kann während des nachfolgenden Ionenimplantationsschritts und des Abscheidungsschritts eines leitenden Materials, die entsprechenden Elektrodenbeläge zu bilden, bleiben und als Teil des sich ergebenden tiefen Grabenkondensators zurückbleiben. Jedoch ist der Hauptschritt der vorliegenden Erfindung, einen in der horizonta len Richtung bevorzugten, anisotropen Ätzvorgang zu verwenden, damit eine aufgerauhte Oberfläche innerhalb des tiefen Grabens gebildet wird. Wenn alternativ geeignete Schritte ausgeführt werden können, können die Schritte der Bildung des Nitridrands fortgelassen werden.The Nitride edge can occur during the subsequent ion implantation step and the deposition step a conductive material to form the corresponding electrode coatings, remain and remain as part of the resulting deep trench capacitor. However, the main step of the present invention is one in preferred horizontal anisotropic etching to use so a roughened surface within the deep trench is formed. Alternatively, if appropriate steps are taken can, can the steps of forming the nitride edge are omitted.

Der Erfindungsgegenstand wird im Folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert, in denenThe The subject matter of the invention is explained below using exemplary embodiments with reference to the attached Drawings closer explains in which

1 ein erläuterndes Schema ist, das einen vertikalen Schnitt eines herkömmlichen, tiefen Grabens zeigt, der einen Grabendurchmesser von 0,2 μm und von 0,1 μm an seiner Öffnung bzw. Boden und eine Länge von 7,5 μm zeigt, 1 FIG. 4 is an explanatory diagram showing a vertical section of a conventional deep trench having a trench diameter of 0.2 μm and 0.1 μm at its opening or bottom and a length of 7.5 μm,

2 ein erläuterndes Schema ist, das den ersten Schritt des Verfahrens entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, in dem ein Fülloxid abgeschieden wird, um eine Oxidfüllschicht zu bilden, die den Graben füllt, 2 FIG. 4 is an explanatory diagram showing the first step of the method according to a preferred embodiment of the present invention in which a fill oxide is deposited to form an oxide fill layer that fills the trench,

3 ein erläuterndes Schema ist, das zeigt, dass die Fülloxidschicht, die den Graben füllte, auf eine erste Tiefe zurückgeätzt ist, 3 FIG. 3 is an explanatory diagram showing that the fill oxide layer that filled the trench is etched back to a first depth,

4 ein erläuterndes Schema ist, das zeigt, dass eine Anschlussoxidschicht auf der Seitenwand des tiefen Grabens gebildet ist, 4 FIG. 4 is an explanatory diagram showing that a connection oxide layer is formed on the side wall of the deep trench,

5 ein erläuterndes Schema ist, das zeigt, dass eine dünne Nitridschicht, die zu der Kontur der Seitenwand des tiefen Grabens passt, auf der Oberfläche der Anschlussoxidschicht in einer Tiefe oberhalb der Anschlussoxidschicht gebildet ist, 5 FIG. 4 is an explanatory diagram showing that a thin nitride layer that matches the contour of the side wall of the deep trench is formed on the surface of the lead oxide layer at a depth above the lead oxide layer,

6 ein erläuterndes Schema ist, das zeigt, dass durch anisotropes Ätzen ein Nitridrand aus der Nitridschicht gebildet ist, 6 FIG. 4 is an explanatory diagram showing that an anisotropic etching forms a nitride edge from the nitride layer,

7 ein erläuterndes Schema ist, das zeigt, dass die Anschlussoxidschicht unter Verwendung eines selektiven Ätzvorgangs weggeätzt ist, wobei der Nitridrand innerhalb des Grabens zurückgelassen wird, 7 FIG. 4 is an explanatory diagram showing that the lead oxide layer is etched away using a selective etch, with the nitride edge back within the trench is left

8 ein erläuterndes Schema ist, das zeigt, dass durch Verwendung eines in horizontaler Richtung bevorzugten, anisotropen Ätzvorgangs in Verbindung mit einer sorgfältig zeitbestimmten Exposure die Seitenwand des unteren Abschnitt des tiefen Grabens unterhalb des Nitridrands aufgerauht wird, um einen im Wesentlichen vergrößerten Oberflächenbereich zu schaffen, ohne den Durchmesser des tiefen Grabens zu vergrößern. 8th FIG. 4 is an explanatory diagram showing that by using a preferred horizontal anisotropic etch in conjunction with a carefully timed exposure, the sidewall of the lower portion of the deep trench below the nitride edge is roughened without creating a substantially increased surface area increase the diameter of the deep trench.

Die vorliegende Erfindung offenbart ein neuartiges Verfahren zur Vergrößerung der gesamten inneren Oberfläche eines tiefen Grabens, ohne dass es notwendig wäre, den Durchmesser des tiefen Grabens zu vergrößern. Das Verfahren der vorliegenden Erfindung ist besonders vorteilhaft bei der Herstellung von tiefen Grabenkondensatoren in einem kristallinen Siliciumsubstrat als Bauteil einer Halbleitereinrichtung, wie einer Zelle für einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM), wobei die Technologie von 0,15 μm oder darunter verwendet wird. Bei dieser derart kleinen Ausgestaltungsgröße wird es sehr schwierig, die Tiefe weiter zu vergrößern oder wie in dem Fall der sogenannten flaschenförmigen, tiefen Gräben den Durchmesser des tiefen Grabens zu vergrößern.The The present invention discloses a novel method for increasing the entire inner surface of a deep trench, without the need for the diameter of the deep one Enlarge trench. The The method of the present invention is particularly advantageous in the manufacture of deep trench capacitors in a crystalline Silicon substrate as a component of a semiconductor device, such as one Cell for dynamic random access memory (DRAM), where the technology of 0.15 μm or below is used. With this small design size it is very difficult to increase the depth further or as in the case of the so-called bottle-shaped, deep trenches increase the diameter of the deep trench.

Wie es oben erörtert wurde, ist einer der Hauptaspekte des Verfahrens der vorliegenden Erfindung, dass im Gegensatz zu sogenannten flaschenförmigen, tiefen Gräben die vorliegende Erfindung nicht verlangt, den Grabendurchmesser zu vergrößern, um die Seitenwandoberfläche zu vergrößern. Vielmehr verwendet die vorliegende Erfindung einen anisotropen Ätzvorgang – anisotrop in Bezug auf die Ätzgeschwindigkeit unterschiedlicher Kristallebenen des Siliciumsubstrats, z.B. hohes Ätzvermögen in der (110) Kristallebene aber relativ geringes Ätzvermögen in der (111) Kristallebene – in Verbindung mit einer sorgfältig zeitlich bestimmten Eposure, um eine angerauhte Oberfläche innerhalb des tiefen Grabens zu bilden. Die aufgerauhte Oberfläche ermöglicht, dass die gesamte Ladungsspeicherfläche des tiefen Grabenkondensators um mehr als das Dop pelte vergrößert wird, ohne dass der Durchmesser des tiefen Grabens vergrößert werden muss.As discussed above, one of the main aspects of the method of the present invention is that, unlike so-called bottle-shaped deep trenches, the present invention does not require increasing the trench diameter to increase the sidewall surface. Rather, the present invention uses an anisotropic etching process - anisotropic with respect to the etching rate of different crystal planes of the silicon substrate, for example high etching capacity in the ( 110 ) Crystal level but relatively low etching capacity in the ( 111 ) Crystal plane - in conjunction with a carefully timed exposure to form a roughened surface within the deep trench. The roughened surface enables the total charge storage area of the deep trench capacitor to be increased by more than twice without the diameter of the deep trench having to be increased.

Das neuartige Verfahren der vorliegenden Erfindung zur Herstellung eines tiefen Grabens mit vergrößerter Oberfläche ohne Vergrößerung des Durchmessers umfasst die folgenden Hauptschritte:

  • (a) Bilden eines Substrats aus kristallinem Silicium, das zwei unterschiedene Kristallebenen aufweist;
  • (b) Bilden eines sich vertikal erstreckenden, tiefen Grabens in dem Substrat aus kristallinem Silicium;
  • (c) Füllen des tiefen Grabens mit einem ersten, dielektrischen Material, um eine erste, dielektrische Füllschicht zu bilden;
  • (d) Zurückätzen der ersten, dielektrischen Füllschicht auf eine erste Tiefe;
  • (e) Bilden eines dielektrischen Rands aus einem zweiten, dielektrischen Material, das auf der Seitenwand des tiefen Grabens hängt und sich von der Öffnung des Grabens bis zu der ersten Tiefe erstreckt;
  • (f) Entfernen der ersten, dielektrischen Füllschicht durch einen selektiven Ätzvorgang; und
  • (g) bei sorgfältig zeitbestimmter Exposure eine anisotrope Ätzlösung zu verwenden, die unterschiedliche Ätzgeschwindigkeiten in den zwei Kristallebenen aufweist, damit eine aufgerauhte Oberfläche auf einem unteren Abschnitt einer Seitenwand des tiefen Grabens gebildet wird.
The novel method of the present invention for producing a deep trench with an enlarged surface without increasing the diameter comprises the following main steps:
  • (a) forming a crystalline silicon substrate having two different crystal planes;
  • (b) forming a vertically extending deep trench in the crystalline silicon substrate;
  • (c) filling the deep trench with a first dielectric material to form a first dielectric fill layer;
  • (d) etching back the first dielectric fill layer to a first depth;
  • (e) forming a dielectric edge from a second dielectric material hanging on the side wall of the deep trench and extending from the opening of the trench to the first depth;
  • (f) removing the first dielectric fill layer by a selective etching process; and
  • (g) to use an anisotropic etch solution with carefully timed exposure that has different etch rates in the two crystal planes to form a roughened surface on a lower portion of a side wall of the deep trench.

Das obige Verfahren wird dann mit anderen herkömmlichen Schritten fortgesetzt, um die Herstellung des tiefen Grabenkondensators abzuschließen.The the above process is then continued with other conventional steps, to complete the manufacture of the deep trench capacitor.

Vorzugsweise ist das Siliciumsubstrat so gebildet, dass es eine charakteristische (110) Kristallebene aufweist, die im Wesentlichen parallel zu der Oberfläche der Waferbasis ist. Dies kann durch herkömmliche Verfahren vorgenommen werden und wird in dieser Offenbarung nicht ausgeführt. Das erste, dielektrische Material ist vorzugsweise ein Oxid und das zweite, dielektrische Material ist vorzugsweise eine Nitrid. Vorzugsweise ist das Verhältnis zwischen den Ätzgeschwindigkeiten in der (110) und (111) Ebene während des anisotropen Ätzvorgangs zumindest 20, vorzugsweise zumindest 40.The silicon substrate is preferably formed in such a way that it has a characteristic ( 110 ) Has a crystal plane that is substantially parallel to the surface of the wafer base. This can be done by conventional methods and is not discussed in this disclosure. The first dielectric material is preferably an oxide and the second dielectric material is preferably a nitride. The ratio between the etching speeds in the ( 110 ) and ( 111 ) Level during the anisotropic etching process at least 20, preferably at least 40.

In den nachfolgenden Schritten zur Bildung des tiefen Grabenkondensators kann der Nitridrand in dem tiefen Graben während des nachfolgenden Ionenimplantationsschritts bleiben, um einen ersten, leitenden Elektrodenbelag zu bilden, und während des Schritts zum Abscheiden eines leitenden Materials, um den zweiten, leitenden Elektrodenbelag zu bilden, und diese werden Teil des sich ergebenden tiefen Grabenkondensators. Jedoch ist der Hauptschritt der vorliegenden Erfindung, den in horizontaler Richtung bevorzugten, anisotropen Ätzvorgang zu verwenden, um die aufgerauhte Oberfläche innerhalb des tiefen Grabens zu bilden. Wenn alternative, geeignete Schritte ausgeführt werden können, können die Schritte zur Bildung des Nitridrands weggelassen werden.In the subsequent steps to form the deep trench capacitor the nitride rim in the deep trench during the subsequent ion implantation step remain to form a first conductive electrode coating, and during the Step of depositing a conductive material to the second, to form conductive electrode coating, and these become part of themselves resulting deep trench capacitor. However, the main step is of the present invention, the preferred one in the horizontal direction, anisotropic etching to use the roughened surface within the deep trench to build. When alternative, appropriate steps are taken can, can the steps to form the nitride edge are omitted.

Die vorliegende Erfindung wird nun ausführlicher unter Bezugnahme auf die folgenden Beispiele beschrieben. Man beachte, dass die folgende Beschreibung von Beispielen, einschließlich der bevorzugten Ausführungsform dieser Erfindung, hier zum Zweck der Darstellung und Beschreibung vorgelegt wird, und es nicht beabsichtigt ist, dass sie erschöpfend ist oder die Erfindung auf die genauer geoffenbarte Form begrenzt.The present invention will now be described in more detail with reference to the following examples. Note that the following description of examples, including the preferred embodiment of this invention, is presented herein for purposes of illustration and description, and is not intended to be exhaustive or to further disclose the invention to those limited beard form.

Beispiel 1example 1

Die 1 bis zeigen schematisch Hauptschritte zur Bildung eines tiefen Grabens mit einer vergrößerten Seitenwandoberfläche entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung. Diese Zeichnungen sind unten ausführlicher erörtert.The 1 11-16 schematically show major steps to form a deep trench with an enlarged sidewall surface in accordance with a preferred embodiment of the present invention. These drawings are discussed in more detail below.

1 zeigt, dass ein tiefer Graben 130 unter Verwendung eines anisotropen, trockenen Ätzverfahrens in einem Substrat 100 aus kristallinem Silicium gebildet ist. Das Siliciumsubstrat ist so gebildet, dass es eine charakteristische (110) Kristallebene und eine (111) Kristallebene aufweist. 1 shows that a deep trench 130 using an anisotropic, dry etching process in a substrate 100 is formed from crystalline silicon. The silicon substrate is formed so that it has a characteristic ( 110 ) Crystal plane and a ( 111 ) Has a crystal plane.

1 zeigt auch auf der Oberseite des Substrats 100 eine sehr dünne Anschlussoxidschicht 120 mit einer Dicke von ungefähr 5 nm und eine relativ dicke Nitridschicht 140 mit einer Dicke von ungefähr 200 nm. Die Anschlussoxidschicht 120 und die Nitridschicht 140 bilden zusammen eine Anschlussschicht 110. Bei dem Beispiel 1 hat der Graben eine Grabenöffnung von 0,2 μm und eine Länge von 7,5 μm. Die Grabenbreite ist von 0,2 μm an der Oberseite bis auf ungefähr 0,1 μm am Boden wegen der Begrenzungen durch die gegenwärtig verfügbare anisotrope Technologie abgeschrägt, wenn sie bei der kleinen Grabenöffnung angewendet wird, und wegen des großen Verhältnisses der Länge zur Breite bei der Herstellung von tiefen Submikron-Halbleitereinrichtungen. Die Oxidschicht kann eine Siliciumoxidschicht sein, die durch thermisches Oxidaufwachsen gebildet ist. Die Nitridschicht kann eine SiN Schicht sein, die durch chemische Dampfabscheidung bei geringem Druck (LPCVD) unter Verwendung von SiH2Cl2 und NH3 als Reaktansmittel gebildet wird. Die Nitridschicht kann als eine Ätzmaske bei nachfolgenden Oxidätzvorgängen verwendet werden. Der Graben kann gebildet werden, indem ein anisotroper, trockener Ätzvorgang verwendet wird, wie einer, der ein Kohlenstofffluorgas wie CHF3 als Hauptätzbestandteil in einem reaktiven Ionenätzvorgang (RIBE) verwendet. 1 also shows on top of the substrate 100 a very thin connection oxide layer 120 with a thickness of approximately 5 nm and a relatively thick nitride layer 140 with a thickness of approximately 200 nm. The connection oxide layer 120 and the nitride layer 140 together form a connection layer 110 , In example 1, the trench has a trench opening of 0.2 μm and a length of 7.5 μm. The trench width is tapered from 0.2 µm at the top to about 0.1 µm at the bottom because of the limitations of the currently available anisotropic technology when applied to the small trench opening and because of the large ratio of length to width the manufacture of deep submicron semiconductor devices. The oxide layer can be a silicon oxide layer formed by thermal oxide growth. The nitride layer may be an SiN layer formed by low pressure chemical vapor deposition (LPCVD) using SiH 2 Cl 2 and NH 3 as the reactant. The nitride layer can be used as an etch mask in subsequent oxide etchings. The trench can be formed using an anisotropic dry etch, such as one that uses a carbon fluorine gas such as CHF 3 as the main etch component in a reactive ion etch (RIBE).

2 zeigt, dass eine Fülloxidschicht 160 von ungefähr 200 nm auf der Waferoberfläche abgeschieden ist. Der Zweck der Fülloxidschicht ist, den Graben zu füllen und die Fülloxidschicht 160 zu bilden. Die Fülloxidschicht wird auf eine vorbestimmte Tiefe 160' zurückgeätzt, wie es in 3 gezeigt ist, wobei ein nasser Oxidätzschicht oder einer trockener Ätzschritt verwendet wird. Diese Tiefe legt die Grenze des flaschenförmigen Grabens fest, der mit der vorliegenden Erfindung hergestellt werden soll. In diesem Schritt sollte das Fülloxid so ausgewählt werden, dass es eine große Ätzfähigkeit in Bezug auf ein Seitenwandabstandsstück aus Nitrid aufweist, das nachfolgend unter Verwendung eines selektiven Ätzmittels gebildet wird. Die Fülloxidschicht kann eine Siliciumoxidschicht sein, die unter Verwendung eines chemischen Dampfabscheidungsvor gangs mit einem Plasma hoher Dichte (HDPCVD) gebildet wird. Die Fülloxidschicht kann unter Verwendung von gepufferter Wasserstofffluorsäure in einem nassen Ätzvorgang zurückgeätzt werden. Wasserstofffluorsäure reagiert sehr schnell mit Siliciumoxid, während das Siliciumgrundsubstrat unbeeinträchtigt gelassen wird. 2 shows that a fill oxide layer 160 of about 200 nm is deposited on the wafer surface. The purpose of the fill oxide layer is to fill the trench and the fill oxide layer 160 to build. The fill oxide layer is brought to a predetermined depth 160 ' etched back as in 3 is shown using a wet oxide etch layer or a dry etch step. This depth defines the boundary of the bottle-shaped trench to be made with the present invention. In this step, the fill oxide should be selected to have a high etchability with respect to a sidewall spacer made of nitride, which is subsequently formed using a selective etchant. The fill oxide layer may be a silicon oxide layer formed using a chemical vapor deposition process with a high density plasma (HDPCVD). The fill oxide layer can be etched back in a wet etching process using buffered hydrogen fluoric acid. Hydrogen fluoric acid reacts very quickly with silicon oxide, while leaving the silicon base substrate unaffected.

4 zeigt, dass eine dünne, vertikale Anschlussoxidschicht 120' ungefähr 5 nm auf der Seitenwand des tiefen Grabens bis zu einer vorbestimmten Tiefe 160' hinab (d.h., oberhalb der Oxidfüllschicht 160) durch (thermische) Anschlussoxidation gebildet ist. 4 shows that a thin, vertical connection oxide layer 120 ' about 5 nm on the side wall of the deep trench to a predetermined depth 160 ' down (ie, above the oxide fill layer 160 ) is formed by (thermal) connection oxidation.

Nachfolgend wird eine dünne Nitridschicht 180 ungefähr 20 nm dick, die zu der Kontur der Seitenwand des tiefen Grabens passt, auf der Oberfläche der Anschlussoxidschicht und oben auf der Fülloxidschicht gebildet, wie es in 5 gezeigt ist. Die Anschlussoxidschicht kann durch thermisches Oxidaufwachsen gebildet werden. Die Nitridschicht kann eine SiN Schicht sein, die durch chemische Dampfabscheidung bei niedrigem Druck (LPCVD) unter Verwendung von SiH2Cl2 und NH3 als Reaktionsmittel gebildet wird.Below is a thin layer of nitride 180 about 20 nm thick, which matches the contour of the side wall of the deep trench, formed on the surface of the connection oxide layer and on top of the fill oxide layer, as is shown in 5 is shown. The connection oxide layer can be formed by thermal oxide growth. The nitride layer may be a SiN layer formed by low pressure chemical vapor deposition (LPCVD) using SiH 2 Cl 2 and NH 3 as the reactant.

6 zeigt, dass ein Nitridrand 180' aus der Nitridschicht 180 durch anisotropes Ätzen, typischerweise unter Verwendung eines trockenen Ätzvorgangs, gebildet ist. Danach wird ein nasser Oxideintauchvorgang unter Verwendung von HF durchgeführt, um die verbleibende Oxidfüllschicht 160 zu entfernen. Dies ist in 7 gezeigt. Der HF nasse Oxideintauchvorgang ist äußerst selektiv und der Nitridrand schützt einen anderen Bereich des Substrats. 6 shows that a nitride rim 180 ' from the nitride layer 180 is formed by anisotropic etching, typically using a dry etch. Thereafter, a wet oxide dip is performed using HF around the remaining oxide fill layer 160 to remove. This is in 7 shown. The HF wet oxide immersion process is extremely selective and the nitride rim protects another area of the substrate.

Schließlich zeigt 8, dass, indem ein anisotroper Si Ätzvorgang in einer wässrigen Alkalilösung von 2 % KOH bei 70°C durchgeführt wird, die Seitenwand des unteren Abschnitts des tiefen Grabens unterhalb des Nitridrands aufgerauht wird, damit eine aufgerauhte Oberfläche 200 mit einer wesentlich vergrößerten Oberfläche geschaffen wird. Die Ätzgeschwindigkeiten sind ungefähr 50 nm/Min für die (110) Ebene und 1,1 nm/Min für die (111) Kristallebene. Die Ätzzeit wird auf ungefähr 1 Minute gesteuert, und es wird eine Oberflächenrauhigkeit von 20 nm RMS (mittlere quadratische Abweichung) erzeugt. Diese Rauhigkeit vergrößert die wirksame Oberfläche um mehr als das Doppelte.Finally shows 8th that by performing an anisotropic Si etch in an aqueous alkali solution of 2% KOH at 70 ° C, the side wall of the lower portion of the deep trench is roughened below the nitride edge, so that a roughened surface 200 is created with a significantly enlarged surface. The etch rates are approximately 50 nm / min for the ( 110 ) Plane and 1.1 nm / min for the ( 111 ) Crystal level. The etching time is controlled to approximately 1 minute and a surface roughness of 20 nm RMS (mean square deviation) is generated. This roughness increases the effective surface by more than twice.

Zusammengefasst kann unter Verwendung des neuartigen in der vorliegenden Erfindung geoffenbarten Verfahrens die Ladungsspeicherfläche des tiefen Grabenkondensators um zumindest 100 % erhöht werden. Da die vorliegende Erfindung keine Fortsetzungen des tiefen Grabens weder in der vertikalen noch in der horizontalen Richtung verlangt, ist sie äußerst vorteilhaft zur Verwendung bei fortschrittlichen DRAM Herstellungsverfahren, insbesondere bei Ausbildungsgrößen von 0,15 μm oder darunter.In summary, using the novel in the present invention, geof open method, the charge storage area of the deep trench capacitor can be increased by at least 100%. Because the present invention does not require deep trench continuations in either the vertical or horizontal directions, it is extremely advantageous for use in advanced DRAM fabrication processes, particularly for designs of 0.15 μm or less.

Claims (11)

Verfahren zur Herstellung einer Halbleitereinrichtung, die einen tiefen Grabenkondensator enthält, wobei der tiefe Graben unter Verwendung eines Verfahrens durchgeführt wird, gekennzeichnet durch die folgenden Schritte: (a) Bilden eines Siliciumsubstrats (100), das eine erste Kristallebene und eine zweite Kristallebene aufweist; (b) Bilden eines tiefen Grabens (130) in dem Siliciumsubstrat (100), wobei der tiefe Graben eine Seitenwand aufweist, die den Graben innerhalb des Substrats begrenzt; (c) Verwenden eines anisotropen Ätzvorgangs, der eine höhere Ätzgeschwindigkeit in der ersten Kristallebene als in der zweiten Kristallebene aufweist, um eine aufgerauhte Oberfläche an einem unteren Abschnitt der Seitenwand zu bilden.A method of manufacturing a semiconductor device including a deep trench capacitor, the deep trench being performed using a method characterized by the following steps: (a) forming a silicon substrate ( 100 ), which has a first crystal plane and a second crystal plane; (b) forming a deep trench ( 130 ) in the silicon substrate ( 100 ), the deep trench having a sidewall that defines the trench within the substrate; (c) Using an anisotropic etch that has a higher etch rate in the first crystal plane than in the second crystal plane to form a roughened surface on a lower portion of the sidewall. Verfahren nach Anspruch 1, wobei vor Schritt (c) die folgenden Schritte durchgeführt werden: Bilden einer ersten, dielektrischen Füllschicht (160), wobei ein erstes, dielektrisches Material verwendet wird, um den tiefen Graben (130) zu füllen; Ätzen der ersten, dielektrischen Füllschicht (160) bis auf eine erste Tiefe (160') herab, um einen oberen Abschnitt der Seitenwand oberhalb der ersten Tiefe freizulegen; Bilden eines dielektrischen Rands (180'), wobei ein zweites, dielektrisches Material verwendet wird, das eine wesentlich geringere Ätzgeschwindigkeit als die des ersten, dielektrischen Materials aufweist; und Entfernen des ersten, dielektrischen Materials, während der dielektrische Rand (180') an seinem Ort gelassen wird, indem selektiv geätzt wird, um einen unteren Abschnitt der Seitenwand freizulegen.The method of claim 1, wherein the following steps are carried out before step (c): formation of a first, dielectric fill layer ( 160 ) using a first dielectric material to close the deep trench ( 130 ) to fill; Etching the first dielectric fill layer ( 160 ) to a first depth ( 160 ' ) down to expose an upper portion of the sidewall above the first depth; Form a dielectric edge ( 180 ' ), wherein a second, dielectric material is used, which has a substantially lower etching speed than that of the first, dielectric material; and removing the first dielectric material while the dielectric edge ( 180 ' ) is left in place by selective etching to expose a lower portion of the sidewall. Verfahren zur Herstellung einer einen tiefen Graben enthaltenden Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, dass das erste, dielektrische Material ein Oxid ist, so dass die erste, dielektrische Füllschicht eine Oxidfüllschicht wird, und dass das zweite, dielektrische Material ein Nitrid ist.Process of making a deep trench containing semiconductor device according to claim 2, characterized in that the first dielectric material is an oxide, so the first, dielectric fill layer an oxide fill layer and that the second dielectric material is a nitride. Verfahren zur Herstellung einer einen tiefen Graben enthaltenden Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der dielektrische Rand (180) unter Verwendung eines Verfahrens gebildet wird, das die folgenden Schritte umfasst: (a) Verwenden eines chemischen Dampfabscheidungsverfahrens, um eine Nitridschicht auf dem oberen Abschnitt der Seitenwandfläche und oben auf der Oxidfüllschicht abzuscheiden, und (b) Verwenden eines anisotropen Ätzvorgangs, um den dielektrischen Rand aus der Nitridschicht zu bilden.A method of manufacturing a deep trench semiconductor device according to claim 2, characterized in that the dielectric edge ( 180 ) using a method comprising the steps of: (a) using a chemical vapor deposition method to deposit a nitride layer on the top portion of the sidewall surface and top of the oxide fill layer, and (b) using an anisotropic etch to remove the dielectric Form edge from the nitride layer. Verfahren zur Herstellung einer einen tiefen Graben enthaltenden Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die erste Kristallebene allgemein parallel in einer horizontalen Richtung des Substrats verläuft.Process of making a deep trench containing semiconductor device according to one of the preceding Expectations, characterized in that the first crystal plane is generally parallel runs in a horizontal direction of the substrate. Verfahren zur Herstellung einer einen tiefen Graben enthaltenden Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die erste Kristallebene ein (110) Ebene und die zweite Kristallebene eine (111) Ebene ist.Method for producing a semiconductor device containing a deep trench according to one of the preceding claims, characterized in that the first crystal plane is a ( 110 ) Level and the second crystal level one ( 111 ) Level is. Verfahren zur Herstellung einer einen tiefen Graben enthaltenden Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der anisotrope Ätzvorgang in der ersten Kristallebene eine Ätzgeschwindigkeit aufweist, die zumindest 20 mal diejenige der zweiten Kristallebene ist.Process of making a deep trench containing semiconductor device according to one of the preceding Expectations, characterized in that the anisotropic etching process in the first crystal plane an etching rate which is at least 20 times that of the second crystal plane is. Verfahren zur Herstellung einer einen tiefen Graben enthaltenden Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der anisotrope Ätzvorgang in der ersten Kristallebene eine Ätzgeschwindigkeit aufweist, die zumindest 40 mal diejenige der zweiten Kristallebene ist.Process of making a deep trench containing semiconductor device according to one of the preceding Expectations, characterized in that the anisotropic etching process in the first crystal plane an etching rate which is at least 40 times that of the second crystal plane is. Verfahren zur Herstellung einer einen tiefen Graben enthaltenden Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die aufgerauhte Oberfläche eine Oberflächenrauhigkeit mit einer mittleren quadratischen Abweichung (RMS) von zumindest 10 nm aufweist.Process of making a deep trench containing semiconductor device according to one of the preceding Expectations, characterized in that the roughened surface has a surface roughness with a mean square deviation (RMS) of at least Has 10 nm. Verfahren zur Herstellung einer einen tiefen Graben enthaltenden Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die aufgerauhte Oberfläche eine Oberflächenrauhigkeit mit einer mittleren quadratischen Abweichung (RMS) von zumindest 20 nm aufweist.Process of making a deep trench containing semiconductor device according to one of the preceding Expectations, characterized in that the roughened surface has a surface roughness with a mean square deviation (RMS) of at least Has 20 nm. Verfahren zur Herstellung einer einen tiefen Graben enthaltenden Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der anisotrope Ätzvorgang in einer 2 % wässrigen KOH Lösung bei ungefähr 70°C während einer Minute durchgeführt wird.Method for producing a semiconductor device containing a deep trench according to one of the preceding claims, characterized in that the anisotropic etching process in a 2% aqueous KOH solution at approximately 70 ° C is carried out for one minute.
DE10056256A 2000-11-14 2000-11-14 New technique to improve the capacity of a deep trench by increasing its surface area Expired - Fee Related DE10056256B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10056256A DE10056256B4 (en) 2000-11-14 2000-11-14 New technique to improve the capacity of a deep trench by increasing its surface area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10056256A DE10056256B4 (en) 2000-11-14 2000-11-14 New technique to improve the capacity of a deep trench by increasing its surface area

Publications (2)

Publication Number Publication Date
DE10056256A1 DE10056256A1 (en) 2002-05-23
DE10056256B4 true DE10056256B4 (en) 2004-11-25

Family

ID=7663164

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10056256A Expired - Fee Related DE10056256B4 (en) 2000-11-14 2000-11-14 New technique to improve the capacity of a deep trench by increasing its surface area

Country Status (1)

Country Link
DE (1) DE10056256B4 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573973A (en) * 1993-03-19 1996-11-12 National Semiconductor Corporation Integrated circuit having a diamond thin film trench arrangement as a component thereof and method
US5658816A (en) * 1995-02-27 1997-08-19 International Business Machines Corporation Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond
US5849638A (en) * 1996-03-04 1998-12-15 International Business Machines Corporation Deep trench with enhanced sidewall surface area
DE19842665A1 (en) * 1998-09-17 2000-04-06 Siemens Ag Manufacturing process for a trench capacitor with an insulation collar
DE19938481A1 (en) * 1998-12-19 2000-06-29 Mosel Vitelic Inc Semiconductor component, especially a submicron or deep submicron DRAM cell, has a deep trench with upper and lower side wall regions separated at a certain depth by an abrupt width increase
US6272171B1 (en) * 1999-01-28 2001-08-07 Pc Tel, Inc. Robbed bit signaling identification in a PCM modem

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573973A (en) * 1993-03-19 1996-11-12 National Semiconductor Corporation Integrated circuit having a diamond thin film trench arrangement as a component thereof and method
US5658816A (en) * 1995-02-27 1997-08-19 International Business Machines Corporation Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond
US5849638A (en) * 1996-03-04 1998-12-15 International Business Machines Corporation Deep trench with enhanced sidewall surface area
DE19842665A1 (en) * 1998-09-17 2000-04-06 Siemens Ag Manufacturing process for a trench capacitor with an insulation collar
DE19938481A1 (en) * 1998-12-19 2000-06-29 Mosel Vitelic Inc Semiconductor component, especially a submicron or deep submicron DRAM cell, has a deep trench with upper and lower side wall regions separated at a certain depth by an abrupt width increase
US6272171B1 (en) * 1999-01-28 2001-08-07 Pc Tel, Inc. Robbed bit signaling identification in a PCM modem

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEDM 1995, S. 661-664 *

Also Published As

Publication number Publication date
DE10056256A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
DE10016340C1 (en) Fabrication of deep trench in semiconductor substrate during e.g., fabrication of deep-trench type capacitor utilizes plasma etching composition comprising hydrogen bromide, nitrogen fluoride, chlorine gas, and helium/oxygen gas mixture
DE4323363B4 (en) A method of manufacturing a capacitor for a semiconductor memory device
DE10143283C1 (en) Production of a trench capacitor comprises a preparing a substrate having a surface in which a trench is formed and having an upper region, a lower region and a side wall
DE102005054431A1 (en) A method of manufacturing a bottle trench and a bottle trench capacitor
DE4412089A1 (en) Method for producing a capacitor for a large-scale integrated semiconductor storage component
DE10014920C1 (en) Production of a trench capacitor comprises filling a trench with a filler, forming an insulating collar, removing the filler, forming a trenched plate using low pressure gas phase doping, etc.
DE19523743A1 (en) Prodn. of capacitor on semiconductor element
DE10138981B4 (en) A method of forming silicon oxide by electrochemical oxidation of a well semiconductor substrate
DE102007052289A1 (en) Semiconductor device i.e. dynamic random access memory device, producing method, involves forming recess by isotropic etching of base area of another recess, where former recess includes larger width than width of latter recess
DE102020125660A1 (en) BOSCH DEEP ETCH WITH HIGH ASPECT RATIO
DE19929859B4 (en) Production process for trench capacitor
DE4328510A1 (en) Semiconductor memory mfr. for DRAM prodn. - forming conductive layer pattern with depression, bounding region in individual cell unit, and etching to produce double-cylinder electrode for capacitor
DE10352068B4 (en) Forming silicon nitride islands for increased capacity
DE102008051080A1 (en) Storage device and its manufacture
DE19907062B4 (en) Method of making a DRAM cell capacitor
WO2002069375A2 (en) Trench condenser and method for production thereof
DE10038378A1 (en) Process for the production of capacitor electrodes
DE10310080B4 (en) Method of forming deeper trenches independent of lithographic critical dimensions
DE10300523B4 (en) A method of making a bottle-shaped trench in a semiconductor
DE10056256B4 (en) New technique to improve the capacity of a deep trench by increasing its surface area
DE10321466B4 (en) Trench storage capacitor and method for its production
DE102004007410B4 (en) Method for producing a memory cell
DE10239488A1 (en) Production of a trench dynamic random access memory cell in a semiconductor substrate involves forming pad nitride on substrate and ion etching trench vertically to first depth, depositing nitride layer in the trench and further treating
DE4226996A1 (en) Semiconductor dynamic random access memory device mfr. - using capacitor contained in channel in substrate surface with active semiconductor zone coupled to bit line
DE19938481B4 (en) New technology for forming a bottle-shaped deep trench

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee