DE10063714A1 - Power semiconductor module comprises a housing, contacting elements, a semiconductor component and a ceramic substrate with a metal coating partially covering the first and the second surface of the ceramic substrate - Google Patents

Power semiconductor module comprises a housing, contacting elements, a semiconductor component and a ceramic substrate with a metal coating partially covering the first and the second surface of the ceramic substrate

Info

Publication number
DE10063714A1
DE10063714A1 DE10063714A DE10063714A DE10063714A1 DE 10063714 A1 DE10063714 A1 DE 10063714A1 DE 10063714 A DE10063714 A DE 10063714A DE 10063714 A DE10063714 A DE 10063714A DE 10063714 A1 DE10063714 A1 DE 10063714A1
Authority
DE
Germany
Prior art keywords
edge
ceramic
power semiconductor
semiconductor module
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10063714A
Other languages
German (de)
Other versions
DE10063714C2 (en
Inventor
Uwe Scheuermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE10063714A priority Critical patent/DE10063714C2/en
Priority to DE10158185A priority patent/DE10158185B4/en
Priority to AT01129819T priority patent/ATE511211T1/en
Priority to EP01129819A priority patent/EP1217659B1/en
Priority to JP2001383264A priority patent/JP2002270730A/en
Priority to US10/027,802 priority patent/US6469378B2/en
Publication of DE10063714A1 publication Critical patent/DE10063714A1/en
Application granted granted Critical
Publication of DE10063714C2 publication Critical patent/DE10063714C2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/407Copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09354Ground conductor along edge of main surface

Abstract

Power semiconductor module comprises a housing, contacting elements, a semiconductor component and a ceramic substrate (1) with a metal coating partially covering the first (4) and the second (7) surface of the ceramic. The distance of the metallization edge (2) of the first metallic coating lying at high potential to the edge (8) of the ceramic is less than the distance of the metallization edge (6) of the second metallic coating to the edge of the ceramic. Preferred Features: The ceramic substrate is made from aluminum oxide, aluminum nitrite, beryllium oxide or silicon nitrite. The metallic coating is made from copper, aluminum or silver and is applied by direct copper bonding or active metal brazing.

Description

Die Erfindung betrifft ein Leistungshalbleitermodul bestehend aus einem beidseitig metallkaschierten keramischen Substrat, mindestens einem Halbleiterbauelement, zur Kontaktierung benötigten Anschlüssen sowie einem Gehäuse. Derartige Leistungshalbleitermodule mit oder ohne Grundplatte bieten gegenüber diskreten Leistungsschaltern (z. B. Scheibenzellen, TO220) den großen Vorteil der inneren Isolierung gegenüber der Wärmesenke. Diese innere Isolierung wird durch den Einsatz von beidseitig metallkaschierten keramischen Substraten erreicht, die eine hohe Isolationsfestigkeit mit einer großen Wärmeleitfähigkeit verbinden. Sie erlauben den effizienten Aufbau von Leistungsschaltungen, da sie neben der Basisisolierung (der Isolation zur Umgebung) auch eine Funktionsisolierung (Isolierung verschiedener Bereiche auf einer strukturierten und mit Bauelementen versehenen Fläche) bereitstellen.The invention relates to a power semiconductor module consisting of one on both sides metal-clad ceramic substrate, at least one semiconductor component for Contact required connections and a housing. such Power semiconductor modules with or without a base plate offer compared to discrete ones Circuit breakers (e.g. disk cells, TO220) have the great advantage of internal insulation towards the heat sink. This inner insulation is achieved through the use of bilateral metal-clad ceramic substrates with a high insulation strength combine great thermal conductivity. They allow the efficient construction of Power circuits, as well as basic insulation (isolation from the environment) functional insulation (isolation of different areas on a structured and with Provide the surface provided with components).

Die Definitionen der verwendeten Fachbegriffe finden sich in "Kapitel D1 bei König, Rao, Teilentladungen in Betriebsmitteln der Energietechnik, VDE- Verlag 1993 ISBN 3-8007- 1764-6"The definitions of the technical terms used can be found in "Chapter D1 at König, Rao, Partial discharges in energy technology equipment, VDE Verlag 1993 ISBN 3-8007- 1764-6 "

Leistungshalbleitermodule, die Ausgangspunkt dieser Erfindung sind, sind hinlänglich bekannt. Aus der DE 196 51 632 Leistungshalbleitermodule mit keramischen Substraten sowie einer Grundplatte bekannt, aus der EP 0 750 345 sowie der DE 197 00 963 sind Leistungshalbleitermodule mit keramischen Substraten ohne Grundplatte bekannt, druckkontaktierte Aufbauten mit keramischen Substraten sind aus der DE 43 10 466 bekanntPower semiconductor modules that are the starting point of this invention are sufficient known. From DE 196 51 632 power semiconductor modules with ceramic substrates and a base plate are known from EP 0 750 345 and DE 197 00 963 Known power semiconductor modules with ceramic substrates without base plate, Pressure-contacted structures with ceramic substrates are from DE 43 10 466 known

All diesen Ausgestaltungen von Leistungshalbleitermodulen nach dem Stand der Technik ist gemeinsam die Verwendung eines beidseitig metallkaschierten keramischen Substrats, hergestellt z. B. durch eine Spinellbindung zwischen Aluminiumoxid (Al2O3) und Kupferoxid nach dem "Direct Copper Bonding" (DCB)- Verfahren beispielsweise nach EP 0 627 760 oder durch ein Aktivlötverfahren "Active Metal Brazing" (AMB). Neben Kupfer sind grundsätzlich auch Aluminium oder Silber als Metallisierungen denkbar. In Verbindung mit Aluminiumnitrit (AIN) als Keramikmaterial sind auch Verfahren in der Entwicklung, bei denen durch einen Sinterprozeß eine Aluminium- Schicht auf das Keramikmaterial aufgebracht wird. Dabei kann auch nachträglich auf diese Aluminium- Schicht eine weitere Metallschicht z. B. aus Kupfer aufgelötet oder abgeschieden werden.All of these configurations of power semiconductor modules according to the prior art is jointly the use of a ceramic substrate which is metal-clad on both sides, produced e.g. B. by a spinel bond between aluminum oxide (Al 2 O 3 ) and copper oxide according to the "Direct Copper Bonding" (DCB) process, for example according to EP 0 627 760 or by an active soldering process "Active Metal Brazing" (AMB). In addition to copper, aluminum or silver are also conceivable as metallizations. In connection with aluminum nitrite (AIN) as a ceramic material, processes are also being developed in which an aluminum layer is applied to the ceramic material by means of a sintering process. A further metal layer can also be retrofitted to this aluminum layer. B. soldered or deposited from copper.

Weiterhin typisch für derartige Leisungshalbleitermodule ist eine Verfüllung z. B. mit einem Monomer des Silikonkautschuks, der nach Entgasen polymerisiert wird. Durch diesen Silikonkautschuk wird hauptsächlich die Funktionsisolierung hergestellt.Furthermore typical for such power semiconductor modules is a backfill z. B. with a Monomer of silicone rubber that is polymerized after degassing. Through this Silicon rubber is mainly used to produce functional insulation.

Bei allen bekannten Ausgestaltungen dieser Substrate ist die metallisch kaschierte Fläche in ihrer Ausdehnung kleiner als die Fläche der Keramik, dadurch ergibt sich in den Randbereichen der Substrate eine nicht kaschierte Fläche. Typischerweise ist die Breite dieser Fläche und damit der Abstand des Randes der metallischen Kaschierung zum Rand der Keramik auf der ersten mit Bauelementen bestückten, dem Kühlkörper bzw. der Grundplatte abgewandten Oberfläche sowie auf der zweiten dem Kühlkörper bzw. der Grundplatte zugewandten Oberfläche identisch. Alternativ besitzt der Rand der Kaschierung der zweiten Oberfläche einen geringeren Abstand vom Rand der Keramik als der der ersten Oberfläche. Dies ist dadurch begründet, dass z. B. in druckkontaktierten Leistungshalbleitermodulen, bei denen ein guter thermischer Kontakt zu einem Kühlkörper vorrangiges Ziel der Entwicklung ist, im Randbereich Druckkräfte auf das Substrat wirken. Um einen Bruch der Keramik zu vermeiden, wird die zweite Kaschierung bis nahe an den Rand der Keramik aufgebracht.In all known configurations of these substrates, the metal-clad surface is in its extent smaller than the area of the ceramic, this results in the Edge areas of the substrates a non-laminated surface. Typically the width this area and thus the distance from the edge of the metallic lamination to the edge the ceramic on the first with components, the heat sink or the Base plate facing away from the surface and on the second the heat sink or Base plate facing surface identical. Alternatively, the edge has the Lamination of the second surface is less than the distance from the edge of the ceramic that of the first surface. This is because z. B. in pressure-contacted Power semiconductor modules in which there is good thermal contact with a heat sink The primary goal of the development is to exert pressure forces on the substrate in the marginal area. In order to avoid breaking the ceramic, the second lamination is brought close to the Edge of the ceramic applied.

An die Isolationsfestigkeit der Basisisolierung werden im allgemeinen deutlich höhere Anforderungen gestellt als an die Funktionsisolierung. So fordert die IEC 1287 für die Basisisolierung eine Prüfspannung von:
The insulation strength of the basic insulation is generally subject to significantly higher requirements than the functional insulation. For example, IEC 1287 requires a test voltage of:

wobei Um die maximale, ständig wiederkehrende Spannung in der Schaltung repräsentiert. Die Spannung Uiso,rms ist bei der Prüfung des Bauelements für eine Minute anzulegen. Für die Isolationsfähigkeit der Basisisolierung ist die Ausgestaltung des Randbereiches der Keramik entscheidend.where U m represents the maximum, constantly recurring voltage in the circuit. The voltage U iso, rms must be applied for one minute when testing the component. The design of the edge area of the ceramic is decisive for the insulation capacity of the basic insulation.

Der Randbereich des Substrates ist nach dem Stand der Technik derart ausgestaltet, dass die Breite der Fläche zwischen dem Rand der ersten Metallkaschierung und dem Rand der Keramik gleich oder größer ist als die Breite der Fläche zwischen dem Rand der zweiten Metallkaschierung und dem Rand der Keramik. Dies hat nachteilige Auswirkungen auf die Isolationsfähigkeit der Basisisolationsfähigkeit des Substrates.The edge region of the substrate is designed in accordance with the prior art in such a way that the width of the area between the edge of the first metal cladding and the edge of the Ceramic is equal to or greater than the width of the area between the edge of the second Metal cladding and the edge of the ceramic. This has an adverse effect on the Insulation ability of the basic insulation ability of the substrate.

Die beiden Metallkaschierungen auf der Keramikoberfläche wirken wie ein Plattenkondensator mit der Keramik als Dielektrikum zwischen den Platten. Typischerweise liegt die zweite Metallkaschierung auf einer Grundplatte oder einem Kühlkörper und damit auf Erdpotential. Die erste Metallkaschierung liegt bei Leistungshalbleitermodulen für höhere Spannungen zumindest partiell auf einem Potential von einigen Kilovolt. Durch die Anordnung des Leistungshalbleitermoduls auf einem normalerweise metallischen Kühlkörper auf Erdpotential ergibt sich ein stark inhomogener Feldverlauf des elektrischen Feldes im Aussenbereich des Plattenkondensators. Eine hohe Dichte von Äquipotentiallinien repräsentiert einen Bereich hoher Feldstärke. Entscheidend für die Isolationsfähigkeit der Basisisolierung des unkaschierten Randbereiches der Keramik ist die Feldstärke direkt an der Oberfläche und tangential zu dieser verlaufend. Diese Feldstärke wird repräsentiert durch den tangentialen Abstand der Äquipotentiallinien.The two metal claddings on the ceramic surface act like one Plate capacitor with the ceramic as a dielectric between the plates. typically, is the second metal lamination on a base plate or a heat sink and thus to earth potential. The first metal cladding is for power semiconductor modules for higher voltages at least partially at a potential of a few kilovolts. Through the Arrangement of the power semiconductor module on a normally metallic Heat sink at earth potential results in a strongly inhomogeneous field profile of the electrical Field in the outer area of the plate capacitor. A high density of Equipotential lines represent an area of high field strength. Crucial for that The insulating ability of the basic insulation of the uncovered edge area of the ceramic is Field strength directly on the surface and running tangential to it. This field strength is represented by the tangential distance of the equipotential lines.

Die höchste Äquipotentiallinien-Dichte an der Keramikoberfläche und damit der für die Isolationsfestigkeit der Basisisolierung kritischste Bereich befindet sich an der ersten Oberfläche der Keramik unmittelbar anschließend an die Fläche der ersten Metallkaschierung.The highest equipotential line density on the ceramic surface and thus that for the Insulation strength of the basic insulation most critical area is on the first Surface of the ceramic immediately after the surface of the first Metal cladding.

Bei der Ausgestaltung des Randbereiches derart, dass der Abstand der Metallkaschierung vom Rand der Keramik auf der ersten und zweiten Oberfläche identisch ist, hat bei üblichen Randbreiten dieser Abstand keinerlei Einfluß auf die Feldstärke bzw. die Dichte der Äquipotentiallinien und damit auf die Isolationsfestigkeit der Basisisolierung des Leistungshalbleitermoduls.When designing the edge area such that the distance of the metal lamination from the edge of the ceramic on the first and second surface is identical to usual Edge widths of this distance have no influence on the field strength or the density of the Equipotential lines and thus on the insulation strength of the basic insulation of the Power semiconductor module.

Bei der Ausgestaltung des Randbereiches derart, dass der Abstand der Metallkaschierung vom Rand der Keramik auf der ersten Oberfläche größer ist als der Abstand der Metallkaschierung auf der zweiten Oberfläche, ergibt sich ein höhere Dichte der Äquipotentiallinien auf der ersten Oberfläche und damit eine Verschlechterung der Isolationsfestigkeit der Basisisolierung bzw. auch der Teilentladungsfestigkeit des Moduls. When designing the edge area such that the distance of the metal lamination from the edge of the ceramic on the first surface is greater than the distance of the Metal lamination on the second surface results in a higher density of the Equipotential lines on the first surface and thus a deterioration of the Insulation strength of the basic insulation or the partial discharge resistance of the module.  

Die beschriebenen Effekte haben beginnend mit einer Isolationsspannung von mindesten 5000 V entscheidenden Einfluß auf die Isolations- und Teilentladungsfestigkeit von Leistungshalbleitermodulen.The effects described have at least an insulation voltage of at least 5000 V has a decisive influence on the insulation and partial discharge resistance of Power semiconductor modules.

Der Erfindung liegt die Aufgabe zugrunde die Isolationsfestigkeit der Basisisolierung von Leistungsmodulen zu erhöhen und die Teilentladungseigenschaften zu verbessern.The invention has for its object the insulation strength of the basic insulation of Increase power modules and improve the partial discharge properties.

Die Aufgabe wird erfindungsgemäß gelöst durch die Merkmale des kennzeichnenden Teils des Anspruchs 1. Bevorzugte Ausführungsformen sind in den Unteransprüchen beschrieben.The object is achieved by the features of the characterizing part of claim 1. Preferred embodiments are in the subclaims described.

Dadurch wirkt die Grundplatte bzw. bei grundplattenlosen Modulen der Kühlkörper als Feldplatte und führt damit zu einer Reduzierung der Feldstärke auf dem unkaschierten Bereiche der ersten Oberfläche.As a result, the base plate or, in the case of modules without base plates, the heat sink acts as Field plate and thus leads to a reduction in the field strength on the unclad Areas of the first surface.

Durch die geeignete, größere Wahl des Abstandes des Randes der zweiten Metallkaschierung zum Rand der Keramik verglichen mit dem Abstand des Randes der ersten Metallkaschierung zum Rand der Keramik wird die Feldstärke tangential zum Rand speziell im kritischen Bereich unmittelbar anschließend an die erste Metallkaschierung verringert. Diese geeignete Wahl wird durch ein Optimierungsverfahren erreicht, bei dem die Tangentialkomponenten der Feldstärke direkt neben der ersten bzw. zweiten Metallisierungskante identische Werte erreichen.Through the appropriate, larger choice of the distance of the edge of the second Metal cladding to the edge of the ceramic compared to the distance from the edge of the First metal cladding to the edge of the ceramic, the field strength becomes tangential to the edge especially in the critical area immediately after the first metal cladding reduced. This suitable choice is achieved through an optimization process in which the tangential components of the field strength directly next to the first or second Metallization edge achieve identical values.

Fig. 1 zeigt die für die Erfindung wichtigen geometrischen Verhältnisse eine Substrates für Leistungshalbleiterbauelemente Fig. 1 which are important for the invention, geometrical relationships shows a substrate for power semiconductor components

Fig. 2 zeigt den Randbereich eines Substrates nach dem Stand der Technik Fig. 2 shows the edge area of a substrate according to the prior art

Fig. 3 zeigt eine erfinderische Ausgestaltung des Randbereich eines Substrates. Fig. 3 shows an inventive embodiment showing the edge portion of a substrate.

Fig. 4 zeigt die Ergebnisse des erfinderischen Gedankens anhand eines Optimierungsbeispieles. Fig. 4 shows the results of the inventive concept is based on an optimization example.

Fig. 1 zeigt die für die Erfindung wichtigen geometrischen Verhältnisse eines Substrates für Leistungshalbleiterbauelemente. Das Substrat besteht aus einer keramischen Schicht (1) der Dicke dK, die mit einer Metallkaschierung (2) der Dicke d1 auf der ersten Oberfläche (4) der Keramik (1) und einer Metallkaschierung (5) der Dicke d2 auf der zweiten Oberfläche (7) der Keramik (1). Die erste Metallkaschierung (2) dient als Träger der Leistungsschaltung und ist daher meist in sich strukturiert. Die zweite Metallkaschierung (5) ist entweder mit einer Grundplatte verbunden oder direkt mit einem Kühlkörper in Kontakt und weist in der Regel keine innere Strukturierung auf. Fig. 1 which are important for the invention showing geometric relationships of a substrate for power semiconductor devices. The substrate consists of a ceramic layer ( 1 ) with a thickness d K , which is covered with a metal lamination ( 2 ) with a thickness d 1 on the first surface ( 4 ) of the ceramic ( 1 ) and a metal lamination ( 5 ) with a thickness d 2 on the second surface ( 7 ) of the ceramic ( 1 ). The first metal cladding ( 2 ) serves as a carrier for the power circuit and is therefore usually structured in itself. The second metal lamination ( 5 ) is either connected to a base plate or directly in contact with a heat sink and generally has no internal structuring.

Der Randbereich der Keramik (1) weist typischerweise keine metallische Kaschierung auf. Dieser unkaschierte Bereich hat auf der ersten Oberfläche (4) eine Breite a, dies ist der Abstand des Randes der ersten metallischen Kaschierung (2) zum Rand (8) der Keramik, sowie auf der zweiten Oberfläche (7) eine Breite b entsprechend dem Abstand des Randes der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik. Nach dem Stand der Technik ist entweder a = b oder a < b.The edge area of the ceramic ( 1 ) typically has no metallic lamination. This unclad area has a width a on the first surface ( 4 ), this is the distance from the edge of the first metallic lamination ( 2 ) to the edge ( 8 ) of the ceramic, and a width b on the second surface ( 7 ) corresponding to the distance the edge of the second metallic lamination ( 5 ) to the edge ( 8 ) of the ceramic. According to the prior art, either a = b or a <b.

Für die Berechnung der Äquipotentiallinien in den Fig. 2 bis 4 wurden folgende Annahmen zugrunde gelegt:
The following assumptions were used to calculate the equipotential lines in FIGS. 2 to 4:

Das Potential auf der ersten Oberfläche entspricht 9000 V; das Potential auf der zweiten Oberfläche entspricht Erdpotential; der Abstand der Äquipotentiallinien entspricht 530 V.The potential on the first surface corresponds to 9000 V; the potential on the second Surface corresponds to earth potential; the distance between the equipotential lines corresponds to 530 V.

Fig. 2. zeigt den Randbereich mit den berechneten Äquipotentiallinien (11) nach obigen Annahmen eines Substrates nach dem Stand der Technik. Der Abstand des Randes der erbten (2) sowie der zweiten (5) metallischen Kaschierung zum Rand (8) der Keramik sind gleich (a = b = 2 mm). FIG. 2 shows the edge area with the calculated equipotential lines ( 11 ) based on the above assumptions of a substrate according to the prior art. The distance from the edge of the inherited ( 2 ) and the second ( 5 ) metallic lamination to the edge ( 8 ) of the ceramic is the same (a = b = 2 mm).

Je dichter die Äquipotentiallinien (11) längs eines beliebigen Vektor aufeinander folgen, desto größer ist die Feldstärke längs dieses Vektors. Die höchste Äquipotentiallinien-Dichte direkt an der Oberfläche und tangential zu dieser verlaufend ergibt sich unmittelbar vor der Kante der Metallkaschierung (3). Diese sogenannte Feldspitze führt zu einem stark inhomogen Feldstärkeverlauf an der gesamten unkaschierten Oberfläche der Keramik. Mit den Annahmen aus obiger Tabelle ergibt sich im Abstand von 20 µm neben der Metallisierungskante (3) einen Maximalwert der Tangentialkomponente der Feldstärke von mehr als 25 kV/mm. The closer the equipotential lines ( 11 ) follow one another along any vector, the greater the field strength along this vector. The highest equipotential line density directly on the surface and running tangentially to it is obtained directly in front of the edge of the metal cladding ( 3 ). This so-called field tip leads to a strongly inhomogeneous field strength curve on the entire uncovered surface of the ceramic. With the assumptions from the table above, there is a maximum value of the tangential component of the field strength of more than 25 kV / mm at a distance of 20 µm next to the metallization edge ( 3 ).

Aus dem gezeigten Feldverlauf wird auch deutlich, dass eine gleichzeitige Verbreiterung des Randes auf der ersten sowie auf der zweiten Oberfläche keinen Einfluß auf die Isolationsfestigkeit hat, da die Feldspitze also der Feldverlauf unmittelbar anschließend an die erste Metallkaschierung (3) hiervon nicht beeinflusst wird.It is also clear from the field profile shown that a simultaneous widening of the edge on the first and on the second surface has no influence on the insulation strength, since the field tip does not influence the field profile immediately after the first metal cladding ( 3 ).

Fig. 3. zeigt den erfinderischen Randbereich mit den berechneten Äquipotentiallinien (11) nach obigen Annahmen. Der Abstand des Randes (3) der ersten metallischen Kaschierung (2) zum Rand (8) der Keramik ist geringer als der Abstand des Randes (6) der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik (a < b; a = 2 mm; b = 3 mm). Fig. 3. shows the inventive edge area with the calculated equipotential lines ( 11 ) according to the above assumptions. The distance from the edge ( 3 ) of the first metallic lamination ( 2 ) to the edge ( 8 ) of the ceramic is less than the distance from the edge ( 6 ) of the second metallic lamination ( 5 ) to the edge ( 8 ) of the ceramic (a <b; a = 2 mm; b = 3 mm).

Die Reduktion der Tangentialkomponente der Feldstärke direkt neben der Metallisierungskante (3) auf der ersten Oberfläche (4) und die Wirkung der Feldplatte (10) sind hier deutlich zu erkennen, da sich die Äquipotentiallinien (11) bereits in der Keramik (1) noch im Bereich der ersten Metallkaschierung aufweiten und so die Dichte der Äquipotentiallinien an der ersten Oberfläche der Keramik an der Metallisierungskante (3) reduziert wird.The reduction of the tangential component of the field strength directly next to the metallization edge ( 3 ) on the first surface ( 4 ) and the effect of the field plate ( 10 ) can be clearly seen here, since the equipotential lines ( 11 ) are already in the ceramic ( 1 ) Widen the area of the first metal cladding and thus reduce the density of the equipotential lines on the first surface of the ceramic at the metallization edge ( 3 ).

Fig. 4. zeigt die Ergebnisse des erfinderischen Optimierungsverfahren für ein Anwendungsbeispiel. Das Optimierungsverfahren zur Suche desjenigen Abstandes b des Randes (6) der zweiten metallischen Kaschierung (5), bei gegebenem Abstand a des Randes (3) der ersten metallischen Kaschierung (2), zum Rand (8) der Keramik geht von folgenden Annahmen aus. Fig. 4 shows the results of the inventive optimization method for an application example. The optimization method for searching for the distance b between the edge ( 6 ) of the second metallic lamination ( 5 ) and the given distance a between the edge ( 3 ) of the first metallic lamination ( 2 ) and the edge ( 8 ) of the ceramic is based on the following assumptions.

Die Tangentialkomponente der elektrischen Feldstärke an der Grenzfläche zwischen der Keramik und dem Umgebungsmedium kann bewegliche elektrische Ladungen beschleunigen. Reicht die während der mittleren freien Weglänge aufgenommene Energie aus, um bei einem Stoß weitere Ionen zu erzeugen, so kommt es zu einem Lawinendurchbruch, der als Randüberschlag zum Zusammenbruch der Isolation führt. Daher gilt es also, die durch die Tangentialkomponente der elektrischen Feldstärke Et längs der Oberfläche der Keramik auf eine freie Ladung q übertragene Energie W auf der mittleren freien Weglänge Ifr zu minimieren:
The tangential component of the electric field strength at the interface between the ceramic and the surrounding medium can accelerate movable electric charges. If the energy absorbed during the mean free path is sufficient to generate further ions in the event of a collision, an avalanche breakdown occurs, which leads to the breakdown of the insulation as a rollover. It is therefore important to minimize the energy W transferred to a free charge q by the tangential component of the electric field strength E t along the surface of the ceramic over the mean free path length I fr :

Da jedoch für reale Anwendungen einerseits der Metallisierungsrand (3 bzw. 6) keine scharf ausgebildete Grenze ist, wird hier nur eine Abschätzung vorgenommen, indem das Maximum der Tangentialkomponente und der lokale Wert der Tangentialkomponente in einem Abstand von 20 µm vom Metallisierungsrand (3 bzw. 6) bestimmt wird.However, since for real applications on the one hand the metallization edge ( 3 or 6 ) is not a sharply defined boundary, only an estimate is made here by the maximum of the tangential component and the local value of the tangential component at a distance of 20 µm from the metallization edge ( 3 or 6 ) is determined.

Durch Verbreiterung des Abstandes b des Randes der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik wird die Feldstärke an der Metallisierungskante (3) der ersten Oberfläche (4) reduziert. Für die zugrunde gelegten Annahmen ergibt das Optimierungsverfahren für den Abstand des Randes (3) der ersten metallischen Kaschierung (2) zum Rand (8) der Keramik a = 2 mm sowie für den Abstand des Randes (6) der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik b = 3 mm.The field strength at the metallization edge ( 3 ) of the first surface ( 4 ) is reduced by widening the distance b of the edge of the second metallic lamination ( 5 ) to the edge ( 8 ) of the ceramic. For the underlying assumptions, the optimization method for the distance of the edge ( 3 ) of the first metallic lamination ( 2 ) to the edge ( 8 ) of the ceramic a = 2 mm and for the distance of the edge ( 6 ) of the second metallic lamination ( 5 ) to the edge ( 8 ) of the ceramic b = 3 mm.

Bei diesen Werten erreicht die Tangentialkomponente der elektrischen Feldstärke im Abstand von 20 µm ersten bzw. zweiten Metallisierungsrand (3 bzw. 6) den gleichen Wert. Dadurch kann eine Verringerung der Tangentialkomponente der elektrischen Feldstärke in unmittelbarer Nähe zum ersten Metallisierungsrand (3) von etwa 20% gegenüber dem Stand der Technik (Fig. 2) erreicht werden und somit auch die Isolationsfestigkeit der Basisisolierung des gesamten Substrates entsprechend erhöht werden.At these values, the tangential component of the electric field strength at a distance of 20 µm first and second metallization edge ( 3 and 6 ) reaches the same value. As a result, the tangential component of the electric field strength in the immediate vicinity of the first metallization edge ( 3 ) can be reduced by approximately 20% compared to the prior art ( FIG. 2), and the insulation strength of the basic insulation of the entire substrate can accordingly be increased accordingly.

Claims (8)

1. Leistungshalbleitermodul mit oder ohne Grundplatte bestehend aus einem Gehäuse, zur Kontaktierung benötigten Anschlusselementen, mindestens einem Halbleiterbauelement sowie einem beidseitig metallkaschierten keramischen Substrat, dadurch gekennzeichnet, dass die metallische Kaschierung (2 bzw. 5) die erste (4) bzw. zweite (7) Oberfläche der Keramik (1) nur teilweise bedeckt, der Abstand des Metallisierungsrandes (3) der ersten metallischen Kaschierung (2) zum Rand (8) der Keramik kleiner ist als der Abstand des Metallisierungsrandes (6) der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik und dies als Erhöhung der Isolationsfestigkeit der Basisisolierung des Substrates wirkt.1. Power semiconductor module with or without a base plate consisting of a housing, connection elements required for contacting, at least one semiconductor component and a ceramic substrate that is metal-clad on both sides, characterized in that the metal cladding ( 2 or 5 ) is the first ( 4 ) or second ( 7 ) Surface of the ceramic ( 1 ) only partially covered, the distance of the metallization edge ( 3 ) of the first metallic lamination ( 2 ) to the edge ( 8 ) of the ceramic is smaller than the distance of the metallization edge ( 6 ) of the second metallic lamination ( 5 ) to Edge ( 8 ) of the ceramic and this acts as an increase in the insulation strength of the basic insulation of the substrate. 2. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass das keramische Substrat (1) aus Aluminiumoxid, Aluminiumnitrit, Berylliumoxid oder Siliziumnitrit besteht.2. Power semiconductor module according to claim 1, characterized in that the ceramic substrate ( 1 ) consists of aluminum oxide, aluminum nitrite, beryllium oxide or silicon nitride. 3. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die metallische Kaschierung (2 und 5) der ersten (4) und der zweiten (7) Oberfläche aus Kupfer, Aluminium oder Silber besteht besteht.3. Power semiconductor module according to claim 1, characterized in that the metallic lamination ( 2 and 5 ) of the first ( 4 ) and the second ( 7 ) surface consists of copper, aluminum or silver. 4. Leistungshalbleitermodul nach Anspruch 1 und 3, dadurch gekennzeichnet, dass die metallische Kaschierung (2 bzw. 5) der ersten (4) und der zweiten (7) Oberfläche aus unterschiedlichen Metallen besteht.4. Power semiconductor module according to claim 1 and 3, characterized in that the metallic lamination ( 2 and 5 ) of the first ( 4 ) and the second ( 7 ) surface consists of different metals. 5. Leistungshalbleitermodul nach Anspruch 1 und 3, dadurch gekennzeichnet, dass die metallische Kaschierung (2 bzw. 5) der ersten (4) und der zweiten (7) Oberfläche aus mehreren Metallschichten und unterschiedlichen Metallen besteht.5. Power semiconductor module according to claim 1 and 3, characterized in that the metallic lamination ( 2 and 5 ) of the first ( 4 ) and the second ( 7 ) surface consists of several metal layers and different metals. 6. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die metallische Kaschierung (2 bzw. 5) auf dem keramischen Substrat (1) durch des Direct Copper Bonding (DCB) Verfahren oder das Active Metal Brazing (AMB) Verfahren hergestellt ist. 6. Power semiconductor module according to claim 1, characterized in that the metallic lamination ( 2 or 5 ) on the ceramic substrate ( 1 ) by the Direct Copper Bonding (DCB) process or the Active Metal Brazing (AMB) process is produced. 7. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass das keramischen Substrat (1) durch einen Sinterprozess zwischen Aluminiumnitrit und Aluminium hergestellt ist.7. Power semiconductor module according to claim 1, characterized in that the ceramic substrate ( 1 ) is produced by a sintering process between aluminum nitride and aluminum. 8. Verfahren zur Erhöhung der Isolationsfestigkeit der Basisisolierung eines metallkaschierten Substrates für Leistungshalbleitermodule dadurch gekennzeichnet dass, ausgehend von einem gegebenen Abstand des Randes (3) der ersten metallischen Kaschierung (2) zum Rand (8) der Keramik der Abstand des Randes (6) der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik derart berechnet wird, dass die Tangentialkomponenten der elektrischen Feldstärke im Abstand von 20 µm von dem ersten bzw. dem zweiten Metallisierungsrand (3 bzw. 6) den gleichen Wert annehmen.8. A method for increasing the insulation strength of the basic insulation of a metal-clad substrate for power semiconductor modules, characterized in that, starting from a given distance of the edge ( 3 ) of the first metal cladding ( 2 ) to the edge ( 8 ) of the ceramic, the distance of the edge ( 6 ) second metallic lamination ( 5 ) to the edge ( 8 ) of the ceramic is calculated in such a way that the tangential components of the electric field strength at a distance of 20 μm from the first and the second metallization edge ( 3 and 6 ) assume the same value.
DE10063714A 2000-12-20 2000-12-20 Power semiconductor module with high insulation strength Expired - Lifetime DE10063714C2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10063714A DE10063714C2 (en) 2000-12-20 2000-12-20 Power semiconductor module with high insulation strength
DE10158185A DE10158185B4 (en) 2000-12-20 2001-11-27 Power semiconductor module with high insulation resistance
AT01129819T ATE511211T1 (en) 2000-12-20 2001-12-14 POWER SEMICONDUCTOR MODULE WITH HIGH VOLTAGE STRENGTH
EP01129819A EP1217659B1 (en) 2000-12-20 2001-12-14 Power Semiconductor Modul with an High Withstanding against Voltage
JP2001383264A JP2002270730A (en) 2000-12-20 2001-12-17 Power semiconductor module having high insulation strength
US10/027,802 US6469378B2 (en) 2000-12-20 2001-12-20 Power semiconductor module of high isolation strength

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10063714A DE10063714C2 (en) 2000-12-20 2000-12-20 Power semiconductor module with high insulation strength

Publications (2)

Publication Number Publication Date
DE10063714A1 true DE10063714A1 (en) 2002-07-04
DE10063714C2 DE10063714C2 (en) 2002-11-07

Family

ID=7668078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10063714A Expired - Lifetime DE10063714C2 (en) 2000-12-20 2000-12-20 Power semiconductor module with high insulation strength

Country Status (1)

Country Link
DE (1) DE10063714C2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10303103A1 (en) * 2003-01-28 2004-08-12 Ixys Semiconductor Gmbh Microelectronic component comprising chip between substrates, is completed by intervening cast mass which seals substrates without forming peripheral edge
DE10110100B4 (en) * 2001-03-02 2008-03-13 Semikron Elektronik Gmbh & Co. Kg Circuit arrangement for a driver for power diverter modules
DE102008026347A1 (en) 2008-05-31 2010-02-18 Semikron Elektronik Gmbh & Co. Kg Power-electronic arrangement, has electrically conducting regions arranged in edge region, where arrangement between one of conducting regions and base body comprises electrically conductive connection
DE102012210306A1 (en) 2012-06-19 2013-12-19 Semikron Elektronik Gmbh & Co. Kg Method for manufacturing substrate for e.g. MOSFET for rectifying and inverting electric voltage and current, involves applying metallization layer on insulating material, and electrodepositing metal layer on metallization layer
EP3979313A1 (en) 2020-09-30 2022-04-06 SEMIKRON Elektronik GmbH & Co. KG Power electronics device and power semiconductor module using the same
DE102021115845A1 (en) 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg circuit board arrangement

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10158185B4 (en) * 2000-12-20 2005-08-11 Semikron Elektronik Gmbh Power semiconductor module with high insulation resistance

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924225C2 (en) * 1988-07-22 1994-01-27 Mitsubishi Electric Corp Method for producing a ceramic-metal composite substrate and ceramic-metal composite substrate
DE4310466A1 (en) * 1993-03-31 1994-10-06 Klein Schanzlin & Becker Ag Pump stage in sheet metal construction
EP0627760A1 (en) * 1993-06-03 1994-12-07 Jürgen Dr.-Ing. Schulz-Harder Subdivisible substrate and method of making the same
US5446625A (en) * 1993-11-10 1995-08-29 Motorola, Inc. Chip carrier having copper pattern plated with gold on one surface and devoid of gold on another surface
US5466969A (en) * 1991-11-07 1995-11-14 Kabushiki Kaisha Toshiba Intelligent power device module
EP0750345A2 (en) * 1995-06-19 1996-12-27 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Power semiconductor module
DE19651632A1 (en) * 1996-12-12 1998-06-18 Semikron Elektronik Gmbh Power semiconductor module with pressure contacted power semiconductor element for current rectifiers
DE19700963A1 (en) * 1997-01-14 1998-07-16 Telefunken Microelectron Method for producing a power module with an active semiconductor component and a circuit arrangement having passive semiconductor components

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924225C2 (en) * 1988-07-22 1994-01-27 Mitsubishi Electric Corp Method for producing a ceramic-metal composite substrate and ceramic-metal composite substrate
US5466969A (en) * 1991-11-07 1995-11-14 Kabushiki Kaisha Toshiba Intelligent power device module
DE4310466A1 (en) * 1993-03-31 1994-10-06 Klein Schanzlin & Becker Ag Pump stage in sheet metal construction
EP0627760A1 (en) * 1993-06-03 1994-12-07 Jürgen Dr.-Ing. Schulz-Harder Subdivisible substrate and method of making the same
US5446625A (en) * 1993-11-10 1995-08-29 Motorola, Inc. Chip carrier having copper pattern plated with gold on one surface and devoid of gold on another surface
EP0750345A2 (en) * 1995-06-19 1996-12-27 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Power semiconductor module
DE19651632A1 (en) * 1996-12-12 1998-06-18 Semikron Elektronik Gmbh Power semiconductor module with pressure contacted power semiconductor element for current rectifiers
DE19700963A1 (en) * 1997-01-14 1998-07-16 Telefunken Microelectron Method for producing a power module with an active semiconductor component and a circuit arrangement having passive semiconductor components

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110100B4 (en) * 2001-03-02 2008-03-13 Semikron Elektronik Gmbh & Co. Kg Circuit arrangement for a driver for power diverter modules
DE10303103A1 (en) * 2003-01-28 2004-08-12 Ixys Semiconductor Gmbh Microelectronic component comprising chip between substrates, is completed by intervening cast mass which seals substrates without forming peripheral edge
DE10303103B4 (en) * 2003-01-28 2009-07-09 Ixys Semiconductor Gmbh Semiconductor component, in particular power semiconductor component
DE102008026347A1 (en) 2008-05-31 2010-02-18 Semikron Elektronik Gmbh & Co. Kg Power-electronic arrangement, has electrically conducting regions arranged in edge region, where arrangement between one of conducting regions and base body comprises electrically conductive connection
DE102012210306A1 (en) 2012-06-19 2013-12-19 Semikron Elektronik Gmbh & Co. Kg Method for manufacturing substrate for e.g. MOSFET for rectifying and inverting electric voltage and current, involves applying metallization layer on insulating material, and electrodepositing metal layer on metallization layer
DE102012210306B4 (en) * 2012-06-19 2017-10-05 Semikron Elektronik Gmbh & Co. Kg Substrate and method for producing a substrate for at least one power semiconductor component
EP3979313A1 (en) 2020-09-30 2022-04-06 SEMIKRON Elektronik GmbH & Co. KG Power electronics device and power semiconductor module using the same
DE102021115845A1 (en) 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg circuit board arrangement

Also Published As

Publication number Publication date
DE10063714C2 (en) 2002-11-07

Similar Documents

Publication Publication Date Title
DE3221199C2 (en)
DE10130517C2 (en) High-voltage module and method for its production
DE102019112935B4 (en) Semiconductor module
DE10158185B4 (en) Power semiconductor module with high insulation resistance
DE102016110742A1 (en) Filter component for filtering a noise signal
CH663491A5 (en) Electronic circuit module
DE10063714C2 (en) Power semiconductor module with high insulation strength
DE10351028A1 (en) Semiconductor component and suitable manufacturing / assembly process
DE4132947A1 (en) ELECTRONIC CIRCUIT ARRANGEMENT
DE102019121459A1 (en) Semiconductor module
WO2000008686A2 (en) Substrate for high-voltage modules
DE4017181C2 (en) Electrical component
DE10035170B4 (en) Ceramic body with tempering device, method for producing and using the ceramic body
DE102019112936A1 (en) Semiconductor module
DE10303103B4 (en) Semiconductor component, in particular power semiconductor component
EP4163942B1 (en) Module
DE102016102744B4 (en) Power semiconductor device having a plurality of power semiconductor switching elements and reduced inductance asymmetry and use thereof
DE102016200276A1 (en) Power electronic circuit with a ceramic heat sink
DE10123232A1 (en) Semiconductor module used as a MOSFET, JFET or thyristor has a damping material having electromagnetically damping properties provided in a sealing composition arranged within a housing
DE102019112934A1 (en) Semiconductor module
EP0665560A2 (en) Hybrid integrated circuit device
DE3106212A1 (en) Heat sink for a semiconductor cell, in particular a solar cell
WO2006067013A1 (en) Semi-conductor module having a low thermal load
DE102022109792A1 (en) Power semiconductor module
EP0639840B1 (en) Pressure assembly for converter

Legal Events

Date Code Title Description
AG Has addition no.

Ref document number: 10158185

Country of ref document: DE

OP8 Request for examination as to paragraph 44 patent law
AG Has addition no.

Ref document number: 10158185

Country of ref document: DE

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG,

R071 Expiry of right