DE10063714C2 - Power semiconductor module with high insulation strength - Google Patents
Power semiconductor module with high insulation strengthInfo
- Publication number
- DE10063714C2 DE10063714C2 DE10063714A DE10063714A DE10063714C2 DE 10063714 C2 DE10063714 C2 DE 10063714C2 DE 10063714 A DE10063714 A DE 10063714A DE 10063714 A DE10063714 A DE 10063714A DE 10063714 C2 DE10063714 C2 DE 10063714C2
- Authority
- DE
- Germany
- Prior art keywords
- power semiconductor
- ceramic
- edge
- semiconductor module
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0256—Electrical insulation details, e.g. around high voltage areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/40—Metallic
- C04B2237/407—Copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09354—Ground conductor along edge of main surface
Description
Die Erfindung betrifft ein Leistungshalbleitermodul gemäß dem Oberbegriff des Anspruchs 1, wie er aus der US 5,466,969 bekannt ist. Derartige Leistungshalbleitermodule mit Grundplatte oder Kühlkörper bieten gegenüber diskreten Leistungsschaltern (z. B. Scheibenzellen, TO220) den großen Vorteil der inneren Isolierung gegenüber der Wärmesenke. Diese innere Isolierung wird durch den Einsatz von beidseitig metallkaschierten keramischen Substraten erreicht, die eine hohe Isolationsfestigkeit mit einer großen Wärmeleitfähigkeit verbinden. Sie erlauben den effizienten Aufbau von Leistungsschaltungen, da sie neben der Basisisolierung (der Isolation zur Umgebung) auch eine Funktionsisolierung (Isolierung verschiedener Bereiche auf einer strukturierten und mit Bauelementen versehenen Fläche) bereitstellen.The invention relates to a power semiconductor module according to the preamble of Claim 1, as is known from US 5,466,969. Such power semiconductor modules with base plate or heat sink offer compared to discrete circuit breakers (e.g. Disc cells, TO220) have the great advantage of internal insulation over the Heat sink. This inner insulation is achieved through the use of bilateral metal-clad ceramic substrates with a high insulation strength combine great thermal conductivity. They allow the efficient construction of Power circuits, as well as basic insulation (isolation from the environment) functional insulation (isolation of different areas on a structured and with Provide the surface provided with components).
Die Definitionen der verwendeten Fachbegriffe finden sich in "Kapitel 1 bei König, Rao, Teilentladungen in Betriebsmitteln der Energietechnik, VDE-Verlag 1993 ISBN 3-8007- 1764-6"The definitions of the technical terms used can be found in "Chapter 1 in König, Rao, Partial discharges in energy technology equipment, VDE Verlag 1993 ISBN 3-8007- 1764-6 "
Leistungshalbleitermodule, mit keramischen Substraten sind aus der US 5,466,969, aus der EP 0 750 345 A2 sowie der DE 197 00 963 A1 bekannt. Druckkontaktierte Aufbauten mit keramischen Substraten sind aus der DE 196 51 632 A1 bekannt. Aus der US 5,466,969 ist auch bekannt, dass zusätzliche Bauelemente wie Sensoren und/oder Ansteuerschaltungen in das Leistungsmodul integriert sind.Power semiconductor modules with ceramic substrates are known from US Pat. No. 5,466,969 EP 0 750 345 A2 and DE 197 00 963 A1 are known. Pressure-contacted superstructures with Ceramic substrates are known from DE 196 51 632 A1. From US 5,466,969 also known that additional components such as sensors and / or Control circuits are integrated in the power module.
All diesen Ausgestaltungen von Leistungshalbleitermodulen nach dem Stand der Technik ist gemeinsam die Verwendung eines beidseitig metallkaschierten keramischen Substrats, hergestellt z. B. durch eine Spinellbindung zwischen Aluminiumoxid (Al2O3) und Kupferoxid nach dem "Direct Copper Bonding" (DCB)-Verfahren beispielsweise nach EP 0 627 760 A1 oder durch ein Aktivlötverfahren "Active Metal Brazing" (AMB). Neben Kupfer sind grundsätzlich auch Aluminium oder Silber als Metallisierungen denkbar. In Verbindung mit Aluminiumnitrit (AlN) als Keramikmaterial sind auch Verfahren in der Entwicklung, bei denen durch einen Sinterprozeß eine Aluminium-Schicht auf das Keramikmaterial aufgebracht wird. Dabei kann auch nachträglich auf diese Aluminium-Schicht eine weitere Metallschicht z. B. aus Kupfer aufgelötet oder abgeschieden werden.All of these configurations of power semiconductor modules according to the prior art is jointly the use of a ceramic substrate which is metal-clad on both sides, produced e.g. B. by a spinel bond between aluminum oxide (Al 2 O 3 ) and copper oxide according to the "Direct Copper Bonding" (DCB) process, for example according to EP 0 627 760 A1 or by an active soldering process "Active Metal Brazing" (AMB). In addition to copper, aluminum or silver are also conceivable as metallizations. In connection with aluminum nitrite (AlN) as a ceramic material, processes are also being developed in which an aluminum layer is applied to the ceramic material by means of a sintering process. A further metal layer can also be retrofitted to this aluminum layer. B. soldered or deposited from copper.
Weiterhin typisch für derartige Leisungshalbleitermodule ist eine Verfüllung z. B. mit einem Monomer des Silikonkautschuks, der nach Entgasen polymerisiert wird. Durch diesen Silikonkautschuk wird hauptsächlich die Funktionsisolierung hergestellt.Furthermore typical for such power semiconductor modules is a backfill z. B. with a Monomer of silicone rubber that is polymerized after degassing. Through this Silicon rubber is mainly used to produce functional insulation.
Bei allen bekannten Ausgestaltungen dieser Substrate ist die metallisch kaschierte Fläche in ihrer Ausdehnung kleiner als die Fläche der Keramik, dadurch ergibt sich in den Randbereichen der Substrate eine nicht kaschierte Fläche. Typischerweise ist die Breite dieser Fläche und damit der Abstand des Randes der metallischen Kaschierung zum Rand der Keramik auf der ersten mit Leistungsbauelementen bestückten, dem Kühlkörper bzw. der Grundplatte abgewandten Oberfläche sowie auf der zweiten dem Kühlkörper bzw. der Grundplatte zugewandten Oberfläche identisch. Alternativ besitzt der Rand der Kaschierung der zweiten Oberfläche einen geringeren Abstand vom Rand der Keramik als der der ersten Oberfläche. Dies ist dadurch begründet, dass z. B. in druckkontaktierten Leistungshalbleitermodulen, bei denen ein guter thermischer Kontakt zu einem Kühlkörper vorrangiges Ziel der Entwicklung ist, im Randbereich Druckkräfte auf das Substrat wirken. Um einen Bruch der Keramik zu vermeiden, wird die zweite Kaschierung bis nahe an den Rand der Keramik aufgebracht. Auch bekannt sind aus der US 5,466,969 zusätzliche Ansteuerschaltkreise auf der ersten Oberfläche des Substrates. Hierbei kann unterhalb der für die Ansteuerung verwendeten Fläche auf eine Metallisierung verzichtet werden, um eine verringerte kapazitive Kopplung zu erreichen.In all known configurations of these substrates, the metal-clad surface is in its extent smaller than the area of the ceramic, this results in the Edge areas of the substrates a non-laminated surface. Typically the width this area and thus the distance from the edge of the metallic lamination to the edge the ceramic on the first one equipped with power components, the heat sink or the surface facing away from the base plate and on the second the heat sink or the Base plate facing surface identical. Alternatively, the edge has the Lamination of the second surface is less than the distance from the edge of the ceramic that of the first surface. This is because z. B. in pressure-contacted Power semiconductor modules in which there is good thermal contact with a heat sink The primary goal of the development is to exert pressure forces on the substrate in the marginal area. In order to avoid breaking the ceramic, the second lamination is brought close to the Edge of the ceramic applied. Additional US Pat. No. 5,466,969 are also known Drive circuits on the first surface of the substrate. Here, below the for the control surface to be used without a metallization to achieve reduced capacitive coupling.
An die Isolationsfestigkeit der Basisisolierung werden im allgemeinen deutlich höhere
Anforderungen gestellt als an die Funktionsisolierung. So fordert die IEC 1287 für die
Basisisolierung eine Prüfspannung von:
The insulation strength of the basic insulation is generally subject to significantly higher requirements than the functional insulation. For example, IEC 1287 requires a test voltage of:
wobei Um die maximale, ständig wiederkehrende Spannung in der Schaltung repräsentiert. Die Spannung Uiso,rms ist bei der Prüfung des Bauelements für eine Minute anzulegen. Für die Isolationsfähigkeit der Basisisolierung ist die Ausgestaltung des Randbereiches der Keramik entscheidend.where U m represents the maximum, constantly recurring voltage in the circuit. The voltage U iso, rms must be applied for one minute when testing the component. The design of the edge area of the ceramic is decisive for the insulation capacity of the basic insulation.
Der Randbereich des Substrates ist nach dem Stand der Technik derart ausgestaltet, dass die Breite der Fläche zwischen dem Rand der ersten Metallkaschierung und dem Rand der Keramik gleich oder größer ist als die Breite der Fläche zwischen dem Rand der zweiten Metallkaschierung und dem Rand der Keramik. Auch in der US 5,466,969 ist der Randbereich des Leistungsteils der Schaltungsanordnung derart gestaltet. Dies hat nachteilige Auswirkungen auf die Isolationsfähigkeit der Basisisolationsfähigkeit des Substrates.The edge region of the substrate is designed in accordance with the prior art in such a way that the width of the area between the edge of the first metal cladding and the edge of the Ceramic is equal to or greater than the width of the area between the edge of the second Metal cladding and the edge of the ceramic. In US 5,466,969 is the Edge area of the power section of the circuit arrangement designed in this way. this has adverse effects on the insulation ability of the basic insulation ability of the Substrate.
Die beiden Metallkaschierungen auf der Keramikoberfläche wirken wie ein Plattenkondensator mit der Keramik als Dielektrikum zwischen den Platten. Typischerweise liegt die zweite Metallkaschierung auf einer Grundplatte oder einem Kühlkörper und damit auf Erdpotential. Die erste Metallkaschierung liegt bei Leistungshalbleitermodulen für höhere Spannungen zumindest partiell auf einem Potential von einigen Kilovolt. Durch die Anordnung des Leistungshalbleitermoduls auf einem normalerweise metallischen Kühlkörper auf Erdpotential ergibt sich ein stark inhomogener Feldverlauf des elektrischen Feldes im Aussenbereich des Plattenkondensators. Eine hohe Dichte von Äquipotentiallinien repräsentiert einen Bereich hoher Feldstärke. Entscheidend für die Isolationsfähigkeit der Basisisolierung des unkaschierten Randbereiches der Keramik ist die Feldstärke direkt an der Oberfläche und tangential zu dieser verlaufend. Diese Feldstärke wird repräsentiert durch den tangentialen Abstand der Äquipotentiallinien.The two metal claddings on the ceramic surface act like one Plate capacitor with the ceramic as a dielectric between the plates. typically, is the second metal lamination on a base plate or a heat sink and thus to earth potential. The first metal cladding is for power semiconductor modules for higher voltages at least partially at a potential of a few kilovolts. Through the Arrangement of the power semiconductor module on a normally metallic Heat sink at earth potential results in a strongly inhomogeneous field profile of the electrical Field in the outer area of the plate capacitor. A high density of Equipotential lines represent an area of high field strength. Crucial for that The insulating ability of the basic insulation of the uncovered edge area of the ceramic is Field strength directly on the surface and running tangential to it. This field strength is represented by the tangential distance of the equipotential lines.
Die höchste Äquipotentiallinien-Dichte an der Keramikoberfläche und damit der für die Isolationsfestigkeit der Basisisolierung kritischste Bereich befindet sich an der ersten Oberfläche der Keramik unmittelbar anschließend an die Fläche der ersten Metallkaschierung.The highest equipotential line density on the ceramic surface and thus that for the Insulation strength of the basic insulation most critical area is on the first Surface of the ceramic immediately after the surface of the first Metal cladding.
Bei der Ausgestaltung des Randbereiches derart, dass der Abstand der Metallkaschierung vom Rand der Keramik auf der ersten und zweiten Oberfläche identisch ist, hat bei üblichen Randbreiten dieser Abstand keinerlei Einfluß auf die Feldstärke bzw. die Dichte der Äquipotentiallinien und damit auf die Isolationsfestigkeit der Basisisolierung des Leistungshalbleitermoduls. When designing the edge area such that the distance of the metal lamination from the edge of the ceramic on the first and second surface is identical to usual Edge widths of this distance have no influence on the field strength or the density of the Equipotential lines and thus on the insulation strength of the basic insulation of the Power semiconductor module.
Bei der Ausgestaltung des Randbereiches derart, dass der Abstand der Metallkaschierung vom Rand der Keramik auf der ersten Oberfläche größer ist als der Abstand der Metallkaschierung auf der zweiten Oberfläche, ergibt sich ein höhere Dichte der Äquipotentiallinien auf der ersten Oberfläche und damit eine Verschlechterung der Isolationsfestigkeit der Basisisolierung bzw. auch der Teilentladungsfestigkeit des Moduls.When designing the edge area such that the distance of the metal lamination from the edge of the ceramic on the first surface is greater than the distance of the Metal lamination on the second surface results in a higher density of the Equipotential lines on the first surface and thus a deterioration of the Insulation strength of the basic insulation or the partial discharge resistance of the module.
Die beschriebenen Effekte haben beginnend mit einer Isolationsspannung von mindesten 5000 V entscheidenden Einfluß auf die Isolations- und Teilentladungsfestigkeit von Leistungshalbleitermodulen.The effects described have at least an insulation voltage of at least 5000 V has a decisive influence on the insulation and partial discharge resistance of Power semiconductor modules.
Der Erfindung liegt die Aufgabe zugrunde die Isolationsfestigkeit der Basisisolierung von Leistungsmodulen zu erhöhen und die Teilentladungseigenschaften zu verbessern.The invention has for its object the insulation strength of the basic insulation of Increase power modules and improve the partial discharge properties.
Die Aufgabe wird erfindungsgemäß gelöst durch die Merkmale des Anspruchs 1. Bevorzugte Ausführungsformen sind in den Unteransprüchen beschrieben.The object is achieved according to the invention by the features of claim 1. Preferred embodiments are described in the subclaims.
Dadurch wirkt die Grundplatte bzw. bei grundplattenlosen Modulen der Kühlkörper als Feldplatte und führt damit zu einer Reduzierung der Feldstärke auf dem unkaschierten Bereiche der ersten Oberfläche.As a result, the base plate or, in the case of modules without base plates, the heat sink acts as Field plate and thus leads to a reduction in the field strength on the unclad Areas of the first surface.
Durch die geeignete, größere Wahl des Abstandes des Randes der zweiten Metallkaschierung zum Rand der Keramik verglichen mit dem Abstand des Randes der ersten Metallkaschierung zum Rand der Keramik wird die Feldstärke tangential zum Rand speziell im kritischen Bereich unmittelbar anschließend an die erste Metallkaschierung verringert. Diese geeignete Wahl wird durch ein Optimierungsverfahren erreicht, bei dem die Tangentialkomponenten der Feldstärke direkt neben der ersten bzw. zweiten Metallisierungskante identische Werte erreichen.Through the appropriate, larger choice of the distance of the edge of the second Metal cladding to the edge of the ceramic compared to the distance from the edge of the First metal cladding to the edge of the ceramic, the field strength becomes tangential to the edge especially in the critical area immediately after the first metal cladding reduced. This suitable choice is achieved through an optimization process in which the tangential components of the field strength directly next to the first or second Metallization edge achieve identical values.
Fig. 1 zeigt übliche geometrische Verhältnisse eines metallkaschierten Substrates für Leistungshalbleiterbauelemente. Fig. 1 shows a typical geometric ratios metal-clad substrate for power semiconductor devices.
Fig. 2 zeigt den Randbereich eines Substrates nach einem anderen Stand der Technik Fig. 2 shows the edge area of a substrate according to another prior art
Fig. 3 zeigt eine erfinderische Ausgestaltung des Randbereich eines Substrates. Fig. 3 shows an inventive embodiment showing the edge portion of a substrate.
Fig. 4 zeigt die Ergebnisse des erfinderischen Gedankens anhand eines Optimierungsbeispieles. Fig. 4 shows the results of the inventive concept is based on an optimization example.
Fig. 1 zeigt typische geometrische Verhältnisse eines Substrates für Leistungshalbleiterbauelemente. Das Substrat besteht aus einer keramischen Schicht (1) der Dicke dK, die mit einer Metallkaschierung (2) der Dicke d1 auf der ersten Oberfläche (4) der Keramik (1) und einer Metallkaschierung (5) der Dicke d2 auf der zweiten Oberfläche (7) der Keramik (1). Die erste Metallkaschierung (2) dient als Träger der Leistungsschaltung und ist daher meist in sich strukturiert. Die zweite Metallkaschierung (5) ist entweder mit einer Grundplatte verbunden oder direkt mit einem Kühlkörper in Kontakt und weist in der Regel keine innere Strukturierung auf. Fig. 1 shows typical geometric conditions of a substrate for power semiconductor devices. The substrate consists of a ceramic layer ( 1 ) with a thickness d K , which is covered with a metal lamination ( 2 ) with a thickness d 1 on the first surface ( 4 ) of the ceramic ( 1 ) and a metal lamination ( 5 ) with a thickness d 2 on the second surface ( 7 ) of the ceramic ( 1 ). The first metal cladding ( 2 ) serves as a carrier for the power circuit and is therefore usually structured in itself. The second metal lamination ( 5 ) is either connected to a base plate or directly in contact with a heat sink and generally has no internal structuring.
Der Randbereich der Keramik (1) weist typischerweise keine metallische Kaschierung auf. Dieser unkaschierte Bereich hat auf der ersten Oberfläche (4) eine Breite a, dies ist der Abstand des Randes der ersten metallischen Kaschierung (2) zum Rand (8) der Keramik, sowie auf der zweiten Oberfläche (7) eine Breite b entsprechend dem Abstand des Randes der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik. Nach dem Stand der Technik ist entweder a = b oder a < b.The edge area of the ceramic ( 1 ) typically has no metallic lamination. This unclad area has a width a on the first surface ( 4 ), this is the distance from the edge of the first metallic lamination ( 2 ) to the edge ( 8 ) of the ceramic, and a width b on the second surface ( 7 ) corresponding to the distance the edge of the second metallic lamination ( 5 ) to the edge ( 8 ) of the ceramic. According to the prior art, either a = b or a <b.
Für die Berechnung der Äquipotentiallinien in den Fig. 2 bis 4 wurden folgende
Annahmen zugrunde gelegt:
The following assumptions were used to calculate the equipotential lines in FIGS. 2 to 4:
Das Potential auf der ersten Oberfläche entspricht 9000 V; das Potential auf der zweiten Oberfläche entspricht Erdpotential; der Abstand der Äquipotentiallinien entspricht 530 V.The potential on the first surface corresponds to 9000 V; the potential on the second Surface corresponds to earth potential; the distance between the equipotential lines corresponds to 530 V.
Fig. 2. zeigt den Randbereich mit den berechneten Äquipotentiallinien (11) nach obigen Annahmen eines Substrates nach dem Stand der Technik. Der Abstand des Randes der ersten (2) sowie der zweiten (5) metallischen Kaschierung zum Rand (8) der Keramik sind gleich (a = b = 2 mm). FIG. 2 shows the edge area with the calculated equipotential lines ( 11 ) based on the above assumptions of a substrate according to the prior art. The distance from the edge of the first ( 2 ) and the second ( 5 ) metallic lamination to the edge ( 8 ) of the ceramic is the same (a = b = 2 mm).
Je dichter die Äquipotentiallinien (11) längs eines beliebigen Vektor aufeinander folgen, desto größer ist die Feldstärke längs dieses Vektors. Die höchste Äquipotentiallinien-Dichte direkt an der Oberfläche und tangential zu dieser verlaufend ergibt sich unmittelbar vor der Kante der Metallkaschierung (3). Diese sogenannte Feldspitze führt zu einem stark inhomogen Feldstärkeverlauf an der gesamten unkaschierten Oberfläche der Keramik. Mit den Annahmen aus obiger Tabelle ergibt sich im Abstand von 20 µm neben der Metallisierungskante (3) einen Maximalwert der Tangentialkomponente der Feldstärke von mehr als 25 kV/mm.The closer the equipotential lines ( 11 ) follow one another along any vector, the greater the field strength along this vector. The highest equipotential line density directly on the surface and running tangentially to it is obtained directly in front of the edge of the metal cladding ( 3 ). This so-called field tip leads to a strongly inhomogeneous field strength curve on the entire uncovered surface of the ceramic. With the assumptions from the table above, there is a maximum value of the tangential component of the field strength of more than 25 kV / mm at a distance of 20 µm next to the metallization edge ( 3 ).
Aus dem gezeigten Feldverlauf wird auch deutlich, dass eine gleichzeitige Verbreiterung des Randes auf der ersten sowie auf der zweiten Oberfläche keinen Einfluß auf die Isolationsfestigkeit hat, da die Feldspitze also der Feldverlauf unmittelbar anschließend an die erste Metallkaschierung (3) hiervon nicht beeinflusst wird.It is also clear from the field profile shown that a simultaneous widening of the edge on the first and on the second surface has no influence on the insulation strength, since the field tip does not influence the field profile immediately after the first metal cladding ( 3 ).
Fig. 3. zeigt den erfinderischen Randbereich mit den berechneten Äquipotentiallinien (11) nach obigen Annahmen. Der Abstand des Randes (3) der ersten metallischen Kaschierung (2) zum Rand (8) der Keramik ist geringer als der Abstand des Randes (6) der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik (a < b; a = 2 mm; b = 3 mm). Fig. 3. shows the inventive edge area with the calculated equipotential lines ( 11 ) according to the above assumptions. The distance from the edge ( 3 ) of the first metallic lamination ( 2 ) to the edge ( 8 ) of the ceramic is less than the distance from the edge ( 6 ) of the second metallic lamination ( 5 ) to the edge ( 8 ) of the ceramic (a <b; a = 2 mm; b = 3 mm).
Die Reduktion der Tangentialkomponente der Feldstärke direkt neben der Metallisierungskante (3) auf der ersten Oberfläche (4) und die Wirkung der Feldplatte (10) sind hier deutlich zu erkennen, da sich die Äquipotentiallinien (11) bereits in der Keramik (1) noch im Bereich der ersten Metallkaschierung aufweiten und so die Dichte der Äquipotentiallinien an der ersten Oberfläche der Keramik an der Metallisierungskante (3) reduziert wird.The reduction of the tangential component of the field strength directly next to the metallization edge ( 3 ) on the first surface ( 4 ) and the effect of the field plate ( 10 ) can be clearly seen here, since the equipotential lines ( 11 ) are already in the ceramic ( 1 ) Widen the area of the first metal cladding and thus reduce the density of the equipotential lines on the first surface of the ceramic at the metallization edge ( 3 ).
Fig. 4. zeigt die Ergebnisse des Optimierungsverfahren für ein erfinderisches Anwendungsbeispiel. Das Optimierungsverfahren zur Suche desjenigen Abstandes b des Randes (6) der zweiten metallischen Kaschierung (5), bei gegebenem Abstand a des Randes (3) der ersten metallischen Kaschierung (2), zum Rand (8) der Keramik geht von folgenden Annahmen aus. Fig. 4 shows the results of the optimization process for an innovative application example. The optimization method for searching for the distance b between the edge ( 6 ) of the second metallic lamination ( 5 ) and the given distance a between the edge ( 3 ) of the first metallic lamination ( 2 ) and the edge ( 8 ) of the ceramic is based on the following assumptions.
Die Tangentialkomponente der elektrischen Feldstärke an der Grenzfläche zwischen der
Keramik und dem Umgebungsmedium kann bewegliche elektrische Ladungen
beschleunigen. Reicht die während der mittleren freien Weglänge aufgenommene Energie
aus, um bei einem Stoß weitere Ionen zu erzeugen, so kommt es zu einem
Lawinendurchbruch, der als Randüberschlag zum Zusammenbruch der Isolation führt.
Daher gilt es also, die durch die Tangentialkomponente der elektrischen Feldstärke Et längs
der Oberfläche der Keramik auf eine freie Ladung q übertragene Energie W auf der
mittleren freien Weglänge lfr zu minimieren:
The tangential component of the electric field strength at the interface between the ceramic and the surrounding medium can accelerate movable electric charges. If the energy absorbed during the mean free path is sufficient to generate further ions in the event of a collision, an avalanche breakdown occurs, which leads to the breakdown of the insulation as a rollover. It is therefore important to minimize the energy W transmitted to a free charge q by the tangential component of the electric field strength E t along the surface of the ceramic over the mean free path length l fr :
Da jedoch für reale Anwendungen einerseits der Metallisierungsrand (3 bzw. 6) keine scharf ausgebildete Grenze ist, wird hier nur eine Abschätzung vorgenommen, indem das Maximum der Tangentialkomponente und der lokale Wert der Tangentialkomponente in einem Abstand von 20 µm vom Metallisierungsrand (3 bzw. 6) bestimmt wird.However, since for real applications on the one hand the metallization edge ( 3 or 6 ) is not a sharply defined boundary, only an estimate is made here by the maximum of the tangential component and the local value of the tangential component at a distance of 20 µm from the metallization edge ( 3 or 6 ) is determined.
Durch Verbreiterung des Abstandes b des Randes der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik wird die Feldstärke an der Metallisierungskante (3) der ersten Oberfläche (4) reduziert. Für die zugrunde gelegten Annahmen ergibt das Optimierungsverfahren für den Abstand des Randes (3) der ersten metallischen Kaschierung (2) zum Rand (8) der Keramik a = 2 mm sowie für den Abstand des Randes (6) der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik b = 3 mm.The field strength at the metallization edge ( 3 ) of the first surface ( 4 ) is reduced by widening the distance b of the edge of the second metallic lamination ( 5 ) to the edge ( 8 ) of the ceramic. For the underlying assumptions, the optimization method for the distance of the edge ( 3 ) of the first metallic lamination ( 2 ) to the edge ( 8 ) of the ceramic a = 2 mm and for the distance of the edge ( 6 ) of the second metallic lamination ( 5 ) to the edge ( 8 ) of the ceramic b = 3 mm.
Bei diesen Werten erreicht die Tangentialkomponente der elektrischen Feldstärke im Abstand von 20 µm ersten bzw. zweiten Metallisierungsrand (3 bzw. 6) den gleichen Wert. Dadurch kann eine Verringerung der Tangentialkomponente der elektrischen Feldstärke in unmittelbarer Nähe zum ersten Metallisierungsrand (3) von etwa 20% gegenüber dem Stand der Technik (Fig. 2) erreicht werden und somit auch die Isolationsfestigkeit der Basisisolierung des gesamten Substrates entsprechend erhöht werden.At these values, the tangential component of the electric field strength at a distance of 20 µm first and second metallization edge ( 3 and 6 ) reaches the same value. As a result, the tangential component of the electric field strength in the immediate vicinity of the first metallization edge ( 3 ) can be reduced by approximately 20% compared to the prior art ( FIG. 2), and the insulation strength of the basic insulation of the entire substrate can accordingly be increased accordingly.
Claims (7)
die metallische Kaschierung (2, 5) die erste (4) und die zweite (7) Oberfläche der Keramik (1) nur teilweise bedeckt, die erste der Feldplatte (10) abgewandten Metallkaschierung (2) auf der ersten Oberfläche (4) das Leistungshalbleiterbauelement trägt und die zweite Metallkaschierung (5) auf der zweiten Oberfläche (7) auf der Feldplatte liegt,
dadurch gekennzeichnet, dass
der Abstand des Metallisierungsrandes (3) der auf hohem Potential gegenüber der zweiten metallischen Kaschierung (5) liegenden ersten metallischen Kaschierung (2) zum Rand (8) der Keramik (1) kleiner ist als der Abstand des Metallisierungsrandes (6) der zweiten metallischen Kaschierung (5) zum Rand (8) der Keramik (1) und dies als Erhöhung der Isolationsfestigkeit der Basisisolierung des Substrates (1) wirkt.1. Power semiconductor module with base plate or heat sink as a field plate ( 10 ) consisting of a housing, with contacts for connection elements, with at least one power semiconductor component and a ceramic substrate ( 1 ) metal-clad on both sides, wherein
the metallic cladding ( 2 , 5 ) only partially covers the first ( 4 ) and the second ( 7 ) surface of the ceramic ( 1 ), the first metal cladding ( 2 ) facing away from the field plate ( 10 ) on the first surface ( 4 ) the power semiconductor component and the second metal lamination ( 5 ) lies on the second surface ( 7 ) on the field plate,
characterized in that
the distance of the Metallisierungsrandes (3) at high potential relative to the second metal coating (5), the first metal coating (2) to the edge (8) of ceramic (1) is smaller than the distance of Metallisierungsrandes the second metal coating (6) ( 5 ) to the edge ( 8 ) of the ceramic ( 1 ) and this acts as an increase in the insulation strength of the basic insulation of the substrate ( 1 ).
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10063714A DE10063714C2 (en) | 2000-12-20 | 2000-12-20 | Power semiconductor module with high insulation strength |
DE10158185A DE10158185B4 (en) | 2000-12-20 | 2001-11-27 | Power semiconductor module with high insulation resistance |
AT01129819T ATE511211T1 (en) | 2000-12-20 | 2001-12-14 | POWER SEMICONDUCTOR MODULE WITH HIGH VOLTAGE STRENGTH |
EP01129819A EP1217659B1 (en) | 2000-12-20 | 2001-12-14 | Power Semiconductor Modul with an High Withstanding against Voltage |
JP2001383264A JP2002270730A (en) | 2000-12-20 | 2001-12-17 | Power semiconductor module having high insulation strength |
US10/027,802 US6469378B2 (en) | 2000-12-20 | 2001-12-20 | Power semiconductor module of high isolation strength |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10063714A DE10063714C2 (en) | 2000-12-20 | 2000-12-20 | Power semiconductor module with high insulation strength |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10063714A1 DE10063714A1 (en) | 2002-07-04 |
DE10063714C2 true DE10063714C2 (en) | 2002-11-07 |
Family
ID=7668078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10063714A Expired - Lifetime DE10063714C2 (en) | 2000-12-20 | 2000-12-20 | Power semiconductor module with high insulation strength |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10063714C2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10158185B4 (en) * | 2000-12-20 | 2005-08-11 | Semikron Elektronik Gmbh | Power semiconductor module with high insulation resistance |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10110100B4 (en) * | 2001-03-02 | 2008-03-13 | Semikron Elektronik Gmbh & Co. Kg | Circuit arrangement for a driver for power diverter modules |
DE10303103B4 (en) * | 2003-01-28 | 2009-07-09 | Ixys Semiconductor Gmbh | Semiconductor component, in particular power semiconductor component |
DE102008026347B4 (en) | 2008-05-31 | 2010-08-19 | Semikron Elektronik Gmbh & Co. Kg | Power electronic device with a substrate and a base body |
DE102012210306B4 (en) | 2012-06-19 | 2017-10-05 | Semikron Elektronik Gmbh & Co. Kg | Substrate and method for producing a substrate for at least one power semiconductor component |
EP3979313B1 (en) | 2020-09-30 | 2022-11-30 | SEMIKRON Elektronik GmbH & Co. KG | Power electronics device and power semiconductor module using the same |
DE102021115845A1 (en) | 2021-06-18 | 2022-12-22 | Rolls-Royce Deutschland Ltd & Co Kg | circuit board arrangement |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3924225C2 (en) * | 1988-07-22 | 1994-01-27 | Mitsubishi Electric Corp | Method for producing a ceramic-metal composite substrate and ceramic-metal composite substrate |
DE4310466A1 (en) * | 1993-03-31 | 1994-10-06 | Klein Schanzlin & Becker Ag | Pump stage in sheet metal construction |
EP0627760A1 (en) * | 1993-06-03 | 1994-12-07 | Jürgen Dr.-Ing. Schulz-Harder | Subdivisible substrate and method of making the same |
US5446625A (en) * | 1993-11-10 | 1995-08-29 | Motorola, Inc. | Chip carrier having copper pattern plated with gold on one surface and devoid of gold on another surface |
US5466969A (en) * | 1991-11-07 | 1995-11-14 | Kabushiki Kaisha Toshiba | Intelligent power device module |
EP0750345A2 (en) * | 1995-06-19 | 1996-12-27 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Power semiconductor module |
DE19651632A1 (en) * | 1996-12-12 | 1998-06-18 | Semikron Elektronik Gmbh | Power semiconductor module with pressure contacted power semiconductor element for current rectifiers |
DE19700963A1 (en) * | 1997-01-14 | 1998-07-16 | Telefunken Microelectron | Method for producing a power module with an active semiconductor component and a circuit arrangement having passive semiconductor components |
-
2000
- 2000-12-20 DE DE10063714A patent/DE10063714C2/en not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3924225C2 (en) * | 1988-07-22 | 1994-01-27 | Mitsubishi Electric Corp | Method for producing a ceramic-metal composite substrate and ceramic-metal composite substrate |
US5466969A (en) * | 1991-11-07 | 1995-11-14 | Kabushiki Kaisha Toshiba | Intelligent power device module |
DE4310466A1 (en) * | 1993-03-31 | 1994-10-06 | Klein Schanzlin & Becker Ag | Pump stage in sheet metal construction |
EP0627760A1 (en) * | 1993-06-03 | 1994-12-07 | Jürgen Dr.-Ing. Schulz-Harder | Subdivisible substrate and method of making the same |
US5446625A (en) * | 1993-11-10 | 1995-08-29 | Motorola, Inc. | Chip carrier having copper pattern plated with gold on one surface and devoid of gold on another surface |
EP0750345A2 (en) * | 1995-06-19 | 1996-12-27 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Power semiconductor module |
DE19651632A1 (en) * | 1996-12-12 | 1998-06-18 | Semikron Elektronik Gmbh | Power semiconductor module with pressure contacted power semiconductor element for current rectifiers |
DE19700963A1 (en) * | 1997-01-14 | 1998-07-16 | Telefunken Microelectron | Method for producing a power module with an active semiconductor component and a circuit arrangement having passive semiconductor components |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10158185B4 (en) * | 2000-12-20 | 2005-08-11 | Semikron Elektronik Gmbh | Power semiconductor module with high insulation resistance |
Also Published As
Publication number | Publication date |
---|---|
DE10063714A1 (en) | 2002-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3221199C2 (en) | ||
DE19921109B4 (en) | Electronic component and electronic component with a ceramic component element | |
DE102014111931B4 (en) | Low-inductance circuit arrangement with load current busbar | |
DE102008050852B4 (en) | Semiconductor device with sealing resin portion | |
EP1396003A1 (en) | Fuse component | |
DE102015215133B4 (en) | Semiconductor device | |
DE10130517C2 (en) | High-voltage module and method for its production | |
DE10158185B4 (en) | Power semiconductor module with high insulation resistance | |
CH663491A5 (en) | Electronic circuit module | |
WO2017212070A1 (en) | Filter component for filtering an interference signal | |
DE10063714C2 (en) | Power semiconductor module with high insulation strength | |
WO2002074025A2 (en) | Multilayer printed circuit board | |
EP1324386B1 (en) | Semiconductor module and method of manufacturing a semiconductor module | |
DE10351028A1 (en) | Semiconductor component and suitable manufacturing / assembly process | |
EP1063700B1 (en) | Substrate for high voltage modules | |
DE102019121459A1 (en) | Semiconductor module | |
DE102019112935A1 (en) | Semiconductor module | |
DE102004059389B4 (en) | Semiconductor device with compensation metallization | |
DE19929735A1 (en) | Electronic component such as laminated capacitor | |
DE4017181C2 (en) | Electrical component | |
WO2000008686A2 (en) | Substrate for high-voltage modules | |
DE10303103B4 (en) | Semiconductor component, in particular power semiconductor component | |
DE102019112936A1 (en) | Semiconductor module | |
DE10035170B4 (en) | Ceramic body with tempering device, method for producing and using the ceramic body | |
EP4163942B1 (en) | Module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AG | Has addition no. |
Ref document number: 10158185 Country of ref document: DE |
|
OP8 | Request for examination as to paragraph 44 patent law | ||
AG | Has addition no. |
Ref document number: 10158185 Country of ref document: DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG, |
|
R071 | Expiry of right |