DE10064067B4 - A method of manufacturing a capacitor of a semiconductor device - Google Patents

A method of manufacturing a capacitor of a semiconductor device Download PDF

Info

Publication number
DE10064067B4
DE10064067B4 DE10064067A DE10064067A DE10064067B4 DE 10064067 B4 DE10064067 B4 DE 10064067B4 DE 10064067 A DE10064067 A DE 10064067A DE 10064067 A DE10064067 A DE 10064067A DE 10064067 B4 DE10064067 B4 DE 10064067B4
Authority
DE
Germany
Prior art keywords
layer
forming
lower electrode
doped polysilicon
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10064067A
Other languages
German (de)
Other versions
DE10064067A1 (en
Inventor
Kee Jeung Lee
Hong Seon Yongin Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE10064067A1 publication Critical patent/DE10064067A1/en
Application granted granted Critical
Publication of DE10064067B4 publication Critical patent/DE10064067B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Abstract

Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung, das die Schritte aufweist:
eine untere Elektrode (30) wird auf einem Halbleitersubstrat (10) ausgebildet;
eine dünne Schicht (32) aus amorphem TaON wird über der unteren Elektrode (30) ausgebildet, wobei die dünne Schicht (32) aus amorphem TaON in einer NH3-Atmosphäre getempert wird, so dass die Schicht (32) aus amorphem TaON zu einer Schicht (32) aus Ta3N5 umgewandelt wird; und
eine obere Elektrode (36) wird auf der dielektrischen Schicht (32) aus Ta3N5 ausgebildet.A method of manufacturing a capacitor of a semiconductor device, comprising the steps of:
a lower electrode (30) is formed on a semiconductor substrate (10);
a thin layer (32) of amorphous TaON is formed over the lower electrode (30), wherein the thin layer (32) of amorphous TaON is annealed in an NH 3 atmosphere so that the layer (32) of amorphous TaON becomes a Layer (32) of Ta 3 N 5 is converted; and
an upper electrode (36) is formed on the dielectric layer (32) of Ta 3 N 5 .

Figure 00000001
Figure 00000001

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Bereich der ErfindungField of the invention

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen und insbesondere auf ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen, die die Kapazität zur Verfügung stellen, die für höher integrierte Einrichtungen nötig ist, während zweckmäßige elektrische Charakteristiken aufrecht erhalten werden.The The present invention relates to a method of manufacture of capacitors for semiconductor devices and more particularly to a method of making capacitors for semiconductor devices, the capacity to disposal ask for higher integrated Facilities needed is while appropriate electrical Characteristics are maintained.

Beschreibung des zusammenhängenden Standes der TechnikDescription of the related State of the art

Um Halbleitereinrichtungen zu erhalten, die einen höheren Integrationsgrad haben, sind aktive Forschungs- und Entwicklungsbemühungen fortgesetzt sowohl auf die Verringerung der Zellenfläche bzw. des Zellenbereiches als auch auf die Verringerung der Zellenbetriebsspannung gerichtet worden, obwohl hohe Niveaus der Integration der Einrichtung die Waferfläche, die für die Ausbildung des Kondensators verfügbar ist, verringert haben, verbleibt die Ladungskapazität, die für einen Betrieb einer Speichereinrichtung bevorzugt ist, bei der Größenordnung von 25 fF pro Zelle trotz der Verringerung der Zellenfläche bzw. des Zellenbereichs. Dieses Ladungsniveau ist nützlich, um die Erzeugung von Softfehlern zu verhindern und Verringerungen der Auffrischzeit zu vermeiden.Around To obtain semiconductor devices that have a higher degree of integration, active research and development efforts have continued both on the reduction of the cell area or the cell area as well as the reduction of the cell operating voltage Although high levels of integration of the facility have been addressed Wafer surface, the for the formation of the capacitor is available, have decreased the charge capacity remains, the for an operation of a memory device is preferred, in the order of magnitude of 25 fF per cell despite the reduction in cell area or of the cell area. This charge level is useful for the generation of To prevent soft errors and decreases the refresh time avoid.

Herkömmliche DRAM-Kondensatoren verwenden allgemein eine dielektrische Schicht, die eine gestapelte Nitrid-/Oxid(NO)-Struktur, eine dreidimensionale Struktur der unteren Elektrode, wie etwa ein Zylinder, und/oder eine verringerte Dicke der Dielektrik nutzen, um ausreichende Kapazitätswerte zu erhalten. Trotz dieser Maßnahmen ist jedoch das herkömmliche NO-Dielektrikum (mit einer dielektrischen Konstante von näherungsweise 4–5) allgemein nicht dazu fähig, eine ausreichende Kapazität innerhalb der Zellenabmessungen zur Verfügung zu stellen, die für hochintegrierte (256M und darüber) Halbleitereinrichtungen erforderlich sind.conventional DRAM capacitors generally use a dielectric layer, the one stacked nitride / oxide (NO) structure, a three-dimensional one Structure of the lower electrode, such as a cylinder, and / or use a reduced thickness of the dielectric to obtain sufficient capacitance values to obtain. Despite these measures however, is the conventional one NO dielectric (with a dielectric constant of approx 4-5) in general unable to a sufficient capacity within the cell dimensions available to ask for highly integrated (256M and above) semiconductor devices required are.

Andere Bemühungen zur Erhöhung der Kapazitätswerte sind angedacht worden, um die herkömmlichen Oxid- oder NO-Dielektrikumsschichten durch eine komplexere ONO (Oxid-Nitrid-Oxid) oder eine auf Metall basierende Dielektrikumsschicht, wie etwa Ta2O5 oder BST (BaSrTiO3) zu ersetzen, die eine signifikant gesteigerte Dielektrizitätskonstante (näherungsweise 20 bis 25) zur Verfügung stellen, um die gesteigerten Kapazitätswerte zu erhalten, die für die Herstellung von fortschrittlichen Halbleitereinrichtungen nötig sind.Other efforts to increase capacitance values have been devised to add conventional oxide or NO dielectric layers to a more complex ONO (oxide-nitride-oxide) or metal-based dielectric layer such as Ta 2 O 5 or BST (BaSrTiO 3 ) which provide a significantly increased dielectric constant (approximately 20-25) to obtain the increased capacitance values necessary for the fabrication of advanced semiconductor devices.

In einer Dünnschicht aus nominellem Ta2O5 kommen jedoch substituierte Ta-Atome unvermeidlich als ein Ergebnis von Variationen des Zusammensetzungsverhältnisses zwischen den Ta- und O-Atomen innerhalb der Schicht vor. Die nominelle Stöchiometrie, obwohl sie angenehm wäre, gibt nicht die inhärente chemische Instabilität der Schicht aus Ta2O5 wieder. Mit anderen Worten sind substituierte Ta-Atome in der Form von freien Sauerstoffbindungen in der Dünnschicht aus Ta2O5 immer auf Grund der variablen und instabilen Stöchiometrie des Ta2O5-Materials vorhanden. Darüber hinaus können die freien Sauerstoffbindungen nicht vollständig aus der dielektrischen Dünnschicht eliminiert werden, obwohl die Anzahl von freien Sauerstoffbindungen etwas in Abhängigkeit von der tatsächlichen Zusammensetzung und dem Bindungsgrad der einbezogenen Elemente variiert werden kann.In a thin film of nominal Ta 2 O 5 , however, substituted Ta atoms inevitably occur as a result of variations in the composition ratio between the Ta and O atoms within the layer. The nominal stoichiometry, although pleasant, does not reflect the inherent chemical instability of the Ta 2 O 5 layer. In other words, substituted Ta atoms in the form of free oxygen bonds in the Ta 2 O 5 thin film are always present due to the variable and unstable stoichiometry of the Ta 2 O 5 material. In addition, the free oxygen bonds can not be completely eliminated from the dielectric thin film, although the number of free oxygen bonds can be varied somewhat depending on the actual composition and degree of bonding of the included elements.

Zusätzlich können während der Ausbildung der Dünnschicht aus Ta2O5 die organischen Bestandteile des Ta(OC2H5)5, einer Vorgängerverbindung, die zur Ausbildung der Schicht aus Ta2O5 verwendet wird, mit O2- oder N2O-Gas während des LPCVD-Prozesses reagieren, um verschiedene Verunreinigungen zu erzeugen, die Kohlenstoff (C), Kohlenstoffverbindungen (wie etwa CH4 und C2H4) und Wasserdampf (H2O) enthalten, die in Folge in die Dünnschicht Ta2O5 einbezogen werden. Als ein Ergebnis dieser Verunreinigungen wie auch anderer Ionen, freier Radikale und freier Sauerstoffverbindungen, die in der Schicht aus Ta2O5 vorhanden sein können, neigen die sich ergebenden Kondensatoren dazu, erhöhte Leckströme und verschlechterte dielektrische Charakteristiken aufzuzeigen.In addition, during formation of the Ta 2 O 5 thin film, the organic constituents of Ta (OC 2 H 5 ) 5 , a precursor compound used to form the Ta 2 O 5 layer, may be doped with O 2 or N 2 O. Gas during the LPCVD process react to produce various impurities containing carbon (C), carbon compounds (such as CH 4 and C 2 H 4 ) and water vapor (H 2 O), which in turn into the thin film Ta 2 O. 5 be included. As a result of these contaminants, as well as other ions, free radicals and free oxygen compounds which may be present in the layer of Ta 2 O 5 , the resulting capacitors tend to exhibit increased leakage currents and degraded dielectric characteristics.

Obwohl die in der Dünnschicht aus Ta2O5 vorhandenen Verunreinigungen entfernt oder merklich verringert werden können, indem wiederholt eine Tieftemperaturbehandlung eingesetzt wird (z. B. eine N2O-Plasma- oder UV-O3-Behandlung), fügen diese Hilfsschritte zu dem Gesamtprozess Komplexität hinzu und können schwierig zu steuern sein. Darüber hinaus können selbst diese Tieftemperaturbehandlungen hinreichend sein, um eine unbeabsichtigte Oxidation an der Zwischenfläche zwischen der Schicht aus Ta2O5 und der unteren Elektrode zu bewirken, wobei die effektive dielektrische Konstante erniedrig wird.Although the impurities present in the thin film of Ta 2 O 5 can be removed or significantly reduced by repeatedly using a cryogenic treatment (eg, an N 2 O plasma or UV-O 3 treatment), these auxiliary steps add add complexity to the overall process and can be difficult to control. Moreover, even these cryogenic treatments may be sufficient to cause inadvertent oxidation at the interface between the Ta 2 O 5 layer and the lower electrode, thereby lowering the effective dielectric constant.

Das US-Patent US 5,677,015 A beschreibt ein Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung, bei dem eine untere Elektrode auf einem Halbleitersubstrat ausgebildet wird, eine dünne Schicht aus amorphem TaON über der unteren Elektrode ausgebildet wird, die dünne amorphe TaON-Schicht getempert wird und schließlich eine obere Elektrode auf der dielektrischen Schicht ausgebildet wird.The US Pat. No. 5,677,015 A describes a method of manufacturing a capacitor of a semiconductor device in which a bottom electrode is formed on a semiconductor substrate, a thin layer of amorphous TaON is formed over the bottom electrode, the thin amorphous TaON layer is annealed, and finally an upper electrode on the dielectric Layer is formed.

Die Publikation „Controlled Growth of TaON, Ta3N5 and TaOxNy Thin Films by Atomic Lager Deposition" von Ritala, M. und anderen, in Chem. Mater., Vol. 11, No. 7, 1999, S. 1712–1718 beschreibt eine direkte Abscheidung einer dielektrischen Ta3N5-Schicht für einen Kondensator.The publication "Controlled Growth of TaON, Ta 3 N 5 and TaOx Ny Thin Films by Atomic Stock Deposition" by Ritala, M. and others, in Chem. Mater., Vol. 11, No. 7, 1999, pp. 1712-1718 describes a direct deposition of a Ta 3 N 5 dielectric layer for a capacitor.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Das Verfahren gemäß der vorliegenden Erfindung ist entwickelt worden, um die oben aufgezeigten Probleme und Einschränkungen zu überwinden, die man bei und/oder inhärent in den Verfahren und Materialien nach dem Stand der Technik erfahren hat. Es ist eine Aufgabe der Erfindung, ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen zur Verfügung zu stellen, die verbesserte elektrische Charakteristiken zeigen, während sie eine ausreichende Kapazität sicherstellen, um fortschrittliche Halbleitereinrichtungen zu unterstützen.The Method according to the present invention This invention has been developed to address the problems identified above and restrictions to overcome, which one with and / or inherently in the prior art methods and materials Has. It is an object of the invention to provide a method of preparation of capacitors for semiconductor devices to disposal to provide improved electrical characteristics, while they have sufficient capacity ensure to support advanced semiconductor devices.

Die Erfindung ist durch das Verfahren des unabhängigen Anspruchs 1 definiert. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.The The invention is defined by the method of independent claim 1. Advantageous developments are the subject of the dependent claims.

VORTEILE DER ERFINDUNGADVANTAGES OF THE INVENTION

Vorteilhaft wird ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen zur Verfügung gestellt, das bestimmte Prozessschritte unnötig macht, die konzipiert worden sind, um den effektiven Kondensatorbereich bzw. Kondensatorfläche zu erhöhen und folglich eine ausreichend hohe Kapazität sicherzustellen. Indem es ermöglicht wird, diese Schritte zu beseitigen, vereinfacht die vorliegende Erfindung das Herstellungsverfahren, indem die Anzahl der Prozessschritte verringert wird, wodurch sowohl die Prozesszeit als auch die verknüpften Herstellungskosten verringert werden.Advantageous discloses a method of manufacturing capacitors for semiconductor devices to disposal that makes certain process steps unnecessary that have been designed are to increase the effective capacitor area or capacitor area and consequently ensure a sufficiently high capacity. By allows is to eliminate these steps, simplifies the present Invention the manufacturing process by the number of process steps reducing both the process time and the associated manufacturing costs be reduced.

Vorteilhaft wird ein Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung zur Verfügung gestellt, das die Schritte umfasst: eine untere Elektrode wird auf einer Unterstruktur eines Halbleitersubstrates ausgebildet; eine dünne Schicht aus amorphem TaON wird über der unteren Elektrode ausgebildet; die dünne Schicht aus amorphem TaON wird in einer Atmosphäre aus NH3 getempert, so dass die Schicht aus amorphem TaON zu einer Schicht aus Ta3N5 umgewandelt wird; und eine obere Elektrode wird auf der dielektrischen Schicht aus Ta3N5 ausgebildet.Advantageously, there is provided a method of manufacturing a capacitor for a semiconductor device, comprising the steps of: forming a lower electrode on a substructure of a semiconductor substrate; a thin layer of amorphous TaON is formed over the lower electrode; the thin layer of amorphous TaON is annealed in an atmosphere of NH 3 so that the layer of amorphous TaON is converted to a layer of Ta 3 N 5 ; and an upper electrode is formed on the dielectric layer of Ta 3 N 5 .

Die Vorteile der vorliegenden Erfindung werden im Lichte der nachfolgenden, im Einzelnen dargelegten Beschreibung und der begleitenden Figuren erkennbarer.The Advantages of the present invention will become apparent in the light of the following detailed description and accompanying figures more recognizable.

KURZE BESCHREIBUNG DER DARSTELLUNGENBRIEF DESCRIPTION OF THE ILLUSTRATIONS

1 bis 4 stellen eine Reihe von aufeinander folgenden querschnittlichen Ansichten zur Verfügung, die verschiedene Schichten, Merkmale und Verfahrensschritte in einem Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen gemäß der vorliegenden Erfindung darstellen. 1 to 4 provide a series of sequential cross-sectional views depicting various layers, features, and process steps in a method of fabricating capacitors for semiconductor devices according to the present invention.

5 und 6 sind Kurven bzw. Graphen, die die relativen Konzentrationen der ausbildenden Atome darstellen, die in der anfänglichen dielektrischen Schicht aus amorphem TaON vorhanden sind, 5, bzw. in der dielektrischen Schicht aus Ta3N5 durch Glühen der Schicht aus TaON unter einer NH3-Atmosphäre gemäß der vorliegenden Erfindung, 6, ausgebildet sind. 5 and 6 are curves or graphs representing the relative concentrations of the forming atoms present in the initial amorphous TaON dielectric layer; 5 or in the dielectric layer of Ta 3 N 5 by annealing the layer of TaON under an NH 3 atmosphere according to the present invention, 6 , are formed.

7 ist eine querschnittliche Ansicht, die eine Kondensatorstruktur darstellt, die eine dielektrische Schicht aus Ta3N5 hat, die gemäß einer anderen Ausführungsform der vorliegenden Erfindung hergestellt ist; und 7 Fig. 12 is a cross-sectional view illustrating a capacitor structure having a Ta 3 N 5 dielectric layer made in accordance with another embodiment of the present invention; and

8 ist eine querschnittliche Ansicht, die eine Kondensatorstruktur darstellt, die eine dielektrische Schicht aus Ta3N5 hat, die gemäß einer anderen Ausführungsform der vorliegenden Erfindung hergestellt ist. 8th FIG. 12 is a cross-sectional view illustrating a capacitor structure having a dielectric layer of Ta 3 N 5 fabricated according to another embodiment of the present invention. FIG.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMENDESCRIPTION OF THE PREFERRED EMBODIMENTS

Ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen gemäß der vorliegenden Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Figuren im Einzelnen beschrieben.One A method of manufacturing capacitors for semiconductor devices according to the present invention Invention will be described below with reference to the accompanying Figures are described in detail.

Bei der Herstellung von Kondensatoren gemäß dem Verfahren nach der vorliegenden Erfindung wird ein Halbleitersubstrat 10, das ein Siliziumsubstrat sein kann, wie in 1 gezeigt, zuerst vorbereitet. Obwohl derartige Strukturen in den Figuren nicht dargestellt sind, wird es bevorzugt, dass das Halbleitersubstrat 10 typischerweise bereits ausgiebigen Verfahrensschritten unterzogen worden ist, um verschiedene Merkmale und Elemente zu erzeugen, die erforderlich sind, um eine vollständig funktionsfähige Halbleitereinrichtung zu erzeugen. Diese Strukturen werden typischerweise aktive und isolierte Bereiche, dotierte Bereiche einschließlich Quellen bzw. Senken, Kanalstoppeinrichtungen, Sources und Drains, isolierende Schichten, wie etwa Oxide, Nitride oder Oxynitride, und leitende Schichten, wie etwa Polysilizium oder Silizium enthalten.In the manufacture of capacitors according to the method of the present invention, a semiconductor substrate 10 which may be a silicon substrate as in 1 shown, prepared first. Although such structures are not shown in the figures, it is preferred that the semiconductor substrate 10 typically has already undergone extensive process steps to produce various features and elements required to produce a fully functional semiconductor device. These structures will typically include active and isolated regions, doped regions including sources, channel stoppers, sources and drains, insulating layers such as oxides, nitrides or oxynitrides, and conductive layers such as polysilicon or silicon.

Eine isolierende Schicht, typischerweise ein Material, das undotiertes Silikatglas (USG), Borphosphorsilikatglas (BPSG) oder SiON aufweist, wird dann ausgebildet oder auf dem Siliziumsubstrat 10 abgeschieden. Diese isolierende Schicht wird dann planarisiert, wobei typischerweise ein chemisch-mechanischer Polierprozess (CMP) verwendet wird, um eine isolierende Zwischenlagenschicht 20 auszubilden.An insulating layer, typically a material comprising undoped silicate glass (USG), borophosphosilicate glass (BPSG) or SiON, becomes then formed or on the silicon substrate 10 deposited. This insulating layer is then planarized using typically a chemical mechanical polishing (CMP) process to form an insulating interlayer 20 train.

Unter Verwendung herkömmlicher Fotolithografie und Trockenätzverfahren werden dann eine Reihe von Kontaktöffnungen an vorbestimmten Plätzen in der isolierenden Zwischenlagenschicht 20 ausgebildet. Diese Kontaktöffnungen werden einen Kontaktpfad zwischen vorbestimmten Flächen des Halbleitersubstrats 10 und der unteren Elektrode des Kondensators zur Verfügung stellen.Using conventional photolithography and dry etching techniques, a series of contact openings are then formed at predetermined locations in the insulating spacer layer 20 educated. These contact openings become a contact path between predetermined areas of the semiconductor substrate 10 and the lower electrode of the capacitor.

Eine Schicht aus leitendem Material, wie etwa dotiertes Polysilizium oder dotiertes amorphes Silizium, wird dann auf der isolierenden Zwischenlagenschicht 20 ausgebildet. Wieder wird unter Verwendung herkömmlicher Fotolithografie und Ätzprozessen die Schicht aus leitendem Material selektiv mit einer Struktur bzw. einem Muster ausgebildet und geätzt, um die unteren Elektroden 30 auszubilden. Jede der unteren Elektroden 30 wird zumindest eine Kontaktöffnung einbeziehen, um einen elektrischen Kontakt zwischen der Elektrode und dem Halbleitersubstrat zur Verfügung zu stellen.A layer of conductive material, such as doped polysilicon or doped amorphous silicon, is then deposited on the insulating interlayer layer 20 educated. Again, using conventional photolithography and etching processes, the layer of conductive material is selectively patterned and etched to the lower electrodes 30 train. Each of the lower electrodes 30 will involve at least one contact opening to provide electrical contact between the electrode and the semiconductor substrate.

Gemäß der vorliegenden Erfindung wird es erwartet, dass untere Elektroden 30, die eine einfache Planare Stapelstruktur haben, ausreichend sein werden, um eine hinreichende Kapazität zur Verfügung zu stellen. Natürlich ist die vorliegende Erfindung gleichermaßen nützlich zur Verwendung mit komplexeren Strukturen unterer Elektroden 30, wie etwa abgestuften, zylindrischen, gerippten oder anderen dreidimensionalen Konfigurationen.According to the present invention, it is expected that lower electrodes 30 that have a simple planar stack structure will be sufficient to provide adequate capacity. Of course, the present invention is equally useful for use with more complex lower electrode structures 30 such as stepped, cylindrical, ribbed or other three-dimensional configurations.

Eine Schicht 32 aus amorphem TaON wird dann auf den freigelegten Oberflächen der unteren Elektrode 30 und der isolierenden Zwischenlagenschicht 20, wie in 2 gezeigt, abgeschieden. Diese amorphe TaON-Schicht wird dann stark erhitzt bzw. geglüht, um eine dielektrische Schicht 32 aus Ta3N5 auszubilden.A layer 32 amorphous TaON is then deposited on the exposed surfaces of the lower electrode 30 and the insulating liner layer 20 , as in 2 shown, isolated. This amorphous TaON layer is then strongly heated or annealed to form a dielectric layer 32 from Ta 3 N 5 form .

Bevorzugt wird die Schicht aus amorphem TaON in einer Niederdruckkammer für die chemische Dampfabscheidung (LPCVD-Kammer) ausgebildet, indem eine verdampfte Tantal enthaltende organische Metallverbindung, wie etwa Ta(OC2H5)5 oder Ta(N(CH3)2)5 mit MH3 bei einer Temperatur von 300 bis 600°C zur Reaktion gebracht wird. Typischerweise wird eine hochreine (zumindest 99,999%) Lösung von Ta(OC2H5)5 oder Ta(N(CH3)2)5 bei einer Rate von weniger als 300 mg/Minute in einen Verdampfer oder ein Verdampferrohr eingeführt, das bei einer Temperatur von zumindest 150°C gehalten wird. Die Zufuhrrate der Lösung wird bevorzugt unter Verwendung einer Massenflusssteuerung (MFC) gesteuert. Während dieses Prozesses wird der gesamte Dampfpfad zwischen dem Verdampfer und der LPCVD-Kammer einschließlich einer Öffnung oder einer Düse und sämtlicher Zuführrohre, die einen Strömungspfad für den Ta-Verbindungsdampf zur Verfügung stellen, auf einer Temperatur von zwischen 150 und 200°C gehalten, um jegliche Kondensation des Ta-Verbindungsdampfes zu vermeiden.Preferably, the layer of amorphous TaON is formed in a low-pressure chemical vapor deposition (LPCVD) chamber by subjecting a vaporized tantalum-containing organic metal compound such as Ta (OC 2 H 5 ) 5 or Ta (N (CH 3 ) 2 ) 5 is reacted with MH 3 at a temperature of 300 to 600 ° C. Typically, a high purity (at least 99.999%) solution of Ta (OC 2 H 5 ) 5 or Ta (N (CH 3 ) 2 ) 5 is introduced at a rate of less than 300 mg / minute into an evaporator or evaporator tube at a temperature of at least 150 ° C is maintained. The feed rate of the solution is preferably controlled using mass flow control (MFC). During this process, the entire vapor path between the evaporator and the LPCVD chamber, including an orifice and nozzle and all feed tubes providing a flow path for the Ta-compound vapor, is maintained at a temperature of between 150 and 200 ° C to avoid any condensation of the Ta-compound vapor.

Die gewünschte Menge des Ta-Verbindungsdampfes wird dann in die LPCVD-Kammer zusammen mit einer gewünschten Menge des Reaktionsgases (in dem Bereich von 10 cm3/min bis 500 cm3/min (10 sccm bis 500 sccm) für NH3) eingespeist. Die Gase reagieren dann in der LPCVD-Kammer bei einem Druck von 133,32·102 Pa (100 Torr) oder weniger, um die gewünschte dünne Schicht aus amorphem TaON auszubilden.The desired amount of the Ta compound vapor is then introduced into the LPCVD chamber, together with a desired amount of the reaction gas (in the range of 10 cm 3 / min to 500 cm 3 / min (10 sccm to 500 sccm) NH 3) is fed. The gases then react in the LPCVD chamber at a pressure of 133,32 · 10 2 Pa (100 torr) or less to form the desired thin layer of amorphous TaON.

Bevorzugt wird die dünne Schicht aus amorphem TaON dann unter einer NH3-Atmosphäre bei einer Temperatur zwischen 650 und 950°C geglüht, so dass die dünne Schicht aus amorphem TaON zu einer Schicht aus Ta3N5 umgewandelt wird, die eine kristalline Struktur hat. Dieser Glühprozess kann in einer Vorrichtung für einen schnellen thermischen Prozess (RTP-Gerät) durchgeführt werden oder in einem Niederdruck- oder Atmosphärendruckofen.Preferably, the thin layer of amorphous TaON is then annealed under a NH 3 atmosphere at a temperature between 650 and 950 ° C so that the thin layer of amorphous TaON is converted to a layer of Ta 3 N 5 having a crystalline structure , This annealing process may be carried out in a rapid thermal process (RTP) apparatus or in a low pressure or atmospheric pressure furnace.

Die Schicht 32 aus Ta3N5 kann einem zusätzlichen Temperprozess (Glühprozess) ausgesetzt werden, um eine homogene Oxidschicht 34 über der freiliegenden Oberfläche der dielektrischen Schicht 32 aus Ta3N5 auszubilden. Dieses zusätzliche Glühverfahren kann Plasmaverfahren oder schnelle thermische Prozesse unter einer O2- oder NO2-Atmosphäre einsetzen. Alternativ kann der zusätzliche Glühprozess in einer O3-Atmosphäre, bevorzugt auch unter UV-Bestrahlung, ausgeführt werden. Dieses zusätzliche Glühverfahren macht es möglich, den Stickstoffgehalt der dielektrischen Schicht 32 aus Ta3N5 zu steuern, wodurch Verbesserungen der Kondensatorcharakteristiken ermöglicht werden, die mit Leckstrom oder Zusammenbruchspannung verbunden sind.The layer 32 Ta 3 N 5 can be subjected to an additional tempering process (annealing process) to form a homogeneous oxide layer 34 over the exposed surface of the dielectric layer 32 from Ta 3 N 5 form . This additional annealing process may employ plasma processes or rapid thermal processes under an O 2 or NO 2 atmosphere. Alternatively, the additional annealing process can be carried out in an O 3 atmosphere, preferably also under UV irradiation. This additional annealing process makes it possible to control the nitrogen content of the dielectric layer 32 from Ta 3 N 5 , thereby enabling improvements in the capacitor characteristics associated with leakage current or breakdown voltage.

Eine Schicht aus leitendem Material, wie etwa dotiertem Polysilizium, wird dann über der dielektrischen Schicht 32 aus Ta3N5, wie in 4 gezeigt, abgeschieden. Die Schicht aus leitendem Material wird dann strukturiert und gemäß herkömmlichen fotolithografischen und Ätzprozessen geätzt, um die oberen Elektroden 36 auszubilden und die Herstellung eines Kondensators zu vervollständigen, der eine dielektrische Schicht aus Ta3N5 gemäß einer ersten Ausführungsform der vorliegenden Erfindung hat.A layer of conductive material, such as doped polysilicon, then becomes over the dielectric layer 32 from Ta 3 N 5 , as in 4 shown, isolated. The layer of conductive material is then patterned and etched in accordance with conventional photolithographic and etching processes around the top electrodes 36 to form and complete the manufacture of a capacitor having a dielectric layer of Ta 3 N 5 according to a first embodiment of the present invention.

Die Änderung der chemischen Zusammensetzung der dielektrischen Schicht gemäß der vorliegenden Erfindung wird in den 5 und 6 dargestellt. Die 5 stellt die relativen Konzentrationen von Atomen in dem amorphem TaON dar, wie es auf der unteren Elektrode abgeschieden ist. Die 6 stellt jedoch die relativen Konzentrationen von Atomen in der dielektrischen Schicht aus Ta3N5 dar, die durch Glühen der TaON-Schicht unter einer NH3-Atmosphäre gemäß der vorliegenden Erfindung ausgebildet ist. Werden die relativen Konzentrationen der Bestandteilsatome, die in den 5 und 6 gezeigt sind, verglichen, demonstriert dies die signifikante Verringerung des Sauerstoffpegels und die einhergehende Erhöhung des Stickstoffpegels, die mit dem NH3-Glühprozess der vorliegenden Erfindung erzielt wird. Folglich ist es möglich, eine Schicht aus Ta3N5 zu erhalten, die eine dielektrische Konstante von zumindest ungefähr 100 hat. Dementsprechend können Kondensatoren auf der gleichen oder einer verringerten Zellenfläche erhalten werden, die eine stark gesteigerte Kapazität haben.The change of chemical composition Substitution of the dielectric layer according to the present invention is in the 5 and 6 shown. The 5 represents the relative concentrations of atoms in the amorphous TaON deposited on the lower electrode. The 6 however, represents the relative concentrations of atoms in the Ta 3 N 5 dielectric layer formed by annealing the TaON layer under an NH 3 atmosphere according to the present invention. Are the relative concentrations of the constituent atoms contained in the 5 and 6 compared, this demonstrates the significant reduction in oxygen level and the concomitant increase in nitrogen level achieved with the NH 3 bake process of the present invention. Consequently, it is possible to obtain a layer of Ta 3 N 5 having a dielectric constant of at least about 100. Accordingly, capacitors can be obtained on the same or a reduced cell area having a greatly increased capacity.

Vor der Abscheidung der Schicht aus TaON wird es bevorzugt, irgendwelches natürliches Oxid und/oder andere Verunreinigungen und Partikel zu entfernen, die auf der Oberfläche der unteren Elektrode 30 vorhanden sein können. Diese Reinigung kann unter Verwendung eines in-situ-Trockenreinigungsverfahrens unter Verwendung von HF-Dampf oder eines ex-situ-Nassreinigungsverfahrens unter Verwendung einer HF-Lösung in die Tat umgesetzt werden. Ferner können die Oberflächen von unteren Elektroden 13 unter Verwendung einer NH4OH- Lösung, einer H2SO4-Lösung oder einer Kombination davon vor und/oder nach dem HF-Reinigungsprozess gesäubert werden.Before depositing the layer of TaON, it is preferred to remove any natural oxide and / or other contaminants and particles that are on the surface of the lower electrode 30 can be present. This purification can be accomplished using an in situ dry cleaning process using HF vapor or an ex-situ wet cleaning process using an HF solution. Furthermore, the surfaces of lower electrodes 13 using a NH 4 OH solution, a H 2 SO 4 solution or a combination thereof before and / or after the HF cleaning process.

Ferner kann die Oberfläche der unteren Elektroden 30 nitriert werden, um die Ausbildung eines natürlichen Oxidfilms auf der unteren Elektrode während der Abscheidung der TaON-Schicht zu verhindern. Bevorzugt wird dieser Nitrierprozess unter Verwendung einer Plasmabehandlung in einer NH3-Atmosphäre über 1 bis 5 Minuten ausgeführt. Die dünne Nitridschicht, die auf der Oberfläche der unteren Elektrode 30 während dieses Verfahrens ausgebildet wird, verhindert die Oxidation der unteren Elektrode, wodurch die dielektrischen Eigenschaften der sich ergebenden Kondensatoren verbessert werden.Furthermore, the surface of the lower electrodes 30 be nitrided to prevent the formation of a natural oxide film on the lower electrode during deposition of the TaON layer. Preferably, this nitriding process is carried out using a plasma treatment in an NH 3 atmosphere for 1 to 5 minutes. The thin nitride layer on the surface of the lower electrode 30 During this process, oxidation of the lower electrode is prevented, thereby improving the dielectric properties of the resulting capacitors.

Die 7 ist eine querschnittliche Ansicht, die eine Kondensatorstruktur darstellt, die eine dielektrische Schicht aus Ta3N5 hat, die gemäß einer anderen Ausführungsform der vorliegenden Erfindung hergestellt wird. Bei dieser zusätzlichen Ausführungsform werden eine isolierende Zwischenlagenschicht 50, untere Elektrode 60 und eine dielektrische Schicht 62 aus Ta3N5 aufeinander folgend auf einem Siliziumsubstrat 40 in im Wesentlichen der gleichen Weise, wie in der ersten Ausführungsform verwendet wurden und wie in 1 und 2 dargestellt ist, ausgebildet. Eine Metallschicht 65, die als die primäre leitende Schicht dienen wird, und eine dotierte Schicht 36 aus Polysilizium, die als eine Pufferschicht dienen wird, werden der Reihe nach über der dielektrischen Schicht 62 aus Ta3N5 ausgebildet. Die Metallschicht 65 und die Polysiliziumschicht werden dann strukturiert und geätzt, um die oberen Elektroden für Kondensatoren auszubilden, die eine Metall-Isolator-Silizium-Struktur (MIS-Struktur) haben.The 7 FIG. 12 is a cross-sectional view illustrating a capacitor structure having a dielectric layer of Ta 3 N 5 fabricated according to another embodiment of the present invention. In this additional embodiment, an insulating spacer layer is used 50 , lower electrode 60 and a dielectric layer 62 from Ta 3 N 5 consecutively on a silicon substrate 40 in substantially the same manner as used in the first embodiment, and as in 1 and 2 is shown formed. A metal layer 65 which will serve as the primary conductive layer and a doped layer 36 polysilicon, which will serve as a buffer layer, will be placed over the dielectric layer in turn 62 formed from Ta 3 N 5 . The metal layer 65 and the polysilicon layer are then patterned and etched to form the upper electrodes for capacitors having a metal-insulator-silicon (MIS) structure.

Alternativ können sowohl die unteren als auch die oberen Elektroden aus einem auf Metall basierendem Material ausgebildet sein, das aus der Gruppe ausgewählt ist, die eher aus TiN, Ti, TaN, W, WN, WSi, Ru, RuO2, Ir und Pt als aus dotiertem Polysilizium besteht. Wenn ein auf Metall basierendes Material für die oberen und unteren Elektroden verwendet wird, wird es möglich, Kondensatoren aus Ta3N5 auszubilden, die eine Metall-Isolator-Metall-Struktur (MIM-Struktur) haben.Alternatively, both the lower and upper electrodes may be formed of a metal-based material selected from the group consisting of TiN, Ti, TaN, W, WN, WSi, Ru, RuO 2 , Ir and Pt consists of doped polysilicon. When a metal-based material is used for the upper and lower electrodes, it becomes possible to form capacitors of Ta 3 N 5 having a metal-insulator-metal (MIM) structure.

Die 8 stellt eine querschnittliche Ansicht zur Verfügung, die eine Kondensatorstruktur darstellt, die eine dielektrische Schicht aus Ta3N5 hat, die gemäß einer anderen Ausführungsform der vorliegenden Erfindung hergestellt ist. Bei dieser besonderen Ausführungsform werden eine isolierende Zwischenlagenschicht 80 und untere Elektroden 90 aufeinander folgend auf einem Siliziumsubstrat 70 in einer Art ausgebildet, die der in der ersten Ausführungsform beschriebenen ähnlich ist. In diesem Fall werden sämtliche der unteren Elektroden 90 an ihrer Oberfläche mit einer halbsphärischen Kornstruktur (HSG-Struktur) ausgebildet. Eine dielektrische Schicht 92 aus Ta3N5 wird dann über den unteren Elektrode 90 in einer Art ausgebildet, die im Wesentlichen der im Hinblick auf die erste Ausführungsform beschriebenen gleich ist. Obere Elektroden 96 werden dann auf der dielektrischen Schicht 92 aus Ta3N5 ausgebildet, um die Herstellung des Kondensators zu komplettieren.The 8th provides a cross-sectional view illustrating a capacitor structure having a dielectric layer of Ta 3 N 5 fabricated according to another embodiment of the present invention. In this particular embodiment, an insulating spacer layer is used 80 and lower electrodes 90 consecutively on a silicon substrate 70 formed in a manner similar to that described in the first embodiment. In this case, all of the lower electrodes become 90 formed on its surface with a hemispherical grain structure (HSG structure). A dielectric layer 92 from Ta 3 N 5 is then passed over the lower electrode 90 is formed in a manner substantially the same as that described with respect to the first embodiment. Upper electrodes 96 are then on the dielectric layer 92 made of Ta 3 N 5 to complete the manufacture of the capacitor.

Wie es aus der obigen Beschreibung der verschiedenen Ausführungsformen ersichtlich ist, kann das Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen gemäß der vorliegenden Erfindung abgeändert werden, um verschiedene Effekte zur Verfügung zu stellen. Bei jeder der Ausführungsformen wird jedoch eine Schicht aus amorphem TaON in einer NH3-Atmosphäre stark erhitzt bzw. geglüht, um den Sauerstoffpegel zu verringern und den Stickstoffpegel in der Schicht zu steigern, um eine neue dielektrische Schicht zu erzeugen, die eine nominelle Stöchiometrie von näherungsweise Ta3N5 aufweist. Die dielektrische Schicht aus Ta3N5, die gemäß der vorliegenden Erfindung hergestellt ist, kann routinemäßig eine Schicht zur Verfügung stellen, die eine dielektrische Konstante von ungefähr 100 oder mehr hat. Weil die dielektrische Schicht aus Ta3N5 der vorliegenden Erfindung eine dielektrische Konstante zur Verfügung stellt, die zumindest 3- oder 4-mal größer als eine konventionellere Ta2O5-Dielektrik umschicht und zumindest 20-mal größer als die älteren dielektrischen Strukturen mit NO und ONO ist, unterstützt sie die Kapazitäts- und Größenanforderungen von fortschrittlichen Halbleiterspeichereinrichtungen der Größenordnung 256M und höher.As is apparent from the above description of the various embodiments, the method of manufacturing capacitors for semiconductor devices according to the present invention can be modified to provide various effects. However, in each of the embodiments, a layer of amorphous TaON in an NH 3 atmosphere is strongly annealed to reduce the oxygen level and increase the nitrogen level in the layer to produce a new dielectric layer having a nominal stoichiometry of approximately Ta 3 N 5 has. The Ta 3 N 5 dielectric layer made in accordance with the present invention can routinely provide a layer having a dielectric constant of about 100 or has more. Because the dielectric layer of Ta 3 N 5 of the present invention provides a dielectric constant that is at least 3 or 4 times larger than a more conventional Ta 2 O 5 dielectric and at least 20 times larger than the prior art dielectric structures NO and ONO, it supports the capacity and size requirements of advanced semiconductor memory devices of the order of 256M and higher.

Auf Grund der stark gesteigerten dielektrischen Konstante, die durch die dielektrische Schicht aus Ta3N5 zur Verfügung gestellt wird, ist es möglich, eine dielektrische Schicht auszubilden, die einer Oxidschichtdicke (Tox) von ungefähr 2,5 nm gleicht, während gleichzeitig eine hinreichende dielektrische Stärke beibehalten wird.Due to the greatly increased dielectric constant provided by the dielectric layer of Ta 3 N 5 , it is possible to form a dielectric layer which is similar to an oxide layer thickness (T ox ) of approximately 2.5 nm, while at the same time sufficient dielectric strength is maintained.

Selbst bei Strukturen, bei denen die untere Elektrode eine einfache planare Stapelstruktur hat, macht die Steigerung der dielektrischen Konstante der dielektrischen Schicht aus Ta3N5 solche Strukturen zweckmäßiger zur Verwendung in höher integrierten Halbleitereinrichtungen.Even in structures where the bottom electrode has a simple planar stacking structure, increasing the dielectric constant of the Ta 3 N 5 dielectric layer makes such structures more convenient for use in higher-integrated semiconductor devices.

Ferner macht es die verbesserte dielektrische Konstante, die durch die dielektrische Schicht aus Ta3N5 gemäß der vorliegenden Erfindung zur Verfügung gestellt wird, möglich, irgendwelche zusätzlichen Prozessschritte zu beseitigen, die verwendet worden sind, um den Oberflächenbereich und folglich die Kapazität der unteren Elektroden zu vergrößern. Die Beseitigung dieser Schritte verringert die Gesamtprozesszeit und die Kosten. Ferner können die vereinfachten Strukturen und die sich ergebene Vereinfachung der Gesamteinrichtungstopografie zu Verbesserungen bei nachfolgenden fotolithografischen Prozessen und Ätzprozessen führen.Further, the improved dielectric constant provided by the dielectric layer of Ta 3 N 5 according to the present invention makes it possible to eliminate any additional process steps that have been used to increase the surface area and hence the capacitance of the lower electrodes to enlarge. Eliminating these steps reduces overall process time and costs. Furthermore, the simplified structures and the resulting simplification of the overall device topography can lead to improvements in subsequent photolithographic processes and etching processes.

Ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen, die eine dielektrische Schicht aus Ta3N5 einsetzen, wird durch die vorliegende Erfindung zur Verfügung gestellt. Dieses Verfahren enthält die Schritte zur Ausbildung einer unteren Elektrode auf einem Halbleitersubstrat, das Abscheiden einer dünnen Schicht aus amorphem TaON über der unteren Elektrode und das Unterziehen der abgeschiedenen dünnen Schicht aus amorphem TaON eines thermischen Prozesses in einer NH3-Atmosphäre, wodurch eine dielektrische Schicht aus Ta3N5 ausgebildet wird, und eine obere Elektrode wird auf der dielektrischen Schicht aus Ta3N5 ausgebildet. Die sich ergebende dielektrische Schicht aus Ta3N5 stellt eine dielektrische Konstante zur Verfügung, die signifikant größer als jene ist, die mit herkömmlichen dielektrischen Schichten erzielt werden kann. Dementsprechend kann die dielektrische Schicht aus Ta3N5 nach der vorliegenden Erfindung verwendet werden, um Kondensatoren für die nächste Generation von Halbleiterspeichereinrichtungen der Größenordnung 256M oder höher herzustellen.A method of manufacturing capacitors for semiconductor devices employing a Ta 3 N 5 dielectric layer is provided by the present invention. This method includes the steps of forming a lower electrode on a semiconductor substrate, depositing a thin layer of amorphous TaON over the lower electrode, and subjecting the deposited thin layer of amorphous TaON to a thermal process in an NH 3 atmosphere, thereby forming a dielectric layer is formed of Ta 3 N 5 , and an upper electrode is formed on the dielectric layer of Ta 3 N 5 . The resulting Ta 3 N 5 dielectric layer provides a dielectric constant significantly greater than that achievable with conventional dielectric layers. Accordingly, the Ta 3 N 5 dielectric layer of the present invention can be used to fabricate capacitors for the next generation semiconductor memory devices of the order of 256M or higher.

Claims (14)

Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung, das die Schritte aufweist: eine untere Elektrode (30) wird auf einem Halbleitersubstrat (10) ausgebildet; eine dünne Schicht (32) aus amorphem TaON wird über der unteren Elektrode (30) ausgebildet, wobei die dünne Schicht (32) aus amorphem TaON in einer NH3-Atmosphäre getempert wird, so dass die Schicht (32) aus amorphem TaON zu einer Schicht (32) aus Ta3N5 umgewandelt wird; und eine obere Elektrode (36) wird auf der dielektrischen Schicht (32) aus Ta3N5 ausgebildet.A method of manufacturing a capacitor of a semiconductor device, comprising the steps of: a lower electrode ( 30 ) is deposited on a semiconductor substrate ( 10 ) educated; a thin layer ( 32 amorphous TaON is deposited over the lower electrode ( 30 ), wherein the thin layer ( 32 ) is tempered from amorphous TaON in an NH 3 atmosphere, so that the layer ( 32 ) of amorphous TaON to a layer ( 32 ) is converted from Ta 3 N 5 ; and an upper electrode ( 36 ) is deposited on the dielectric layer ( 32 ) formed from Ta 3 N 5 . Verfahren nach Anspruch 1, wobei die Schritte zur Ausbildung der unteren Elektrode (30) ferner aufweisen: zumindest eine erste untere leitende Schicht wird ausgebildet, wobei die erste untere leitende Schicht dotiertes Polysilizium oder Metall aufweist, und wahlweise wird eine zweite untere leitende Schicht ausgebildet, wobei die zweite untere leitende Schicht dotiertes Polysilizium oder Metall aufweist; und der Schritt zur Ausbildung der oberen Elektrode (36) ferner zusätzlich aufweist: zumindest eine erste obere leitende Schicht wird ausgebildet, wobei die erste obere leitende Schicht dotiertes Polysilizium oder Metall aufweist, und wahlweise wird eine zweite obere leitende Schicht ausgebildet, wobei die zweite obere leitende Schicht dotiertes Polysilizium oder Metall aufweist.The method of claim 1, wherein the steps of forming the lower electrode ( 30 ) further comprising: forming at least a first lower conductive layer, the first lower conductive layer comprising doped polysilicon or metal, and optionally forming a second lower conductive layer, the second lower conductive layer comprising doped polysilicon or metal; and the step of forming the upper electrode ( 36 additionally comprising at least a first top conductive layer is formed, wherein the first top conductive layer comprises doped polysilicon or metal, and optionally a second top conductive layer is formed, the second top conductive layer comprising doped polysilicon or metal. Verfahren nach Anspruch 2, wobei das Metall aus der Gruppe ausgewählt wird, die aus TiN, Ti, TaN, W, WN, WSi, Ru, RuO2, Ir und Pt besteht.The method of claim 2, wherein the metal is selected from the group consisting of TiN, Ti, TaN, W, WN, WSi, Ru, RuO 2 , Ir and Pt. Verfahren nach Anspruch 1, wobei der Schritt zur Ausbildung der unteren Elektrode (30) ferner die Ausbildung einer Schicht aus dotiertem Polysilizium aufweist, wobei die Schicht aus dotiertem Polysilizium eine Oberfläche hat, die durch eine halbsphärische Kornstruktur gekennzeichnet ist.The method of claim 1, wherein the step of forming the lower electrode ( 30 ) further comprises forming a layer of doped polysilicon, wherein the layer of doped polysilicon has a surface characterized by a semi-spherical grain structure. Verfahren nach Anspruch 1, wobei der Schritt zur Ausbildung der unteren Elektrode (30) ferner die Ausbildung einer Schicht von dotiertem Polysilizium aufweist und die Schicht aus dotiertem Polysilizium in einer NH3-Atmosphäre für 1 bis 5 Minuten nitriert wird.The method of claim 1, wherein the step of forming the lower electrode ( 30 ) further comprises forming a layer of doped polysilicon and nitriding the layer of doped polysilicon in an NH 3 atmosphere for 1 to 5 minutes. Verfahren nach Anspruch 1, wobei der Schritt zur Ausbildung einer dünnen Schicht (32) aus amorphem TaON über der unteren Elektrode (30) ferner aufweist, dass die Oberfläche der unteren Elektrode (30) geätzt wird, um Oxid zu entfernen, wobei der Ätzschritt einen Trockenreinigungsprozess unter Verwendung von HF-Dampf oder einem Nassreinigungsprozess unter Verwendung einer HF-Lösung aufweist und dann eine dünne Schicht (32) aus Ta-ON auf der unteren Elektrode (30) abgeschieden wird.The method of claim 1, wherein the step of forming a thin layer ( 32 ) of amorphous TaON over the lower electrode ( 30 ), that the surface of the lower electrode ( 30 ) is etched to remove oxide, wherein the etching step is a dry cleaning process using HF steam or a wet cleaning tion process using an HF solution and then a thin layer ( 32 ) from Ta-ON on the lower electrode ( 30 ) is deposited. Verfahren nach Anspruch 1, wobei der Schritt zum Tempern der dünnen Schicht (32) aus amorphem TaON bei einer Temperatur zwischen 600 und 950°C ausgeführt wird.The method of claim 1, wherein the step of annealing the thin layer ( 32 ) is made of amorphous TaON at a temperature between 600 and 950 ° C. Verfahren nach Anspruch 1, wobei der Schritt zur Ausbildung der dünnen Schicht (32) aus amorphem TaON ferner aufweist, dass eine Tantalverbindung bei einer Temperatur zwischen 150 und 200°C verdampft wird, um einen Tantalverbindungsdampf zu erzeugen und der sich ergebende Tantalverbindungsdampf in eine LPCVD-Kammer eingeführt wird.The method of claim 1, wherein the step of forming the thin film ( 32 of amorphous TaON further comprises vaporizing a tantalum compound at a temperature between 150 and 200 ° C to produce a tantalum compound vapor and introducing the resulting tantalum compound vapor into an LPCVD chamber. Verfahren nach Anspruch 8, wobei der Schritt zur Ausbildung der dünnen Schicht (32) aus amorphem TaON ferner aufweist, dass die Steuerung der Einführung des Tantalverbindungsdampfes mit einer Massenflusssteuerung gesteuert wird, NH3 in die LPCVD-Kammer eingeführt wird und die LPCVD-Kammer bei einer Temperatur zwischen 300 und 600°C und bei einem Druck unterhalb 133,32·102 Pa gehalten wird.The method of claim 8, wherein the step of forming the thin film ( 32 amorphous TaON further comprises controlling the introduction of the tantalum compound vapor with mass flow control, introducing NH 3 into the LPCVD chamber and the LPCVD chamber at a temperature of between 300 and 600 ° C and a pressure below 133, 32 x 10 2 Pa. Verfahren nach Anspruch 1, wobei ein zusätzlicher Schritt zur Behandlung der dielektrischen Schicht (32) aus Ta3N5 vorgesehen ist, bei dem die dielektrische Schicht (32) aus Ta3N5 zumindest einem Plasmaprozess unter einer O2- oder N2O-Atmosphäre, einem schnellen thermischen Prozess unter einer O2- oder N2O-Atmosphäre, oder einem Temperprozess unter einer O3-Atmosphäre mit wahlweiser UV-Strahlung ausgesetzt wird.Method according to claim 1, wherein an additional step for the treatment of the dielectric layer ( 32 ) is provided from Ta 3 N 5 , in which the dielectric layer ( 32 ) from Ta 3 N 5 at least one plasma process under an O 2 or N 2 O atmosphere, a rapid thermal process under an O 2 or N 2 O atmosphere, or an annealing process under an O 3 atmosphere with optional UV Radiation is exposed. Verfahren nach Anspruch 10, wobei der zusätzliche Schritt zur Behandlung der dielektrischen Schicht (32) aus Ta3N5 ferner den Schritt aufweist, eine Oxidschicht über der dielektrischen Schicht (32) aus Ta3N5 auszubilden.The method of claim 10, wherein the additional step of treating the dielectric layer ( 32 from Ta 3 N 5 further comprises the step of forming an oxide layer over the dielectric layer ( 32 ) form Ta 3 N 5 . Verfahren nach Anspruch 1, wobei der Schritt zum Tempern der dünnen Schicht (32) aus amorphem TaON ferner die Verwendung eines schnellen thermischen Prozesses oder eines herkömmlichen elektrischen Ofens aufweist, wobei der Ofen bei oder unter atmosphärischem Druck betrieben wird.The method of claim 1, wherein the step of annealing the thin layer ( 32 of amorphous TaON further comprises the use of a rapid thermal process or a conventional electric furnace, wherein the furnace is operated at or below atmospheric pressure. Verfahren nach Anspruch 12, das ferner den Schritt zur Ausbildung einer Oxidschicht über der dielektrischen Schicht (32) aus Ta3N5 aufweist.The method of claim 12, further comprising the step of forming an oxide layer over the dielectric layer (16). 32 ) of Ta 3 N 5 . Verfahren nach Anspruch 1, das weiter den folgenden Schritt aufweist: die untere Elektrode (30) wird in einer NH3-Atmosphäre nitriert.The method of claim 1, further comprising the step of: 30 ) is nitrided in an NH 3 atmosphere.
DE10064067A 1999-12-23 2000-12-21 A method of manufacturing a capacitor of a semiconductor device Expired - Fee Related DE10064067B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR99-61345 1999-12-23
KR10-1999-0061345A KR100386447B1 (en) 1999-12-23 1999-12-23 Method of forming capacitor in semiconductor device

Publications (2)

Publication Number Publication Date
DE10064067A1 DE10064067A1 (en) 2001-07-19
DE10064067B4 true DE10064067B4 (en) 2009-03-12

Family

ID=19628988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10064067A Expired - Fee Related DE10064067B4 (en) 1999-12-23 2000-12-21 A method of manufacturing a capacitor of a semiconductor device

Country Status (7)

Country Link
US (1) US6287910B2 (en)
JP (1) JP4247421B2 (en)
KR (1) KR100386447B1 (en)
CN (1) CN1181529C (en)
DE (1) DE10064067B4 (en)
GB (1) GB2364825B (en)
TW (1) TW466677B (en)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367404B1 (en) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 Method of forming capacitor with multi-layered TaON dielectic layer
KR20010066386A (en) * 1999-12-31 2001-07-11 박종섭 Method of forming gate electrode of Flash memory
KR100403611B1 (en) 2000-06-07 2003-11-01 삼성전자주식회사 Metal-insulator-metal capacitor and manufacturing method thereof
KR100333376B1 (en) * 2000-06-30 2002-04-18 박종섭 Method for manufacturing gate in semiconductor device
KR100333375B1 (en) * 2000-06-30 2002-04-18 박종섭 Method for manufacturing gate in semiconductor device
KR100376266B1 (en) * 2000-10-20 2003-03-17 주식회사 하이닉스반도체 Method of manufacturing a capacitor in a semiconductor device
KR20020051062A (en) * 2000-12-22 2002-06-28 박종섭 Method for manufacturing Tantalium Oxy Nitride capacitor
KR20030025672A (en) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 Method for fabricating capacitor in semiconductor device
KR100433041B1 (en) * 2001-12-27 2004-05-24 동부전자 주식회사 method for producting a capacitor of a semiconductor memory
KR100456829B1 (en) * 2002-06-17 2004-11-10 삼성전자주식회사 MIM capacitor compatible to dual damascene and method for fabricating the same
KR100910220B1 (en) * 2002-07-12 2009-07-31 주식회사 하이닉스반도체 Method for fabricating thin dielectric of semiconductor device
US6834019B2 (en) 2002-08-29 2004-12-21 Micron Technology, Inc. Isolation device over field in a memory device
KR100505675B1 (en) * 2003-02-27 2005-08-03 삼성전자주식회사 Method for manufacturing capacitor with multi-stepped wet treatment to surface of electrode
US7001835B2 (en) * 2003-11-21 2006-02-21 International Business Machines Corporation Crystallographic modification of hard mask properties
KR100678468B1 (en) * 2005-01-14 2007-02-02 삼성전자주식회사 Method for in-situ cleaning semiconductor substrate and method of fabricating semiconductor device employing the same
US8790754B1 (en) 2008-02-05 2014-07-29 Materials Modification, Inc. Method of preparing metal nitride and/or metal oxynitride particulate material as nanoparticles, microparticles, nanotubes, bulk powder, and/or coatings from organometallic precursors, and precursors therefor
CN103966623A (en) * 2013-02-01 2014-08-06 南京大学 Ta3N5 photoanode, preparation method and application thereof
KR101699333B1 (en) * 2015-06-09 2017-01-24 주식회사 현대케피코 Air flow sensor for reducing noise
EP3487509A4 (en) 2016-07-21 2020-06-17 Iogen, LLC Emollient topical disinfectants
US9853025B1 (en) * 2016-10-14 2017-12-26 International Business Machines Corporation Thin film metallic resistors formed by surface treatment of insulating layer
US10008558B1 (en) * 2017-01-05 2018-06-26 International Business Machines Corporation Advanced metal insulator metal capacitor
US10032855B1 (en) * 2017-01-05 2018-07-24 International Business Machines Corporation Advanced metal insulator metal capacitor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750466A (en) * 1980-09-12 1982-03-24 Fujitsu Ltd Semiconductor memory device
JPS6443998A (en) * 1987-08-11 1989-02-16 Alps Electric Co Ltd Membranous el display element
JP2746778B2 (en) * 1991-09-12 1998-05-06 京セラ株式会社 Tantalum capacitors
JP2786071B2 (en) * 1993-02-17 1998-08-13 日本電気株式会社 Method for manufacturing semiconductor device
JP3334323B2 (en) * 1994-03-17 2002-10-15 ソニー株式会社 Method of forming high dielectric film
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
KR100286011B1 (en) * 1998-08-04 2001-04-16 황철주 Method for fabricating capacitor of semiconductor device
JP2000252431A (en) * 1999-03-01 2000-09-14 Toshiba Corp Semiconductor device and manufacture thereof
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ritala, M. [u.a.]: Controlled Growth of TaN, Ta3 N5 and TaOxNy Thin Films by Atomic Layer Dep osition. In: Chem. Mater., Vol. 11, No. 7, 1999, S . 1712-1718
Ritala, M. [u.a.]: Controlled Growth of TaN, Ta3N5 and TaOxNy Thin Films by Atomic Layer Deposition. In: Chem. Mater., Vol. 11, No. 7, 1999, S. 1712-1718 *

Also Published As

Publication number Publication date
CN1307359A (en) 2001-08-08
CN1181529C (en) 2004-12-22
GB0031318D0 (en) 2001-02-07
DE10064067A1 (en) 2001-07-19
GB2364825A (en) 2002-02-06
JP4247421B2 (en) 2009-04-02
US20010005612A1 (en) 2001-06-28
KR100386447B1 (en) 2003-06-02
JP2001237399A (en) 2001-08-31
TW466677B (en) 2001-12-01
GB2364825B (en) 2004-04-14
KR20010057926A (en) 2001-07-05
US6287910B2 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
DE10064067B4 (en) A method of manufacturing a capacitor of a semiconductor device
DE10163345B4 (en) Method for producing a capacitor in a semiconductor device
DE10055431B4 (en) Method for producing capacitors of a semiconductor device
EP1145279B1 (en) Semiconductor element with a tungsten oxide layer and method for its production
EP1113493A1 (en) Process of fabrication of a ferroelectric semiconductor memory
DE102006012772A1 (en) Semiconductor memory device having a dielectric structure and method for producing the same
DE10131716B4 (en) A method of manufacturing a capacitor for a semiconductor memory device by a two-stage thermal treatment
DE10065224B4 (en) Process for the production of capacitors for semiconductor devices
DE10032213B4 (en) A method of manufacturing a capacitor for a semiconductor memory device
DE10219123A1 (en) Process for structuring ceramic layers on semiconductor substrates comprises depositing ceramic layer on substrate, sealing the deposited ceramic layer, forming impurity sites in sections and treating the ceramic layer with etching medium
DE10031056B4 (en) A method of manufacturing a capacitor for a semiconductor memory device
DE10064068B4 (en) Process for the production of capacitors of semiconductor devices
DE10032210B4 (en) Capacitor for semiconductor memory device and method for its production
DE10055450A1 (en) Capacitor for semiconductor memory such as DRAM has silicon nitride film formed between lower electrode and tantalum oxide film on which upper electrode is formed
DE19963500C2 (en) Method for producing a structured layer containing metal oxide, in particular a ferroelectric or paraelectric layer
EP1111083B1 (en) Process for making a structured metal layer
DE10207130B4 (en) A method of manufacturing a device and device comprising a noble metal layer, a noble metal silicide layer and an oxidized silicide layer
DE10130936A1 (en) Production of a semiconductor element comprises conditioning the surface of the substrate before deposition of a monolayer of a precursor with regard to a reactive ligand of the precursor
DE10256713B4 (en) A method of fabricating a storage node of a stacked capacitor
DE10009762B4 (en) Manufacturing process for a storage capacitor with a dielectric based on strontium bismuth tantalate
DE10356958A1 (en) Process for enlarging the area of capacitor plates
DE19860080B4 (en) Microelectronic structure
WO2000046843A1 (en) Microelectronic structure
DE10340202A1 (en) Manufacturing Method for Semiconductor Device with Praseodymium Oxide Dielectric
WO2003038885A1 (en) Method for making a semiconductor component

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee