DE10065224B4 - Process for the production of capacitors for semiconductor devices - Google Patents

Process for the production of capacitors for semiconductor devices Download PDF

Info

Publication number
DE10065224B4
DE10065224B4 DE10065224A DE10065224A DE10065224B4 DE 10065224 B4 DE10065224 B4 DE 10065224B4 DE 10065224 A DE10065224 A DE 10065224A DE 10065224 A DE10065224 A DE 10065224A DE 10065224 B4 DE10065224 B4 DE 10065224B4
Authority
DE
Germany
Prior art keywords
lower electrode
taon
layer
formation
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10065224A
Other languages
German (de)
Other versions
DE10065224A1 (en
Inventor
Kee Jeung Lee
Dong Jun Ichon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE10065224A1 publication Critical patent/DE10065224A1/en
Application granted granted Critical
Publication of DE10065224B4 publication Critical patent/DE10065224B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Abstract

Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung, das die Schritte aufweist:
eine untere Elektrode (30) wird auf einem Halbleitersubstrat (10) ausgebildet;
eine dielektrische Schicht wird auf der unteren Elektrode (30) durch Ausbildung einer ersten Dünnschicht (32a) aus amorphem TaON auf der unteren Elektrode (30) ausgebildet; anschließend wird
die erste Dünnschicht (32a) aus amorphem TaON in einer NH3-Atmosphäre getempert; danach wird
eine zweite Dünnschicht (32b) aus amorphem TaON über der ersten Dünnschicht (32a) abgeschieden; und anschließend wird
die zweite Dünnschicht (32b) aus amorphem TaON getempert, um eine mehrlagige dielektrische Schicht (32) aus TaON auszubilden; und
eine obere Elektrode (34) wird über der dielektrischen Schicht (32) aus TaON ausgebildet.A method of manufacturing a capacitor of a semiconductor device, comprising the steps of:
a lower electrode (30) is formed on a semiconductor substrate (10);
a dielectric layer is formed on the lower electrode (30) by forming a first thin film (32a) of amorphous TaON on the lower electrode (30); subsequently becomes
the first thin layer (32a) of amorphous TaON annealed in an NH 3 atmosphere; after that
depositing a second thin film (32b) of amorphous TaON over the first thin film (32a); and afterwards
annealing the second thin film (32b) of amorphous TaON to form a multilayer dielectric film (32) of TaON; and
an upper electrode (34) is formed over the dielectric layer (32) of TaON.

Figure 00000001
Figure 00000001

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Bereich der ErfindungField of the invention

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen und insbesondere auf ein Verfahren zur Herstellung von Kondensatoren, die verbesserte elektrische Charakteristiken vorzuweisen haben und dazu in der Lage sind, die Kapazitäten sicherzustellen, die für fortschrittliche Halbleitereinrichtungen erforderlich sind.The The present invention relates to a method of manufacture of capacitors for semiconductor devices and more particularly to a method of making capacitors, which have improved electrical characteristics and to be able to ensure the capacity for advanced Semiconductor devices are required.

Beschreibung des Standes der TechnikDescription of the state of technology

Um Halbleitereinrichtungen herzustellen, die noch höhere Integrationsgrade haben, sind aktive Forschungs- und Entwicklungsaktivitäten auf die Verringerung des Zellenbereiches und die Verringerung der Betriebsspannungen der Einrichtung gerichtet worden.Around Produce semiconductor devices that have even higher degrees of integration, are active research and development activities aimed at reducing the Cell area and reducing the operating voltages of the Facility has been addressed.

Obwohl hohe Integrationsgrade zu einem stark verringerten Kondensatorbereich bzw. einer stark verringerten Kondensatorfläche führen, bleibt die Ladekapazität, die für einen passenden Betrieb der Speichereinrichtung erforderlich ist, im Wesentlichen die gleiche. Dieses Erfordernis bedeutet, dass die Kapazität für einen gegebenen Bereich einer Einheit gesteigert bzw. erhöht werden muss.Even though high degrees of integration to a greatly reduced condenser range or a greatly reduced capacitor area, the charge capacity remains for a appropriate operation of the memory device is required, essentially the same. This requirement means that capacity for one given range of a unit increased or increased got to.

Demgemäß sind verschiedene Verfahren zur Sicherstellung einer ausreichenden Kapazität für DRAM-Kondensatoren vorgeschlagen worden. Zum Beispiel sind Verfahren zur Steigerung des Bereiches bzw. der Fläche eines Kondensators durch Modifikation der physikalischen Struktur des Kondensators bis vor kurzem verwendet worden, um dreidimensionale Struktu ren, wie etwa einen Zylinder, auszufüllen oder die Dicke einer dielektrischen Schicht zu reduzieren.Accordingly, various Method of ensuring sufficient capacity for DRAM capacitors been proposed. For example, methods are to increase of the area or area a capacitor by modification of the physical structure of the capacitor until recently used to three-dimensional Structures such as a cylinder to fill or the thickness of a dielectric Reduce layer.

Kürzlich ist auch Forschung betrieben worden, um eine dielektrische Schicht zur Verfügung zu stellen, die eine NO(Nitrid-Oxid)-Struktur oder eine ONO(Oxid-Nitrid-Oxid)-Struktur anstelle des herkömmlichen Siliziumoxids hat. Andere alternative dielektrische Schichten, die in Betracht gezogen worden sind, enthalten Ta2O5 oder BST (BaSrTiO3), die eine hohe Kapazität sicherstellen, da sie eine gesteigerte dielektrische Konstante zur Verfügung stellen (typischerweise 20 bis 25).Recently, research has also been made to provide a dielectric layer having a NO (nitride-oxide) structure or an ONO (oxide-nitride-oxide) structure in place of the conventional silicon oxide. Other alternative dielectric layers that have been considered include Ta 2 O 5 or BST (BaSrTiO 3 ), which ensure high capacitance because they provide an increased dielectric constant (typically 20 to 25).

Jedoch werden Kondensatoren, die eine dielektrische Schicht aus NO oder ONO verwenden, allgemein als unzureichend angesehen, um die Kapazität sicherzustellen, die für die nächste Generation von Speichern von 256 M oder mehr erforderlich ist. Aus diesem Grund werden Forschungs- und Entwicklungsprojekte, die sich auf dielektrische Materialien der nächsten Generation konzentrieren, z. B. Ta2O5, vorangetrieben.However, capacitors using a dielectric layer of NO or ONO are generally considered insufficient to ensure the capacitance required for the next generation of memories of 256 M or more. For this reason, research and development projects focusing on next-generation dielectric materials, e.g. As Ta 2 O 5 , driven.

In dem Fall einer Dünnschicht aus Ta2O5 kommen substituierte Ta-Atome unvermeidlich in der Dünnschicht auf Grund der Differenz im Zusammensetzungsverhältnis zwischen Ta und O vor, die sich aus einer instabilen Stöchiometrie innerhalb der Dünnschicht ergeben.In the case of a Ta 2 O 5 thin film, substituted Ta atoms inevitably exist in the thin film due to the difference in composition ratio between Ta and O resulting from unstable stoichiometry within the thin film.

Ferner kommt eine Reaktion zwischen einer organischen Substanz von Ta(OC2H5)5, die ein organischer Vorgänger von Ta2O5 ist, mit O2-Gas (oder N2O-Gas) während der Ausbildung der dielektrischen Schicht aus Ta2O5 vor, wodurch Verunreinigungen, wie etwa Kohlenstoff (C), Kohlenstoffverbindungen (CH4 und C2H4) und Wasser (H2O) erzeugt werden, die in die Schicht eingegliedert bzw. einbezogen werden. Als ein Ergebnis der Kontaminationsstoffe neigt der Leckstrom dazu, anzuwachsen und die dielektrischen Charakteristiken neigen dazu, in dem sich ergebenden Kondensator verschlechtert zu sein.Further, a reaction occurs between an organic substance of Ta (OC 2 H 5 ) 5 , which is an organic precursor of Ta 2 O 5 , with O 2 gas (or N 2 O gas) during formation of the Ta dielectric layer 2 O 5 , thereby producing impurities such as carbon (C), carbon compounds (CH 4 and C 2 H 4 ), and water (H 2 O) to be incorporated into the layer. As a result of the contaminants, the leakage current tends to increase and the dielectric characteristics tend to be degraded in the resulting capacitor.

Obwohl die Verunreinigungen, die in der Dünnschicht aus Ta2O5 vorkommen, durch die Durchführung einer Hitzebehandlung bei niedriger Temperatur über zwei oder drei Male entfernt werden können (z. B. einer N2O- oder UV-O3-Behandlung), können diese Prozesse kompliziert sein und deren Ergebnisse sind unverlässlich. Ferner haben diese Prozesse einen Nachteil, indem sie eine Oxidation der unteren Elektrode an einer Zwischenschicht mit der Dünnschicht aus Ta2O5 einbringen werden.Although the impurities present in the Ta 2 O 5 thin film can be removed by performing low temperature heat treatment two or three times (eg, N 2 O or UV-O 3 treatment), These processes can be complicated and their results are unreliable. Further, these processes have a disadvantage in that they introduce an oxidation of the lower electrode to an intermediate layer with the thin film of Ta 2 O 5 .

Die US 5,910,880 A beschreibt ein Herstellungsverfahren für einen Kondensator, bei dem eine mehrlagige dielektrische Schicht aus zwei Ta-haltigen Dünnschichten ausgebildet wird, wobei es sich bei der auf der unteren Elektrode ausgebildeten Schicht um eine Ta2O5-Schicht handelt. Weiterhin wird gezeigt, dass im Anschluss an die Ausbildung der TaON-Schicht kein zweiter Temperschritt erfolgt.The US 5,910,880 A describes a manufacturing method of a capacitor in which a multilayer dielectric film is formed of two Ta-containing thin films, wherein the film formed on the lower electrode is a Ta 2 O 5 film . Furthermore, it is shown that after the formation of the TaON layer no second annealing step takes place.

Die US 5,274,485 A beschreibt eine Flüssigkristallanzeige, bei der zwei TaON-Dünnschichten ausgebildet sind. In der US 5,677,015 A erfolgt lediglich die Ausbildung einer einzelnen TaON-Schicht.The US 5,274,485 A describes a liquid crystal display in which two TaON thin films are formed. In the US 5,677,015 A only the formation of a single TaON layer takes place.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Die vorliegende Erfindung ist im Hinblick auf die oben aufgezeigten Probleme gemacht worden, die mit dem Stand der Technik verwickelt sind, und eine Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von Kondensatoren einer Halbleitereinrichtung zur Verfügung zu stellen, die die elektrischen Charakteristiken der sich ergebenden Kondensatoren verbessert.The The present invention is in view of the above Problems have been made involved with the prior art and an object of the invention is to provide a method of manufacture of capacitors of a semiconductor device available represent the electrical characteristics of the resulting Improved capacitors.

Die obige Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.The The above object is solved by the features of claim 1. advantageous Further developments are the subject of the dependent claims.

Vorteilhaft wird ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen zur Verfügung gestellt, das dazu neigt, Verunreinigungen von einem dielektrischen Film zu entfernen, die Leckströme erzeugen würden, wodurch ein dielektrischer Film bzw. eine dielektrische Schicht mit hoher Qualität ausgebildet wird.Advantageous discloses a method of manufacturing capacitors for semiconductor devices to disposal which tends to contaminate a dielectric Remove film, the leakage currents would produce whereby a dielectric film or a dielectric layer with high quality is trained.

Weiter vorteilhaft wird ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen zur Verfügung gestellt, das Prozesse nach dem Stand der Technik beseitigen kann, die nötig sind, um den Oberflächenbereich einer unteren Elektrode zu erhöhen, um eine aus reichend hohe Kapazität sicherzustellen, wodurch gleichzeitig die Anzahl von Einheitsprozessschritten, die Prozesszeit und die Herstellungskosten reduziert werden.Further advantageous is a method for the production of capacitors for semiconductor devices to disposal which can eliminate processes of the prior art, the necessary are to the surface area to increase a lower electrode, a sufficiently high capacity ensuring at the same time the number of unit process steps, the process time and the manufacturing costs are reduced.

Das erfindungsgemäße Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung weist die Schritte auf:
eine untere Elektrode wird auf einem Halbleitersubstrat ausgebildet;
eine dielektrische Schicht wird auf der unteren Elektrode durch Ausbildung einer ersten Dünnschicht aus amorphem TaON auf der unteren Elektrode ausgebildet; anschließend wird
die erste Dünnschicht aus amorphem TaON in einer NH3-Atmosphäre getempert; danach wird
eine zweite Dünnschicht aus amorphem TaON über der ersten Dünnschicht abgeschieden; und anschließend wird
die zweite Dünnschicht aus amorphem TaON getempert, um eine mehrlagige dielektrische Schicht aus TaON auszubilden; und
eine obere Elektrode wird über der dielektrischen Schicht aus TaON ausgebildet.The method according to the invention for producing a capacitor of a semiconductor device comprises the steps:
a lower electrode is formed on a semiconductor substrate;
a dielectric layer is formed on the lower electrode by forming a first thin film of amorphous TaON on the lower electrode; subsequently becomes
annealed the first thin layer of amorphous TaON in an NH 3 atmosphere; after that
depositing a second thin layer of amorphous TaON over the first thin film; and afterwards
annealing the second thin layer of amorphous TaON to form a multilayer TaON dielectric layer; and
an upper electrode is formed over the dielectric layer of TaON.

KURZE BESCHREIBUNG DER DARSTELLUNGENBRIEF DESCRIPTION OF THE ILLUSTRATIONS

Die obigen Merkmale der vorliegenden Erfindung werden nach dem Durchlesen der Beschreibung in Zusammenschau mit den Figuren deutlicher werden.The The above features of the present invention will become apparent after reading the description in conjunction with the figures become clearer.

1 bis 4 sind querschnittliche Ansichten, die jeweils aufeinander folgende Verfahrensschritte eines Verfahrens zur Herstellung von Kondensatoren von einer Halbleitereinrichtung darstellen, die eine mehrlagige Dünnschicht aus TaON gemäß der vorliegenden Erfindung enthält; und 1 to 4 10 are cross-sectional views each showing sequential process steps of a method of manufacturing capacitors from a semiconductor device including a multi-layered thin film of TaON according to the present invention; and

5 ist eine schematische Ansicht, die ein Verfahren zur Entfernung von freien Sauerstoffbindungen und Kohlenstoffverbindungen durch Durchführung eines Erhitzungs- bzw. Glüh- oder Temperungsprozesses für eine abgeschiedene dünne Schicht aus TaON einer mehrlagigen Struktur gemäß dem Verfahren nach der vorliegenden Erfindung darstellt. 5 FIG. 12 is a schematic view illustrating a process for removing free oxygen bonds and carbon compounds by performing a thin film annealing or annealing process of TaON of a multilayered structure according to the method of the present invention.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMENDESCRIPTION OF THE PREFERRED EMBODIMENTS

Um Kondensatoren gemäß der vorliegenden Erfindung herzustellen, wird zuerst ein Halbleitersubstrat 10, das ein Siliziumsubstrat sein kann, wie in 1 gezeigt, vorbereitet. Obwohl nicht gezeigt, ist das Siliziumsubstrat 10 typischerweise mit Gateelektroden und Sources/Drains an jeweiligen aktiven Bereichen wie auch mit anderen Strukturen und Bereichen ausgestattet, die für den Betrieb der Einrichtung nötig sind.To fabricate capacitors according to the present invention, first, a semiconductor substrate 10 which may be a silicon substrate as in 1 shown, prepared. Although not shown, the silicon substrate is 10 typically equipped with gate electrodes and sources / drains at respective active areas as well as with other structures and areas necessary for the operation of the device.

Danach wird ein Material, das von dem undotierten Silikatglas (USG), Borphosphorsilikatglas (BPSG) und SiON ausgewählt ist, über dem Siliziumsubstrat 10 abgeschieden. Die abgeschiedene Schicht wird dann unter Verwendung eines chemisch-mechanischen Polierverfahrens (CMP) oberflächenpoliert, wodurch eine Zwischenlagenisolierschicht 20 ausgebildet wird.Thereafter, a material selected from undoped silicate glass (USG), borophosphosilicate glass (BPSG) and SiON is deposited over the silicon substrate 10 deposited. The deposited layer is then surface polished using a chemical mechanical polishing (CMP) method, thereby forming an interlayer insulating layer 20 is trained.

Um jeden Kondensator an einen zugeordneten einen in den aktiven Bereichen des Siliziumsubstrats 10 anzuschließen, wird die Zwischenisolationsschicht 20 dann selektiv gemäß der herkömmlichen Fotolithografie und Ätzverfahren entfernt, um (nicht gezeigte) Kontaktlöcher auszubilden.To each capacitor to an associated one in the active areas of the silicon substrate 10 Join, the intermediate insulation layer 20 then selectively removed in accordance with conventional photolithography and etching techniques to form vias (not shown).

Nachfolgend wird ein leitendes Material, wie etwa ein dotiertes Polysilizium oder ein amorphes dotiertes Polysilizium, über der sich ergebenden Struktur abgeschieden, um die Kontaktlöcher zu vergraben. Die abgeschiedene leitende Materialschicht wird selektiv entfernt, wobei wieder eine herkömmliche Fotolithografie und Ätzprozesse verwendet werden, um die unteren Elektroden 30 auf jeweiligen Abschnitten der Zwischenisolationsschicht 20 und entsprechend zu den Kontaktlöchern auszubilden.Subsequently, a conductive material, such as a doped polysilicon or an amorphous doped polysilicon, is deposited over the resulting structure to bury the contact holes. The deposited conductive material layer is selectively removed, again using conventional photolithography and etching processes, around the lower electrodes 30 on respective portions of the interlayer insulation layer 20 and train according to the contact holes.

Die unteren Elektroden können eine Einzelschichtstruktur haben, die dotiertes Polysilizium oder Metall aufweist oder eine Mehrschichtstruktur haben, die aus laminierten Lagen besteht, die aus einem oder mehreren Arten dieses Materials hergestellt sind. Ähnlich können die oberen Elektroden, die nachfolgend ausgebildet werden, die gleiche Struktur oder eine abweichende Struktur als die der unteren Elektroden haben.The lower electrodes can have a single layer structure, the doped polysilicon or metal have or have a multilayer structure made of laminated Layers consists of one or more types of this material are made. Similar can the upper electrodes formed subsequently are the same Structure or a different structure than that of the lower electrodes to have.

Das Metall, falls es verwendet wird, kann eines oder mehrere Materialien aufweisen, die ausgewählt sind aus TiN, Ti, TaN, W, WN, WSi, Ru, RuO2, Ir und Pt.The metal, if used, may comprise one or more materials selected from TiN, Ti, TaN, W, WN, WSi, Ru, RuO 2 , Ir and Pt.

Ferner stellt nichts in der vorliegenden Erfindung die untere Elektrode dar bzw. bewahrt sie davor, eine Struktur zu haben, die eine einfache Stapelform oder eine komplexere Struktur, wie etwa eine Zylinderform, eine Rippenform und eine Stapelzylinderform haben.Further nothing in the present invention is the lower electrode It prevents or prevents them from having a structure that is simple Stack shape or a more complex structure, such as a cylindrical shape, have a rib shape and a stack cylinder shape.

Um die Fläche bzw. den Bereich von jeder unteren Elektrode 30 zu vergrößern, kann die Oberfläche der unteren Elektrode auch eine Struktur mit halbsphärischen Körnern (HSG-Struktur) haben, die Oberflächenunregelmäßigkeiten zur Verfügung stellt.Around the area or area of each lower electrode 30 For example, the surface of the lower electrode may also have a structure with hemispherical grains (HSG structure) that provides surface irregularities.

Danach wird eine Schicht aus amorphem TaON über der oberen Oberfläche der unteren Elektrode 30, wie in den 2 und 3 gezeigt, abgeschieden. Diese Schicht aus amorphem TaON wird dann einem Temperungsprozess (nachfolgend auch Erhitzungs- oder Glühprozesgenannt) ausgesetzt. Die Schritte zur Abscheidung einer Schicht aus amorphem TaON und zur Erhitzung bzw. Glühung oder Temperung der abgeschiedenen Schicht werden zumindest einmal wiederholt, wodurch eine dielektrische Schicht 32 aus TaON ausgebildet wird, die eine mehrlagige Struktur hat.Thereafter, a layer of amorphous TaON over the upper surface of the lower electrode 30 as in the 2 and 3 shown, isolated. This layer of amorphous TaON is then subjected to a tempering process (hereinafter also referred to as heating or annealing process). The steps of depositing a layer of amorphous TaON and of heating or annealing the deposited layer are repeated at least once, thereby forming a dielectric layer 32 is made of TaON, which has a multilayer structure.

Bevorzugt wird die Schicht aus amorphem TaON in einer Niederdruckkammer für die chemische Dampfabscheidung (LPCVD-Kammer) ausgebildet, die bei einer Temperatur von 300 bis 600°C unter Bedingungen gehalten wird, die eine chemische Reaktion an der Oberfläche des Wafers bzw. der Scheibe enthält, während eine Gasphasenreaktion unterdrückt wird.Prefers becomes the layer of amorphous TaON in a low pressure chamber for chemical vapor deposition (LPCVD chamber) formed at a temperature of 300 to 600 ° C below Is maintained, which causes a chemical reaction at the surface of the Wafers or the disc contains, while suppressed a gas phase reaction becomes.

Vor der Abscheidung der ersten der mehreren Dünnschichten aus TaON, die die dielektrische Schicht 32 aus amorphem TaON bilden werden, werden irgendwelche natürlichen Oxidschichten und Partikel, die möglicherweise auf der Oberfläche jeder unteren Elektrode 30 vorhanden sind, bevorzugt unter Verwendung eines in-situ Trockenätzungsverfahrens unter Verwendung von Dampf, der ausgewählt ist aus HF, SiF6 und NF6, und/oder eines ex-situ Nassreinigungsverfahrens unter Verwendung einer HF-Lösung entfernt. In 3 ist die erste Dünnschicht aus TaON mit dem Bezugszeichen 32a bezeichnet.Before depositing the first of the multiple thin layers of TaON, which is the dielectric layer 32 Be made of amorphous TaON, any natural oxide layers and particles that may be on the surface of each lower electrode 30 preferably using an in-situ dry etching process using steam selected from HF, SiF 6 and NF 6 and / or an ex-situ wet cleaning process using an HF solution. In 3 is the first thin film of TaON with the reference numeral 32a designated.

Ferner kann die Zwischenfläche des Wafers auch unter Verwendung einer NH4OH-Lösung, einer H2SO4-Lösung oder einer Kombination davon gereinigt werden bevor und/oder nachdem der Reinigungsprozess unter Verwendung der HF-Verbindung durchgeführt ist. In diesem Fall ist es möglich, fremde Materie zu entfernen, die vor und/oder nach dem HF- Reinigungsprozess zugegen ist, um die Gleichmäßigkeit der sich ergebenden Schicht zu verbessern und um die Ausbeute und die Zuverlässigkeit zu verbessern.Further, the interface of the wafer may also be cleaned using a NH 4 OH solution, an H 2 SO 4 solution or a combination thereof before and / or after the cleaning process is performed using the HF compound. In this case, it is possible to remove foreign matter present before and / or after the HF cleaning process in order to improve the uniformity of the resulting layer and to improve the yield and the reliability.

Auch werden die unteren Elektroden bevorzugt gereinigt, um die Ausbildung einer Zwischenflächenoxidschicht zwischen dem Polysilizium der unteren Elektroden 30 und der ersten Dünnschicht 32a aus amorphem TaON zu verhindern oder zu unterdrücken. Bevorzugt wird die Oberfläche jeder unteren Elektrode 30 einer Nitrierungsbehandlung unter Verwendung eines in-situ Plasmas in einer NH3-Atmosphäre über 1 bis 10 Minuten vor irgendeiner Abscheidung der Schicht aus TaON ausgesetzt.Also, the lower electrodes are preferably cleaned to form an interfacial oxide layer between the polysilicon of the lower electrodes 30 and the first thin film 32a from amorphous TaON to prevent or suppress. The surface of each lower electrode is preferred 30 a nitriding treatment using an in-situ plasma in an NH 3 atmosphere for 1 to 10 minutes before any deposition of the layer of TaON.

Andere Technologien zur Verhinderung der Ausbildung einer ungleichmäßigen natürlichen Oxidschicht auf den unteren Elektroden und dadurch die Vermeidung der nachfolgenden Erzeugung eines Leckstromes an den unteren Elektroden bezieht die Einführung des Wafers bzw. der Scheibe in eine Niederdruckabscheidungskammer für chemischen Dampf (LPCVD-Kammer) unter einem niedrigen Druck von typischerweise weniger als 1,33·103 Pa (10 Torr) ein und der Wafer wird einem Oxidationsprozess unter Verwendung eines Plasmas in einer in-situ H2O-Atmosphäre ausgesetzt, um die Oberfläche der unteren Elektrode homogen zu oxidieren, um eine äußerst dünne, aber gleichmäßige Oxidschicht (nicht gezeigt) auszubilden, die eine Dicke von 1 nm oder weniger hat.Other technologies for preventing the formation of a nonuniform natural oxide layer on the lower electrodes and thereby avoiding the subsequent generation of a leakage current at the lower electrodes involves introducing the wafer into a low pressure chemical vapor deposition (LPCVD) chamber Pressure of typically less than 1.33 x 10 3 Pa (10 torr) and the wafer is subjected to an oxidation process using a plasma in an in situ H 2 O atmosphere to homogeneously oxidize the surface of the lower electrode to form an extremely thin but uniform oxide layer (not shown) having a thickness of 1 nm or less.

Nachdem die Oberfläche der unteren Elektrode zweckmäßig vorbereitet worden ist, wird eine erste Dünnschicht 32a aus amorphem TaON bei einer Temperatur von 300 bis 600°C abgeschieden. Die Schicht aus TaON wird dann einer Plasmaerhitzung bzw. Temperung oder Glühung in einer NH3- oder N2O-Atmosphäre, wie in 2 gezeigt, ausgesetzt.After the surface of the lower electrode has been properly prepared, a first thin film is formed 32a deposited from amorphous TaON at a temperature of 300 to 600 ° C. The layer of TaON is then subjected to plasma heating or annealing in an NH 3 or N 2 O atmosphere, as in 2 shown exposed.

Danach wird eine zweite Dünnschicht 32b aus amorphem TaON über der ersten Dünnschicht 32a aus amorphem TaON abgeschieden. Ta-Atome, Kohlenstoff und organische Kontaminationsstoffe, die in der ersten und der zweiten Dünnschicht 32a und 32b aus amorphem TaON vorkommen, werden wirksam unter Verwendung eines Oxidationsprozesses entfernt. Folglich kann eine hohe Dielektrizitätskonstante von z. B. 30 bis 100 erhalten werden.Thereafter, a second thin layer 32b of amorphous TaON over the first thin layer 32a deposited from amorphous TaON. Ta atoms, carbon and organic contaminants present in the first and second thin films 32a and 32b of amorphous TaON are effectively removed using an oxidation process. Consequently, a high dielectric constant of z. B. 30 to 100 are obtained.

Für die Abscheidung der Dünnschichten aus amorphem TaON wird eine organo-metallische Ta-Verbindung, wie etwa Ta(OC2H5)5, die bevorzugt eine Einheit von zumindest 99,99% hat, bevorzugt durch eine Massenflusssteuerung (MFC) bei einer Rate von 300 mg/Minute oder weniger in einen Verdampfer oder ein Verdampferrohr zugeführt, das bei einer Temperatur von 150 bis 200°C gehalten wird, um den chemischen Ta-Dampf zu bilden.For the deposition of the thin films of amorphous TaON, an organo-metallic Ta compound such as Ta (OC 2 H 5 ) 5 , which preferably has a unit of at least 99.99%, is preferred by mass flow control (MFC) at one rate of 300 mg / minute or less in an evaporator or an evaporator tube maintained at a temperature of 150 to 200 ° C to form the Ta chemical vapor.

Der Verdampfer wie auch irgendeine Öffnung, eine Düse und irgendwelche Zuführrohre, die einen Strömungspfad für den chemischen Ta-Dampf zwischen dem Verdampfer und der Abscheidungskammer zur Verfügung stellen, werden bevorzugt bei einer Temperatur von 150 bis 200°C gehalten, um eine Kondensation des chemischen Ta-Dampfes zu vermeiden.The vaporizer, as well as any orifice, nozzle and any feed tubes, provide a flow path for the chemical Ta vapor between the evaporator and the deposition chamber are preferably maintained at a temperature of 150 to 200 ° C, in order to avoid condensation of the Ta chemical vapor.

Gemäß diesem Verfahren wird der chemische Dampf von Ta(OC2H5)5 in einer gewünschten Menge in die Niederdruckkammer für die chemische Dampfabscheidung (LPCVD-Kammer) zusammen mit einer gewünschten Menge an NH3-Reaktionsgas (in einem Bereich von 10 cm3/min bis 100 cm3/min (10 sccm bis 100 sccm)) zugeführt. Der zugeführte chemische Ta-Dampf und das Reaktionsgas werden induziert, um eine Oberflächenreaktion in der LPCVD-Kammer bei einem Druck von 1,33·104 Pa (100 Torr) oder weniger zu bewirken, um die gewünschte Dünnschicht aus amorphem TaON auf den unteren Elektroden 30 zu erzeugen.According to this method, the chemical vapor of Ta (OC 2 H 5 ) 5 in a desired amount is introduced into the low-pressure chemical vapor deposition chamber (LPCVD chamber) together with a desired amount of NH 3 reaction gas (in a range of 10 cm 3 / min to 100 cm 3 / min (10 sccm to 100 sccm)) supplied. The supplied chemical Ta vapor and the reaction gas are induced to cause a surface reaction in the LPCVD chamber at a pressure of 1.33 · 10 4 Pa (100 Torr) or less, to produce the desired thin layer of amorphous TaON on the lower one electrodes 30 to create.

Das Reaktionsgas, das den chemischen Ta-Dampf enthält, kann auf den Wafer bzw. die Scheibe in einer vertikalen Richtung gerichtet werden, wobei ein Duschkopf oder eine andere Einlassanordnung verwendet wird, die in einem oberen Abschnitt der LPCVD-Kammer montiert ist. Alternativ kann das Reaktionsgas in die LPCVD-Kammer unter Verwendung von einem oder mehreren Injektoren eingeführt werden, die in dem oberen oder seitlichen Abschnitt der Kammer montiert sind, so dass das Gas durch die Kammer in einem parabolischen Strom oder einer Gegenstromweise bewegt wird.The Reaction gas containing the chemical vapor Ta, on the wafer or the disk are directed in a vertical direction, wherein a shower head or other inlet arrangement is used, which is mounted in an upper portion of the LPCVD chamber. Alternatively, you can the reaction gas into the LPCVD chamber using a or more injectors introduced which are mounted in the top or side section of the chamber are, allowing the gas through the chamber in a parabolic stream or a countercurrent is moved.

Die abgeschiedene erste und zweite Dünnschicht 32a und 32b aus TaON werden dann einem Plasmaprozess in einer NH3- oder N2O-Atmosphäre ausgesetzt oder werden einem Erhitzungs-, Glüh- oder Temperungsprozess bei niedriger Temperatur in einer UV-O3-Atmosphäre ausgesetzt.The deposited first and second thin films 32a and 32b TaON are then exposed to a plasma process in an NH 3 or N 2 O atmosphere or are subjected to a low temperature heating, annealing or tempering process in a UV-O 3 atmosphere.

Bevorzugt wird der Erhitzungsprozess in einer Atmosphäre von N2O, O2 oder N2 bei einer Temperatur von 650 bis 950°C unter Verwendung eines elektrischen Ofens oder eines schnellen thermischen Prozesses durchgeführt.Preferably, the heating process is performed in an atmosphere of N 2 O, O 2 or N 2 at a temperature of 650 to 950 ° C using an electric furnace or a rapid thermal process.

Danach wird eine leitende, dotierte Polysiliziumschicht über der mehrlagigen dielektrischen Schicht 32 aus TaON abgeschieden, wie in 4 gezeigt. Das abgeschiedene, leitende, dotierte Polysilizium wird dann strukturiert, um obere Elektroden 34 auszubilden. Folglich ist die Herstellung von Kondensatoren, die eine Siliziumisolator-Silizium-Struktur (SIS-Struktur) haben, fertig gestellt.Thereafter, a conductive, doped polysilicon layer is deposited over the multilayer dielectric layer 32 separated from TaON, as in 4 shown. The deposited conductive doped polysilicon is then patterned to form upper electrodes 34 train. Consequently, the production of capacitors having a silicon insulator-silicon (SIS) structure is completed.

5 stellt ein Verfahren zur Entfernung von freien Sauerstoffverbindungen, Kohlenstoff und Kohlenstoffverbindungen durch die Durchführung eines Erhitzungs-, Glüh- bzw. Temperungsprozesses für die abgeschiedene Dünnschicht aus TaON einer viellagigen Struktur gemäß dem Verfahren nach der vorliegenden Erfindung dar. 5 FIG. 10 illustrates a process for removing free oxygen compounds, carbon and carbon compounds by performing a heating, annealing process for the deposited TaON multi-layered thin film according to the process of the present invention.

Um es der Dünnschicht aus TaON einer mehrlagigen Struktur zu ermöglichen, eine hohe Dichte zu haben, wird die erste Dünnschicht 32a aus amorphem TaON einem Erhitzungs- bzw. Glüh- oder Temperungsprozess in einer NH3- oder N2O-Atmosphäre nach deren Abscheidung ausgesetzt, wodurch freie Sauerstoffverbindungen, die in der abgeschiedenen Dünnschicht aus amorphem TaON vorkommen, entfernt werden, und Verunreinigungen, wie etwa Kohlenstoff, Kohlenstoffverbindungen und H2O verringert oder entfernt werden, die während der Abscheidung der Dünnschicht aus amorphem TaON erzeugt werden, wie in 5 gezeigt. Dieses Verfahren stellt auch sicher, dass im Wesentlichen sämtliche der Ta-Atome in der TaON-Schicht vollständig oxidiert werden.In order to allow the TaON thin film of a multi-layered structure to have a high density, the first thin film becomes 32a of amorphous TaON is subjected to a heating or annealing process in an NH 3 or N 2 O atmosphere after their deposition, whereby free oxygen compounds occurring in the deposited amorphous TaON thin film are removed, and impurities such as Carbon or carbon compounds and H 2 O produced or removed during the deposition of the amorphous TaON thin film, as shown in FIG 5 shown. This method also ensures that substantially all of the Ta atoms in the TaON layer are completely oxidized.

Folglich werden flüchtige Kohlenstoffverbindungen, wie etwa CO, CO2, CH4 und C2H4, die in der ersten Dünnschicht 32a aus amorphem TaON verbleiben, vollständig aus der Schicht entfernt. Auch veranlasst der Glüh-, Erhitzungs- bzw. Temperungsprozess die abgeschiedene Schicht zur Kristallisation, wodurch eine Erzeugung eines Leckstroms unterdrückt wird.Consequently, volatile carbon compounds, such as CO, CO 2 , CH 4 and C 2 H 4 , which are in the first thin layer 32a remain of amorphous TaON, completely removed from the layer. Also, the annealing, heating or tempering process causes the deposited layer to crystallize, thereby suppressing generation of a leakage current.

Nachdem die zweite Dünnschicht 32b aus TaON über der ersten Dünnschicht 32a aus TaON abgeschieden ist, wird sie unter einer N2O-Atmosphäre, einer NH3- oder einem Erhitzungs- bzw. Glüh- oder Temperungsprozess in einem elektrischen Ofen über 5 bis 60 Minuten oder einem schnellen thermischen Prozess über 1 bis 10 Minuten ausgesetzt. Gemäß diesem Verfahren und wie es mit der ersten Dünnschicht 32a aus TaON der Fall war, werden flüchtige Kohlenstoffverbindungen und H2O in der zweiten Dünnschicht 32b aus amorphem TaON vollständig entfernt. Ähnlich bzw. gleichermaßen wird die zweite Dünnschicht aus TaON zur Kristallisation veranlasst, wodurch eine Erzeugung eines Leckstroms vermieden wird.After the second thin layer 32b from TaON over the first thin film 32a TaON is deposited under an N 2 O atmosphere, a NH 3 or a heating or annealing process in an electric furnace for 5 to 60 minutes or a rapid thermal process for 1 to 10 minutes. According to this procedure and as with the first thin film 32a TaON was the case, volatile carbon compounds and H 2 O in the second thin layer 32b completely removed from amorphous TaON. Similarly, the second thin film of TaON is caused to crystallize, thereby avoiding generation of a leakage current.

Folglich stellen die erste und die zweite Dünnschicht 32a und 32b aus amorphem TaON eine dielektrische Schicht zur Verfügung, die eine hohe Schichtqualität hat, nachdem sie den Glüh-, Erhitzungs- bzw. Temperungsprozessen ausgesetzt worden ist, die die Kristallisation der amorphen Struktur und die Entfernung von Kohlenstoffverbindungen verursachen.Consequently, the first and the second thin layer provide 32a and 32b From amorphous TaON, a dielectric layer is available which has a high layer quality after being subjected to the annealing, annealing processes which cause the crystallization of the amorphous structure and the removal of carbon compounds.

Ferner dienen die Abscheidung der Dünnschichten aus amorphem TaON und die nachfolgende Erhitzung bzw. Glühung oder Temperung dieser abgeschiedenen Lagen dazu, strukturelle Defekte, wie etwa Mikrorisse und Nadellöcher, an Zwischenflächen zu entfernen, während letztlich eine homogene dielektrische Dünnschicht erzeugt wird.Further, the deposition of the thin layers of amorphous TaON and the subsequent heating or annealing of these deposited layers serve to remove structural defects such as microcracks and pinholes at interfaces, while ultimately providing a homoge ne dielectric thin film is produced.

Gemäß dem Verfahren nach der vorliegenden Erfindung werden die Abscheidung einer Dünnschicht aus TaON und die Erhitzung bzw. Glühung oder Temperung der abgeschiedenen Dünnschicht zumindest einmal wiederholt, um eine dielektrische Schicht auszubilden. Folglich ist es möglich, die Ausbildung einer stabilen dielektrischen Schicht sicherzustellen, die eine dielektrische Konstante hat, die viel größer als die ist, die mit herkömmlichen dielektrischen Schichten erhalten werden kann.According to the procedure According to the present invention, the deposition of a thin film from TaON and the heating or annealing or tempering of the deposited Thin film at least once again to form a dielectric layer. consequently Is it possible, to ensure the formation of a stable dielectric layer which has a dielectric constant much larger than that is, with conventional dielectric layers can be obtained.

Gemäß der vorliegenden Erfindung ist es auch möglich, Probleme zu lösen, wie etwa die Erzeugung eines Leckstromes durch freie Sauerstoffbindungen, organische Verunreinigungen und die instabile Stöchiometrie von herkömmlichen dielektrischen Schichten aus Ta2O5. Gleichermaßen unterdrückt die vorliegende Erfindung die Erzeugung von Leckstrom, der sich aus der ungleichmäßigen Oxidation an der Zwischenfläche zwischen einer unteren Polysiliziumelektrode und einer dielektrischen Schicht aus Ta2O5 ergibt, die in herkömmlichen Kondensatoren zugegen ist.According to the present invention, it is also possible to solve problems such as the generation of a leakage current by free oxygen bonds, organic impurities, and the unstable stoichiometry of conventional dielectric layers of Ta 2 O 5 . Likewise, the present invention suppresses the generation of leakage current resulting from the uneven oxidation at the interface between a lower polysilicon electrode and a Ta 2 O 5 dielectric layer present in conventional capacitors.

Das heißt, gemäß der vorliegenden Erfindung ist es möglich, die Einrichtung und die äquivalente Oxidschichtdicke für die dielektrische Schicht aus TaON von 2,5 nm oder weniger zu steuern, im Vergleich zu herkömmlichen dielektrischen Schichten aus Ta2O5 in einer Metallisolatorsiliziumstruktur (MIS-Struktur). Dies ermöglicht es, die hohen Niveaus der Kapazität zu erhalten, die für den Betrieb von DRAMs der Größenordnung 256 M und höher erforderlich sind.That is, according to the present invention, it is possible to control the device and the equivalent oxide layer thickness for the TaON dielectric layer of 2.5 nm or less as compared with conventional dielectric layers of Ta 2 O 5 in a metal insulator silicon (MIS) structure. Structure). This makes it possible to obtain the high levels of capacity required to operate DRAMs of the order of 256 M and higher.

Gemäß der vorliegenden Erfindung wird die Ausbildung der dielektrischen Schicht erzielt, wobei eine Dünnschicht aus TaON abgeschieden wird und die abgeschiedene Schicht mit einem Plasmaprozess in einer in-situ Verfahrensweise in einer LPCVD-Kammer behandelt wird. Folglich ist es möglich, den schnellen thermischen Prozess, der üblicherweise in einer Stickstoffatmosphäre unmittelbar vor der Abscheidung des herkömmlichen dielektrischen Films durchgeführt wird, zu beseitigen. Ferner ist es möglich, die thermischen Niedertemperatur- und Hochtemperaturbehandlungen zu beseitigen, die üblicherweise nach der Abscheidung der herkömmlichen dielektrischen Schichten durchgeführt werden.According to the present Invention, the formation of the dielectric layer is achieved being a thin film is deposited from TaON and the deposited layer with a Plasma process in an in situ procedure in a LPCVD chamber is treated. Consequently, it is possible to use the fast thermal Process, usually in a nitrogen atmosphere immediately before the deposition of the conventional dielectric film carried out is going to eliminate. It is also possible to use the thermal low-temperature and to eliminate high temperature treatments, usually after the deposition of the conventional dielectric layers are performed.

Mit der verbesserten dielektrischen Konstante kann die vorliegende Erfindung die Anzahl der verwendeten Einheitsverfahrensschritte und die Prozesszeit verringern, indem es unnötig gemacht wird, irgendwelche Verfahrensschritte zur Erhöhung des Oberflächenbereiches von unteren Elektroden zu verwenden, um eine hohe Dielektrizitätskonstante zu erhalten. Dementsprechend ist es möglich, die Herstellungskosten zu verringern, während die Produktivität verbessert wird.With The improved dielectric constant of the present invention the number of unit process steps used and the process time reduce by unnecessary is made, any process steps to increase the surface area from lower electrodes to a high dielectric constant to obtain. Accordingly, it is possible to reduce the manufacturing cost decrease while the productivity is improved.

Claims (20)

Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung, das die Schritte aufweist: eine untere Elektrode (30) wird auf einem Halbleitersubstrat (10) ausgebildet; eine dielektrische Schicht wird auf der unteren Elektrode (30) durch Ausbildung einer ersten Dünnschicht (32a) aus amorphem TaON auf der unteren Elektrode (30) ausgebildet; anschließend wird die erste Dünnschicht (32a) aus amorphem TaON in einer NH3-Atmosphäre getempert; danach wird eine zweite Dünnschicht (32b) aus amorphem TaON über der ersten Dünnschicht (32a) abgeschieden; und anschließend wird die zweite Dünnschicht (32b) aus amorphem TaON getempert, um eine mehrlagige dielektrische Schicht (32) aus TaON auszubilden; und eine obere Elektrode (34) wird über der dielektrischen Schicht (32) aus TaON ausgebildet.A method of manufacturing a capacitor of a semiconductor device, comprising the steps of: a lower electrode ( 30 ) is deposited on a semiconductor substrate ( 10 ) educated; a dielectric layer is deposited on the lower electrode ( 30 ) by forming a first thin film ( 32a ) of amorphous TaON on the lower electrode ( 30 ) educated; then the first thin layer ( 32a ) tempered from amorphous TaON in an NH 3 atmosphere; then a second thin layer ( 32b ) of amorphous TaON over the first thin layer ( 32a ) deposited; and then the second thin layer ( 32b annealed from amorphous TaON to form a multilayer dielectric layer ( 32 ) from TaON; and an upper electrode ( 34 ) is deposited over the dielectric layer ( 32 ) trained from TaON. Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode (30) ferner aufweist, dass eine Struktur ausgebildet wird, die aus einer Gruppe ausgewählt ist, bestehend aus 1) einer einzigen leitenden Lage, wobei die einzelne leitende Lage aus einem Material ausgebildet wird, das aus einer Gruppe ausgewählt ist, die aus dotiertem Polysilizium und Metall besteht, und 2) mehreren leitenden Lagen, wobei die mehreren leitenden Lagen zumindest zwei Lagen aufweisen, die aus einem oder mehreren Materialien ausgebildet sind, die aus einer Gruppe ausgewählt sind, die aus dotiertem Polysilizium und Metall besteht; und wobei ferner die Ausbildung der oberen Elektrode (34) zusätzlich die Ausbildung einer Struktur aufweist, die aus einer Gruppe ausgewählt ist, bestehend aus 1) einer einzigen leitenden Lage, wobei die einzelne leitende Lage aus einem Material ausgebildet ist, das aus einer Gruppe ausgewählt ist, die aus dotiertem Polysilizium und Metall besteht, und 2) mehreren leitenden Lagen, wobei die mehreren leitenden Lagen zumindest zwei Lagen aufweisen, die aus einem oder mehreren Materialien ausgebildet sind, die aus einer Gruppe ausgewählt sind, die aus dotiertem Polysilizium und Metall besteht.The method of claim 1, wherein the formation of the lower electrode ( 30 ) further comprises forming a structure selected from a group consisting of 1) a single conductive layer, the single conductive layer being formed of a material selected from the group consisting of doped polysilicon and metal and 2) a plurality of conductive layers, the plurality of conductive layers comprising at least two layers formed of one or more materials selected from a group consisting of doped polysilicon and metal; and further wherein the formation of the upper electrode ( 34 ) additionally having the formation of a structure selected from a group consisting of 1) a single conductive layer, the single conductive layer being formed of a material selected from a group consisting of doped polysilicon and metal, and 2) a plurality of conductive layers, the plurality of conductive layers comprising at least two layers formed of one or more materials selected from the group consisting of doped polysilicon and metal. Verfahren nach Anspruch 2, wobei das Metall aus einer Gruppe ausgewählt ist, die aus TiN, Ti, TaN, W, WN, WSi, Ru, RuO2, Ir und Pt besteht.The method of claim 2 wherein the metal is selected from the group consisting of TiN, Ti, TaN, W, WN, WSi, Ru, RuO 2 , Ir, and Pt. Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode (30) ferner die Ausbildung einer Lage aus dotiertem Polysilizium aufweist, wobei die Oberfläche des dotierten Polysiliziums durch eine halbsphärische Kornstruktur gekennzeichnet ist.The method of claim 1, wherein the formation of the lower electrode ( 30 ) further comprises forming a layer of doped polysilicon, wherein the surface of the doped polysilicon gekenn by a semispherical grain structure is drawing. Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode (30) die Ausbildung einer Lage aus Polysilizium aufweist und ferner die Entfernung einer natürlichen Oxidschicht auf der Oberfläche der unteren Elektrode (30) vor der Ausbildung der ersten Dünnschicht (32a) aus amorphem TaON aufweist, wobei die natürliche Oxidschicht durch ein in-situ Trockenreinigungsverfahren entfernt wird, wobei das Trockenreinigungsverfahren HF, SiF6 oder NF6 einsetzt, oder ein ex-situ Nassreinigungsverfahren, wobei das Nassreinigungsverfahren eine HF-Lösung einsetzt.The method of claim 1, wherein the formation of the lower electrode ( 30 ) has the formation of a layer of polysilicon and further the removal of a natural oxide layer on the surface of the lower electrode ( 30 ) before the formation of the first thin layer ( 32a ) of amorphous TaON, wherein the native oxide layer is removed by an in-situ dry cleaning process using the dry cleaning process HF, SiF 6 or NF 6 , or an ex-situ wet cleaning process wherein the wet cleaning process employs an HF solution. Verfahren nach Anspruch 5, wobei die Entfernung der natürlichen Oxidschicht ferner die Reinigung der unteren Elektrode (30) mit einer NH4OH-Lösung, einer H2SO4-Lösung oder einer Kombination davon aufweist.The method of claim 5, wherein the removal of the native oxide layer further comprises cleaning the lower electrode ( 30 ) with an NH 4 OH solution, an H 2 SO 4 solution or a combination thereof. Verfahren nach Anspruch 1, wobei die Ausbildung der ersten Dünnschicht (32a) aus amorphem TaON ferner die Abscheidung einer ersten Dünnschicht (32a) aus TaON in einer LPCVD-Kammer aufweist, die bei einer Temperatur von nicht mehr als 600°C gehalten wird; und wobei die Ausbildung der zweiten Dünnschicht (32b) aus amorphem TaON ferner die Abscheidung, einer zweiten Dünnschicht (32b) aus TaON in einer LPCVD-Kammer aufweist, die bei einer Temperatur von nicht mehr als 600°C gehalten wird.The method of claim 1, wherein the formation of the first thin film ( 32a ) of amorphous TaON, the deposition of a first thin layer ( 32a ) of TaON in an LPCVD chamber maintained at a temperature of not more than 600 ° C; and wherein the formation of the second thin film ( 32b ) of amorphous TaON, the deposition, a second thin layer ( 32b ) of TaON in an LPCVD chamber maintained at a temperature of not more than 600 ° C. Verfahren nach Anspruch 7, wobei die Abscheidung der Dünnschichten (32a, 32b) aus amorphem TaON ferner aufweist, Ta(OC2H5)5 wird in einem Verdampfer, der bei einer Temperatur von 150 bis 200°C gehalten wird, verdampft, um einen Ta enthaltenden chemischen Dampf zu erhalten; der Ta enthaltende chemische Dampf wird durch ein Zufuhrrohr gefördert, wobei das Zufuhrrohr bei einer Temperatur von zumindest 150°C gehalten wird; und der Ta(OC2H5)5-Dampf wird in die LPCVD-Kammer injiziert.Method according to claim 7, wherein the deposition of the thin layers ( 32a . 32b Ta (OC 2 H 5 ) 5 is evaporated in an evaporator maintained at a temperature of 150 to 200 ° C to obtain a Ta-containing chemical vapor; the chemical vapor containing Ta is conveyed through a supply pipe while keeping the supply pipe at a temperature of at least 150 ° C; and the Ta (OC 2 H 5 ) 5 vapor is injected into the LPCVD chamber. Verfahren nach Anspruch 1, wobei die Ausbildung von zumindest einer der Dünnschichten (32a, 32b) aus amorphem TaON ferner aufweist: eine Menge an Ta enthaltendem chemischem Dampf wird der LPCVD-Kammer zugeführt, wobei die Menge durch eine Massenstromsteuerung gesteuert wird; eine Menge an Reaktionsgas wird der LPCVD-Kammer zugeführt, wobei das Reaktionsgas NH3 aufweist; und in der LPCVD-Kammer wird ein Temperaturbereich zwischen 300 und 600°C und ein Druck von weniger als 1,33 × 103 Pa aufrechterhalten, um dadurch eine Oberflächenreaktion zwischen dem Ta enthaltenden chemischen Dampf und dem Reaktionsgas zu veranlassen.Method according to claim 1, wherein the formation of at least one of the thin layers ( 32a . 32b amorphous TaON further comprises: supplying a quantity of chemical vapor containing Ta to the LPCVD chamber, the amount being controlled by a mass flow controller; an amount of reaction gas is supplied to the LPCVD chamber, the reaction gas having NH 3 ; and in the LPCVD chamber, a temperature range between 300 and 600 ° C and a pressure of less than 1.33 x 10 3 Pa is maintained, thereby causing a surface reaction between the Ta-containing chemical vapor and the reaction gas. Verfahren nach Anspruch 9, wobei die Ausbildung von zumindest einer Dünnschicht (32a, 32b) aus amorphem TaON ferner aufweist, die Zuführung einer Menge von O2-Gas zu der LPCVD-Kammer, wobei die Menge von 5 cm3/min bis 500 cm3/min reicht.Method according to claim 9, wherein the formation of at least one thin layer ( 32a . 32b ) Further comprises amorphous TaON, supplying an amount of O 2 gas to the LPCVD chamber, the quantity of 5 cm 3 / min to 500 cm 3 / min is sufficient. Verfahren nach Anspruch 9, wobei die Ausbildung von zumindest einer der Dünnschichten (32a, 32b) aus amorphem TaON ferner aufweist, Sprühen des Ta enthaltenden chemischen Dampfes in die LPCVD-Kammer durch einen Gasverteilungskopf und auf die untere Elektrode (30) in einer Richtung senkrecht zu der unteren Elektrode (30).Method according to claim 9, wherein the formation of at least one of the thin layers ( 32a . 32b of amorphous TaON, spraying the Ta-containing chemical vapor into the LPCVD chamber through a gas distribution head and onto the lower electrode (FIG. 30 ) in a direction perpendicular to the lower electrode ( 30 ). Verfahren nach Anspruch 9, wobei die Ausbildung von zumindest einer Dünnschicht (32a, 32b) aus amorphem TaON ferner aufweist, Sprühen des Ta enthaltenden chemischen Dampfes in die LPCVD-Kammer durch einen Injektor, der konstruiert und angeordnet ist, um einem parabolischen Strom des Ta enthaltenden chemischen Dampfes durch die LPCVD-Kammer und auf die untere Elektrode (30) einzurichten.Method according to claim 9, wherein the formation of at least one thin layer ( 32a . 32b of amorphous TaON, spraying the Ta-containing chemical vapor into the LPCVD chamber through an injector constructed and arranged to cause a parabolic flow of the Ta-containing chemical vapor through the LPCVD chamber and onto the lower electrode (FIG. 30 ). Verfahren nach Anspruch 12, wobei die Ausbildung von zumindest einer der Dünnschichten (32a, 32b) aus amorphem TaON ferner aufweist, Sprühen des Ta enthaltenden chemischen Dampfes in die LPCVD-Kammer durch einen ersten Injektor; und Sprühen des Reaktionsgases in die LPCVD-Kammer durch einen zweiten Injektor, wobei der erste und der zweite Injektor konstruiert und angeordnet sind, um einen Gegenstromfluss des Gases und des Dampfes durch die LPCVD-Kammer und auf die untere Elektrode (30) einzurichten.Method according to claim 12, wherein the formation of at least one of the thin layers ( 32a . 32b amorphous TaON further comprises spraying the Ta-containing chemical vapor into the LPCVD chamber through a first injector; and spraying the reaction gas into the LPCVD chamber through a second injector, wherein the first and second injectors are constructed and arranged to provide countercurrent flow of the gas and vapor through the LPCVD chamber and to the lower electrode. 30 ). Verfahren nach Anspruch 1, wobei die Temperungsschritte ferner eine Plasmabehandlung in einer NH3- oder N2O-Atmosphäre aufweisen.The method of claim 1, wherein the annealing steps further comprise a plasma treatment in an NH 3 or N 2 O atmosphere. Verfahren nach Anspruch 1, wobei die Temperungsschritte ferner einen Niedertemperaturerhitzungsprozess in einer UV-O3- oder O3-Atmosphäre aufweisen.The method of claim 1, wherein the annealing steps further comprise a low temperature heating process in a UV-O 3 or O 3 atmosphere. Verfahren nach Anspruch 1, wobei die Temperungsschritte ferner die Erhitzung der Dünnschicht (32a, 32b) aus amorphem TaON auf eine Temperatur zwischen 650 und 950°C unter einer Atmosphäre von N2O, O2 oder N2 aufweisen.The method of claim 1, wherein the annealing steps further comprise heating the thin film ( 32a . 32b ) of amorphous TaON to a temperature between 650 and 950 ° C under an atmosphere of N 2 O, O 2 or N 2 . Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode (30) ferner die Nitrierung einer oberen Oberfläche der unteren Elektrode (30) unter Verwendung eines in-situ Plasmas unter einer NH3-Atmosphäre über 1 bis 5 Minuten aufweist, bevor die erste Dünnschicht (32a) aus amorphem TaON ausgebildet wird.The method of claim 1, wherein the formation of the lower electrode ( 30 ) further nitriding an upper surface of the lower electrode ( 30 ) using an in-situ plasma under one NH 3 atmosphere for 1 to 5 minutes before the first thin layer ( 32a ) is formed of amorphous TaON. Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode (30) ferner die Behandlung der Oberfläche der unteren Elektrode (30) mit einem Plasma in einer N2O-Atmosphäre aufweist, um eine dünne, homogene Oxidschicht auszubilden, bevor die erste Dünnschicht (32a) aus amorphem TaON ausgebildet wird.The method of claim 1, wherein the formation of the lower electrode ( 30 ) the treatment of the surface of the lower electrode ( 30 ) with a plasma in an N 2 O atmosphere to form a thin, homogeneous oxide layer before the first thin layer ( 32a ) is formed of amorphous TaON. Verfahren nach Anspruch 1, wobei die zweite Dünnschicht (32b) aus amorphem TaON ein zweites Mal getempert wird.The method of claim 1, wherein the second thin film ( 32b ) is tempered a second time from amorphous TaON. Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode (30) ferner die Nitrierung einer oberen Oberfläche der unteren Elektrode (30) unter einer NH3-Atmosphäre aufweist, bevor die erste Dünnschicht (32a) aus amorphem TaON ausgebildet wird.The method of claim 1, wherein the formation of the lower electrode ( 30 ) further nitriding an upper surface of the lower electrode ( 30 ) under an NH 3 atmosphere before the first thin layer ( 32a ) is formed of amorphous TaON.
DE10065224A 1999-12-31 2000-12-27 Process for the production of capacitors for semiconductor devices Expired - Fee Related DE10065224B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999-68094 1999-12-31
KR10-1999-0068094A KR100367404B1 (en) 1999-12-31 1999-12-31 Method of forming capacitor with multi-layered TaON dielectic layer

Publications (2)

Publication Number Publication Date
DE10065224A1 DE10065224A1 (en) 2001-07-26
DE10065224B4 true DE10065224B4 (en) 2009-04-02

Family

ID=19635181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10065224A Expired - Fee Related DE10065224B4 (en) 1999-12-31 2000-12-27 Process for the production of capacitors for semiconductor devices

Country Status (7)

Country Link
US (1) US6770525B2 (en)
JP (1) JP4196148B2 (en)
KR (1) KR100367404B1 (en)
CN (1) CN1172361C (en)
DE (1) DE10065224B4 (en)
GB (1) GB2365213B (en)
TW (1) TW543139B (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618682B1 (en) * 2000-06-01 2006-09-06 주식회사 하이닉스반도체 Method for manufacturing capacitor in semiconductor memory divice
KR100587048B1 (en) * 2000-06-01 2006-06-07 주식회사 하이닉스반도체 Method for manu facturing capa citor in semiconductor memory divice
US6717193B2 (en) * 2001-10-09 2004-04-06 Koninklijke Philips Electronics N.V. Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same
JP2004152796A (en) * 2002-10-28 2004-05-27 Toshiba Corp Semiconductor device and its manufacturing method
WO2004066376A1 (en) * 2003-01-17 2004-08-05 Fujitsu Limited Dielectric film forming method
KR100665396B1 (en) * 2004-01-09 2007-01-04 에스티마이크로일렉트로닉스 엔.브이. Method of manufacturing a flash memory device
RU2287206C2 (en) * 2004-10-26 2006-11-10 Броня Цой Memory location
KR100728962B1 (en) * 2004-11-08 2007-06-15 주식회사 하이닉스반도체 Capacitor of semiconductor device with zrconium oxide and method of manufacturing the same
FR2880471B1 (en) * 2004-12-31 2007-03-09 Altis Semiconductor Snc METHOD FOR CLEANING A SEMICONDUCTOR
JP4887827B2 (en) * 2006-02-20 2012-02-29 富士通セミコンダクター株式会社 Method for forming ferroelectric capacitor and method for manufacturing semiconductor device
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
US8012532B2 (en) 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US8208241B2 (en) * 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same
KR102253595B1 (en) * 2015-01-06 2021-05-20 삼성전자주식회사 Semiconductor devices including capacitors and methods for manufacturing the same
KR101720620B1 (en) * 2015-04-21 2017-03-28 주식회사 유진테크 Substrate Processing Apparatus and Method of Cleaning Chamber
US11621222B2 (en) 2018-01-09 2023-04-04 Stmicroelectronics (Rousset) Sas Integrated filler capacitor cell device and corresponding manufacturing method
FR3076660B1 (en) * 2018-01-09 2020-02-07 Stmicroelectronics (Rousset) Sas INTEGRATED CAPACITIVE FILLING CELL DEVICE AND MANUFACTURING METHOD THEREOF
KR20230047825A (en) * 2021-10-01 2023-04-10 삼성전자주식회사 Fabricating methods of capacitor and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274485A (en) * 1991-06-24 1993-12-28 Sanyo Electric Co., Ltd. Liquid crystal display
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215764A (en) * 1983-05-24 1984-12-05 Nec Corp Manufacture of capacitor for semiconductor device
DE3433390A1 (en) * 1984-09-12 1986-03-20 Bayer Ag, 5090 Leverkusen PHENOXYPROPIONIC ACID DERIVATIVES
KR930012120B1 (en) * 1991-07-03 1993-12-24 삼성전자 주식회사 Semicondcutor device and fabricating method thereof
JPH0521744A (en) * 1991-07-10 1993-01-29 Sony Corp Capacitor of semiconductor memory device and manufacture thereof
JP3392440B2 (en) * 1991-12-09 2003-03-31 株式会社東芝 Multilayer conductor layer structure device
JP2786071B2 (en) * 1993-02-17 1998-08-13 日本電気株式会社 Method for manufacturing semiconductor device
DE4317421A1 (en) * 1993-05-26 1994-12-01 Cerdec Ag Oxonitrides of the formula LnTaON¶2¶ with increased color brilliance, process for their preparation and their use
JPH07161931A (en) * 1993-12-02 1995-06-23 Nec Corp Manufacture of semiconductor device
JP2679599B2 (en) * 1993-12-02 1997-11-19 日本電気株式会社 Method for manufacturing semiconductor device
US5468687A (en) * 1994-07-27 1995-11-21 International Business Machines Corporation Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation)
KR960015786A (en) * 1994-10-27 1996-05-22 이형도 Multi-Layer Tantalum Capacitor
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
KR0183732B1 (en) * 1995-09-01 1999-03-20 김광호 Method of manufacturing semiconductor device capacitor
US5693102A (en) * 1995-09-27 1997-12-02 Cerdec Aktiengesellschaft Keramische Farben Oxonitrides of the formula LnTaON2 with enhanced brightness and a process for their use
US6083849A (en) * 1995-11-13 2000-07-04 Micron Technology, Inc. Methods of forming hemispherical grain polysilicon
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
TW345742B (en) * 1997-11-27 1998-11-21 United Microelectronics Corp Method for producing integrated circuit capacitor
KR100286011B1 (en) * 1998-08-04 2001-04-16 황철주 Method for fabricating capacitor of semiconductor device
JP3189813B2 (en) * 1998-11-30 2001-07-16 日本電気株式会社 Method for manufacturing semiconductor device
KR100331271B1 (en) * 1999-07-01 2002-04-06 박종섭 Method of forming capacitor with TaON dielectric layer
US6143598A (en) * 1999-02-08 2000-11-07 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of low leakage capacitor
US6294807B1 (en) * 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
KR100331270B1 (en) * 1999-07-01 2002-04-06 박종섭 Forming method of capacitor with TaON thin film
KR100305076B1 (en) * 1999-07-01 2001-11-01 박종섭 Method For Forming The Charge Storage Storage Electrode Of Capacitor
KR100338110B1 (en) * 1999-11-09 2002-05-24 박종섭 Method of manufacturing a capacitor in a semiconductor device
KR100386447B1 (en) * 1999-12-23 2003-06-02 주식회사 하이닉스반도체 Method of forming capacitor in semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274485A (en) * 1991-06-24 1993-12-28 Sanyo Electric Co., Ltd. Liquid crystal display
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors

Also Published As

Publication number Publication date
US6770525B2 (en) 2004-08-03
GB0031743D0 (en) 2001-02-07
GB2365213A (en) 2002-02-13
GB2365213B (en) 2004-04-07
JP4196148B2 (en) 2008-12-17
CN1172361C (en) 2004-10-20
US20020019110A1 (en) 2002-02-14
TW543139B (en) 2003-07-21
CN1306304A (en) 2001-08-01
JP2001210799A (en) 2001-08-03
KR20010066385A (en) 2001-07-11
DE10065224A1 (en) 2001-07-26
KR100367404B1 (en) 2003-01-10

Similar Documents

Publication Publication Date Title
DE10065224B4 (en) Process for the production of capacitors for semiconductor devices
DE10046021B4 (en) Method for producing capacitors on semiconductor substrates in a device for forming thin films
DE10055431B4 (en) Method for producing capacitors of a semiconductor device
DE10064067B4 (en) A method of manufacturing a capacitor of a semiconductor device
DE10163345B4 (en) Method for producing a capacitor in a semiconductor device
DE10131716B4 (en) A method of manufacturing a capacitor for a semiconductor memory device by a two-stage thermal treatment
DE10032213B4 (en) A method of manufacturing a capacitor for a semiconductor memory device
DE19649670C2 (en) Method of manufacturing a capacitor of a semiconductor device and capacitor made in this way
EP1128428A2 (en) Method of manufacturing a semiconductor device
JP4035626B2 (en) Capacitor manufacturing method for semiconductor device
DE10031056B4 (en) A method of manufacturing a capacitor for a semiconductor memory device
DE19613669B4 (en) Method for producing a semiconductor element with a platinum layer
DE10055450A1 (en) Capacitor for semiconductor memory such as DRAM has silicon nitride film formed between lower electrode and tantalum oxide film on which upper electrode is formed
DE10064068B4 (en) Process for the production of capacitors of semiconductor devices
DE10032210B4 (en) Capacitor for semiconductor memory device and method for its production
DE10032209B4 (en) A method of manufacturing a capacitor for a semiconductor memory device
US6403441B1 (en) Method for fabricating storage capacitor using high dielectric constant material
DE19963500C2 (en) Method for producing a structured layer containing metal oxide, in particular a ferroelectric or paraelectric layer
DE10053171C2 (en) Method for producing a ferroelectric or paraelectric metal oxide-containing layer and a memory component therefrom
DE10031577A1 (en) Capacitor for a semiconductor memory device and method for its production
DE10256713B4 (en) A method of fabricating a storage node of a stacked capacitor
DE10009762B4 (en) Manufacturing process for a storage capacitor with a dielectric based on strontium bismuth tantalate
DE10356958A1 (en) Process for enlarging the area of capacitor plates
DE10032215A1 (en) Capacitor production comprises forming a lower electrode on a semiconductor substrate, surface treating, forming a tantalum oxynitride layer on the upper side of the electrode, crystallizing and forming an upper electrode on the layer
DE69736594T2 (en) A method of manufacturing a sub-electrode for a semiconductor memory device

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701