DE10085350B3 - Bezugsspannungsverteilung für Multilast-I/O-Systeme - Google Patents

Bezugsspannungsverteilung für Multilast-I/O-Systeme Download PDF

Info

Publication number
DE10085350B3
DE10085350B3 DE10085350T DE10085350T DE10085350B3 DE 10085350 B3 DE10085350 B3 DE 10085350B3 DE 10085350 T DE10085350 T DE 10085350T DE 10085350 T DE10085350 T DE 10085350T DE 10085350 B3 DE10085350 B3 DE 10085350B3
Authority
DE
Germany
Prior art keywords
reference voltage
data
line
driver
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10085350T
Other languages
English (en)
Other versions
DE10085350T1 (de
Inventor
Sanjay Dabral
Stephen R. Mooney
Theodore Zale Schoenborn
Sam Calvin
Tim Frodsham
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE10085350T1 publication Critical patent/DE10085350T1/de
Application granted granted Critical
Publication of DE10085350B3 publication Critical patent/DE10085350B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40032Details regarding a bus interface enhancer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/4013Management of data rate on the bus

Abstract

Integrierte Schaltung zur Ankopplung an einen Bus eines Netzwerks (200) mit mehreren Busteilnehmern, wobei der Bus wenigstens eine Datenleitung (201) und eine Referenzspannungsleitung (202) aufweist, wobei die integrierte Schaltung aufweist: einen mit einer Datenleitung gekoppelten Datentreiber (205–215) zum Treiben eines Datensignals auf die Datenleitung, wobei der Datentreiber ein Rauschen auf die Datenleitung einkoppelt, einen mit der Referenzspannungsleitung gekoppelten Referenzspannungstreiber (220, 225, 230) zum Treiben einer Referenzspannung auf die Referenzspannungsleitung, wobei der Referenzspannungstreiber ein Rauschen auf die Referenzspannungsleitung einkoppelt, und einen mit der Referenzspannungsleitung (202) gekoppelten Referenzspannungshalter (221, 226, 231), der die Referenzspannungsleitung (202) mit der Referenzspannung innerhalb einer vorgegebenen Zeitspanne beaufschlagt, nachdem der Datentreiber und alle die Datenleitung ansteuernden Busteilnehmer die Ansteuerung der Datenleitung unterbrochen haben, wobei der Datentreiber und der Referenzspannungstreiber als Treiberpaar auf der integrierten Schaltung (250–270) gruppiert sind und wobei der Referenzspannungstreiber dann die Referenzspannung auf die Referenzspannungsleitung treibt, wenn der Datentreiber das Datensignal auf die Datenleitung treibt, so dass das von den Treibern auf die Datenleitung und die Referenzspannungsleitung eingekoppelte Rauschen im Wesentlichen gleich ist.

Description

  • Die Erfindung bezieht sich auf eine integrierte Schaltung zur Ankopplung an einen Bus eines Netzwerks mit mehreren Busteilnehmern, wobei der Bus wenigstens eine Datenleitung und eine Referenzspannungsleitung aufweist, wobei die integrierte Schaltung einen mit einer Datenleitung gekoppelten Datentreiber zum Treiben eines Datensignals auf die Datenleitung, wobei der Datentreiber ein Rauschen auf die Datenleitung einkoppelt, einen mit der Referenzspannungsleitung gekoppelten Referenzspannungstreiber zum Treiben einer Referenzspannung auf die Referenzspannungsleitung, wobei der Referenzspannungstreiber ein Rauschen auf die Referenzspannungsleitung einkoppelt, wobei der Datentreiber und der Referenzspannungstreiber auf der integrierten Schaltung angeordnet sind und wobei der Referenzspannungstreiber dann die Referenzspannung auf die Referenzspannungsleitung treibt, wenn der Datentreiber das Datensignal auf die Datenleitung treibt. Ferner bezieht sich die Erfindung auf ein eine solche integrierte Schaltung enthaltendes Netzwerk.
  • Aus der Patentschrift US 5,483,110 ist eine derartige integrierte Schaltung bekannt. Bei dieser Schaltung wird zum Erzielen einer Energieeinsparung und zum Erreichen einen hohen Geschwindigkeit einerseits die Signalamplitude auf der Datenleitung abgesenkt und andererseits ein dem Rauschen auf der Datenleitung möglichst nahe kommendes Rauschen auf der Referenzspannungsleitung eingespeist, um am Differenzeingang des Empfängers eine Gleichtaktunterdrückung auszunutzen.
  • Die Bestimmung des Zustands oder Logikpegels eines Signals (hoch oder niedrig) bei der digitalen Signalgabe macht es erforderlich, dass das Signal mit einem Referenzzustand verglichen wird. Beispielsweise kann das Signal ein Spannungspegel sein, und es kann mit einer Referenzspannung verglichen werden, um festzustellen, ob das Signal hoch oder niedrig ist. Das Bereitstellen einer Referenzspannungsleitung mit einer Referenzspannung, welche Rauschen in ähnlicher Weise wie Datenleitungen folgt, ist bei heutigen Hochleistungsbussen hilfreich zum Erzielen hoher Datenraten. Das Tracking ermöglicht eine Gleichtakt-Rausch-Unterdrückung am Empfänger, wodurch der Rauschabstand verbessert wird. Wenn die Referenzspannung und die Datenspannungen dem Rauschen nicht in gleicher Weise folgen, ändert sich die Länge der Zeit, die das Datensignal zum eindeutigen Überschreiten der Referenzspannung benötigt. Die vom Datensignal zum eindeutigen Überschreiten der Referenzspannung benötigte Zeit kann sich von einem zum anderen Bit ändern. Die vom Datensignal zum eindeutigen Überschreiten der Referenzspannung im ungünstigsten Fall benötigte Zeit wird zur Sicherstellung eines zuverlässigen Betriebs benötigt. Wenn die im ungünstigsten Falle vom Datensignal zum Überschreiten der Referenzspannung benötigte Zeit zunimmt, muss die Frequenz des Datensignals abnehmen, wodurch der Busbetrieb auf eine relativ niedrige Datenrate gesetzt wird. Dementsprechend ist es vorteilhaft, wenn das Rauschen in der Referenzspannung und den Datenleitungen einander folgen. Synchrones Rauschen sowohl in der Referenzspannung als auch in den Datenleitungen wird gewöhnlich als Pseudodifferenz-Referenzspannungs(Vref)-Verteilung bezeichnet.
  • Pseudodifferenz-Referenzspannungs-Verteilung wurde für Punkt-für-Punkt-Komplementär-Metall-Oxid-Halbleiter(CMOS)-Systeme realisiert. Punkt-für-Punkt-Komplementär-Metall-Oxid-Halbleiter(CMOS)-Systeme eines ersten Chips und eines zweiten Chips erzeugen beide die Referenzspannung(en) und verteilen die Referenzspannung(en) untereinander. 1 zeigt ein CMOS-Punkt-für-Punkt-Netzwerk, das eine Pseudo-differenz-Vref-Verteilung in simultaner bidirektionaler Signalgabe-Technologie (SBD) implementiert. Das CMOS-Netzwerk 100 enthält Chip 110 und Chip 120. Chip 110 und Chip 120 sind durch die Datenleitung 115 und die Referenzleitungen 130 und 140 miteinander gekoppelt. Das Chip 110 erzeugt eine hohe Referenzspannung (Vhigh) und eine niedrige Referenzspannung (Vlow), die auf den Referenzleitungen 130 bzw. 140 gelegt sind. Chip 120 erzeugt auch eine Vhigh und Vlow, welche auf Referenzleitungen 130 und 140 gelegt werden. Da beide Chips 110 und 120 kontinuierlich und gleichzeitig die Referenzspannungen erzeugen und verteilen, sind die Referenzspannungen generell jederzeit genau definiert.
  • Chip 110 enthält Treiber 112, Eingabeleitung 111, Multiplexer 113, Empfänger 114 und Hoch-Referenzspannungstreiber (Hoch-Vref-Treiber) 142 und Niedrig-Referenzspannungstreiber (Niedrig-Vref-Treiber) 144. Chip 120 enthält Treiber 122, Eingabeleitung 121, Multiplexer 123, Empfänger 124 und Hoch-Referenzspannungstreiber (Hoch-Vref-Treiber) 146 sowie Niedrig-Referenzspannungstreiber (Niedrig-Vref-Treiber) 146. Treiber 112 legt ein auf Eingabeleitung 111 empfangenes Datensignal auf Leitung 115. Während Treiber 112 das Datensignal auf Leitung 115 legt, legen Referenzspannungsgeneratoren 142 und 144 Vhigh und Vlow auf Leitungen 130 und 140, und Referenzspannungsgeneratoren 146 und 148 legen auch Vhigh und Vlow auf Leitungen 130 und 140. Zusätzlich zum Anlegen des Datensignals auf Leitung 115 koppelt Treiber 112 auch Rauschen auf Leitung 115. Durch Erzeugen von Vhigh und Vlow an beiden Chips 110 und 120 und Anlegen von Vhigh und Vlow an Leitungen 130 und 140 wird Rauschen in jedem Chip auch auf die Referenzspannungsleitungen 130 und 140 gekoppelt. Da die Ausgangsimpedanz der Treiber 142 und 146 mit der Impedanz von Treibern 112 und 122 übereinstimmt und die Längen der Leitungen 130 und 140 der Länge von Leitung 115 entspricht, helfen Rauschkopplungen auf Leitungen 130, 140 und 115 im wesentlichen in gleicher Weise bei der Rauschverfolgung und -unterdrückung an Empfängern 114 und 124.
  • Empfänger 124 empfängt das Signal auf Leitung 115 und das Ausgangssignal von Multiplexer 123. Multiplexer 123 gibt entweder Vhigh oder Vlow aus, und zwar in Abhängigkeit davon, ob das hinausgehende Signal hoch oder niedrig ist. Der Empfänger vergleicht das auf der Leitung 115 empfangene Signal mit dem Ausgangssignal des Multiplexers 123 und gibt ein Signal aus, das für den logischen Pegel oder Zustand des Signals auf Leitung 115 indikativ ist. Da das Rauschen auf der Leitung 115 dem Rauschen auf den Leitungen 130 und 140 im Wesentlichen folgt, kann das Gleichtaktrauschen am Empfänger unterdrückt werden, wodurch das Betriebsverhalten verbessert wird. Der Empfänger 114 arbeitet ähnlich dem Empfänger 124 und braucht hier nicht genauer beschrieben zu werden. Obwohl nur eine Datenleitung im Netzwerk 100 gezeigt ist, teilen sich generell mehrere Datenbits ein gemeinsames Vref-Paar.
  • Es gibt neben CMOS-SBD-Technologie andere Bus-Technologien, von denen jede ihre Vorteile hat und die eine Pseudo-Differenz-Referenzspannungsverteilung nutzen. Beispiele alternativer Bus-Technologien umfassen: Unidirektionale, Multilast-CMOS oder Multilast-Offen-Drain(Gunning-Transistor-Logik(GTL))-Signalgabesysteme. Da ein Verfolgen (Tracking) des Rauschens sowohl bei den Referenzspannungs- als auch Datenleitungen und Driftminimierung in Referenzspannungsleitung(en) einen vorteilhaften Effekt auf das Betriebsverhalten und den Rauschabstand haben können, ist es erwünscht, die Vorteile von Pseudo-Differenz-Referenzspannungsverteilung auf unidirektionale, Multilast-CMOS oder Gunning-Transistor-Logik(GTL)-Signalgabesysteme zu übertragen.
  • Ausgehend von der aus der Patentschrift US 5,483,110 bekannten integrierten Schaltung ist es eine Aufgabe der Erfindung, die Energieeinsparung bei hoher Übertragungsgeschwindigkeit weiter zu verbessern.
  • Diese Aufgabe wird erfindungsgemäß durch eine integrierte Schaltung mit den Merkmalen des Anspruchs 1 oder ein Netzwerk mit den Merkmalen des Anspruchs 3 gelöst.
  • Eine Ausführungsform der integrierten Schaltung ist im Unteranspruch 2 gekennzeichnet.
  • Nachfolgend wird die Erfindung anhand eines in den beigefügten Zeichnungen dargestellten bevorzugten Ausführungsbeispiels näher beschrieben. In den Zeichnungen zeigen:
  • 1 ein CMOS-Punkt-für-Punkt-Netzwerk darstellt, das Pseudo-Differenz-Vref-Verteilung hat; und
  • 2 ein Multilast-CMOS-Netzwerk nach einem Ausführungsbeispiel der Erfindung darstellt.
  • Eine Einrichtung zum Erzeugen von Referenzspannungen und Bestimmen von Signalpegeln wird beschrieben.
  • 2 zeigt ein Multilast-CMOS-Netzwerk für ein Ausführungsbeispiel der Erfindung. Das Netzwerk 200 weist drei separate integrierte Schaltungen 250, 260 und 270 auf, die jeweils einen Datentreiber, einen Empfänger, einen Referenzspannungstreiber und einen Referenzspannungshalter aufweisen. Die integrierte Schaltung 250 weist einen Datentreiber 205, einen Empfänger 235, einen Referenzspannungstreiber 220 und einen Referenzspannungshalter 221 auf. Die integrierte Schaltung 260 weist einen Datentreiber 210, einen Empfänger 240, einen Referenzspannungstreiber 225 und einen Referenzspannungshalter 226 auf. Die integrierte Schaltung 270 weist einen Datentreiber 215, einen Empfänger 245, einen Referenzspannungstreiber 230 und einen Referenzspannungshalter 231 auf. Der Datentreiber 205 und der Bezugsspannungstreiber 220 sind als Paar zusammengruppiert, und der Datentreiber 210 und der Referenzspannungstreiber 225 sind als Paar zusammengruppiert. Auch der Datentreiber 215 und der Referenzspannungstreiber 230 sind als Paar zusammengruppiert. Wenn der Datentreiber eines Paars die Datenleitung 201 ansteuert (treibt), beaufschlagt auch der Referenzspannungstreiber des Paars die Referenzspannungsleitung 202. Beispielsweise treiben der Datentreiber 205 und der Referenzspannungstreiber 220 die Leitungen 201 bzw. 202 gleichzeitig.
  • Während der Datentreiber eines Chip/Paars die Datenleitung treibt, ermöglicht der Datentreiber das Einkoppeln von Rauschen auf die Datenleitung. Das Rauschen beeinflusst die Logik- und Spannungspegel auf der Datenleitung. In ähnlicher Weise ermöglicht auch der Referenzspannungstreiber des Paars, dass Rauschen auf die Referenzspannungsleitung eingekoppelt wird. Dementsprechend folgt das Rauschen auf der Referenzspannungsleitung 202 im Wesentlichen dem Rauschen auf der Datenleitung 201. Das Nachführen des Rauschens auf den Leitungen 201 und 202 hilft, die Abstände zwischen der Datenleitung und der Referenzspannungsleitung aufrechtzuerhalten, was ein besseres Timing und einen besseren Rauschabstand ermöglicht.
  • Zusätzlich zum Nachführen (tracking) des Rauschens auf der Datenleitung ist es erwünscht, dass die Referenzspannungsleitung einen vorgegebenen Referenzspannungspegel aufrecht erhält. Bei einem Ausführungsbeispiel der Erfindung beaufschlagen Referenzspannungshalter 221, 226 und 231 die Referenzspannungsleitung 202 derart, dass ein vorgegebener Referenzspannungspegel aufrechterhalten wird. Die Referenzspannungshalter 221, 226, 231 verhindern, dass die Leitung 202 driftet, wenn keiner der Treiber 220230 die Referenzleitung 202 beaufschlagt, oder wenn es eine Umschaltung von einem Treiber zu einem anderen Treiber gibt. Die Umschaltung von einem Treiber zu einem anderen Treiber wird auch als Master-Umschaltung bezeichnet. Bei einem Ausführungsbeispiel der Erfindung ist der Referenzspannungshalter ein Leaker hoher Impedanz, der ausreicht, um Referenzspannungen während des Umschaltens aufrechtzuerhalten. Bei einigen Ausführungsbeispielen kann die Referenzspannungsleitung für wenige Buszyklen auf schwimmendem Potential bleiben, da es nur einen kleinen Leckstrom während des Umschaltens gibt. Durch die Aufrechterhaltung der Referenzspannungen auch während des Umschaltens können die Vorteile von Pseudo-Differenz-Referenzspannungsverteilung bei Ausführungsbeispielen mit Multilast-Netzwerken realisiert werden.
  • Während die obige Beschreibung von Netzwerk 200 nur eine Datenleitung und eine Referenzspannungsleitung umfasste, ist einzusehen, dass im Rahmen des Erfindungsgedankens alternative Ausführungsbeispiele mit verschiedenen Datenleitungs-zu-Referenzspannungsverhältnissen umfassen können. Beispielsweise können alternative Ausführungsbeispiele zwei oder mehr Datenleitungen für jede Referenzspannungsleitung enthalten.
  • Bei alternativen Ausführungsbeispielen kann auch nur eine der integrierten Schaltungen oder Schaltungen mit diskreten Bauelementen einen Referenzspannungshalter zur Aufrechterhaltung der Referenzspannung auf der Referenzspannungsleitung aufweisen. Erfindungsgemäß beaufschlagt der Referenzspannungshalter in einer integrierten Schaltung die Referenzspannungsleitung innerhalb einer vorgegebenen Zeitspanne, nachdem alle Treiber oder Busteilnehmer die Ansteuerung der Datenleitung(en) unterbrechen.
  • Bei einem Ausführungsbeispiel der Erfindung ist die Referenzspannungsleitung im Wesentlichen ähnlich der Datenleitung, so dass das Rauschen im Wesentlichen gleich und in einer ähnlichen Weise auf beide Leitungen eingekoppelt wird. Wenn die Leitungen im Wesentlichen ähnlich sind, befindet sich das auf die Referenzspannungsleitung eingekoppelte Rauschen im Wesentlichen in Phase mit dem Rauschen auf der Datenleitung und hat im Wesentlichen die gleiche Amplitude wie das Rauschen auf der Datenleitung. Wenn das Rauschen auf zwei Leitungen im wesentlichen gleiche Phase und Amplitude hat, kann ein vorgegebener Abstand zwischen dem Datensignal und der Referenzspannung leichter aufrechterhalten werden, was zu einer besseren Signalwiedergewinnung und einem verbesserten Betriebsverhalten, wie höheren Datenraten auf den Datenleitungen führt.
  • Damit die Bezugsspannungs- und Datenleitungen im Wesentlichen ähnlich sind, haben die Leitungen bei einem Ausführungsbeispiel im wesentlich äquivalente Längen und Impedanzen. Auch die Datentreiber und die Referenzspannungstreiber haben im Wesentlichen äquivalente Impedanzen. Demgemäß sind bei einem Ausführungsbeispiel das Material, die Länge und Querschnitte, neben anderen Charakteristiken der Leitungen im Wesentlichen ähnlich.

Claims (3)

  1. Integrierte Schaltung zur Ankopplung an einen Bus eines Netzwerks (200) mit mehreren Busteilnehmern, wobei der Bus wenigstens eine Datenleitung (201) und eine Referenzspannungsleitung (202) aufweist, wobei die integrierte Schaltung aufweist: einen mit einer Datenleitung gekoppelten Datentreiber (205215) zum Treiben eines Datensignals auf die Datenleitung, wobei der Datentreiber ein Rauschen auf die Datenleitung einkoppelt, einen mit der Referenzspannungsleitung gekoppelten Referenzspannungstreiber (220, 225, 230) zum Treiben einer Referenzspannung auf die Referenzspannungsleitung, wobei der Referenzspannungstreiber ein Rauschen auf die Referenzspannungsleitung einkoppelt, und einen mit der Referenzspannungsleitung (202) gekoppelten Referenzspannungshalter (221, 226, 231), der die Referenzspannungsleitung (202) mit der Referenzspannung innerhalb einer vorgegebenen Zeitspanne beaufschlagt, nachdem der Datentreiber und alle die Datenleitung ansteuernden Busteilnehmer die Ansteuerung der Datenleitung unterbrochen haben, wobei der Datentreiber und der Referenzspannungstreiber als Treiberpaar auf der integrierten Schaltung (250270) gruppiert sind und wobei der Referenzspannungstreiber dann die Referenzspannung auf die Referenzspannungsleitung treibt, wenn der Datentreiber das Datensignal auf die Datenleitung treibt, so dass das von den Treibern auf die Datenleitung und die Referenzspannungsleitung eingekoppelte Rauschen im Wesentlichen gleich ist.
  2. Integrierte Schaltung zur Ankopplung an einen Bus eines Netzwerks nach Anspruch 1, dadurch gekennzeichnet, dass der Bus mehrere Datenleitungen (201) aufweist und die integrierte Schaltung eine entsprechende Anzahl von jeweils mit einer Datenleitung gekoppelten Datentreibern aufweist, wobei die Anzahl von Datentreibern und der Referenzspannungstreiber als Treibergruppe auf der integrierten Schaltung gruppiert sind.
  3. Netzwerk (200) mit einer Mehrzahl von über einen Bus miteinander gekoppelten integrierten Schaltungen, wobei der Bus wenigstens eine Datenleitung (201) und eine Referenzspannungsleitung aufweist, wobei die integrierten Schaltungen jeweils aufweisen: einen mit einer Datenleitung gekoppelten Datentreiber (205215) zum Treiben eines Datensignals auf die Datenleitung, wobei der Datentreiber ein Rauschen auf die Datenleitung einkoppelt, und einen mit der Referenzspannungsleitung gekoppelten Referenzspannungstreiber (220, 225, 230) zum Treiben einer Referenzspannung auf die Referenzspannungsleitung, wobei der Referenzspannungstreiber ein Rauschen auf die Referenzspannungsleitung einkoppelt, wobei der Datentreiber und der Referenzspannungstreiber im Wesentlichen die gleiche Impedanz haben und als Treiberpaar auf einer integrierten Schaltung gruppiert sind und wobei der Referenzspannungstreiber dann die Referenzspannung auf die Referenzspannungsleitung treibt, wenn der Datentreiber das Datensignal auf die Datenleitung treibt, so dass das von den Treibern auf die Datenleitung und die Referenzspannungsleitung eingekoppelte Rauschen im Wesentlichen gleich ist, und wobei wenigstens eine der integrierten Schaltungen einen mit der Referenzspannungsleitung (202) gekoppelten Referenzspannungshalter (221, 226, 231) aufweist, der die Referenzspannungsleitung (202) mit der Referenzspannung innerhalb einer vorgegebenen Zeitspanne beaufschlagt, nachdem die Datentreiber sämtlicher integrierten Schaltungen die Ansteuerung der Datenleitung unterbrochen haben.
DE10085350T 1999-12-23 2000-11-07 Bezugsspannungsverteilung für Multilast-I/O-Systeme Expired - Fee Related DE10085350B3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/470,686 US6453422B1 (en) 1999-12-23 1999-12-23 Reference voltage distribution for multiload i/o systems
US09/470,686 1999-12-23
PCT/US2000/030578 WO2001048921A1 (en) 1999-12-23 2000-11-07 Reference voltage distribution for multiload i/o systems

Publications (2)

Publication Number Publication Date
DE10085350T1 DE10085350T1 (de) 2002-12-05
DE10085350B3 true DE10085350B3 (de) 2013-09-12

Family

ID=23868608

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10085350T Expired - Fee Related DE10085350B3 (de) 1999-12-23 2000-11-07 Bezugsspannungsverteilung für Multilast-I/O-Systeme

Country Status (6)

Country Link
US (2) US6453422B1 (de)
AU (1) AU1470401A (de)
DE (1) DE10085350B3 (de)
GB (1) GB2373152B (de)
HK (1) HK1045610B (de)
WO (1) WO2001048921A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697896B1 (en) * 1999-12-31 2004-02-24 Intel Corporation Method and apparatus for implementing high speed signals using differential reference signals
US6738415B2 (en) * 2001-03-22 2004-05-18 Sun Microsystems, Inc. Bi-directional communication system
JP2002351588A (ja) * 2001-05-30 2002-12-06 Hitachi Ltd 信号受信回路、半導体装置およびシステム
US7177288B2 (en) * 2001-11-28 2007-02-13 Intel Corporation Simultaneous transmission and reception of signals in different frequency bands over a bus line
US6906531B2 (en) * 2002-10-11 2005-06-14 Dell Products L.P. Adaptive reference voltage method and system
JP4593915B2 (ja) * 2002-12-31 2010-12-08 三星電子株式会社 同時両方向入出力回路及び方法
US6891406B2 (en) * 2003-01-09 2005-05-10 International Business Machines Corporation Method and apparatus for supplying a reference voltage for chip-to-chip communication
US7155352B2 (en) * 2003-12-31 2006-12-26 Intel Corporation Using feedback to select transmitting voltage
KR100687923B1 (ko) * 2005-04-29 2007-02-27 삼성전자주식회사 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치
US7710188B1 (en) 2006-01-13 2010-05-04 Marvell International Ltd. Low-noise, temperature-insensitive, voltage or current input, analog front end architecture
JP2008042376A (ja) * 2006-08-03 2008-02-21 Fujitsu Ltd 双方向伝送回路及び送受信素子
US8179161B1 (en) 2009-05-05 2012-05-15 Cypress Semiconductor Corporation Programmable input/output circuit
US8487655B1 (en) 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US9612987B2 (en) 2009-05-09 2017-04-04 Cypress Semiconductor Corporation Dynamically reconfigurable analog routing circuits and methods for system on a chip
EP3217291B1 (de) * 2016-03-11 2020-06-17 Socionext Inc. Integrierte schaltungssysteme
US10599590B2 (en) 2016-11-30 2020-03-24 International Business Machines Corporation Uniform memory access architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483110A (en) * 1993-03-19 1996-01-09 Hitachi, Ltd. Signal transmission method, signal transmission circuit and information processing system using same
US5550496A (en) * 1995-07-31 1996-08-27 Hewlett-Packard Company High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications
EP0944000A2 (de) * 1998-03-18 1999-09-22 Intel Corporation Pseudo-differentielles Signalisierungsschema von mehreren Agenten
EP1014582A1 (de) * 1998-12-09 2000-06-28 Nortel Networks Corporation Digitaler Signalsender und Empfänger mit einer Signalquelle für Referenzlogikpegel

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023488A (en) * 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines
GB9007793D0 (en) * 1990-04-06 1990-06-06 Foss Richard C Dram cell plate and precharge voltage generator
US5355391A (en) * 1992-03-06 1994-10-11 Rambus, Inc. High speed bus system
US5247209A (en) 1992-05-12 1993-09-21 Acer Incorporated Supply independent constant output circuit having fast stabilization
US5371424A (en) * 1992-11-25 1994-12-06 Motorola, Inc. Transmitter/receiver circuit and method therefor
US6011419A (en) * 1997-08-05 2000-01-04 International Business Machines Corporation Decoupling scheme for mixed voltage integrated circuits
US6201572B1 (en) * 1998-02-02 2001-03-13 Agilent Technologies, Inc. Analog current mode assisted differential to single-ended read-out channel operable with an active pixel sensor
US6226205B1 (en) * 1999-02-22 2001-05-01 Stmicroelectronics, Inc. Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM)
US6133799A (en) * 1999-02-25 2000-10-17 International Business Machines Corporation Voltage controlled oscillator utilizing threshold voltage control of silicon on insulator MOSFETS
US6320438B1 (en) * 2000-08-17 2001-11-20 Pericom Semiconductor Corp. Duty-cycle correction driver with dual-filter feedback loop

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483110A (en) * 1993-03-19 1996-01-09 Hitachi, Ltd. Signal transmission method, signal transmission circuit and information processing system using same
US5550496A (en) * 1995-07-31 1996-08-27 Hewlett-Packard Company High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications
EP0944000A2 (de) * 1998-03-18 1999-09-22 Intel Corporation Pseudo-differentielles Signalisierungsschema von mehreren Agenten
EP1014582A1 (de) * 1998-12-09 2000-06-28 Nortel Networks Corporation Digitaler Signalsender und Empfänger mit einer Signalquelle für Referenzlogikpegel

Also Published As

Publication number Publication date
GB0213018D0 (en) 2002-07-17
US6594769B2 (en) 2003-07-15
US6453422B1 (en) 2002-09-17
GB2373152A (en) 2002-09-11
AU1470401A (en) 2001-07-09
US20020151288A1 (en) 2002-10-17
HK1045610B (zh) 2005-05-06
HK1045610A1 (en) 2002-11-29
GB2373152B (en) 2004-09-08
WO2001048921A1 (en) 2001-07-05
DE10085350T1 (de) 2002-12-05

Similar Documents

Publication Publication Date Title
DE10085350B3 (de) Bezugsspannungsverteilung für Multilast-I/O-Systeme
DE69935653T2 (de) Verfahren und System zur Datenübertragung unter Verwendung von Datensignalisierung in sowohl Differenz- als auch Gleichtaktmoden
DE69737731T2 (de) Integrierte Schaltung mit adaptivem Eingangs/Ausgangstor
DE4308508C2 (de) Gerät zum Erfassen einer Verunreinigungsmenge in einem hydraulischen Schaltkreis
DE60036457T2 (de) Gerät und verfahren um von der topographie abhängig zu signalisieren
DE112006001684B4 (de) Digitale Isolationsbarriere mit einzelnem Transformator
DE2047001B2 (de) Anordnungen für die Übertragung von Daten innerhalb einer Datenverarbeitungsanlage
DE69834756T2 (de) Eingangsschaltung für eine integrierte Schaltung
DE10203955A1 (de) Hochfrequenz-MOS-Schalter
DE60027899T2 (de) System und verfahren zur unabhängigen versorgungsfolge integrierter schaltungen
DE60012121T2 (de) Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit
CH620557A5 (de)
DE69935303T2 (de) Vollduplexübertragung
DE2049085B2 (de) Schaltungsanordnung zur Übertragung von Daten zwischen an einer Obertragungsleitungsanordnung angeschlossenen Teilnehmerstellen
DE19613642B4 (de) Halbleitereinrichtung zum Verkleinern von Wirkungen eines Rauschens auf eine interne Schaltung
DE19651548C2 (de) CMOS-Ausgangsschaltung mit einer Ladevorspannungsschaltung
DE2514462A1 (de) Schaltungsanordnung zur umwandlung eines spannungspegels
DE2827067C2 (de) Logikschaltung
DE19900342A1 (de) Begrenzerschaltung für Differenztreiber
DE19803796B4 (de) Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung
DE2610177A1 (de) Fuehlerverstaerker mit drei moeglichen betriebszustaenden zum anschluss an datenvielfachleitungen
DE2846957A1 (de) Binaerer zaehler
DE19531195C2 (de) Ausgabepufferspeicher zur Rauschdämpfung
DE69926308T2 (de) Zeitschaltung die einen Taktbaum als eine Verzögerungsanordnung verwendet
DE69833790T2 (de) Asymetrischer stromarttreiber für differentielle übertragungsleitungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H03K 190175

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131213

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee