DE10117775A1 - Power semiconductor module used in power electronics comprises a semiconductor chip arranged on a flat electrode connected to a base plate (11) via an insulating intermediate layer having air holes - Google Patents

Power semiconductor module used in power electronics comprises a semiconductor chip arranged on a flat electrode connected to a base plate (11) via an insulating intermediate layer having air holes

Info

Publication number
DE10117775A1
DE10117775A1 DE2001117775 DE10117775A DE10117775A1 DE 10117775 A1 DE10117775 A1 DE 10117775A1 DE 2001117775 DE2001117775 DE 2001117775 DE 10117775 A DE10117775 A DE 10117775A DE 10117775 A1 DE10117775 A1 DE 10117775A1
Authority
DE
Germany
Prior art keywords
intermediate layer
power semiconductor
semiconductor module
insulating intermediate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2001117775
Other languages
German (de)
Inventor
Fabian Zwick
Alexander Stuck
Raymond Zehringer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Research Ltd Switzerland
Original Assignee
ABB Research Ltd Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Research Ltd Switzerland filed Critical ABB Research Ltd Switzerland
Priority to DE2001117775 priority Critical patent/DE10117775A1/en
Publication of DE10117775A1 publication Critical patent/DE10117775A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

Power semiconductor module comprises a semiconductor chip (16) arranged on a flat electrode (24) connected to a base plate (11) via an insulating intermediate layer (20). The intermediate layer has air holes having an average diameter of less than 1 microns m, preferably 10-100 nm. An Independent claim is also included for a process for the production of the power semiconductor module. Preferred Features: The intermediate layer is formed as a ceramic film consisting of a nano-ceramic, in which the film has a grain size of 10-100 nm. The edges and corners of the electrode are rounded and covered by the intermediate layer. The electrode is made from copper.

Description

TECHNISCHES GEBIETTECHNICAL AREA

Die vorliegende Erfindung bezieht sich auf das Gebiet der Leistungselektronik. Sie betrifft ein Leistungshalbleitermodul gemäss dem Oberbegriff des Anspruchs 1. Sie betrifft weiterhin ein Verfahren zum Herstellen eines solchen Leistungshalb­ leitermoduls.The present invention relates to the field of power electronics. she relates to a power semiconductor module according to the preamble of claim 1. It further relates to a method for producing such a power half Head module.

STAND DER TECHNIKSTATE OF THE ART

Zur elektrischen Isolierung der anliegenden Spannungen von mehreren 1000 V in Hochleistungshalbleitermodulen verwendet man heutzutage meistens oxidische und nicht oxidische Keramiken sowie isolierende Kunststoffpartikel (Epoxy). Die Keramiken sind billig und resistent und haben für elektrische Isolatoren eine gute thermische Leitfähigkeit. Diese thermische Leitfähigkeit ist wichtig, um die ent­ standene Wärme abzuführen. So verwendet man bei IGBT-Modulen wie sie von der Anmelderin produziert oder von der Firma Ixys Corporation beispielsweise unter der Typenbezeichnung MID100-12A3 angeboten werden, meistens soge­ nannte DCB-Substrate (DCB = Direct Copper Bonding).For electrical isolation of the applied voltages of several 1000 V in High-power semiconductor modules are mostly used today and non-oxide ceramics and insulating plastic particles (epoxy). The Ceramics are cheap and resistant and are good for electrical insulators  thermal conductivity. This thermal conductivity is important to the ent dissipate heat. This is how IGBT modules like those from produced by the applicant or by Ixys Corporation, for example are offered under the type designation MID100-12A3, mostly so-called called DCB substrates (DCB = Direct Copper Bonding).

Der schematische Aufbau eines solchen bekannten Leistungshalbleitermoduls mit DCB-Substrat ist im Längsschnitt in Fig. 1 dargestellt. Das Leistungshalbleitermo­ dul 10 gemäss Fig. 1 umfasst ein (oder mehrere) Halbleiterchip(s) 16, die auf ei­ nem DCB-Substrat 12 befestigt (z. B. aufgelötet) sind. Das DCB-Substrat 12 ist seinerseits auf einer darunterliegenden Grundplatte 11 angeordnet (z. B. aufgelö­ tet). Das DCB-Substrat 12 besteht aus einer zentralen Keramikplatte 14 z. B. aus Al2O3 oder AIN, auf deren Ober- und Unterseite jeweils eine Elektrode 13 bzw. 15 in Form einer Cu-Platte durch einen DCB-Prozess direkt aufgebondeten ist. Die Keramikplatte 14 hat beispielsweise eine Dicke von 0,6 mm, während die Elektro­ den 13, 15 eine Dicke von z. B. 0,3 mm aufweisen.The schematic structure of such a known power semiconductor module with a DCB substrate is shown in longitudinal section in FIG. 1. The power semiconductor module 10 according to FIG. 1 comprises one (or more) semiconductor chip (s) 16 which are attached (eg soldered) to a DCB substrate 12 . The DCB substrate 12 is in turn arranged (for example, dissolved) on an underlying base plate 11 . The DCB substrate 12 consists of a central ceramic plate 14 z. B. from Al 2 O 3 or AIN, on the top and bottom of each an electrode 13 or 15 in the form of a Cu plate is bonded directly by a DCB process. The ceramic plate 14 has, for example, a thickness of 0.6 mm, while the electric 13 , 15 has a thickness of z. B. 0.3 mm.

An den Kanten 17 der Elektrode bzw. Cu-Platte 13 ist das elektrische Feld über­ höht, weshalb es dort meist zu einem elektrischen Durchbruch kommt. Um dies zu vermeiden, bedeckt man die Ränder der Elektrode 13 zwar mit Gel, doch wegen der mangelnden Adhäsion des Gels können an diesen Stellen leicht Luftbläschen entstehen. Lufthohlräume von mehreren 100 µm Durchmesser (gleichzeitig auch die Korngrösse der verwendeten Keramiken) können dabei einen entscheidenden Einfluss haben. Wirft man einen Blick auf die sogenannte Paschenkurve, welche die Durchbruchsspannung von Gasblasen gegen das Produkt von deren Durch­ messer und Druck darstellt, so sieht man, dass zum Beispiel für Luft mit einem Druck von 1 bar die minimale Durchbruchsspannung bei ca. 100 µm Blasen­ durchmesser liegt. Für grössere und kleinere Durchmesser steigt die Durchbruch­ spannung an. At the edges 17 of the electrode or Cu plate 13 , the electrical field is too high, which is why there is usually an electrical breakdown. To avoid this, the edges of the electrode 13 are covered with gel, but due to the lack of adhesion of the gel, air bubbles can easily form at these points. Air voids with a diameter of several 100 µm (at the same time also the grain size of the ceramics used) can have a decisive influence. If you take a look at the so-called Paschen curve, which shows the breakdown voltage of gas bubbles against the product of their diameter and pressure, you can see that for air with a pressure of 1 bar, for example, the minimum breakdown voltage is around 100 µm bubbles lies. The breakdown voltage increases for larger and smaller diameters.

DARSTELLUNG DER ERFINDUNGPRESENTATION OF THE INVENTION

Es ist nun Aufgabe der Erfindung, ein Leistungshalbleitermodul zu schaffen, wel­ ches sich durch eine deutlich erhöhte Durchbruchsspannung in den kritischen Be­ reichen des Moduls auszeichnet, sowie ein Verfahren zur Herstellung eines sol­ chen Leistungshalbleitermoduls anzugeben.It is an object of the invention to provide a power semiconductor module, which ches through a significantly increased breakdown voltage in the critical Be range of the module, as well as a method for producing a sol Chen power semiconductor module.

Die Aufgabe wird durch die Gesamtheit der Merkmale der Ansprüche 1 und 7 ge­ löst. Der Kern der Erfindung besteht darin, für das Modul eine isolierende Zwi­ schenschicht zu wählen, die Lufthohlräume aufweist, deren Durchmesser im Mittel weniger als 1 µm betragen, und vorzugsweise im Bereich zwischen 10 und 100 nm liegen. Hierdurch steigt in einem ersten Schritt gemäss der Paschenkurve die Durchbruchsspannung im Bereich der Zwischenschicht deutlich an. Vorzugsweise wird der reduzierte Hohlraumdurchmesser dadurch erreicht, dass die isolierende Zwischenschicht als ein aus einer Nanokeramik bestehender Keramikfilm ausge­ bildet ist, und dass die mittlere Korngrösse des Keramikfilms zwischen 10 und 100 nm liegt. Anstelle des Keramikfilms ist aber auch ein Epoxyfilm mit entsprechender Partikelgrösse denkbar. Die isolierende Zwischenschicht bzw. der Keramikfilm weist dabei vorzugsweise eine Dicke (D) von wenigen µm auf.The object is achieved by the totality of the features of claims 1 and 7 solves. The essence of the invention is an isolating intermediate for the module layer to choose, which has air cavities, the diameter of which on average be less than 1 micron, and preferably in the range between 10 and 100 nm lie. In a first step, this increases the Paschen curve Breakdown voltage in the area of the intermediate layer significantly. Preferably the reduced cavity diameter is achieved in that the insulating Intermediate layer as a ceramic film consisting of a nanoceramic is formed, and that the average grain size of the ceramic film between 10 and 100 nm lies. Instead of the ceramic film, there is also an epoxy film with a corresponding one Particle size conceivable. The insulating intermediate layer or the ceramic film preferably has a thickness (D) of a few μm.

Die Durchbruchsspannung des Moduls kann in einem zweiten Schritt weiter da­ durch verringert werden, dass die Ecken und Kanten der Elektrode abgerundet sind, und dass die abgerundeten Ecken und Kanten von der isolierenden Zwi­ schenschicht bedeckt sind.The breakdown voltage of the module can be there in a second step be reduced by rounding the corners and edges of the electrode and that the rounded corners and edges of the insulating intermediate layer are covered.

Gemäss einer bevorzugten Ausgestaltung des erfindungsgemässen Verfahrens wird die Metallplatte an den Ecken und Kanten mittels Kugelstrahlen abgerundet, wird als isolierende Zwischenschicht ein aus einer Nanokeramik gebildeter Kera­ mikfilm aufgebracht, und erfolgt das Aufbringen des Keramikfilms mittels einer Spray-Pyrolyse-Methode.According to a preferred embodiment of the method according to the invention the metal plate is rounded at the corners and edges by shot peening, is a Kera formed from a nanoceramic as an insulating intermediate layer Mikfilm applied, and the ceramic film is applied by means of a Spray pyrolysis method.

Weitere Ausführungsformen ergeben sich aus den abhängigen Ansprüchen. Further embodiments result from the dependent claims.  

KURZE ERLÄUTERUNG DER FIGURENBRIEF EXPLANATION OF THE FIGURES

Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen im Zusam­ menhang mit der Zeichnung näher erläutert werden. Es zeigenThe invention is to be described below using exemplary embodiments together Menhang be explained in more detail with the drawing. Show it

Fig. 1 in einem Längsschnitt den schematisierten Aufbau eines Lei­ stungshalbleitermoduls mit DCB-Substrat nach dem Stand der Technik; Figure 1 is a longitudinal section of the schematic structure of a Lei stungshalbleitermoduls with DCB-substrate according to the prior art.

Fig. 2 in einer zu Fig. 1 vergleichbaren Darstellung ein Leistungshalblei­ termodul gemäss einem bevorzugten Ausführungsbeispiel der Er­ findung; und Fig. 2 in a representation comparable to Figure 1, a power semiconductor module according to a preferred embodiment of the invention; and

Fig. 3a-h in mehreren Teilfiguren 3(a) bis 3(h) verschieden Schritte bei der Herstellung eines Leistungshalbleitermoduls gemäss Fig. 2. FIGS. 3a-h in several Figures 3 (a) to 3 (h) different steps in the manufacture of a power semiconductor module of FIG. 2.

WEGE ZUR AUSFÜHRUNG DER ERFINDUNGWAYS OF CARRYING OUT THE INVENTION

In Fig. 2 ist in einer zu Fig. 1 vergleichbaren Darstellung ein Leistungshalbleiter­ modul gemäss einem bevorzugten Ausführungsbeispiel der Erfindung wiederge­ geben. Das Leistungshalbleitermodul 18 umfasst wiederum eine Grundplatte 11, auf der ein auf einer Elektrode 24 angeordnetes Halbleiterchip 16 isoliert befestigt ist. Die Elektrode 24, z. B. eine Cu-Platte, hat abgerundete Ränder 21 (senkrecht zur Plattenebene) und Ecken (parallel zur Plattenebene). Die elektrische Isolie­ rung wird durch eine dünne isolierende Zwischenschicht 20, bevorzugt in Form eines Keramikfilms, bewirkt. Wesentlich ist dabei, dass die isolierende Zwischen­ schicht bzw. der Keramikfilm 20 Korngrössen im Nanometerbereich (10 nm-­ 100 nm) aufweist (aber auch Epoxyfilme mit entsprechenden Partikelgrössen sind denkbar). Die Lufthohlräume in der Zwischenschicht sind dann dementsprechend klein und die Durchbruchsspannung steigt gemäss der Paschenkurve an.In FIG. 2, a power semiconductor module according to a preferred exemplary embodiment of the invention is shown in a representation comparable to FIG. 1. The power semiconductor module 18 in turn comprises a base plate 11 on which a semiconductor chip 16 arranged on an electrode 24 is fastened in an insulated manner. The electrode 24 , e.g. B. a Cu plate, has rounded edges 21 (perpendicular to the plate plane) and corners (parallel to the plate plane). The electrical insulation is brought about by a thin insulating intermediate layer 20 , preferably in the form of a ceramic film. It is essential that the insulating intermediate layer or the ceramic film has 20 grain sizes in the nanometer range (10 nm-100 nm) (but epoxy films with corresponding particle sizes are also conceivable). The air voids in the intermediate layer are then correspondingly small and the breakdown voltage increases according to the Paschen curve.

Darüber hinaus sind die Ecken und Kanten 21 der Elektrode (bzw. Cu-Platte) 24 zum Beispiel durch Kugelstrahlen abgerundet, um den Feldüberhöhungen entge­ genzuwirken. Dies ist bei den konventionell genutzten DCB-Substraten gemäss Fig. 1 nicht möglich. Zudem sind die abgerundeten Ecken und Kanten mit der iso­ lierenden Zwischenschicht bzw. dem Keramikfilm 20 überdeckt, so dass die elek­ trische Feldüberhöhung nicht mehr in der Luft oder dem Gel ist, sondern in der Keramik selbst. Die höhere Durchbruchsspannung der Nanokeramikfilme hat zur Folge, dass die Keramik dünner sein kann, was ihr thermisches Verhalten stark verbessert. Nanokeramikfilme von mehreren µm Dicke können zum Beispiel mit der an sich bekannten Spray-Pyrolyse-Methode hergestellt werden. Die Spray- Pyrolyse-Methode ist beispielsweise in den Druckschriften US-A-5,021,399, US-A- 5,447,708 und US-A-5,958,361 und dem dort zitierten Stand der Technik be­ schrieben.In addition, the corners and edges 21 of the electrode (or Cu plate) 24 are rounded, for example, by shot peening to counteract the field peaks. This is not possible with the conventionally used DCB substrates according to FIG. 1. In addition, the rounded corners and edges are covered with the insulating intermediate layer or ceramic film 20 , so that the electrical field increase is no longer in the air or in the gel, but in the ceramic itself. The higher breakdown voltage of the nanoceramic films results in that the ceramic can be thinner, which greatly improves its thermal behavior. Nanoceramic films with a thickness of several µm can be produced, for example, using the spray pyrolysis method known per se. The spray pyrolysis method is described, for example, in US-A-5,021,399, US-A-5,447,708 and US-A-5,958,361 and the prior art cited therein.

Das Leistungshalbleitermodul gemäss Fig. 2 kann beispielsweise nach dem in Fig. 3 in mehreren Einzelschritten (Fig. 3(a)-(h)) dargestellten Verfahren hergestellt werden. Dabei wird von einer Metallplatte (Cu-Platte) 19 ausgegangen (Fig. 3(a)), die in einem ersten Schritt durch eine geeignete Methode, z. B. durch Kugelstrah­ len, an den Ecken und Kanten 21 abgerundet wird (Fig. 3(b)). Auf der Oberseite der Metallplatte 19 wird dann mittels einer Maske 22 ein Bereich abgedeckt, der zur späteren Montage des Halbleiterchips 16 freigehalten werden soll (Fig. 3(c)). Die maskierte Metallplatte 19 wird dann, z. B. mittels der o. g. Spray-Pyrolyse-Me­ thode, mit einer isolierenden Zwischenschicht 20 in Form eines Nanokeramikfilms bedeckt (Fig. 3(d)). Die Dicke D der Zwischenschicht 20 beträgt vorzugsweise we­ nige µm. Wie durch die wabenartige Schraffur angedeutet, ist die (mittlere) Korn­ grösse des Keramikfilms 20 um Grössenordnungen kleiner als bei der Keramik­ platte 14 aus Fig. 1, und beträgt weniger als 1 µm, und liegt vorzugsweise sogar im Bereich zwischen 10 und 100 nm. The power semiconductor module according to FIG. 2 can be produced, for example, according to the method shown in FIG. 3 in several individual steps ( FIGS. 3 (a) - (h)). It is assumed that a metal plate (Cu plate) 19 ( Fig. 3 (a)), which in a first step by a suitable method, for. B. len by Kugelstrahl, rounded at the corners and edges 21 ( Fig. 3 (b)). An area on the upper side of the metal plate 19 is then covered by a mask 22 which is to be kept free for later assembly of the semiconductor chip 16 ( FIG. 3 (c)). The masked metal plate 19 is then, for. B. by means of the above spray pyrolysis method, covered with an insulating intermediate layer 20 in the form of a nanoceramic film ( Fig. 3 (d)). The thickness D of the intermediate layer 20 is preferably a few microns. As indicated by the honeycomb hatching, the (average) grain size of the ceramic film 20 is orders of magnitude smaller than in the ceramic plate 14 from FIG. 1, and is less than 1 μm, and is preferably even in the range between 10 and 100 nm.

Nachdem die Maske 22 entfernt worden ist (Fig. 3(e)), wird der Halbleiterchip 16 auf der freiliegenden Kontaktfläche 23 der Metallplatte 19 montiert (Fig. 3(f)). Die isolierte Metallplatte 19 mit dem Halbleiterchip 16 wird schliesslich auf der Grund­ platte ("base plate") 11 befestigt (Fig. 3(g) → Fig. 3(h)). Beim fertigen Leistungs­ halbleitermodul 18 gemäss Fig. 3(h) übernimmt dann die Metallplatte 19 die Funk­ tion einer Elektrode 24.After the mask 22 has been removed ( FIG. 3 (e)), the semiconductor chip 16 is mounted on the exposed contact surface 23 of the metal plate 19 ( FIG. 3 (f)). The insulated metal plate 19 with the semiconductor chip 16 is finally attached to the base plate ("base plate") 11 ( Fig. 3 (g) → Fig. 3 (h)). In the finished power semiconductor module 18 according to FIG. 3 (h) then takes over the metal plate 19, the radio tion of an electrode 24.

BEZUGSZEICHENLISTELIST OF REFERENCE NUMBERS

1010

, .

1818

Leistungshalbleitermodul
The power semiconductor module

1111

Grundplatte
baseplate

1212

DCB-Substrat
DCB substrate

1313

, .

1515

Elektrode (Cu-Platte)
Electrode (Cu plate)

1414

Keramikplatte
ceramic plate

1616

Halbleiterchip
Semiconductor chip

1717

Kante (Elektrode)
Edge (electrode)

1919

Elektrode (Cu-Platte)
Electrode (Cu plate)

2020

isolierende Zwischenschicht (insb. Keramikfilm)
insulating intermediate layer (esp. ceramic film)

2121

Kante (abgerundet)
Edge (rounded)

2222

Maske
mask

2323

Kontaktfläche
contact area

Claims (9)

1. Leistungshalbleitermodul (18), bei welchem wenigstens ein Halbleiterchip (16) auf einer flächigen Elektrode (24) angeordnet und die Elektrode (24) über eine isolierende Zwischenschicht (20) mit einer darunterliegenden Grundplatte (11) flächig verbunden ist, dadurch gekennzeichnet, dass die isolierende Zwi­ schenschicht (20) Lufthohlräume aufweist, deren Durchmesser im Mittel weniger als 1 µm betragen, und vorzugsweise im Bereich zwischen 10 und 100 nm liegen.1. Power semiconductor module ( 18 ), in which at least one semiconductor chip ( 16 ) is arranged on a flat electrode ( 24 ) and the electrode ( 24 ) is connected flatly to an underlying base plate ( 11 ) via an insulating intermediate layer ( 20 ), characterized in that that the insulating interlayer ( 20 ) has air cavities, the diameter of which is less than 1 micron, and is preferably in the range between 10 and 100 nm. 2. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die isolierende Zwischenschicht (20) als ein aus einer Nanokeramik beste­ hender Keramikfilm ausgebildet ist, und dass die mittlere Korngrösse des Kera­ mikfilms zwischen 10 und 100 nm liegt.2. Power semiconductor module according to claim 1, characterized in that the insulating intermediate layer ( 20 ) is formed as a ceramic film consisting of a nanoceramic, and that the average grain size of the ceramic film is between 10 and 100 nm. 3. Leistungshalbleitermodul nach Anspruch 2, dadurch gekennzeichnet, dass die isolierende Zwischenschicht bzw. der Keramikfilm (20) eine Dicke (D) von wenigen µm aufweist.3. Power semiconductor module according to claim 2, characterized in that the insulating intermediate layer or the ceramic film ( 20 ) has a thickness (D) of a few microns. 4. Leistungshalbleitermodul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Ecken und Kanten (21) der Elektrode (24) abgerundet sind, und dass die abgerundeten Ecken und Kanten (21) von der isolierenden Zwischenschicht (20) bedeckt sind.4. Power semiconductor module according to one of claims 1 to 3, characterized in that the corners and edges ( 21 ) of the electrode ( 24 ) are rounded, and that the rounded corners and edges ( 21 ) are covered by the insulating intermediate layer ( 20 ). 5. Leistungshalbleitermodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die flächige Elektrode (24) eine Cu-Platte ist.5. Power semiconductor module according to one of claims 1 to 4, characterized in that the flat electrode ( 24 ) is a Cu plate. 6. Leistungshalbleitermodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Halbleiterchip (16) ein steuerbares Leistungshalbleiter­ bauelement, insbesondere einen IGBT, umfasst. 6. Power semiconductor module according to one of claims 1 to 5, characterized in that the semiconductor chip ( 16 ) comprises a controllable power semiconductor component, in particular an IGBT. 7. Verfahren zum Herstellen eines Leistungshalbleitermoduls nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass in einem ersten Schritt eine zur Bildung der Elektrode (24) vorgesehene Metallplatte (19), insbesondere eine Cu-Platte, an den Ecken und Kanten (21) abgerundet wird, dass in einem zweiten Schritt die abgerundete Metallplatte (19) auf der Unterseite und an den Kanten (21) mit der isolierenden Zwischenschicht (20) überdeckt wird, dass in einem drit­ ten Schritt der Halbleiterchip (16) auf der Oberseite der Metallplatte (19) ange­ bracht wird, und dass in einem vierten Schritt die Metallplatte (19) mit dem Halb­ leiterchip und der isolierenden Zwischenschicht (20) flächig auf der Grundplatte (11) befestigt wird.7. The method for producing a power semiconductor module according to one of claims 1 to 6, characterized in that in a first step a metal plate ( 19 ) provided for forming the electrode ( 24 ), in particular a Cu plate, at the corners and edges ( 21 ) is rounded that in a second step the rounded metal plate ( 19 ) is covered on the underside and on the edges ( 21 ) with the insulating intermediate layer ( 20 ), that in a third step the semiconductor chip ( 16 ) on the top of the Metal plate ( 19 ) is brought, and that in a fourth step the metal plate ( 19 ) with the semiconductor chip and the insulating intermediate layer ( 20 ) is attached flat on the base plate ( 11 ). 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Metall­ platte (19) an den Kanten (21) mittels Kugelstrahlen abgerundet wird.8. The method according to claim 7, characterized in that the metal plate ( 19 ) at the edges ( 21 ) is rounded off by shot peening. 9. Verfahren nach einem der Ansprüche 7 und 8, dadurch gekennzeichnet, dass als isolierende Zwischenschicht (20) ein aus einer Nanokeramik gebildeter Keramikfilm aufgebracht wird, und dass das Aufbringen des Keramikfilms mittels einer Spray-Pyrolyse-Methode erfolgt.9. The method according to any one of claims 7 and 8, characterized in that a ceramic film formed from a nanoceramic is applied as the insulating intermediate layer ( 20 ), and that the ceramic film is applied by means of a spray pyrolysis method.
DE2001117775 2001-04-09 2001-04-09 Power semiconductor module used in power electronics comprises a semiconductor chip arranged on a flat electrode connected to a base plate (11) via an insulating intermediate layer having air holes Withdrawn DE10117775A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001117775 DE10117775A1 (en) 2001-04-09 2001-04-09 Power semiconductor module used in power electronics comprises a semiconductor chip arranged on a flat electrode connected to a base plate (11) via an insulating intermediate layer having air holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001117775 DE10117775A1 (en) 2001-04-09 2001-04-09 Power semiconductor module used in power electronics comprises a semiconductor chip arranged on a flat electrode connected to a base plate (11) via an insulating intermediate layer having air holes

Publications (1)

Publication Number Publication Date
DE10117775A1 true DE10117775A1 (en) 2002-10-17

Family

ID=7681017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001117775 Withdrawn DE10117775A1 (en) 2001-04-09 2001-04-09 Power semiconductor module used in power electronics comprises a semiconductor chip arranged on a flat electrode connected to a base plate (11) via an insulating intermediate layer having air holes

Country Status (1)

Country Link
DE (1) DE10117775A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868465B2 (en) 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
US20130279230A1 (en) * 2010-12-24 2013-10-24 Hitachi Automotive Systems, Ltd. Power Module
WO2022161868A1 (en) * 2021-01-30 2022-08-04 Rolls-Royce Deutschland Ltd & Co Kg Electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19700963A1 (en) * 1997-01-14 1998-07-16 Telefunken Microelectron Method for producing a power module with an active semiconductor component and a circuit arrangement having passive semiconductor components
US5905336A (en) * 1995-12-06 1999-05-18 U.S. Philips Corporation Method of manufacturing a glass substrate coated with a metal oxide
US5958361A (en) * 1993-03-19 1999-09-28 Regents Of The University Of Michigan Ultrafine metal oxide powders by flame spray pyrolysis
DE10005484A1 (en) * 2000-02-08 2001-08-16 Angew Solarenergie Ase Gmbh Forming thin coating for manufacturing semiconducting components involves applying coating to material resistant to melting temperature or cover of material to coating before melting

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5958361A (en) * 1993-03-19 1999-09-28 Regents Of The University Of Michigan Ultrafine metal oxide powders by flame spray pyrolysis
US5905336A (en) * 1995-12-06 1999-05-18 U.S. Philips Corporation Method of manufacturing a glass substrate coated with a metal oxide
DE19700963A1 (en) * 1997-01-14 1998-07-16 Telefunken Microelectron Method for producing a power module with an active semiconductor component and a circuit arrangement having passive semiconductor components
DE10005484A1 (en) * 2000-02-08 2001-08-16 Angew Solarenergie Ase Gmbh Forming thin coating for manufacturing semiconducting components involves applying coating to material resistant to melting temperature or cover of material to coating before melting

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2001044469 A.,In: Patent Abstracts of Japan *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868465B2 (en) 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
DE102008025451B4 (en) * 2007-06-04 2011-04-21 Infineon Technologies Ag Semiconductor device and method for placing semiconductor devices
US8642408B2 (en) 2007-06-04 2014-02-04 Infineon Technologies Ag Semiconductor device
US20130279230A1 (en) * 2010-12-24 2013-10-24 Hitachi Automotive Systems, Ltd. Power Module
US9326425B2 (en) * 2010-12-24 2016-04-26 Hitachi Automotive Systems, Ltd. Power module
WO2022161868A1 (en) * 2021-01-30 2022-08-04 Rolls-Royce Deutschland Ltd & Co Kg Electronic device

Similar Documents

Publication Publication Date Title
DE60021848T2 (en) CERAMIC HEATER
WO2005013352A2 (en) Method for the production of a semiconductor element with a plastic housing and support plate for carrying out said method
DE102014008587B4 (en) Power semiconductor circuit
EP0318641B1 (en) Process and device for the transmission of thermal energy to or from a plate-like substrate
DE112012006690T5 (en) Semiconductor device and method for its production
DE102015104518B3 (en) A method of making a circuit carrier assembly having a support having a surface formed by an aluminum-silicon carbide-metal matrix composite
WO2013013964A1 (en) Carrier device, electrical device having a carrier device and method for producing same
EP0494153B1 (en) Compound arrangement with printed circuit board
DE19707887A1 (en) Process for the production of electronic elements
DE19956565A1 (en) Manufacturing heat sink for electrical components involves structuring metallisation on at least one of two or more substrates with metallisation and channel openings on ceramic layer
DE10065495C2 (en) The power semiconductor module
DE2332822B2 (en) Process for the production of diffused, contacted and surface-passivated semiconductor components from semiconductor wafers made of silicon
DE10117775A1 (en) Power semiconductor module used in power electronics comprises a semiconductor chip arranged on a flat electrode connected to a base plate (11) via an insulating intermediate layer having air holes
EP0185787A1 (en) Plastic encapsulated semiconductor component
DE2136201C3 (en) Method for attaching metallic leads to an electrical solid-state component
DE102009040579B4 (en) Method for producing semiconductor devices and semiconductor device
DE19710375C2 (en) Process for the production of spatially structured components
DE102012222012B4 (en) Power semiconductor device and a method for producing a power semiconductor device
DE102009040176B4 (en) Semiconductor component and method for manufacturing a semiconductor component
WO1999026287A1 (en) Silicon film used as a substrate for semiconductor circuits in cards
WO2013139493A1 (en) Cover plate, optoelectronic semiconductor component, and method for the manufacture of an optoelectronic semiconductor component
DE4133897A1 (en) Connecting two plates by anodic bonds - using one plate having layer circuit with passivating layer and the other having glass layer
DE102013108967A1 (en) Method and production of an electronic module and electronic module
EP1225633A1 (en) Kühler zur Kühlung eines Leistungshalbleiterbauelements bzw.-Moduls sowie Verfahren zum Herstellen eines solchen Kühlers
DE10125697B4 (en) Power semiconductor module and method for manufacturing a power semiconductor module

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee