DE10125912A1 - Production of a semiconductor layer on a crystalline substrate by molecular beam epitaxy used in the semiconductor industry comprises growing at a specified temperature using a vicinal substrate having a predetermined mis-orientation - Google Patents

Production of a semiconductor layer on a crystalline substrate by molecular beam epitaxy used in the semiconductor industry comprises growing at a specified temperature using a vicinal substrate having a predetermined mis-orientation

Info

Publication number
DE10125912A1
DE10125912A1 DE2001125912 DE10125912A DE10125912A1 DE 10125912 A1 DE10125912 A1 DE 10125912A1 DE 2001125912 DE2001125912 DE 2001125912 DE 10125912 A DE10125912 A DE 10125912A DE 10125912 A1 DE10125912 A1 DE 10125912A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor layer
layer
vicinal
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2001125912
Other languages
German (de)
Other versions
DE10125912B4 (en
Inventor
Georgios Apostolopoulos
Jens Herfort
Klaus H Ploog
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungsverbund Berlin FVB eV
Original Assignee
Paul Drude Institut fuer Festkoerperelektronik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Paul Drude Institut fuer Festkoerperelektronik filed Critical Paul Drude Institut fuer Festkoerperelektronik
Priority to DE2001125912 priority Critical patent/DE10125912B4/en
Publication of DE10125912A1 publication Critical patent/DE10125912A1/en
Application granted granted Critical
Publication of DE10125912B4 publication Critical patent/DE10125912B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Production of a semiconductor layer on a crystalline substrate by molecular beam epitaxy comprises growing at a temperature of 150-350 deg C. The substrate is a vicinal substrate having a predetermined mis-orientation. An Independent claim is also included for a layer arrangement consisting of a vicinal substrate having a mis-orientation. Preferred Features: The semiconductor layer consists of a III-V compound semiconductor, especially gallium arsenide (GaAs), indium gallium arsenide (InGaAs), aluminum gallium arsenide (AlGaAs) or gallium manganese arsenide (GaMnAs), is monocrystalline and pseudo-morphic, and has a point defect density of more than 10<19> cm<-3>.

Description

Die Erfindung betrifft Verfahren zur epitaktischen Abscheidung von Halbleiterschichten, insbesondere MBE-Verfahren zur Herstel­ lung von Halbleiterschichten auf der Grundlage von Elementen aus der III., IV. und V. Hauptgruppe bei niedrigen Temperaturen, und Halbleiterschichtanordnungen, die mit derartigen Verfahren her­ gestellt worden sind.The invention relates to methods for epitaxial deposition of semiconductor layers, in particular MBE processes for manufacturing development of semiconductor layers based on elements the III., IV. and V. main group at low temperatures, and Semiconductor layer arrangements using such methods have been asked.

Das epitaktische Wachstum von Metallen oder Halbleitern bei ge­ ringen Substrattemperaturen (siehe z. B. D. J. Eaglesham in "J. Appl. Phys.", Band 77, 1995, Seite 3597) besitzt eine große technologische Bedeutung, da insbesondere beim Wachstum von Halbleiterheterostrukturen unerwünschte Nebeneffekte wie z. B. die Ansammlung von Dotierstoffen und Diffusionserscheinungen an Grenzflächen durch die geringe Substrattemperatur unterdrückt werden können. Außerdem kann in einigen Fällen die Rauhigkeit der epitaktischen Oberflächen verringert werden. Für III-V- Halbleiter wurde festgestellt, dass die Abscheidung bei niedri­ gen Substrattemperaturen Schichten mit völlig neuen Materialei­ genschaften ergibt, was sich insbesondere in besonders kurzen Ladungsträgerlebendauern niederschlägt (siehe M. R. Melloch et al. in "Annual Review of Material Science", 1995, Seite 547).The epitaxial growth of metals or semiconductors at ge wrestle substrate temperatures (see, e.g., D. J. Eaglesham in "J. Appl. Phys. ", Volume 77, 1995, page 3597) has a large technological importance, especially in the growth of Semiconductor heterostructures undesirable side effects such. B. the accumulation of dopants and diffusion phenomena Interfaces suppressed by the low substrate temperature can be. Also, in some cases, the roughness of the epitaxial surfaces can be reduced. For III-V Semiconductors have been found that the deposition at low layers with completely new materials properties results, which is particularly evident in particularly short Charge carrier lifetimes (see M. R. Melloch et al. in "Annual Review of Material Science", 1995, page 547).

Ein besonderes Interesse gilt GaAs-Schichten, die epitaktisch bei niedrigen Substrattemperaturen im Bereich von 150°C bis 350°C mittels MBE (Molekularstrahlepitaxie) hergestellt worden sind (sog. LT-GaAs). LT-GaAs ist stark nicht-stöchiometrisch. Es enthält bspw. einen 1.5%-igen As-Überschuss. Dieser As- Überschuss führt beim Gitterwachstum vor allem zu Punktdefekten (siehe D. C. Look et al. in "J. Appl. Phys.", Band 74, 1993, Seite 306). Die Punkteffekte liefern etwa in der Mitte der Band­ lücke ein zusätzliches Band elektronischer Niveaus, die als Fal­ len für die Leitungselektronen wirken (siehe R. M. Feenstra et­ al. in "Phys. Rev. Lett.", Band 71, 1996, Seite 1176). Dadurch verkürzt sich die Elektronenlebensdauer in diesen Materialien auf ca. 100 fs, wodurch sie sich hervorragend für schnelle op­ toelektronische Anwendungen eignen. Die Punktdefektdichte hängt von den Wachstumsbedingungen, insbesondere der Temperatur, der Wachstumsrate und dem Verhältnis der As- und Ga-Ströme zum Sub­ strat beim Wachstum, ab.Of particular interest is GaAs layers, which are epitaxial at low substrate temperatures in the range from 150 ° C to 350 ° C by means of MBE (molecular beam epitaxy) are (so-called LT-GaAs). LT-GaAs is highly non-stoichiometric. It contains, for example, a 1.5% As excess. This as- Excess leads to point defects in lattice growth (see D.C. Look et al. in "J. Appl. Phys.", volume 74, 1993, Page 306). The point effects deliver approximately in the middle of the band  Gap an additional band of electronic levels called Fal len act for the conduction electrons (see R. M. Feenstra et al. in "Phys. Rev. Lett.", volume 71, 1996, page 1176). Thereby the electron life is shortened in these materials to approx. 100 fs, which makes them ideal for fast op suitable for electronic applications. The point defect density depends of the growth conditions, especially the temperature, the Growth rate and the ratio of As and Ga currents to the sub strat in growth.

Die Monokristallinität der bei tiefen Substrattemperaturen ge­ wachsenen MBE-Schichten ist durch die folgende Erscheinung be­ schränkt. Es wurde eine epitaktische Grenzdicke he festgestellt, oberhalb derer strukturelle Fehlstellen in der Schicht zu einer polykristallinen oder amorphen Struktur führen (siehe D. J. Eaglsham et al. in "Phys. Rev. Lett.", Band 65, 1990, Seite 1227). Der Übergang zu polykristallinem oder amorphen Wachstum oberhalb der Grenzdicke wird auch als epitaktischer Zusammen­ bruch bezeichnet. Die Grenzdicke ist stark wachstumstemperatur­ abhängig. Wird die Wachstumstemperatur Tg verringert, so verrin­ gert sich auch die Grenzdicke. Für LT-GaAs beträgt die Grenzdi­ cke für Tg = 200°C rund 1 µm (siehe A. Claverie et al. in "Mater. Sci. Eng. B", Band 22, 1993, Seite 45). Derartige LT-GaAs- Schichten sind daher bisher für Anwendungen nicht geeignet, wo dickere Schichten mit guter kristalliner Qualität erforderlich sind. Diese Anwendungen sind insbesondere bei optoelektronischen Einrichtungen gegeben, die bei langen Wellenlängen (< 1 µm) ar­ beiten (z. B. schnelle IR-Detektoren oder 2-Photonen-Absorber für Festkörper-Pulslaser mit Wellenlängen oberhalb 1 µm, siehe z. B. J. Whitaker in "Mater. Sci. Eng. B", Bd. 22, 1993, S. 45, und M. Leitner et al. in "Opt. Lett.", Bd. 24, 1999, S. 1567.The monocrystallinity of the MBE layers grown at low substrate temperatures is limited by the following phenomenon. An epitaxial limit thickness h e was found, above which structural defects in the layer lead to a polycrystalline or amorphous structure (see DJ Eaglsham et al. In "Phys. Rev. Lett.", Volume 65, 1990, page 1227). The transition to polycrystalline or amorphous growth above the limit thickness is also referred to as an epitaxial breakdown. The limit thickness is strongly dependent on the growth temperature. If the growth temperature T g is reduced, the limit thickness also decreases. For LT-GaAs, the limit thickness for T g = 200 ° C is around 1 µm (see A. Claverie et al. In "Mater. Sci. Eng. B", Volume 22, 1993, page 45). Such LT-GaAs layers have so far not been suitable for applications where thicker layers with good crystalline quality are required. These applications are particularly given for optoelectronic devices that work at long wavelengths (<1 µm) (e.g. fast IR detectors or 2-photon absorbers for solid-state pulse lasers with wavelengths above 1 µm, see e.g. Whitaker in "Mater. Sci. Eng. B", vol. 22, 1993, p. 45, and M. Leitner et al. in "Opt. Lett.", vol. 24, 1999, p. 1567.

Das Problem der relativ geringen Grenzdicke kann nicht einfach durch Erhöhung der Substrattemperatur beim Schichtwachstum ge­ löst werden, da dann bestimmte Anforderungen an die Materialei­ genschaften, wie z. B. an die Ladungsträgerlebensdauer, die op­ tische Nichtlinearität oder der Koeffizient der 2-Photonen- Absorption, nicht mehr erfüllt werden können.The problem of the relatively small limit thickness cannot be simple by increasing the substrate temperature during layer growth be solved, because then certain requirements for the material  properties such as B. the charge carrier lifetime, the op table non-linearity or the coefficient of the 2-photon Absorption, can no longer be met.

Es wurden verschiedene Versuche unternommen, das Problem der be­ schränkten Grenzdicke zu erklären. Von A. Claverie et al. (siehe oben) und Z. Liliental-Weber et al. ("Appl. Phys. Lett.", Band 58, 1991, Seite 2153) wurde darauf hingewiesen, dass die Ver­ spannung eine wesentliche Rolle für den epitaktischen Zusammen­ bruch spielen könnte. Diese Vermutung wurde damit begründet, dass in III-V-Materialen, insbesondere LT-GaAs, beim Niedrigtem­ peraturwachstum auf (001)-Substraten eine Kristallexpansion auf­ tritt. Von D. J. Eagelsham et al. wird in " Appl. Phys. Lett.", Band 58, 1991, Seite 65 auf die Bedeutung der Oberflächenrauhig­ keit für den epitaktischen Zusammenbruch hingewiesen. Von G. Apostolopoulos et al. wird in "Phys. Rev. Lett.", Band 84, 2000, Seite 3358 darauf hingewiesen, dass die Oberflachenmorphologie von LT-GaAs durch große dreidimensional gewachsene Aufwerfungen oder Kegel bestimmt wird, die entscheidend die Oberflächenrau­ higkeit erhöhen. Die Kegelbildung wird kinetischen Effekten zu­ geschrieben.Various attempts have been made to address the problem of be to explain the limited thickness limit. By A. Claverie et al. (please refer above) and Z. Liliental-Weber et al. ("Appl. Phys. Lett.", Volume 58, 1991, page 2153), it was pointed out that the Ver tension play an essential role in the epitaxial relationship could play break. This presumption was justified that in III-V materials, especially LT-GaAs, at the lowest temperature growth on (001) substrates a crystal expansion occurs. D. D. Eagelsham et al. is described in "Appl. Phys. Lett.", Volume 58, 1991, page 65 on the importance of surface roughness epitaxial breakdown. By G. Apostolopoulos et al. is in "Phys. Rev. Lett.", Volume 84, 2000, Page 3358 noted that the surface morphology of LT-GaAs due to large three-dimensional growths or cone that determines the surface roughness increase ability. The cone formation becomes kinetic effects too written.

Aus der Publikation von M. D. Johnson et al. in "Phys. Rev. Lett.", Band 72, 1994, Seite 116 ist bekannt, dass GaAs-Wachstum auf vizinalen Oberflächen zu einer verringerten Oberflächenrau­ higkeit führt. Allerdings wurde dies lediglich für hohe Sub­ strattemperaturen oberhalb von 500°C und für relativ geringe Missorientierungen der vizinalen Substratoberflächen festge­ stellt.From the publication by M. D. Johnson et al. in "Phys. Rev. Lett. ", Volume 72, 1994, page 116 is known to GaAs growth on vicinal surfaces to a reduced surface roughness ability leads. However, this was only for high sub street temperatures above 500 ° C and for relatively low temperatures Misorientations of the vicinal substrate surfaces fixed poses.

Die Aufgabe der Erfindung ist es, ein verbessertes Verfahren zur molekularstrahl-epitaktischen Abscheidung von Halbleiterschich­ ten bei niedrigen Substrattemperaturen anzugeben, bei dem der epitaktische Zusammenbruch vermieden und die kritische Grenzdi­ cke erhöht wird. Die Aufgabe der Erfindung ist es auch, Schicht­ anordnungen bereitzustellen, die mit derart verbesserten Verfah­ ren hergestellt werden.The object of the invention is to provide an improved method for molecular beam epitaxial deposition of semiconductor layer at low substrate temperatures at which the epitaxial breakdown avoided and the critical limit di cke is increased. The object of the invention is also to layer  to provide arrangements with such improved procedural be produced.

Diese Aufgaben werden mit einem Verfahren und Schichtanordnungen gemäß den Merkmalen der Patenansprüche 1 und 8 gelöst. Vorteil­ hafte Ausführungsformen und Anwendungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.These tasks are performed using a process and shift arrangements solved according to the features of patent claims 1 and 8. Advantage Adherent embodiments and applications of the invention itself from the dependent claims.

Die Grundidee der Erfindung ist es, den epitaktischen Zusammen­ bruch beim Niedrigtemperaturwachstum zu verhindern, indem dicke Schichten auf vizinialen Substratoberflächen hergestellt werden. Durch diese Maßnahme wird die Oberfläche einer gewachsenen epi­ taktischen Schicht glatter, indem die Entstehung der genannten dreidimensionalen Wachstumskegel vermieden wird. Das epitakti­ sche Wachstum einer Halbleiterschicht oder eines Halbleiter- Multischichtpakets erfolgt vorzugsweise auf vizinalen Oberflä­ chen von (001)-Substraten mit einer Missorientierung hin zu den Richtungen [110] oder [110] (nach der (111)A-Ebene). Die Miss­ orientierung liegt vorzugsweise im Bereich von 3° bis 12°.The basic idea of the invention is epitaxial together to prevent breakage during low temperature growth by thick Layers can be produced on vicinal substrate surfaces. By this measure, the surface of a grown epi tactical layer smoother by the emergence of the above three-dimensional growth cone is avoided. The epitakti growth of a semiconductor layer or a semiconductor Multi-layer packages are preferably carried out on vicinal surfaces Chen from (001) substrates with a misorientation to the Directions [110] or [110] (after the (111) A plane). The miss Orientation is preferably in the range from 3 ° to 12 °.

Die Erfindung ist mit beliebigen epitaktischen Systemen, insbe­ sondere III-V-Halbleitern oder IV-Halbleitern, umsetzbar. Die Erfinder haben festgestellt, dass III-V-Halbleiter bei niedrigen Substrattemperaturen auf einem vizinalen Substrat pseudomorph wachsen. Die epitaktische Schicht besitzt lediglich in vertika­ ler Richtung eine Verspannung, wohingegen in horizontaler Rich­ tung (Ausrichtung der Schichtebene) eine Gitteranpassung mit dem Substrat gegeben ist. Das Schichtwachstum erfolgt vorzugsweise derart, dass ein hoher Grad der Nicht-Stöchiometrie erzielt wird. Bei der Herstellung von GaAs-Schichten ist die Konzentra­ tion der neutralen As-Punktdefekte größer als 1019 cm-3. Dadurch wird die Verspannung des Gitters in Wachstumsrichtung erzeugt.The invention can be implemented with any epitaxial systems, in particular special III-V semiconductors or IV semiconductors. The inventors have found that III-V semiconductors grow pseudomorphically on a vicinal substrate at low substrate temperatures. The epitaxial layer is only braced in the vertical direction, whereas in the horizontal direction (alignment of the layer plane) there is a lattice match with the substrate. The layer growth preferably takes place in such a way that a high degree of non-stoichiometry is achieved. In the production of GaAs layers, the concentration of the neutral As point defects is greater than 10 19 cm -3 . This creates tension in the grating in the direction of growth.

Ein Gegenstand der Erfindung ist auch eine Schichtanordnung aus einem vizinalen Substrat und mindestens einer Halbleiterschicht mit einer Dicke oberhalb von 1 µm. Die Halbleiterschicht kann homogen aus einem Stoff oder als Multischichtpaket gebildet sein.The invention also relates to a layer arrangement a vicinal substrate and at least one semiconductor layer  with a thickness above 1 µm. The semiconductor layer can homogeneously formed from a fabric or as a multi-layer package be.

Die Erfindung besitzt die folgenden Vorteile. Erstmalig wird ein Verfahren vorgeschlagen, mit dem der epitaktische Zusammenbruch wirksam unterbunden oder zu höheren Schichtdicken hin verschoben werden kann. Die Verschiebung des epitaktischen Zusammenbruchs zu höheren Schichtdicken hängt insbesondere von den Schicht­ wachstumsparametern ab. Die Grenzschichtdicke kann beispielswei­ se beim Wachstum von LT-GaAs bei einer niedrigen Substrattempe­ ratur (ca. 200°C) von ca. 1 µm auf ca. 2 µm und bei einer höhe­ ren Substrattemperatur von ca. 3 µm auf ca. 6 µm verschoben wer­ den. Das Auftreten von Wachstumskegeln oder -pyramiden kann je nach Wachstumstemperatur bis zu einer Dicke von 10 µm unterbun­ den werden. Erfindungsgemäß hergestellte GaAs-Schichten zeichnen sich durch eine hochgradige Nicht-Stöchiometrie aus und liefern daher hervorragende Materialen für optoelektronische Anwendun­ gen.The invention has the following advantages. For the first time Proposed method by which the epitaxial breakdown effectively prevented or shifted to higher layer thicknesses can be. The postponement of the epitaxial breakdown to higher layer thicknesses depends in particular on the layer growth parameters. The boundary layer thickness can, for example see the growth of LT-GaAs at a low substrate temperature temperature (approx. 200 ° C) from approx. 1 µm to approx. 2 µm and at a height Ren substrate temperature from about 3 microns to about 6 microns who shifted the. The appearance of growth cones or pyramids can vary under growth to a thickness of 10 µm that will. Draw GaAs layers produced according to the invention are characterized by a high degree of non-stoichiometry and deliver therefore excellent materials for optoelectronic applications gene.

Weitere Vorteile und Einzelheiten der Erfindung werden im Fol­ genden unter Bezug auf die beigefügten Zeichnungen beschrieben. Es zeigen:Further advantages and details of the invention are described in the fol described with reference to the accompanying drawings. Show it:

Fig. 1 Kurvendarstellungen von Röntgenbeugungsmessungen zur Charakterisierung erfindungsgemäß hergestellter Schichten, Fig. 1 graphs of X-ray diffraction measurements for the characterization according to the invention produced layers,

Fig. 2 elektronenmikroskopische Schnittansichten erfin­ dungsgemäßer (a) und herkömmlicher (b) LT-GaAs- Schichten, und Fig. 2 electron microscopic sectional views according to the invention (a) and conventional (b) LT-GaAs layers, and

Fig. 3 Kurvendarstellungen zur Illustration der Auswahl ei­ ner optimalen Substrat-Missorientierung. Fig. 3 graphs to illustrate the selection of an optimal substrate misorientation.

Die Erfindung wird im Folgenden beispielhaft unter Bezug auf LT- GaAs-Schichten beschrieben. Es wird jedoch betont, dass die Er­ findung entsprechend auch mit anderen epitaktischen Systemen um­ setzbar ist. Beispiele für andere Materialen werden unten ange­ geben. Einzelheiten der an sich bekannten MBE-Technik und der kommerziell verfügbaren vizinalen Substrate werden hier nicht beschrieben.The invention is exemplified below with reference to LT GaAs layers described. However, it is emphasized that the He accordingly also with other epitaxial systems is settable. Examples of other materials are given below give. Details of the known MBE technology and the commercially available vicinal substrates are not used here described.

Die Wirkung des erfindungsgemäßen Wachstums von Halbleiter­ schichten auf vizinalen Substraten bei niedrigen Temperaturen wird am Beispiel experimenteller Ergebnisse erläutert, die in den Fig. 1 und 2 gezeigt sind. LT-GaAs-Schichten wurden wie folgt hergestellt. Auf einem vizinalen GaAs-(001)-Substrat mit 4° Missorientierung wurde zunächst bei einer Substrattemperatur von 580°C eine GaAs-Pufferschicht mit einer Dicke von 250 nm hergestellt. Die Pufferschicht besitzt allgemein vorzugsweise eine Dicke im Bereich von 50 nm bis 300 nm und liefert eine glatte und saubere Startfläche für das weitere epitaktische Wachstum. Anschließend erfolgt ein Niedrigtemperaturwachstum bei einer Substrattemperatur von 200°C mit einer Wachstumsgeschwin­ digkeit von 1 µm/h. Das As4 : Ga-Äquivalentdruckverhältnis (BEP) betrug 30. Als Vergleichsprobe wurde ein entsprechendes Wachstum auf einem singulärem GaAs-Substrat ohne Missorientierung durch­ geführt.The effect of the growth of semiconductor layers according to the invention on vicinal substrates at low temperatures is explained using the example of experimental results which are shown in FIGS. 1 and 2. LT-GaAs layers were made as follows. A GaAs buffer layer with a thickness of 250 nm was first produced on a vicinal GaAs (001) substrate with 4 ° misorientation at a substrate temperature of 580 ° C. The buffer layer generally preferably has a thickness in the range from 50 nm to 300 nm and provides a smooth and clean starting surface for the further epitaxial growth. This is followed by low temperature growth at a substrate temperature of 200 ° C with a growth rate of 1 µm / h. The As 4 : Ga equivalent pressure ratio (BEP) was 30. As a comparative sample, a corresponding growth was carried out on a singular GaAs substrate without misorientation.

Röntgenbeugungsuntersuchungen an einer erfindungsgemäßen LT- GaAs-Schicht und der Vergleichsprobe, jeweils mit einer Dicke von 850 nm, ergeben für die (004)-Reflektion die in Fig. 1 il­ lustrierten Probenverläufe. Die Vergleichsprobe liefert eine Trennung der Beugungsmaxima durch die Gitter-Fehlanpassung in Folge der Kristallexpansion in der epitaktischen Schicht (Δa/a)┴, die einer Fehlanpassung von 0.14% entspricht (Kurve b). Für die erfindungsgemäße LT-GaAs-Schicht ergeben sich zwei Maxima (a, a') entsprechend den Abtastungen mit zwei verschiedenen Azi­ muthwinkeln. Die Kurve a entspricht der Abtastung parallel zur Richtung der Missorientierung des vizinalen Substrates, während die Kurve a' dazu um 180° umgekehrt ist. Der Abstand zwischen beiden Maxima (40 arcsec) entspricht den Winkeln zwischen den (001)-Ebenen der epitaktischen Schicht und dem Substrat (siehe P. Auvray et al. in "J. Cryst. Growth", Band 95, 1989, Seite 288). Es ergibt sich die gleiche Fehlanpassung wie bei der Ver­ gleichsprobe, die Maxima der erfindungsgemäßen LT-GaAs-Schicht sind jedoch stärker und schmaler. Dies zeigt einerseits, dass die Punktdefektdichte in der LT-GaAs-Schicht gleich der Punktde­ fektdichte in der Vergleichsprobe ist und damit die erfindungs­ gemäße Schicht für die interessierenden Anwendungen geeignet ist. Das schwächere und breitere Maximum der Vergleichsprobe (Kurve b) weist anderseits auf die geringe Kristallqualität der herkömmlichen Schicht hin.X-ray diffraction studies on an LT-GaAs layer according to the invention and the comparative sample, each with a thickness of 850 nm, give the sample courses illustrated in FIG. 1 for the (004) reflection. The comparison sample provides a separation of the diffraction maxima by the lattice mismatch due to the crystal expansion in the epitaxial layer (Δa / a) ┴, which corresponds to a mismatch of 0.14% (curve b). For the LT-GaAs layer according to the invention there are two maxima (a, a ') corresponding to the scans with two different azimuth angles. Curve a corresponds to the scanning parallel to the direction of misorientation of the vicinal substrate, while curve a 'is reversed by 180 °. The distance between the two maxima (40 arcsec) corresponds to the angles between the (001) planes of the epitaxial layer and the substrate (see P. Auvray et al. In "J. Cryst. Growth", volume 95, 1989, page 288) . The same mismatch results as in the comparison sample, but the maxima of the LT-GaAs layer according to the invention are stronger and narrower. This shows on the one hand that the point defect density in the LT-GaAs layer is equal to the point defect density in the comparison sample and that the layer according to the invention is therefore suitable for the applications of interest. The weaker and broader maximum of the comparison sample (curve b), on the other hand, indicates the low crystal quality of the conventional layer.

Dieses Ergebnis wird durch elektronenmikroskopischen Schnittdar­ stellungen gemäß Fig. 2 bestätigt. Während die erfindungsgemäße LT-GaAs-Schicht gemäß dem Teilbild a völlig glatt und frei von strukturellen, pyramidenförmigen Defekten ist, zeigt die her­ kömmliche Schicht (Teilbild b) pyramidenförmige Defekte. Die dargestellten Schichten besitzen eine Dicke von 1 µm, was der Grenzdicke he herkömmlicher Schichten entspricht. In der erfin­ dungsgemäßen LT-GaAs-Schicht wurde lediglich eine Fehlstelle in einem Bereich mit einer Dimension von rund 100 µm gefunden (sie­ he Pfeil). Bei der erfindungsgemäßen Schicht ist mit 1 µm die Grenzdicke noch nicht erreicht. Weitere Experimente haben erge­ ben, dass erfindungsgemäß problemlos Schichten mit Dicken im Be­ reich bis zu 10 µm hergestellt werden können.This result is confirmed by electron microscopic sectional views according to FIG. 2. While the LT-GaAs layer according to the invention according to partial image a is completely smooth and free of structural, pyramidal defects, the conventional layer (partial image b) shows pyramidal defects. The layers shown have a thickness of 1 µm, which corresponds to the limit thickness h e of conventional layers. In the LT-GaAs layer according to the invention, only a defect was found in an area with a dimension of around 100 μm (see arrow). In the layer according to the invention, the limit thickness of 1 μm has not yet been reached. Further experiments have shown that, according to the invention, layers with thicknesses in the range of up to 10 μm can be produced without problems.

Die optimalen Parameter erfindungsgemäß verwendeter vizinaler Substrate werden nach den folgenden Prinzipien ermittelt. Die Auswahl der Richtung der Missorientierung basiert auf der Er­ kenntnis, dass die Oberflächenkinetik von LT-GaAs-Schichten eine Oberflächenmorphologie ergibt, die durch Wachstumskegel charak­ terisiert ist, die in [110]-Richtung verlängert sind. Dement­ sprechend sind Unregelmäßigkeiten der Oberfläche entlang der [110]-Richtung am stärksten ausgeprägt. Somit wird vorzugsweise ein (001)-Substrat verwendet, das in die [110]- oder [110]- Richtungen (nach der (111)A-Ebene) missorientiert ist.The optimal parameters of the vicinal used according to the invention Substrates are determined according to the following principles. The Selection of the direction of misorientation is based on the Er knows that the surface kinetics of LT-GaAs layers is a Surface morphology results from the cone of growth terized, which are extended in the [110] direction. Dement  are irregularities of the surface along the [110] direction most pronounced. Thus, it is preferred a (001) substrate is used, which in the [110] - or [110] - Directions (according to the (111) A plane) is misoriented.

Der optimale Winkel des vizinalen Substrates wird auf der Grund­ lage kinetischer Monte-Carlo-Simulationsrechnungen ermittelt. Simulationsergebnisse zum Wachstum einer 1 µm-Schicht auf Sub­ straten mit verschiedenen Missorientierungen sind in Fig. 3 il­ lustriert. Bei einer Vergleichsprobe (Missorientierung 0°) er­ gibt sich eine starke Modulation der Oberflächenmorphologie, die mit zunehmenden Winkel der Missorientierung abnimmt. Bei einer Missorientierung von 8° verschwindet die Kegelbildung vollstän­ dig.The optimal angle of the vicinal substrate is determined on the basis of kinetic Monte Carlo simulation calculations. Simulation results for the growth of a 1 μm layer on substrates with different misorientations are illustrated in FIG. 3. A comparison sample (misorientation 0 °) gives a strong modulation of the surface morphology, which decreases with increasing angle of the misorientation. With a misorientation of 8 °, the cone formation disappears completely.

Erfindungsgemäß wird das Schichtwachstum auf vizinalen Substra­ ten mit einer Missorientierung im Bereich von 3° bis 12°, vor­ zugsweise im Bereich von 3° bis 8°, durchgeführt. Unterhalb von 3° ergeben sich unannehmbar hohe Störungen der Schichtmorpholo­ gie (z. B. Gitterdefekte, Rauhigkeit). Oberhalb von 12° können technische Probleme bei der Präparation einer genügend glatten Startoberfläche auftreten.According to the layer growth on vicinal substra with a misorientation in the range of 3 ° to 12 ° preferably in the range of 3 ° to 8 °. Below 3 ° there are unacceptably high disturbances of the layer morpholo gie (e.g. lattice defects, roughness). Above 12 ° can technical problems in the preparation of a sufficiently smooth Start surface occur.

Die erfindungsgemäßen LT-GaAs-Schichten sind pseudomorph gewach­ sen. Die Konzentration der neutralen As-Punktdefekte ist größer als 1019 cm-3. Vergleichbar gute Ergebnisse mit erfindungsgemäß hergestellten Schichten werden beim Wachstum von GaAs, InGaAs, AlGaAs und GaMnAs auf GaAs-Substrate und beim Wachstum von Si und SiGe auf Si-Substrate erzielt.The LT-GaAs layers according to the invention are grown pseudomorphically. The concentration of the neutral As point defects is greater than 10 19 cm -3 . Comparably good results with layers produced according to the invention are achieved with the growth of GaAs, InGaAs, AlGaAs and GaMnAs on GaAs substrates and with the growth of Si and SiGe on Si substrates.

Erfindungsgemäße Schichtanordnungen umfassen ein vizinales Sub­ strat mit einer Missorientierung im Bereich von 3° bis 12° in [110]- oder [110]-Richtung und mindestens eine Halbleiterschicht mit einer Dicke im Bereich von 1 µm bis 10 µm. Es können aber auch kompliziertere Schichtaufbauten, insbesondere Mehrschicht­ systeme, wie z. B. Heterostrukturen, ggf. mit Dotierungen vorge­ sehen sein.Layer arrangements according to the invention comprise a vicinal sub strat with a misorientation in the range of 3 ° to 12 ° in [110] or [110] direction and at least one semiconductor layer with a thickness in the range of 1 µm to 10 µm. But it can also more complicated layer structures, especially multi-layer  systems such as B. heterostructures, optionally pre-doped to be seen.

Claims (8)

1. Verfahren zur molekularstrahlepitaktischen Herstellung ei­ ner Halbleiterschicht auf einem kristallinen Substrat, dadurch gekennzeichnet, dass
das Wachstum bei einer Temperatur im Bereich vom 150°C bis 350°C erfolgt, und
das Substrat ein vizinales Substrat mit einer vorbestimmten Missorientierung ist.1. A method for the molecular beam epitaxial production of a semiconductor layer on a crystalline substrate, characterized in that
growing at a temperature in the range of 150 ° C to 350 ° C, and
the substrate is a vicinal substrate with a predetermined misorientation. 2. Verfahren gemäß Anspruch 1, bei dem die Halbleiterschicht aus einem III-V-Verbindungshalbleiter, insbesondere aus GaAs, InGaAs, AlGaAs oder GaMnAs, besteht.2. The method according to claim 1, wherein the semiconductor layer from a III-V compound semiconductor, in particular from GaAs, InGaAs, AlGaAs or GaMnAs. 3. Verfahren gemäß Anspruch 2, bei dem die Halbleiterschicht monokristallin und pseudomorph ist und eine Punktdefektdichte aufweist, die größer als 1019 cm-3 ist.3. The method according to claim 2, wherein the semiconductor layer is monocrystalline and pseudomorphic and has a point defect density which is greater than 10 19 cm -3 . 4. Verfahren nach Anspruch 1, bei dem die Halbleiterschicht aus einem IV-Halbleiter, insbesondere aus Si oder SiGe, besteht.4. The method of claim 1, wherein the semiconductor layer consists of an IV semiconductor, in particular of Si or SiGe. 5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Substrat ein (001)-Substrat ist und die Missorientierung insbesondere in [110]- oder [110]-Richtung (nach der (111)A- Ebene) ausgerichtet ist.5. The method according to any one of the preceding claims, in which the substrate is a (001) substrate and the misorientation especially in the [110] or [110] direction (according to (111) A- Level) is aligned. 6. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem das Substrat eine Missorientierung im Bereich von 3° bis 12° be­ sitzt.6. The method according to any one of the preceding claims, in which the substrate misalignment in the range of 3 ° to 12 ° be sits. 7. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem die Halbleiterschicht eine Dicke im Bereich von 1 µm bis 10 µm besitzt. 7. The method according to any one of the preceding claims, in which the semiconductor layer has a thickness in the range from 1 μm to 10 μm owns.   8. Schichtanordnung bestehend aus einem vizinalen Substrat mit eine Missorientierung im Bereich von 3° bis 12° in [110]- oder [110]-Richtung und mindestens einer Halbleiterschicht oder einem Multischichtpaket mit einer Dicke im Bereich von 1 µm bis 10 µm.8. Layer arrangement consisting of a vicinal substrate a misorientation in the range of 3 ° to 12 ° in [110] - or [110] direction and at least one semiconductor layer or one Multi-layer package with a thickness in the range from 1 µm to 10 µm.
DE2001125912 2001-05-28 2001-05-28 Molecular beam epitaxial deposition of semiconductor layers on vicinal GaAs substrates Expired - Fee Related DE10125912B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001125912 DE10125912B4 (en) 2001-05-28 2001-05-28 Molecular beam epitaxial deposition of semiconductor layers on vicinal GaAs substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001125912 DE10125912B4 (en) 2001-05-28 2001-05-28 Molecular beam epitaxial deposition of semiconductor layers on vicinal GaAs substrates

Publications (2)

Publication Number Publication Date
DE10125912A1 true DE10125912A1 (en) 2002-12-12
DE10125912B4 DE10125912B4 (en) 2004-01-15

Family

ID=7686375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001125912 Expired - Fee Related DE10125912B4 (en) 2001-05-28 2001-05-28 Molecular beam epitaxial deposition of semiconductor layers on vicinal GaAs substrates

Country Status (1)

Country Link
DE (1) DE10125912B4 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987094A (en) * 1989-06-02 1991-01-22 Bell Communications Research, Inc. Method of making a macroscopic stepped structure on a vicinally cut crystal
US5141893A (en) * 1988-12-22 1992-08-25 Ford Microelectronics Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
US5157679A (en) * 1989-10-11 1992-10-20 Hitachi-Ltd. Optoelectronic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141893A (en) * 1988-12-22 1992-08-25 Ford Microelectronics Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
US4987094A (en) * 1989-06-02 1991-01-22 Bell Communications Research, Inc. Method of making a macroscopic stepped structure on a vicinally cut crystal
US5157679A (en) * 1989-10-11 1992-10-20 Hitachi-Ltd. Optoelectronic devices

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
KIM, G.H., [u.a.]: Low-temperatuire growth and characterization of GaAs epitaxial layer on (111)BGaAs substrates. In: J. Vac. Sci. Technol.B, 1994,Vol. 12, No. 2, S. 1059-1062 *
LEE, N.E., CAHILL, D.G., GREENE, J.E.: Surface roughening during low-temperature Si epitaxial growth on singular vs vicinal Si(001) substrates. In: Phys. Rev. B, 1996, Vol. 53, No. 12, S. 7876- 7879 *
LOOK, D.C., [u.a.]: Annealing dynamics of molecu- lar-beam epitaxial GaAs grown at 200 DEG C. In. J. *
VAN NOSTRAND, J.E., CHEY, S.J., CAHILL, D.G.: Low-temperature growth morphology of singular and vinical Ge(001). In: Phys. Rev. B, 1998, Vol. 57, No. 19, S. 12536-12543 *
ZHANG, M.H., [u.a.]: Influence of (001) vicinal GaAs substrates on the optical properties of de- fects in low-temperature grown GaAs/AlGaAs multi- ple quantum wells. In: Appl. Phys. Lett., 1999, Vol. 75, No. 4, S. 504-506 *

Also Published As

Publication number Publication date
DE10125912B4 (en) 2004-01-15

Similar Documents

Publication Publication Date Title
DE10213358B4 (en) III-nitride light-emitting device and process for its manufacture
DE602005004280T2 (en) METHOD FOR THE PULLING OF SIC-EINCROISTALLEN AND SIC-EINKRISTALL
DE69831419T2 (en) EPITACTIC GALLIUM NITRIDE LAYER
DE10392313B4 (en) Gallium nitride based devices and manufacturing processes
DE60128134T2 (en) GALLIUM NITRIDE MATERIALS AND METHOD FOR PRODUCING LAYERS OF THIS MATERIAL
EP2112699B1 (en) Nitride-based semiconductor product and method for its production
DE112014004744B4 (en) Vertical nitride semiconductor device and laminated body
DE112017004347B4 (en) Manufacturing process for a SiC epitaxial wafer
DE112017004297B4 (en) Manufacturing process for a SiC epitaxial wafer
DE60033800T2 (en) GAN SEMICONDUCTOR COMPOSITE CRYSTAL WAXING METHOD AND SEMICONDUCTOR SUBSTRATE
DE69936564T2 (en) A growth method for a III-V nitride compound semiconductor and a semiconductor device manufacturing method
DE10213395A1 (en) Light emitting group III-nitride arrangement comprises substrate, an n-region lying on substrate, an active region lying over the n-region, smooth layer containing indium arranged between the substrate and active region, and spacer layer
DE102012103686B4 (en) Epitaxial substrate, method for producing an epitaxial substrate and optoelectronic semiconductor chip with an epitaxial substrate
DE102018213437B4 (en) Method of making gallium nitride substrate using hydride gas phase epitaxy
DE102006040479A1 (en) Group III nitride semiconductor thin film, process for its preparation, and Group III nitride semiconductor luminescent device
DE112014003533T5 (en) Semiconductor wafer and method for producing the semiconductor wafer
DE10313062A1 (en) Group III nitride-based semiconductor substrate and method of manufacturing the same
DE10137369A1 (en) Semiconductor substrate, field effect transistor, method of forming a SiGe layer and method of forming a strained Si layer using the same, and method of manufacturing a field effect transistor
DE112006001847T5 (en) Alignment of laser diodes on trimmed substrates
DE2653532C2 (en) Growing method for epitaxial semiconductor layers
DE112005002838T5 (en) Gallium nitride based semiconductor stacking structure, method of making the same, gallium nitride based semiconductor device, and lamp using the device
DE112014002691B4 (en) Excitation region comprising nanodots (also referred to as &#34;quantum dots&#34;) in a matrix crystal grown on Si substrate and made of AlyInxGa1-y-xN crystal (y ≧ 0, x&gt; 0) with zincblende structure (also called &#34;cubic&#34;). and light-emitting device (LED and LD) obtained by using the same
WO2004057680A1 (en) Radiation-emitting semiconductor body and method for production thereof
EP0002658B1 (en) Process for manufacturing a semiconductor device
DE60303014T2 (en) Intermediate for the production of optical, electronic or optoelectronic components

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: FORSCHUNGSVERBUND BERLIN E.V., 12489 BERLIN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee