DE10140757A1

DE10140757A1 - Verfahren zur Ermittlung der Laufzeit elektrischer Signale auf gedruckten Leiterplatten durch eine automatische Standardtestausrüstung

Info

Publication number: DE10140757A1
Application number: DE10140757A
Authority: DE
Inventors: Frank Adler; Martin Versen; Manfred Moser; Thomas Huber
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-08-20
Filing date: 2001-08-20
Publication date: 2003-03-13
Anticipated expiration: 2021-08-21
Also published as: DE10140757B4; US20030034784A1; US6703844B2

Abstract

Signallaufzeiten auf mit allen passiven jedoch ohne aktive Komponenten bestückten Leiterplatten lassen sich mit Hilfe einer aus einem Standardtestgerät (10) und einem Performance Board (12) mit darauf angebrachten Sockeln (11) bestehenden automatischen Standardtestausrüstung ATE dadurch bestimmen, dass zuerst mit einer Standardroutine des Testgeräts (10) die Laufzeit auf dem Performance Board (12) vom CIF-Connector (14) bis zum Sockel (11) gemessen, anschließend eine gedruckte Leiterplatte (1a, 1b) in den dafür bestimmten Sockelplatz (11) eingesteckt und danach die Summenlaufzeit vom CIF-Connector (14) bis zum Landing Pad (4) auf der gedruckten Leiterplatte (1a, 1b) gemessen wird. Durch Differenzbildung der beiden gemessenen Werte lassen sich die Laufzeiten auf einer gedruckten Leiterplatte (1a, 1b) mit hoher Genauigkeit mit der in der Standardmodulprüftechnik verwendeten automatischen Standardtestausrüstung messen.

Description

Die Erfindung betrifft ein Verfahren zur Ermittlung der Laufzeit elektrischer Signale auf gedruckten Leiterplatten, insbesondere mit Speicherchips, wie SDRAMs bestückbaren Leiterplatten, mittels Time Domain Reflection-Messung (TDR- Messung) durch eine automatische Standard-Testausrüstung.

Die meist unbekannten Laufzeiten elektrischer Signale auf gedruckten Leiterplatten bzw. PCBs (Printed Circuit Boards) werden bis heute im Rechner simuliert. Nach dem Aufbau der Platine können die Laufzeiten mittels einer Time Domain Reflection-Messung durch ein speziell dafür angefertigtes Gerät experimentell ermittelt werden.

Bei einer automatischen Standardtestausrüstung (ATE) werden diese Time Domain Reflection-Messungen typischerweise verwendet, um Laufzeiten auf den zum ATE gehörenden Performance Board zu bestimmen, die dann als Offsetparameter berücksichtigt werden. Bei der Kalibrierung der Laufzeiten in der Produktion werden herkömmlicherweise keine Laufzeiten auf den gedruckten Leiterplatten PCB zum Beispiel von SDRAM-Modulen bestimmt oder berücksichtigt.

Es ist deshalb Aufgabe der Erfindung, die zumeist unbekannten Laufzeiten elektrischer Signale auf gedruckten Leiterplatten (PCBs) mit einer automatischen Standardtestausrüstung kanalfein zu bestimmen, um dadurch Testparameter zu optimieren und die Genauigkeit durchzuführender Tests zu erhöhen.

Diese Aufgabe wird anspruchsgemäß gelöst. Gemäß einem wesentlichen Aspekt werden durch das erfindungsgemäße Verfahren folgende Schritte ausgeführt:

A) Messung der Signallaufzeit zumindestens eines Kanals bis zum Sockel eines bestimmten Steckplatzes auf einem Standard Performance Board der ATE ohne eingesteckte Leiterplatte;
B) Einstecken einer Leiterplatte in den Sockel des Steckplatzes des Performance Boards;
C) Messung der Summe der Signallaufzeiten des mindestens einen Kanals auf dem Performance Board und auf der eingesteckten Leiterplatte,
D) Differenzbildung der Messergebnisse der Schritte (A) und (C) und daraus Ermitteln der Signallaufzeit des betreffenden Kanals auf der Leiterplatte.

Mittels einer automatischen Standardtestausrüstung ATE und den darin bereitgestellten Standardroutinen zur Bestimmung von Laufzeiten auf dem zum ATE gehörenden Performance Board lassen sich mit dem erfindungsgemäßen Verfahren die Laufzeiten auf der gedruckten Leiterplatte kanalfein bestimmen. Durch die Verwendung von produktiv eingesetztem Equipment werden alle Fehlerquellen, die bei einem Transfer von einem zusätzlichen Testequipment auftreten, eliminiert.

Vorzugsweise wird die Laufzeitmessung mit einer teilbestückten gedruckten Leiterplatte, das heißt mit dem Gesamtmodul ohne aktive Komponenten, wie SDRAMs, PLL oder Register jedoch mit allen passiven Komponenten, wie Widerständen und Kapazitäten, durchgeführt.

Vorzugsweise wird die Laufzeitmessung der gedruckten Leiterplatte für alle Kanäle, das heißt alle Signalpins derselben durchgeführt. Durch die in Schritt D durchgeführte Differenzbildung der Messschritte A und C wird der Einfluss der gedruckten Leiterplatte deutlich sichtbar.

Die Erfindung ermöglicht somit eine schnelle und eindeutige Trennung zwischen der Performance der voll funktionsfähigen und mit allen Komponenten bestückten gedruckten Leiterplatte, das heißt des Gesamtmoduls und dem Laufzeiteinfluss der gedruckten Leiterplatte. Dadurch lassen sich die Testparameter optimieren und die Genauigkeit der Tests erhöhen.

Der Vorteil des vorliegenden Laufzeitbestimmungsverfahrens liegt in der genauen kanalfeinen Erfassung der Laufzeiten auf einer gedruckten Leiterplatte unter Zuhilfenahme von automatischem Standardtestequipment ATE und Standard Performance Boards, die in der Standardmodulprüftechnik verwendet werden.

Die nachfolgende Beschreibung beschreibt Bezug nehmend auf die Zeichnung ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens.
Die Figuren der Zeichnung zeigen im einzelnen:
Fig. 1 schematisch in Funktionsblöcken eine automatische Standardtestausrüstung ATE in zwei aufeinanderfolgenden Schritten des erfindungsgemäßen Verfahrens,
Fig. 2A und 2B zwei unterschiedliche Typen von mit dem erfindungsgemäßen Verfahren zu vermessenden gedruckten Leiterplatten, und
Fig. 3 Messergebnisse von Laufzeitmessungen mit dem erfindungsgemäßen Verfahren für zwei unterschiedliche Typen gedruckter Leiterplatten.
Eine automatische Testausrüstung ATE, wie sie in Fig. 1 gezeigt ist, weist ein Standardtestgerät 10 und ein mit diesem über ein Bussystem 13 und einen CIF-Connector 14 verbundenes Performance Board 12 mit Sockelreihen 11 auf. Während in dem im unteren Teil der Fig. 1 in einer Draufsicht gezeigten Performance Board 12 noch keine zu vermessende gedruckte Leiterplatte in die Sockelreihe 11 eingesteckt wurde, ist eine gedruckte Leiterplatte 1a, 1b in die Sockelreihe 11 des im oberen Teil der Fig. 1 in Seitenansicht gezeigten Performance Board 12 eingesteckt.
Das Standardtestgerät 10 der ATE kann zum Beispiel ein Testgerät T5581H (Typenbezeichnung von Advantest) sein.
Zur Durchführung des Schritts A des erfindungsgemäßen Verfahrens werden zunächst mit TDR-Messung die Laufzeiten t_PB auf dem Performance Board 12 zwischen dem CIF-Connector 14 des (nicht gezeigten) Testkopfs und dem Sockel 11 bestimmt. Die TDR-Signallaufzeitmessung wird bei dem erwähnten beispielhaft verwendeten Standardtestgerät T5581H durch Aufruf der Kalibrierroutine PBDATA ausgeführt.
Anschließend wird gemäß dem Verfahrensschritt B eine standardisierte gedruckte Leiterplatte 1a, 1b in den vorbestimmten Sockel 11 des Performance Boards 12 gesteckt. Dabei kann es sich zum Beispiel um eine Standardplatine handeln. Anschließend wird erneut gemäß Schritt C des erfindungsgemäßen Verfahrens die Summenlaufzeit t_PB + t_PCB zwischen dem CIF- Connector 14 und einem jeweiligen Landing Pad 4, zum Beispiel eines auf der gedruckten Leiterplatte 1a, 1b später zu montierenden SDRAM-Baustein, gemessen.
Anschließend wird gemäß dem Verfahrensschritt D die Differenz Δt = t_PB + t_PCB-t_PB bestimmt, wodurch der Laufzeiteinfluss der gedruckten Leiterplatte 1a, 1b sichtbar wird.
Diese erfindungsgemäße Laufzeitmessung wird entweder für alle Kanäle, das heißt alle Signalpins der gedruckten Leiterplatte 1a, 1b oder für signallaufzeitrelevante Kanäle durchgeführt.
Die Fig. 2A und 2B zeigen schematisch zwei verschiedene Typen von gedruckten Leiterplatten 1a und 1b, die ohne aktive Komponenten wie zum Beispiel SDRAMs, PLL oder Register vorliegen, jedoch mit allen passiven Komponenten 5, wie Kapazitäten und Widerständen bestückt sind. Von Pins 2 der gedruckten Leiterplatten 1a und 1b führen Kanäle 20 oder Teile davon eines beispielhaft und schematisch dargestellten Leitungszugs 3 zu landing pads 4 eines nicht gezeigten Halbleiterbausteins. Ein Vergleich der in den Fig. 2A und 2B schematisch dargestellten beiden Leiterplattentypen 1a und 1b zeigt, daß die Erwartungswerte der mit dem erfindungsgemäßen Verfahren zu ermittelnden Signallaufzeiten bei den beiden Leiterplattentypen 1a und 1b gemäß den Fig. 2A und 2B unterschiedlich sind, da die Leitungslänge des Leitungszugs 3 der in Fig. 2B dargestellten Leiterplatte 1b länger ist als bei der in Fig. 1A dargestellten Leiterplatte 1a.
Die Fig. 3 zeigt die gemäß dem Schritt D des erfindungsgemäßen Verfahrens gebildete Differenz Δt zwischen der Signallaufzeit t_PB (Messschritt A) auf dem Performance Board 12, das heißt zwischen dem CIF-Connector 14 und dem Sockel 11 und der gemäß Schritt C des erfindungsgemäßen Verfahrens gemessenen Laufzeitsumme t_PB + t_PCB zwischen dem CIF-Connector 14 und dem Landing Pad 4 der gedruckten Leiterplatte 1a und 1b. In Fig. 3 geben die in Ordinatenrichtung aufgetragenen geschwärzten Balken die Laufzeitwerte von Pins 1 bis 80 der gedruckten Leiterplatte (PCB) 1a gemäß Fig. 2A an, während die durch die nicht geschwärzten Balken repräsentierten Messwerte die Laufzeitwerte der entsprechenden Pins der gedruckten Leiterplatte 1b gemäß Fig. 2B wiedergeben.
Die mit dem erfindungsgemäßen Verfahren ermittelten Laufzeitwerte ermöglichen eine schnelle und eindeutige Trennung zwischen der Component Performance, zum Beispiel der SDRAM Component Performance und dem Laufzeiteinfluss der Leitungen auf der gedruckten Leiterplatte. Dadurch lassen sich die Testparameter optimieren und die Genauigkeit der Tests erhöhen. Durch die Verwendung produktiv eingesetzter automatischer Standardtestausrüstung können alle Fehlerquellen, die bei einem Transfer von einer zusätzlichen Testausrüstung auftreten, eliminiert werden. Aus den mit dem erfindungsgemäßen Verfahren ermittelten Laufzeitmesswerten wie sie zum Beispiel in Fig. 3 graphisch dargestellt sind, erhält man eine genauere Kenntnis der wirklichen Laufzeitverhältnisse der gedruckten Leiterplatten im Gegensatz zum simulierten Verhalten. Die in Fig. 3 aufgetragenen Messwerte machen es deutlich, dass sich mit dem erfindungsgemäßen Verfahren Laufzeitunterschiede der gedruckten Leiterplatten im Subnanosekundenbereich erfassen lassen. Damit nähern sich die mit dem erfindungsgemäßen Verfahren erfassbaren Zeitparameter an die von der automatischen Standardtestausrüstung gegebenen Zeitgenauigkeit an. Bezugszeichenliste 1a, 1b gedruckte Leiterplatten
2 Pins der Leiterplatte
3 Leiterbahnzug
4 Landing Pad
5 passive Bauelemente
10 Standardtestgerät
11 Sockel
12 Performance Board
13 Busleitungen
14 CIF-Connector
20 Kanal
ATE Automatische Standardtestausrüstung

Claims

1. Verfahren zur Ermittlung der Laufzeit elektrischer Signale auf gedruckten Leiterplatten (1a, 1b) insbesondere für mit Speicherchips, wie SDRAMs bestückbaren Leiterplatten, mittels Time Domain Reflection (TDR)-Messung durch eine automatische Standard-Testausrüstung (ATE),
gekennzeichnet durch folgende Schritte

A) Messung der Signallaufzeit (t_PB) zumindestens eines Kanals (20) bis zum Sockel (11) eines bestimmten Steckplatzes auf einem Standard Performance Board (12) der ATE ohne eingesteckte Leiterplatte (1a, 1b);

B) Einstecken einer Leiterplatte (1a, 1b) in den Sockel (11) des Steckplatzes des Performance Boards (12);

C) Messung der Summe der Signallaufzeiten (t_PB + t_PCB) des mindestens einen Kanals (20) auf dem Performance Board (12) und auf der eingesteckten Leiterplatte (1a, 1b),

D) Differenzbildung der Messergebnisse der Schritte (A) und (C) und daraus Ermitteln der Signallaufzeit (t_PCB) des betreffenden Kanals (20) auf der Leiterplatte (1a, 1b).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Laufzeitmessung der gedruckten Leiterplatte (1a, 1b) in Schritt (C) ohne aktive Komponenten jedoch mit allen passiven Komponenten auf der Leiterplatte (1a, 1b) durchgeführt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Laufzeitmessung der gedruckten Leiterplatte (1a, 1b) für alle Signalkanäle (20) durchgeführt wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Laufzeitmessverfahren der Leiterplatten für SDRAMs angewendet wird.