DE10148491A1 - Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation, zugehörige Halbleiteranordnung und zugehörige Speichereinheit - Google Patents
Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation, zugehörige Halbleiteranordnung und zugehörige SpeichereinheitInfo
- Publication number
- DE10148491A1 DE10148491A1 DE10148491A DE10148491A DE10148491A1 DE 10148491 A1 DE10148491 A1 DE 10148491A1 DE 10148491 A DE10148491 A DE 10148491A DE 10148491 A DE10148491 A DE 10148491A DE 10148491 A1 DE10148491 A1 DE 10148491A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- thermal oxidation
- produced
- main
- structuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003647 oxidation Effects 0.000 title claims abstract description 37
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000003860 storage Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 51
- 235000012239 silicon dioxide Nutrition 0.000 claims description 25
- 239000000377 silicon dioxide Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000011161 development Methods 0.000 description 12
- 230000018109 developmental process Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 7
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012549 training Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Erläutert wird unter anderem ein Verfahren, bei dem an einer Fläche einer Grundschicht (12) eine polykristalline Schicht (14) erzeugt und dotiert wird. An der polykristallinen Schicht (14) wird durch schnelle thermische Oxidation eine Oxidschicht (16) so erzeugt, dass die polykristalline Schicht genau (14) strukturiert werden kann.
Description
- Die Erfindung betrifft unter anderem ein Verfahren, bei dem auf einem Substrat oder auf einer Grundschicht eine Hauptschicht aufgebracht wird, die z. B. amorph oder polykristallin ist. Die Hauptschicht wird beim Aufbringen oder nach dem Aufbringen dotiert. Später wird die Hauptschicht dann strukturiert.
- Es ist Aufgabe der Erfindung, zum Herstellen einer integrierten Halbleiteranordnung ein Verfahren anzugeben, das insbesondere einfach ist und das insbesondere eine gute Strukturierung der Hauptschicht erlaubt. Außerdem sollen eine zugehörige Halbleiteranordnung und eine zugehörige Speichereinheit angegeben werden.
- Die auf das Verfahren bezogene Aufgabe wird durch die im Patentanspruch 1 angegebenen Verfahrensschritte gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
- Beim erfindungsgemäßen Verfahren wird zusätzlich zu den eingangs genannten Verfahrensschritten vor der Strukturierung der Hauptschicht auf der Hauptschicht durch thermische Oxidation eine Oxidschicht erzeugt. Die thermische Oxidation wird bei Temperaturen größer als 900°C für eine Zeit kleiner als 65 Sekunden ausgeführt, d. h. in einem sogenannten RT-Prozess (Rapid Thermal Processing). Außerdem ist die thermische Oxidation nach dem Abscheiden der Hauptschicht der erste Prozessschritt mit einer Prozesstemperatur, die größer als die Prozesstemperatur beim Abscheiden der Hauptschicht bzw. etwa gleich dieser Prozesstemperatur ist. Nach dem RT-Prozess ist die Hauptschicht auch dann polykristallin, wenn die Hauptschicht zunächst amorph war.
- Die Erfindung geht von der Überlegung aus, dass die Kornstruktur der Hauptschicht durch den nächsten der Abscheidung der Hauptschicht folgenden Temperaturschritt im Wesentlichen festgelegt wird. Ist dieser nächste Temperaturschritt ein RT- Prozessschritt, so entsteht eine Kornstruktur, die für die Strukturierung eines polykristallinen Materials sehr günstig ist, insbesondere hinsichtlich der Korngröße und hinsichtlich von glatten Korngrenzen. Gleichzeitig wird beim erfindungsgemäßen Verfahren bei diesem Temperaturschritt eine thermische Oxidation ausgeführt, um auf der Hauptschicht eine Oxidschicht zu erzeugen, die eine Dicke von einigen Nanometern hat.
- Wird die polykristalline Schicht nach ihrem Aufbringen dotiert, so wird durch den Temperaturschritt außerdem ein Ausheilen erreicht. Das bedeutet, dass der RT-Prozess dann drei Funktion hat, nämlich:
- - eine günstige Grundkornstruktur zu erzeugen,
- - die Oxidation in einer sauerstoffhaltigen Atmosphäre zu bewirken, und
- - die Ausheilung zu ermöglichen.
- Bei einer Weiterbildung des erfindungsgemäßen Verfahrens wird die auf der Hauptschicht erzeugte Oxidschicht auf der gesamten Hauptschicht aufgebracht. Die Oxidschicht wird vor der Strukturierung der polykristallinen Schicht ebenfalls strukturiert. Durch diese Maßnahme wird erreicht, dass es nicht erforderlich ist, nach dem Aufbringen der Hauptschicht weitere Schichten abzuscheiden und zu strukturieren, um ein nur lokales Aufwachsen der Oxidschicht zu gewährleisten. Die Prozessschritte zum Aufbringen weiterer Schichten würden die Grundstruktur der einkristallinen Körner in der polykristallinen Schicht hinsichtlich der späteren Strukturierung dieser Schicht negativ beeinflussen.
- Bei einer anderen Weiterbildung ist die Grundschicht eine von dem Substrat getragene Oxidschicht. Die Grundschicht befindet sich beispielsweise unmittelbar auf der Oberfläche des Substrates. Es lassen sich jedoch auch weitere Schichten zwischen Grundschicht und Substrat anordnen.
- Bei einer anderen Weiterbildung des erfindungsgemäßen Verfahrens wird beim Strukturieren das Substrat bereichsweise freigelegt, ohne das Substrat selbst anzugreifen. Alternativ wird beim Strukturieren die Grundschicht bereichsweise freigelegt, ohne die Grundschicht selbst anzugreifen. Eine derart genaue Strukturierung lässt sich beispielsweise mit Hilfe eines Plasmaätzprozesses nur dann durchführen, wenn die polykristalline Schicht für den Ätzprozess geeignete Kristallkörner enthält. Eine geeigneten Grundstruktur der Kristallkörner lässt sich mit Hilfe des erfindungsgemäßen Verfahrens erzielen.
- Reste der Hauptschicht in den freigelegten Bereichen bzw. Anätzungen der Grundschicht oder des Substrats in den freigelegten Bereichen lassen sich indirekt über verschlechterte elektronische Eigenschaften von Bauelementen bei Betrachtung einer Vielzahl von Bauelementen nachweisen. Durch den Einsatz der Weiterbildung verbessern sich die diese Eigenschaften wenn eine Vielzahl von Bauelementen betrachtet wird, so dass davon ausgegangen werden muss, dass es Reste bzw. Anätzungen nicht mehr oder doch nur in einem für die elektrische Funktion der Bauelemente unerheblichen Ausmaß gibt.
- Bei einer anderen Weiterbildung des erfindungsgemäßen Verfahrens wird nach der thermischen Oxidation und vor der Strukturierung auf die Oxidschicht eine dielektrische Schicht aufgebracht. Die dielektrische Schicht wird bei einer Ausgestaltung vor der Strukturierung der polykristallinen Schicht ebenfalls strukturiert. Die dielektrische Schicht ist bei einer Ausgestaltung aus einem Material, das sich von dem Material der Oxidschicht unterscheidet. Es entsteht dadurch ein Stapel elektrisch isolierenden Schichten, der besonders gute Isoliereigenschaften hat.
- Bei einer nächsten Weiterbildung ist die dielektrische Schicht eine Nitridschicht, insbesondere eine Siliziumnitridschicht. Eingesetzt werden aber bspw. auch Oxinitridschichten.
- Bei einer Weiterbildung des erfindungsgemäßen Verfahrens wird nach dem Aufbringen der dielektrischen Schicht und vor der Strukturierung auf der dielektrischen Schicht eine Oxidschicht abgeschieden. Die Oxidschicht wird bei einer Ausgestaltung vor der Strukturierung der Hauptschicht ebenfalls strukturiert. Durch diese Maßnahme entsteht ein Stapel aus mindestens drei Isolationsschichten, der besonders gute Isolationseigenschaften bei einer möglichst geringen Stapelhöhe hat. Beispielsweise ist der Schichtstapel ein sogenannter ONO-Stapel (Oxid Nitrid Oxid bzw. Oxinitrid Nitrid Oxid). Als Oxidschicht ist u. a. eine Siliziumdioxidschicht geeignet.
- Bei einer anderen Weiterbildung des erfindungsgemäßen Verfahrens wird in eine bei der Strukturierung der Hauptschicht erzeugte Vertiefung eine elektrisch leitende Schicht eingebracht. Zumindest ein Teil der elektrisch leitenden Schicht verbleibt in der Vertiefung und wird so Bestandteil eines elektronischen Bauelementes.
- Bei einer anderen Weiterbildung verbleibt ein Teil der elektrisch leitenden Schicht innerhalb der Vertiefung und ein Teil der elektrisch leitenden Schicht verbleibt außerhalb der Vertiefung. Sind beide Teile elektrisch leitend verbunden, so bilden sie Bestandteile desselben Bauelementes. Insbesondere ist das erfindungsgemäße Verfahren für die Herstellung des Steueranschlusses eines Speichertransistors geeignet. Das erfindungsgemäße Verfahren dient weiterhin insbesondere zur Herstellung von Steueranschlüssen für sogenannte Split-Gate- Speicherzellen. Die einzelnen Speicherzellen haben in dieser Technologie beispielsweise eine Zellgröße von 0,5 µm in Richtung der kleineren Breite. Jedoch lässt sich das erfindungsgemäße Verfahren auch bei kleineren Zellgrößen einsetzen, beispielsweise bei Zellgrößen von 0,35 µm.
- Das Substrat ist bei einer Weiterbildung ein Halbleitermaterial mit einem spezifischen elektrischen Widerstand zwischen 10-4 W cm und 10+12 W cm, insbesondere ein Siliziumwafer. Die Hauptschicht besteht bei einer nächsten Weiterbildung aus polykristallinem Silizium. Die Grundschicht ist bei einer Weiterbildung eine Oxidschicht, die auf dem Substrat durch thermische Oxidation erzeugt wird. Die genannten Materialien sind für eine einfache Prozessierung besonders geeignet.
- Bei einer nächsten Weiterbildung liegt die Zeit für die thermische Oxidation zwischen 3 Sekunden und 35 Sekunden, vorzugsweise bei 5 Sekunden. Eine Zeit von 5 Sekunden ist besonders geeignet, weil die für eine gute Strukturierung der polykristallinen Schicht erforderliche Grundstruktur der Körner bereits erreicht ist und eine Fortführung der thermischen Oxidation zu unerwünscht großen Oxidschichten und gegebenenfalls auch zu Schäden in der polykristallinen Schicht führt.
- Bei einer nächsten Weiterbildung des erfindungsgemäßen Verfahrens liegt die Temperatur für die thermische Oxidation im Bereich von 1000°C bis 1100°C. Vorzugsweise beträgt die Temperatur 1050°C. Die genannte Temperatur ermöglicht einen kurzen RT-Prozess, ohne die polykristalline Struktur durch hohe Temperaturen zu stark zu schädigen.
- Bei einer nächsten Weiterbildung wird die thermische Oxidation in einer RTP-Anlage (rapid thermal processing) ausgeführt. Beispielsweise wird die Hauptschicht mit Hilfe einer geheizten Graphitplatte oder mit Hilfe einer Hochleistungslampe aufgeheizt. Das Aufheizen ist von einer Seite her oder von beiden Seiten her möglich.
- Die Erfindung betrifft in einem weiteren Aspekt eine Halbleiteranordnung mit den im Patentanspruch 15 angegebenen Merkmalen. Bei Weiterbildungen wird die Halbleiteranordnung mit dem erfindungsgemäßen Verfahren oder mit einer seiner Weiterbildungen hergestellt. Demzufolge gelten die oben genannten technischen Wirkungen auch für die erfindungsgemäße Halbleiteranordnung bzw. deren Weiterbildungen.
- Die Erfindung betrifft außerdem eine Speichereinheit, welche die erfindungsgemäße Halbleiteranordnung oder deren Weiterbildung enthält, so dass wiederum die oben genannten technischen Wirkungen gelten.
- Im Folgenden werden Ausführungsbeispiele der Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
- Fig. 1 einen Querschnitt durch eine Schichtenfolge,
- Fig. 2 einen Querschnitt durch einen aus der Schichtenfolge erzeugten Speichertransistor, und
- Fig. 3 einen Querschnitt durch eine Split-Gate- Speicherzelle.
- Fig. 1 zeigt einen Querschnitt durch eine Schichtenfolge 8, die auf einem Silizium-Halbleiterwafer 10 mit Hilfe der folgenden Verfahrensschritte aufgebracht worden ist:
- - durch thermische Oxidation des Halbleiterwafers 10 wurde eine Siliziumdioxidschicht 12 erzeugt, die eine Dicke von wenigen Nanometern hat, z. B. eine Dicke von 7,5 nm.
- - Auf der Siliziumdioxidschicht 12 wurde eine polykristalline Schicht 14 mit Hilfe eines Niederdruck-CVD- Verfahrens (Chemical Vapor Deposition) bei etwa 630°C abgeschieden. Als Reaktionsprodukte wurde Silan (SiH4) und Phosphin (PH3) verwendet. Die polykristalline Schicht 14 hat bspw. eine Dicke von etwa 200 nm, siehe Pfeil 15.
- - Durch den Phosphinanteil wurde die polykristalline Schicht 14 bei ihrer Abscheidung mit Phosphor stark dotiert. Der Phosphorgehalt beträgt beispielsweise 3 × 1020 Atome je cm3.
- - Nach dem Erzeugen der polykristallinen Schicht 14 wurde eine schnelle thermische Oxidation bei 1050°C für 5 Sekunden ausgeführt, um auf der polykristallinen Schicht 14 eine dünne Siliziumdioxidschicht 16 zu erzeugen und gleichzeitig die Kornstruktur der polykristallinen Schicht 14 hinsichtlich deren späterer Strukturierung zu verbessern. Die Siliziumdioxidschicht 16 hat beispielsweise eine Dicke von etwa 6 nm.
- - Auf der Siliziumdioxidschicht wurde danach mit Hilfe eines CVD-Verfahrens eine dünne Nitridschicht 18 abgeschieden. Die Nitridschicht 18 besteht aus Siliziumnitrid und hat eine Dicke von 5 nm.
- - Auf der Nitridschicht 18 wurde anschließend eine dünne Siliziumdioxidschicht 20 mit Hilfe eines CVD-Verfahrens abgeschieden. Die Siliziumdioxidschicht 20 hat beispielsweise eine Dicke von 7 nm.
- Die Siliziumdioxidschicht 16, die Nitridschicht 18 und die Siliziumdioxidschicht 20 bilden zusammen einen ONO- Schichtenstapel 21 (Oxid Nitrid Oxid).
- Fig. 2 zeigt einen Querschnitt durch einen Speichertransistor 9, der bei der weiteren Bearbeitung der Schichtenfolge 8 entsteht. Fig. 2 ist die direkte Wiedergabe einer TEM- Aufnahme (Transmission Electron Microscope) des Speichertransistors 9. Somit erklären sich die gewellten Kantenverläufe. Der Speichertransistor 9 enthält eine Steuerelektrode 22, die sowohl oberhalb der polykristallinen Schicht 14 als auch rechts neben der polykristallinen Schicht 14 liegt.
- Die Fig. 2 ist eine maßstabsgetreue Wiedergabe des Speichertransistors 9. Ein Maßstab 26 zeigt, dass 1 cm in der Fig. 2 25 nm des Speichertransistors 9 entspricht. In Fig. 2 sind nur die Randbereiche der durch die polykristalline Schicht 14 gebildeten Speicherelektrode des Speichertransistors dargestellt. In lateraler Richtung hat die polykristalline Schicht 14 nach ihrer Strukturierung eine Ausdehnung von etwa 550 nm, siehe Pfeil 28.
- Nach den an Hand der Fig. 1 erläuterten Verfahrensschritten wurden die folgenden Verfahrensschritte durchgeführt:
- - auf den Schichtenstapel 8 wurde eine Fotolackschicht aufgebracht.
- - Die Fotolackschicht wurde gemäß einer Belichtungsmaske belichtet.
- - Die Fotolackschicht wurde entwickelt, wobei ein Fotolackbereich oberhalb der polykristallinen Schicht 14 verblieben ist.
- - Die Schichten 20, 18, 16 und 14 wurden in dieser Reihenfolge mit Hilfe eines Plasmaätzprozesses strukturiert, wobei zum Ätzen der Schichten 20, 18, 16 bzw. 14 jeweils geeignete Ätzmittel eingesetzt worden sind. Die letzte Stufe des Ätzprozesses wurde mit einem Ätzmittel ausgeführt, das Polysilizium selektiv zu Siliziumdioxid ätzt, beispielsweise sind die Ätzraten mindestens um den Faktor 10 verschieden. Der Ätzprozess wurde auf der Oberfläche der Siliziumdioxidschicht 12 gestoppt.
- - Anschließend wurde mit Hilfe einer thermischen Oxidation ein Seitenwandoxid 30 an den Seitenwänden der polykristallinen Schicht 14 erzeugt. Bei dieser thermischen Oxidation entstand in den freiliegenden Bereichen der Siliziumdioxidschicht 12 eine Siliziumdioxidschicht 32, die dicker als die Siliziumdioxidschicht 12 ist und später die Steuerelektrode 22 vom Siliziumwafer 10 isoliert.
- - Anschließend wurde eine polykristalline Schicht abgeschieden und strukturiert, wobei die Steuerelektrode 22 entstand.
- - In einem Bereich 34 wurde weiterhin ein Zwischenoxid abgeschieden.
- Fig. 3 zeigt einen Querschnitt durch eine Split-Gate- Speicherzelle 100, die auf einem Siliziumsubstrat 110 angeordnet ist und die wie die Speicherzelle 9 aufgebaut ist, mit der Ausnahme, dass sich eine Steuerelektrode von dem Bereich oberhalb einer Speicherelektrode 114 zur linken Seite der Speicherelektrode 114 hin erstreckt.
- Die Speicherelektrode 114 ist auf einer Siliziumdioxidschicht 112 angeordnet, die als Tunneloxid wirkt. An der der Siliziumdioxidschicht 112 abgewandten Seite der Speicherelektrode 114 befindet sich ein ONO-Schichtenstapel 12 : 1, auf dem ein oberer Teil der Steuerelektrode 122 ruht. Zwischen der Seitenwand der Speicherelektrode 114 und der Steuerelektrode 122 befindet sich ein Seitenwandoxid 130.
- Zwischen dem näher am Substrat 110 liegendem Teil der Steuerelektrode 122 und dem Substrat 110 liegt eine Siliziumdioxidschicht 132, die als Hochvoltgateoxid für Spannungen bis 16 Volt wirkt. Ein Bereich 134 ist wiederum mit einem isolierenden Zwischenoxid gefüllt.
- Die Steuerelektrode 122 und die Speicherelektrode 144 werden von einem dotierten Source-Gebiet 136 und von einem dotierten Drain-Gebiet 137 begrenzt, die in das Substrat 110eingebracht worden sind. Eine in einem Kontaktloch eingebrachte Metallisierung 138 erstreckt sich bis zum Drain-Gebiet 137.
- Bei einem anderen Ausführungsbeispiel wird eine Stapel- Speicherzelle durch Anwendung der gleichen Verfahrensschritte, wie oben erläutert, hergestellt. Bei der Stapel- Speicherzelle befindet sich die Steuerelektrode nur oberhalb der Speicherelektrode. Das Drain-Gebiet bzw. das Source- Gebiet grenzen direkt an die Speicherelektrode an.
- Durch die beschriebene Prozessführung wird erreicht, dass das Polysilizium der polykristallinen Schicht bzw. der Speicherelektrode eine Kornstruktur hat, die für die nachfolgende Strukturierung bestens geeignet ist. Beispielsweise entstehen Korngrenzen von Körnern mit einem Durchmesser von etwa 200 nm. Auch die Rauheit an der Oberfläche der Speicherelektrode wird verringert. Bezugszeichenliste 8 Schichtfolge
9 Speichertransistor
10, 110 Siliziumwafer
12, 112 Siliziumdioxidschicht
14, 114 polykristalline Schicht
16 Siliziumdioxid
18 Nitridschicht
20 Siliziumdioxid
21, 121 ONO-Schichtstapel
22, 122 Steuerelektrode
26 Maßstab
28 Pfeil
30, 130 Seitenwandoxid
32, 132 Siliziumdioxidschicht
34, 134 Bereich
100 Split-Gate-Speicherzelle
136 Source-Gebiet
137 Drain-Gebiet
138 Metallisierung
Claims (17)
1. Verfahren zum Herstellen einer integrierten
Halbleiteranordnung (9, 100),
bei dem an einer Fläche eines Substrats (10) oder einer Grundschicht (12) eine Hauptschicht (14) erzeugt wird,
bei dem die Hauptschicht (14) beim Erzeugen oder nach dem Erzeugen dotiert wird,
bei dem an der Hauptschicht (14) durch thermische Oxidation eine Oxidschicht (16) erzeugt wird,
und bei dem die Hauptschicht (14) strukturiert wird,
wobei die thermische Oxidation bei Temperaturen größer 900°C für eine Zeit kleiner als 65 Sekunden ausgeführt wird,
und wobei die thermische Oxidation nach dem Erzeugen der Hauptschicht (14) der erste Prozessschritt mit einer Prozesstemperatur ist, die größer als die oder etwa gleich der Prozesstemperatur beim Erzeugen der Hauptschicht (14) ist.
bei dem an einer Fläche eines Substrats (10) oder einer Grundschicht (12) eine Hauptschicht (14) erzeugt wird,
bei dem die Hauptschicht (14) beim Erzeugen oder nach dem Erzeugen dotiert wird,
bei dem an der Hauptschicht (14) durch thermische Oxidation eine Oxidschicht (16) erzeugt wird,
und bei dem die Hauptschicht (14) strukturiert wird,
wobei die thermische Oxidation bei Temperaturen größer 900°C für eine Zeit kleiner als 65 Sekunden ausgeführt wird,
und wobei die thermische Oxidation nach dem Erzeugen der Hauptschicht (14) der erste Prozessschritt mit einer Prozesstemperatur ist, die größer als die oder etwa gleich der Prozesstemperatur beim Erzeugen der Hauptschicht (14) ist.
2. Verfahren nach Anspruch 1, dadurch
gekennzeichnet, dass die Oxidschicht (16) auf der gesamten
freiliegenden Fläche der Hauptschicht (14) erzeugt wird,
und dass die Oxidschicht (16) vor der Strukturierung der Hauptschicht (14) strukturiert wird.
und dass die Oxidschicht (16) vor der Strukturierung der Hauptschicht (14) strukturiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass die Grundschicht (12) eine an
einer Fläche des Substrats (10) erzeugte Oxidschicht ist.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass beim Strukturieren
das Substrat (10) bereichsweise freigelegt wird, ohne das
Substrat selbst anzugreifen,
oder dass beim Strukturieren die Grundschicht. (12) bereichsweise freigelegt wird, ohne die Grundschicht (12) selbst anzugreifen.
oder dass beim Strukturieren die Grundschicht. (12) bereichsweise freigelegt wird, ohne die Grundschicht (12) selbst anzugreifen.
5. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass nach der thermischen
Oxidation und vor der Strukturierung eine dielektrische
Schicht (18) erzeugt wird,
und/oder dass die dielektrische Schicht (18) vor der Strukturierung der Hauptschicht (14) strukturiert wird.
und/oder dass die dielektrische Schicht (18) vor der Strukturierung der Hauptschicht (14) strukturiert wird.
6. Verfahren nach Anspruch 5, dadurch
gekennzeichnet, dass die dielektrische Schicht (18) eine
Nitridschicht ist,
und/oder dass die dielektrische Schicht (18) eine Siliziumnitridschicht ist,
und/oder dass die dielektrische Schicht (18) eine Oxinitridschicht enthält.
und/oder dass die dielektrische Schicht (18) eine Siliziumnitridschicht ist,
und/oder dass die dielektrische Schicht (18) eine Oxinitridschicht enthält.
7. Verfahren nach Anspruch 5 oder 6, dadurch
gekennzeichnet, dass nach dem Erzeugen der
dielektrischen Schicht (18) und vor der Strukturierung eine
Oxidschicht (20) erzeugt wird,
und/oder dass die Oxidschicht (20) vor der Strukturierung der Hauptschicht (14) ebenfalls strukturiert wird.
und/oder dass die Oxidschicht (20) vor der Strukturierung der Hauptschicht (14) ebenfalls strukturiert wird.
8. Verfahren nach Anspruch 7, dadurch
gekennzeichnet, dass die Oxidschicht (20) eine Siliziumdioxid
enthaltende Schicht oder eine Siliziumdioxidschicht ist.
9. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass in einer bei der
Strukturierung erzeugten Vertiefung eine elektrisch leitende
Schicht (22) eingebracht wird.
10. Verfahren nach Anspruch 9, dadurch
gekennzeichnet, dass ein Teil der elektrisch leitenden
Schicht (22) innerhalb der Vertiefung und ein Teil der
elektrisch leitenden Schicht (22) außerhalb der Vertiefung
verbleibt,
und/oder dass beide Teile elektrisch leitend verbunden oder dass beide Teile elektrisch voneinander isoliert sind,
und/oder dass die beiden Teile den Steueranschluss (22) eines Speichertransistors (9, 100) bilden, insbesondere einen Split-Gate-Anschluss.
und/oder dass beide Teile elektrisch leitend verbunden oder dass beide Teile elektrisch voneinander isoliert sind,
und/oder dass die beiden Teile den Steueranschluss (22) eines Speichertransistors (9, 100) bilden, insbesondere einen Split-Gate-Anschluss.
11. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass das Substrat (10,
110) ein Halbleitermaterial ist, insbesondere Silizium,
und/oder dass die Hauptschicht (14, 114) polykristallines Silizium enthält oder eine polykristalline Siliziumschicht ist,
und/oder dass die Grundschicht eine Oxidschicht ist, die auf dem Substrat vorzugsweise durch thermische Oxidation erzeugt worden ist, insbesondere eine Siliziumdioxidschicht.
und/oder dass die Hauptschicht (14, 114) polykristallines Silizium enthält oder eine polykristalline Siliziumschicht ist,
und/oder dass die Grundschicht eine Oxidschicht ist, die auf dem Substrat vorzugsweise durch thermische Oxidation erzeugt worden ist, insbesondere eine Siliziumdioxidschicht.
12. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass die Zeit für die
thermische Oxidation kleiner als 35 Sekunden ist,
und/oder dass die Zeit für die thermische Oxidation größer als 3 Sekunden ist,
und/oder dass die Zeit für die thermische Oxidation 5 Sekunden beträgt.
und/oder dass die Zeit für die thermische Oxidation größer als 3 Sekunden ist,
und/oder dass die Zeit für die thermische Oxidation 5 Sekunden beträgt.
13. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass die Temperatur für
die thermische Oxidation kleiner als 1150°C ist,
und/oder dass die Temperatur für die thermische Oxidation größer als 950°C ist,
und/oder dass die Temperatur für die thermische Oxidation etwa 1050°C beträgt.
und/oder dass die Temperatur für die thermische Oxidation größer als 950°C ist,
und/oder dass die Temperatur für die thermische Oxidation etwa 1050°C beträgt.
14. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass die thermische
Oxidation in einer RTP-Anlage ausgeführt wird.
15. Halbleiteranordnung (9, 100)
die der Reihenfolge nach von einem Substrat (10) aus oder von einer Grundschicht (12) aus die folgenden Schichten enthält:
eine strukturierte polykristalline Hauptschicht (14), und eine durch thermische Oxidation erzeugte Isolationsschicht (16)
dadurch gekennzeichnet, dass die Hauptschicht (14) beim Durchführen der thermischen Oxidation vor ihrer Strukturierung auf eine Temperatur größer als 900°C für eine Zeit kleiner als 65 Sekunden erwärmt worden ist,
und dass die thermische Oxidation nach dem Abscheiden der Hauptschicht (14) der erste Prozessschritt mit einer Prozesstemperatur war, die größer als die oder etwa gleich der Prozesstemperatur beim Abscheiden der Hauptschicht (14) war.
die der Reihenfolge nach von einem Substrat (10) aus oder von einer Grundschicht (12) aus die folgenden Schichten enthält:
eine strukturierte polykristalline Hauptschicht (14), und eine durch thermische Oxidation erzeugte Isolationsschicht (16)
dadurch gekennzeichnet, dass die Hauptschicht (14) beim Durchführen der thermischen Oxidation vor ihrer Strukturierung auf eine Temperatur größer als 900°C für eine Zeit kleiner als 65 Sekunden erwärmt worden ist,
und dass die thermische Oxidation nach dem Abscheiden der Hauptschicht (14) der erste Prozessschritt mit einer Prozesstemperatur war, die größer als die oder etwa gleich der Prozesstemperatur beim Abscheiden der Hauptschicht (14) war.
16. Halbleiteranordnung (9, 100) nach Anspruch 15,
dadurch gekennzeichnet, dass die
Halbleiteranordnung (9, 100) mit einem Verfahren nach einem der Ansprüche 1
bis 14 hergestellt worden ist.
17. Speichereinheit, dadurch gekennzeichnet,
dass sie mindestens eine Halbleiteranordnung (9, 100) nach
Anspruch 15 oder 16 enthält.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10148491A DE10148491B4 (de) | 2001-10-01 | 2001-10-01 | Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation und Halbleiteranordnung |
| EP02018590A EP1298711B1 (de) | 2001-10-01 | 2002-08-19 | Verfahren zum Herstellen einer integrierten Halbleiteranordnung |
| CNB021435650A CN100352037C (zh) | 2001-10-01 | 2002-09-29 | 制造集成半导体装置的方法、半导体装置和存储单元 |
| US10/262,148 US6897112B2 (en) | 2001-10-01 | 2002-10-01 | Method for fabricating an integrated semiconductor configuration with the aid of thermal oxidation, related semiconductor configuration, and related memory unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10148491A DE10148491B4 (de) | 2001-10-01 | 2001-10-01 | Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation und Halbleiteranordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10148491A1 true DE10148491A1 (de) | 2003-04-24 |
| DE10148491B4 DE10148491B4 (de) | 2006-09-07 |
Family
ID=7701049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10148491A Expired - Fee Related DE10148491B4 (de) | 2001-10-01 | 2001-10-01 | Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation und Halbleiteranordnung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6897112B2 (de) |
| EP (1) | EP1298711B1 (de) |
| CN (1) | CN100352037C (de) |
| DE (1) | DE10148491B4 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108336084B (zh) * | 2018-02-28 | 2020-11-24 | 电子科技大学 | 高压隔离层及其制备方法和应用 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422291A (en) * | 1992-05-27 | 1995-06-06 | Sgs-Thomson Microelectronics, S.R.L. | Method of making an EPROM cell with a readily scalable interpoly dielectric |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814291A (en) * | 1986-02-25 | 1989-03-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making devices having thin dielectric layers |
| US5008212A (en) * | 1988-12-12 | 1991-04-16 | Chen Teh Yi J | Selective asperity definition technique suitable for use in fabricating floating-gate transistor |
| US5017979A (en) * | 1989-04-28 | 1991-05-21 | Nippondenso Co., Ltd. | EEPROM semiconductor memory device |
| US5219766A (en) * | 1990-04-25 | 1993-06-15 | Oki Electric Industry Co., Ltd. | Semiconductor device having a radiation resistance and method for manufacturing same |
| JPH088318B2 (ja) * | 1990-05-09 | 1996-01-29 | 株式会社東芝 | 不揮発性半導体メモリ装置の製造方法 |
| US5120670A (en) * | 1991-04-18 | 1992-06-09 | National Semiconductor Corporation | Thermal process for implementing the planarization inherent to stacked etch in virtual ground EPROM memories |
| KR970009976B1 (ko) * | 1991-08-26 | 1997-06-19 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 증착된 반도체상에 형성된 개선된 유전체 |
| DE59409300D1 (de) * | 1993-06-23 | 2000-05-31 | Siemens Ag | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien |
| US5488579A (en) * | 1994-04-29 | 1996-01-30 | Motorola Inc. | Three-dimensionally integrated nonvolatile SRAM cell and process |
| US5665620A (en) * | 1994-08-01 | 1997-09-09 | Motorola, Inc. | Method for forming concurrent top oxides using reoxidized silicon in an EPROM |
| JP2699890B2 (ja) * | 1994-09-29 | 1998-01-19 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US5460991A (en) * | 1995-03-16 | 1995-10-24 | United Microelectronics Corporation | Method of making high coupling ratio flash EEPROM device |
| JP3552846B2 (ja) * | 1995-11-20 | 2004-08-11 | 株式会社リコー | 半導体装置及びその製造方法 |
| KR100207485B1 (ko) * | 1996-07-23 | 1999-07-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US5926730A (en) * | 1997-02-19 | 1999-07-20 | Micron Technology, Inc. | Conductor layer nitridation |
| KR100258979B1 (ko) * | 1997-08-14 | 2000-06-15 | 윤종용 | 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법 |
| TW408351B (en) * | 1997-10-17 | 2000-10-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP3754234B2 (ja) * | 1998-04-28 | 2006-03-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート構造側壁の酸化膜の形成方法 |
| US6063666A (en) * | 1998-06-16 | 2000-05-16 | Advanced Micro Devices, Inc. | RTCVD oxide and N2 O anneal for top oxide of ONO film |
| US6531364B1 (en) * | 1998-08-05 | 2003-03-11 | Advanced Micro Devices, Inc. | Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer |
| JP2001326348A (ja) * | 2000-05-16 | 2001-11-22 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2002016248A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6348380B1 (en) * | 2000-08-25 | 2002-02-19 | Micron Technology, Inc. | Use of dilute steam ambient for improvement of flash devices |
| US6468915B1 (en) * | 2000-09-21 | 2002-10-22 | Taiwan Semiconductor Manufacturing Company | Method of silicon oxynitride ARC removal after gate etching |
| US6524914B1 (en) * | 2000-10-30 | 2003-02-25 | Advanced Micro Devices, Inc. | Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory |
| US6575153B2 (en) * | 2001-04-04 | 2003-06-10 | Martin Archery, Inc. | Archery bows, archery bow cam assemblies and methods of adjusting an eccentric profile of an archery bow cam assembly |
| US6573197B2 (en) * | 2001-04-12 | 2003-06-03 | International Business Machines Corporation | Thermally stable poly-Si/high dielectric constant material interfaces |
| KR100422565B1 (ko) * | 2001-06-12 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US6674138B1 (en) * | 2001-12-31 | 2004-01-06 | Advanced Micro Devices, Inc. | Use of high-k dielectric materials in modified ONO structure for semiconductor devices |
| US6624023B1 (en) * | 2002-05-23 | 2003-09-23 | Macronix International Co., Ltd. | Method for improving the performance of flash memory |
| US6764883B1 (en) * | 2003-01-07 | 2004-07-20 | International Business Machines Corp. | Amorphous and polycrystalline silicon nanolaminate |
-
2001
- 2001-10-01 DE DE10148491A patent/DE10148491B4/de not_active Expired - Fee Related
-
2002
- 2002-08-19 EP EP02018590A patent/EP1298711B1/de not_active Expired - Fee Related
- 2002-09-29 CN CNB021435650A patent/CN100352037C/zh not_active Expired - Fee Related
- 2002-10-01 US US10/262,148 patent/US6897112B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422291A (en) * | 1992-05-27 | 1995-06-06 | Sgs-Thomson Microelectronics, S.R.L. | Method of making an EPROM cell with a readily scalable interpoly dielectric |
Non-Patent Citations (3)
| Title |
|---|
| ALVI, N.S., et al.: Thin Polyocide Films Grown by Rapid Thermal Processing, IEEE Electron Device Letters, Vol. EDL-8, No. 5, May 1987, S. 197-199 * |
| LAI, W.H., et al.: Growth characterization of rapid thermal oxides, J. Vac. Sci. Technol. B 17 (5), Sep/Oct 1999, S. 2226-2238 * |
| LEE, S.K., et al.: Effects of rapid thermal processing on thermal oxides of silicon, J. Appl. Phys., Vol. 60, No. 9, November 1986, S. 3360-3363 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US6897112B2 (en) | 2005-05-24 |
| US20030068873A1 (en) | 2003-04-10 |
| EP1298711B1 (de) | 2011-02-09 |
| EP1298711A2 (de) | 2003-04-02 |
| DE10148491B4 (de) | 2006-09-07 |
| CN100352037C (zh) | 2007-11-28 |
| CN1409388A (zh) | 2003-04-09 |
| EP1298711A3 (de) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10350751B4 (de) | Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekt-Speichertransistor, insbesondere FLASH-Speichertransistor | |
| DE10222083B4 (de) | Isolationsverfahren für eine Halbleitervorrichtung | |
| DE3334333A1 (de) | Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten | |
| DE19548056C1 (de) | Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur | |
| DE4447229C2 (de) | Verfahren zur Herstellung einer Halbleiterspeichervorrichtung | |
| DE69736460T2 (de) | Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden | |
| DE2845460A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| EP0094528A2 (de) | Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen | |
| WO2000021118A2 (de) | Verfahren zur herstellung eines vertikalen mosfets | |
| DE10335100A1 (de) | Technik zur Herstellung verkürzter Seitenabstandselemente für eine Polysiliziumleitung | |
| DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
| DE10219123A1 (de) | Verfahren zur Strukturierung keramischer Schichten | |
| DE10256978B4 (de) | Verfahren zum Herstellen einer Flashspeicherzelle | |
| DE10052680A1 (de) | Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht | |
| DE4445568C2 (de) | Verfahren zur Herstellung eines Dünnfilmtransistors | |
| DE102005022574A1 (de) | Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren | |
| EP1181723B1 (de) | Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung | |
| DE69630864T2 (de) | Verfahren zur Herstellung nichtflüchtiger Speicheranordnungen mit Tunneloxid | |
| DE102004031453A1 (de) | Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur | |
| EP1869711A2 (de) | Herstellung von vdmos-transistoren mit optimierter gatekontaktierung | |
| EP1298711B1 (de) | Verfahren zum Herstellen einer integrierten Halbleiteranordnung | |
| DE10226604A1 (de) | Verfahren zum Strukturieren einer Siliziumschicht | |
| DE102006023682B4 (de) | Verfahren zum Herstellen eines Transistors in einem nichtflüchtigen Speicher und nichtflüchtiger Speicher | |
| DE102019214644A1 (de) | Finfet-Struktur mit einem einen dielektrischen Streifen umfassenden Gate zur Reduzierung der effektiven Kapazität und Verfahren zu ihrer Herstellung | |
| DE10056873A1 (de) | Feldeffekttransistor mit verringerter Gateverzögerung und Verfahren zur Herstellung desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
| R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021824700 Ipc: H01L0027115210 |