DE10156272A1 - Multi-Chip-Speichervorrichtungen, Module und Steuerverfahren mit einer unabhängigen Steuerung der Speicherchips - Google Patents

Multi-Chip-Speichervorrichtungen, Module und Steuerverfahren mit einer unabhängigen Steuerung der Speicherchips

Info

Publication number
DE10156272A1
DE10156272A1 DE10156272A DE10156272A DE10156272A1 DE 10156272 A1 DE10156272 A1 DE 10156272A1 DE 10156272 A DE10156272 A DE 10156272A DE 10156272 A DE10156272 A DE 10156272A DE 10156272 A1 DE10156272 A1 DE 10156272A1
Authority
DE
Germany
Prior art keywords
memory
chip
integrated circuit
external
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10156272A
Other languages
English (en)
Other versions
DE10156272B4 (de
Inventor
Eun Youp Kong
Jun Young Jeon
Hai Jeong Shon
Chul Hong Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10156272A1 publication Critical patent/DE10156272A1/de
Application granted granted Critical
Publication of DE10156272B4 publication Critical patent/DE10156272B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Multi-Chip-Speichervorrichtungen enthalten wenigstens zwei Speicherchips in einer integrierten Schaltung, von denen jeder entsprechende Adressenkontaktflecke, Datenkontaktflecke und Steuersignalkontaktflecke aufweist, und ein gemeinsames Gehäuse vorgesehen ist, welches die wenigstens zwei Speicherchips in der integrierten Schaltung einkapselt und welches externe Anschlüsse enthält. Eine interne Verbindungsschaltung in dem gemeinsamen Gehäuse ist derart konfiguriert, um wenigstens einen der entsprechenden Steuersignalkontaktecke von jedem Speicherchip der integrierten Schaltung mit getrennten Anschlüssen der externen Anschlüsse zu verbinden, um dadurch eine unabhängige externe Steuerung von jedem Speicherchip der integrierten Schaltung zu ermöglichen, die in dem gemeinsamen Gehäuse eingekapselt sind. Die Multi-Chip-Speichervorrichtungen können kombiniert werden, um Speichermodule zu bilden. Die Speichermodule enthalten ein Speichermodulsubstrat mit einer ersten und einer dieser gegenüberliegenden zweiten Oberfläche. Es ist wenigstens eine Multi-Chip-Speichervorrichtung, wie sie zuvor beschrieben wurde, an der ersten Oberfläche und an der zweiten Oberfläche vorgesehen.

Description

Bezugsanmeldung
Diese Anmeldung beansprucht den Nutzen oder Vorteil der koreanischen Pa­ tentanmeldung Nr. 2001-1019, eingereicht am 8. Januar 2001, deren Offenbarungsge­ halt hier unter Bezugnahme in vollem Umfang mit einbezogen wird, wie aus dem fol­ genden hervorgeht.
Gebiet der Erfindung
Die vorliegende Erfindung betrifft Speichervorrichtungen, und insbesondere Mul­ ti-Chip-Speichervorrichtungen, die wenigstens zwei Chips in einem Gehäuse (package) enthalten, Speichermodule, welche die Multi-Chip-Speichervorrichtungen enthalten, und Steuerverfahren für die Multi-Chip-Speichervorrichtungen und die Speichermodule.
Hintergrund der Erfindung
Speicherchips gemäß einer integrierten Schaltung werden weit verbreitet von Ver­ brauchern und für Anwendungen im Handel verwendet. Es kann bei diesen Anwendun­ gen wünschenswert sein, das Ausmaß oder die Größe des Speichers zu erhöhen, der in einem gegebenen Bereich oder Volumen gepackt werden kann. Demzufolge wurden Multi-Chip-Speichervorrichtungen verwendet, bei denen wenigstens zwei Speicherchips in Form einer integrierten Schaltung in einer gemeinsamen Packung eingekapselt sind, die eine Vielzahl an externen Anschlüssen aufweist. Es ist auch bekannt, eine Vielzahl an Multi-Chip-Speichervorrichtungen auf ersten und zweiten sich gegenüberliegenden Flächen eines Speichermodulsubstrats zu montieren, um einen Speichermodul zu bilden.
Beispielsweise kann ein 144-pin/200-pin-Speichermodul, der auf einem Main­ board eines Notebook-Computers montiert ist, einen kleinen Outline-Dual-in-Line- Speichermodul (SODIMM) mit einer Breite von 3,175 cm (1,25 Inches), einer Höhe von 6,756 cm (2,66 Inches) und einer Dicke von 0,381 cm (0,15 Inches) und einen Mi­ kro-Dual-in-Line-Speichermodul (µ-DIMM) mit einer Breite von 2,997 cm (1,18 In­ ches), einer Höhe von 3,81 cm (1,5 Inches) und einer Dicke von 0,381 cm (0,15 Inches) enthalten. Die Größe des Speichermoduls wird in Einklang mit dem Ingenieur Council Standard (JEDEC) für verbundene elektronische Vorrichtungen (joint electronic devi­ ces) bestimmt. Auf einem solchen Speichermodul können bis hin zu vier synchrone dy­ namische Speicher (SDRAM) mit wahlfreiem Zugriff in Form einer 54-pin dünnen und kleinen Outline-Packung (TSOP) sowohl an dessen Frontfläche als auch an dessen rückwärtiger Fläche jeweils montiert werden.
Die Fig. 1A und 1B zeigen jeweils Draufsichten von Konfigurationen einer Front­ fläche und einer Rückfläche eines herkömmlichen 144-pin/200-pin-Speichermoduls. Wie in den Fig. 1A und 1B gezeigt ist, enthält die Frontfläche 10 des Moduls vier Spei­ chervorrichtungen 12-1 bis 12-4 und die rückwärtige Fläche 20 enthält vier Speicher­ vorrichtungen 22-1 bis 22-4. Auf beiden Flächen entsprechend der Frontfläche und der rückwärtigen Fläche 10 und 20 des Speichermoduls sind Signalleitungen angeordnet, um die Speichervorrichtungen 12-1 bis 12-4 und 22-1 bis 22-4 mit den Anschlußstiften 14-1, 14-2, 24-1 und 24-2 zu verbinden. Die Anschlußstifte 14-1 und 14-2 der Frontflä­ che 10 und die Anschlußstifte 24-1 und 24-2 der rückwärtigen Fläche 20 sind mit Si­ gnalleitungen eines Mainboards oder eines Motherboards über Schlitze des Mainboards verbunden. Eine Stiftkonfiguration des Speichermoduls enthält 12 Eingangsstifte, zwei blanke oder leere Signalwählstifte, 64 Dateneingangs-/-ausgangsstifte, einen Reihena­ dressenstrobestift, einen Spaltenadressenstrobestift, einen Schreibfreigabesignalstift, 8 Daten Eingangs-/Ausgangsmaskenstifte und eine vorbestimmte Anzahl an nicht ange­ schlossenen Stiften.
Fig. 2 zeigt eine Querschnittsansicht eines SDRAM vom TSOP-Typ zur Montage des Moduls, der in Fig. 1 gezeigt ist. Wie in Fig. 2 dargestellt ist, enthält eine Speicher­ vorrichtung eine Kapselungspackung oder Kapselungsgehäuse 30, einen Chip 32, Lei­ terrahmen 34-1 und 34-2, Anschlußflecke 36-1 und 36-2, Isoliermaterialien 38-1 und 38-2 und Bindedrähte 40-1 und 40-2. Der Chip 32 und die Leiterrahmen 34-1 und 34-2 sind jeweils mit Hilfe der Isoliermaterialien 38-1 und 38-2 isoliert und es sind die Lei­ terrahmen 34-1 und 34-2 und die Anschlußflecke 36-1 und 36-2 jeweils miteinander verbunden, und zwar über die Bindedrähte 40-1 und 40-2. Die Leiterrahmen 34-1 und 34-2 werden als Signaleingangs-/-ausgangsstifte verwendet.
Fig. 3 zeigt eine Draufsicht, die eine Stiftkonfiguration eines SDRAM vom 54- pin-TSOP-Typ veranschaulicht. Die Stiftzahlen 1, 14 und 27 bezeichnen einen Strom­ versorgungsstift (VDD). Die Stiftzahlen 28, 41 und 54 bezeichnen einen Stromversor­ gungserdungsstift. Die Stiftzahlen 3, 9, 43 und 49 bezeichnen Datenausgabeleistungs­ stifte. Die Stiftzahlen 6, 12, 46 und 52 bezeichnen Datenausgangsstromversorgungser­ dungsstifte. Die Stiftzahl 16 bezeichnet einen ein Lesefreigabesignal (WEB) anlegenden Stift. Die Stiftzahl 17 bezeichnet einen ein Spaltenadressenstrobesignal (CASB) anle­ genden Stift. Die Stiftzahl 18 bezeichnet einen ein Reihenadressenstrobesignal (CASB) anlegenden Stift. Die Stiftzahl 19 bezeichnet einen ein Chipwählsignal (CSB) anlegen­ den Stift. Die Stiftzahlen 20 und 21 bezeichnen Bankwähladressen (BA0, BA1) anle­ gende Stifte. Die Stiftzahlen 22 bis 26 und 29 bis 36 bezeichnen Adressen (A0 bis A12) anlegende Stifte. Die Stiftzahl 37 bezeichnet einen ein Taktfreigabesignal (CKE) anle­ genden Stift. Die Stiftzahl 38 bezeichnet einen ein Systemtaktsignal (CLK) anlegenden Stift. Die Stiftzahlen 15 und 39 bezeichnen Dateneingangs-/-ausgangsmaskensignal (LDQM, UDQM) anlegende Stifte. Die Stiftzahlen 2, 4, 5, 7, 8, 10, 11, 13, 42, 44, 45, 47, 48, 50, 51 und 53 bezeichnen Datenchipausgangssignalstifte (DQ0 bis DQ15). Die Stiftzahl 40 bezeichnet einen nicht angeschlossenen Stift.
Ein Chipwählsignal (CSB), welches an den ein Chipwählsignal (CSB) anlegenden Stift angelegt wird, ermöglicht die Eingabe von Signalen, die an alle Stifte eingegeben werden, die oben beschrieben sind, ausgenommen der das Systemtaktsignal (CLK) an­ legende Stift, der das Taktfreigabesignal (CKE) anlegende Stift und die das Datenein­ gangs-/-ausgangsmaskensignal (LDQM, UDQM) anlegenden Stifte, so daß eine Opera­ tion der Speichervorrichtung ermöglicht wird. Der das Systemtaktsignal (CLK) anle­ gende Stift besteht aus einem Stift für die Eingabe des Taktsignals, welches von einem Controller des Mainboards angelegt wird. Speziell kann der das Taktfreigabesignal (CKE) anlegende Stift als ein ein Steuersignal anlegender Stift für einen Stromab­ schaltmodus des Notebook-Computers verwendet werden.
Fig. 4 zeigt eine Draufsicht, die Speichervorrichtungen wiedergibt, die an dem Speichermodul von Fig. 1 montiert sind, und zeigt Steuersignalleitungen. Der Spei­ chermodul von Fig. 4 besteht aus einem 256M Byte Speichermodul, an welchem 8 Speichervorrichtungen 12-1 bis 12-4 und 22-1 bis 22-4 von 16M × 16 Bits montiert sind. In den Fig. 1 und 4 bezeichnen gleiche Bezugszeichen gleiche Teile.
Die Speichervorrichtungen 12-1 bis 12-4, die in Abschnitt 10' mit strichlierter Li­ nie angeordnet sind, sind Speichervorrichtungen, die an der Frontfläche des Speicher­ moduls montiert sind. Eine Operation der Speichervorrichtungen 12-1 bis 12-4 wird im Ansprechen auf das Chipwählsignal (CSB0) in Bereitschaft gesetzt und es wird das Sy­ stemtaktsignal (CLK0) im Ansprechen auf das Taktwählsignal (CKE0) in Bereitschaft gesetzt, so daß Daten im Ansprechen auf das Systemtaktsignal (CLK0) eingespeist oder ausgegeben werden. Die Daten gemäß 16 Bits werden in die Speichervorrichtungen 12- 1 bis 12-4 eingespeist oder ausgegeben und daher betragen die gesamten Daten, die in die Speichervorrichtungen 12-1 bis 12-4 eingespeist oder aus diesen ausgegeben wer­ den, gleich 64 Bits.
Die in dem Abschnitt 20' mit strichlierter Linie angeordneten Speichervorrichtun­ gen 22-1 bis 22-4 sind Speichervorrichtungen, die auf der rückwärtigen Fläche 20 des Speichermoduls montiert sind. Eine Operation der Speichervorrichtungen 22-1 bis 22-4 wird im Ansprechen auf ein Chipwählsignal (CSB1) in Bereitschaft gesetzt und es wird das Systemtaktsignal (CLK1) im Ansprechen auf das Taktfreigabesignal (CKE1) in Bereitschaft gesetzt oder freigegeben, so daß Daten im Ansprechen auf das Systemtakt­ signal (CLK1) eingespeist oder ausgegeben werden. Es werden Daten mit 16 Bits in jede der Speichervorrichtungen 22-1 bis 22-4 eingegeben oder aus diesen ausgegeben und daher beträgt die Gesamtzahl der Daten, die in die Speichervorrichtungen 22-1 bis 22-4 eingespeist oder aus diesen ausgegeben werden, gleich 64 Bits.
Es sind andere Signalleitungen, die in Fig. 4 nicht gezeigt sind, über gemeinsame Signalleitungen miteinander verbunden. Das heißt, wie in Fig. 4 gezeigt ist, sind in dem 256M Byte Speichermodul 4 Speichervorrichtungen mit 16M × 16 Bits jeweils sowohl auf der Frontfläche 10 als auch auf der rückwärtigen Fläche 20 montiert. Die vier Spei­ chervorrichtungen, die auf der Frontfläche 10 montiert sind, und die vier Speichervor­ richtungen, die auf der rückwärtigen Fläche 20 montiert sind, können unabhängig von­ einander betrieben werden, um Daten mit 64 Bits in dem 256M Byte Speichermodul einzuspeisen, auszugeben. Wie in Fig. 4 gezeigt ist, kann es im Falle der vier Speicher­ vorrichtungen, die auf der Frontfläche und der rückwärtigen Fläche 10 und 20 getrennt betrieben werden und dort montiert sind, um die Kapazität des Speichermoduls zu erhö­ hen, wünschenswert sein, die Kapazität der Speichervorrichtungen zu erhöhen. Um bei­ spielsweise einen 512M Byte Speichermodul zu konfigurieren, können vier Speicher­ vorrichtungen mit 16M × 16 Bits jeweils sowohl auf der Frontfläche als auch der rück­ wärtigen Fläche des Speichermoduls montiert sein. Jedoch sind diese Speichermodule mit dieser hohen Kapazität sehr schwierig herzustellen. Auch kann es dann, wenn die Speichervorrichtungen So, wie dies in Fig. 4 gezeigt ist, betrieben werden, schwierig sein, einen Speichermodul mit einer hohen Kapazität zu konfigurieren, und zwar unter Verwendung der Speichervorrichtungen, die eine kleine Kapazität haben.
Bei dem Bestreben, diese und/oder andere potentielle Probleme zu beseitigen, werden vier Speichervorrichtungen, die derart konfiguriert sind, daß zwei TSOP-Pakete von 32M × 8 Bits gestapelt sind, sowohl auf der Frontfläche 10 als auch auf der rück­ wärtigen Fläche 20 montiert, so daß der Speichermodul eine Kapazität von 512M Byte besitzt. Da jedoch der Speichermodul in einer solchen Weise konfiguriert ist, daß zwei Pakete gestapelt sind, wird die Speichervorrichtung insgesamt zu dick.
Bei dem Bestreben, diese und/oder andere potentielle Probleme zu überwinden, wurde ein Speichermodul eingeführt, der zwei Chips in einer Packung zusammenpackt. Fig. 5 zeigt eine Querschnittsansicht einer Multi-Chip-Speichervorrichtung, bei der zwei Chips in einer Packung oder einem Gehäuse eingekapselt sind. Wie in Fig. 5 gezeigt ist, enthält die Multi-Chip-Speichervorrichtung obere und untere Chips 52-1 und 52-2, die einander gegenüberliegend angeordnet sind, und eine gemeinsame Packung 50, welche die oberen und unteren Chips 52-1 und 52-2 einkapselt. Der obere Chip 52-1 enthält erste und zweite Leiterrahmen 54-1 und 54-2, erste und zweite Isoliermaterialien 56-1 und 56-2, erste und zweite Lötanschlüsse oder Lötflecken 58-1 und 58-2 und erste und zweite Bindedrähte 60-1 und 60-2 (bonding wires). Der untere Chip 52-2 enthält erste und zweite Leiterrahmen 54-3 und 54-4, erste und zweite Isoliermaterialien 56-3 und 56-4, erste und zweite Lötflecken 58-3 und 58-4 und erste und zweite Bindedrähte 60-3 und 60-4.
Bei der in Fig. 5 gezeigten Multi-Chip-Speichervorrichtung sind der erste Leiter­ rahmen 54-1 des oberen Chips 52-1 und der erste Leiterrahmen 54-2 des unteren Chips 52-2 miteinander verbunden, und der zweite Leiterrahmen 54-2 des oberen Chips 52-1 und der zweite Leiterrahmen 54-4 des unteren Chips 52-2 sind ebenfalls miteinander verbunden. Die Leiterrahmen (lead frames) 54-1 bis 54-4 sind mit einer Vielzahl von Steuersignalanlegestiften von jeweils dem oberen und dem unteren Chip 52-1 und 52-2 verbunden. Die Leiterrahmen, die mit einer Vielzahl von Dateneingangs-/ -ausgangsstiften der Chips 52-1 und 52-2 verbunden sind, sind nicht miteinander ver­ bunden und sind voneinander unabhängig konfiguriert. Mit anderen Worten sind alle ersten und zweiten Leiterrahmen der Chips 52-1 und 52-2, ausgenommen den Leiter­ rahmen, die mit den Dateneingangs-/-ausgangsstiften der Chips 52-1 und 52-2 der 32M x 8 Bits verbunden sind, jeweils miteinander verbunden. Als ein Ergebnis besitzt die Multi-Chip-Speichervorrichtung die gleiche Stiftkonfiguration, wie sie in Fig. 3 gezeigt ist. Der erste und der zweite Leiterrahmen 54-1 und 54-2 von Fig. 5 werden als Si­ gnaleingabe-/-ausgabestifte verwendet.
Fig. 6 zeigt eine Draufsicht, die eine Stiftkonfiguration des SDRAM eines 54- Stift-TSOP-Typs mit 32M × 8 Bits veranschaulicht. In Fig. 6 bezeichnen die Stiftnum­ mern 4, 7, 10, 15, 40, 42, 45, 48 und 51 Nicht-Anschlußstifte (NC). Im Falle einer Mul­ ti-Chip-Speichervorrichtung, bei der zwei Chips 52-1 und 52-2 in eine Packung oder Gehäuse zusammengepackt sind, können die Nicht-Anschlußleiter oder Einführrahmen des Chips 52-1 mit den Dateneingangs-/-ausgangsleiterrahmen (DQ0 bis DQ7) des Chips 52-2 verbunden sein. Daher kann die Speichervorrichtung die gleiche Stiftkonfi­ guration haben, wie sie in Fig. 3 gezeigt ist, und wird zu einem SDRAM mit 32M × 8 Bits × 2.
Bei der Speichervorrichtung von Fig. 5 werden zwei Chips 52-1 und 52-2 gleich­ zeitig im Ansprechen auf das Chipwählsignal in Bereitschaft gesetzt (enabled) und es wird das Systemtaktsignal im Ansprechen auf das Taktfreigabesignal in Bereitschaft gesetzt (enabled), so daß Daten mit 8 Bits in jeden der zwei Chips 52-1 und 52-2 im Ansprechen auf das Systemtaktsignal eingespeist oder aus diesem ausgegeben werden. Da jedoch die zwei Chips eine Eingabe/Ausgabe von Daten zur gleichen Zeit durchfüh­ ren, kann eine übermäßige Wärmeentwicklung stattfinden, wodurch die Performance der Speichervorrichtung reduziert wird.
Fig. 7 zeigte eine Draufsicht, die Speichervorrichtungen von Fig. 5 veranschau­ licht, die an dem Speichermodul von Fig. 2 montiert sind, und veranschaulicht Steuersi­ gnalleitungen auf dem Mainboard. Der Speichermodul von Fig. 7 enthält 8 Speichervor­ richtungen 12-1 bis 12-4 und 22-1 bis 22-4 mit 32M × 8 Bits × 2 und besitzt somit eine Kapazität von 512M Bytes. In den Fig. 1 und 7 sind gleiche Bezugszeichen für gleiche Teile verwendet.
Die Speichervorrichtungen 12-1 bis 12-4, die in dem Abschnitt 10' mit strichlier­ ter Linie angeordnet sind, sind an der Frontfläche 10 des Speichermoduls montiert. Die Operation der Speichervorrichtungen 12-3 und 12-4 wird im Ansprechen auf das Chip­ wählsignal (CSB0) in Bereitschaft gesetzt oder freigegeben und es wird das Systemtakt­ signal (CLK0) im Ansprechen auf das Taktfreigabesignal (CKE0) freigesetzt oder frei­ gegeben, so daß Daten mit 32 Bits im Ansprechen auf das Systemtaktsignal (CLK0) eingespeist oder ausgegeben werden. Auch wird die Operation der Speichervorrichtun­ gen 12-1 und 12-2 im Ansprechen auf das Chipwählsignal (CSB 1) freigegeben oder in Bereitschaft gesetzt und es wird das Systemtaktsignal (CLK1) im Ansprechen auf das Taktfreigabesignal (CKE1) freigegeben, so daß Daten mit 32 Bits im Ansprechen auf das Systemtaktsignal (CLK1) eingespeist oder ausgegeben werden. Das heißt, es werden die Speichervorrichtungen 12-1 bis 12-4 im Ansprechen auf das Chipwählsignal (CSB0) und das Taktfreigabesignal (CKE0) in Bereitschaft gesetzt oder freigegeben und es wer­ den Daten mit 64 Bits im Ansprechen auf das Systemtaktsignal (CLK0, CLK1) einge­ speist oder ausgegeben.
Die Speichervorrichtungen 22-1 bis 22-4, die in dem Abschnitt 20' mit strichlier­ ter Linie angeordnet sind, sind auf der rückwärtigen Oberfläche 20 des Speichermoduls montiert. Die Operation der Speichervorrichtungen 22-1 und 22-2 wird im Ansprechen auf das Chipwählsignal (CSB1) freigegeben oder in Bereitschaft gesetzt und es wird das Systemtaktsignal (CLK0) im Ansprechen auf das Taktfreigabesignal (CKE1) freigege­ ben, so daß Daten mit 32 Bits im Ansprechen auf das Systemtaktsignal (CLK0) einge­ speist oder ausgegeben werden. Auch wird der Betrieb bzw. Operation der Speichervor­ richtungen 22-3 und 22-4 im Ansprechen auf das Chipwählsignal (CSB1) freigegeben oder in Bereitschaft gesetzt und es wird das Systemtaktsignal (CLK1) im Ansprechen auf das Taktfreigabesignal (CKE1) freigegeben oder freigesetzt, so daß Daten mit 32 Bits im Ansprechen auf das Systemtaktsignal (CLK1) eingespeist oder ausgegeben wer­ den. Das heißt, die Speichervorrichtungen 12-1 bis 12-4 werden im Ansprechen auf das Chipwählsignal (CSB1) und das Taktfreigabesignal (CKE1) in Bereitschaft gesetzt oder freigegeben und es werden Daten mit 64 Bits im Ansprechen auf das Systemtaktsignal (CLK0, CLK1) eingespeist oder ausgegeben.
Jedoch können herkömmliche Speichervorrichtungen, wie oben dargelegt wurde, eine verschlechterte Performance haben, und zwar auf Grund der Wärme, die erzeugt werden kann, wenn zwei Chips eine Eingabe/Ausgabe von Daten zur gleichen Zeit durchführen.
Zusammenfassung der Erfindung
Gemäß den Ausführungsformen der vorliegenden Erfindung werden Multi-Chip- Speichervorrichtungen geschaffen, die wenigstens zwei Speicherchips gemäß einer in­ tegrierten Schaltung enthalten, von denen jeder eine Vielzahl an entsprechenden Adres­ senpads, Datenpads und Steuersignalpads (Lötflecke) und ein gemeinsames Gehäuse oder Packung aufweisen, welches wenigstens zwei Speicherchips gemäß einer inte­ grierten Schaltung einkapselt und welche eine Vielzahl von externen Anschlüssen auf­ weist. Eine interne Verbindungsschaltung in dem gemeinsamen Gehäuse oder Packung ist so konfiguriert, um wenigstens einen der entsprechenden Steuersignalanschlußflecke von jedem der Speicherchips gemäß einer integrierten Schaltung zu getrennten An­ schlüssen der Vielzahl der externen Anschlüsse zu verbinden, um eine unabhängige externe Steuerung von jedem der Speicherchips gemäß einer integrierten Schaltung zu­ zulassen, die in dem gemeinsamen Gehäuse oder Packung eingekapselt sind. Indem eine unabhängige externe Steuerung zugelassen wird, können die wenigstens zwei Speicher­ chips gemäß einer integrierten Schaltung auch nicht gleichzeitig betrieben werden. Demzufolge können die Ausführungsformen der internen Verbindungsschaltung in dem gemeinsamen Gehäuse oder Packung ein Mittel liefern, um unabhängig jeden Speicher­ chip der integrierten Schaltung zu steuern, die in dem gemeinsamen Gehäuse oder Pak­ kung eingekapselt sind, was über wenigstens einen der Vielzahl der externen Anschlüs­ se erfolgt. Die Entwicklung von Wärme in der Multi-Chip-Speicherpackung wird daher reduziert.
Bei einigen Ausführungsformen umfassen die wenigstens zwei Speicherchips der integrierten Schaltung wenigstens zwei identische Speicherchips einer integrierten Schaltung. Bei anderen Ausführungsformen umfaßt wenigstens einer der entsprechen­ den Steuerschaltungspads ein Chipwählsignalpad (Anschlußfleck) und es ist die interne Verbindungsschaltung der gemeinsamen Packung oder des gemeinsamen Gehäuses so konfiguriert, um den Chipwählsignalpad der Speicherchips der integrierten Schaltung mit getrennten Anschlüssen der Vielzahl der externen Anschlüsse zu verbinden, um eine externe Chipauswahl von jedem der Speicherchips der integrierten Schaltung zu ermög­ lichen, die in der gemeinsamen Packung oder Gehäuse eingekapselt sind. Bei anderen Ausführungsformen umfaßt wenigstens einer der entsprechenden Steuerschaltungspads ein Taktfreigabesignalpad, und die interne Verbindungsschaltung in dem gemeinsamen Gehäuse oder Packung ist so konfiguriert, um das Taktfreigabesignalpad von jedem der Speicherchips der integrierten Schaltung mit getrennten Anschlüssen der Vielzahl der externen Anschlüsse zu verbinden, um dadurch eine unabhängige externe Taktung von jedem der Speicherchips der integrierten Schaltung zu ermöglichen, die in der gemein­ samen Packung oder Gehäuse eingekapselt sind. Bei noch anderen Ausführungsformen ist die interne Verbindungsschaltung ferner so konfiguriert, um die entsprechenden Da­ tenpads der Speicherchips der integrierten Schaltung in gemeinsamer Form mit einer Vielzahl von entsprechenden externen Anschlüssen zu verbinden. Bei noch anderen Ausführungsformen ist die interne Verbindungsschaltung so konfiguriert, um entspre­ chende Datenpads der Speicherchips der integrierten Schaltung mit getrennten An­ schlüssen der externen Anschlüsse zu verbinden.
Die Multi-Chip-Speichervorrichtungen gemäß irgendeiner der Ausführungsfor­ men, die oben beschrieben sind, können kombiniert werden, um Speichermodule gemäß den Ausführungsformen der Erfindung herzustellen. Die Speichermodule enthalten ein Speichermodulsubstrat mit ersten und zweiten sich gegenüberliegenden Flächen. Es ist wenigstens eine Multi-Chip-Speichervorrichtung, wie sie oben beschrieben ist, auf der ersten Oberfläche und auf der zweiten Oberfläche vorgesehen.
Bei einigen Ausführungsformen der Speichermodule enthält das Speichermodul­ substrat ferner eine externe Verbindungsschaltung, die derart konfiguriert ist, um gleichzeitig lediglich einen der wenigstens zwei integrierten Speicherchips in jeder der wenigstens einen Multi-Chip-Speichervorrichtung auf der ersten Oberfläche und auf der zweiten Oberfläche in Bereitschaft zu setzen. Bei anderen Ausführungsformen ist die externe Verbindungsschaltung ferner so konfiguriert, um gleichzeitig lediglich einen entsprechenden einen der wenigstens zwei integrierten Schaltungschips in jeder der Multi-Chip-Speichervorrichtung, die wenigstens einmal vorhanden ist, auf der ersten Oberfläche und auf der zweiten Oberfläche in Bereitschaft zu setzen oder freizugeben. Bei noch anderen Ausführungsformen ist die externe Verbindungsschaltung ferner so konfiguriert, um gleichzeitig lediglich einen ersten der wenigstens zwei integrierten Schaltungschips der wenigstens einen Multi-Chip-Speichervorrichtung auf der ersten Oberfläche in Bereitschaft zu setzen, und um gleichzeitig wenigstens einen zweiten der wenigstens zwei integrierten Schaltungschips in jeder der bzw. in der wenigstens einen Multi-Chip-Speichervorrichtung auf der zweiten Oberfläche in Bereitschaft zu setzen oder freizugeben. Bei noch anderen Ausführungsformen ist die externe Verbindungs­ schaltung ferner so konfiguriert, um lediglich einen ersten der wenigstens zwei inte­ grierten Schaltungschips in jeder der Speichervorrichtungen gemäß der wenigstens ei­ nen Multi-Chip-Speichervorrichtungen an einem ersten Abschnitt der ersten Oberfläche und an einem entsprechenden ersten Abschnitt der zweiten Oberfläche in Bereitschaft zu setzen, und um gleichzeitig lediglich einen zweiten der wenigstens zwei integrierten Schaltungschips in jeder der Speichervorrichtungen gemäß der wenigstens einen Multi- Chip-Speichervorrichtung an einem zweiten Abschnitt der ersten Oberfläche und an einem entsprechenden zweiten Abschnitt der zweiten Oberfläche in Bereitschaft zu set­ zen.
Bei anderen Ausführungsformen umfaßt die externe Verbindungsschaltung ferner eine erste externe Systemtaktschaltung, die derart konfiguriert ist, um einen ersten ex­ ternen Systemtakt den wenigstens zwei integrierten Schaltungsspeicherchips in jeder der Speichervorrichtungen der wenigstens einen Multi-Chip-Speichervorrichtung auf der ersten Oberfläche zu liefern und um einen zweiten externen Systemtakt bzw. Taktsignal zu den wenigstens zwei integrierten Schaltungsspeicherchips in jeder der Speichervor­ richtungen gemäß der wenigstens einen Multi-Chip-Speichervorrichtung auf der zweiten Oberfläche zu liefern. Bei noch anderen Ausführungsformen enthält die externe Verbin­ dungsschaltung ferner eine erste externe Systemtaktschaltung, die so konfiguriert ist, um ein erstes externes Systemtaktsignal zu den wenigstens zwei integrierten Schal­ tungsspeicherchips in jeder der Speichervorrichtungen gemäß der wenigstens einen Multi-Chip-Speichervorrichtung an einem ersten Abschnitt der ersten Oberfläche und an einem entsprechenden ersten Abschnitt der zweiten Oberfläche zuzuführen, und um ein zweites externes Systemtaktsignal den wenigstens zwei integrierten Schaltungsspeicher­ chips in jeder der Speichervorrichtungen gemäß der wenigstens einen Multi-Chip- Speichervorrichtung an einem zweiten Abschnitt der ersten Oberfläche und an einem entsprechenden zweiten Abschnitt der zweiten Oberfläche zuzuführen.
Gemäß Ausführungsformen eines Verfahrens nach der vorliegenden Erfindung wird eine Multi-Chip-Modulvorrichtung, die wenigstens zwei integrierte Schaltungs­ speicherchips und eine gemeinsame Packung oder Gehäuse aufweist, welches die we­ nigstens zwei integrierten Schaltungsspeicherchips einkapselt und die eine Vielzahl von externen Anschlüssen aufweist, dadurch gesteuert, indem jeder der integrierten Schal­ tungsspeicherchips unabhängig gesteuert wird, der in der gemeinsamen Packung oder Gehäuse eingekapselt ist, und zwar von außerhalb des gemeinsamen Gehäuses oder Packung. Eine unabhängige Steuerung kann dadurch realisiert werden, indem gemäß den Ausführungsformen der vorliegenden Erfindung unabhängig jeder der integrierten Schaltungsspeicherchips ausgewählt wird, die in dem gemeinsamen Gehäuse eingekap­ selt sind, und/oder indem unabhängig ein Taktsignal freigegeben wird, und zwar für jeden der integrierten Schaltungsspeicherchips, die in der gemeinsamen Packung oder Gehäuse eingekapselt sind.
Gemäß anderen Ausführungsformen des Verfahrens wird ein Speichermodul, der ein Speichermodulsubstrat und wenigstens eine Multi-Chip-Speichervorrichtung auf einer Oberfläche und auf einer zweiten Oberfläche desselben aufweist, dadurch gesteu­ ert, indem gleichzeitig lediglich einer der wenigstens zwei integrierten Schaltungsspei­ cherchips in jeder der Speichervorrichtungen gemäß der wenigstens einen Multi-Chip- Speichervorrichtung auf der ersten Oberfläche und auf der zweiten Oberfläche freigege­ ben wird.
Kurze Beschreibung der Zeichnungen
Fig. 1A und 1B sind Draufsichten, die jeweils Konfigurationen einer Frontfläche und einer rückwärtigen Fläche eines herkömmlichen 144-pin/200-pin- Speichermoduls zeigen;
Fig. 2 ist eine Querschnittsansicht eines SDRAM vom TSOP-Typ;
Fig. 3 zeigt eine Draufsicht, die eine Stiftkonfiguration des SDRAM des 54- Stift-TSOP-Typs zeigt;
Fig. 4 ist eine Draufsicht, die Speichervorrichtungen veranschaulicht, welche an dem Speichermodul montiert sind, der in den Fig. 1A und 1B ge­ zeigt ist;
Fig. 5 zeigt eine Querschnittsansicht einer Speichervorrichtung, wobei zwei Chips in eine Packung oder Gehäuse eingepackt sind;
Fig. 6 zeigt eine Draufsicht, die eine Stiftkonfiguration eines SDRAM eines 54-Pin-TSOP-Typs mit 32M × 8 Bits veranschaulicht;
Fig. 7 ist eine Draufsicht, die Speichervorrichtungen von Fig. 5 veranschau­ licht, die an dem Speichermodul von Fig. 1 montiert sind;
Fig. 8 ist eine Draufsicht, die eine Stiftkonfiguration der Multi-Chip- Speichervorrichtungen gemäß den Ausführungsformen der vorliegen­ den Erfindung veranschaulicht;
Fig. 9 ist eine Draufsicht, die Multi-Chip-Speichervorrichtungen gemäß Aus­ führungsformen der vorliegenden Erfindung veranschaulicht, welche an einem Speichermodul montiert sind, entsprechend Ausführungs­ formen der vorliegenden Erfindung; und
Fig. 10 zeigt eine Draufsicht, die Multi-Chip-Speichervorrichtungen gemäß Ausführungsformen der vorliegenden Erfindung veranschaulicht, die an einem Speichermodul gemäß anderen Ausführungsformen der vor­ liegenden Erfindung montiert sind.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Es wird nun die vorliegende Erfindung vollständiger unter Hinweis auf die beige­ fügten Zeichnungen beschrieben, in denen Ausführungsformen der Erfindung gezeigt sind. Die Erfindung kann jedoch in sehr unterschiedlichen Arten realisiert werden und ist nicht auf die hier dargestellten Ausführungsformen beschränkt. Vielmehr dienen die­ se Ausführungsformen dazu, um die Offenbarung für Fachleute vollständiger und klarer darzustellen, wobei der Rahmen der Erfindung für Fachleute erkenntlich ist. Ähnliche Bezugszeichen bezeichnen ähnliche Elemente. Es sei darauf hingewiesen, daß dann, wenn ein Element, wie beispielsweise eine Schicht, eine Zone oder ein Substrat, so an­ gesprochen wird, daß "auf" einem anderen Element angeführt wird, diese Schicht, Zone oder Substrat direkt auf einem anderen Element vorgesehen sein kann oder unter Zwi­ schenfügung von Elementen ebenso vorgesehen sein kann. Wenn im Gegensatz dazu ein Element so bezeichnet wird, daß es "direkt auf" einem anderen Element vorhanden ist, so sind keine dazwischen liegenden Elemente vorhanden. Es sei auch darauf hingewie­ sen, daß dann, wenn ein Element als "verbunden" oder als "gekoppelt" mit einem ande­ ren Element beschrieben wird, es direkt angeschlossen sein kann oder auch an das ande­ re Element unter Zwischenfügung von Elementen gekoppelt sein kann. Wenn im Ge­ gensatz dazu ein Element als "direkt angeschlossen" oder "direkt gekoppelt" mit einem anderen Element bezeichnet wird, so sind keine dazwischen liegenden Elemente vor­ handen.
Fig. 8 zeigt eine Draufsicht, die eine Stiftkonfiguration von Multi-Chip- Speichervorrichtungen gemäß Ausführungsformen der vorliegenden Erfindung veran­ schaulicht. Die Stiftzahl 15 bezeichnet einen ein Chipwählsignal (CSB1) anlegenden Stift. Die Stiftzahl 40 bezeichnet ein Taktfreigabesignal (CKE1). Die Stiftzahl 19 be­ zeichnet einen ein Chipwählsignal (CSB0) anlegenden Stift. Die Stiftzahl 37 bezeichnet einen ein Taktfreigabesignal (CKE0) anlegenden Stift. Die anderen Stiftkonfigurationen sind ähnlich denjenigen von Fig. 6.
Bei herkömmlichen Multi-Chip-Speichervorrichtungen sind die ein Chipwählsi­ gnal anlegenden Leiterrahmen und die ein Taktfreigabesignal anlegenden Leiterrahmen der zwei Chips miteinander verbunden. Jedoch sind bei der Multi-Chip- Speichervorrichtung von Fig. 8 die ein Chipwählsignal anlegenden Leiterrahmen und/oder die ein Taktfreigabesignal anlegenden Leiterrahmen der zwei Chips nicht mit­ einander verbunden, sondern sind voneinander unabhängig konfiguriert. Somit bilden die Leiterrahmen (lead frames) eine Ausführungsform einer internen Verbindungs­ schaltung in dem gemeinsamen Gehäuse oder Packung, die so konfiguriert ist, um we­ nigstens einen der entsprechenden Steuersignalanschlußflecke (pads) von jedem der integrierten Schaltungsspeicherchips mit einem getrennten einen der Vielzahl der exter­ nen Anschlüsse zu verbinden, um eine unabhängige externe Steuerung von jedem der integrierten Schaltungsspeicherchips zu ermöglichen, die in dem gemeinsamen Gehäuse oder Packung eingekapselt sind. Andere Ausführungsformen von Leiterrahmen und/oder anderen internen Verbindungsschaltungen können ebenso realisiert werden.
Auch sind bei den herkömmlichen Speichervorrichtungen acht Dateneingangs­ /-ausgangsleiterrahmen der zwei Chips nicht miteinander verbunden, sondern sind von­ einander unabhängig konfiguriert. Jedoch sind bei der Stiftkonfiguration der Ausfüh­ rungsformen der Multi-Chip-Speichervorrichtung von Fig. 8 acht Dateneingangs-/ -ausgangsleiterrahmen der zwei Chips miteinander verbunden. Daher wird ein Betrieb der Speichervorrichtungen von Fig. 8 im Ansprechen auf das Chipwählsignal (CSB0) freigegeben und es wird das Systemtaktsignal (CLK) im Ansprechen auf das Taktfrei­ gabesignal (CKE0) freigegeben, so daß Daten in lediglich einen der zwei Chips einge­ speist oder aus lediglich einem der Chips ausgegeben werden. Auch wird eine Operation der Speichervorrichtungen im Ansprechen auf das Chipwählsignal (CSB1) freigegeben oder ermöglicht, und es wird das Systemtaktsignal (CLK) im Ansprechen auf das Takt­ freigabesignal (CKE1) freigegeben, so daß Daten in den anderen der zwei Chips einge­ speist werden kann oder von dem anderen der zwei Chips ausgegeben werden. Daher können bei den Ausführungsformen der Multi-Chip-Speichervorrichtungen von Fig. 8 die zwei Chips in der Packung im Ansprechen auf unterschiedliche Steuersignale unab­ hängig voneinander betrieben werden.
Bei den Ausführungsformen von Fig. 8 sind Dateneingabe-/-ausgabeleiterrahmen der zwei Chips intern miteinander verbunden und es sind Dateneingabe-/-ausgabestifte (DQ0 bis DQ7) von 8 Bits extern konfiguriert. Da jedoch die Speichervorrichtung von Fig. 8 keine Nicht-Anschlußstifte (NC) besitzt, können die Nicht-Anschlußstifte von Fig. 8 mit den Dateneingabe-/-ausgabepads des anderen Chips verbunden werden, um extern die Dateneingabe-/-ausgabestifte (DQ0 bis DQ15) der 16 Bits zu konfigurieren. Auch wenn die Speichervorrichtung nicht mit niedriger Energie betrieben werden muß, können Anlegestifte für das Taktfreigabesignal (CKE0, CKE1) miteinander verbunden werden.
Fig. 9 zeigt eine Draufsicht, die Multi-Chip-Speichervorrichtungen gemäß Aus­ führungsformen der vorliegenden Erfindung veranschaulicht, die auf einem Speicher­ modulsubstrat gemäß den Ausführungsformen der vorliegenden Erfindung montiert sind. Der Speichermodul besitzt 8 Multi-Chip-Speichervorrichtungen gemäß 32M × 8 Bits × 2 und hat somit eine Kapazität von 512M Bytes. In den Fig. 1 und 9 sind gleiche Bezugszeichen für gleiche Teile verwendet.
Die Speichervorrichtungen 12-1 bis 12-4, die in dem Abschnitt 10' mit strichlier­ ter Linie angeordnet sind, sind auf der Frontfläche 10 des Speichermodulsubstrats mon­ tiert. Eine Operation von einem Chip von jeder Speichervorrichtung 12-1 bis 12-4 wird im Ansprechen auf das Chipwählsignal (CSB0) freigegeben und es wird das System­ taktsignal (CLK0) im Ansprechen auf das Taktfreigabesignal (CKE0) in Bereitschaft gesetzt oder freigegeben, so daß Daten mit 8 Bits im Ansprechen auf das Systemtaktsi­ gnal (CLK0) eingespeist oder ausgegeben werden. Auch wird eine Operation von jeder der Speichervorrichtungen 12-1 bis 12-4 im Ansprechen auf das Chipwählsignal (CSB1) freigegeben oder in Bereitschaft gesetzt, und es wird das Systemtaktsignal (CLK1) im Ansprechen auf das Taktfreigabesignal (CKE1) freigegeben, so daß Daten mit 8 Bits im Ansprechen auf das Systemtaktsignal (CLK1) eingespeist oder ausgege­ ben werden.
Die Speichervorrichtungen 22-1 bis 22-4, die in dem Abschnitt 20' mit strichlier­ ter Linie angeordnet sind, sind an der rückwärtigen Fläche 20 des Speichermodulsub­ strats montiert. Eine Operation von lediglich einem Chip von jeder Speichervorrichtung 22-1 bis 22-4 wird im Ansprechen auf das Chipwählsignal (CSB0) freigegeben oder in Bereitschaft gesetzt, und es wird das Systemtaktsignal (CLK0) im Ansprechen auf das Taktfreigabesignal (CKE0) freigegeben, so daß Daten mit 8 Bits im Ansprechen auf das Systemtaktsignal (CLK0) eingespeist oder ausgegeben werden. Auch wird eine Operati­ on des anderen Chips von jeder Speichervorrichtung 22-1 bis 22-4 im Ansprechen auf das Chipwählsignal (CSB 1) freigegeben, und es wird das Systemtaktsignal (CLK1) im Ansprechen auf das Taktfreigabesignal (CKE1) freigegeben, so daß Daten mit 8 Bits im Ansprechen auf das Systemtaktsignal (CLK1) eingespeist oder ausgegeben werden.
Mit anderen Worten werden die oberen (oder unteren Chips) der Speichervor­ richtungen 12-1 bis 12-4 und 22-1 bis 22-4 gleichzeitig durch das Chipwählsignal (CSB0) und das Taktfreigabesignal (CKE0) in Betrieb genommen und es werden die unteren (oder oberen) Chips der Speichervorrichtungen 12-1 bis 12-4 und 22-1 bis 22-4 gleichzeitig durch das Chipwählsignal (CSB1) und das Taktfreigabesignal (CKE1) in Betrieb gesetzt. Es werden demzufolge Daten mit 8 Bits in jede der Speichervorrichtun­ gen 12-1 bis 12-4 und 22-1 bis 22-4 eingespeist oder aus diesen ausgegeben, und es werden auf diese Weise Daten mit einer Gesamtheit von 64 Bits in den Speichermodul eingespeist oder aus diesem ausgegeben.
Bei den Ausführungsformen von Fig. 9 werden die oberen Chips und die unteren Chips der Speichervorrichtungen 12-1 bis 12-4 und 22-1 bis 22-4 nicht gleichzeitig be­ trieben. Da die oberen Chips und die unteren Chips der vorderen Oberfläche und der rückwärtigen Oberfläche abwechselnd in Betrieb genommen werden, kann die Wärme, die dabei erzeugt wird, reduziert werden, und zwar verglichen mit dem Fall, wenn die oberen und die unteren Chips gleichzeitig betrieben werden.
Fig. 10 zeigt eine Draufsicht, die Multi-Chip-Speichervorrichtungen gemäß Aus­ führungsformen nach der vorliegenden Erfindung veranschaulicht, die auf einem Spei­ chermodulsubstrat gemäß anderen Ausführungsformen der vorliegenden Erfindung montiert sind. Bei dem Speichermodul nach Fig. 10 wird das Systemtaktsignal (CLK0) an die Speichervorrichtungen 12-1 und 12-2, die in dem Abschnitt 10' mit der strichlierten Linie angeordnet sind, und an die Speichervorrichtungen 22-1 und 22-2, die in dem Abschnitt 20' mit der strichlierten Linie angeordnet sind, angelegt, und es wird das Systemtaktsignal (CLK1) an die Speichervorrichtungen 12-3 und 12-4, die in dem Abschnitt 10' mit der strichlierten Linie angeordnet sind, und an die Speichervorrich­ tungen 22-3 und 22-4 angelegt, die in dem Abschnitt 20' mit der strichlierten Linie an­ geordnet sind. Da somit die Systemtaktsignale (CLK0, CLK1) geteilt sind und an einige der Speichervorrichtungen an der Frontfläche angelegt werden und an einige der Spei­ chervorrichtungen auf der rückwärtigen Fläche angelegt werden, kann die Last der Sy­ stemtaktsignalleitung reduziert werden, was dann zu einer erhöhten Signalübertra­ gungsgeschwindigkeit führt. Da ferner auch die oberen und die unteren Chips der Spei­ chervorrichtungen nicht gleichzeitig betrieben werden, kann die Performance verbessert werden.
Bei den oben erläuterten Ausführungsformen besitzen die Multi-Chip- Speichervorrichtungen wenigstens zwei Chips in einer Packung oder Gehäuse. Wenn eine Multi-Chip-Speichervorrichtung drei Chips in einer Packung oder Gehäuse auf­ weist, so können die Multi-Chip-Speichervorrichtungen gemäß den Ausführungsformen der Erfindung in einer solchen Weise konfiguriert werden, daß die ein Chipwählsignal anlegenden oder zuführenden Stifte der zwei Chips und zwei ein Taktsignal freigeben­ des Signal anlegende Stifte miteinander verbunden werden und die Dateneingabe-/- ausgabestifte der drei Chips miteinander verbunden werden. Alternativ können Ausfüh­ rungsformen der Multi-Chip-Speichervorrichtungen auch in solcher Weise konfiguriert werden, daß drei ein Chipwählsignal anlegende Stifte der drei Chips und drei ein Takt­ freigabesignal anlegende Stifte externe konfiguriert werden und Dateneingabe-/- ausgabestifte der drei Chips miteinander verbunden werden.
In ähnlicher Weise können bei den Speichermodulen gemäß den Ausführungsfor­ men der vorliegenden Erfindung, bei denen jede einer Vielzahl von Multi-Chip- Speichervorrichtungen drei Chips enthält, die montiert sind, die Speichermodule in ei­ ner solchen Weise konfiguriert werden, daß Daten in einen oder mehrere der drei Chips eingespeist oder aus diesen ausgegeben werden, und zwar von jeder der Vielzahl der Speichervorrichtungen und im Ansprechen auf zwei Chipwählsignale und zwei Takt­ freigabesignale, oder im Ansprechen auf drei Taktwählsignale und drei Taktfreigabesi­ gnale.
Wie oben beschreiben ist, kann bei den Multi-Chip-Speichervorrichtungen gemäß den Ausführungsformen der vorliegenden Erfindung, da die Chips in den Multi-Chip- Speichervorrichtungen individuell oder einzeln betrieben werden, die Wärmeentwick­ lung reduziert werden und es wird daher die Performance der Speichervorrichtungen verbessert. Da ferner bei den Speichermodulen gemäß einigen Ausführungsformen der vorliegenden Erfindung die Chips der Speichervorrichtung einzeln oder individuell be­ trieben werden, kann die Wärmeentwicklung reduziert werden und es kann daher die Performance der Speichermodule verbessert werden. Zusätzlich können die Speicher­ module und die Steuerverfahren gemäß den Ausführungsformen der vorliegenden Er­ findung die Zuverlässigkeit der Betriebsweise eines Moduls verbessern, die Chips in der Speichervorrichtung unabhängig voneinander betrieben werden können. Somit kann eine Überhitzung reduziert oder ausgeschlossen werden.
Es sind in den Zeichnungen und in der Beschreibung typische bevorzugte Ausfüh­ rungsformen der Erfindung dargestellt bzw. beschrieben und, obwohl spezifische Aus­ drücke verwendet wurden, sind sie lediglich in einem gattungsmäßigen und beschrei­ benden Sinn verwendet worden und haben nicht den Zweck, den Rahmen der Erfindung einzuschränken, wie er sich aus den nachfolgenden Ansprüchen ergibt.

Claims (28)

1. Multi-Chip-Speichervorrichtung, mit:
wenigstens zwei Speicherchips in einer integrierten Schaltung, von denen jeder eine Vielzahl an entsprechenden Adressenkontaktflecken, Datenkontaktflecken und Steuersignalkontaktflecken aufweist;
ein gemeinsames Gehäuse (package), welches wenigstens zwei Speicherchips als integrierte Schaltung einkapselt und welches eine Vielzahl von externen An­ schlüssen aufweist; und
einer internen Verbindungsschaltung in dem gemeinsamen Gehäuse, die so kon­ figuriert ist, um wenigstens einen der entsprechenden Steuersignalkontaktflecke von jedem der Speicherchips in der integrierten Schaltung mit getrennten An­ schlüssen der externen Anschlüsse zu verbinden, um eine unabhängige externe Steuerung von jedem Speicherchip in der integrierten Schaltung zu ermöglichen, die in dem gemeinsamen Gehäuse eingekapselt sind.
2. Multi-Chip-Speichervorrichtung nach Anspruch 1, bei der die wenigstens zwei Speicherchips in der integrierten Schaltung wenigstens zwei identische Spei­ cherchips der integrierten Schaltung aufweisen.
3. Multi-Chip-Speichervorrichtung nach Anspruch 1, bei der wenigstens einer der entsprechenden Steuerschaltungskontaktflecke einen Chipwählsignalkontakt­ fleck aufweist und bei der die interne Verbindungsschaltung in dem gemeinsa­ men Gehäuse so konfiguriert ist, um den Chipwählsignalkontaktfleck von jedem Speicherchip in der integrierten Schaltung mit einem getrennten Anschluß der Vielzahl der externen Anschlüsse zu verbinden, um eine unabhängige externe Chipauswahl von jedem Speicherchip in der integrierten Schaltung zu ermögli­ chen, die in dem gemeinsamen Gehäuse eingekapselt sind.
4. Multi-Chip-Speichervorrichtung nach Anspruch 1, bei der wenigstens ein ent­ sprechender Steuerschaltungskontaktfleck einen Taktfreigabesignalkontaktfleck umfaßt, und bei der die interne Verbindungsschaltung in dem gemeinsamen Ge­ häuse so konfiguriert ist, um den Taktfreigabesignalkontaktfleck von jedem Speicherchip in der integrierten Schaltung mit getrennten Anschlüssen der Viel­ zahl der externen Anschlüsse zu verbinden, um eine unabhängige externe Tak­ tung von jedem Speicherchip in der integrierten Schaltung zu ermöglichen, die in dem gemeinsamen Gehäuse eingekapselt sind.
5. Multi-Chip-Speichervorrichtung nach Anspruch 3, bei der wenigstens einer der entsprechenden Steuerschaltungskontaktflecke ein Taktfreigabesignalkontakt­ fleck ist, und bei der die interne Verbindungsschaltung in dem gemeinsamen Gehäuse oder gemeinsamen Packung so konfiguriert ist, um den Taktfreigabesi­ gnalkontaktfleck von jedem Speicherchip in der integrierten Schaltung mit ge­ trennten Anschlüssen der Vielzahl der externen Anschlüsse zu verbinden, um ei­ ne unabhängige externe Taktung von jedem Speicherchip in der integrierten Schaltung zu ermöglichen, die in dem gemeinsamen Gehäuse eingekapselt sind.
6. Multi-Chip-Speichervorrichtung nach Anspruch 1, bei der die interne Verbin­ dungsschaltung in dem gemeinsamen Gehäuse ferner derart konfiguriert ist, um entsprechende Datenkontaktflecke von jedem Speicherchip in der integrierten Schaltung gemeinsam mit einer Vielzahl der entsprechenden externen Anschlüs­ se zu verbinden.
7. Multi-Chip-Speichervorrichtung nach Anspruch 1, bei der die interne Verbin­ dungsschaltung in dem gemeinsamen Gehäuse ferner derart konfiguriert ist, um getrennte entsprechende Datenkontaktflecke von jedem der Speicherchips in der integrierten Schaltung mit getrennten Anschlüssen der externen Anschlüsse zu verbinden.
8. Multi-Chip-Speichervorrichtung nach Anspruch 1 in einer Kombination mit ei­ nem Speichermodulsubstrat, welches eine erste und eine zweite gegenüberlie­ gende Fläche aufweist, wobei die Multi-Chip-Speichervorrichtung eine erste Multi-Chip-Speichervorrichtung umfaßt, die auf der ersten Oberfläche vorgese­ hen ist, und ferner in einer Kombination mit einer zweiten Multi-Chip- Speichervorrichtung, die auf der zweiten Oberfläche vorgesehen ist, wobei die zweite Multi-Chip-Speichervorrichtung folgendes aufweist:
wenigstens zwei Speicherchips in einer integrierten Schaltung, von denen jeder eine Vielzahl an entsprechenden Adressenkontaktflecken, Datenkontaktflecken und Steuersignalkontaktflecken enthält;
ein gemeinsames Gehäuse, welches die wenigstens zwei Speicherchips in der integrierten Schaltung einkapselt und welches eine Vielzahl an externen An­ schlüssen aufweist; und
eine interne Verbindungsschaltung in dem gemeinsamen Gehäuse oder Packung, die derart konfiguriert ist, um wenigstens einen der entsprechenden Steuersi­ gnalkontaktflecke von jedem Speicherchip in der integrierten Schaltung mit ge­ trennten Anschlüssen der Vielzahl der externen Anschlüsse zu verbinden, um ei­ ne unabhängige externe Steuerung von jedem Speicherchip in der integrierten Schaltung zu realisieren, die in dem gemeinsamen Gehäuse eingekapselt sind.
9. Multi-Chip-Speichervorrichtung, mit:
wenigstens zwei Speicherchips in einer integrierten Schaltung, von denen jeder eine Vielzahl an entsprechenden Adressenkontaktflecken, Datenkontaktflecken und Steuersignalkontaktflecken enthält;
einem gemeinsamen Gehäuse, welches die wenigstens zwei Speicherchips in der integrierten Schaltung einkapselt und welches eine Vielzahl an externen An­ schlüssen aufweist; und
einer Einrichtung, um jeden der Speicherchips in der integrierten Schaltung un­ abhängig zu steuern, die in dem gemeinsamen Gehäuse eingekapselt sind, und zwar über wenigstens einen der Vielzahl der externen Anschlüsse.
10. Multi-Chip-Speichervorrichtung nach Anspruch 9, bei der die Einrichtung für eine unabhängige Steuerung eine interne Verbindungsschaltung enthält, die in dem gemeinsamen Gehäuse vorgesehen ist und die derart konfiguriert ist, um wenigstens einen der entsprechenden Steuersignalkontaktflecke von jedem Spei­ cherchip in der integrierten Schaltung mit getrennten Anschlüssen der Vielzahl der externen Anschlüsse zu verbinden, um dadurch eine unabhängige externe Steuerung der Speicherchips in der integrierten Schaltung zu ermöglichen, die in dem gemeinsamen Gehäuse eingekapselt sind.
11. Speichermodul, mit:
einem Speichermodulsubstrat, welches eine erste und eine dieser gegenüberlie­ gende zweite Oberfläche besitzt;
wenigstens einer Multi-Chip-Speichervorrichtung an der ersten Oberfläche und an der zweiten Oberfläche, wobei jede der Multi-Chip-Speichervorrichtungen folgendes aufweist:
wenigstens zwei Speicherchips in einer integrierten Schaltung, von denen jeder eine Vielzahl an entsprechenden Adressenkontaktflecken, Datenkontaktflecken und Steuersignalkontaktflecken enthält;
ein gemeinsames Gehäuse, welches die wenigstens zwei Speicherchips in der integrierten Schaltung einkapselt und welches eine Vielzahl an externen An­ schlüssen aufweist; und
eine interne Verbindungsschaltung in dem gemeinsamen Gehäuse, die derart konfiguriert ist, um wenigstens einen der entsprechenden Steuersignalkontakt­ flecke von jedem der Speicherchips in der integrierten Schaltung mit getrennten Anschlüssen der Vielzahl der externen Anschlüsse zu verbinden, um eine unab­ hängige externe Steuerung von jedem Speicherchip in der integrierten Schaltung zuzulassen, die in dem gemeinsamen Gehäuse eingekapselt sind.
12. Speichermodul nach Anspruch 11, bei dem die wenigstens zwei Speicherchips in der integrierten Schaltung wenigstens zwei identische Speicherchips in der inte­ grierten Schaltung umfassen.
13. Speichermodul nach Anspruch 11, bei dem wenigstens einer der entsprechenden Steuerschaltungskontaktflecke ein Chipwählsignalkontaktfleck ist und bei dem die interne Verbindungsschaltung in dem gemeinsamen Gehäuse derart konfigu­ riert ist, um den Chipwählsignalkontaktfleck von jedem Speicherchip in der in­ tegrierten Schaltung mit einem getrennten Anschluß der Vielzahl der externen Anschlüsse zu verbinden, um eine unabhängige externe Chipauswahl von jedem Speicherchip in der integrierten Schaltung zuzulassen, die in dem gemeinsamen Gehäuse eingekapselt sind.
14. Speichermodul nach Anspruch 11, bei dem der wenigstens eine der entsprechen­ den Steuerschaltungskontaktflecke aus einem Taktfreigabesignalkontaktfleck be­ steht und bei dem die interne Verbindungsschaltung in dem gemeinsamen Ge­ häuse derart konfiguriert ist, um den Taktfreigabesignalkontaktfleck von jedem der Speicherchips in der integrierten Schaltung mit getrennten Anschlüssen der Vielzahl der externen Anschlüsse zu verbinden, um eine unabhängige externe Taktung von jedem der Speicherchips in der integrierten Schaltung zuzulassen, die in dem gemeinsamen Gehäuse eingekapselt sind.
15. Speichermodul nach Anspruch 11, bei dem die interne Verbindungsschaltung in dem gemeinsamen Gehäuse ferner derart konfiguriert ist, um die entsprechenden Datenkontaktflecke von jedem der Speicherchips in der integrierten Schaltung gemeinsam mit einer Vielzahl der entsprechenden externen Anschlüsse zu ver­ binden.
16. Speichermodul nach Anspruch 11, bei dem das Speichermodulsubstrat ferner eine externe Verbindungsschaltung aufweist, die derart konfiguriert ist, um gleichzeitig lediglich einen der wenigstens zwei Speicherchips in der integrierten Schaltung in Bereitschaft zu setzen, und zwar in jeder der Speichervorrichtungen gemäß der wenigstens einen Multi-Chip-Speichervorrichtung an der ersten Ober­ fläche und an der zweiten Oberfläche.
17. Speichermodul nach Anspruch 16, bei dem die externe Verbindungsschaltung ferner derart konfiguriert ist, um gleichzeitig lediglich einen entsprechenden ei­ nen der wenigstens zwei Speicherchips in der integrierten Schaltung in Bereit­ schaft zu setzen, und zwar in jeder Speichervorrichtung der wenigstens einen Multi-Chip-Speichervorrichtung an der ersten Oberfläche und an der zweiten Oberfläche.
18. Speichermodul nach Anspruch 16, bei dem die externe Verbindungsschaltung ferner derart konfiguriert ist, um gleichzeitig lediglich einen ersten der wenig­ stens zwei Speicherchips in der integrierten Schaltung in jeder der wenigstens einen Multi-Chip-Speichervorrichtung an der ersten Oberfläche in Bereitschaft zu setzen und um gleichzeitig lediglich einen zweiten der wenigstens zwei Spei­ cherchips in der integrierten Schaltung in jeder Speichervorrichtung der wenig­ stens einen Multi-Chip-Speichervorrichtung an der zweiten Oberfläche in Be­ reitschaft zu setzen.
19. Speichermodul nach Anspruch 16, bei dem die externe Verbindungsschaltung ferner so konfiguriert ist, um gleichzeitig lediglich einen ersten der wenigstens zwei Speicherchips in der integrierten Schaltung in jeder der wenigstens einen Multi-Chip-Speichervorrichtung an einem ersten Abschnitt der ersten Oberfläche in Bereitschaft zu setzen und auch an einem entsprechenden ersten Abschnitt der zweiten Oberfläche in Bereitschaft zu setzen und um gleichzeitig lediglich einen zweiten der wenigstens zwei Speicherchips in der integrierten Schaltung in der wenigstens einen Multi-Chip-Speichervorrichtung an einem zweiten Abschnitt der ersten Oberfläche und an einem entsprechenden zweiten Abschnitt der zweiten Oberfläche in Bereitschaft zu setzen.
20. Speichermodul nach Anspruch 16, bei dem die externe Verbindungsschaltung ferner eine erste externe Systemtaktschaltung aufweist, die derart konfiguriert ist, um ein erstes externes Systemtaktsignal zu den wenigstens zwei Speicher­ chips in der integrierten Schaltung in jeder Speichervorrichtung der wenigstens einen Multi-Chip-Speichervorrichtung an der ersten Oberfläche zu liefern, und um ein zweites externes Systemtaktsignal den wenigstens zwei Speicherchips in der integrierten Schaltung in jeder der wenigstens einen Multi-Chip- Speichervorrichtung an der zweiten Oberfläche zuzuführen.
21. Speichermodul nach Anspruch 16, bei dem die externe Verbindungsschaltung ferner eine erste externe Systemtaktschaltung enthält, die derart konfiguriert ist, um ein erstes externes Systemtaktsignal den wenigstens zwei Speicherchips in der integrierten Schaltung in jeder der wenigstens einen Multi-Chip- Speichervorrichtung an einem ersten Abschnitt der ersten Oberfläche und an ei­ nem entsprechenden ersten Abschnitt der zweiten Oberfläche zuzuführen, und um ein zweites externes Systemtaktsignal den wenigstens zwei Speicherchips der integrierten Schaltung in jeder der wenigstens einen Multi-Chip- Speichervorrichtung an einem zweiten Abschnitt der ersten Oberfläche und an einem entsprechenden zweiten der zweiten Oberfläche zuzuführen.
22. Verfahren zum Steuern einer Multi-Chip-Speichervorrichtung, die wenigstens zwei Speicherchips in einer integrierten Schaltung enthält, von denen jeder eine Vielzahl an entsprechenden Adressenkontaktflecken, Datenkontaktflecken und Steuersignalkontaktflecken und ein gemeinsames Gehäuse aufweist, welches die wenigstens zwei Speicherchips in der integrierten Schaltung einkapselt und wel­ ches eine Vielzahl an externen Anschlüssen aufweist, wobei das Verfahren die folgenden Schritte umfaßt:
unabhängiges Steuern von jedem Speicherchip in der integrierten Schaltung, die in dem gemeinsamen Gehäuse oder Packung eingekapselt sind, und zwar von außerhalb des gemeinsamen Gehäuses oder Packung.
23. Verfahren nach Anspruch 22, bei dem das unabhängige Steuern ein unabhängi­ ges Auswählen von jedem der Speicherchips in der integrierten Schaltung um­ faßt, die in dem gemeinsamen Gehäuse eingekapselt sind, und zwar von außer­ halb des gemeinsamen Gehäuses her.
24. Verfahren nach Anspruch 22, bei dem die unabhängige Steuerung das unabhän­ gige Freigeben eines Taktsignals für jeden Speicherchip in der integrierten Schaltung umfaßt, die in dem gemeinsamen Gehäuse eingekapselt sind, und zwar von außerhalb des gemeinsamen Gehäuses.
25. Verfahren zum Steuern eines Speichermoduls, der ein Speichermodulsubstrat enthält, mit einer ersten und mit einer zweiten gegenüberliegenden Oberfläche und mit wenigstens einer Multi-Chip-Speichervorrichtung an der ersten Oberflä­ che und an der zweiten Oberfläche, wobei jede Multi-Chip-Speichervorrichtung wenigstens zwei Speicherchips einer integrierten Schaltung enthält, von denen jeder eine Vielzahl an entsprechenden Adressenkontaktflecken, Datenkontakt­ flecken und Steuersignalkontaktflecken enthält, und mit einem gemeinsamen Gehäuse, welches die wenigstens zwei Speicherchips der integrierten Schaltung einkapselt und welches eine Vielzahl an externen Anschlüssen aufweist, wobei das Verfahren folgendes umfaßt:
gleichzeitiges Inbereitschaftsetzen von lediglich einem der wenigstens zwei Speicherchips in der integrierten Schaltung in jeder der wenigstens einen Multi- Chip-Speichervorrichtungen an der ersten Oberfläche und an der zweiten Ober­ fläche.
26. Verfahren nach Anspruch 25, bei dem das gleichzeitige Inbereitschaftsetzen das gleichzeitige Inbereitschaftsetzen von lediglich einem entsprechenden einen der wenigstens zwei Speicherchips in der integrierten Schaltung in jeder der wenig­ stens einen Multi-Chip-Speichervorrichtungen auf der ersten Oberfläche und auf der zweiten Oberfläche umfaßt.
27. Verfahren nach Anspruch 25, bei dem das gleichzeitige Inbereitschaftsetzen ein gleichzeitiges Inbereitschaftsetzen von lediglich einem ersten der wenigstens zwei Speicherchips in der integrierten Schaltung in jedem der wenigstens einen Multi-Chip-Speichervorrichtung an der ersten Oberfläche umfaßt, und ein gleichzeitiges Inbereitschaftsetzen von lediglich einem zweiten der wenigstens zwei Speicherchips in der integrierten Schaltung in jeder der wenigstens einen Multi-Chip-Speichervorrichtung an der zweiten Oberfläche umfaßt.
28. Verfahren nach Anspruch 25, bei dem das gleichzeitige Inbereitschaftsetzen ein gleichzeitiges Inbereitschaftsetzen von lediglich einem ersten der wenigstens zwei Speicherchips in der integrierten Schaltung in jeder der wenigstens einen Multi- Chip-Speichervorrichtung an einem ersten Abschnitt der ersten Oberfläche und einem entsprechenden ersten Abschnitt der zweiten Oberfläche umfaßt, und ein gleichzeitiges Inbereitschaftsetzen von lediglich einem zweiten der wenigstens zwei Speicherchips in der integrierten Schaltung in jeder wenigstens einen Multi- Chip-Speichervorrichtung an einem zweiten Abschnitt der ersten Oberfläche und an einem entsprechenden zweiten Abschnitt der zweiten Oberfläche umfaßt.
DE10156272A 2001-01-08 2001-11-16 Multi-Chip-Speichervorrichtung und Speichermodul mit einer unabhängigen Steuerung der Speicherchips Expired - Lifetime DE10156272B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-01019 2001-01-08
KR1020010001019A KR100355032B1 (ko) 2001-01-08 2001-01-08 고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법

Publications (2)

Publication Number Publication Date
DE10156272A1 true DE10156272A1 (de) 2002-08-01
DE10156272B4 DE10156272B4 (de) 2007-02-01

Family

ID=19704383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10156272A Expired - Lifetime DE10156272B4 (de) 2001-01-08 2001-11-16 Multi-Chip-Speichervorrichtung und Speichermodul mit einer unabhängigen Steuerung der Speicherchips

Country Status (4)

Country Link
US (1) US6768660B2 (de)
KR (1) KR100355032B1 (de)
DE (1) DE10156272B4 (de)
TW (1) TW526498B (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US6751113B2 (en) * 2002-03-07 2004-06-15 Netlist, Inc. Arrangement of integrated circuits in a memory module
ITVA20020067A1 (it) * 2002-12-04 2004-06-05 St Microelectronics Srl Dispositivo di memoria composto da piu' memorie in un unico package.
US20040201968A1 (en) * 2003-04-09 2004-10-14 Eric Tafolla Multi-bank memory module
US7234099B2 (en) 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
US8250295B2 (en) 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
US20050018495A1 (en) * 2004-01-29 2005-01-27 Netlist, Inc. Arrangement of integrated circuits in a memory module
US7286436B2 (en) * 2004-03-05 2007-10-23 Netlist, Inc. High-density memory module utilizing low-density memory components
US7916574B1 (en) 2004-03-05 2011-03-29 Netlist, Inc. Circuit providing load isolation and memory domain translation for memory module
US7532537B2 (en) * 2004-03-05 2009-05-12 Netlist, Inc. Memory module with a circuit providing load isolation and memory domain translation
US7289386B2 (en) * 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
JP4610235B2 (ja) 2004-06-07 2011-01-12 ルネサスエレクトロニクス株式会社 階層型モジュール
US20060053345A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
KR100697270B1 (ko) * 2004-12-10 2007-03-21 삼성전자주식회사 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법
JP4955990B2 (ja) * 2005-12-14 2012-06-20 株式会社東芝 不揮発性半導体記憶装置
JP2008010070A (ja) * 2006-06-29 2008-01-17 Toshiba Corp 半導体記憶装置
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8516185B2 (en) 2009-07-16 2013-08-20 Netlist, Inc. System and method utilizing distributed byte-wise buffers on a memory module
US8417870B2 (en) * 2009-07-16 2013-04-09 Netlist, Inc. System and method of increasing addressable memory space on a memory board
CN103186178A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业（深圳）有限公司 主板
KR102072430B1 (ko) 2018-11-29 2020-02-03 한국생산기술연구원 메모리모듈 구조 및 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441075A (en) * 1981-07-02 1984-04-03 International Business Machines Corporation Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
US4494066A (en) * 1981-07-02 1985-01-15 International Business Machines Corporation Method of electrically testing a packaging structure having n interconnected integrated circuit chips
US4503386A (en) * 1982-04-20 1985-03-05 International Business Machines Corporation Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
EP0408779B1 (de) * 1989-07-18 1993-03-17 International Business Machines Corporation Halbleiter-Speichermodul höher Dichte
US5483024A (en) * 1993-10-08 1996-01-09 Texas Instruments Incorporated High density semiconductor package
JP3820843B2 (ja) * 1999-05-12 2006-09-13 株式会社日立製作所 方向性結合式メモリモジュール
JP2000340737A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体

Also Published As

Publication number Publication date
TW526498B (en) 2003-04-01
KR20020059560A (ko) 2002-07-13
US6768660B2 (en) 2004-07-27
KR100355032B1 (ko) 2002-10-05
DE10156272B4 (de) 2007-02-01
US20020088633A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
DE10156272A1 (de) Multi-Chip-Speichervorrichtungen, Module und Steuerverfahren mit einer unabhängigen Steuerung der Speicherchips
DE19721967C2 (de) Speicherbaustein
KR100536482B1 (ko) 반도체장치및그제조방법
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE69534709T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE102004020038B4 (de) Speichermodul und Speichersystem
DE4132864C2 (de) Integrierte Halbleiterspeichereinrichtung
DE10317130A1 (de) An eine Mehrzahl von Gehäusearten angepasste Halbleiterschaltungsvorrichtung
DE10261009B4 (de) Halbleiterchip-Stapelpackung und Leiterrahmen hierfür
DE102006035612B4 (de) Speicherpuffer, FB-DIMM und Verfahren zum Betrieb eines Speicherpuffers
DE102004062194A1 (de) Integrierte Halbleiterschaltungs-Vorrichtung
DE112009002444T5 (de) A composite memory having a bridging device for connecting discrete memory devices to a system
DE102005001856A1 (de) Packungsleiterplatte, Herstellungs- und Spannungsbereitstellungsverfahren
DE102009030524A1 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chiplagen
DE102006043401A1 (de) Serial Presence Detect-Funktionalität auf Speicherkomponente
DE19826330A1 (de) Kombinierter integrierter Speicher- und Logistikschaltkreis und Betriebsverfahren hierfür
DE10111998A1 (de) Schaltungsmodul
DE102007035180A1 (de) Speichermodul
DE102006017947B4 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
DE112013004993B4 (de) Halbleitervorrichtung
JPH02198148A (ja) 半導体装置及びその製造方法
DE10250156A1 (de) Speichermodul und Speicheranordnung mit abzweigfreien Signalleitungen und verteilten kapazitiven Lasten
DE112020004036T5 (de) Gestapelter chip-baustein mit draht-bonding und direkter chip-befestigung, sowie zugehörige verfahren, vorrichtungen und geräte
JP2728432B2 (ja) マルチチツプ半導体装置
DE19919904B4 (de) Anordnung von Dateneingabe-/-Ausgabeschaltungen zur Verwendung in einem Halbleiterspeicherbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right