DE10158770B4 - Leiterrahmen und Bauelement mit einem Leiterrahmen - Google Patents

Leiterrahmen und Bauelement mit einem Leiterrahmen Download PDF

Info

Publication number
DE10158770B4
DE10158770B4 DE10158770A DE10158770A DE10158770B4 DE 10158770 B4 DE10158770 B4 DE 10158770B4 DE 10158770 A DE10158770 A DE 10158770A DE 10158770 A DE10158770 A DE 10158770A DE 10158770 B4 DE10158770 B4 DE 10158770B4
Authority
DE
Germany
Prior art keywords
lead frame
fingers
reinforcements
chip
connecting fingers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10158770A
Other languages
English (en)
Other versions
DE10158770A1 (de
Inventor
Stephan Dobritz
Knut Kahlisch
Steffen Kröhnert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10158770A priority Critical patent/DE10158770B4/de
Priority to SG200206894A priority patent/SG104988A1/en
Priority to MYPI20024274A priority patent/MY134343A/en
Priority to US10/306,184 priority patent/US6946721B2/en
Publication of DE10158770A1 publication Critical patent/DE10158770A1/de
Application granted granted Critical
Publication of DE10158770B4 publication Critical patent/DE10158770B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Leiterrahmen aus einem leitfähigen Material mit einem Zentralbereich (14) zur Aufnahme eines Chips, einer Mehrzahl von Anschlußfingern (12), die sich von zumindest einer Seite in Richtung des Zentralbereichs (14) erstrecken, wobei benachbart zu dem Zentralbereich (14) auf zumindest einigen der Anschlußfinger (12) ein Kontaktbereich (34) vorgesehen ist, wobei zumindest einige der Anschlußfinger (12) Materialverstärkungen (24) aufweisen, so dass die Materialverstärkungen zumindest eine der Schnittflächen (36) bei einem fiktiven Querschnitt senkrecht zur Hauptfläche des Leiterrahmens (10) queren, so dass die Schnittfläche Leiterrahmenmaterial aufweist, wobei alternierend Anschlussfinger (12) mit Materialverstärkungen (24) und Anschlussfinger (12) ohne Materialverstärkungen angeordnet sind.

Description

  • Die Erfindung betrifft einen Leiterrahmen aus einem leitfähigen Material mit einem Zentralbereich zur Aufnahme eines Chips, einer Mehrzahl von Anschlußfingern, die sich von zumindest einer Seite in Richtung des Zentralbereichs erstrekken, wobei benachbart zu dem Zentralbereich auf zumindest einigen der Anschlußfinger ein Kontaktbereich vorgesehen ist. Die Erfindung betrifft weiterhin ein Bauelement, bestehend aus einem Chip, einem Leiterrahmen aus einem leitfähigen Material mit einem Zentralbereich und Anschlußfingern, einem Gehäuse aus einer Preßmasse, wobei der Chip an seiner Oberseite Kontaktpads aufweist, die elektrisch mit den Anschlußfingern verbunden sind und wobei das Gehäuse den Chip und Bereiche der Anschlußfinger umschließt.
  • Bauelemente der oben genannten Art werden auch SMD (Surface mounted device)- Bauelemente genannt. Es existiert eine Vielzahl von unterschiedlichen Gehäusebauformen, die verschieden groß sind und eine unterschiedliche Anzahl an Anschlußfingern aufweisen. SMD-Bauelemente ermöglichen eine einheitliche Herstellung und eine automatische Bestückung von Leiterplatten, auf die sie aufgebracht werden.
  • Ein typischer Aufbau eines SMD-Bauelementes ist nachfolgend beschrieben. Ein Chip wird zunächst mit einem Systemträger verbunden. Der Systemträger ist häufig als Leiterrahmen ausgeführt und weist einen Zentralbereich zur Aufnahme eines Chips und eine Mehrzahl von Anschlußfingern auf, die sich von zumindest einer Seite in Richtung des Zentralbereiches erstrecken. Bei manchen Leiterrahmen ist der Zentralbereich als inselförmiger Chipträger ausgebildet. Auf diesem Chipträger wird der Chip beispielsweise durch Klebung, Lötung oder Legierung aufgebracht und fest mit diesem verbunden. In einer anderen Variante ist der Zentralbereich durch die Anschluß finger selbst gebildet. In diesem Fall erstrecken sich die Anschlußfinger von zumindest zwei gegenüberliegenden Seiten in Richtung des Zentralbereiches. Die Befestigung des Chips mit dem Leiterrahmen erfolgt dadurch, daß auf die aktive Hauptseite des Chips eine Klebeschicht, in der Regel in Form eines klebenden Streifens, aufgebracht wird. Bereiche der Anschlußfinger werden mit dem Kleber in Kontakt gebracht, so daß eine Halterung des Chips erzielt ist. Eine derartige Anordnung wird auch als LOC (Lead on chip) bezeichnet. Deren Kennzeichen ist es, daß die Anschlußfinger teilweise mit der Chipfläche überlappen, wodurch eine mechanische Befestigung des Chips erzielt wird. Nach dem Verbinden des Chips mit dem Leiterrahmen werden dessen einzelne Kontaktpads mit Kontaktbereichen auf den Anschlußfingern verbunden. Die elektrische Verbindung wird beispielsweise über Bonddrähte hergestellt. Danach werden der Chip und die Anschlußfinger des Anschlußrahmens so umspritzt, daß der Chip vollständig von einer Preßmasse umgeben ist und die Anschlußfinger teilweise aus dem Gehäuse heraus ragen. Das Gehäuse besteht üblicherweise aus einer härtenden Kunststoff-Preßmasse, die bei etwa 175 Grad C verarbeitet wird. Die nicht benötigten Bereiche des Leiterrahmens werden danach durch Stanzen entfernt.
  • Bei der Herstellung des Bauelementes, beim Aufbringen desselben auf eine Leiterplatte sowie im Betrieb sind diese großen Belastungen ausgesetzt. Während der Herstellung ist das Bauelement mechanischen Belastungen durch das Biegen der Bereiche der Anschlußfinger, welche sich außerhalb des Gehäuses befinden, oder durch das Ausstanzen der nicht benötigten Teile des Leiterrahmens ausgesetzt. Beim Auflöten des Bauelementes auf eine Leiterplatte ist dieses Temperaturen im Bereich zwischen 220° und 240° C ausgesetzt, so daß thermisch-mechanische Spannungen auf dieses einwirken. Beim Betrieb des Bauelementes selbst entstehen ebenfalls hohe Temperaturen, die thermische Spannungen verursachen. Diese Spannungen entstehen dadurch, daß die Materialien des Leiterrahmens, des Gehäuses sowie des Chips selbst unterschiedliche thermische Ausdehnungskoeffizienten aufweisen. Aufgrund dessen entstehen Scherspannungen im Inneren des Bauelementes. Diese Scherspannungen können Delaminationen an den Stellen hervorrufen, an denen Leiterrahmenmaterial auf Gehäusematerial trifft. Weiterhin können Risse im Gehäuse und im Clip auftreten. Durch eintretende Feuchtigkeit kann dann das Bauelement in seiner Funktionsfähigkeit beeinträchtigt werden. Risse im Chip können zu einem Funktionalausfall führen.
  • Bei der Konstruktion der Bauelemente wird deshalb versucht, durch entsprechende Materialauswahl, durch das Design des Leiterrahmens und durch die Prozeßgestaltung bei der Herstellung möglichst spannungsneutrale Zustände zu erzielen. Insbesondere die Gestaltung des Leiterrahmens entscheidet maßgebend über die Robustheit des Bauelementes bezüglich prozeßbedingter Spannungen bzw. Kräfte am Gehäuse, die als latente Ursache für permanent auftretende Gehäusebrüche angesehen werden.
  • Zur Vermeidung derartiger Schwierigkeiten werden häufig sogenannte „downsets" vorgesehen. Verwendung findet diese Konstruktion fast ausschließlich bei Leiterrahmen mit einer Chipinsel. Dabei ist der inselförmige Chipträger gegenüber den Anschlußfingern nach oben oder nach unten versetzt. Nach dem Aufbringen des Chips und dem Vorsehen des Gehäuses ist der Chip auf dessen Ober- und Unterseite von einer gleich dicken Gehäuseabdeckung umgeben. Hierdurch kann eine Gehäusedurchbiegung verringert werden, die durch unterschiedliche Ausdehnungskoeffizienten der verwendeten Materialien (Chip, Kunststoffpreßmasse) verursacht ist. Der Downset wird regelmäßig nur für kleine Chips vorgesehen.
  • Im übrigen liegt der Schwerpunkt der Gestaltung der Leiterrahmen in dessen elektrischer Performance. Die Leiterrahmen, d. h. insbesondere die Form der Anschlußfinger ist auf kurze Signallaufstrecken und auf eine für das Drahtbonden optimale Anschlußgestaltung zum Chip optimiert. Leiterrahmen, die für den Einsatz in den oben genannten LOC-Gehäusen vorgesehen sind, sind ebenfalls nur hinsichtlich ihrer elektrischen Performance konstruiert.
  • DE 197 49 539 A1 offenbart einen Halbleiterbaustein, der nach dem LOC-Prinzip aufgebaut ist. Die Anordnung der derjenigen Anschlussfinger, die später von einem Gehäuse umgeben sind, sind in konventioneller Weise ausgeführt. Die Anschlussfinger erstrecken sich von den vier Seitenkanten des Bauelementes gleichförmig in Richtung des Zentralbereiches des Halbleiterbausteines.
  • US 6,297,544 B1 zeigt ebenfalls ein Halbleiterbauelement, das nach dem LOC-Prinzip realisiert ist. Anschlussfinger, die zur Signalführung herangezogen werden, und Anschlussfinger, die zur Stromversorgung verwendet werden, sind in unterschiedlichen Ebenen angeordnet.
  • Das in der EP 0 843 356 A2 dargestellte Halbleiterbauelement umfasst Anschlussfinger mit Materialverstärkungen.
  • Das in US 6,153,922 A dargestellte Bauelement umfasst Anschlussfinger eines Leiterrahmens, die sämtlich Materialverstärkungen aufweisen.
    •
  • Die Aufgabe der vorliegenden Erfindung ist es daher, einen Leiterrahmen bereit zu stellen, der einem Bauelement eine höhere mechanische Stabilität verleiht, so daß Beschädigungen, insbesondere durch Delamination, weitgehend vermieden werden.
  • Diese Aufgabe wird durch einen Leiterrahmen mit den Merkmalen des Anspruches 1 gelöst. Ein Bauelement mit dem erfindungsgemäßen Leiterrahmen ist in Patentanspruch 7 wiedergegeben. Vorteilhafte Ausgestaltungen ergeben sich jeweils aus den abhängigen Ansprüchen.
  • Erfindungsgemäß ist ein Leiterrahmen aus einem leitfähigen Material mit einem Zentralbereich zur Aufnahme eines Chips und einer Mehrzahl von Anschlußfingern, die sich von zumindest einer Seite in Richtung des Zentralbereichs erstrecken, vorgesehen. Benachbart zu dem Zentralbereich auf zumindest einigen der Anschlußfinger ist ein Kontaktbereich vorgesehen, wobei zumindest einige der Anschlußfinger Materialverstärkungen aufweisen, so daß die Materialverstärkungen zumindest eine der Schnittflächen bei einem fiktiven Querschnitt senkrecht zur Hauptfläche des Leiterrahmens queren, so daß die Schnittfläche Leiterrahmenmaterial aufweist, wobei alternierend Anschlußfinger mit Materialverstärkungen und Anschlußfinger ohne Materialverstärkungen angeordnet sind.
  • Ist der erfindungsgemäße Leiterrahmen in einem Halbleiterbauelement, bestehend aus einem Chip, einem Leiterrahmen aus einem leitfähigen Material mit einem Zentralbereich und mit Anschlußfingern, einem Gehäuse aus einer Preßmasse, wobei der Chip an seiner Oberseite Kontaktpads aufweist, die elektrisch mit den Anschlußfingern verbunden sind, angeordnet, so umschliesst das Gehäuse den Chip und Bereiche der Anschlußfinger. Dabei weisen zumindest einige der Anschlußfinger im Inneren des Gehäuses Materialverstärkungen auf, so daß die Materialverstärkungen zumindest eine der Schnittflächen bei einem fiktiven Querschnitt senkrecht zur Hauptfläche des Leiterrahmens queren, so daß die Schnittfläche Leiterrahmenmaterial aufweist, wobei alternierend Anschlußfinger mit Materialverstärkungen und Anschlussfinger ohne Materialverstärkungen angeordnet sind.
  • Bei jedem Leiterrahmen bzw. bei jedem Halbleiterbauelement können beliebig viele Schnittflächen gedacht sein. Unabhängig davon, wie ein Schnitt durch den Leiterrahmen bzw. das Halbleiterbauelement vorgenommen wird, ist vorgesehen, daß in der Schnittfläche Leiterrahmenmaterial angeordnet ist. Ziel ist dabei, an allen denkbaren Querschnitten ähnliche Bedingungen zu schaffen.
  • Der Erfindung liegt die Erkenntnis zugrunde, daß der Leiterrahmen die maßgebliche Rolle bei der Robustheit des Halbleiterbauelementes bzgl. mechanischer oder thermischer Spannungen spielt. Bei konventionellen Bauelementen, insbesondere bei Bauelementen in LOC-Bauform, existieren nun Schnittflächen, die keinerlei Leiterrahmenmaterial aufweisen. Diese Schnittflächen, auch als Bruchlinien oder Spannungslinien bezeichnet, stellen eine potentielle Schwachstelle im Gehäuse dar, an denen häufig Risse im Gehäuse auftreten. Ausgehend davon, daß diese Bruchlinien oder Querschnitte, an denen die Risse im Gehäuse entstehen, kein Leiterrahmenmaterial aufweisen, ist nun vorgesehen, den Leiterrahmen, insbesondere die Anschlußfinger derart zu gestalten, daß jede durch den Leiterrahmen bzw. das Halbleiterbauelement durchgehende Schnittfläche wenigstens einen geringen Anteil an Leiterrahmenmaterial aufweist. Die Robustheit des Leiterrahmens bzw. des Halbleiterbauelementes wird dabei um so größer, je mehr Leiterrahmenmaterial im Verhältnis zu den übrigen Materialien – Gehäuse oder Chip – vorgesehen ist. Besonders vorteilhaft ist es, wenn das Verhältnis Leiterrahmenmaterial zu den übrigen in dem Halbleiterbauelement vorkommenden Materialien in etwa gleich ist, weil hierdurch potentielle Schwachstellen im Gehäuse vermieden werden.
  • Mittels der erfindungsgemäßen Ausgestaltung des Leiterrahmens werden auch die Kriterien der elektrischen Performance sowie der Anschlußgestaltung hinsichtlich der späteren Drahtbondung berücksichtigt. Die genaue Anordnung der Anschlußfinger kann dabei nur durch einen Optimierungsvorgang ermittelt werden. Wesentliches Merkmal ist jedoch, daß das Gehäuse in der auf Krafteinwirkung kritischen Querstabilität hinsichtlich Bruchlast oder Rißempfindlichkeit wesentlich verstärkt wird.
  • In einer bevorzugten Ausgestaltung der Erfindung ist vorgesehen, bei dem Leiterrahmen die Anschlußfinger so anzuordnen, daß sie zumindest eine der Schnittflächen queren. Treten die Bruchlinien bei den aus dem Stand der Technik bekannten Bauelementen überwiegend im Bereich der Symmetrieachsen des Bauelementes auf, so werden die Anschlußfinger folglich derart angeordnet, daß zumindest die der Symmetrieachse des Leiterrahmens benachbarten Anschlußfinger die Symmetrieachse queren. Prinzipiell ist es ausreichend, wenn lediglich ein Anschlußfinger eine der Schnittflächen quert. Sofern das Design des Leiterrahmens es zuläßt, können natürlich auch mehrere, vorzugsweise benachbarte, Anschlußfinger eine Schnittfläche queren.
  • In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, die Anschlußfinger mit Materialverstärkungen zu versehen, so daß die Materialverstärkungen zumindest eine der Schnittflächen queren. Eine Materialverstärkung kann hierbei eine Vergrößerung der Breite (in der Draufsicht auf den Leiterrahmen) einzelner Anschlußfinger bedeuten. Unter Materialverstärkung fällt jedoch auch, daß zumindest einzelne der Anschlußfinger in ihrer Dicke (im Querschnitt des Leiterrahmens betrachtet) verändert werden. Welche der Anschlußfinger mit Materialverstärkungen versehen werden und wie viele der Anschlußfinger mit solchen Materialverstärkungen versehen werden ist ein Optimierungsprozeß. Dieser findet unter Berücksichtigung der Bedingung statt, daß an allen denkbaren Querschnitten das Verhältnis von Leiterrahmenmaterial zu den übrigen Materialien des Halbleiterbauelementes in etwa gleich ist. Bevorzugt sind die Materialverstärkungen der Anschlußfinger an den Stellen angeordnet, an denen sie eine Symmetrieachse des Leiterrahmens bzw. Halbleiterbauelementes queren.
  • Obwohl die Materialverstärkungen prinzipiell jede denkbare Form aufweisen können, hat es sich als vorteilhaft erwiesen, die Verstärkungen in Form eines Ankers oder eines Paddels auszuführen.
  • Da die oben genannten Materialverstärkungen zumindest einzelner der Anschlußfinger auch Auswirkungen auf die elektrischen Eigenschaften (z. B. parasitäre Kapazitäten, Signalverkopplung) haben, ist es vorteilhaft, wenn die Anschlußfinger, die Materialverstärkungen aufweisen, nicht zur Übernahme einer elektrischen Funktion bestimmt sind. Sofern derartige Anschlußfinger eine elektrische Funktion übernehmen müssen, sollte darauf geachtet werden, diese Anschlußfinger entspre chend den elektrischen Anforderungen so kurz wie möglich auszuführen.
  • Weiterhin ist es vorteilhaft, wenn alternierend Anschlußfinger mit Materialverstärkungen und Anschlußfinger ohne Materialverstärkungen angeordnet sind. Auch diese Ausgestaltung berücksichtigt die Signalverkopplung nebeneinander gelegener Anschlußfinger.
    •
  • Die Erfindung wird anhand der nachfolgenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Ausführungsbeispiel eines erfindungsgemäßen Leiterrahmens in der Draufsicht,
  • 2a bis 2c verschiedene Ausgestaltungsvarianten eines Anschlußfingers,
  • 3 einen aus dem Stand der Technik bekannten Leiterrahmen in der Draufsicht,
  • 4 bis 6 verschiedene Querschnitte des in 3 dargestellten Leiterrahmens.
  • 1 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Leiterrahmens 10. Der Leiterrahmen 10 weist eine Vielzahl von Anschlußfingern 12 auf, die sich beispielhaft von zwei gegenüberliegenden Seiten in Richtung eines Zentralbereiches 14 erstrecken. Der vorliegende Leiterrahmen 10 ist ohne inselförmigen Chipträger ausgestaltet, also für Bauelemente in LOC-Technik vorgesehen. Die einzelnen Anschlußfinger 12 sind durch einen Dichtsteg 16 miteinander verbunden, der nach dem Befestigen eines (aus der Figur nicht ersichtlichen) Chips und dem Vorsehen eines Gehäuses (ebenfalls nicht ersichtlich) weggestanzt wird. Gleichfalls werden die Verbindungsstege 20 am jeweils äußeren Rand des Leiterrahmen weggestanzt. In den Verbindungsstegen 20 befinden sich länglich ausgebildete Transportlöcher 18, mit deren Hilfe der üblicherweise in Bandform vorliegende Leiterrahmen in einem Bearbeitungswerkzeug transportiert werden kann. An den mit dem Bezugszeichen 40 gekennzeichneten Bereichen wird ein Kleber in Form eines doppelseitigen Klebebandes aufgebracht, mit dem der Chip an dem Leiterrahmen 10 befestigt werden kann. Je nach Größe des Chips können nur die im Zentralbereich gelegenen Klebeflächen 40 vorgesehen sein.
  • Der in 1 dargestellte Leiterrahmen 10 zeichnet sich dadurch aus, daß in einer beliebigen Schnittfläche, welche senkrecht zur Hauptfläche des Leiterrahmens und in Richtung zur Verlaufsrichtung der Anschlußfinger verläuft, Leiterrahmenmaterial gelegen ist. Beispielhaft, weil in der Praxis die kritischste Schnittfläche, ist mit dem Bezugszeichen 36 eine Bruchlinie eingezeichnet, die sich auf der Symmetrieachse des Leiterrahmens 10 befindet. Wie aus 1 gut ersichtlich ist, queren die mit dem Bezugszeichen 12' gekennzeichneten Anschlußfinger die Schnittfläche 36. Das in der Schnittfläche vorhandene Leiterrahmenmaterial der Anschlußfinger 12' führt zu einer Stärkung des Bauelementes.
  • Bei den aus dem Stand der Technik bekannten Leiterrahmen weist die Schnittfläche im Bereich der Symmetrieachse des Leiterrahmens bzw. eines Halbleiterbauelementes in der Regel kein Leiterrahmenmaterial auf. Ein solcher aus dem Stand der Technik bekannter Leiterrahmen ist in 3 dargestellt. Aus dieser Figur wird auch die Anordnung des Chips 26 im Zentralbereich 14 des Leiterrahmens ersichtlich. Der Chip 26 ist mit seiner Oberseite mit den Anschlußfingern 12 des Leiterrahmens 10 verbunden. In der Mittelachse des Chips 26 befinden sich eine Vielzahl von Kontaktpads 30, die jeweils über einen Bonddraht 38 mit Kontaktflächen 34 an den Enden der Anschlußfinger 12 verbunden sind.
  • Beispielhaft sind in 3 drei Schnittflächen 36 (auch Bruchlinie bezeichnet) eingezeichnet, deren Querschnitt je weils in den 4 bis 6 ersichtlich ist. Die Querschnittsdarstellung in 4 stellt eine ideale Schnittfläche hinsichtlich der Bruchfestigkeit dar. Im Querschnitt der 4 verlaufen die Anschlußfinger 12 jeweils ohne Unterbrechung, wodurch insgesamt eine mechanisch sehr belastbare Schnittfläche dargestellt ist.
  • Etwas weniger belastbar ist der in 5 dargestellte Querschnitt. Hier weisen die mit dem Bezugszeichen 42 gekennzeichneten Bereiche anstatt Leiterrahmenmaterial Gehäusematerial, also Preßmasse auf. Das Gehäusematerial ist jedoch wesentlich weniger stabil als das Leiterrahmenmaterial. Der Querschnittsverlauf der 5 ist gegenüber dem Querschnittsverlauf der 4 deshalb mechanisch weniger belastbar.
  • Die geringste mechanische Belastbarkeit weist der Querschnittsverlauf der 6 auf. Dieser Querschnitt verläuft im Bereich der Symmetrieachse des Leiterrahmens der 3. Da in der Symmetrieachse, wie aus 3 gut ersichtlich ist, keine Anschlußfinger verlaufen, weist auch der Querschnitt in 6 kein Leiterrahmenmaterial auf. Dieser Bereich stellt deshalb eine potentielle Schwachstelle in einem Halbleiterbauelement dar, an der aufgrund mechanischer oder thermischer Belastungen Risse im Gehäuse entstehen können.
  • Diese potentielle Schwachstelle besteht bei dem erfindungsgemäßen Leiterrahmen gemäß 1 nicht, da dort keinerlei Querschnittsflächen bestehen, welche kein Leiterrahmenmaterial aufweisen. Die einzige Ausnahme stellt eine Schnittfläche senkrecht zur Verlaufsrichtung der Anschlußfinger dar. Dies ist prinzipbedingt bei Leiterrahmen der Fall, bei denen sich die Anschlußfinger von zwei gegenüberliegenden Seiten in Richtung des Zentralbereiches 14 erstrecken. Im Falle eines Leiterrahmens, bei dem sich die Anschlußfinger von allen vier Seiten in Richtung des Zentralbereichs erstrecken, würden die Anschlußfinger derart verlaufen, daß auch die weitere Symmetrieachse von Anschlußfingern gequert würde.
  • Prinzipiell können die Anschlußfinger jeden erdenklichen Verlauf annehmen. Da jedoch die elektrischen Signaleigenschaften eines jeden Anschlußfingers berücksichtigt werden müssen, werden zweckmäßigerweise nur diejenigen Anschlußfinger in ihrem Verlauf geändert, die benachbart einer Schnittfläche liegen, welche ursprünglich kein Leiterrahmenmaterial aufweist.
  • In den 2a bis 2c sind verschiedene Ausführungsformen für Anschlußfinger 12 dargestellt. Die Anschlußfinger 12 sind dabei jeweils in einer Draufsicht dargestellt. Gemäß dem Ausführungsbeispiel der 2a kann ein Anschlußfinger 12 eine paddelförmige Verstärkung 24 aufweisen. Die Verstärkung, die einer Verbreiterung des Anschlußfingers 12 in einem Teilbereich entspricht, muß dabei nicht die gezeigte Form aufweisen, sondern kann – je nach zur Verfügung stehendem Platz – jede beliebige Form erhalten. Ein anderes Ausführungsbeispiel ist in der 2b dargestellt, in der die Verstärkung in Form eines Ankers ausgeführt ist. Der Anker kann dabei natürlich auch in der anderen Richtung ausgerichtet sein.
  • Mittels einer optimalen Führung der im Inneren eines Gehäuse liegenden Anschlußfingerbereiche schlägt die Erfindung unter Beachtung bekannter Designregeln vor, den kritischen Gehäusequerschnitt, d. h. den Querschnitt ohne Leiterrahmenmaterial, so klein wie möglich zu halten. Vorzugsweise wird der Leiterrahmen so ausgeführt, daß das Verhältnis von Leiterrahmenmaterial zu den übrigen Materialien (Chip, Gehäuse) in etwa gleich groß ist. Hierdurch können potentielle Schwachstellen in einem Halbleiterbauelement vermieden werden.
    • 10
    Leiterrahmen
    12
    Anschlußfinger
    14
    Zentralbereich
    16
    Dichtsteg
    18
    Kontaktstelle
    20
    Innerer Bereich
    22
    Äußerer Bereich
    24
    Verstärkung
    26
    Chip
    28
    Oberseite
    30
    Kontaktpads
    32
    Gehäuse
    34
    Kontaktbereich
    36
    Schnittfläche
    38

Claims (8)

  1. Leiterrahmen aus einem leitfähigen Material mit einem Zentralbereich (14) zur Aufnahme eines Chips, einer Mehrzahl von Anschlußfingern (12), die sich von zumindest einer Seite in Richtung des Zentralbereichs (14) erstrecken, wobei benachbart zu dem Zentralbereich (14) auf zumindest einigen der Anschlußfinger (12) ein Kontaktbereich (34) vorgesehen ist, wobei zumindest einige der Anschlußfinger (12) Materialverstärkungen (24) aufweisen, so dass die Materialverstärkungen zumindest eine der Schnittflächen (36) bei einem fiktiven Querschnitt senkrecht zur Hauptfläche des Leiterrahmens (10) queren, so dass die Schnittfläche Leiterrahmenmaterial aufweist, wobei alternierend Anschlussfinger (12) mit Materialverstärkungen (24) und Anschlussfinger (12) ohne Materialverstärkungen angeordnet sind.
  2. Leiterrahmen nach Anspruch 1, bei dem die Anschlußfinger (12) so angeordnet sind, daß sie zumindest eine der Schnittflächen (36) queren.
  3. Leiterrahmen nach Anspruch 1 oder 2, bei dem zumindest die der Symmetrieachse des Leiterrahmens (10) benachbarten Anschlußfinger (12) die Symmetrieachse queren.
  4. Leiterrahmen nach einem der Ansprüche 1 bis 3, bei dem zumindest die der Symmetrieachse des Leiterrahmens (10) benachbarten Materialverstärkungen der Anschlußfinger (12) die Symmetrieachse queren.
  5. Leiterrahmen nach einem der Ansprüche 1 bis 4, bei dem die Anschlußfinger (12), die Materialverstärkungen (24) aufweisen, nicht zur Übernahme einer kritischen elektrischen Funktion bestimmt sind.
  6. Leiterrahmen nach einem der Ansprüche 1 bis 5, bei dem die Verstärkungen (24) die Form eines Ankers oder eines Paddels aufweisen.
  7. Bauelement, bestehend aus einem Chip (26), einem Leiterrahmen (10) aus einem leitfähigen Material mit einem Zentralbereich (14) und mit Anschlußfingern (12), einem Gehäuse (32) aus einer Preßmasse, wobei der Chip (26) an seiner Oberseite (28) Kontaktpads (30) aufweist, die elektrisch mit den Anschlußfingern (12) verbunden sind und wobei das Gehäuse (32) den Chip (26) und Bereiche der Anschlußfinger (12) umschließt, wobei zumindest einige der Anschlußfinger (12) im Inneren des Gehäuses Materialverstärkungen (24) aufweisen, so dass die Materialverstärkungen zumindest eine der Schnittflächen (36) bei einem fiktiven Querschnitt senkrecht zur Hauptfläche des Leiterrahmens (10) queren, so dass die Schnittfläche Leiterrahmenmaterial aufweist, wobei alternierend Anschlussfinger (12) mit Materialverstärkungen (24) und Anschlussfinger (12) ohne Materialverstärkungen angeordnet sind.
  8. Bauelement nach Anspruch 7, bei dem der Leiterrahmen (10) nach einem der Ansprüche 1 bis 6 ausgebildet ist.
DE10158770A 2001-11-29 2001-11-29 Leiterrahmen und Bauelement mit einem Leiterrahmen Expired - Fee Related DE10158770B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10158770A DE10158770B4 (de) 2001-11-29 2001-11-29 Leiterrahmen und Bauelement mit einem Leiterrahmen
SG200206894A SG104988A1 (en) 2001-11-29 2002-11-14 Leadframe and component with a leadframe
MYPI20024274A MY134343A (en) 2001-11-29 2002-11-14 Leadframe of a conductive material and component with a leadframe of a conductive material
US10/306,184 US6946721B2 (en) 2001-11-29 2002-11-27 Leadframe of a conductive material and component with a leadframe of a conductive material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10158770A DE10158770B4 (de) 2001-11-29 2001-11-29 Leiterrahmen und Bauelement mit einem Leiterrahmen

Publications (2)

Publication Number Publication Date
DE10158770A1 DE10158770A1 (de) 2003-06-18
DE10158770B4 true DE10158770B4 (de) 2006-08-03

Family

ID=7707514

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10158770A Expired - Fee Related DE10158770B4 (de) 2001-11-29 2001-11-29 Leiterrahmen und Bauelement mit einem Leiterrahmen

Country Status (4)

Country Link
US (1) US6946721B2 (de)
DE (1) DE10158770B4 (de)
MY (1) MY134343A (de)
SG (1) SG104988A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
WO2007036911A2 (en) * 2005-09-30 2007-04-05 Nxp B.V. Fine-pitch routing in a lead frame based system-in-package (sip) device
TWI409928B (zh) * 2009-11-17 2013-09-21 Powertech Technology Inc 共用型引腳上晶片之導線架
US20140374892A1 (en) * 2013-06-24 2014-12-25 Yit Meng LEE Lead frame and semiconductor device using same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843356A2 (de) * 1992-02-03 1998-05-20 Motorola, Inc. Halbleiteranordnung mit Überchipanschlüssen
DE19749539A1 (de) * 1997-02-28 1998-09-10 Samsung Electronics Co Ltd Halbleiterbaustein
US6153922A (en) * 1997-08-25 2000-11-28 Hitachi, Ltd. Semiconductor device
US6297544B1 (en) * 1997-08-29 2001-10-02 Hitachi, Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234666A (en) * 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
EP0102988B1 (de) * 1982-03-08 1988-09-21 Motorola, Inc. Leiterrahmen für integrierte schaltung
US5162894A (en) * 1988-05-24 1992-11-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a dummy lead and shaped inner leads
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5072279A (en) * 1990-10-29 1991-12-10 Delco Electronics Corporation Electrical interconnection having angular lead design
US5150194A (en) * 1991-04-24 1992-09-22 Micron Technology, Inc. Anti-bow zip lead frame design
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
TW270213B (de) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US5949132A (en) * 1995-05-02 1999-09-07 Texas Instruments Incorporated Dambarless leadframe for molded component encapsulation
KR0148203B1 (ko) * 1995-06-05 1998-08-01 이대원 리드 프레임의 내부 리드 설계 방법
JPH09186286A (ja) * 1996-01-05 1997-07-15 Matsushita Electron Corp リードフレーム及び半導体チップの実装方法
US5872398A (en) * 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
DE19629767C2 (de) * 1996-07-23 2003-11-27 Infineon Technologies Ag Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul
AU7589196A (en) * 1996-11-21 1998-06-10 Hitachi Limited Semiconductor device and process for manufacturing the same
US6046504A (en) * 1997-02-17 2000-04-04 Nippon Steel Corporation Resin-encapsulated LOC semiconductor device having a thin inner lead
JPH10242368A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体モジュールおよびｉｃカード
US6121673A (en) * 1998-01-13 2000-09-19 Micron Technology, Inc. Leadframe finger support
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP2000223611A (ja) * 1999-01-27 2000-08-11 Toppan Printing Co Ltd Ｂｇａ用リードフレーム
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843356A2 (de) * 1992-02-03 1998-05-20 Motorola, Inc. Halbleiteranordnung mit Überchipanschlüssen
DE19749539A1 (de) * 1997-02-28 1998-09-10 Samsung Electronics Co Ltd Halbleiterbaustein
US6153922A (en) * 1997-08-25 2000-11-28 Hitachi, Ltd. Semiconductor device
US6297544B1 (en) * 1997-08-29 2001-10-02 Hitachi, Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
MY134343A (en) 2007-12-31
DE10158770A1 (de) 2003-06-18
US6946721B2 (en) 2005-09-20
US20030098498A1 (en) 2003-05-29
SG104988A1 (en) 2004-07-30

Similar Documents

Publication Publication Date Title
DE19926128B4 (de) Leistungs-Halbleiterbauteil-Gehäuse
DE69937180T2 (de) Lichtemittierende Halbleitervorrichtung in Chipbauweise
DE3913221A1 (de) Halbleiteranordnung
DE102005018941B4 (de) Halbleiterbauteil in einem Standardgehäuse und Verfahren zur Herstellung desselben
DE19735428A1 (de) Leiterrahmen für einen Halbleiterbaustein
DE102009008738A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE4207198A1 (de) Zufuehrungsrahmen und halbleitervorrichtung, welche den zufuehrungsrahmen verwendet
DE102005003390B4 (de) Substrat für ein FBGA-Halbleiterbauelement
DE102013200518A1 (de) Halbleiterpackung
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE112010005383B4 (de) Halbleitervorrichtung
DE102004027960B4 (de) Elektrische Leistungs-Halbleitervorrichtung
DE10158770B4 (de) Leiterrahmen und Bauelement mit einem Leiterrahmen
DE112019005278T5 (de) Halbleiterbauteil
DE102020211500A1 (de) Halbleitervorrichtung
DE112015006115T5 (de) Leadframe und Chipgehäuse mit Leadframe
DE102004047306B4 (de) Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
DE102017103476B4 (de) Gehäuseanordnung in Source-Schaltung
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
EP2260511B1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
DE102020203244A1 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE102004016940B4 (de) Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE4433503A1 (de) Halbleiterbauelement mit Halbleiterchip und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee