DE10164913B4 - Halbleitervorrichtungen mit Filmmaterial mit niedriger Dielektrizitätskonstante und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtungen mit Filmmaterial mit niedriger Dielektrizitätskonstante und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE10164913B4
DE10164913B4 DE2001164913 DE10164913A DE10164913B4 DE 10164913 B4 DE10164913 B4 DE 10164913B4 DE 2001164913 DE2001164913 DE 2001164913 DE 10164913 A DE10164913 A DE 10164913A DE 10164913 B4 DE10164913 B4 DE 10164913B4
Authority
DE
Germany
Prior art keywords
film
porous material
dielectric constant
silicon oxide
hydrocarbon group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001164913
Other languages
English (en)
Other versions
DE10164913B8 (de
Inventor
Yoshihiro Kawasaki Nakata
Shun-ichi Kawasaki Fukuyama
Katsumi Kawasaki Suzuki
Ei Kawasaki Yano
Tamotsu Kawasaki Owada
Iwao Kawasaki Sugiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to DE2001165028 priority Critical patent/DE10165028B4/de
Priority to DE2001113110 priority patent/DE10113110B4/de
Publication of DE10164913B4 publication Critical patent/DE10164913B4/de
Application granted granted Critical
Publication of DE10164913B8 publication Critical patent/DE10164913B8/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Abstract

Halbleitervorrichtung mit:
einem Halbleitersubstrat;
einem ersten Film, der auf einer Oberfläche des Halbleitersubstrates gebildet ist und aus einem ersten siliciumoxidhaltigen porösen Material hergestellt ist; und
einem zweiten Film, der direkt auf dem ersten Film gebildet ist und aus einem zweiten siliciumoxidhaltigen porösen Material gebildet ist, welches zweite siliciumoxidhaltige poröse Material eine Ätzrate hat, die sich von einer Ätzrate des ersten siliciumoxidhaltigen porösen Materials unter derselben Ätzbedingung unterscheidet,
bei der die ersten und zweiten siliciumoxidhaltigen porösen Materialien durch einen Anneal-Prozess aus Siloxanharz entstanden sind, das durch eine allgemeine chemische Formel ausgedrückt wird:
Figure 00000002
(R10 bis R12 verkörpern Wasserstoff, Sauerstoff oder eine einwertige Kohlenwasserstoffgruppe, n1 verkörpert eine ganze Zahl zwischen 5 und 200, und X verkörpert Wasserstoff oder Silicium) oder durch:
Figure 00000003
(R13 bis R10 verkörpern Wasserstoff, Fluor oder eine einwertige Kohlenwasserstoffgruppe, n ist eine ganze Zahl zwischen 5 und 100, wobei wenigstens eines von R13 bis R16 Wasserstoff ist),...

Description

  • Diese Anmeldung basiert auf den japanischen Patentanmeldungen 2000-92138 , eingereicht am 29. März 2000, und 2001-2113 , eingereicht am 10. Januar 2001, deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist.
  • HINTERGRUND DER ERFINDUNG
  • a) Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen mit Filmmaterialien mit niedriger Dielektrizitätskonstante und Verfahren zu ihrer Herstellung.
  • b) Beschreibung der verwandten Technik
  • Es besteht der Wunsch nach einer höheren Integration und höheren Geschwindigkeit von integrierten Halbleiterschaltungen. Eine signalübertragungsgeschwindigkeit in einer integrierten Halbleiterschaltung wird durch den Verdrahtungswiderstand und die parasitäre Kapazität zwischen Verdrahtungsleitungen begrenzt. Der Verdrahtungswiderstand und die parasitäre Kapazität nehmen zu, wenn die Verdrahtungsbreite und -teilung aufgrund der höheren Integration von integrierten Halbleiterschaltungen schmal werden. Obwohl die parasitäre Kapazität reduziert werden kann, indem Verdrahtungsleitungen dünner gebildet werden, nimmt der Verdrahtungswiderstand zu, und die reduzierte Kapazität trägt nicht zu einer Verbesserung der Signalübertragungsgeschwindigkeit bei. Um die Signalübertragungsgeschwindigkeit zu erhöhen, ist es effektiv, einen Isolierfilm zwischen Ebenen zu bilden, der eine niedrige Dielektrizitätskonstante hat.
  • Herkömmlicherweise wird ein Isolierfilm zwischen Ebenen aus nichtorganischem Material wie etwa Siliciumdioxid (SiO2), Siliciumnitrid (SiN), Siliciumoxidfluorid (SiOF) und Phosphorsilicatglas (PSG) oder organischem Polymer wie etwa Polyimid gebildet. Eine relative Dielektrizitätskonstante eines Siliciumdioxidfilms, der durch chemische Dampfabscheidung [chemical vapor deposition (CVD)] gebildet wird, beträgt etwa 4. Eine relative Dielektrizitätskonstante eines SiOF-Films beträgt etwa 3,3 bis 3,5 und ist damit niedriger als jene von Siliciumdioxid. Da SiOF jedoch eine hohe Feuchtigkeitsabsorptionsrate hat, absorbiert ein SiOF-Film leicht Feuchtigkeit und steigert seine relative Dielektrizitätskonstante.
  • Bezüglich Materialien mit niedriger Dielektrizitätskonstante ist die Aufmerksamkeit auf Siloxanharz mit Si-H-Verbindungen, poröses Siloxanharz oder dergleichen gerichtet worden.
  • Wenn Siloxanharz mit einer Alkalilösung gewaschen wird, wird aufgrund der Hydrolyse SiOH erzeugt, das eine hohe Feuchtigkeitsabsorptionsrate hat. Deshalb steigt bei Siloxanharz, das mit einer Alkalilösung gewaschen wird, die relative Dielektrizitätskonstante an. Demgegenüber hat ein organischer Polymerfilm eine niedrige Glasübergangstemperatur, wie etwa 200 bis 350°C, und einen hohen Wärmeausdehnungskoeffizienten. Schäden an Verdrahtungsschichten sind deshalb groß.
  • Zum technologischen Hintergrund der Erfindung werden die JP 2000-49137 A und die EP 1 120 822 A1 genannt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Aufgabe der vorliegenden Erfindung ist es, Halbleitervorrichtungen vorzusehen, die Filme mit niedriger Dielektrizitätskonstante und eine hohe Zuverlässigkeit haben, und ein Herstellungsverfahren dafür vorzusehen.
  • Diese Aufgabe ist durch die Merkmale der unabhängigen Ansprüche gelöst.
  • Weiterbildungen der Erfindung gehen aus den Unteransprüchen hervor.
  • Gemäß einem Aspekt ist eine Halbleitervorrichtung vorgesehen, mit einem Halbleitersubstrat und einem dielektrischen Film, der auf der Hauptoberfläche des Halbleitersubstrates angeordnet ist und aus Material mit niedriger Dielektrizitätskonstante gebildet ist, das Siloxanharz und Polycarbosilan enthält, das mit dem Siloxanharz verbunden ist.
  • Durch das Hinzufügen von Polycarbosilan zu Siloxanharz kann die Beständigkeit eines Siloxanharzfilms gegenüber Alkali verbessert werden.
  • Gemäß einem anderen Aspekt ist eine Halbleitervorrichtung vorgesehen, die umfaßt: ein Halbleitersubstrat; einen ersten Film, der auf einer Oberfläche des Halbleitersubstrates gebildet ist und aus einem ersten siliciumoxidhaltigen porösen Material ist; und einen zweiten Film, der direkt auf dem ersten Film gebildet ist und aus einem zweiten siliciumoxidhaltigen porösen Material ist, wobei das zweite siliciumoxidhaltige poröse Material eine Ätzrate hat, die sich von einer Ätzrate des ersten siliciumoxidhaltigen porösen Materials unter derselben Ätzbedingung unterscheidet.
  • Gemäß einem anderen Aspekt ist ein Verfahren zum Herstellen einer Halbleitervorrichtung vorgesehen, das die folgenden Schritte umfaßt: Bilden eines ersten Films aus einem ersten siliciumoxidhaltigen porösen Material auf einer Oberfläche eines Halbleitersubstrates; Bilden eines zweiten Films aus einem zweiten siliciumoxidhaltigen porösen Material direkt auf einer Oberfläche des ersten Films, wobei eine Ätzrate des zweiten siliciumoxidhaltigen porösen Materials schneller als eine Ätzrate des ersten siliciumoxidhaltigen porösen Materials ist; Bilden eines Grabens, der eine Tiefe hat, die größer als eine Dicke des zweiten Films ist, und eines Durchgangslochs durch den ersten Film, wobei das Durchgangsloch durch den Graben teilweise überlappt wird; und Vergraben eines leitfähigen Materials in dem Durchgangsloch und dem Graben.
  • Unter Verwendung von siliciumoxidhaltigem porösen Material als Material für die ersten und zweiten Filme kann eine Dielektrizitätskonstante verringert werden. Da sich die Ätzraten der ersten und zweiten Filme unterscheiden, ist es einfach, nur einen der Filme selektiv zu ätzen.
  • Wie oben kann durch Hinzufügen von Polycarbosilan zu Siloxanharz die Beständigkeit eines Films mit niedriger Dielektrizitätskonstante gegenüber Alkali verbessert werden. Deshalb kann eine Dielektrizitätskonstante eines Films mit niedriger Dielektrizitätskonstante auch nach einem Prozeß unter Verwendung einer Alkalilösung niedrig gehalten werden.
  • Durch Stapeln eines Films aus siliciumoxidhaltigem porösen Material mit einer schnelleren Ätzrate auf einem Film aus siliciumoxidhaltigem porösen Material mit einer langsameren Ätzrate kann das Ätzen der oberen Schicht bei relativ guter Steuerbarkeit gestoppt werden, wenn der untere Film exponiert ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • [Die 1 bis 6 und die Ausführungsformen eins bis neun dienen zum besseren Verständnis der Erfindung, bilden aber nicht die Erfindung selber, welche in 7 und in der zehnten Ausführungsform offenbart ist.]
  • 1 ist ein Graph, der eine Beziehung zwischen Polycarbosilanzugabemengen und relativen Dielektrizitätskonstanten von Filmen zeigt, die aus Filmmaterialien mit niedriger Dielektrizitätskonstante gemäß ersten bis vierten Ausführungsformen gebildet sind.
  • 2 ist ein Graph, der eine Beziehung zwischen Polycarbosilanzugabemengen und Adhäsionsgraden von Filmen zeigt, die aus Filmmaterialien mit niedriger Dielektrizitätskonstante gemäß den ersten bis vierten Ausführungsformen gebildet sind.
  • 3 ist ein Graph, der eine Beziehung zwischen Polycarbosilanzugabemengen und relativen Dielektrizitätskonstanten von Filmen zeigt, die aus Filmmaterialien mit niedriger Dielektrizitätskonstante gemäß fünften bis achten Ausführungsformen gebildet sind.
  • 4 ist ein Graph, der eine Beziehung zwischen Polycarbosilanzugabemengen und Adhäsionsgraden von Filmen zeigt, die aus Filmmaterialien mit niedriger Dielektrizitätskonstante gemäß den fünften bis achten Ausführungsformen gebildet sind.
  • 5 ist eine Querschnittsansicht einer Halbleitervorrichtung unter Verwendung von Filmen mit niedriger Dielektrizitätskonstante, die aus Materialien von irgendeiner der ersten bis achten Ausführungsformen gebildet sind.
  • 6 ist eine Querschnittsansicht einer Halbleitervorrichtung unter Verwendung von Filmen mit niedriger Dielektrizitätskonstante gemäß einer neunten Ausführungsform.
  • 7 ist eine Querschnittsansicht einer Halbleitervorrichtung unter Verwendung von Filmen mit niedriger Dielektrizitätskonstante gemäß der Erfindung (zehnte Ausführungsform).
  • EINGEHENDE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Materialien eines Films mit niedriger Dielektrizitätskonstante können durch Lösen von Siloxanharz und Polycarbosilan in Lösungsmittel erhalten werden.
  • Siloxanharz kann jene Materialien verkörpern, die durch die folgende allgemeine chemische Formel ausgedrückt werden:
    Figure 00070001
    R1 bis R3 verkörpern Wasserstoff, Sauerstoff oder eine einwertige Kohlenwasserstoffgruppe, wie etwa eine Methylgruppe, eine Ethylgruppe und eine Phenylgruppe, und X verkörpert Wasserstoff oder Si. Die Anzahl n1 von Monomereinheiten beträgt 5 bis 200. Falls R1 bis R3 Wasserstoff sind, verbindet sich die Gruppe, die X ähnlich ist, mit diesen Sauerstoffatomen. Falls X Si ist, erstreckt sich eine Hauptkette aus (-Si-O-) von diesem Si-Atom. Das Harz, das durch die allgemeine chemische Formel ausgedrückt wird, kann sein: Harz, das durch einen Sol-Gel-Prozeß unter Verwendung von Tetraalkoxysilan, Trialkoxysilan, Methyltrialkoxysilan oder dergleichen als Quellenmaterial gebildet wird; Harz, das durch einen Sol-Gel-Prozeß unter Verwendung eines Gemischs aus diesen Quellenmaterialien gebildet wird; Harz, das durch einen Sol-Gel-Prozeß unter Verwendung von Tetraalkoxysilan und Dimethylalkoxysilan als Quellenmaterial gebildet wird; und anderes Harz.
  • Siloxanharz können auch jene Materialien des Leitertyps sein, die zum Beispiel durch die folgende allgemeine chemische Formel ausgedrückt werden:
    Figure 00070002
    Wenigstens eines von R4 bis R7 verkörpert Wasserstoff, und die anderen verkörpern Wasserstoff, Sauerstoff oder eine einwertige Kohlenwasserstoffgruppe, wie etwa eine Methylgruppe, eine Ethylgruppe und eine Phenylgruppe. Die Anzahl n2 von Monomereinheiten liegt zwischen 5 und 100. Das Harz, das durch die allgemeine chemische Formel ausgedrückt wird, kann Wasserstoffsilsesquioxan, Methylsilsesquioxan, fluorhaltiges Wasserstoffsilsesquioxan oder dergleichen sein.
  • Polycarbosilan können jene Materialien sein, die durch die folgende allgemeine chemische Formel ausgedrückt werden:
    Figure 00080001
    R8 und R9 verkörpern Wasserstoff oder eine einwertige Kohlenwasserstoffgruppe, wie etwa eine Methylgruppe, eine Ethylgruppe und eine Phenylgruppe, und X verkörpert Wasserstoff oder Si. Die Anzahl m von Monomereinheiten liegt zwischen 20 und 1000.
  • Einem verwendbaren Lösungsmittel sind keine besonderen Grenzen gesetzt, falls es Siloxanharz und Polycarbosilan lösen kann. Ein verwendbares Lösungsmittel kann zum Beispiel Cyclohexanon, Methylisobutylketon, Methylethylketon, Methylcellosolve, Ethylcellosolve, Octan, Decan, Propylenglykol, Propylenglykolmonoethylether, Propylenglykolmonoethyletheracetat oder dergleichen sein.
  • Um einen porösen Film mit niedriger Dielektrizitätskonstante zu bilden, kann eine organische Verbindung (Desorptionsagens), die durch Wärme oder Licht desorbiert werden kann, zu einem Lösungsmittel hinzugefügt werden. Solch eine organische Verbindung kann eine Adamantanverbindung wie etwa Adamantanmonophenol oder dergleichen sein. Ein poröser Film mit niedriger Dielektrizitätskonstante hat eine Dielektrizitätskonstante, die niedriger ist, als wenn er nicht porös ist. Falls zuviel von dem Desorptionsagens hinzugefügt wird, wird die mechanische Festigkeit des Films verringert. Deshalb ist es zu bevorzugen, die Zugabemenge des Desorptionsagens auf 70 Gewichts-% oder weniger bezüglich eines Gemischs aus Siloxanharz und Polycarbosilan festzulegen.
  • Die Erfinder haben herausgefunden, daß Siloxanharz, zu dem Polycarbosilan hinzugefügt ist, eine Eigenschaft zum Abstoßen einer Alkalilösung verliehen wird. Ein Film mit niedriger Dielektrizitätskonstante aus dem oben beschriebenen Material kann eine Alkalilösung ohne weiteres abstoßen. Selbst wenn ein Halbleitersubstrat mit einem Film mit niedriger Dielektrizitätskonstante, der aus solchem Material gebildet ist, in einer Alkalilösung bearbeitet wird, kann deshalb eine Hydrolyse des Films durch die Alkalilösung unterdrückt werden und eine Erhöhung der Dielektrizitätskonstante verhindert werden.
  • Da Polycarbosilan mit Siloxanharz hochkompatibel ist, kann es in Siloxanharz gleichförmig dispergiert werden.
  • Polycarbosilan hat eine hohe Feuchtigkeitsbeständigkeit. Durch Hinzufügen von Polycarbosilan zu porösem Siloxanharz, das geringerwertig ist, besonders hinsichtlich der Feuchtigkeitsbeständigkeit, kann die Feuchtigkeitsbeständigkeit von Siloxanharz beträchtlich verbessert werden.
  • Falls ein durchschnittliches Molekulargewicht von Polycarbosilan zu klein ist, wird das meiste Polycarbosilan durch Wärme während der Filmbildung verdampft. Falls das durchschnittliche Molekulargewicht zu groß ist, verringert sich die Löslichkeit von Polycarbosilan bezüglich des Lösungsmittels, so daß es schwierig ist, eine Beschichtungslösung herzustellen. Deshalb ist es vorzuziehen, ein durchschnittliches Molekulargewicht von Polycarbosilan auf einen Wert von 1000 oder höher und 500000 oder kleiner festzulegen.
  • Falls Siloxanharz eine Silanolgruppe enthält, die eine hohe Feuchtigkeitsabsorptionsrate hat, ist die Seitenkette von Polycarbosilan vorzugsweise Wasserstoff, da Silanolgruppen durch eine Reaktion zwischen einer Silanolgruppe und Wasserstoff reduziert werden.
  • Falls die Zugabemenge von Polycarbosilan zu klein ist, können keine ausreichende Alkalibeständigkeit und Feuchtigkeitsbeständigkeit erhalten werden. Falls die Zugabemenge zu groß ist, verringert sich ein Adhäsionsgrad eines Films. Deshalb ist es vorzuziehen, die Zugabemenge von Polycarbosilan auf 10 bis 300 Gewichtsteile in bezug auf 100 Gewichtsteile Siloxanharz festzulegen.
  • Filmmaterial mit der niedrigen Dielektrizitätskonstante, das oben beschrieben ist, wird durch Schleuderbeschichtung auf die Oberfläche eines Halbleitersubstrates aufgetragen, ein Lösungsmittel wird bei 120 bis 250°C verdampft, und es erfolgt eine Wärmebehandlung bei 300°C oder mehr zur Vernetzung. Auf diese Weise kann ein Film mit niedriger Dielektrizitätskonstante, in dem Polycarbosilan mit Siloxanharz vernetzt ist, erhalten werden.
  • Als nächstes wird ein spezifisches Verfahren zur Herstellung von Filmmaterial mit niedriger Dielektrizitätskonstante gemäß der ersten Ausführungsform beschrieben.
  • 20,8 g (0,1 Mol) Tetraethoxysilan und 17,8 g (0,1 Mol) Methyltriethoxysilan werden in 39,6 g Methylisobutylketon gelöst. 16,2 g (0,9 Mol) Salpetersäurelösung mit einer Konzentration von 400 ppm werden in zehn Minuten eingetropft, und danach wird für zwei Stunden ein Alterungsprozeß ausgeführt. Tetraethoxysilan und Methyltriethoxysilan werden deshalb copolymerisiert, um Siloxanharz zu erzeugen.
  • Als nächstes werden 5 g Magnesiumnitrat hinzugefügt, um einen übermäßigen Wasseranteil zu entfernen. Ethanol, das durch den Alterungsprozeß erzeugt wird, wird unter Verwendung eines Rotationsverdampfers entfernt, bis sich die Reaktionslösung auf 50 ml reduziert hat. 20 ml Methylisobutylketon werden zu der erhaltenen Reaktionslösung hinzugefügt, um eine Siloxanharzlösung zu erzeugen.
  • Polycarbosilan mit einem durchschnittlichen Molekulargewicht von 20000 wird zu der Siloxanharzlösung in einer Menge von 10 bis 300 Gewichtsteilen bezüglich 100 Gewichtsteile des Siloxanharzes (Festkörperzusammensetzung) hinzugefügt. Durch diese Prozesse kann eine Harzlösung hergestellt werden, die zum Bilden eines Films mit niedriger Dielektrizitätskonstante zu verwenden ist. Polycarbosilan hat die Hauptkette aus (-SiH(CH3)-CH2-).
  • Für Vergleichszwecke wurden eine Harzlösung ohne Polycarbosilan und eine Harzlösung mit Polycarbosilan mit Zugabemengen von 5 und 350 Gewichtsteilen hergestellt.
  • Als nächstes wird ein Verfahren zum Herstellen eines Filmmaterials mit niedriger Dielektrizitätskonstante gemäß der zweiten Ausführungsform beschrieben.
  • In der ersten Ausführungsform werden 20,8 g Tetraethoxysilan und 17,8 g Methyltriethoxysilan als Quellenmaterial von Siloxanharz verwendet. In der zweiten Ausführungsform werden 20,8 g (0,1 Mol) Tetraethoxysilan und 16,4 g (0,1 Mol) Triethoxysilan verwendet. Die Herstellungsprozesse sind der ersten Ausführungsform ähnlich. 37,2 g Isobutylketon werden verwendet.
  • Als nächstes wird ein Verfahren zum Herstellen von Filmmaterial mit niedriger Dielektrizitätskonstante gemäß der dritten Ausführungsform beschrieben. 88 g (0,9 Mol) Schwefelsäure und 33 g rauchende Schwefelsäure (60% SO4) werden in eine Reaktionskammer geleitet, die ein Einlaßrohr für Stickstoffgas und eine quantitative Flüssigkeitspumpe hat. Rauchende Schwefelsäure wird eingeleitet, um das Innere der Reaktionskammer zu dehydratisieren. 87 g (0,95 Mol) Toluol werden von der quantitativen Pumpe mit 2 ml/min eingetropft, und danach wird für eine Stunde ein Alterungsprozeß ausgeführt. Durch diesen Alterungsprozeß wird Toluolsulfonhydrat erzeugt.
  • Eine Lösung aus 41 g (0,3 Mol) Trichlorsilan mit einer Konzentration von 20 Gewichts-%, das in Toluol gelöst ist, wird von der quantitativen Pumpe mit 2 ml/min eingetropft. Nach dem Eintropfen wird für zwei Stunden ein Alterungsprozeß ausgeführt. Durch diese Alterung wird Siloxanharz des Leitertyps synthetisiert. Nach diesen Prozessen werden 100 ml einer Fluorsäurelösung mit einer Konzentration von 50 Gewichts-% hinzugefügt, um dann niedergeschlagene Toluolsulfonsäure zu entfernen. Überschüssige Fluorsäurelösung wird unter Verwendung eines Trenntrichters entfernt.
  • Die verbleibende Fluorsäure wird mit 2 g Calciumcarbonat neutralisiert. Nach dem Dehydratisieren durch 5 g Magnesiumnitrat wird Toluol unter Verwendung eines Rotationsverdampfers entfernt. Durch diese Prozesse wird ein festes Material aus 15 g Wasserstoffsilsesquioxanharz erzeugt. Dieses Wasserstoffsilsesquioxan wird in 70 g Methylisobutylketon gelöst, um eine Lösung mit einer Feststoffkonzentration von 17,5 Gewichts-% zu erhalten.
  • Polycarbosilan mit einem durchschnittlichen Molekulargewicht von 20000 wird zu der erhaltenen Lösung in einer Menge von 20–300 Gewichtsteilen in bezug auf 100 Gewichtsteile des festen Materials in der Lösung hinzugefügt.
  • Als nächstes wird ein Verfahren zum Herstellen von Filmmaterial mit niedriger Dielektrizitätskonstante gemäß der vierten Ausführungsform beschrieben. Bei der dritten Ausführungsform werden 41 g Trichlorsilan als Quellenmaterial von Wasserstoffsilsesquioxan verwendet. Bei der vierten Ausführungsform werden 36 g (0,27 Mol) Trichlorsilan und 4,6 g (0,03 Mol) Fluortrichlorsilan verwendet. Die Produktionsprozesse sind der dritten Ausführungsform ähnlich.
  • Bei der vierten Ausführungsform wird eine Harzlösung aus 15 g fluorhaltigem Wasserstoffsilsesquioxan und Polycarbosilan hergestellt.
  • Als nächstes wird ein Verfahren zum Bilden eines Films mit niedriger Dielektrizitätskonstante unter Verwendung von Filmmaterial mit niedriger Dielektrizitätskonstante (Harz lösung) gemäß irgendeiner der ersten bis vierten Ausführungsformen beschrieben.
  • Eine Harzlösung von einer der ersten bis vierten Ausführungsformen wird durch Schleuderbeschichtung in 20 Sekunden auf die Oberfläche eines Siliciumwafers mit 3000 U/min aufgetragen. Nach der Schleuderbeschichtung wird das Lösungsmittel bei 200°C verdampft. In einer Stickstoffatmosphäre, die Sauerstoff in einer Konzentration von 100 ppm oder weniger enthält, wird 30 Minuten lang eine Wärmebehandlung bei 400°C ausgeführt. Bei dieser Wärmebehandlung werden Siloxanharz und Polycarbosilan vernetzt, und ein Film mit niedriger Dielektrizitätskonstante wird gebildet.
  • 1 ist ein Graph, der eine Beziehung zwischen relativen Dielektrizitätskonstanten von Filmen mit niedriger Dielektrizitätskonstante und Zugabemengen von Polycarbosilan zeigt. Die Abszisse verkörpert die Zugabemenge von Polycarbosilan in bezug auf 100 Gewichtsteile Siloxanharz in der Einheit von "Gewichtsteilen", und die Ordinate verkörpert die relative Dielektrizitätskonstante eines Films mit niedriger Dielektrizitätskonstante. In 1 kennzeichnen ein weißer Kreis, ein weißes Quadrat, ein weißes Dreieck und ein weißes Rhomboid die relativen Dielektrizitätskonstanten von Filmen mit niedriger Dielektrizitätskonstante, die jeweilig aus den Filmbildungsmaterialien der ersten bis vierten Ausführungsformen hergestellt sind. Für Bezugszwecke sind die relativen Dielektrizitätskonstanten von Vergleichsbeispielen ohne Polycarbosilan und mit Polycarbosilan mit einer Zugabemenge von 350 Gewichtsteilen unter Verwendung von Symbolen gezeigt, die mit jenen der entsprechenden Ausführungsformen identisch sind.
  • Jede der Ausführungsformen weist eine relative Dielektrizitätskonstante von etwa 2,5–3 auf, die niedriger als jene eines Isolierfilms aus Siliciumdioxid ist. Besonders bei den ersten und zweiten Ausführungsformen wird die relative Dielektrizitätskonstante durch das Hinzufügen von Polycarbosilan niedrig.
  • 2 zeigt eine Beziehung zwischen dem Adhäsionsgrad eines Films mit niedriger Dielektrizitätskonstante und der Zugabemenge von Polycarbosilan. Der Adhäsionsgrad wurde mit einem Sebastian-Messer gemessen, indem ein Bolzenstift mit einem Durchmesser von 2 mm mit Epoxidharz an der Filmoberfläche befestigt wurde. Die Abszisse von 2 verkörpert die Zugabemenge von Polycarbosilan in der Einheit von "Gewichtsteilen", und die Ordinate verkörpert eine Zugfestigkeit pro Einheitsbereich, wenn ein Ablösen auftritt, in der Einheit von "N/cm2". Die Bedeutung von jedem Symbol in 2 ist ähnlich wie in 1.
  • Die Adhäsionsgrade von Vergleichsbeispielen mit einem Polycarbosilanzusatz von 350 Gewichtsteilen sind niedriger als jene der Ausführungsformen mit einem Polycarbosilanzusatz von 300 Gewichtsteilen oder weniger. Deshalb ist es vorzuziehen, die Zugabemenge von Polycarbosilan in bezug auf 100 Gewichtsteile des Siloxanharzes auf 300 Gewichtsteile oder weniger festzulegen.
  • Als nächstes wird eine Alkalibeständigkeit eines Films mit niedriger Dielektrizitätskonstante beschrieben. Der Oberflächenzustand eines Films mit niedriger Dielektrizitätskonstante wurde untersucht, nachdem er eine Minute lang in Tetramethylammoniumhydridlösung mit einer Konzentration von 2,38% getaucht worden war. Risse, die in den Filmen gebildet wurden, wurden bei Vergleichsbeispielen ohne Polycarbosilan und bei Vergleichsbeispielen mit fünf Gewichtsteilen Polycarbosilan untersucht. In den Filmen der ersten bis vierten Ausführungsformen mit 10–300 Gewichtsteilen Polycarbosilan wurde kein Riß gefunden. Deshalb ist es vorzuziehen, die Zugabemenge von Polycarbosilan in bezug auf 100 Gewichtsteile Siloxanharz auf 10 Gewichtsteile festzulegen, um eine hohe Alkalibeständigkeit beizubehalten.
  • Als nächstes werden Verfahren zum Herstellen von Filmmaterialien mit niedriger Dielektrizitätskonstante gemäß den fünften bis achten Ausführungsformen beschrieben. Die Filmmaterialien mit niedriger Dielektrizitätskonstante der fünften bis achten Ausführungsformen werden hergestellt, indem Adamantanmonophenol zu dem Siloxanharz der ersten bis vierten Ausführungsformen hinzugefügt wird, das mit Polycarbosilan versetzt ist. Die Zugabemenge von Polycarbosilan in bezug auf 100 Gewichtsteile Siloxan beträgt 150 Gewichtsteile. Die Zugabemenge von Adamantanmonophenol in bezug auf ein Gemisch aus Siloxanharz und Polycarbosilan beträgt 0–70 Gewichts-%. Für Vergleichszwecke wurde eine Harzlösung hergestellt, bei der die Zugabemenge von Adamantanmonophenol in bezug auf das Gemisch aus Siloxanharz und Polycarbosilan 80 Gewichts-% betrug.
  • Eine Harzlösung der fünften bis achten Ausführungsformen und von Vergleichsbeispielen wurde durch Schleuderbeschichtung auf die Oberfläche eines Siliciumwafers aufgetragen, um Filme mit niedriger Dielektrizitätskonstante zu bilden. Adamantanphenol wird während einer Wärmebehandlung zur Vernetzung desorbiert, um dadurch einen porösen Film zu erhalten.
  • 3 ist ein Graph, der eine Beziehung zwischen relativen Dielektrizitätskonstanten von porösen Filmen mit niedriger Dielektrizitätskonstante und Zugabemengen von Adamantan zeigt. Die Abszisse verkörpert die Zugabemenge von Adamantan in der Einheit von "Gewichts-%", und die Ordinate verkörpert die relative Dielektrizitätskonstante. In 3 bezeichnen ein weißer Kreis, ein weißes Quadrat, ein weißes Dreieck und ein weißes Rhomboid die relativen Dielektrizitätskonstanten von Filmen mit niedriger Dielektrizitätskonstante, die jeweilig aus den Filmbildungsmaterialien der fünften bis achten Ausführungsformen hergestellt wurden. Aus einem Vergleich zwischen 1 und 3 geht hervor, daß durch das Bilden eines porösen Films die relative Dielektrizitätskonstante des Films kleiner werden kann.
  • 4 zeigt eine Beziehung zwischen dem Adhäsionsgrad eines porösen Films mit niedriger Dielektrizitätskonstante und der Zugabemenge von Adamantanmonophenol. Die Abszisse von 4 verkörpert die Zugabemenge von Adamantanmonophenol in der Einheit von Gewichts-% bezüglich des Gemischs aus Siloxanharz und Polycarbosilan, und die Ordinate verkörpert den Adhäsionsgrad in der Einheit von "N/cm2". Der Adhäsionsgrad wurde durch ein Verfahren gemessen, das dem ähnlich ist, das bei 2 beschrieben wurde.
  • Wenn die Zugabemenge von Adamantanmonophenol von 70 Gewichts-% auf 80 Gewichts-% erhöht wird, wird der Adhäsionsgrad des Films rapide verringert. Deshalb ist es vorzuziehen, die Zugabemenge von Adamantanmonophenol auf 70 Gewichts-% oder weniger festzulegen.
  • Als nächstes wird ein Verfahren zum Untersuchen dessen beschrieben, ob Siloxanharz Polycarbosilan enthält. Polycarbosilan hat eine Hauptkette aus (-Si-CH2-Si-), während Siloxanharz eine Hauptkette aus (-Si-O-Si-) hat.
  • Die Verbindung (-Si-CH2-Si-) kann durch eine Spitze von Infrarotspektren bei 1080 bis 1040 cm-1 nachgewiesen werden. Obwohl diese Spitze teilweise eine Spitze überlappt, die der Verbindung (-Si-O-Si-) entspricht, sind diese Spitzen deutlich, so daß sie voneinander unterschieden werden können. Ob ein Film mit niedriger Dielektrizitätskonstante, der auf einem Halbleitersubstrat gebildet ist, Polycarbosilan enthält, kann durch mikroskopische Infrarotspektralanalyse beurteilt werden.
  • Als nächstes werden die Struktur einer Halbleitervorrichtung und deren Herstellungsverfahren gemäß der Ausführungsform beschrieben, wobei für die Halbleitervorrichtung Filmbildungsmaterialien von irgendeiner der ersten bis achten Ausführungsformen verwendet werden.
  • 5 ist eine Querschnittsansicht einer Halbleitervorrichtung, die Aluminium-(Al)-Verdrahtungsschichten hat. Ein Feldoxidfilm 2, der auf der Oberfläche eines Siliciumsubstrates 1 gebildet ist, definiert eine aktive Zone. Ein MOSFET 3 ist in der aktiven Zone gebildet. Der MOSFET 3 hat eine Sourcezone 3S, eine Drainzone 3D, eine Gateelektrode 3G und einen Gateoxidfilm 31.
  • Ein Isolierfilm zwischen Ebenen 10 aus SiO2 und ein Stopperfilm 11 aus SiN sind auf dem Substrat gebildet, wobei sie den MOSFET 3 bedecken. Ein Kontaktloch 12 ist durch den Isolierfilm zwischen Ebenen 10 in dem Bereich gebildet, der der Drainzone 3D entspricht. Die Seitenwand und die Bodenfläche des Kontaktlochs 12 sind mit einer Barrierenschicht 13 aus TiN bedeckt. Das Innere des Kontaktlochs 12 ist durch einen Stecker 14 aus Wolfram (W) vollkommen vergraben.
  • Die Barrierenschicht 13 und der Stecker 14 sind durch Abscheiden einer TiN-Schicht und einer W-Schicht über der gesamten Substratoberfläche und durch Ausführen eines chemisch-mechanischen Polierens gebildet. Die Abscheidung der TiN-Schicht erfolgt durch Sputtern. Die Abscheidung der W-Schicht erfolgt durch chemische Dampfabscheidung (CVD) unter Verwendung von Wolframhexafluorid und Wasserstoff.
  • Verdrahtungsleitungen einer ersten Schicht 20 sind auf der Oberfläche des Stopperfilms 11 gebildet. Die Verdrahtungsleitung der ersten Schicht 20 hat eine dreischichtige Struktur aus einem 50 nm dicken TiN-Film 21, einem 450 nm dicken Cu-haltigen Al-Film 22 und einem 50 nm dicken TiN-Film, die in dieser Reihenfolge gestapelt sind. Das Mustern des TiN-Films und des Al-Films erfolgt durch Plasmaätzen unter Verwendung von Chlorwasserstoffgas. Eine Verdrahtungsleitung der ersten Schicht 20 ist mit dem W-Stecker 14 elektrisch verbunden.
  • Die Oberflächen der Verdrahtungsleitungen der ersten Schicht 20 und des Stopperfilms 11 sind mit einem Abdeckfilm aus SiO2 bedeckt, der eine Dicke von 50 nm hat. Der Abdeck film 25 wird durch CVD unter Verwendung von Tetraethylorthosilicat (TEOS) und Sauerstoff gebildet.
  • Ein Film mit niedriger Dielektrizitätskonstante 26 ist auf dem Abdeckfilm 25 gebildet. Der Film mit niedriger Dielektrizitätskonstante 26 wird gebildet, indem eine Siloxanharzlösung von einer der ersten bis achten Ausführungsformen aufgeschleudert wird. Der Film mit niedriger Dielektrizitätskonstante 26 wird unter der Bedingung gebildet, daß er eine Dicke von 500 nm auf der flachen Oberfläche des Siliciumsubstrates hat.
  • Auf dem Film mit niedriger Dielektrizitätskonstante 26 ist eine Kappenschicht 27 aus SiO2 mit einer Dicke von 1000 nm gebildet. Die Kappenschicht 27 wird durch CVD unter Verwendung von TEOS und Sauerstoff gebildet. Die obere Oberfläche der Kappenschicht 27 wird durch CMP planarisiert. CMP wird ausgeführt, bis die Gesamtdicke des Abdeckfilms 25, des Films mit niedriger Dielektrizitätskonstante 26 und der Kappenschicht 27 auf dem Bereich, wo die Verdrahtungsleitung der ersten Schicht 20 nicht angeordnet ist, 1200 nm beträgt.
  • Ein Durchgangsloch 28 wird durch die drei Schichten gebildet, die den Abdeckfilm 25, den Film mit der niedrigen Dielektrizitätskonstante 26 und die Kappenschicht 27 enthalten. Dieses Durchgangsloch 28 wird durch Plasmaätzen unter Verwendung von CF4 und CHF3 gebildet. Die Seitenwand und Bodenfläche des Durchgangslochs 28 werden mit einer Barrierenschicht 29 bedeckt. Das Innere des Durchgangslochs 20 ist durch einen W-Stecker 30 vollständig vergraben. Die Barrierenschicht 29 und der W-Stecker 30 werden durch ein Verfahren gebildet, das dem ähnlich ist, das für die untere Barrierenschicht 13 und den Stecker 14 verwendet wird.
  • Auf der Kappenschicht 27 werden Verdrahtungsleitungen der zweiten Schicht 40 gebildet. Ein Abdeckfilm der zweiten Schicht 41, ein Film mit niedriger Dielektrizitätskonstante 42 und eine Kappenschicht 43 werden laminiert und bedecken die Verdrahtungsleitungen der zweiten Schicht 40. Dieser Abdeckfilm 41, der Film mit niedriger Dielektrizitätskonstante 42 und die Kappenschicht 43 werden durch ein Verfahren gebildet, welches dem ähnlich ist, das für die entsprechenden Filme und die Schicht der ersten Schicht verwendet wird.
  • In der mehrschichtigen Verdrahtungsstruktur, die in 5 gezeigt ist, wird der Raum zwischen benachbarten Verdrahtungsleitungen in derselben Schicht mit dem Film mit niedriger Dielektrizitätskonstante gefüllt. Da die Filme mit niedriger Dielektrizitätskonstante 26 und 42 aus dem Material sind, das in den obigen Ausführungsformen beschrieben wurde, wird eine Feuchtigkeitsabsorptionsrate nicht erhöht, auch wenn ein Prozeß unter Verwendung einer Alkalilösung ausgeführt wird, und eine niedrige Dielektrizitätskonstante wird beibehalten.
  • 6 ist eine Querschnittsansicht einer Halbleitervorrichtung mit Kupfer-(Cu)-Verdrahtungsleitungen gemäß der neunten Ausführungsform. Die Struktur ab einem Siliciumsubstrat 1 bis zu einem Stopperfilm 11 ist dieselbe wie jene der entsprechenden Komponenten der Halbleitervorrichtung, die in 5 gezeigt ist. In 6 sind Bildungselemente mit Bezugszeichen versehen, die mit jenen von entsprechenden Elementen von 5 identisch sind.
  • Auf dem Stopperfilm 11 ist ein Film mit niedriger Dielektrizitätskonstante 50 gebildet. Der Film mit niedriger Dielektrizitätskonstante 50 wird unter Verwendung des Materials der oben beschriebenen Ausführungsform unter der Bedingung gebildet, daß er eine Dicke von 450 nm auf der flachen Oberfläche des Siliciumsubstrates hat. Auf diesem Film mit niedriger Dielektrizitätskonstante 50 ist eine Kappenschicht 51 aus SiO2 mit einer Dicke von 50 nm gebildet. Die Kappenschicht 51 wird durch CVD unter Verwendung von TEOS und Sauerstoff gebildet.
  • Ein Verdrahtungsgraben der ersten Schicht 52 ist durch den Film mit niedriger Dielektrizitätskonstante 50 und die Kappenschicht 51 gebildet. Der Verdrahtungsgraben der ersten Schicht 52 wird durch Plasmaätzen unter Verwendung von CF4 und CHF3 gebildet. Die obere Oberfläche des Steckers 14 ist auf der Bodenfläche des Verdrahtungsgrabens der ersten Schicht 52 exponiert.
  • Die Seitenwand und Bodenfläche des Verdrahtungsgrabens der ersten Schicht 52 sind mit einer Barrierenschicht 53 aus TaN bedeckt, die eine Dicke von 50 nm hat. Das Innere des Verdrahtungsgrabens 52 ist durch die Verdrahtungsleitung der ersten Schicht 54 aus Cu vollkommen vergraben. Nachfolgend wird ein Verfahren zum Bilden der Barrierenschicht 53 und der Verdrahtungsleitung der ersten Schicht 54 beschrieben.
  • Ein TaN-Film wird durch Sputtern auf der gesamten Oberfläche des Substrates gebildet, die die innere Oberfläche des Verdrahtungsgrabens der ersten Schicht 52 enthält. Ein Cu-Film mit einer Dicke von 50 nm wird durch Sputtern auf dem TaN-Film gebildet. Unter Verwendung dieses Cu-Films als Elektrode wird ein Cu-Film mit einer Dicke von 600 nm durch Elektroplattierung gebildet. Unnötige Cu- und TaN-Filme werden durch CMP entfernt, um die Barrierenschicht 53 und die Verdrahtungsleitung der ersten Schicht 54 in dem Verdrahtungsgraben der ersten Schicht 52 zu belassen.
  • Auf der Kappenschicht 51 ist eine Laminierungsstruktur gebildet, die einen 50 nm dicken SiN-Diffusionsverhinderungsfilm 60, einen Film mit niedriger Dielektrizitätskonstante 61, einen 50 nm dicken SiN-Stopperfilm 62, einen Film mit niedriger Dielektrizitätskonstante 63 und eine 50 nm dicke SiN-Kappenschicht 64 hat. Der Diffusionsverhinderungsfilm 60 und der Stopperfilm 62 werden durch Plasma-CVD unter Verwendung von Silan und Ammoniumgas gebildet. Die Filme mit niedriger Dielektrizitätskonstante 61 und 63 werden unter der Bedingung gebildet, daß sie Dicken von 650 nm bzw. 400 nm auf der flachen Oberfläche des Siliciumsubstrates haben.
  • Ein Durchgangsloch 68 wird durch den Diffusionsverhinderungsfilm 60 und den Film mit niedriger Dielektrizitäts konstante 61 gebildet. Ein Verdrahtungsgraben der zweiten Schicht 69 wird durch den Stopperfilm 62, den Film mit niedriger Dielektrizitätskonstante 63 und die Kappenschicht 64 gebildet. Die inneren Oberflächen des Durchgangslochs 68 und des Verdrahtungsgrabens der zweiten Schicht 69 werden mit einer Barrierenschicht 70 aus TaN mit einer Dicke von 50 nm bedeckt. Die Verdrahtungsleitung der zweiten Schicht 72 aus Cu vergräbt das Innere des Durchgangslochs 68 und des Verdrahtungsgrabens der zweiten Schicht 69 vollkommen. Die Verdrahtungsleitung der zweiten Schicht 72 wird durch ein Dual-Damaszener-Verfahren gebildet.
  • Das Dual-Damaszener-Verfahren wird kurz beschrieben. Zuerst wird das Durchgangsloch 68 gebildet, das sich von der oberen Oberfläche der Kappenschicht 64 zu der oberen Oberfläche der Verdrahtungsleitung der ersten Schicht 54 erstreckt. Als nächstes wird der Verdrahtungsgraben der zweiten Schicht 69 gebildet, der sich von der oberen Oberfläche der Kappenschicht 64 zu der oberen Oberfläche des Films mit niedriger Dielektrizitätskonstante 61 erstreckt. Die Barrierenschicht 70 und die Verdrahtungsleitung der zweiten Schicht 72 werden durch ein Verfahren gebildet, das jenem ähnlich ist, das für die untere Barrierenschicht 53 und die Verdrahtungsleitung der ersten Schicht 54 verwendet wird.
  • Die Verdrahtungsleitung der ersten Schicht 54 und die Verdrahtungsleitung der zweiten Schicht 72 sind von den Filmen mit niedriger Dielektrizitätskonstante 50, 61 und 63 umgeben, so daß die parasitäre Kapazität zwischen Verdrahtungsleitungen reduziert werden kann. Da diese Filme mit niedriger Dielektrizitätskonstante 50, 61 und 63 aus dem Material der oben beschriebenen Ausführungsform sind, nimmt die Feuchtigkeitsabsorptionsrate nicht zu und kann die Dielektrizitätskonstante niedrig gehalten werden, selbst wenn ein Prozeß unter Verwendung einer Alkalilösung ausgeführt wird.
  • Als nächstes werden unter Bezugnahme auf 7 eine Halbleitervorrichtung und deren Herstellungsverfahren gemäß der Erfindung (zehnte Ausführungsform) beschrieben. In der Halbleitervorrichtung der neunten Ausführungsform, die in 6 gezeigt ist, ist der Stopperfilm 62 aus Siliciumnitrid zwischen dem Film mit niedriger Dielektrizitätskonstante 61 und ihrem oberen Film mit niedriger Dielektrizitätskonstante 63 angeordnet. Bei der zehnten Ausführungsform wird der Stopperfilm 62 nicht verwendet, sondern der Film mit niedriger Dielektrizitätskonstante 63 kontaktiert direkt den Film mit niedriger Dielektrizitätskonstante 61.
  • Bei der zehnten Ausführungsform sind die Filme mit niedriger Dielektrizitätskonstante 61 und 63 aus siliciumoxidhaltigem porösen Material. Unter derselben Ätzbedingung ist eine Ätzrate des oberen Films mit niedriger Dielektrizitätskonstante 63 schneller als jene des unteren Films mit niedriger Dielektrizitätskonstante 61. Die anderen Strukturen sind denen der neunten Ausführungsform ähnlich, die in 6 gezeigt ist.
  • Die Filme mit niedriger Dielektrizitätskonstante 61 und 63 enthalten Siloxanharz, das durch die folgende allgemeine chemische Formel ausgedrückt wird:
    Figure 00220001
    oder Siloxanharz des Leitertyps, das durch die folgende allgemeine chemische Formel ausgedrückt wird:
    Figure 00230001
    R10 bis R12 verkörpern Wasserstoff, Sauerstoff oder eine einwertige Kohlenwasserstoffgruppe, und R13 bis R16 verkörpern Wasserstoff, Fluor oder eine einwertige Kohlenwasserstoffgruppe. n1 ist eine ganze Zahl zwischen 5 und 200, und X verkörpert Wasserstoff oder Silicium. n2 ist eine ganze Zahl zwischen 5 und 100.
  • Für den unteren Film mit niedriger Dielektrizitätskonstante 61 ist wenigstens eines von R10 bis R12 oder wenigstens eines von R13 bis R16 eine Phenylgruppe oder eine Kohlenwasserstoffgruppe mit 2 bis 5 Kohlenstoffatomen. Für den oberen Film mit niedriger Dielektrizitätskonstante 63 ist keines von R10 bis R12 eine Kohlenwasserstoffgruppe mit zwei oder mehr Kohlenstoffatomen oder keines von R13 bis R16 eine Kohlenwasserstoffgruppe mit zwei oder mehr Kohlenstoffatomen.
  • Die jetzigen Erfinder haben herausgefunden, daß eine Ätzrate geändert werden kann, indem Seitenketten von Siloxanharz oder Siloxanharz des Leitertyps verändert werden. Genauer gesagt, falls das Material nur Wasserstoff oder eine Methylgruppe als Seitenketten hat, wird die Ätzrate des Materials durch Fluorplasma um das Dreifache oder mehr schneller als bei solch einem Material, wenn wenigstens eine Seitenkette in einer Monomereinheit eine Phenylgruppe oder eine Kohlenwasserstoffgruppe mit zwei oder mehr Kohlenstoffatomen ist. Bei der zehnten Ausführungsform werden die Materialien der Filme 61 und 63 so selektiert, daß die Ätzrate des oberen Films mit niedriger Dielektrizitätskon stante 63 um das Dreifache oder mehr schneller als jene des unteren Films mit niedriger Dielektrizitätskonstante 61 ist. Als nächstes wird ein Beispiel für ein Verfahren zum Herstellen des Materials des unteren Films mit niedriger Dielektrizitätskonstante 61 beschrieben. 20,8 g (0,1 Mol) Tetraethoxysilan und 20,4 g (0,1 Mol) Phenyltriethoxysilan werden in 37,2 g Methylisobutylketon gelöst, um 200 ml einer Lösung zu erhalten. 16,2 g (0,9 Mol) einer Salpetersäurelösung mit einer Konzentration von 400 ppm werden in zehn Minuten in die erhaltene Lösung eingetropft, und danach wird für zwei Stunden ein Alterungsprozeß ausgeführt. Tetraethoxysilan und Phenyltriethoxysilan werden deshalb copolymerisiert, um Siloxanharz herzustellen. Dieses Siloxanharz hat die Zusammensetzung, daß wenigstens eines von R10 bis R12 in der oben beschriebenen allgemeinen chemischen Formel eine Phenylgruppe ist und die anderen Sauerstoffatome sind. Jedes Sauerstoffatom ist ferner mit einem Wasserstoffatom oder einem Siliciumatom verbunden.
  • Als nächstes werden 5 g Magnesiumnitrat zu der Siloxanharzlösung hinzugefügt, um einen überschüssigen Wasseranteil zu entfernen. Lösungsmittel, das Ethanol enthält, wird unter Verwendung eines Rotationsverdampfers entfernt, bis die Reaktionslösung auf 50 ml reduziert wird. 0,1 g Adamantanmonophenol wird zu der hergestellten Reaktionslösung hinzugefügt. Auf diese Weise wird eine Siloxanharzlösung zum Bilden des unteren Films mit niedriger Dielektrizitätskonstante 61 hergestellt. Adamantanmonophenol ist ein Desorptionsagens, damit der Film mit niedriger Dielektrizitätskonstante porös wird.
  • Als nächstes wird ein Beispiel für ein Verfahren zum Herstellen des Materials des oberen Films mit niedriger Dielektrizitätskonstante 63 beschrieben. 20,8 g (0,1 Mol) Tetraethoxysilan und 17,8 g (0,1 Mol) Methyltriethoxysilan werden in 39,6 g Methylisobutylketon gelöst, um 200 ml einer Lösung zu erhalten. 16,2 g (0,9 Mol) einer Salpetersäure lösung mit einer Konzentration von 400 ppm werden in zehn Minuten in die erhaltene Lösung eingetropft, und danach wird für zwei Stunden ein Alterungsprozeß ausgeführt. Tetraethoxysilan und Methyltriethoxysilan werden deshalb copolymerisiert, um Siloxanharz herzustellen. Dieses Siloxanharz hat die Zusammensetzung, daß wenigstens eines von R10 bis R12 in der oben beschriebenen allgemeinen chemischen Formel eine Methylgruppe ist und die anderen Sauerstoffatome sind. Jedes Sauerstoffatom ist ferner mit einem Wasserstoffatom oder einem Siliciumatom verbunden.
  • Als nächstes werden ähnlich wie bei der Synthese des unteren Filmmaterials mit niedriger Dielektrizitätskonstante überschüssige Wasseranteile entfernt, und ethanolhaltiges Lösungsmittel wird entfernt, das ein Nebenprodukt des Alterungsprozesses ist, bis die Reaktionslösung auf 50 ml reduziert wird. Zu der erzeugten Reaktionslösung werden 0,1 g Adamantanmonophenol hinzugefügt. Auf diese Weise wird eine Siloxanharzlösung zum Bilden des oberen Films mit niedriger Dielektrizitätskonstante 63 hergestellt.
  • Als nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung, die in 7 gezeigt ist, unter Verwendung der oben beschriebenen Filmmaterialien mit niedriger Dielektrizitätskonstante beschrieben.
  • Die Prozesse bis zum Bilden des Diffusionsverhinderungsfilms 60 sind dem Herstellungsverfahren der Halbleitervorrichtung der neunten Ausführungsform, die in 6 gezeigt ist, ähnlich, und somit wird deren Beschreibung weggelassen. Auf den Diffusionsverhinderungsfilm 60 wird eine Siloxanharzlösung als unteres Filmmaterial mit niedriger Dielektrizitätskonstante aufgeschleudert. Das Lösungsmittel wird bei einer Temperatur von 200°C getrocknet. Ein Anneal-Prozeß wird für 30 Minuten bei einer Temperatur von 400°C in einer Stickstoffatmosphäre ausgeführt, die eine Sauerstoffkonzentration von 100 ppm oder weniger hat. Deshalb wird der untere Film mit niedriger Dielektrizitätskon stante 61 aus siliciumoxidhaltigem porösen Material und mit einer Dicke von 500 nm gebildet.
  • Auf den unteren Film mit niedriger Dielektrizitätskonstante 61 wird eine Siloxanharzlösung als oberes Filmmaterial mit niedriger Dielektrizitätskonstante aufgeschleudert. Das Lösungsmittel wird getrocknet, und ein Anneal-Prozeß wird ausgeführt, um den oberen Film mit niedriger Dielektrizitätskonstante 63 zu erhalten, der eine Dicke von 400 nm hat. Die Bedingungen zum Trocknen des Lösungsmittels und zum Annealen sind dieselben wie jene, die zum Bilden des unteren Films mit niedriger Dielektrizitätskonstante 61 angewendet wurden.
  • Auf dem Film mit niedriger Dielektrizitätskonstante 63 wird die Kappenschicht 64 aus Siliciumoxid mit einer Dicke von 50 nm durch chemische Dampfabscheidung (CVD) unter Verwendung von Tetraethylorthosilicat (TEOS) gebildet.
  • Auf der Oberfläche der Kappenschicht 64 wird ein Resistmuster mit einer Öffnung gebildet, die dem Durchgangsloch 68 entspricht. Ein Loch, das sich von der oberen Oberfläche der Kappenschicht 64 zu der oberen Oberfläche der Verdrahtungsleitung der ersten Schicht 54 erstreckt, wird unter Verwendung von Fluorplasma unter Einsatz von CF4 und CHF3 als Quellenmaterialien gebildet. Nachdem das Resistmuster entfernt ist, wird von neuem ein Resistmuster auf der Oberfläche der Kappenschicht 64 gebildet, das eine Öffnung hat, die dem Verdrahtungsgraben der zweiten Schicht 69 entspricht.
  • Unter Verwendung von Fluorplasma unter Einsatz von C2F6 und O2 als Quellenmaterialien wird der obere Film mit niedriger Dielektrizitätskonstante 63 geätzt, um den Verdrahtungsgraben der zweiten Schicht 69 zu bilden. Dieses Ätzen wird unter den Bedingungen einer C2F6-Flußrate von 40 sccm, einer O2-Flußrate von 10 sccm, einer Eingangsleistung von 200 W zum Erzeugen eines induktiv gekoppelten Plasmas und eines Gasdrucks von 5,32 Pa (40 mTorr) ausgeführt. Unter diesen Ätzbedingungen beträgt die Ätzrate des oberen Films mit niedriger Dielektrizitätskonstante 63 etwa 100 nm/min, während die Ätzrate des unteren Films mit niedriger Dielektrizitätskonstante 61 etwa 30 nm/min beträgt. Da die Ätzrate des unteren Films mit niedriger Dielektrizitätskonstante 61 langsamer als die Ätzrate des oberen Films mit niedriger Dielektrizitätskonstante 63 ist, kann das Ätzen mit guter Steuerbarkeit gestoppt werden, wenn die obere Oberfläche des unteren Films mit niedriger Dielektrizitätskonstante 61 exponiert ist, auch wenn keine Ätzstopperschicht vorgesehen ist. Um das Ätzen mit guter Steuerbarkeit zu stoppen, ist es vorzuziehen, wenn die Ätzrate des oberen Films mit niedriger Dielektrizitätskonstante 63 unter denselben Ätzbedingungen um das zweifache oder mehr schneller als die Ätzrate des unteren Films mit niedriger Dielektrizitätskonstante 61 ist.
  • Nachdem das Resistmuster entfernt ist, werden die Barrierenschicht 70 und die Verdrahtungsleitung der zweiten Schicht 72 gebildet. Die Barrierenschicht 70 und die Verdrahtungsleitung der zweiten Schicht 72 werden durch ein Verfahren gebildet, das der Ausführungsform ähnlich ist, die in 6 gezeigt ist.
  • Bei der zehnten Ausführungsform ist kein Siliciumnitridfilm mit einer relativ hohen Dielektrizitätskonstante zwischen den unteren und oberen Filmen mit niedriger Dielektrizitätskonstante 61 und 63 angeordnet. Deshalb kann eine parasitäre Kapazität zwischen Verdrahtungsleitungen weiter reduziert werden. Eine elektrostatische Kapazität zwischen zwei Verdrahtungsleitungen der zweiten Schicht 72, die parallel angeordnet sind, wurde gemessen, um eine effektive relative Dielektrizitätskonstante zu berechnen, die etwa 2,5 betrug. Im Gegensatz dazu betrug eine effektive relative Dielektrizitätskonstante der neunten Ausführungsform, die in 6 gezeigt ist, 2,8.
  • Ein Bewertungsprüfstück wurde hergestellt, um eine relative Dielektrizitätskonstante einer Laminierungsstruktur zu messen, die Filme mit niedriger Dielektrizitätskonstante enthält. Dieses Prüfstück ist eine Laminierung aus einem unteren Film mit niedriger Dielektrizitätskonstante mit einer Dicke von 300 nm, einem oberen Film mit niedriger Dielektrizitätskonstante mit einer Dicke von 300 nm und einem Siliciumoxidfilm mit einer Dicke von 50 nm aus TEOS, die jeweilig auf einem Siliciumsubstrat gestapelt sind. Ein Au-Film mit einem Durchmesser von 1 mm und einer Dicke von 100 nm wurde auf der Oberfläche des obersten Siliciumoxidfilms gebildet, und eine elektrostatische Kapazität zwischen dem Siliciumsubstrat und dem Au-Film wurde gemessen. Aus diesem Meßresultat wurde eine relative Dielektrizitätskonstante der dreischichtigen Struktur errechnet, die die zwei Filme mit niedriger Dielektrizitätskonstante und einen Siliciumoxidfilm enthält. Die relative Dielektrizitätskonstante betrug 2,4. Im Gegensatz dazu betrug eine relative Dielektrizitätskonstante einer vierschichten Struktur, die zwei Filme mit niedriger Dielektrizitätskonstante, einen Siliciumnitridfilm mit einer Dicke von 50 nm, der zwischen den Filmen mit niedriger Dielektrizitätskonstante angeordnet war, und einen Siliciumoxidfilm enthielt, 2,7. Ein Siliciumoxidfilm aus TEOS hat eine relative Dielektrizitätskonstante von etwa 4, und der Siliciumnitridfilm hat eine relative Dielektrizitätskonstante von etwa 7.
  • Aus der zehnten Ausführungsform und den oben beschriebenen Bewertungsresultaten geht hervor, daß eine relative Dielektrizitätskonstante einer Laminierungsstruktur, die Filme mit niedriger Dielektrizitätskonstante enthält, verringert werden kann, falls der Ätzstopperfilm aus Siliciumnitrid nicht angeordnet wird.
  • Das Material des oberen Films mit niedriger Dielektrizitätskonstante ist Siloxanharz, das bei der zehnten Ausführungsform verwendet wird.
  • Das Material des unteren Films mit niedriger Dielektrizitätskonstante Siloxanharz, das bei der zehnten Ausführungsform verwendet wird.
  • Der Schutzumfang der vorliegenden Erfindung ist durch die Ansprüche beschränkt.

Claims (5)

  1. Halbleitervorrichtung mit: einem Halbleitersubstrat; einem ersten Film, der auf einer Oberfläche des Halbleitersubstrates gebildet ist und aus einem ersten siliciumoxidhaltigen porösen Material hergestellt ist; und einem zweiten Film, der direkt auf dem ersten Film gebildet ist und aus einem zweiten siliciumoxidhaltigen porösen Material gebildet ist, welches zweite siliciumoxidhaltige poröse Material eine Ätzrate hat, die sich von einer Ätzrate des ersten siliciumoxidhaltigen porösen Materials unter derselben Ätzbedingung unterscheidet, bei der die ersten und zweiten siliciumoxidhaltigen porösen Materialien durch einen Anneal-Prozess aus Siloxanharz entstanden sind, das durch eine allgemeine chemische Formel ausgedrückt wird:
    Figure 00300001
    (R10 bis R12 verkörpern Wasserstoff, Sauerstoff oder eine einwertige Kohlenwasserstoffgruppe, n1 verkörpert eine ganze Zahl zwischen 5 und 200, und X verkörpert Wasserstoff oder Silicium) oder durch:
    Figure 00300002
    (R13 bis R10 verkörpern Wasserstoff, Fluor oder eine einwertige Kohlenwasserstoffgruppe, n ist eine ganze Zahl zwischen 5 und 100, wobei wenigstens eines von R13 bis R16 Wasserstoff ist), und bei der bei dem ersten siliciumoxidhaltigen porösen Material wenigstens eines von R10 bis R12 eine Phenylgruppe oder eine Kohlenwasserstoffgruppe mit zwei bis fünf Kohlenstoffatomen ist oder wenigstens eines von R13 bis R10 eine Phenylgruppe oder eine Kohlenwasserstoffgruppe mit zwei bis fünf Kohlenstoffatomen ist und bei dem zweiten siliciumoxidhaltigen porösen Material keines von R10 bis R12 eine Kohlenwasserstoffgruppe ist, die zwei oder mehr Kohlenstoffatome hat, oder keines von R13 bis R16 eine Kohlenwasserstoffgruppe ist, die zwei oder mehr Kohlenstoffatome hat.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Ätzrate von einem des ersten siliciumoxidhaltigen porösen Materials um das Zweifache oder mehr schneller als die Ätzrate des anderen ist.
  3. Halbleitervorrichtung nach Anspruch 1, bei der eine Ätzrate des zweiten siliciumoxidhaltigen porösen Materials schneller als eine Ätzrate des ersten siliciumoxidhaltigen porösen Materials ist und die Halbleitervorrichtung ferner umfaßt: einen Graben, der in dem zweiten Film gebildet ist und eine Tiefe hat, die größer als eine Dicke des zweiten Films ist; ein Durchgangsloch, das durch den ersten Film gebildet ist, welches Durchgangsloch durch den Graben teilweise überlappt wird; und eine leitfähige Verdrahtungsleitung, die ein Inneres des Durchgangslochs und des Grabens vergräbt.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfaßt: Bilden eines ersten Films aus einem ersten siliciumoxidhaltigen porösen Material auf einer Oberfläche eines Halbleitersubstrates; Bilden eines zweiten Films aus einem zweiten siliciumoxidhaltigen porösen Material direkt auf einer Oberfläche des ersten Films, wobei eine Ätzrate des zweiten siliciumoxidhaltigen porösen Materials schneller als eine Ätzrate des ersten siliciumoxidhaltigen porösen Materials ist; Bilden eines Grabens mit einer Tiefe, die größer als eine Dicke des zweiten Films ist, und eines Durchgangslochs durch den ersten Film, welches Loch durch den Graben teilweise überlappt wird; und Vergraben eines leitfähigen Materials in dem Durchgangsloch und dem Graben, bei der die ersten und zweiten siliciumoxidhaltigen porösen Materialien durch einen Anneal-Prozess aus Siloxanharz entstanden sind, das durch eine allgemeine chemische Formel ausgedrückt wird:
    Figure 00320001
    (R10 bis R12 verkörpern Wasserstoff, Sauerstoff oder eine einwertige Kohlenwasserstoffgruppe, n1 verkörpert eine ganze Zahl zwischen 5 und 200, und X verkörpert Wasserstoff oder Silicium) oder durch:
    Figure 00330001
    (R13 bis R16 verkörpern Wasserstoff, Fluor oder eine einwertige Kohlenwasserstoffgruppe, n2 ist eine ganze Zahl zwischen 5 und 100, wobei wenigstens eines von R13 bis R10 Wasserstoff ist), und bei der bei dem ersten siliciumoxidhaltigen porösen Material wenigstens eines von Rio bis R10 eine Phenylgruppe oder eine Kohlenwasserstoffgruppe mit zwei bis fünf Kohlenstoffatomen ist oder wenigstens eines von R13 bis R16 eine Phenylgruppe oder eine Kohlenwasserstoffgruppe mit zwei bis fünf Kohlenstoffatomen ist und bei dem zweiten siliciumoxidhaltigen porösen Material keines von R10 bis R12 eine Kohlenwasserstoffgruppe ist, die zwei oder mehr Kohlenstoffatome hat, oder keines von R13 bis R16 eine Kohlenwasserstoffgruppe ist, die zwei oder mehr Kohlenstoffatome hat.
  5. verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 4, bei dem der Schritt zum Bilden des Grabens und des Durchgangslochs die folgenden Schritte enthält: Bilden eines Lochs durch die ersten und zweiten Filme; und Bilden des Grabens durch Ätzen einer Zone, die durch das Loch teilweise überlappt wird, ab einer oberen Oberfläche des zweiten Films wenigstens bis zu einer oberen Oberfläche des ersten Films.
DE2001164913 2000-03-29 2001-03-15 Halbleitervorrichtungen mit Filmmaterial mit niedriger Dielektrizitätskonstante und Verfahren zu ihrer Herstellung Expired - Fee Related DE10164913B8 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2001165028 DE10165028B4 (de) 2000-03-29 2001-03-15 Halbleitervorrichtung mit einem Halbleitersubstrat und einem Film mit niedriger Dielektrizitätskonstante
DE2001113110 DE10113110B4 (de) 2000-03-29 2001-03-15 Filmmaterial und Film mit niedriger Dielektrizitätskonstante

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000092138 2000-03-29
JP2000-092138P 2000-03-29
JP2001-002113P 2001-01-10
JP2001002113A JP3604007B2 (ja) 2000-03-29 2001-01-10 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
DE2001165028 DE10165028B4 (de) 2000-03-29 2001-03-15 Halbleitervorrichtung mit einem Halbleitersubstrat und einem Film mit niedriger Dielektrizitätskonstante
DE2001113110 DE10113110B4 (de) 2000-03-29 2001-03-15 Filmmaterial und Film mit niedriger Dielektrizitätskonstante

Publications (2)

Publication Number Publication Date
DE10164913B4 true DE10164913B4 (de) 2008-06-12
DE10164913B8 DE10164913B8 (de) 2008-10-02

Family

ID=26588767

Family Applications (3)

Application Number Title Priority Date Filing Date
DE2001113110 Expired - Fee Related DE10113110B4 (de) 2000-03-29 2001-03-15 Filmmaterial und Film mit niedriger Dielektrizitätskonstante
DE2001164913 Expired - Fee Related DE10164913B8 (de) 2000-03-29 2001-03-15 Halbleitervorrichtungen mit Filmmaterial mit niedriger Dielektrizitätskonstante und Verfahren zu ihrer Herstellung
DE2001165028 Expired - Fee Related DE10165028B4 (de) 2000-03-29 2001-03-15 Halbleitervorrichtung mit einem Halbleitersubstrat und einem Film mit niedriger Dielektrizitätskonstante

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2001113110 Expired - Fee Related DE10113110B4 (de) 2000-03-29 2001-03-15 Filmmaterial und Film mit niedriger Dielektrizitätskonstante

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2001165028 Expired - Fee Related DE10165028B4 (de) 2000-03-29 2001-03-15 Halbleitervorrichtung mit einem Halbleitersubstrat und einem Film mit niedriger Dielektrizitätskonstante

Country Status (4)

Country Link
US (3) US6613834B2 (de)
JP (1) JP3604007B2 (de)
KR (1) KR100703763B1 (de)
DE (3) DE10113110B4 (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6824879B2 (en) * 1999-06-10 2004-11-30 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
KR100795714B1 (ko) * 2000-08-21 2008-01-21 다우 글로벌 테크놀로지스 인크. 마이크로일렉트로닉 장치의 제조에 있어서 유기 중합체유전체용 하드마스크로서의 유기 규산염 수지
JP4545973B2 (ja) * 2001-03-23 2010-09-15 富士通株式会社 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP3886779B2 (ja) 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
US6816031B1 (en) * 2001-12-04 2004-11-09 Formfactor, Inc. Adjustable delay transmission line
JP4863182B2 (ja) * 2002-01-31 2012-01-25 東ソー株式会社 有機シラン化合物を含んでなる絶縁膜用材料、その製造方法および半導体デバイス
JP4063619B2 (ja) 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TWI300971B (en) * 2002-04-12 2008-09-11 Hitachi Ltd Semiconductor device
JP3974023B2 (ja) 2002-06-27 2007-09-12 富士通株式会社 半導体装置の製造方法
AU2003295786A1 (en) * 2002-11-21 2004-06-18 University Of Florida Elastomeric polymers
JP3951124B2 (ja) * 2002-12-06 2007-08-01 Ｊｓｒ株式会社 絶縁膜
JP2004253791A (ja) 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
JP2004235548A (ja) 2003-01-31 2004-08-19 Nec Electronics Corp 半導体装置およびその製造方法
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
TW200428586A (en) * 2003-04-08 2004-12-16 Matsushita Electric Ind Co Ltd Electronic device and the manufacturing method thereof
US20050035455A1 (en) * 2003-08-14 2005-02-17 Chenming Hu Device with low-k dielectric in close proximity thereto and its method of fabrication
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
JP3666751B2 (ja) * 2003-11-28 2005-06-29 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜形成システム
JP2005175060A (ja) * 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP4737361B2 (ja) * 2003-12-19 2011-07-27 Ｊｓｒ株式会社 絶縁膜およびその形成方法
WO2005068539A1 (ja) * 2004-01-16 2005-07-28 Jsr Corporation ポリマーの製造方法、ポリマー、絶縁膜形成用組成物、絶縁膜の製造方法、および絶縁膜
JP5105041B2 (ja) * 2004-01-16 2012-12-19 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
EP1719793A4 (de) * 2004-02-26 2009-05-20 Jsr Corp Polymer und herstellungsverfahren dafür, zusammensetzung zur bildung eines isolierfilms und herstellungsverfahren dafür
JP2005272816A (ja) * 2004-02-26 2005-10-06 Jsr Corp ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法
JP5110238B2 (ja) 2004-05-11 2012-12-26 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
US7776736B2 (en) * 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
WO2005108469A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
US7439111B2 (en) * 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20060176683A1 (en) * 2005-02-08 2006-08-10 Chen-Cheng Chien Outdoor light
US7345343B2 (en) * 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
US8362135B2 (en) * 2005-08-02 2013-01-29 Rory E. Brennan Compositions and methods for adhesion
JP4616154B2 (ja) 2005-11-14 2011-01-19 富士通株式会社 半導体装置の製造方法
JP5007511B2 (ja) * 2006-02-14 2012-08-22 富士通株式会社 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
DE102006062728B4 (de) * 2006-02-14 2010-04-29 Fujitsu Ltd., Kawasaki Halbleitervorrichtung und Herstellungsverfahren dafür
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
US7927664B2 (en) * 2006-08-28 2011-04-19 International Business Machines Corporation Method of step-and-flash imprint lithography
WO2008036662A2 (en) * 2006-09-18 2008-03-27 Starfire Systems, Inc. Process for preparing siloxane-based compositions and derivative compositions thereof
US8642246B2 (en) 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
JP5071474B2 (ja) * 2007-03-13 2012-11-14 富士通株式会社 半導体装置および半導体装置の製造方法
US7682989B2 (en) * 2007-05-18 2010-03-23 Texas Instruments Incorporated Formation of a silicon oxide interface layer during silicon carbide etch stop deposition to promote better dielectric stack adhesion
US7867689B2 (en) * 2007-05-18 2011-01-11 International Business Machines Corporation Method of use for photopatternable dielectric materials for BEOL applications
US8470516B2 (en) * 2007-05-18 2013-06-25 International Business Machines Corporation Method of forming a relief pattern by e-beam lithography using chemical amplification, and derived articles
US7919225B2 (en) * 2008-05-23 2011-04-05 International Business Machines Corporation Photopatternable dielectric materials for BEOL applications and methods for use
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
JP5609142B2 (ja) * 2010-02-19 2014-10-22 住友ベークライト株式会社 絶縁膜、積層体、半導体装置および半導体装置の製造方法
JP2013517616A (ja) * 2010-01-06 2013-05-16 アプライド マテリアルズ インコーポレイテッド 酸化物ライナを使用する流動可能な誘電体
KR101277722B1 (ko) * 2010-07-14 2013-06-24 제일모직주식회사 하이브리드 실록산 중합체, 상기 하이브리드 실록산 중합체로부터 형성된 봉지재 및 상기 봉지재를 포함하는 전자 소자
JP5567926B2 (ja) * 2010-07-29 2014-08-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US9941214B2 (en) * 2013-08-15 2018-04-10 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and inter-metal dielectric (IMD) structures
KR101537660B1 (ko) * 2013-08-27 2015-07-17 한국세라믹기술원 세라믹 복합 섬유를 포함하는 열 계면 재료 및 그 제조방법
EP3194502A4 (de) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxanformulierungen und beschichtungen für optoelektronische anwendungen
US9818684B2 (en) * 2016-03-10 2017-11-14 Amkor Technology, Inc. Electronic device with a plurality of redistribution structures having different respective sizes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080844A (ja) * 1983-10-11 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成用材料及びパタ−ン形成方法
JP2000049137A (ja) * 1998-06-25 2000-02-18 Motorola Inc 半導体素子の形成方法
WO2001015214A1 (en) * 1999-08-23 2001-03-01 Alliedsignal Inc. Nanoporous silica treated with siloxane polymers for ulsi applications
EP1120822A1 (de) * 1998-09-02 2001-08-01 Tokyo Electron Limited Herstellunsverfahren einer halbleitervorrichtung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264319A (en) * 1985-05-10 1993-11-23 Hitachi, Ltd. Photosensitive resin composition having high resistance to oxygen plasma, containing alkali-soluble organosilicon polymer and photosensitive dissolution inhibitor
US4745169A (en) * 1985-05-10 1988-05-17 Hitachi, Ltd. Alkali-soluble siloxane polymer, silmethylene polymer, and polyorganosilsesquioxane polymer
JPH0570119A (ja) 1991-09-12 1993-03-23 Kawasaki Steel Corp 半導体装置の製造方法
JP3153586B2 (ja) * 1991-10-15 2001-04-09 鐘淵化学工業株式会社 ケイ素系ハイブリッド材料
JP3296440B2 (ja) * 1991-10-17 2002-07-02 鐘淵化学工業株式会社 ケイ素系ハイブリッド材料
JPH05117392A (ja) * 1991-10-30 1993-05-14 Fujitsu Ltd 有機ケイ素重合体およびレジスト組成物
JP3418458B2 (ja) * 1993-08-31 2003-06-23 富士通株式会社 半導体装置の製造方法
DE19600305C2 (de) 1996-01-05 2001-05-03 Siemens Ag Herstellverfahren für eine Siliziumdioxid-Schicht auf einer Topographie sowie eine nach diesem Verfahren hergestellte Siliziumdioxidschicht
US6077792A (en) * 1997-07-14 2000-06-20 Micron Technology, Inc. Method of forming foamed polymeric material for an integrated circuit
US6043147A (en) * 1997-12-18 2000-03-28 Advanced Micro Devices, Inc. Method of prevention of degradation of low dielectric constant gap-fill material
JPH11233500A (ja) 1998-02-13 1999-08-27 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法
US6232235B1 (en) * 1998-06-03 2001-05-15 Motorola, Inc. Method of forming a semiconductor device
US6225238B1 (en) * 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
JP4756526B2 (ja) * 1999-10-25 2011-08-24 富士通株式会社 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
US6677679B1 (en) * 2001-02-06 2004-01-13 Advanced Micro Devices, Inc. Use of SiO2/Sin for preventing copper contamination of low-k dielectric layers
JP5930695B2 (ja) * 2011-12-16 2016-06-08 旭化成ホームズ株式会社 機能パネル固定具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080844A (ja) * 1983-10-11 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成用材料及びパタ−ン形成方法
JP2000049137A (ja) * 1998-06-25 2000-02-18 Motorola Inc 半導体素子の形成方法
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
EP1120822A1 (de) * 1998-09-02 2001-08-01 Tokyo Electron Limited Herstellunsverfahren einer halbleitervorrichtung
WO2001015214A1 (en) * 1999-08-23 2001-03-01 Alliedsignal Inc. Nanoporous silica treated with siloxane polymers for ulsi applications

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 60080844 A (PAJ sowie CAPLUS-Abstract 1985: 532420, in STN recherchiert am 13.06.2007) *

Also Published As

Publication number Publication date
JP2001345317A (ja) 2001-12-14
KR100703763B1 (ko) 2007-04-05
DE10165028B4 (de) 2010-01-07
JP3604007B2 (ja) 2004-12-22
DE10113110B4 (de) 2009-01-02
US7235866B2 (en) 2007-06-26
US20060022357A1 (en) 2006-02-02
DE10113110A1 (de) 2001-10-25
DE10164913B8 (de) 2008-10-02
KR20010093658A (ko) 2001-10-29
US20030207131A1 (en) 2003-11-06
US6958525B2 (en) 2005-10-25
US6613834B2 (en) 2003-09-02
US20010033026A1 (en) 2001-10-25

Similar Documents

Publication Publication Date Title
DE10164913B4 (de) Halbleitervorrichtungen mit Filmmaterial mit niedriger Dielektrizitätskonstante und Verfahren zu ihrer Herstellung
DE10164943B4 (de) Halbleitervorrichtung, umfassend als Zwischenschicht-Isolationsfilm einen Film mit niedriger Dielektrizitätskonstante
DE19804375B4 (de) Verfahren zur Herstellung eines Zwischenschichtisolierfilmes
DE112007000215B4 (de) Verfahren zur Herstellen einer Halbleitervorrichtung mit porösem Silizium-Dielektrikum
DE60005874T2 (de) Herstellungsverfahren für einen porösen Siliziumoxid-Film
DE112005002692B3 (de) Verwendung polydentater Liganden zum Versiegeln von Poren in Low-k-Dielektrika, sowie damit hergestellte Halbleitervorrichtungen
DE102017127530A1 (de) Verbindungsstruktur und Verfahren
DE10248272A1 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
CN101689412A (zh) 绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法
CN101045820B (zh) 形成绝缘膜的组合物以及制造半导体器件的方法
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE102006029334A1 (de) Material zum Ausbilden eines Belichtungslicht blockierenden Films, mehrschichtige Verbindungsstruktur und Herstellungsverfahren dafür, und Halbleitervorrichtung
DE102012109338B4 (de) Verbindungsstruktur und Verfahren zur Ausbildung derselben
DE102009023378B4 (de) Wiederherstellung einer hydrophoben Oberfläche empfindlicher dielektrischer Materialen mit kleinem ε in Mikrostrukturbauelementen
EP0424638B1 (de) Herstellung einer Halbleitereinrichtung eine Stufe zum Erzeugen einer aus Organokiesel-Sol isolierenden Schicht enthaltend
DE102006039001B4 (de) Verfahren zum Herstellen einer mehrschichtigen Verbindungsstruktur
DE102006062728B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
CN101960582A (zh) 布线基板、半导体装置以及半导体装置的制造方法
DE102013106840A1 (de) Zwischenverbindungsstruktur, die Schäden an der Isolierschicht vermeidet, und Verfahren für ihre Herstellung
DE19631743C2 (de) Herstellverfahren für eine als Intermetalldielektrikum fungierende Isolatorschicht
JP4257272B2 (ja) 半導体装置及びその製造方法
JP2002134610A (ja) 半導体装置の製造方法
DE102004020328A1 (de) Verfahren zur Abscheidung einer mit Kohlenstoff dotierten siliziumhaltigen dielektrischen Schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
Q172 Divided out of (supplement):

Ref document number: 10113110

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref document number: 10165028

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 10165028

Country of ref document: DE

Kind code of ref document: P

AC Divided out of

Ref document number: 10113110

Country of ref document: DE

Kind code of ref document: P

AH Division in

Ref document number: 10165028

Country of ref document: DE

Kind code of ref document: P

8396 Reprint of erroneous front page
AC Divided out of

Ref document number: 10113110

Country of ref document: DE

Kind code of ref document: P

AH Division in

Ref document number: 10165028

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee