DE10165050B4 - Bidirektionales Halbleiterbauelement - Google Patents

Bidirektionales Halbleiterbauelement Download PDF

Info

Publication number
DE10165050B4
DE10165050B4 DE10165050A DE10165050A DE10165050B4 DE 10165050 B4 DE10165050 B4 DE 10165050B4 DE 10165050 A DE10165050 A DE 10165050A DE 10165050 A DE10165050 A DE 10165050A DE 10165050 B4 DE10165050 B4 DE 10165050B4
Authority
DE
Germany
Prior art keywords
zones
zone
bidirectional
layer
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10165050A
Other languages
English (en)
Inventor
Yasuhiko Onishi
Tatsuhiko Fujihara
Susumu Iwamoto
Takahiro Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to DE10133543A priority Critical patent/DE10133543B4/de
Application granted granted Critical
Publication of DE10165050B4 publication Critical patent/DE10165050B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Bidirektionales Halbleiterbauelement, umfassend:
eine Halbleiterschicht (57) auf einer Isolierschicht (46) oder auf einem Halbleitersubstrat (54);
eine erste Bauelementzone (3–6) im Oberflächenabschnitt der Halbleiterschicht;
eine zweite Bauelementzone (13–16) im Oberflächenabschnitt der Halbleiterschicht;
erste Zonen (4) eines zweiten Leitfähigkeitstyps in der ersten Bauelementzone;
zweite Zonen (14) des zweiten Leitfähigkeitstyps in der zweiten Bauelementzone;
eine dritte Zone (3) eines ersten Leitfähigkeitstyps in der ersten Bauelementzone;
eine vierte Zone (13) des ersten Leitfähigkeitstyps in der zweiten Bauelementzone;
eine zwischen der dritten Zone und der vierten Zone befindliche Schicht mit alternierenden Leitfähigkeitstypen, die Driftzonen (1) des ersten Leitfähigkeitstyps und Trennzonen (2) des zweiten Leitfähigkeitstyps umfaßt, die alternierend angeordnet sind;
wobei die dritte Zone die ersten Zonen von den Trennzonen isoliert und
wobei die vierte Zone die zweiten Zonen von den Trennzonen isoliert.

Description

  • Die vorliegende Erfindung betrifft eine Halbleiterstruktur, die bei Halbleiterbauelementen wie beispielsweise MOSFETs (Feldeffekttransistoren mit isoliertem Gate), IGBTs (Bipolartransistoren mit isoliertem Gate) und Bipolartransistoren einsetzbar ist. Die vorliegende Erfindung betrifft genauer gesagt bidirektionale Halbleiterbauelemente, insbesondere bidirektionale SJ-Halbleiterbauelemente, die eine hohe Durchbruchspannung und ein hohes Stromtransportvermögen aufweisen und das Hervorrufen eines Stromflusses von der ersten Bauelementzone zur zweiten Bauelementzone und umgekehrt erleichtern.
  • SJ- bzw. Super-Junction-Halbleiterbauelemente sind solche Halbleiterbauelemente, die einen Driftbereich enthalten, der eine oder mehrere Schichten mit alternierenden Leitfähigkeitstypen umfaßt. Die Schicht mit alternierenden Leitfähigkeitstypen schafft einen Stromweg im Durchlaßzustand des Halbleiterbauelements und ist im Sperrzustand des Halbleiterbauelements verarmt. Die Schicht mit alternierenden Leitfähigkeitstypen ist aus Driftzonen eines ersten Leitfähigkeitstyps (beispielsweise n-leitend) und Trennzonen eines zweiten Leitfähigkeitstyps (beispielsweise p-leitend) gebildet, die alternierend angeordnet sind.
  • 27 ist eine Querschnittsansicht eines in der JP 07-307469 A und der ihr entsprechenden US 5,608,237 A offenbarten herkömmlichen bidirektionalen Vertikal-MOS-Halbleiterbauelements, welches die Steuerung eines Gleichstroms und eines Wechselstroms bei niedriger Durchlaßspannung erleichtert. Gemäß 27 enthält das herkömmliche bidirektionale MOS-Halbleiterbauelement einen ersten n-Kanal-IGBT und einen zweiten n-Kanal-IGBT. Der erste n-Kanal-IGBT ist aus n+-Emitterschichten 102, p-leitenden Basisschichten 103, einem n–-Substrat 101 und p-leitenden Anodenschichten 104 gebildet. Der zweite n-Kanal-IGBT ist aus n+-Emitterschichten 105, p-leitenden Basisschichten 104, dem n–-Substrat 101 und p-leitenden Anodenschichten 103 gebildet. Die Funktionsweise des zweiten n-Kanal-IGBTs ist umgekehrt wie die Funktionsweise des ersten n-Kanal-IGBTs. Der erste n-Kanal-IGBT erzeugt einen Stromfluß von einem ersten Anschluß 106 zu einem zweiten Anschluß 107. Der zweite n-Kanal-IGBT erzeugt einen Stromfluß vom zweiten Anschluß 107 zum ersten Anschluß 106.
  • Bei den herkömmlichen MOSFETs verursacht ein geringer Durchlaßwiderstand eine geringe Durchbruchspannung, und eine hohe Durchbruchspannung bewirkt einen hohen Durchlaßwiderstand. D. h., es besteht ein Kompromißverhältnis zwischen dem Durchlaßwiderstand und der Durchbruchspannung. Das Kompromißverhältnis zwischen dem Durchlaßwiderstand und der Durchbruchspannung besteht auch bei IGBTs, Bipolartransistoren und Dioden. Das Kompromißverhältnis besteht bei Vertikalbauelementen, bei denen die Flußrichtung des Driftstroms und die Ausbreitungsrichtung der Verarmungsschichten gleich sind, und auch bei Lateralbauelementen, bei denen die Flußrichtung des Driftstroms und die Ausbreitungsrichtung der Verarmungsschichten sich voneinander unterscheiden.
  • Die japanische Offenlegungsschrift DD 10-209267 A offenbart ein SJ-Halbleiterbauelement, bei dem das oben beschriebene Kompromißverhältnis reduziert ist. Das offenbarte SJ-Halbleiterbauelement enthält eine stark dotierte Schicht mit alternierenden Leitfähigkeitstypen, die aus n-leitenden Zonen und p-leitenden Zonen gebildet ist, die alternierend angeordnet sind. Die Schicht mit alternierenden Leitfähigkeitstypen wird verarmt, um eine hohe Durchbruchspannung im Sperrzustand des Bauelements zu erzielen. Da die Verarmungsschichten, die sich von den pn-Übergängen zwischen den n-leitenden Zonen und den p-leitenden Zonen im Sperrzustand des Bauelements aus ausdehnen, die gesamte Driftschicht verarmen, wird eine hohe Durchbruchspannung selbst dann erzielt, wenn die Schicht mit alternierenden Leitfähigkeitstypen stark dotiert ist.
  • Die bisher bekannten SJ-MOSFETs sind jedoch unidirektionale Bauelemente, die den vom Drain zur Source fließenden Strom steuern können, jedoch den von der Source zum Drain fließenden Strom nicht steuern können. In anderen Worten ist bisher keine Halbleiterstruktur bekannt, die das Reduzieren des Kompromißverhältnisses zwischen dem Durchlaßwiderstand und der Durchbruchspannung von bidirektionalen Halbleiterbauelementen erleichtert. Obwohl die bekannten SJ-Halbleiterbauelemente die Durchbruchspannung aufrecht erhalten können, wenn der Drain auf ein Potential vorgespannt wird, das höher als das Source-Potential ist, können diese SJ-Halbleiterbauelemente die Durchbruchspannung nicht aufrecht erhalten, wenn der Drain auf ein Potential vorgespannt wird, das niedriger als das Source-Potential ist.
  • Aus der US 5,608,237 A ist ein bidirektionales Halbleiterbauelement mit einem Halbleiterchip mit einer ersten Hauptfläche und einer zweiten Hauptfläche bekannt, das aufweist: eine erste Bauelementzone an der ersten Hauptfläche; eine zweite Bauelementzone an der zweiten Hauptfläche; erste Zonen des zweiten Leitfähigkeitstyps in der ersten Bauelementzone; zweite Zonen des zweiten Leitfähigkeitstyps in der zweiten Bauelementzone; eine dritte Zone des ersten Leitfähigkeitstyps zwischen den beiden Bauelementzonen, die die ersten Zonen voneinander isoliert und die zweiten Zonen voneinander isoliert. Die MIS-Halbleiterbauelemente in der ersten Bauelementzone enthalten jeweils die ersten Zonen, erste Source-Zonen des ersten Leitfähigkeitstyps, die durch die ersten Zonen von der dritten Zone isoliert sind, und eine erste Gate-Elektrode, die unter Zwischenlage eines ersten Gate-Isolierfilms über dem Abschnitt der ersten Zone angeordnet ist, der sich zwischen einer jeweiligen ersten Source-Zone und der dritten Zone erstreckt. Die MIS-Halbleiterbauelemente in der zweiten Bauelementzone enthalten jeweils die zweiten Zonen, zweite Source-Zonen des ersten Leitfähigkeitstyps, die durch die zweiten Zonen von der vierten Zone isoliert sind, und eine zweite Gate-Elektrode, die unter Zwischenlage eines zweiten Gate-Isolierfilms über dem Abschnitt der zweiten Zone angeordnet ist, der sich zwischen einer jeweiligen zweiten Source-Zone und der vierten Zone erstreckt.
  • Aus der US 6,081,009 A ist ein Hochspannungs-MOSFET mit einem Halbleiterchip mit einer ersten Hauptfläche und einer zweiten Hauptfläche, der eine Schicht mit alternierenden Leitfähigkeitstypen zwischen der ersten Hauptfläche und der zweiten Hauptfläche aufweist, bekannt, wobei die Schicht mit alternierenden Leitfähigkeitstypen Driftzonen eines ersten Leitfähigkeitstyps und Trennzonen eines zweiten Leitfähigkeitstyps umfaßt. Die MIS-Halbleiterbauelemente in der Bauelementzone enthalten jeweils die ersten Zonen, erste Source-Zonen des ersten Leitfähigkeitstyps, und eine Gate-Elektrode, die unter Zwischenlage eines Gate-Isolierfilms Ober dem Abschnitt der ersten Zone angeordnet ist, der sich zwischen einer jeweiligen ersten Source-Zone und der dritten Zone erstreckt.
  • Aus der DE 198 04 192 A1 ist ein bidirektionales Halbleiterbauelement mit einer ersten Bauelementzone in einem Oberflächenabschnitt einer Halbleiterschicht und einer zweiten Bauelementzone im gegenüberliegenden Oberflächenabschnitt der Halbleiterschicht bekannt. Zwei getrennte Halbleitersubstrate werden zunächst gesondert mit einer jeweiligen Bauelementzone versehen. Die Substrate werden dann mit ihren Rückseiten zu einer Halbleiterschicht verbunden.
  • Aus der US 5,216,275 A ist ein Leistungs-Halbleiterbauelement bekannt, dass eine Schicht mit alternierenden Leitfähigkeitstypen aufweist, die Driftzonen des einen Leitfähigkeitstyps und Trennzonen des anderen Leitfähigkeitstyps umfaßt, die alternierend angeordnet sind.
  • Der Erfindung liegt die Aufgabe zugrunde, ein bidirektionales Halbleiterbauelement zu schaffen, das eine hohe Durchbruchspannung aufweist und das Hervorrufen eines Stromflusses von der ersten Bauelementzone zur zweiten Bauelementzone und umgekehrt über einen niedrigen Durchlaßwiderstand erleichtert.
  • Diese Aufgabe wird mit einem bidirektionalen Halbleiterbauelement gemäß Anspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Bei den oben beschriebenen Konfigurationen können die Driftzonen in der ersten Schicht mit alternierenden Leitfähigkeitstypen und die Driftzonen in der zweiten Schicht mit alternierenden Leitfähigkeitstypen über die Halbleiterzone des ersten Leitfähigkeitstyps verbunden werden. Da ein Stromweg durch Verbinden der Driftzonen in der ersten Schicht mit alternierenden Leitfähigkeitstypen und der Driftzonen in der zweiten Schicht mit alternierenden Leitfähigkeitstypen gebildet wird, wird ein Strom von der ersten Bauelementzone zur zweiten Bauelementzone und umgekehrt zum Fließen gebracht, und der Durchlaßwiderstand wird reduziert.
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung anhand der Zeichnungen, die jedoch nicht als beschränkend anzusehen sind.
  • 1 ist eine perspektivische Querschnittsansicht eines bidirektionalen Vertikal-SJ-MOSFETs gemäß einer ersten Ausführungsform der Erfindung.
  • 2 bis 6 sind perspektivische Querschnittsansichten zur Erläuterung der Schritte zur Herstellung des bidirektionalen SJ-MOSFETs gemäß der ersten Ausführungsform.
  • 7 ist eine perspektivische Querschnittsansicht eines bidirektionalen Vertikal-SJ-MOSFETs gemäß einer zweiten Ausführungsform der Erfindung.
  • 8 ist eine perspektivische Querschnittsansicht eines bidirektionalen Vertikal-SJ-MOSFETs gemäß einer dritten Ausführungsform der Erfindung.
  • 9 ist eine perspektivische Querschnittsansicht einer Bauelementhälfte des bidirektionalen SJ-MOSFETs gemäß der dritten Ausführungsform der Erfindung zur Erläuterung von dessen Herstellungsverfahren.
  • 10 ist eine Querschnittsansicht eines bidirektionalen Vertikal-SJ-MOSFETs gemäß einer vierten Ausführungsform der Erfindung.
  • 11 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer fünften Auführungsform der Erfindung.
  • 12 ist ein Querschnitt längs A-A von 11.
  • 13 ist ein Querschnitt längs B-B von 11.
  • 14 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer sechsten Ausführungsform der Erfindung.
  • 15 ist ein Querschnitt längs A-A von 14.
  • 16 ist ein Querschnitt längs B-B von 14.
  • 17 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer siebten Ausführungsform der Erfindung.
  • 18 ist ein Querschnitt längs A-A von 17.
  • 19 ist ein Querschnitt längs B-B von 17.
  • 20 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer achten Ausführungsform der Erfindung.
  • 21 ist ein Querschnitt längs A-A von 20.
  • 22 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer neunten Ausführungsform der Erfindung.
  • 23 ist ein Querschnitt längs A-A von 22.
  • 24 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer zehnten Ausführungsform der Erfindung.
  • 25 ist ein Querschnitt längs A-A von 24.
  • 26 ist ein Querschnitt längs B-B von 24.
  • 27 ist eine Querschnittsansicht eines in der JP 07-307469 A offenbarten herkömmlichen bidirektionalen Vertikal-MOS-Halbleiterbauelements.
  • Erste Ausführungsform
  • 1 ist eine perspektivische Querschnittsansicht eines bidirektionalen Vertikal-SJ-MOSFETs gemäß einer ersten Ausführungsform der Erfindung.
  • Gemäß 1 enthält der bidirektionale Vertikal-SJ-MOSFET gemäß der ersten Ausführungsform einen Halbleiterchip mit einer ersten Hauptfläche und einer zweiten Hauptfläche, einer ersten Bauelementzone auf der Seite der ersten Hauptfläche und einer zweiten Bauelementzone auf der Seite der zweiten Hauptfläche sowie eine Halbleiterzone zwischen der ersten Bauelementzone und der zweiten Bauelementzone. Die erste Bauelementzone enthält einen ersten n-Kanal-MOSFET. Die zweite Bauelementzone enthält einen zweiten n-Kanal-MOSFET. Die Halbleiterzone enthält eine Schicht mit alternierenden Leitfähigkeitstypen.
  • Der erste n-Kanal-MOSFET ist aus p-leitenden Basiszonen (ersten Zonen) 4, n+-Source-Zonen 6, Gate-Isolierfilmen 7, Gate-Elektroden 9 und einer Source-Elektrode 10 gebildet. Eine stark dotierte p+-Kontaktzone 5 und n+-Source-Zonen 6 befinden sich in der p-leitenden Basiszone 4. Die Basiszone 4 trennt bzw. isoliert die Source-Zone 6 von einer n-leitenden Zone (dritte Zone) 3 hohen Widerstands. Die Gate-Elektrode 9 befindet sich oberhalb eines Abschnitts der Basiszone 4, der sich zwischen der Source-Zone 6 und der n-leitenden Zone 3 hohen Widerstands erstreckt, wobei ein Gate-Isolierfilm 7 zwischen den beiden letzteren angeordnet ist. Die Source-Elektrode 10 erstreckt sich auf einem Zwischenschichtisolierfilm 8 und Kontaktzonen 5. Die Zone 3 hohen Widerstands enthält Zonen, die relativ stark dotiert sind und sich von der ersten Hauptfläche des Halbleiterchips bis zu einer Tiefe nahe den Unterseiten der Basiszonen 4 hin erstrecken.
  • Der zweite n-Kanal-MOSFET weist einen Aufbau auf, der gleich wie derjenige des ersten n-Kanal-MOSFETs ist. Der zweite n-Kanal-MOSFET ist aus p-leitenden Basiszonen (zweiten Zonen) 14, n+-Source-Zonen 16, Gate-Isolierfilmen 17, Gate-Elektroden 19 und einer Source-Elektrode 20 gebildet. Eine stark dotierte p+-Kontaktzone 15 und n+-Source-Zonen 16 befinden sich in der p-leitenden Basiszone 14. Die Basiszone 14 trennt bzw. isoliert die Source-Zone 16 von einer n-leitenden Zone (vierten Zone) 13 hohen Widerstands. Die Gate-Elektrode 19 befindet sich oberhalb des Abschnitts der Basiszone 14, die sich zwischen der Source-Zone 16 und der n-leitenden Zone 13 hohen Widerstands erstreckt, wobei ein Gate-Isolierfilm 17 zwischen ihnen angeordnet ist. Die Source-Elektrode 20 erstreckt sich auf einem Zwischenschichtisolierfilm 18 und Kontaktzonen 15. Die Zone 13 hohen Widerstands enthält Zonen, die relativ stark dotiert sind und sich von der zweiten Hauptfläche des Halbleiterchips bis in eine Tiefe nahe den Unterseiten der Basiszonen 14 hin erstrecken.
  • Die Schicht mit alternierenden Leitfähigkeitstypen befindet sich zwischen den zwei Zonen 3 und 13 hohen Widerstands. Die Schicht mit alternierenden Leitfähigkeitstypen ist aus n-leitenden Driftzonen 1 und p-leitenden Trennzonen 2 gebildet, die abwechselnd angeordnet sind. Die Driftzonen 1 sind mit den Zonen 3 und 13 hohen Widerstands verbunden. Die Zonen 3 und 13 hohen Widerstands isolieren die Trennzonen 2 von den Basiszonen 4 und 14 des ersten bzw. des zweiten MOSFETs. Aufgrund des oben beschriebenen Aufbaus schafft die Schicht mit alternierenden Leitfähigkeitstypen einen Stromweg im Durchlaßzustand des Bauelements und ist im Sperrzustand des Bauelements verarmt.
  • Es ist erforderlich, die Dotierstoffkonzentration und die Dicke der Zonen 3 und 13 hohen Widerstands auf jeweils geeignete Werte einzustellen, bei denen die elektrische Feldstärke an den pn-Übergängen zwischen den Basiszonen 4 und der Zone 3 hohen Widerstands der ersten Bauelementzone kleiner als der kritische Wert bei der Spannung ist, die erforderlich ist, um die Schicht mit alternierenden Leitfähigkeitstypen vollständig zu verarmen und bei der die sich von der Schicht mit alternierenden Leitfähigkeitstypen aus erstreckenden Verarmungsschichten nie durch die Zone 13 hohen Widerstands auf die Basiszonen 14 des zweiten Bauelementbereichs durchgreifen. Durch Einstellen der Dotierstoffkonzentration und der Dicke der Zonen 3 und 13 hohen Widerstands auf jeweils geeignete Werte wird auf einfache Weise eine hohe Durchbruchspannung erzielt. Da im Durchlaßzustand des Bauelements der Driftstrom durch die stark dotierten Zonen der Schicht mit alternierenden Leitfähigkeitstypen fließt, wird der Durchlaßwiderstand reduziert.
  • Die Dotierstoffinengen in den Driftzonen 1 und den Trennzonen 2 sind vorzugsweise gleich. Das planare Muster der Anordnung (d. h. in der Draufsicht) von Driftzonen 1 und/oder von Trennzonen 2 ist nicht immer auf ein Streifenmuster beschränkt. Driftzonen 1 oder Trennzonen 2 können an den Gitterpunkten eines trigonalen Gitters, eines orthogonalen Gitters oder eines hexagonalen Gitters angeordnet sein. Wenn die Dotierstoffinengen in den Driftzonen 1 und den Trennzonen 2 gleich sind, wird unabhängig vom planaren Muster von deren Anordnung auf einfache Weise eine hohe Durchbruchspannung erzielt. Wenn die Dotierstoffinengen in den Driftzonen 1 und den Trennzonen 2 nicht gleich sind, ist es schwierig, eine hohe Durchbruchspannung zu erzielen, da einige Abschnitte in der Schicht mit alternierenden Leitfähigkeitstypen nicht-verarmt verbleiben können.
  • Die Abmessungen und die Dotierstoffkonzentrationen der Zonen, die einen bidirektionalen SJ-MOSFET der 500-V-Klasse mit dem oben beschriebenen Aufbau bilden, sind wie folgt. Der Driftbereich weist eine Dicke von 30,0 μm auf. Die Breite der n-leitenden Driftzonen 1 und der p-leitenden Trennzonen 2 beträgt 8,0 μm. Die Dotierstoffkonzentrationen in den n-leitenden Driftzonen 1 und den p-leitenden Trennzonen 2 sind 2,0·1015 cm–3. Die Diffusionstiefen der Basiszonen 4 und 14 sind 3,5 μm. Die Oberflächendotierstoffkonzentrationen der Basiszonen 4 und 14 betragen 2,0·1017 cm–3. Die Diffusionstiefen der Kontaktzonen 5 und 15 sind 1,0 μm. Die Oberflächendotierstoffkonzentrationen der Kontaktzonen 5 und 15 sind 4,0·1019 cm–3. Die Diffusionstiefen der Source-Zonen 6 und 16 sind 0,5 μm. Die Oberflächendotierstoffkonzentrationen der Source-Zonen 6 und 16 sind 3,0·1020 cm–3. Die Zonen 3 und 13 hohen Widerstands weisen eine Dicke von 19,0 μm auf. Die Dotierstoffkonzentrationen der Zonen 3 und 13 hohen Widerstands sind 3,0·1014 cm–3. Die Oberflächendotierstoffkonzentration in dem relativ stark dotierten Abschnitt von der Oberfläche bis zur Diffusionstiefe von 3,0 μm der Zone 3 und/oder 13 hohen Widerstands ist mit 1,0·1016 cm–3 relativ hoch.
  • Die 2 bis 6 sind perspektivische Querschnittsansichten zur Erläuterung der Schritte zur Herstellung des bidirektionalen SJ-MOSFETs gemäß der ersten Ausführungsform.
  • Gemäß 2 wird eine n-leitende Schicht 202 hohen Widerstands epitaktisch auf einem n-leitenden Substrat 201 aufgewachsen. Eine Fotoresistmaske 203 wird auf der n-leitenden Schicht 202 hohen Widerstands gebildet. Borionen werden in diejenigen Abschnitte der Schicht 202 hohen Widerstands implantiert, in denen Trennzonen 2 gebildet werden sollen.
  • Gemäß 3 wird die Fotoresistmaske 203 entfernt. Eine Fotoresistmaske 204 wird auf der n-leitenden Schicht 202 hohen Widerstands gebildet. Phosphorionen werden in die anderen Abschnitte der Schicht 202 hohen Widerstands implantiert, in denen Driftzonen 1 gebildet werden sollen.
  • Gemäß 4 wird die Fotoresistmaske 204 entfernt. Die Folge der Schritte des Epitaxialwachstums, der Borionenimplantation und der Phosphorionenimplantation werden so oft wiederholt, bis eine Epitaxialschichtanordnung mit vorbestimmter Dicke gebildet ist. Dann wird eine Zone 3 hohen Widerstands epitaktisch auf der Epitaxialschichtanordnung aufgewachsen. Driftzonen 1 und Trennzonen 2 werden durch thermische Behandlung der Epitaxialschichtanordnung mit der darauf gebildeten Zone 3 hohen Widerstands gebildet, um die implantierten Dotierstoffionen einzutreiben und zu aktivieren.
  • Gemäß 5 werden Basiszonen 4, Kontaktzonen 5 und Source-Zonen 6 im Oberflächenabschnitt der Zone 3 hohen Widerstands durch die herkömmlichen Schritte zur Herstellung eines Doppeldiffusions-MOSFETs gebildet. Dann werden Gate-Oxidfilme (Gate-Isolierfilme) 7 und polykristalline Silicium-Gate-Elektroden 9 gebildet. Ein Zwischenschichtisolierfilm 8 wird auf den Gate-Elektroden 9 niedergeschlagen. Kontaktlöcher werden den Zwischenschichtisolierfilm 8 durchsetzend gebildet. Eine Source-Elektrode 10 wird durch Sputtern eines Metallsilicids wie beispielsweise Al-Si gebildet.
  • Gemäß 6 werden der das Substrat 201 und die Schicht mit alternierenden Leitfähigkeitstypen umfassende Halbleiterchip von der Rückseite des Substrats 201 aus mechanisch und chemisch poliert, bis die Dicke des die Schicht mit alternierenden Leitfähigkeitstypen umfassenden Halbleiterchips einen vorbestimmten Wert aufweist. Die Rückseite der so gebildeten Bauelementhälfte und die Rückseite einer auf gleiche Weise wie oben beschrieben gebildeten anderen Bauelementhälfte werden miteinander verbunden. Das in 1 gezeigte Halbleiterbauelement wird durch thermische Behandlung der verbundenen Bauelementhälften bei etwa 400°C unter Druckbeaufschlagung gebildet. Vor dem Verbinden werden natürliche Oxidfilme auf den Verbindungsebenen so weit wie möglich mit wäßriger HF-Lösung entfernt.
  • Nun wird der Betrieb bzw. die Funktionsweise des bidirektionalen SJ-MOSFETs gemäß der ersten Ausführungsform beschrieben.
  • Zuerst wird ein erster Sperrzustandsbetrieb erläutert. Der Gate-Anschluß des ersten MOSFETs (nachstehend als ”erster Gate-Anschluß” bezeichnet) und der Source-Anschluß des ersten MOSFETs (nachstehend als ”erster Source-Anschluß” bezeichnet) werden elektrisch miteinander verbunden, und der Gate-Anschluß des zweiten MOSFETs (nachstehend als ”zweiter Gate- Anschluß” bezeichnet) und der Source-Anschluß des zweiten MOSFETs (nachstehend als ”zweiter Source-Anschluß” bezeichnet) werden elektrisch miteinander verbunden. In diesem Zustand wird eine positive Spannung, die höher als das erste Source-Potential ist, an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegt. Wenn die angelegte positive Spannung erhöht wird, dehnen sich Verarmungsschichten von den pn-Übergängen zwischen den Basiszonen 4 und der Zone 3 hohen Widerstands auf der Seite des ersten MOSFETs in die Zone 3 hohen Widerstands hinein aus und erreichen die Schicht mit alternierenden Leitfähigkeitstypen.
  • Wenn die Verarmungsschichten die Schicht mit alternierenden Leitfähigkeitstypen erreichen, sind die Basiszonen 4 auf der Seite des ersten MOSFETs und die Trennzonen 2 elektrisch miteinander verbunden. Da die Basiszonen 4 und die Trennzonen 2 elektrisch miteinander verbunden sind, dehnen sich die Verarmungsschichten auch in die Zone 13 hohen Widerstands auf der Seite des zweiten MOSFETs hinein und senkrecht zu den Ebenen der pn-Übergänge in der Schicht mit alternierenden Leitfähigkeitstypen aus. Die an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegte Spannung wird weiter erhöht, die Schicht mit alternierenden Leitfähigkeitstypen wird vollständig verarmt, und die Verarmungsschichten dehnen sich durch die Zone 13 hohen Widerstands auf der Seite des zweiten MOSFETs weiter zu den Basiszonen 14 hin aus. Eine hohe Durchbruchspannung wird aufrechterhalten, bis eine starke Lawinenverstärkung der von den Basiszonen 14 injizierten Löcher vorn an den sich durch die Zone 13 hohen Widerstands zu den Basiszonen 14 hin ausdehnenden Verarmungsschichten auftritt. Wenn eine negative Spannung, die kleiner als das erste Source-Potential ist, an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegt wird, die elektrisch miteinander verbunden sind, ist der Betrieb des bidirektionalen SJ-MOSFETs von 1 die Umkehrung des oben beschriebenen Betriebs.
  • Nun wird ein zweiter Sperrzustandsbetrieb erläutert. Der erste Gate-Anschluß wird mit dem ersten Source-Anschluß elektrisch verbunden, und positive Spannungen, die größer als das erste Source-Potential sind, werden an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegt. Die Differenz der an den zweiten Gate-Anschluß und den zweiten Source-Anschluß angelegten Spannungen wird auf einem Wert gehalten, bei dem n-Kanäle gebildet werden. Verarmungsschichten erstrecken sich auf gleiche Weise wie bei dem vorstehenden ersten Sperrzustandsbetrieb, bei dem keinerlei n-Kanal gebildet wird. Der zweite Sperrzustandsbetrieb erleichtert jedoch das Erzielen einer Durchbruchspannung, die höher als diejenige ist, die durch den ersten Sperrzustandsbetrieb erzielt wird, da kaum Löcher von den Basiszonen 14 auf der Seite des zweiten MOSFETs injiziert werden und da der zweite Source-Anschluß, die Zone 13 hohen Widerstands auf der Seite des zweiten MOSFETs und die Driftzonen 1 elektrisch miteinander verbunden sind.
  • Wenn man berücksichtigt, daß der aus den Basiszonen 4, den Zonen 3 und 13 hohen Widerstands, den Driftzonen 1 und den Basiszonen 14 gebildete Aufbau ein pnp-Bipolartransistor ist, entspricht die Durchbruchspannung in dem Zustand, in dem kein Kanal gebildet ist, der Durchbruchspannung BVceo zwischen dem Kollektor und dem Emitter bei offener Basis. Die Durchbruchspannung in dem Zustand, in dem Kanäle gebildet sind, entspricht der Durchbruchspannung BVcbo zwischen dem Kollektor und der Basis bei offenem Emitter. Wenn negative Spannungen, die kleiner als das erste Source-Potential sind, an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegt werden, ist der Betrieb des bidirektionalen SJ-MOSFETs die Umkehrung des oben beschriebenen Betriebs.
  • Der bidirektionale SJ-MOSFET wird vom Sperrzustand in den Durchlaßzustand umgeschaltet, indem eine positive Spannung, die höher als das erste Source-Potential ist, an den ersten Gate-Anschluß, und eine positive Spannung, die höher als das zweite Source-Potential ist, an den zweiten Gate-Anschluß angelegt wird. Wenn die an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegten positiven Spannungen groß genug sind, um n-Kanäle in den Oberflächenabschnitten der Basiszonen 4 und 14 zu bilden, fließen Elektronen vom ersten Source-Anschluß über die n-Kanäle in den Basiszonen 4, die Zone 3 hohen Widerstands, die Driftzonen 1, die Zone 13 hohen Widerstands und die n-Kanäle in den Basiszonen 14 zum zweiten Source-Anschluß. Wenn negative Spannungen an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegt werden, fließen Elektronen in der zur oben beschriebenen Richtung entgegengesetzten Richtung.
  • Der bidirektionale SJ-MOSFET wird vom Sperrzustand, bei dem eine positive Spannung, die größer als das erste Source-Potential ist, an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegt ist, in den Durchlaßzustand umgeschaltet, indem eine positive Spannung, die größer als das erste Source-Potential ist, an den ersten Gate-Anschluß angelegt wird. Die Elektronen, welche die Zone 13 hohen Widerstands auf der Seite des zweiten MOSFETs vom ersten Source-Anschluß über die in den Oberflächenabschnitten der Basiszonen 4 gebildeten n-Kanäle erreicht haben, bilden eine Durchlaß-Vorspannung an den pn-Übergängen zwischen Basiszonen 14 und der Zone 13 hohen Widerstands. Als Folge werden Löcher von den Basiszonen 14 injiziert. Da die injizierten Löcher die Leitfähigkeit der Schicht mit alternierenden Leitfähigkeitstypen, die Leitfähigkeit der Zone 3 hohen Widerstands und die Leitfähigkeit der Zone 13 hohen Widerstands modulieren, wird die Durchlaßspannung erniedrigt. Dies ist der sogenannte IGBT-Betriebsmodus.
  • Der bidirektionale SJ-MOSFET wird vom Sperrzustand, bei dem eine negative Spannung, die niedriger als das erste Source-Potential ist, an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegt ist, in den Durchlaßzustand umgeschaltet, indem eine positive Spannung, die größer als das zweite Source-Potential ist, an den zweiten Gate-Anschluß angelegt wird. Der Betrieb ist gleich wie der im vorstehenden Absatz beschriebene Betrieb mit der Ausnahme, daß die Flußrichtung des Stroms umgekehrt ist. Obwohl die Schaltgeschwindigkeit im IGBT-Betriebsmodus aufgrund der Minoritätsladungsträgeranhäufung in den Driftzonen 1 niedriger ist als diejenige bei dem vorstehenden MOSFET-Betriebsmodus, ist der IGBT-Betriebsmodus vorteilhaft, um eine niedrige Durchlaßspannung im Hochstrombereich zu erzielen.
  • Bei der ersten Ausführungsform wird ein Stromfluß vom ersten MOSFET zum zweiten MOSFET und umgekehrt hervorgerufen, und der Durchlaßwiderstand in den einander entgegengesetzten Richtungen ist reduziert. Auch eine hohe Durchbruchspannung wird in den einander entgegengesetzten Richtungen erzielt. Die in den Bauelementzonen gebildeten MIS-Halbleiterbauelemente erleichtern das Reduzieren des Stromverbrauchs in der Treiberschaltung und das Vereinfachen der Treiberschaltung. Da der bidirektionale SJ-MOSFET gemäß der ersten Ausführungsform durch Verbinden der Rückseiten der einen ersten MOSFET und eine Schicht mit alternierenden Leitfähig keitstypen enthaltenden ersten Bauelementhälfte und der einen zweiten MOSFET und eine Schicht mit alternierenden Leitfähigkeitstypen enthaltenden zweiten Bauelementhälfte hergestellt wird, werden die Schichten mit alternierenden Leitfähigkeitstypen selbst dann auf einfache Weise gebildet, wenn die Seitenverhältnisse der Driftzonen 1 und der Trennzonen 2 groß sind. Daher wird der Herstellungsprozeß vereinfacht, und die Herstellungskosten werden reduziert.
  • Zweite Ausführungsform
  • 7 ist eine perspektivische Querschnittsansicht eines bidirektionalen Vertikal-SJ-MOSFETs gemäß einer zweiten Ausführungsform der Erfindung. In 7 werden die gleichen Bezugszahlen wie in 1 verwendet, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird auf deren erneute Beschreibung verzichtet.
  • Gemäß 7 unterscheidet sich der bidirektionale SJ-MOSFET gemäß der zweiten Auführungsform von dem bidirektionalen SJ-MOSFET gemäß der ersten Ausführungsform in den folgenden drei Punkten. Zum ersten enthält der bidirektionale SJ-MOSFET gemäß der zweiten Ausführungsform eine auf der Seite eines ersten MOSFETs gebildete erste Schicht mit alternierenden Leitfähigkeitstypen und eine auf der Seite eines zweiten MOSFETs gebildete zweite Schicht mit alternierenden Leitfähigkeitstypen. Zum zweiten erstrecken sich die Grenzen zwischen Driftzonen 1 und Trennzonen 2 in der ersten Schicht mit alternierenden Leitfähigkeitstypen im wesentlichen senkrecht zu den Grenzen zwischen Driftzonen 1 und Trennzonen 2 in der zweiten Schicht mit alternierenden Leitfähigkeitstypen. Zum dritten erstrecken sich die Basiszonen 14 des zweiten MOSFETs senkrecht zu den Grenzen zwischen Driftzonen 1 und Trennzonen 2 in der zweiten Schicht mit alternierenden Leitfähigkeitstypen. Die anderen Strukturen sind gleich wie jene des bidirektionalen SJ-MOSFETs gemäß der ersten Ausführungsform.
  • Driftzonen 1 in der ersten Schicht mit alternierenden Leitfähigkeitstypen und Driftzonen 1 in der zweiten Schicht mit alternierenden Leitfähigkeitstypen sind an jeweiligen Teilabschnitten von ihnen untereinander verbunden. In ähnlicher Weise sind Trennzonen 2 in der ersten Schicht mit alternierenden Leitfähigkeitstypen und Trennzonen 2 in der zweiten Schicht mit alternierenden Leitfähigkeitstypen an jeweiligen Teilabschnitten untereinander verbunden.
  • Der bidirektionale SJ-MOSFET gemäß der zweiten Ausführungsform wird auf folgende Weise hergestellt. Die Rückseite einer den ersten MOSFET und die erste Schicht mit alternierenden Leitfähigkeitstypen enthaltenden ersten Bauelementhälfte und die Rückseite einer den zweiten MOSFET und die zweite Schicht mit alternierenden Leitfähigkeitstypen enthaltenden zweiten Bauelementhälfte werden poliert. Die polierten Rückseiten der ersten Bauelementhälfte und der zweiten Bauelementhälfte werden in einer solchen Orientierung direkt miteinander verbunden, daß die Grenzen zwischen Driftzonen 1 und Trennzonen 2 in der ersten Schicht mit alternierenden Leitfähigkeitstypen sich im wesentlichen senkrecht zu den Grenzen zwischen Driftzonen 1 und Trennzonen 2 in der zweiten Schicht mit alternierenden Leitfähigkeitstypen erstrecken. Da die anderen Herstellungsschritte gleich sind wie die Schritte zur Herstellung des bidirektionalen SJ- MOSFETs gemäß der ersten Ausführungsform, wird auf deren erneute Erläuterung verzichtet. Da der Betrieb des bidirektionalen SJ-MOSFETs gemäß der zweiten Ausführungsform gleich wie jener des bidirektionalen SJ-MOSFETs gemäß der ersten Ausführungsform ist, wird auf dessen erneute Erläuterung verzichtet.
  • In gleicher Weise wie beim bidirektionalen SJ-MOSFET gemäß der ersten Ausführungsform erleichtert es der bidirektionale SJ-MOSFET gemäß der zweiten Ausführungsform, einen Stromfluß vom ersten MOSFET zum zweiten MOSFET und umgekehrt hervorzurufen, wobei der Durchlaßwiderstand in den einander entgegengesetzten Richtungen reduziert ist und eine hohe Durchbruchspannung in den einander entgegengesetzten Richtungen erzielt wird. Der bidirektionale SJ-MOSFET gemäß der zweiten Auführungsform erleichtert des weiteren die Reduzierung des Stromverbrauchs der Treiberschaltung und die Vereinfachung der Treiberschaltung aufgrund des Einsatzes der MIS-Struktur. Außerdem kann der bidirektionale SJ-MOSFT gemäß der zweiten Ausführungsform auf einfache Weise hergestellt werden, da es nicht erforderlich ist, die Grenzen zwischen den Driftzonen 1 und den Trennzonen 2 der ersten und der zweiten Schicht mit alternierenden Leitfähigkeitstypen gemäß der zweiten Ausführungsform präzise auszurichten.
  • Dritte Ausführungsform
  • 8 ist eine perspektivische Querschnittsansicht eines bidirektionalen Vertikal-SJ-MOSFETs gemäß einer dritten Ausführungsform der Erfindung. In 8 werden die gleichen Bezugszeichen wie in 1 verwendet, um die gleichen Bestandteile zu bezeichnen, und auf deren erneute Erläuterung wird aus Gründen der Einfachheit verzichtet.
  • Gemäß 8 unterscheidet sich der bidirektionale SJ-MOSFET gemäß der dritten Auführungsform von dem bidirektionalen SJ-MOSFET gemäß der ersten Ausführungsform in den folgenden vier Punkten. Zum ersten enthält der bidirektionale SJ-MOSFET gemäß der dritten Ausführungsform eine auf der Seite eines ersten MOSFETs gebildete erste Schicht mit alternierenden Leitfähigkeitstypen und eine auf der Seite eines zweiten MOSFETs gebildete zweite Schicht mit alternierenden Leitfähigkeitstypen. Die erste Schicht mit alternierenden Leitfähigkeitstypen ist aus Driftzonen 11 und Trennzonen 12 gebildet, die alternierend angeordnet sind. Die zweite Schicht mit alternierenden Leitfähigkeitstypen ist aus Driftzonen 21 und Trennzonen 22 gebildet, die alternierend angeordnet sind.
  • Zum zweiten sind die erste Schicht mit alternierenden Leitfähigkeitstypen und die zweite Schicht mit alternierenden Leitfähigkeitstypen durch eine n-leitende Isolierzone 33 voneinander isoliert bzw. getrennt. Zum dritten enthält der bidirektionale SJ-MOSFET gemäß der dritten Ausführungsform weder eine Zone 3 hohen Widerstands noch eine Zone 13 hohen Widerstands. Zum vierten sind die Basiszonen 4 direkt mit der ersten Schicht mit alternierenden Leitfähigkeitstypen und die Basiszonen 14 direkt mit der zweiten Schicht mit alternierenden Leitfähigkeitstypen verbunden. Die anderen Strukturen sind gleich wie jene in dem bidirektionalen SJ-MOSFET gemäß der ersten Ausführungsform.
  • Bei der dritten Ausführungsform wird der Durchbruchspannung durch Trennzonen 12, 22 und eine Isolierzone 33 widerstanden. Eine hohe Durchbruchspannung wird erzielt, indem die Dotierstoffkonzentration und die Dicke der Isolierzone 33 geeignet eingestellt werden. Es ist erforderlich, die Dotierstoffkonzentration und die Dicke der Isolierzone 33 auf jeweils geeignete Werte einzustellen, bei denen bei der zum vollständigen Verarmen der ersten Schicht mit alternierenden Leitfähigkeitstypen erforderlichen Spannung die elektrische Feldstärke an den pn-Übergängen zwischen den Trennzonen 12 und der Isolierzone 33 kleiner als der kritische Wert ist und bei denen sich von der ersten Schicht mit alternierenden Leitfähigkeitstypen aus erstreckende Verarmungsschichten nie zu der zweiten Schicht mit alternierenden Leitfähigkeitstypen durchgreifen. Da ein Teil des n-leitenden Substrats für die Isolierzone 33 verwendet wird, ist es erforderlich, die Dotierstoffkonzentration in dem n-leitenden Substrat auf einen vorbestimmten Wert einzustellen.
  • Der bidirektionale SJ-MOSFET gemäß der dritten Ausführungsform wird auf folgende Weise hergestellt. Die Rückseite einer den ersten MOSFET und die erste Schicht mit alternierenden Leitfähigkeitstypen enthaltenden ersten Bauelementhälfte und die Rückseite einer den zweiten MOSFET und die zweite Schicht mit alternierenden Leitfähigkeitstypen enthaltenden zweiten Bauelementhälfte werden poliert. Ausführlicher gesagt werden ein Teil der Rückseite des n-leitenden Substrats 201 und ein Teil der Rückseite eines anderen n-leitenden Substrats 201 nicht entfernt, wie in 9 gezeigt, um die Isolierzone 33 mit vorbestimmter Dicke zu erzeugen. Die polierten Rückseiten der n-leitenden Substrate 201 und 201 werden direkt miteinander verbunden. Da die anderen Herstellungsschritte gleich sind wie die Schritte zur Herstellung des bidirektionalen SJ-MOSFETs gemäß der ersten Ausführungsform, wird auf deren erneute Erläuterung verzichtet.
  • In gleicher Weise wie der bidirektionale SJ-MOSFET gemäß der ersten Ausführungsform erleichtert der bidirektionale SJ-MOSFET gemäß der dritten Ausführungsform das Hervorrufen eines Stromflusses vom ersten MOSFET zum zweiten MOSFET und umgekehrt, wobei der Durchlaßwiderstand in den einander entgegengesetzten Richtungen reduziert ist und eine hohe Durchbruchspannung in den einander entgegengesetzten Richtungen erzielt wird. Der bidirektionale SJ-MOSFET gemäß der dritten Ausführungsform erleichtert des weiteren das Reduzieren des Stromverbrauchs der Treiberschaltung und das Vereinfachen der Treiberschaltung aufgrund des Einsatzes der MIS-Struktur.
  • Vierte Ausführungsform
  • 10 ist eine Querschnittsansicht eines bidirektionalen Vertikal-SJ-MOSFETs gemäß einer vierten Ausführungsform der Erfindung. In 10 werden die gleichen Bezugszahlen wie in 8 verwendet, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird auf deren erneute Erläuterung verzichtet.
  • Gemäß 10 ist der bidirektionale SJ-MOSFET gemäß der vierten Ausführungsform eine Modifikation des bidirektionalen SJ-MOSFETs gemäß der dritten Ausführungsform. Der bidirektio nale SJ-MOSFET gemäß der vierten Ausführungsform unterscheidet sich von dem bidirektionalen SJ-MOSFET gemäß der dritten Ausführungsform in den folgenden vier Punkten.
  • Zum ersten enthält der bidirektionale SJ-MOSFET gemäß der vierten Ausführungsform eine n+-Schicht 34 mit niedrigem Durchlaßwiderstand, auf der ein erster MOSFET und ein zweiter MOSFET gebildet sind. Zum zweiten befinden sich der erste MOSFET und der zweite MOSFET auf der gleichen horizontalen Ebene. Zum dritten befinden sich die erste Schicht mit alternierenden Leitfähigkeitstypen im ersten MOSFET und die zweite Schicht mit alternierenden Leitfähigkeitstypen im zweiten MOSFET auf der gleichen horizontalen Ebene, wobei die Grenzflächen zwischen Driftzonen 11 und Trennzonen 12 und die Grenzflächen zwischen Driftzonen 21 und Trennzonen 22 sich parallel zueinander erstrecken. Zum vierten enthält der bidirektionale SJ-MOSFET gemäß der vierten Ausführungsform eine Isolierzone 33, die eine n–-Zone 33a hohen Widerstands und eine n-leitende Zone 33b enthält.
  • Die n–-Zone 33a hohen Widerstands befindet sich zwischen der ersten Schicht mit alternierenden Leitfähigkeitstypen im ersten MOSFET und der zweiten Schicht mit alternierenden Leitfähigkeitstypen im zweiten MOSFET. Die n-leitende Zone 33b befindet sich unterhalb der ersten Schicht mit alternierenden Leitfähigkeitstypen, der zweiten Schicht mit alternierenden Leitfähigkeitstypen und der Zone 33a hohen Widerstands. Die n-leitende Zone 33b befindet sich auf der n+-Schicht 34. Die n-leitende Zone 33b befindet sich in Kontakt mit der ersten Schicht mit alternierenden Leitfähigkeitstypen, der zweiten Schicht mit alternierenden Leitfähigkeitstypen, der Zone 33a hohen Widerstands und der n+-Schicht 34. Die anderen Strukturen sind gleich wie jene des bidirektionalen SJ-MOSFETs gemäß der dritten Ausführungsform.
  • Der bidirektionale SJ-MOSFET gemäß der vierten Ausführungsform wird in folgender Weise hergestellt.
  • Eine n-leitende Schicht, die später zur n-leitenden Zone 33b wird, und eine n–-Schicht, die später zur n–-Zone 33a wird, werden auf einer Schicht 34 mit geringem elektrischen Widerstand epitaktisch aufgewachsen. Eine erste Fotoresistmaske wird auf der bis dahin gebildeten Schichtanordnung gebildet. Borionen werden in diejenigen Oberflächenabschnitte der Schichtanordnung implantiert, in denen Trennzonen 12 und 22 gebildet werden sollen. Die erste Fotoresistmarke wird entfernt, und eine zweite Fotoresistmaske wird auf der Schichtanordnung mit den in sie implantierten Boratomen gebildet. Phosphorionen werden in diejenigen Oberflächenabschnitte der Schichtanordnung implantiert, in denen Driftzonen 11 und 21 gebildet werden sollen. Die zweite Fotoresistmaske wird entfernt.
  • Die Schritte des Epitaxiewachstums, der Borionenimplantation und der Phosphorionenimplantation werden so oft wiederholt, bis eine Schichtanordnung mit einer vorbestimmten Dicke erzeugt worden ist. Schließlich wird eine oberste n–-Schicht epitaktisch aufgewachsen. Die Driftzonen 11, 21 und die Trennzonen 12, 22 werden durch thermisches Eintreiben und Aktivieren der implantierten Dotierstoffe gebildet. Die Abschnitte der Schichtanordnungen, in denen die Isolierzone 33 gebildet werden soll, werden mit den Fotoresistmasken abgedeckt, so daß die Borionen und die Phosphorionen dort nicht implantiert werden können.
  • Dann werden Basiszonen 4 und 14, Kontaktzonen 5 und 15 sowie Source-Zonen 6 und 16 mittels der herkömmlichen Herstellungsschritte zum Herstellen eines Doppeldiffusions-MOSFETs gebildet. Danach werden Gate-Oxidfilme (Gate-Isolierfilme) 7 und 17 sowie polykristalline Silicium-Gate-Elektroden 9 und 19 gebildet. Zwischenschichtisolierfilme 8 und 18 werden auf den Gate-Elektroden 9 und 19 niedergeschlagen. Kontaktlöcher werden die Zwischenschichtisolierfilme 8 und 18 durchsetzend gebildet. Source-Elektroden 10 und 20 werden durch Sputtern eines Metallsilicids wie beispielsweise Al-Si gebildet.
  • Nun wird der Betrieb des bidirektionalen SJ-MOSFETs gemäß der vierten Ausführungsform erläutert.
  • Zuerst wird ein Sperrzustandsbetrieb erläutert. In dem Zustand, in dem der erste Gate-Anschluß und der erste Source-Anschluß elektrisch miteinander verbunden sind und der zweite Gate-Anschluß und der zweite Source-Anschluß elektrisch miteinander verbunden sind, wird eine positive Spannung, die höher als das erste Source-Potential ist, an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegt. Wenn die positive Spannung erhöht wird, wird die erste Schicht mit alternierenden Leitfähigkeitstypen verarmt, und eine Verarmungsschicht dehnt sich von dem pn-Übergang zwischen der in Kontakt mit der Isolierzone 33 befindlichen Trennzone 12 und der Isolierzone 33 in die Zone 33a hohen Widerstands der Isolierzone 33 hinein aus. Die Durchbruchspannung wird aufrechterhalten, bis die Verarmungsschicht die in Kontakt mit der Isolierzone 33 befindliche Trennzone 22 erreicht oder bis eine starke Lawinenverstärkung der von der Trennzone 22 injizierten Löcher vorn an den sich durch die Isolierzone 33 zur Trennzone 22 hin ausdehnenden Verarmungsschicht auftritt. Wenn eine negative Spannung, die kleiner als das erste Source-Potential ist, an den zweiten Source-Anschluß und den zweiten Gate-Anschluß angelegt wird, ist der Betrieb des bidirektionalen SJ-MOSFETs von 10 die Umkehrung des oben beschriebenen Betriebs.
  • Der bidirektionale SJ-MOSFET wird von dem Sperrzustand in den Durchlaßzustand umgeschaltet, indem n-Kanäle in den Basiszonen 4 und 14 gebildet werden. Die n-Kanäle werden durch Anlegen einer positiven Spannung, die höher als das erste Source-Potential ist, an den ersten Gate-Anschluß und einer positiven Spannung, die höher als das zweite Source-Potential ist, an den zweiten Gate-Anschluß gebildet. Wenn eine positive Vorspannung, die höher als das erste Source-Potential ist, an den zweiten Source-Anschluß angelegt wird, fließen Elektronen vom ersten Source-Anschluß über die n-Kanäle in den Basiszonen 4 vertikal durch die Driftzonen 11. Der Strom, der die n-leitende Zone 33b erreicht hat, fließt durch die n-leitende Zone 33b zur zweiten Schicht mit alternierenden Leitfähigkeitstypen und dann über die Driftzonen 21 und die n-Kanäle in den Basiszonen 14 zum zweiten Source-Anschluß. Wenn die an den zweiten Gate-Anschluß angelegte Vorspannung niedriger als das erste Source-Potential ist, ist die Stromflußrichtung umgekehrt wie die oben beschriebene.
  • In gleicher Weise wie beim bidirektionalen SJ-MOSFET gemäß der dritten Ausführungsform erleichtert der bidirektionale SJ-MOSFET gemäß der vierten Ausführungsform das Hervorrufen eines Stromflusses vom ersten MOSFET zum zweiten MOSFET und umgekehrt, wobei der Durchlaßwiderstand in den einander entgegengesetzten Richtungen reduziert ist und eine hohe Durchbruchspannung in den einander entgegengesetzten Richtungen erzielt wird. Der bidirektionale SJ-MOSFET gemäß der vierten Ausführungsform erleichtert des weiteren die Reduzierung des Stromverbrauchs der Treiberschaltung und die Vereinfachung der Treiberschaltung aufgrund des Einsatzes der MIS-Struktur.
  • Fünfte Ausführungsform
  • 11 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer fünften Ausführungsform der Erfindung. 12 ist ein Querschnitt längs A-A von 11. 13 ist ein Querschnitt längs B-B von 11.
  • Der bidirektionale SJ-MOSFET gemäß der fünften Ausführungsform enthält ein aus einem n-leitenden Halbleitersubstrat oder einem p-leitenden Substrat 44 gebildetes SOI-Substrat und einen auf dem Substrat 44 gebildeten Isolierfilm 46. Der bidirektionale SJ-MOSFET gemäß der fünften Ausführungsform enthält des weiteren auf dessen SOI-Substrat eine einen ersten MOSFET enthaltende erste Bauelementzone, eine einen zweiten MOSFET enthaltende zweite Bauelementzone und eine Schicht mit alternierenden Leitfähigkeitstypen zwischen dem ersten MOSFET und dem zweiten MOSFET.
  • Die Schicht mit alternierenden Leitfähigkeitstypen ist aus in der Draufsicht (bzw. in einem zu den Hauptflächen parallelen Querschnitt) rechteckigen n-leitenden Driftzonen 1 und rechteckigen p-leitenden Trennzonen 2 gebildet, die alternierend angeordnet sind und sich längs des Isolierfilms 46 erstrecken. Die Schicht mit alternierenden Leitfähigkeitstypen befindet sich in Kontakt mit einer n-leitenden Zone 3 hohen Widerstands des ersten MOSFETs und einer n-leitenden Zone 13 hohen Widerstands des zweiten MOSFETs. Obwohl der bidirektionale SJ-MOSFET gemäß der fünften Ausführungsform ein Lateralbauelement ist und der bidirektionale SJ-MOSFET gemäß der ersten Ausführungsform ein Vertikalbauelement ist, sind der Aufbau und der Betrieb des bidirektionalen SJ-MOSFETs gemäß der fünften Ausführungsform im wesentlichen gleich wie jene des bidirektionalen SJ-MOSFETs gemäß der ersten Auführungsform. Daher werden die gleichen Bezugszahlen wie in 1 verwendet, um die gleichen Bestandteile in den 11 bis 13 zu bezeichnen, und es wird auf deren erneute Erläuterung und die erneute Erläuterung des Betriebs des bidirektionalen SJ-MOSFETs gemäß der fünften Ausführungsform verzichtet.
  • Da sich p-leitende Basiszonen 4 zwischen der Zone 3 hohen Widerstands und dem SOI-Substrat befinden und sich p-leitende Basiszonen 14 zwischen der Zone 13 hohen Widerstands und dem SOI-Substrat gemäß der fünften Ausführungsform befinden, wird in den einander entgegengesetzten Richtungen zwischen dem ersten MOSFET und dem zweiten MOSFET eine hohe Durchbruchspannung erzielt. Da die Breite der Driftzonen 1 und die Breite der Trennzonen 2 im wesentlichen gleich sind, ist die Dotierstoffmenge in den Driftzonen 1 und die Dotierstoffmenge in den Trennzonen 2 im wesentlichen gleich. Wenn die Breite der Driftzonen 1 und die Breite der Trennzonen 2 voneinander verschieden sind, ist es erforderlich, die Dosismengen in den Driftzonen 1 und in den Trennzonen 2 auf jeweilige Werte einzustellen, bei denen die Dotierstoffkonzentrationen bzw. -mengen in den Driftzonen 1 und den Trennzonen 2 gleich werden. Da der Strom durch die stark dotierten Driftzonen 1 fließt, ist der Durchlaßwiderstand gering bzw. reduziert.
  • Die Abmessungen und die Dotierstoffkonzentrationen in den den bidirektionalen Lateral-SJ-MOSFET der 500-V-Klasse bildenden Zonen mit dem oben beschriebenen Aufbau sind wie folgt. Der Driftbereich weist eine Weite von 30,0 μm auf. Die Breiten der n-leitenden Driftzonen 1 und der p-leitenden Trennzonen 2 sind 8,0 μm. Die Dotierstoffkonzentrationen in den n-leitenden Driftzonen 1 und den p-leitenden Trennzonen 2 betragen 2,0·1015 cm–3. Die Tiefen der n-leitenden Driftzonen 1 und der p-leitenden Trennzonen 2 sind 2,0 μm. Die Zonen 3 und 13 hohen Widerstands weisen eine Breite von 16,0 μm auf. Die Dotierstoffkonzentrationen in den Zonen 3 und 13 hohen Widerstands betragen 3,0·1014 cm–3. Die Diffusionstiefen der Basiszonen 4 und 14 sind 2,0 μm. Die Oberflächendotierstoffkonzentrationen der Basiszonen 4 und 14 betragen 2,0·1017 cm–3. Die Diffusionstiefen der Kontaktzonen 5 und 15 sind 0,5 μm. Die Oberflächendotierstoffkonzentrationen der Kontaktzonen 5 und 15 betragen 4,0·1019 cm–3. Die Diffusionstiefen der Source-Zonen 6 und 16 sind 0,5 μm. Die Oberflächendotierstoffkonzentrationen der Source-Zonen 6 und 16 betragen 3,0·1020 cm–3.
  • Der bidirektionale Lateral-SJ-MOSFET gemäß der fünften Auführungsform wird auf folgende Weise hergestellt. Eine Fotoresistmaske für die Borionenimplantation wird auf der n-leitenden Schicht hohen Widerstands des SOI-Substrats gebildet. Borionen werden in diejenigen Abschnitte der n-leitenden Schicht hohen Widerstands implantiert, in denen Trennzonen 2 gebildet werden sollen. Die Fotoresistmaske für die Borionenimplantation wird entfernt, und eine Fotoresistmaske für die Phosphorionenimplantation wird auf der n-leitenden Schicht hohen Widerstands des SOI-Substrats gebildet. Phosphorionen werden in diejenigen Abschnitte der n-leitenden Schicht hohen Widerstands implantiert, in denen Driftzonen 1 gebildet werden sollen. Diejenigen Abschnitte der n-leitenden Schicht hohen Widerstands, in denen Zonen 3 und 13 hohen Widerstands gebildet werden sollen, werden mit den Fotoresistmasken bedeckt, um zu verhindern, daß die Borionen und die Phosphorionen in sie implantiert werden. Dann werden die Driftzonen 1 und die Trennzonen 2 durch thermisches Eintreiben und Aktivieren der implantierten Boratome und der implantierten Phosphoratome gebildet.
  • Dann werden die Basiszonen 4 und 14, die Kontaktzonen 5 und 15 und die Source-Zonen 6 und 16 mittels der herkömmlichen Herstellungsschritte zur Herstellung eines Doppeldiffusions-MOSFETs gebildet. Danach werden Gate-Oxidfilme (Gate-Isolierfilme) 7 und 17 und polykristalline Silicium-Gate-Elektroden 9 und 19 gebildet. Zwischenschichtisolierfilme 8 und 18 werden auf den Gate-Elektroden 9 und 19 niedergeschlagen. Kontaktlöcher werden die Zwischenschichtisolierfilme 8 und 18 durchsetzend gebildet. Obwohl dies nicht in den 11 bis 13 gezeigt ist, werden Source-Elektroden durch Sputtern eines Metallsilicids wie beispielsweise Al-Si gebildet.
  • Auf gleiche Weise wie beim bidirektionalen SJ-MOSFET gemäß der ersten Ausführungsform erleichtert der bidirektionale SJ-MOSFET gemäß der fünften Ausführungsform das Herbeiführen eines Stromflusses vom ersten MOSFET zum zweiten MOSFET und umgekehrt, wobei der Durchlaßwiderstand in den einander entgegengesetzten Richtungen reduziert ist und eine hohe Durchbruchspannung in den einander entgegengesetzten Richtungen erzielt wird. Der bidirektionale SJ-MOSFET gemäß der fünften Ausführungsform erleichtert des weiteren die Reduzierung des Stromverbrauchs der Treiberschaltung und die Vereinfachung der Treiberschaltung aufgrund des Einsatzes der MIS-Struktur.
  • Alternativ kann die Schicht mit alternierenden Leitfähigkeitstypen schichtförmige Driftzonen und schichtförmige Trennzonen enthalten, die lateral und alternierend übereinandergeschichtet sind. Der Gate-Aufbau kann eine planare Struktur oder eine U-Nut-Struktur sein.
  • Sechste Ausführungsform
  • 14 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer sechsten Ausführungsform der Erfindung. 15 ist ein Querschnitt längs A-A von 14. 16 ist ein Querschnitt längs B-B von 14.
  • Der bidirektionale SJ-MOSFET gemäß der sechsten Ausführungsform ist eine Modifikation des bidirektionalen SJ-MOSFETs gemäß der fünften Ausführungsform. Daher werden in den 14 bis 16 die gleichen Bezugszahlen wie in den 11 bis 13 verwendet, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird auf deren erneute Erläuterung verzichtet. Der bidirektionale SJ-MOSFET gemäß der sechsten Ausführungsform enthält ein Halbleitersubstrat, das aus einer n–-Halbleiterschicht 57 hohen Widerstands gebildet ist, die auf einem p–-Substrat 54 hohen Widerstands gebildet ist. Die restliche Konfiguration ist gleich wie diejenige des bidirektionalen SJ-MOSFETs gemäß der fünften Ausführungsform.
  • Im Sperrzustand dehnen sich Verarmungsschichten nicht nur in Stromflußrichtung, sondern auch in die n–-Halbleiterschicht 57 hinein aus. Daher ist es erforderlich, die Dicke und die Dotierstoffkonzentration der n–-Halbleiterschicht 57 auf jeweilige Werte einzustellen, bei denen die Durchbruchspannung BVceo zwischen dem Kollektor und dem Emitter mit offener Basis des aus p-leitenden Basiszonen 4, 14, n–-Zonen 3, 13 hohen Widerstands, der n–-Halbleiterschicht 57 und dem p-leitenden Substrat 54 gebildeten Bipolartransistors die Durchbruchspannung des bidirektionalen SJ-MOSFETs übersteigt. Auf die erneute Erklärung des Betriebs des bidirektionalen SJ-MOSFETs gemäß der sechsten Ausführungsform, der gleich ist wie jener des bidirektionalen SJ-MOSFETs gemäß der fünften Ausführungsform, wird verzichtet.
  • Der bidirektionale SJ-MOSFET gemäß der sechsten Ausführungsform wird in folgender Weise hergestellt. Eine n–-Halbleiterschicht 57 hohen Widerstands wird auf einem p–-Substrat 54 epitaktisch aufgewachsen. Eine Fotoresistmaske wird auf der n–-Halbleiterschicht 57 gebildet. Zonen 3 und 13 hohen Widerstands werden gebildet. Die Fotoresistmaske wird entfernt, und eine Fotoresistmaske für die Borionenimplantation wird auf der n–-Halbleiterschicht 57 gebildet. Borionen werden in diejenigen Abschnitte der n–-Halbleiterschicht 57 implantiert, in denen die Trennzonen 2 gebildet werden sollen. Die Fotoresistmaske für die Borionenimplantation wird entfernt, und eine Fotoresistmaske für die Phosphorionenimplantation wird auf der n–-Halbleiterschicht 57 gebildet. Phosphorionen werden in diejenigen Abschnitte der n–-Halbleiterschicht 57 implantiert, in denen Driftzonen 1 gebildet werden sollen. Dann werden die Driftzonen 1 und die Trennzonen 2 durch thermisches Eintreiben und Aktivieren der implantierten Boratome und der implantierten Phosphoratome gebildet. Die nachfolgenden Schritte zur Herstellung des bidirektionalen Lateral-SJ-MOSFETs gemäß der sechsten Ausführungsform sind gleich wie die Schritte zur Herstellung des bidirektionalen Lateral-SJ-MOSFETs gemäß der fünften Ausführungsform.
  • In gleicher Weise wie der bidirektionale SJ-MOSFET gemäß der fünften Ausführungsform erleichtert der bidirektionale SJ-MOSFET gemäß der sechsten Ausführungsform das Hervorrufen eines Stromflusses vom ersten MOSFET zum zweiten MOSFET und umgekehrt, wobei der Durchlaßwiderstand in den einander entgegengesetzten Richtungen reduziert ist und eine hohe Durchbruchspannung in den einander entgegengesetzten Richtungen erzielt wird. Der MOSFET gemäß der sechsten Ausführungsform erleichtert des weiteren die Reduzierung des Stromverbrauchs der Treiberschaltung und die Vereinfachung der Treiberschaltung aufgrund des Einsatzes der MIS-Struktur.
  • Siebte Ausführungsform
  • 17 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer siebten Ausführungsform der Erfindung. 18 ist ein Querschnitt längs A-A von 17. 19 ist ein Querschnitt längs B-B von 17. In den 17 bis 19 werden die gleichen Bezugszahlen wie in 11 bis 13 verwendet, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird auf deren erneute Erläuterung verzichtet.
  • Der bidirektionale SJ-MOSFET gemäß der siebten Ausführungsform ist eine Modifikation des bidirektionalen SJ-MOSFETs gemäß der sechsten Auführungsform. Der bidirektionale SJ-MOSFET gemäß der siebten Ausführungsform unterscheidet sich vom bidirektionalen SJ-MOSFET gemäß der sechsten Ausführungsform in den folgenden vier Punkten. Zum ersten enthält der bidirektionale SJ-MOSFET gemäß der siebten Ausführungsform eine auf der Seite des ersten MOSFETs gebildete erste Schicht mit alternierenden Leitfähigkeitstypen und eine auf der Seite des zweiten MOSFETs gebildete zweite Schicht mit alternierenden Leitfähigkeitstypen. Die erste Schicht mit alternierenden Leitfähigkeitstypen enthält Driftzonen 11 und Trennzonen 12, die alternierend angeordnet sind. Die zweite Schicht mit alternierenden Leitfähigkeitstypen enthält Driftzonen 21 und Trennzonen 22, die alternierend angeordnet sind.
  • Zum zweiten isoliert eine n-leitende Isolierzone 33 die erste Schicht mit alternierenden Leitfähigkeitstypen und die zweite Schicht mit alternierenden Leitfähigkeitstypen voneinander. Die n-leitende Isolierzone 33 ist ein Teil einer auf einem p–-Substrat 54 angeordneten n–-Halbleiterschicht 57. Zum dritten enthält der bidirektionale SJ-MOSFET gemäß der siebten Ausführungsform keinerlei n–-Schicht 3 oder 13 hohen Widerstands.
  • Zum vierten sind Basiszonen 4 des ersten MOSFETs mit der ersten Schicht mit alternierenden Leitfähigkeitstypen und Basiszonen 14 des zweiten MOSFETs mit der zweiten Schicht mit alternierenden Leitfähigkeitstypen verbunden. Die anderen Strukturen sind gleich wie jene des bidirektionalen SJ-MOSFETs gemäß der fünften Ausführungsform. In anderen Worten wird der bidirektionale SJ-MOSFET gemäß der siebten Ausführungsform durch Modifizieren des bidirektionalen Vertikal-SJ-MOSFETs gemäß der dritten Ausführungsform zu einem lateralen gewonnen. Da der bidirektionale SJ-MOSFET gemäß der siebten Ausführungsform auf gleiche Weise arbeitet wie der bidirektionale SJ-MOSFET gemäß der fünften Ausführungsform, wird auf die erneute Beschreibung von dessen Betrieb verzichtet.
  • Der bidirektionale SJ-MOSFET gemäß der siebten Ausführungsform wird auf folgende Weise hergestellt. Eine n–-Halbleiterschicht 57 hohen Widerstands wird auf einem p–-Substrat 54 epitaktisch aufgewachsen. Eine Fotoresistmaske für die Borionenimplantation wird auf der n–-Halbleiterschicht 57 gebildet. Borionen werden in diejenigen Abschnitte der n–-Halbleiterschicht 57 implantiert, in denen die Trennzonen 12 und 22 gebildet werden sollen. Die Fotoresistmaske für die Borionenimplantation wird entfernt, und eine Fotoresistmaske für die Phosphorionenimplantation wird auf der n–-Halbleiterschicht 57 gebildet. Phohphorionen werden in diejenigen Abschnitte der n–-Halbleiterschicht 57 implantiert, in denen Driftzonen 11 und 21 gebildet werden sollen. Derjenige Abschnitt der n–-Halbleiterschicht 57, in dem die Isolierzone 33 gebildet werden soll, wird mit den Fotoresistmasken abgedeckt, so daß weder Borionen noch Phosphorionen in ihn implantiert werden können. Danach werden die Driftzonen 11 und 21 und die Trennzonen 12 und 22 durch thermisches Eintreiben und Aktivieren der implantierten Boratome und der implantierten Phosphoratome gebildet. Die nachfolgenden Schritte zur Herstellung des bidirektionalen SJ-MOSFETs gemäß der siebten Ausführungsform sind gleich wie die Schritte zum Herstellen des bidirektionalen SJ-MOSFETs gemäß der fünften Ausführungsform.
  • In gleicher Weise wie der bidirektionale SJ-MOSFET gemäß der fünften Ausführungsform erleichtert der bidirektionale SJ-MOSFET gemäß der siebten Ausführungsform das Hervorrufen eines Stromflusses vom ersten MOSFET zum zweiten MOSFET und umgekehrt, wobei der Durchlaßwiderstand in den einander entgegengesetzten Richtungen reduziert ist und eine hohe Durchbruchspannung in den einander entgegengesetzten Richtungen erzielt wird. Der bidirektionale SJ-MOSFET gemäß der siebten Auführungsform erleichtert des weiteren die Reduzierung des Stromverbrauchs der Treiberschaltung und die Vereinfachung der Treiberschaltung aufgrund des Einsatzes der MIS-Struktur.
  • Achte Ausführungsform
  • 20 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer achten Ausführungsform der Erfindung. 21 ist ein Querschnitt längs A-A von 20. In den 20 und 21 werden die gleichen Bezugszahlen wie in den 11 bis 13 verwendet, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird auf deren erneute Beschreibung verzichtet.
  • Der bidirektionale SJ-MOSFET gemäß der achten Ausführungsform ist eine Modifikation des bidirektionalen SJ-MOSFETs gemäß der fünften Ausführungsform. Der bidirektionale SJ-MOSFET gemäß der achten Auführungsform unterscheidet sich vom bidirektionalen SJ-MOSFET gemäß der fünften Ausführungsform insofern, als der bidirektionale SJ-MOSFET gemäß der achten Ausführungsform eine Schicht mit alternierenden Leitfähigkeitstypen enthält, die aus schichtförmigen Driftzonen 1 und schichtförmigen Trennzonen 2 gebildet ist, die alternierend vertikal aufeinandergeschichtet sind. Die übrige Konfiguration ist gleich wie jene des bidirektionalen SJ-MOSFETs gemäß der fünften Ausführungsform. Da der bidirektionale SJ-MOSFET gemäß der achten Ausführungsform in gleicher Weise arbeitet wie der bidirektionale SJ-MOSFET gemäß der fünften Ausführungsform, wird auf die erneute Erläuterung von dessen Betrieb verzichtet.
  • Der bidirektionale SJ-MOSFET gemäß der achten Ausführungsform wird auf folgende Weise hergestellt. Eine Fotoresistmaske für die Borionenimplantation wird auf der n-leitenden Schicht hohen Widerstands des SOI-Substrats gebildet. Borionen werden in denjenigen Abschnitt der n-leitenden Schicht hohen Widerstands implantiert, in dem die Trennzone 2 gebildet werden soll. Die Fotoresistmaske für die Borionenimplantation wird entfernt. Eine n-leitende Schicht hohen Widerstands wird epitaktisch aufgewachsen, und eine Fotoresistmaske für die Phosphorionenimplantation wird auf der epitaktisch aufgewachsenen n-leitenden Schicht hohen Widerstands gebildet. Phosphorionen werden in denjenigen Abschnitt der n-leitenden Schicht hohen Widerstands implantiert, in dem die Driftzone 1 gebildet werden soll. Diejenigen Abschnitte der n-leitenden Schichten hohen Widerstands, in denen Zonen 3 und 13 hohen Widerstands gebildet werden sollen, werden mit den Fotoresistmasken bedeckt, um zu verhindern, daß die Borionen und die Phosphorionen dort implantiert werden.
  • Die Folge der Schritte des epitaktischen Aufwachsens, der Borionenimplantation, des epitaktischen Aufwachsens und der Phosphorionenimplantation wird wiederholt, bis eine Epitaxieschichtanordnung mit einer vorbestimmten Dicke erzeugt worden ist. Dann werden die Driftzonen 1 und die Trennzonen 2 durch thermisches Eintreiben und Aktivieren der implantierten Boratome und der implantierten Phosphoratome gebildet. Es ist bevorzugt, daß die oberste Epitaxialschicht zur Bildung der Schicht mit alternierenden Leitfähigkeitstypen p-leitend ist.
  • Dann werden Basiszonen 4 und 14, Kontaktzonen 5 und 15 sowie Source-Zonen 6 und 16 durch die herkömmlichen Herstellungsschritte zur Herstellung eines Doppeldiffusions-MOSFETs gebildet. Danach werden Gate-Oxidfilme (Gate-Isolierfilme) 7 und 17 und polykristalline Silicium-Gate-Elektroden 9 und 19 in den Oberflächenabschnitten der Schichten 3 und 13 hohen Widerstands auf den von der Schicht mit alternierenden Leitfähigkeitstypen abgewandten Seiten gebildet. Zwischenschichtisolierfilme 8 und 18 werden auf den Gate-Elektroden 9 und 19 niedergeschlagen. Kontaktlöcher werden einen Zwischenschichtisolierfilm 45 durchsetzend gebildet. Obwohl dies in den 20 und 21 nicht gezeigt ist, werden Source-Elektroden durch Sputtern eines Metallsilicids wie beispielsweise Al-Si gebildet.
  • In gleicher Weise wie der bidirektionale SJ-MOSFET gemäß der fünften Ausführungsform erleichtert der bidirektionale SJ-MOSFET gemäß der achten Ausführungsform das Hervorrufen eines Stromflusses vom ersten MOSFET zum zweiten MOSFET und umgekehrt, wobei der Durchlaßwiderstand in den einander entgegengesetzten Richtungen reduziert ist und eine hohe Durchbruchspannung in den einander entgegengesetzten Richtungen erzielt wird. Der bidirektionale SJ-MOSFET gemäß der achten Ausführungsform erleichtert des weiteren die Reduzierung des Stromverbrauchs der Treiberschaltung und die Vereinfachung der Treiberschaltung aufgrund des Einsatzes der MIS-Struktur.
  • Neunte Ausführungsform
  • 22 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer neunten Ausführungsform der Erfindung. 23 ist ein Querschnitt längs A-A von 22. In den 22 und 23 werden die gleichen Bezugszahlen wie in 20 und 21 verwendet, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird auf deren erneute Erläuterung verzichtet.
  • Der bidirektionale SJ-MOSFET gemäß der neunten Ausführungsform ist eine Modifikation des bidirektionalen SJ-MOSFETs gemäß der achten Ausführungsform. Der bidirektionale SJ-MOSFET gemäß der neunten Ausführungsform unterscheidet sich von dem bidirektionalen SJ-MOSFET gemäß der achten Ausführungsform insofern, als der bidirektionale SJ-MOSFET gemäß der neunten Ausführungsform ein Halbleitersubstrat enthält, das aus einer n–-Halbleiterschicht 57 hohen Widerstands gebildet ist, das auf einem p–-Substrat 54 hohen Widerstands gebildet ist. Die übrige Konfiguration ist gleich wie jene des bidirektionalen SJ-MOSFETs gemäß der achten Ausführungsform. Da der bidirektionale SJ-MOSFET gemäß der neunten Ausführungsform in gleicher Weise arbeitet wie der bidirektionale SJ-MOSFET gemäß der achten Ausführungsform, wird auf eine erneute Erläuterung von dessen Betrieb verzichtet.
  • Der bidirektionale SJ-MOSFET gemäß der neunten Ausführungsform wird in folgender Weise hergestellt. Eine n–-Halbleiterschicht 57 hohen Widerstands wird auf einem p–-Substrat 54 epitaktisch aufgewachsen. Eine Fotoresistmaske wird auf der n–-Halbleiterschicht 57 gebildet. Zonen 3 und 13 hohen Widerstands werden gebildet. Die Fotoresistmaske wird entfernt, und eine Fotoresistmaske für die Borionenimplantation wird auf der n–-Halbleiterschicht 57 gebildet. Borionen werden in denjenigen Abschnitt der n–-Halbleiterschicht 57 implantiert, in dem die Trennzone 2 gebildet werden soll. Die Fotoresistmaske für die Borinenimplantation wird entfernt. Eine n–-Schicht hohen Widerstands wird niedergeschlagen, und eine Fotoresistmaske für die Phosphorionenimplantatin wird auf der epitaktisch aufgewachsenen n–-Schicht gebildet. Phosphorionen werden in denjenigen Abschnitt der epitaktisch aufgewachsenen n–-Schicht hohen Widerstands implantiert, in dem die Driftzone 1 gebildet werden soll. Die Fotoresistmaske für die Phosphorionenimplantation wird entfernt.
  • Die Folge der Schritte des epitaktischen Hufwachsens, der Borionenimplantation, des epitaktischen Hufwachsens und der Phosphorionenimplantation wird wiederholt, bis eine Epitaxialschichtanordnung mit einer vorbestimmten Dicke hergestellt ist. Dann werden Driftzonen 1 und Trennzonen 2 durch thermisches Eintreiben und Aktivieren der implantierten Boratome und der implantierten Phosphoratome gebildet. Es ist bevorzugt, daß die oberste Epitaxialschicht zur Bildung der Schicht mit alternierenden Leitfähigkeitstypen p-leitend ist. Die folgenden Schritte zur Herstellung des bidirektionalen SJ-MOSFETs gemäß der neunten Ausführungsform sind gleich wie die Schritte zur Herstellung des bidirektionalen SJ-MOSFETs gemäß der achten Ausführungsform.
  • In gleicher Weise wie der bidirektionale SJ-MOSFET gemäß der achten Ausführungsform erleichtert der bidirektionale SJ-MOSFET gemäß der neunten Ausführungsform das Hervorrufen eines Stromflusses vom ersten MOSFET zum zweiten MOSFET und umgekehrt, wobei der Durchlaßwiderstand in den einander entgegengesetzten Richtungen reduziert ist und eine hohe Durchbruchspannung in den einander entgegengesetzten Richtungen erzielt wird. Der bidirektionale SJ-MOSFET gemäß der neunten Ausführungsform erleichtert des weiteren die Reduzierung des Stromverbrauchs der Treiberschaltung und das Vereinfachen der Treiberschaltung aufgrund des Einsatzes der MIS-Struktur.
  • Zehnte Ausführungsform
  • 24 ist eine Draufsicht eines bidirektionalen Lateral-SJ-MOSFETs gemäß einer zehnten Ausführungsform der Erfindung. 25 ist ein Querschnitt längs A-A von 24. 26 ist ein Querschnitt längs B-B von 24.
  • Der bidirektionale SJ-MOSFET gemäß der zehnten Ausführungsform ist eine Modifikation des bidirektionalen SJ-MOSFETs gemäß der achten Ausführungsform. Der bidirektionale SJ-MOSFET gemäß der zehnten Ausführungsform unterscheidet sich vom bidirektionalen SJ-MOSFET gemäß der achten Ausführungsform insofern, als der SJ-MOSFET gemäß der zehnten Ausführungsform statt der Planar-MOSFETs im SJ-MOSFET gemäß der achten Ausführungsform Graben- bzw. Trench-MOSFETs enthält. Bei dem SJ-MOSFET gemäß der zehnten Ausführungsform werden ein erster Graben durch Ätzen in einer Zone 3 hohen Widerstands und ein zweiter Graben in einer Zone 13 hohen Widerstands gebildet. Ein Gate-Isolierfilm 7 wird an einer Seitenwand des ersten Grabens gebildet. Ein Gate-Isolierfilm 17 wird an einer Seitenwand des zweiten Grabens gebildet. Der Gate-Isolierfilm 7 befindet sich in Kontakt mit Basiszonen 4 und der Gate-Isolierfilm 17 mit Basiszonen 14. Source-Zonen 6 befinden sich in jeweiligen Basiszonen 4 und sind in Kontakt mit dem Gate-Isolierfilm 7. Source-Zonen 16 befinden sich in jeweiligen Basiszonen 14 und sind in Kontakt mit dem Gate-Isolierfilm 17. Die Source-Zonen 6 sind von der Zone 3 hohen Widerstands durch die Basiszonen 4 isoliert, und die Source-Zonen 16 sind von der Zone 13 hohen Widerstands durch die Basiszonen 14 isoliert.
  • Eine Gate-Elektrode 9 befindet sich in Kontakt mit dem Gate-Isolierfilm 7, und eine Gate-Elektrode 19 befindet sich in Kontakt mit dem Gate-Isolierfilm 17. Die Gate-Elektrode 9 ist den Source-Elektroden 6 zugewandt, wobei der Gate-Isolierfilm 7 zwischen ihnen angeordnet ist. Des weiteren ist die Gate-Elektrode 19 den Source-Elektroden zugewandt, wobei der Gate-Isolierfilm 17 zwischen ihnen angeordnet ist. Die übrige Konfiguration ist gleich wie diejenige des bidirektionalen SJ- MOSFETs gemäß der achten Ausführungsform. In den 24 bis 26 werden die gleichen Bezugszahlen verwendet wie in den 20 und 21, um die gleichen Bestandteile zu bezeichnen, und auf deren erneute Erläuterung wird verzichtet. Da der bidirektionale SJ-MOSFET gemäß der zehnten Ausführungsform in gleicher Weise arbeitet wie der bidirektionale SJ-MOSFET gemäß der achten Ausführungsform, wird auf die erneute Erläuterung von dessen Betrieb ebenfalls verzichtet.
  • Der bidirektionale SJ-MOSFET gemäß der zehnten Ausführungsform wird in folgender Weise hergestellt. Eine Fotoresistmaske für die Borionenimplantation wird auf der n-leitenden Schicht hohen Widerstands des SOI-Substrats gebildet. Borionen werden in diejenigen Abschnitte der n-leitenden Schicht hohen Widerstands implantiert, in denen Trennzonen 2 gebildet werden sollen. Die Fotoresistmaske für die Borionenimplantation wird entfernt. Eine n-leitende Schicht hohen Widerstands wird epitaktisch niedergeschlagen, und eine Fotoresistmaske für die Phosphorionenimplantation wird auf der epitaktisch aufgewachsenen n-leitenden Schicht gebildet. Phosphorionen werden in diejenigen Abschnitte der epitaktisch aufgewachsenen n-leitenden Schicht implantiert, in denen Driftzonen 1 gebildet werden sollen. Diejenigen Abschnitte der n-leitenden Schichten hohen Widerstands, in denen Zonen 3 und 13 hohen Widerstands gebildet werden sollen, werden mit den Fotoresistmasken bedeckt, um zu verhindern, daß die Borionen und die Phosphorionen dort implantiert werden.
  • Die Folge der Schritte des epitaktischen Aufwachsens, der Borionenimplantation, des epitaktischen Aufwachsens und der Phosphorionenimplantation werden wiederholt, bis eine Epitaxialschichtanordnung mit einer vorbestimmten Dicke hergestellt ist. Dann werden die Driftzonen 1 und die Trennzonen 2 durch thermisches Eintreiben und Aktivieren der implantierten Boratome und der implantierten Phosphoratome gebildet. Es ist bevorzugt, daß die oberste Epitaxialschicht zur Bildung der Schicht mit alternierenden Leitfähigkeitstypen p-leitend ist.
  • Der erste Graben und der zweite Graben werden durch Einätzen der Abschnitte der Epitaxialschichtanordnung ausgehoben, in denen die Basiszonen 4, 14 und die Zonen 3 und 13 hohen Widerstands gebildet worden sind. Nach dem Bilden des Gate-Isolierfilms 7 an der Seitenwand des ersten Grabens und des Gate-Isolierfilms 17 an der Seitenwand des zweiten Grabens werden die Gräben mit polykristallinem Silicium gefüllt, um die Gate-Elektroden 9 und 19 zu bilden. Dann werden die Source-Zonen 6 und 16 in den jeweiligen Basiszonen 4 und 14 so gebildet, daß die Source-Zonen 6 und 16 in Kontakt mit den Gate-Isolierfilmen 7 bzw. 17 kommen können. Ein Zwischenschichtisolierfilm 45 wird auf der bis dahin gebildeten Halbleiterstruktur gebildet. Obwohl dies nicht in den 24 bis 26 gezeigt ist, werden Source-Elektroden durch Sputtern eines Metallsilicids wie beispielsweise Al-Si gebildet.
  • In gleicher Weise wie der bidirektionale SJ-MOSFET gemäß der achten Ausführungsform erleichtert der bidirektionale SJ-MOSFET gemäß der zehnten Ausführungsform das Hervorrufen eines Stromflusses vom ersten MOSFET zum zweiten MOSFET und umgekehrt, wobei der Durchlaßwiderstand in den einander entgegengesetzten Richtungen reduziert ist und eine hohe Durchbruchspannung in den einander entgegengesetzten Richtungen erzielt wird. Der MOSFET gemäß der zehnten Ausführungsform erleichtert des weiteren das Reduzieren des Stromverbrauchs der Treiberschaltung und das Vereinfachen der Treiberschaltung aufgrund des Einsatzes der MIS-Struktur.
  • Die in den Bauelementzonen gebildeten Bauelemente sind nicht immer auf MOSFETs beschränkt. Die in den Bauelementzonen gebildeten Bauelemente können auch andere Halbleiterbauelemente wie beispielsweise MIS-Halbleiterbauelemente sein, deren Struktur sich von den oben beschriebenen Strukturen und von Bipolartransistoren unterscheidet. Obwohl eine Metallverdrahtung oberhalb der Source-Elektrode des tatsächlichen Bauelements unter Zwischenlage eines Zwischenschichtisolierfilms gebildet wird, ist die Metallverdrahtung in der vorstehenden Beschreibung und den vorstehenden Figuren nicht beschrieben bzw. gezeigt.
  • Wie oben beschrieben, erleichtern die bidirektionalen Halbleiterbauelemente gemäß der Erfindung das Hervorrufen eines Stromflusses von der ersten Bauelementzone zur zweiten Bauelementzone und umgekehrt, wobei die Durchlaßspannung in den einander entgegengesetzten Richtungen reduziert ist und eine hohe Durchbruchspannung in den einander entgegengesetzten Richtungen beibehalten wird. Da die Schicht mit alternierenden Leitfähigkeitstypen erfindungsgemäß auf einfache Weise gebildet wird, wird der Herstellungsprozeß vereinfacht, und die Herstellungskosten werden reduziert.

Claims (7)

  1. Bidirektionales Halbleiterbauelement, umfassend: eine Halbleiterschicht (57) auf einer Isolierschicht (46) oder auf einem Halbleitersubstrat (54); eine erste Bauelementzone (3–6) im Oberflächenabschnitt der Halbleiterschicht; eine zweite Bauelementzone (13–16) im Oberflächenabschnitt der Halbleiterschicht; erste Zonen (4) eines zweiten Leitfähigkeitstyps in der ersten Bauelementzone; zweite Zonen (14) des zweiten Leitfähigkeitstyps in der zweiten Bauelementzone; eine dritte Zone (3) eines ersten Leitfähigkeitstyps in der ersten Bauelementzone; eine vierte Zone (13) des ersten Leitfähigkeitstyps in der zweiten Bauelementzone; eine zwischen der dritten Zone und der vierten Zone befindliche Schicht mit alternierenden Leitfähigkeitstypen, die Driftzonen (1) des ersten Leitfähigkeitstyps und Trennzonen (2) des zweiten Leitfähigkeitstyps umfaßt, die alternierend angeordnet sind; wobei die dritte Zone die ersten Zonen von den Trennzonen isoliert und wobei die vierte Zone die zweiten Zonen von den Trennzonen isoliert.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die Nettodotierstoffmenge in den Driftzonen (1) gleich wie die Nettodotierstoffmenge in den Trennzonen (2) ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die Driftzonen und die Trennzonen in der Draufsicht rechteckig sind.
  4. Halbleiterbauelement nach Anspruch 1, bei dem die Driftzonen (1) und die Trennzonen (2) jeweils in Streifenform ausgebildet sind, wobei die Breiten der Streifen gleich sind.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, bei dem die Nettodotierstoffkonzentration in der dritten Zone (3) und die Nettodotierstoffkonzentration in der vierten Zone (13) niedriger ist als die Nettodotierstoffkonzentration in den Driftzonen (1; 11, 21).
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, das ein MIS-Halbleiterbauelement enthält, das umfaßt: die ersten Zonen (4); erste Source-Zonen (6) des ersten Leitfähigkeitstyps, die durch die ersten Zonen von der dritten Zone (3) isoliert sind; eine erste Gate-Elektrode (9), die unter Zwischenlage eines ersten Gate-Isolierfilms (7) über dem Abschnitt der ersten Zone angeordnet ist, der sich zwischen der ersten Source-Zone und der dritten Zone erstreckt; die zweiten Zonen (14); zweite Source-Zonen (16) des ersten Leitfähigkeitstyps, die durch die zweiten Zonen von der vierten Zone (13) isoliert sind; und eine zweite Gate-Elektrode (19), die unter Zwischenlage eines zweiten Gate-Isolierfilms (17) über dem Abschnitt der zweiten Zone angeordnet ist, der sich zwischen der zweiten Source-Zone und der vierten Zone erstreckt.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, das ein MIS-Halbleiterbauelement enthält, das umfaßt: einen ersten Graben in einem Abschnitt der dritten Zone (3); einen ersten Isolierfilm (7) an der Innenwand des ersten Grabens, wobei der erste Isolierfilm in Kontakt mit den ersten Zonen (4) steht; erste Source-Zonen (6) des ersten Leitfähigkeitstyps, die in Kontakt mit dem ersten Isolierfilm stehen und durch die ersten Zonen von der dritten Zone isoliert sind; einen zweiten Graben in einem Abschnitt der vierten Zone (13); einen zweiten Isolierfilm (17) an der Innenwand des zweiten Grabens, wobei der zweite Isolierfilm in Kontakt mit den zweiten Zonen (14) steht; und zweite Source-Zonen (16) des ersten Leitfähigkeitstyps, die in Kontakt mit dem zweiten Isolierfilm stehen und durch die zweiten Zonen von der vierten Zone isoliert sind.
DE10165050A 2000-07-12 2001-07-11 Bidirektionales Halbleiterbauelement Expired - Fee Related DE10165050B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10133543A DE10133543B4 (de) 2000-07-12 2001-07-11 Bidirektionales Halbleiterbauelement

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-211858 2000-07-12
JP2000211858A JP4635304B2 (ja) 2000-07-12 2000-07-12 双方向超接合半導体素子およびその製造方法
DE10133543A DE10133543B4 (de) 2000-07-12 2001-07-11 Bidirektionales Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE10165050B4 true DE10165050B4 (de) 2009-10-22

Family

ID=18707884

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10165050A Expired - Fee Related DE10165050B4 (de) 2000-07-12 2001-07-11 Bidirektionales Halbleiterbauelement
DE10133543A Expired - Fee Related DE10133543B4 (de) 2000-07-12 2001-07-11 Bidirektionales Halbleiterbauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10133543A Expired - Fee Related DE10133543B4 (de) 2000-07-12 2001-07-11 Bidirektionales Halbleiterbauelement

Country Status (3)

Country Link
US (1) US6576935B2 (de)
JP (1) JP4635304B2 (de)
DE (2) DE10165050B4 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10049861A1 (de) * 2000-10-09 2002-04-18 Infineon Technologies Ag Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung
US6509220B2 (en) * 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
JP2004311673A (ja) * 2003-04-07 2004-11-04 Denso Corp 半導体装置の製造方法
US7372088B2 (en) * 2004-01-27 2008-05-13 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
JP4091921B2 (ja) * 2004-02-16 2008-05-28 松下電器産業株式会社 半導体装置及びその製造方法
KR101433343B1 (ko) * 2004-05-05 2014-08-22 렌슬러 폴리테크닉 인스티튜트 고체-상태 에미터 및 하향-변환 재료를 이용한 고효율 광 소스
US7837348B2 (en) 2004-05-05 2010-11-23 Rensselaer Polytechnic Institute Lighting system using multiple colored light emitting sources and diffuser element
JP2006156989A (ja) * 2004-11-05 2006-06-15 Toshiba Corp 半導体装置及びその製造方法
JP4440188B2 (ja) * 2005-01-19 2010-03-24 パナソニック株式会社 半導体装置の製造方法
US20080261358A1 (en) * 2005-02-07 2008-10-23 Nxp B.V. Manufacture of Lateral Semiconductor Devices
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
US7238577B1 (en) * 2005-05-18 2007-07-03 National Semiconductor Corporation Method of manufacturing self-aligned n and p type stripes for a superjunction device
US7180158B2 (en) * 2005-06-02 2007-02-20 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture
CN101138104B (zh) * 2005-06-23 2011-08-24 伦斯勒工业学院 利用短波长led和下变频材料产生白光的封装设计
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
GB0520909D0 (en) * 2005-10-14 2005-11-23 Eco Semiconductors Ltd Power semiconductor devices
JP5011881B2 (ja) * 2006-08-11 2012-08-29 株式会社デンソー 半導体装置の製造方法
US7703942B2 (en) 2006-08-31 2010-04-27 Rensselaer Polytechnic Institute High-efficient light engines using light emitting diodes
US7889421B2 (en) * 2006-11-17 2011-02-15 Rensselaer Polytechnic Institute High-power white LEDs and manufacturing method thereof
US8564057B1 (en) 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
US7777257B2 (en) * 2007-02-14 2010-08-17 Freescale Semiconductor, Inc. Bipolar Schottky diode and method
US7897998B2 (en) * 2007-09-06 2011-03-01 International Rectifier Corporation III-nitride power semiconductor device
US8138047B2 (en) * 2008-04-07 2012-03-20 Inergy Technology Inc. Super junction semiconductor device
TWI404205B (zh) * 2009-10-06 2013-08-01 Anpec Electronics Corp 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
KR101121574B1 (ko) * 2010-01-12 2012-03-06 (주) 트리노테크놀로지 전하 균형 전력 디바이스 및 그 제조 방법
EP2530721A4 (de) * 2010-01-29 2017-11-29 Fuji Electric Co., Ltd. Halbleiterbauelement
JP5293753B2 (ja) 2011-01-14 2013-09-18 ブラザー工業株式会社 画像形成装置
CN102655172A (zh) * 2011-03-04 2012-09-05 特瑞诺科技股份有限公司 电荷平衡功率器件及其制造方法
JP6083109B2 (ja) * 2012-01-18 2017-02-22 富士電機株式会社 半導体装置
JP2013201191A (ja) 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
GB2522362B (en) 2013-06-24 2015-11-11 Ideal Power Inc Systems, circuits, devices, and methods with bidirectional bipolar transistors
US20160141375A1 (en) * 2013-06-24 2016-05-19 Ideal Power Inc. Field Plates on Two Opposed Surfaces of Double-Base Bidirectional Bipolar Transistor: Devices, Methods, and Systems
US9799731B2 (en) 2013-06-24 2017-10-24 Ideal Power, Inc. Multi-level inverters using sequenced drive of double-base bidirectional bipolar transistors
US9742385B2 (en) 2013-06-24 2017-08-22 Ideal Power, Inc. Bidirectional semiconductor switch with passive turnoff
WO2015040938A1 (ja) * 2013-09-18 2015-03-26 富士電機株式会社 半導体装置およびその製造方法
US11637016B2 (en) 2013-12-11 2023-04-25 Ideal Power Inc. Systems and methods for bidirectional device fabrication
US9355853B2 (en) 2013-12-11 2016-05-31 Ideal Power Inc. Systems and methods for bidirectional device fabrication
CN103762156A (zh) * 2013-12-31 2014-04-30 上海新傲科技股份有限公司 半导体衬底的制作方法、半导体衬底以及高压晶体管
EP3075009A4 (de) * 2014-01-16 2017-01-18 Ideal Power Inc. Strukturen und verfahren mit verminderter empfindlichkeit gegenüber oberflächenladung
CN105981175A (zh) * 2014-02-28 2016-09-28 电子科技大学 一种双向igbt器件
CN104979382A (zh) * 2014-04-02 2015-10-14 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN107371382B (zh) 2014-11-06 2020-03-10 理想能量有限公司 具有双基极双极结型晶体管的优化操作的电路、方法和系统
JP2016162861A (ja) * 2015-02-27 2016-09-05 株式会社東芝 半導体装置
US10186573B2 (en) * 2015-09-14 2019-01-22 Maxpower Semiconductor, Inc. Lateral power MOSFET with non-horizontal RESURF structure
JP6677615B2 (ja) * 2016-09-20 2020-04-08 株式会社東芝 半導体装置
JP6351791B2 (ja) * 2017-05-12 2018-07-04 株式会社東芝 半導体装置
CN109166925B (zh) * 2018-08-29 2021-04-20 电子科技大学 一种垂直型功率半导体器件及其制造方法
US20220149038A1 (en) * 2020-11-11 2022-05-12 Infineon Technologies Austria Ag Multi-Device Semiconductor Chip with Electrical Access to Devices at Either Side
CN113488389B (zh) * 2021-06-07 2022-11-11 西安电子科技大学 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法
US20230011246A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of low and high voltage devices on substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
US5608237A (en) * 1994-03-14 1997-03-04 Kabushiki Kaisha Toshiba Bidirectional semiconductor switch
JPH10209267A (ja) * 1996-12-31 1998-08-07 Hyundai Electron Ind Co Ltd 半導体ウェーハの製造方法
DE19804192A1 (de) * 1998-02-03 1999-08-12 Siemens Ag Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US5105253A (en) * 1988-12-28 1992-04-14 Synergy Semiconductor Corporation Structure for a substrate tap in a bipolar structure
EP0394859A1 (de) * 1989-04-28 1990-10-31 Asea Brown Boveri Ag Bidirektionals, abschaltbares Halbeiterbauelement
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JP3281194B2 (ja) * 1994-09-16 2002-05-13 株式会社東芝 電力用半導体素子
JPH09266311A (ja) * 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
WO1998021754A1 (en) * 1996-11-11 1998-05-22 Zivic Zoran MULTILAYER ZnO POLYCRYSTALLINE DIODE
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
JP3376294B2 (ja) * 1998-10-06 2003-02-10 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
US5608237A (en) * 1994-03-14 1997-03-04 Kabushiki Kaisha Toshiba Bidirectional semiconductor switch
JPH10209267A (ja) * 1996-12-31 1998-08-07 Hyundai Electron Ind Co Ltd 半導体ウェーハの製造方法
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
DE19804192A1 (de) * 1998-02-03 1999-08-12 Siemens Ag Verfahren zur Herstellung eines Leistungshalbleiterbauelementes

Also Published As

Publication number Publication date
JP2002026320A (ja) 2002-01-25
US6576935B2 (en) 2003-06-10
US20020060330A1 (en) 2002-05-23
DE10133543B4 (de) 2009-04-02
JP4635304B2 (ja) 2011-02-23
DE10133543A1 (de) 2002-01-24

Similar Documents

Publication Publication Date Title
DE10165050B4 (de) Bidirektionales Halbleiterbauelement
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102005042048B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007023885B4 (de) Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE10205345B9 (de) Halbleiterbauelement
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE10216633B4 (de) Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE19702102A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE112016006380B4 (de) Halbleiterbauelement
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102017221950B4 (de) Halbleitervorrichtung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
Q172 Divided out of (supplement):

Ref document number: 10133543

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
AC Divided out of

Ref document number: 10133543

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8328 Change in the person/name/address of the agent

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee