DE102004017164A1

DE102004017164A1 - Verfahren zur Herstellung eines SONOS-Speichers

Info

Publication number: DE102004017164A1
Application number: DE102004017164A
Authority: DE
Inventors: Yong-Kyu Lee; Jeong-uk Suwon Han; Sung-Taeg Kang; Jong-Duk Lee; Byung-Gook Park
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-04-01
Filing date: 2004-03-31
Publication date: 2004-10-28
Anticipated expiration: 2024-04-01
Also published as: JP5285671B2; US7005349B2; KR20040085663A; JP2011003921A; DE102004017164B4; ITMI20040637A1; JP4608232B2; CN1534769A; US20040197995A1; US7511334B2; US20060086953A1; FR2853453B1; CN100345284C; FR2853453A1; JP2004312009A; KR100480645B1

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines SONOS-Speichers vom Doppel-ONO-Typ, der als Speicherbauelement mit 2-Bit-Betrieb mit asymmetrischer Programmierung arbeiten kann, wobei ein Umkehr-Selbstjustierungsprozess verwendet wird. DOLLAR A Erfindungsgemäß beinhaltet das Verfahren folgende Schritte: Bilden einer dielektrischen ONO-Schicht (500) und einer Pufferschicht mit einem Graben und Separieren der ONO-Schicht in zwei Teile durch selektives Entfernen eines freigelegten Teil derselben unter Verwendung erster Abstandshalter (710) als Ätzmaske; Bilden einer dielektrischen Gate-Schicht (800); Bilden einer leitfähigen Schicht (900) in einem Zwischenraum zwischen Innenwänden des Grabens; Entfernen der freigelegten dielektrischen Gate-Schicht und der Pufferschicht unter Verwendung der ersten Abstandshalter der Ätzschicht und selektives Entfernen eines Teils von jeder der separierten dielektrischen ONO-Schichtteile, wobei die ersten Abstandshalter als Ätzmaske verwendet werden. DOLLAR A Verwendung in der SONOS-Halbleiterspeichertechnologie.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines SONOS-Speichers vom Doppel-ONO-Typ, der als Speicherbauelement mit 2-Bit-Betrieb mit asymmetrischer Programmierung arbeiten kann.

In den letzten Jahren wurden nicht-flüchtige Halbleiterspeicherbauelemente in verschiedenen Anwendungen verwendet. Nicht-flüchtige Halbleiterspeicherbauelemente können Daten nicht nur elektrisch löschen und programmieren, sondern auch halten, selbst während einer Unterbrechung der Leistungsversorgung. Ein Beispiel für ein nicht-flüchtiges Halbleiterspeicherbauelement ist ein Flash-Speicher.

Herkömmlicherweise wurden Flash-Speicher vom Stapel-Gate-Typ entwickelt und in Serie hergestellt, bei denen floatende Gate-Elektroden und Steuergate-Elektroden gestapelt sind. Floatende Gate-Elektroden sind zum Programmieren von Ladungen gedacht, und Steuergate-Elektroden dienen zum Steuern der floatenden Gate-Elektroden.

Da Kapazitäten von Speicherbauelementen immer größer werden und die Anzahl an Gate-Arrays zunimmt, die zur Bildung komplizierter Schaltkreise erforderlich sind, werden Techniken zur Bildung feiner Strukturen mit einer Linienbreite unter 0,10μm unerlässlich. Wenngleich herkömmliche nicht-flüchtige Speicherzellen vom Stapel-Gate-Typ fortwährend herunterskaliert wurden, erreichen photolithographische und Ätzprozesse zur Bildung hyperfeiner Bauelemente die technischen Grenzen. Das heißt, unter Beachtung von Skalierungswünschen wird das Erzeugen einer Struktur, in der eine floatende Gate-Elektrode und eine Steuergate-Elektrode gestapelt werden, aufgrund eines großen Stufenunterschieds oder eines hohen Aspektverhältnisses kompliziert.

Andererseits machte die Forschung über nicht-flüchtige SONOS(oder MONOS)-Zellen mit eingefangenen Ladungen Fortschritte, um Strukturen mit einer einzelnen Gate-Elektrode, wie MOSFETs, zu entwickeln.

1 stellt eine schematische Querschnittansicht einer typischen SONOS-Speicherzelle dar. Bezugnehmend auf 1 werden zur Bildung einer SONOS(oder MONOS)-Zelle eine Source- und eine Drain-Elektrode 15 in einem Halbleitersubstrat 10, wie einem p-Si-Substrat, erzeugt, und dann werden eine dielektrische Oxid-Nitrid-Oxid(ONO)-Schicht 20 und eine Gate-Elektrode 30 sequentiell auf dem Halbleitersubstrat 10 erzeugt. Die SONOS-Zelle verwendet die dielektrische ONO-Schicht 20 anstelle einer Gate-Oxidschicht eines Transistors. In der SONOS-Zelle wird eine floatende Gate-Elektrode zum Programmieren von Ladungen durch die dielektrische ONO-Schicht 20 ersetzt. So werden Elektronen oder Löcher in eine Siliciumnitridschicht 23 der ONO-Schicht 20 injiziert, die sich als Sandwich zwischen dünnen Siliciumoxidschichten 21 und 25 der ONO-Schicht 20 befindet.

Da die dielektrische ONO-Schicht 20 etwa 10nm bis 20nm dick ist, ist die Stufendifferenz nicht sehr groß. Daher ist ein Herunterskalieren der SONOS-Zelle innerhalb einer erlaubten photolithographischen Grenze vergleichsweise einfach. Außerdem kann auf eine Anzahl zusätzlicher Prozesse, die mit den floatenden Gate-Elektroden zusammenhängen, verzichtet werden, wodurch der gesamte Fertigungsprozess vereinfacht wird.

Zwischenzeitlich haben seit einigen Jahren einige Hersteller SONOS-Speicher zur Erzielung hochintegrierter nicht-flüchtiger Speicherbauelemente eingeführt. Diese Hersteller haben vorgeschlagen und versucht, 2-Bit-SONOS-Speicher herzustellen, die eine asymmetrische Programmierung ohne floatende Gate-Elektroden verwenden.

2 ist ein schematisches Diagramm, das die Vorgänge in einem typischen 2-Bit-Speicherbauelement darstellt, wenn eine Spannung V_DS zwischen einer Drain-Elektrode und einer Source-Elektrode in dem Speicherbauelement angelegt wird.

Bezugnehmend auf 2 ermöglicht es eine 2-Bit-Speichertechnik, dass das 2-Bit-Speicherbauelement doppelt so hoch integriert ist wie ein herkömmliches Flash-Bauelement vom Stapel-Gate-Typ mit der gleichen Fläche. Ein 2-Bit-Speichervorgang umfasst: (i) Injizieren von Elektronen in Vorwärtsrichtung in einen Bereich einer Siliciumnitridschicht 23, der an einer Kante einer Gate-Elektrode positioniert ist, indem eine hohe Spannung an eine Steuergate-Elektrode 30 und an einen Source- oder Drain-Übergang 15 eines Transistors angelegt wird, d.h. indem eine Kanalinjektion heißer Elektronen (channel hot electron injection, CHEI) verwendet wird, und (ii) Lesen von Daten in Rückwärtsrichtung, indem eine Spannung an die Gate-Elektrode 30 und die andere der Source- und Drain-Elektrode angelegt wird.

Ein Löschvorgang umfasst das Anlegen einer hohen Spannung an einen Drain-Übergang 15 und Erden der Gate-Elektrode 30 und eines Substratvolumens 10. So werden die programmierten Elektronen in der Siliciumnitridschicht 23 mit Löchern unter Verwendung von Band-zu-Band- Tunneln (BtBT) in einem Überlappungsbereich zwischen der Gate-Elektrode 30 und einem Übergang 15 kombiniert.

Bei einem asymmetrischen Ladungseinfangvorgang liegt, wenn die Linienbreite der Gate-Elektrode relativ groß ist, ein ausreichender räumlicher Zwischenraum zwischen programmierten Einfangstellen vor, so dass bei dem 2-Bit-Betrieb kein ernsthaftes Problem auftritt. Wenn die Linienbreite der Gate-Elektrode 30 jedoch auf etwa 0,10μm oder weniger reduziert wird, können sich die 2-Bit-Speichereigenschaften verschlechtern. Dies liegt daran, dass die in der dielektrischen ONO-Schicht 20 durch die CHEI eingefangenen Ladungen einen gewissen Grad an Dispersion aufweisen, was die Zeitdauer des Vorgangs erhöht.

In 3A stellt ein Teilbild innerhalb eines Diagramms ein Histogramm der räumlichen Verteilung von Ladungen in einem typischen SONOS dar, wobei die Ladungen nach einer Speicherprogrammierung in die Siliciumnitridschicht 23 injiziert werden. Die Änderung des Drain-Stroms abhängig von der Gate-Spannung in einer frischen Zelle und in einer bereits programmierten Zelle ist im Diagramm von 3A dargestellt. 3B stellt eine Ladungshaltecharakteristik eines typischen SONOS dar, die aus einer Neuverteilung injizierter Ladungen im Lauf der Betriebszeit (t) resultiert.

In einem typischen SONOS werden beim Programmieren durch CHEI Ladungen in die Siliciumnitridschicht injiziert. Die Verteilungskurve der Ladungen wird unter Verwendung eines Simulationsmodells erhalten, wie in 3A gezeigt. Das heißt, die Ladungsverteilung sowohl einer frischen Zelle als auch einer programmierten Zelle wird durch Simulationsanpassung erhalten. Bezugnehmend auf 3B verschlechtert sich die Ladungshaltecharakteristik, da die injizierten Ladungen mit der Zeit (t) neu verteilt werden. Die Abbaurate N(t) eines Verteilungsmittelpunkts kann durch die in 3B gezeigte Gleichung ausgedrückt werden. Be zugnehmend auf 3B nimmt die Höhe der Verteilungskurve mit von t zu t' zunehmender Zeit ab, was den Grad an Dispersion erhöht.

Wenn sich in einem SONOS Ladungen nach dem Programmieren zerstreuen und in einem mittigen Kanalbereich programmierte Ladungen bei Wiederholung von Programmieren und Löschen nicht vollständig gelöscht werden, können sich Restladungen auf dem Kanalbereich akkumulieren. Die akkumulierten Ladungen können die Lebensdauer des SONOS verschlechtern. In ähnlicher Weise können nach einer Programmierung von Löcherladungen akkumulierte Löcher die Lebensdauer des Bauelements beeinträchtigen.

Die 4A und 4B sind graphische Darstellungen, welche die Lebensdauer eines typischen SONOS darstellen. In den 4A und 4B ist die Änderung der Zellenschwellwertspannung mit der Anzahl von Programmier- und Löschzyklen dargestellt.

In 4A sind ein Substratvolumen und eine Source-Elektrode einer SONOS-Zelle anfänglich geerdet. Nach Wiederholung von Programmier- und Löschvorgängen wird die in 4A gezeigte Lebensdauerkurve erhalten. Hierbei wird der Programmiervorgang durch Anlegen von 11V und 6V an eine Gate- beziehungsweise eine Drain-Elektrode während 100μs durchgeführt, und der Löschvorgang wird durch Anlegen von 0V, 10V, 10V und 0V an die Gate-, die Drain-, die Source-Elektrode beziehungsweise das Substratvolumen während 100μs durchgeführt. Eine Kennlinie 41 bezeichnet einen Fall, in dem die Zelle eingeschaltet ist, während eine Kennlinie 45 einen Fall bezeichnet, in dem die Zelle ausgeschaltet ist.

In 4B sind im Vergleich zum Fall von 4A lediglich die Löschbedingungen geändert. Das heißt, der Löschvorgang wird durch Anlegen von 0V, 10V, 4V und 0V an eine Gate-, eine Drain-, eine Source- Elektrode beziehungsweise ein Substratvolumen durchgeführt. Hierbei wird ein elektrisches Feld zwischen der Source- und der Drain-Elektrode erzeugt, so dass durch Band-zu-Band-Tunneln (BtBT) erzeugte Löcher effizient in einen mittigen Kanalbereich injiziert werden können. Eine Kennlinie 43 bezeichnet einen Fall, in dem eine Zelle eingeschaltet ist, während eine Kennlinie 47 einen Fall bezeichnet, in dem die Zelle ausgeschaltet ist.

Basierend auf diesen Ergebnissen kann geschlossen werden, dass ein Rest von Elektronendispersion in dem mittigen Kanalbereich auf einem bestimmten Niveau existiert. Wenngleich die Möglichkeit besteht, dass die Verteilung von Elektronen oder Löchern in einer dielektrischen ONO-Schicht durch Optimierung von Prozessbedingungen oder durch eine geeignete Steuerung der Ansteuerspannung minimal eingestellt werden kann, können immer kürzere Gate-Längen die 2-Bit-Eigenschaften nicht mehr sicherstellen.

Der Erfindung liegt als technisches Problem die Bereitstellung eines Verfahrens zur Herstellung eines SONOS-Speichers vom Doppel-ONO-Typ zugrunde, mit dem sich die vorstehend erwähnten Schwierigkeiten ganz oder teilweise beheben lassen.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens zur Herstellung eines SONOS-Speichers mit den Merkmalen des Patentanspruchs 1, 4, 13 oder 18. Dieses Verfahren ermöglicht die Herstellung eines SONOS-Speichers mit stabilen 2-Bit-Eigenschaften selbst dann, wenn die Linienbreite eines Speicher-Gates auf 0,10 μm oder weniger reduziert wird.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis vorstehend erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Hierbei zeigen:
1 eine schematische Querschnittansicht einer typischen SONOS-Speicherzelle,
2 ein schematisches Diagramm, das Betriebsvorgänge eines typischen 2-Bit-Speicherbauelements darstellt,
3A ein Diagramm mit Kennlinien des Drain-Stroms in Abhängigkeit von der Gate-Spannung und einer Verteilungskurve von Ladungen in einer typischen SONOS-Zelle, die nach einem Programmiervorgang in eine Siliciumnitridschicht injiziert wurden,
3B eine schematische Darstellung zur Illustration einer Ladungshaltecharakteristik einer typischen SONOS-Zelle, die aus einer Neuverteilung injizierter Ladungen mit der Zeit resultiert,
4A und 4B graphische Darstellungen von Lebensdauerkurven einer typischen SONOS-Zelle,
5A bis 5K schematische Querschnittansichten, die einen SONOS-Speicher vom Doppel-ONO-Typ gemäß einer ersten Ausführungsform der Erfindung in aufeinanderfolgenden Herstellungsstufen darstellen,
6A bis 6J schematische Querschnittansichten, die einen SONOS-Speicher vom Doppel-ONO-Typ gemäß einer zweiten Ausführungsform der Erfindung in aufeinanderfolgenden Herstellungsstufen darstellen,
7A bis 7K schematische Querschnittansichten, die einen SONOS-Speicher vom Doppel-ONO-Typ gemäß einer dritten Ausführungsform der Erfindung in aufeinanderfolgenden Herstellungsstufen darstellen,
8A bis 8J schematische Querschnittansichten, die einen SONOS-Speicher vom Doppel-ONO-Typ gemäß einer vierten Ausführungsform der Erfindung in aufeinanderfolgenden Herstellungsstufen darstellen, und
9A und 9B Diagramme von Ladungsverteilungen unter Verwendung eines Simulationsmodells, welche Vorteile des SONOS-Speichers vom Doppel-ONO-Typ gemäß den Ausführungsformen der Erfindung erläutern.
Nunmehr wird die Erfindung im Folgenden vollständiger unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind, ohne die Erfindung auf diese Ausführungsformen zu beschränken. In den Zeichnungen ist die Dicke von Schichten und Bereichen zwecks Deutlichkeit übertrieben dargestellt. Es versteht sich außerdem, dass wenn eine Schicht als "auf" einer anderen Schicht oder einem Substrat liegend bezeichnet wird, diese direkt auf der anderen Schicht oder dem Substrat liegen kann oder auch zwischenliegende Schichten vorhanden sein können. Des Weiteren versteht es sich, dass wenn eine Schicht als "unter" einer anderen Schicht liegend bezeichnet wird, diese direkt darunter liegen kann und auch eine oder mehrere zwischenliegende Schicht vorhanden sein können. Außerdem versteht es sich auch, dass wenn eine Schicht als "zwischen" zwei Schichten liegend bezeichnet wird, diese die einzige Schicht zwischen den zwei Schichten sein kann oder auch eine oder mehrere zwischenliegende Schichten vorhanden sein können.
Gleiche Bezugszeichen beziehen sich durchgehend auf identische oder jedenfalls funktionell äquivalente Elemente.
Die Nitridschicht in den dielektrischen ONO-Schichten ist für den Zweck des Ladungseinfangs gedacht. Derartige Ladungseinfangschichten weisen Ladungseinfangstellen auf, die sowohl für Elektronen als auch für Löcher eine gute Ladungseinfangfähigkeit besitzen. Wenngleich die exemplarischen Ausführungsformen der Erfindung unter Verwendung der Nitridschicht, z.B. einer Siliciumnitridschicht, als Ladungseinfangschicht nachstehend beschrieben sind, kann jedes beliebige andere isolierende Material mit einer Ladungseinfangeigenschaft als Ladungseinfangschicht verwendet werden und fällt auch in den Umfang dieser Erfindung. Zum Beispiel kann auch eine Oxidschicht mit Defekten, eine Al₂O₃-Schicht etc. als Ladungseinfangschicht verwendet werden.
Die Erfindung wird nunmehr vollständiger unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind.
Gemäß Ausführungsformen der Erfindung beinhaltet ein 2-Bit-SONOS-Speicher im Sub-100nm-Bereich, der CHEI verwendet, zwei Bereiche von dielektrischen ONO-Schichten, die unter einer Gate-Elektrode angeordnet und physikalisch voneinander getrennt sind, um die Dispersion von Elektronen oder Löchern geeignet einzustellen, die während wiederholten Programmier- und Löschzyklen erzeugt werden. So kann durch geeignetes Einstellen der Dicke einer Gate-Oxidschicht, die auf einem Bereich eines Substrats zwischen den zwei separierten dielektrischen ONO-Schichten ausgebildet ist, ein Kurzkanal-Phänomen minimiert werden.
Außerdem stellen die Ausführungsformen der Erfindung eine Serie von Prozessverfahren zur Herstellung eines 2-Bit-SONOS-Speichers der nächsten Generation mittels eines Umkehr-Selbstjustierungsprozesses unter Verwendung von Abstandshaltern bereit. Dies führt zu Lösungen nicht nur bezüglich des Justierungsfehlers zwischen einer Gate-Elektrode und einer dielektrischen ONO-Schicht, der mit einer Reduktion der Gate-Linienbreite problematischer wird, sondern auch bezüglich Beschränkungen hinsichtlich der minimalen Linienbreite, die für Photolithographie erforderlich ist. Außerdem kann eine dielektrische ONO-Schicht, die unter einer Gate-Elektrode anzuordnen ist, so in zwei Bereiche separiert werden, dass sie eine genau symmetrische Struktur bildet.
Die Ausführungsformen der Erfindung können gemäß strukturellen Typen in zwei Gruppen eingeteilt werden. Die erste Gruppe gehört zu einer Einzel-Gate-Struktur, bei der die Gate-Gesamtabmessung die gleiche wie in einer herkömmlichen Struktur bleibt und die dielektrische ONO-Schicht in zwei Teile anstelle einer einzelnen dielektrischen ONO-Schicht in der herkömmlichen Struktur separiert wird. Die zweite Gruppe gehört zu einer Dreifach-Gate-Struktur, bei der die Linienbreite und die Gate-Gesamtabmessung die gleichen wie jene des Einzelgate-SONOS sind. Die Dreifach-Gate-Struktur beinhaltet zwei Gate-Elektroden, die auf zwei separierten dielektrischen ONO-Schichten angeordnet sind, sowie eine dritte (zwischenliegende) Gate-Elektrode, die auf einer Siliciumoxidschicht ausgebildet ist, die zwischen den zwei separierten dielektrischen ONO-Schichten angeordnet ist. In der Dreifach-Gate-Struktur können verschiedene Spannungshöhen an die drei Gate-Elektroden angelegt werden.
Die 5A bis 5K sind schematische Querschnittansichten, welche die Herstellung eines SONOS-Speichers vom Doppel-ONO-Typ gemäß einer ersten Ausführungsform der Erfindung darstellen.
Bezugnehmend auf 5A wird als Ausgangsmaterial zur Herstellung eines SONOS-Speichers ein p-leitendes Substrat bereitgestellt. Zum Beispiel wird, wie in 5A gezeigt, ein Silicium(120)-auf-Isolator(110)(SOI)-Substrat bereitgestellt. Hierbei zeigt das SOI-Substrat eine Leitfähigkeit vom p-Typ und dient als ein p-leitendes Substrat. Ein typisches Silicium-Volumensubstrat kann jedoch alternativ zu dem SOI-Substrat verwendet werden. Danach wird unter Verwendung einer Bauelementisolationstechnik ein Feldbereich auf der Siliciumschicht 120 gebildet, um einen aktiven Bereich zu definieren. Die Bauelementisolationstechnik kann zum Beispiel eine Isolation mit flachem Graben, eine Isolation mit selbstjustiertem flachem Graben oder eine LOCOS-Technik sein.
Bezugnehmend auf 5B wird eine dielektrische Oxid-Nitrid-Oxid(ONO)-Schicht 500 auf einem Si-Kanalbereich der Siliciumschicht 120 gebildet. Die dielektrische ONO-Schicht 500 kann mittels eines bekannten Verfahrens erzeugt werden und beinhaltet im Wesentlichen eine Siliciumoxidschicht 500a, eine Siliciumnitridschicht 500b und eine Siliciumoxidschicht 500c, die sequentiell gestapelt werden. Jede der Siliciumoxidschichten 500a und 500c kann aus einer thermischen Oxidschicht, einer Schicht aus einer chemischen Gasphasenabscheidung (CVD) oder einer Kombination derselben gebildet werden. Danach können die Siliciumoxidschichten 500a und 500c thermisch behandelt werden, um eine dichte und stabile resultierende Struktur zu erhalten. Hierbei kann die thermische Behandlung bei einer Temperatur von etwa 700°C bis 1100°C durchgeführt werden.
Auf der gesamten Oberfläche der dielektrischen ONO-Schicht 500 kann eine Pufferschicht 600 gebildet werden. Danach wird die Pufferschicht 600 unter Verwendung von photolithographischen und Ätzprozessen strukturiert, um so einen Graben 601, der einen länglichen oberen Bereich der dielektrischen ONO-Schicht 500 freilegt, in der Pufferschicht 600 zu erzeugen. Der Ätzprozess kann ein isotroper Ätzprozess oder ein anisotroper Ätzprozess sein.
Die Pufferschicht 600 wird zur physikalischen Separation der dielektrischen ONO-Schicht 500 des SONOS in zwei Teile verwendet und später wieder selektiv entfernt. Demgemäß wird die Pufferschicht 600, um als eine geeignete Opferschicht zu dienen, vorzugsweise aus einem isolierenden Material mit einer ausreichenden Ätzselektivität bezüglich der dielektrischen ONO-Schicht 500 gebildet.
Bezugnehmend auf 5C werden erste leitfähige Abstandshalter 700 an den Innenwänden des Grabens 601 erzeugt. Um die ersten leitfähigen Abstandshalter 700 zu erzeugen, wird ein leitfähiges Material mit einer vorgegebenen Dicke aufgebracht und dann unter Verwendung eines Rückätzprozesses anisotrop geätzt. Das leitfähige Material für die ersten leitfähigen Abstandshalter 700 besteht zum Beispiel aus leitfähigem Polysilicium oder leitfähigem amorphem Silicium, die verbreitet für eine Gate-Elektrode eines SONOS verwendet werden. Um dem Polysilicium oder amorphen Silicium Leitfähigkeit zu verleihen, kann des Weiteren ein Ionenimplantationsprozess ausgeführt werden, oder es kann eine Dotierung in-situ während des Depositionsprozesses durchgeführt werden.
Bezugnehmend auf 5D wird ein Bereich der dielektrischen ONO-Schicht 500, der nach der Bildung der ersten leitfähigen Abstandshalter 700 weiterhin freiliegt, unter Verwendung der ersten leitfähigen Abstandshalter 700 als Ätzmaske entfernt. Vorzugsweise wird ein anisotroper Ätzprozess verwendet, um die Linienbreite des entfernten Bereichs fein zu steuern. Die Linienbreite des geätzten Bereichs wird durch die Linienbreite des Grabens 601 und die Linienbreite der ersten leitfähigen Abstandshalter 700 bestimmt. Der Ätzprozess ermöglicht, dass die Siliciumschicht 120 des SOI-Substrats freigelegt wird. Als Folge wird ein mittiger Bereich der dielektrischen ONO-Schicht 500 entfernt, wodurch die dielektrische ONO-Schicht 500 in zwei Teile separiert wird.
Bezugnehmend auf 5E wird auf der Siliciumschicht 120 und der in 5D gezeigten resultierenden Struktur eine dielektrische Gate-Schicht 800 gebildet. Die dielektrische Gate-Schicht 800 kann zum Beispiel aus Siliciumoxid unter Verwendung thermischer Oxidation oder CVD gebildet werden. Die dielektrische Gate-Schicht 800 wird entlang des Profils der ersten leitfähigen Abstandshalter 700 derart gebildet, dass ein konkaver Bereich 801 zwischen den ersten leitfähigen Abstandshaltern 700 erzeugt wird. Die dielektrische Gate-Schicht 800 kann im Wesentlichen als Gate-Oxidschicht zwischen den zwei separierten dielektrischen ONO-Schichten verwendet werden. Außerdem kann durch Einstellen der Dicke der dielektrischen Gate-Schicht 800 ein Kurzkanaleffekt in dem SONOS reduziert werden.
Bezugnehmend auf 5F wird ganzflächig eine nicht gezeigte, zweite leitfähige Schicht auf der dielektrischen Gate-Schicht 800 gebildet, um den konkaven Bereich 801 zu füllen, d.h. eine Lücke zwischen den ersten leitfähigen Abstandshaltern 700. Die zweite leitfähige Schicht kann aus verschiedenen leitfähigen Materialien erzeugt werden, zum Beispiel leitfähigem Polysilicium oder amorphem Silicium. Um dem Polysilicium oder amorphem Silicium Leitfähigkeit zu verleihen, kann des Weiteren ein Ionenimplantationsprozess ausgeführt werden, oder es kann während des Depositionsprozesses eine In-situ-Dotierung durchgeführt werden. Danach wird die zweite leitfähige Schicht unter Verwendung eines Rückätzprozesses geätzt, um eine zweite leitfähige Schicht 900 zu bilden, wie in 5F gezeigt, deren Oberseite auf einem niedrigeren Niveau liegt als die Oberseite der ersten leitfähigen Abstandshalter 700 und die auf das Innere des Grabens 601 bzw. konkaven Bereichs 801 begrenzt ist. Der Rückätzprozess kann einen anisotropen Ätzprozess oder CMP oder beides verwenden. Dieser Rückätzprozess legt außerdem die dielektrische Gate-Schicht 800 beidseits der zweiten leitfähigen Schicht 900 frei.
Bezugnehmend auf 5G wird ein Teil der dielektrischen Gate-Schicht 800, der nicht von der zweiten leitfähigen Schicht 900 bedeckt ist, selektiv entfernt, um die Oberseite der ersten leitfähigen Abstandshalter 700 und die Oberseite der Pufferschicht 600 freizulegen. Hierbei kann der Ätzprozess aus einem ersten Nassätzprozess bestehen. Danach wird die Pufferschicht 600, die durch die selektive Entfernung eines Teils der dielektrischen Gate-Schicht 800 freigelegt ist, ebenfalls selektiv entfernt, bis die Oberseite der dielektrischen ONO-Schicht 500 freigelegt ist. Um eine selektive Entfernung sicherzustellen, wird die Pufferschicht 600 vorzugsweise aus einem Material mit einer ausreichenden Ätzselektivität bezüglich der ersten leitfähigen Abstandshalter 700 und der zweiten leitfähigen Schicht 900 gebildet. Zum Beispiel kann dieser Ätzprozess aus einem zweiten Nassätzprozess bestehen, der sich von dem ersten Nassätzprozess unterscheidet. So wird ein Teil der dielektrischen ONO-Schicht 500 freigelegt, der an die ersten leitfähigen Abstandshalter 700 angrenzt.
Bezugnehmend auf 5H wird der Teil der dielektrischen ONO-Schicht 500, der nicht von den ersten leitfähigen Abstandshaltern 700 bedeckt ist, unter Verwendung der ersten leitfähigen Abstandshalter 700 und der zweiten leitfähigen Schicht 900 als Ätzmaske selektiv entfernt. So werden dielektrische Doppel-ONO-Schichten 500 des SONOS strukturiert. Diese dielektrischen Doppel-ONO-Schichten 500 bilden eine symmetrische Struktur durch einen Umkehr-Selbstjustierungsprozess, der die ersten leitfähigen Abstandshalter 700 und die Pufferschicht 600 verwendet. Da die dielektrische Gate-Schicht 800 zwischen den dielektrischen Doppel-ONO-Schichten 500 positioniert ist, ist die dielektrische ONO-Schicht 500 physikalisch in zwei Bereiche separiert.
Bezugnehmend auf 5I werden Störstellenionen in die Siliciumschicht 120 des SOI-Substrats implantiert, die durch Strukturieren der dielektrischen Doppel-ONO-Schichten 500 freigelegt ist, um so eine erste Diffusionsschicht 121 zu bilden. Wenn die Siliciumschicht 120 aus einem p-leitenden Substrat besteht, kann die erste Diffusionsschicht 121 aus n-leitenden Störstellenionen gebildet werden, und wenn die Siliciumschicht 120 aus einem n-leitenden Substrat besteht, kann die erste Diffusionsschicht 121 aus p-leitenden Störstellenionen gebildet werden.
Bezugnehmend auf 5J werden zweite isolierende Abstandshalter 750 an den freigelegten Seitenwänden der ersten leitfähigen Abstandshalter 700 gebildet. Die zweiten isolierenden Abstandshalter 750 werden aus einem isolierenden Material, wie Siliciumnitrid oder Siliciumoxid, unter Verwendung thermischer Oxidation oder CVD gefolgt von einem anisotropen Ätzprozess gebildet. Unter Verwendung der zweiten isolierenden Abstandshalter 750 als Ionenimplantationsmaske werden Störstellenionen in die freigelegte erste Diffusionsschicht 121 implantiert, wodurch eine zweite Diffusionsschicht 125 gebildet wird. Die erste Diffusionsschicht 121 und die zweite Diffusionsschicht 125 dienen zusammen als eine Source- und eine Drain-Elektrode einer SONOS-Speicherzelle.
Bezugnehmend auf 5K wird eine erste Silicidschicht 910 gebildet, um die ersten leitfähigen Abstandshalter 700 und die zweite leitfähige Schicht 900 elektrisch zu verbinden, und eine zweite Silicidschicht 920 wird gebildet, die über die zweite Diffusionsschicht 125 mit der ersten Diffusionsschicht 121 elektrisch verbunden ist. Wenn die ersten leitfähigen Abstandshalter 700 und die zweite leitfähige Schicht 900 vorzugsweise aus leitfähigem Polysilicium gebildet werden, werden die erste Silicidschicht 910 und die zweite Silicidschicht 920 selektiv unter Verwendung eines Silicidierungsprozesses gebildet.
Danach können nachfolgende Prozesse gemäß typischen Verfahren zur Herstellung eines Halbleiterbauelements folgen.
Somit resultieren die zuvor beschriebenen Prozesse in der Bildung von zwei separierten und symmetrischen dielektrischen Doppel-ONO-Schichten 500, wie in 5K gezeigt. So kann die Dispersion von Elektronen und Löchern, die während Programmier- und Löschvorgängen erzeugt werden, geeignet einstellt werden. Außerdem kann die dielektrische Gate-Schicht 800, die zwischen den beiden Teilen der dielektrischen ONO-Schicht 500 ausgebildet ist, als eine Gate-Oxidschicht für die zweite leitfähige Schicht 900 fungieren. Hierbei kann die Dicke der dielektrischen Gate-Schicht 800 unabhängig von der Dicke der dielektrischen ONO-Schicht 500 eingestellt werden. Somit kann ein Kurzkanalphänomen reduziert werden, da die Dicke der dielektrischen Gate-Schicht 800 oder der Gate-Oxidschicht geeignet eingestellt werden kann.
Des Weiteren wird in der unter Bezugnahme auf die 5A bis 5K beschriebenen ersten Ausführungsform ein Umkehr-Selbstjustierungsprozess verwendet, um so photolithographische Beschränkungen der minimalen Linienbreite zu überwinden. Somit können die symmetrischen dielektrischen Doppel-ONO-Schichten 500 effektiv gebildet werden.
Eine zweite Ausführungsform bezieht sich anders als die erste Ausführungsform auf ein SONOS-Speicherbauelement vom Dreifach-Gate-Typ. Die 6A bis 6J sind schematische Querschnittansichten, die einen SONOS-Speicher vom Doppel-ONO-Typ gemäß der zweiten Ausführungsform der Erfindung darstellen. Die gleichen Bezugszeichen in der ersten und der zweiten Ausführungsform beziehen sich jeweils auf gleiche oder jedenfalls funktionell äquivalente Elemente.
Bezugnehmend auf 6A wird, wie unter Bezugnahme auf 5A beschrieben, ein Silicium(120)-auf-Isolator(110)-Substrat als Ausgangsmaterial zur Herstellung eines SONOS-Speichers präpariert. Danach wird, wie unter Bezugnahme auf 5B beschrieben, eine dielektrische ONO-Schicht 500 für einen Speicher auf einem Si-Kanalbereich der Siliciumschicht 120 gebildet.
Auf der dielektrischen ONO-Schicht 500 wird eine erste leitfähige Schicht 550 erzeugt. Die erste leitfähige Schicht 550 kann aus verschiedenen leitfähigen Materialien erzeugt werden, zum Beispiel aus leitfähigem Polysilicium oder amorphem Silicium. Wie unter Bezugnahme auf 5B beschrieben, wird eine Pufferschicht 600 auf der gesamten Oberfläche der ersten leitfähigen Schicht 550 erzeugt. Danach wird die Pufferschicht 600 unter Verwendung von photolithographischen und Ätzprozessen strukturiert, um so einen Graben 601 zu bilden, der einen länglichen Teil der Oberseite der ersten leitfähigen Schicht 550 in der Pufferschicht 600 freilegt.
Bezugnehmend auf 6B werden erste isolierende Abstandshalter 701 an den Innenwänden des Grabens 601 gebildet. Die ersten isolierenden Abstandshalter 701 werden vorzugsweise aus einem isolierenden Material gebildet, das sich von demjenigen der Pufferschicht 600 unterscheidet und eine ausreichende Ätzselektivität bezüglich der Pufferschicht 600 aufweist. Um die ersten isolierenden Abstandshalter 710 zu bilden, wird ein isolierendes Material mit einer vorgegebenen Dicke aufgebracht und dann unter Verwendung eines Rückätzprozesses anisotrop geätzt.
Bezugnehmend auf 6C werden ein Teil der ersten leitfähigen Schicht 550, der durch die ersten isolierenden Abstandshalter 710 freigelegt ist, und dann ein Teil der dielektrischen ONO-Schicht 500, der sich ursprünglich unter der ersten leitfähigen Schicht 550 befindet, unter Verwendung der ersten isolierenden Abstandshalter 710 als Ätzmaske entfernt. Vorzugsweise wird ein anisotroper Ätzprozess verwendet, um die Linienbreite der entfernten Teile fein zu steuern. Die Linienbreite des geätzten Teils ist durch die Linienbreite des Grabens 601 und die Linienbreite der ersten isolierenden Abstandshalter 710 festgelegt. Der Ätzprozess ermöglicht, dass die Siliciumschicht 120 des SOI-Substrats freigelegt wird.
Bezugnehmend auf 6D wird, wie auch unter Bezugnahme auf 5E beschrieben, eine dielektrische Gate-Schicht 800 auf der Siliciumschicht 120 derart gebildet, dass ein konkaver Bereich 801 zwischen den ersten isolierenden Abstandshaltern 710 erzeugt wird.
Bezugnehmend auf 6E wird, wie auch unter Bezugnahme auf 5F beschrieben, eine nicht gezeigte, zweite leitfähige Schicht über der gesamten dielektrischen Gate-Schicht 800 gebildet, um den konkaven Bereich 801 zu füllen, d.h. eine Lücke zwischen den ersten isolierenden Abstandshaltern 710. Die zweite leitfähige Schicht wird vorzugsweise aus leitfähigem Silicium gebildet. Danach wird die zweite leitfähige Schicht unter Verwendung eines Rückätzprozesses geätzt, um die in 5F gezeigte zweite leitfähige Schicht 900 zu bilden. Der Ätzvorgang wird ausgeführt, bis sich die Oberseite der zweiten leitfähigen Schicht 900 auf einem niedrigeren Niveau als die Oberseite der ersten isolierenden Abstandshalter 710 befindet. Dieser Ätzschritt legt außerdem die dielektrische Gate-Schicht 800 beidseits der zweiten leitfähigen Schicht 900 frei. Der Rückätzprozess kann einen anisotropen Ätzprozess oder CMP oder beides verwenden.
Bezugnehmend auf 6F wird eine isolierende Deckschicht 950 auf der zweiten leitfähigen Schicht 900 gebildet und mit der freigelegten dielektrischen Gate-Schicht 800 verbunden. Wenn die zweite leitfähige Schicht 900 vorzugsweise aus leitfähigem Polysilicium gebildet wird, dann kann die isolierende Deckschicht 950 durch Oxidieren der Oberseite der zweiten leitfähigen Schicht 900 bis zu einer vorgegebenen Tiefe erzeugt werden.
Bezugnehmend auf 6G wird ein Teil der dielektrischen Gate-Schicht 800, der an jeder Seite der isolierenden Deckschicht 950 freiliegt, selektiv entfernt, um die Oberseite der ersten isolierenden Abstandshalter 710 und die Oberseite der Pufferschicht 600 freizulegen. Hierbei kann der Ätzprozess aus einem ersten Nassätzprozess bestehen. Danach wird auch die Pufferschicht 600, die durch die ersten isolierenden Abstandshalter 710 nach der selektiven Entfernung eines Teils der dielektrischen Gate-Schicht 800 freigelegt ist, selektiv entfernt, bis die Oberseite der ersten leitfähigen Schicht 550 freigelegt ist. Hierbei wird die Pufferschicht 600 vorzugsweise mit einer ausreichenden Ätzselektivität bezüglich der ersten isolierenden Abstandshalter 710 und der isolierenden Deckschicht 950 entfernt. Dieser Ätzprozess kann zum Beispiel aus einem zweiten Nassätzprozess bestehen, der sich von dem ersten Nassätzprozess unterscheidet.
Bezugnehmend auf 6H wird der Teil der ersten leitfähigen Schicht 550, der durch die ersten isolierenden Abstandshalter 70 freigelegt ist, unter Verwendung der ersten isolierenden Abstandshalter 710 als Ätzmaske selektiv entfernt. So wird die erste leitfähige Schicht 550 strukturiert, und aus den strukturierten Bereichen der ersten leitfähigen Schicht 550 werden eine erste Gate-Elektrode 551 und eine zweite Gate-Elektrode 553.
Ein Teil der dielektrischen ONO-Schicht 500, der benachbart zu der ersten Gate-Elektrode 551 und der zweiten Gate-Elektrode 553 freigelegt ist, wird dann selektiv entfernt. So werden, wie auch bei 5H beschrieben, dielektrische Doppel-ONO-Schichten 500 des SONOS strukturiert. Danach werden, wie auch unter Bezugnahme auf 5I beschrieben, Störstellenionen in die Siliciumschicht 120 des SOI-Substrats implantiert, die durch Strukturieren der dielektrischen Doppel-ONO-Schichten 500 freigelegt ist, um so eine erste Diffusionsschicht 121 zu bilden.
Bezugnehmend auf 6I werden zweite isolierende Abstandshalter 750 an den freigelegten Seitenwänden der ersten isolierenden Abstandshalter 710 und an den Seitenwänden der ersten und der zweiten Gate-Elektrode 551 und 553 sowie den darunterliegenden dielektrischen Doppel-ONO-Schichten 500 gebildet. Um die zweiten isolierenden Abstandshalter 750 zu bilden, wird ein isolierendes Material aufgebracht und dann unter Verwendung eines anisotropen Ätzprozesses geätzt. Es werden Störstellenionen in die freigelegte Siliciumschicht 120 implantiert, wodurch eine zweite Diffusionsschicht 125 gebildet wird. Danach wird die isolierende Deckschicht 950, die auf der zweiten leitfähigen Schicht 900 verblieben sein kann, selektiv entfernt, bis die Oberseite der zweiten leitfähigen Schicht 900 freigelegt ist. Aus der zweiten leitfähigen Schicht 900 wird eine dritte Gate-Elektrode, die unabhängig von der ersten Gate-Elektrode 551 und der zweiten Gate-Elektrode 553 ist.
Bezugnehmend auf 6J wird eine dritte Silicidschicht 1950 gebildet, um mit der zweiten leitfähigen Schicht 900 elektrisch verbunden zu werden, und eine zweite Silicidschicht 920 wird gebildet, um über die zweite Diffusionsschicht 125 mit der ersten Diffusionsschicht 121 elektrisch verbunden zu werden. Wenn die zweite leitfähige Schicht 900 vorzugsweise aus leitfähigem Polysilicium gebildet wird, werden die dritte Silicidschicht 1950 und die zweite Silicidschicht 920 selektiv unter Verwendung einer Silicidierung gebildet.
Danach können nachfolgende Prozesse gemäß einem typischen Verfahren zur Herstellung eines Halbleiterbauelements folgen.
So werden in der zweiten Ausführungsform der Erfindung unter Verwendung der zuvor unter Bezugnahme auf die 6A bis 6J beschriebenen Prozesse sowohl zweiteilige und symmetrische, dielektrische Doppel- ONO-Schichten 500 als auch drei unabhängige Gate-Elektroden gebildet.
Eine dritte Ausführungsform der Erfindung bezieht sich anders als die erste Ausführungsform auf einen transformierten SONOS-Speicher mit einer einzelnen Gate-Elektrode. Die 7A bis 7K sind schematische Querschnittansichten, welche die Herstellung eines SONOS-Speichers vom Doppel-ONO-Typ gemäß der dritten Ausführungsform der Erfindung darstellen. Die gleichen Bezugszeichen in der ersten, der zweiten und der dritten Ausführungsform repräsentieren jeweils gleiche oder funktionell äquivalente Elemente.
Bezugnehmend auf 7A wird, wie unter Bezugnahme auf 5A beschrieben, ein Silicium(120)-auf-Isolator(110)-Substrat als Ausgangsmaterial zur Herstellung eines SONOS-Speichers präpariert. Dann werden eine erste Pufferschicht 630 und eine zweite Pufferschicht 600 gebildet. Wie auch unter Bezugnahme auf 5B beschrieben, wird die zweite Pufferschicht 600 während der Strukturierung einer nachfolgenden dielektrischen ONO-Schicht 500 als Opferschicht verwendet. Die erste Pufferschicht 630 wird dazu verwendet, eine Ätzschädigung der Siliciumschicht 120 während der Strukturierung oder Entfernung der zweiten Pufferschicht 600 zu verhindern. Die zweite Pufferschicht 600 kann als Kontaktstellenschicht oder als Ätzstopper fungieren. So kann die erste Pufferschicht 630 aus einem anderen isolierenden Material als die zweite Pufferschicht 600 gebildet werden und weist eine Ätzselektivität bezüglich der zweiten Pufferschicht 600 auf. Danach wird, wie auch unter Bezugnahme auf 5B beschrieben, die zweite Pufferschicht 600 unter Verwendung eines anisotropen Ätzprozesses strukturiert, wodurch ein Graben 601 erzeugt wird.
Bezugnehmend auf 7B wird ein Teil der ersten Pufferschicht 630, der möglicherweise auf dem unteren Teil des Grabens 601 verblieben ist, unter Verwendung eines Nassätzprozesses entfernt, bis die Oberseite der Siliciumschicht 120 freigelegt ist. Danach wird eine dielektrische ONO-Schicht 500 für einen Speicher auf einem Si-Kanalbereich der Siliciumschicht 120 und an den Seitenwänden des Grabens 601 der zweiten Pufferschicht 600 gestapelt. Hierbei kann die dielektrische ONO-Schicht 500 durch ein bekanntes Verfahren gebildet werden. Im Wesentlichen kann, wie auch unter Bezugnahme auf 5B beschrieben, jede der Siliciumoxidschichten 500a und 500c aus einer thermischen Oxidschicht oder einer CVD-Schicht gebildet werden. Die in den 7B bis 7K gezeigte Oxidschicht 500a ist durch einen thermischen Oxidationsschritt gebildet. Aus diesem Grund wird die Oxidschicht 500a nicht an den Seitenwänden des Grabens 601 in der zweiten Pufferschicht 600 gebildet, die aus einer Nitridschicht bestehen kann. Die Nitridschicht 500b und die Oxidschicht 500c können durch einen CVD-Prozess erzeugt werden, was dazu führt, dass diese zwei Schichten an den Seitenwänden des Grabens 601 vorhanden sind.
Bezugnehmend auf 7C werden, wie auch unter Bezugnahme auf 5C beschrieben, erste leitfähige Abstandshalter 700 auf der dielektrischen ONO-Schicht 500 erzeugt, die an den Innenwänden des Grabens 601 ausgebildet ist. Die ersten leitfähigen Abstandshalter 700 können aus leitfähigem Silicium gebildet sein.
Bezugnehmend auf 7D wird ein Teil der dielektrischen ONO-Schicht 500, die durch die ersten leitfähigen Abstandshalter 700 freigelegt ist, unter Verwendung der ersten leitfähigen Abstandshalter 700 als Ätzmaske selektiv entfernt. Wie unter Bezugnahme auf 5D beschrieben, wird vorzugsweise ein anisotroper Ätzprozess verwendet. So wird die Siliciumschicht 120 des SOI-Substrats freigelegt. Der anisotrope Ätzprozess entfernt außerdem die dielektrischen ONO-Schichtteile, die auf der Oberseite der zweiten Pufferschicht 600 ausgebildet sind, wodurch die Oberseite der zweiten Pufferschicht 600 freigelegt wird.
Bezugnehmend auf 7E wird, wie auch unter Bezugnahme auf 5E beschrieben, eine dielektrische Gate-Schicht 800 auf der freigelegten Siliciumschicht 120 derart gebildet, dass ein konkaver Bereich 801 zwischen den ersten leitfähigen Abstandshaltern 700 gebildet wird. Hierbei kann sich die dielektrische Gate-Schicht 800 auf der zweiten Pufferschicht 600 erstrecken, die während des Ätzprozesses freigelegt wurde, der unter Bezugnahme auf 7D beschrieben wurde. Die dielektrische Gate-Schicht 800 wird aus Siliciumoxid unter Verwendung von thermischer Oxidation oder CVD erzeugt.
Bezugnehmend auf 7F wird, wie unter Bezugnahme auf 5F beschrieben, eine zweite leitfähige Schicht 900 auf der dielektrischen Gate-Schicht 800 gebildet, um den konkaven Bereich 801 zu füllen, d.h. einen Zwischenraum zwischen den ersten leitfähigen Abstandshaltern 700. Die Oberseite der zweiten leitfähigen Schicht 900 wird auf einem niedrigeren Niveau als die Oberseite der ersten leitfähigen Abstandshalter 700 unter Verwendung der gleichen Prozedur gebildet, wie unter Bezugnahme auf 5F beschrieben. Die zweite leitfähige Schicht 900 kann aus leitfähigem Silicium gebildet werden.
Bezugnehmend auf 7G wird, wie unter Bezugnahme auf 5G beschrieben, ein Teil der dielektrischen Gate-Schicht 800, der durch die zweite leitfähige Schicht 900 freigelegt ist, unter Verwendung eines ersten Nassätzprozesses selektiv entfernt, um die Oberseite der ersten leitfähigen Abstandshalter 700 und die Oberseite der zweiten Pufferschicht 600 freizulegen. Danach wird, wie auch unter Bezugnahme auf 5G beschrieben, die zweite Pufferschicht 600, die durch das selektive Ätzen der dielektrischen Gate-Schicht 800 freigelegt ist, unter Verwendung eines zweiten Nassätzprozesses selektiv entfernt. Hierbei kann, wenn die zweite Pufferschicht 600 vorzugsweise aus einem isolierenden Material gebildet ist, das demjenigen der Siliciumnitridschicht 500b der dielektri schen ONO-Schicht 500, zum Beispiel Siliciumnitrid, entspricht, ein Teil der freigelegten Siliciumnitridschicht 500b der dielektrischen ONO-Schicht 500 ebenfalls entfernt werden, während die zweite Pufferschicht 600 entfernt wird. Trotzdem kann eine dielektrische ONO-Schicht, welche die Siliciumschicht 120 berührt und als wesentliche dielektrische ONO-Gate-Schicht 500 in dem SONOS verwendet wird, durch die obere Siliciumoxidschicht 500c der dielektrischen ONO-Schicht 500 geschützt werden.
Bezugnehmend auf 7H wird ein Teil der dielektrischen ONO-Schicht 500, der durch die ersten leitfähigen Abstandshalter 700 (d.h einen Teil der unteren Siliciumoxidschicht 500a und den verbleibenden Teil der ersten Pufferschicht 630) freigelegt ist, unter Verwendung der ersten leitfähigen Abstandshalter 700 und der zweiten leitfähigen Schicht 900 als Ätzmaske selektiv entfernt. So werden dielektrische Doppel-ONO-Schichten 500 strukturiert. Anders als bei der ersten Ausführungsform erstreckt sich auch nach der Strukturierung der dielektrischen ONO-Schicht 500 die Siliciumoxidschicht 500c der dielektrischen ONO-Schicht 500 weiterhin bis zu den Seitenwänden der ersten leitfähigen Abstandshalter 700. Trotzdem wird die strukturierte dielektrische ONO-Schicht 500 als wesentliche dielektrische ONO-Schicht des SONOS wie in der ersten Ausführungsform verwendet.
Bezugnehmend auf 7I werden, wie auch unter Bezugnahme auf 5I beschrieben, Störstellenionen in die Siliciumschicht 120 des SOI-Substrats implantiert, die durch Strukturieren der dielektrischen Doppel-ONO-Schichten 500 freigelegt wurde, um so eine erste Diffusionsschicht 121 zu bilden.
Bezugnehmend auf 7J werden, wie auch unter Bezugnahme auf 5J beschrieben, auf der oberen Siliciumoxidschicht 500c der dielektrischen ONO-Schicht 500 zwei isolierende Abstandshalter 750 ge bildet, die sich auch an den Seitenwänden der ersten leitfähigen Abstandshalter 700 erstrecken. Danach werden, wie auch unter Bezugnahme auf 5J beschrieben, Störstellenionen unter Verwendung der zweiten isolierenden Abstandshalter 750 als Ionenimplantationsmaske in die freigelegte Siliciumschicht 120 implantiert, wodurch eine zweite Diffusionsschicht 125 gebildet wird.
Bezugnehmend auf 7K wird, wie auch unter Bezugnahme auf 5K beschrieben, eine erste Silicidschicht 910 gebildet, um die ersten leitfähigen Abstandshalter 700 mit der zweiten leitfähigen Schicht 900 elektrisch zu verbinden, und eine zweite Silicidschicht 920 wird gebildet und über die zweite Diffusionsschicht 125 mit der ersten Diffusionsschicht 121 elektrisch verbunden.
Danach können gemäß einem typischen Verfahren zur Herstellung eines Halbleiterbauelements nachfolgende Prozesse folgen.
So werden in der dritten Ausführungsform der Erfindung durch Verwenden der vorstehend unter Bezugnahme auf die 7A bis 7K beschriebenen Prozesse zweiteilige und symmetrische dielektrische Doppel-ONO-Schichten 500 gebildet.
Eine vierte Ausführungsform der Erfindung bezieht sich anders als die erste Ausführungsform und die dritte Ausführungsform auf ein weiteres transformiertes Beispiel eines SONOS mit einer einzelnen Gate-Elektrode. Die 8A bis 8J sind schematische Querschnittansichten, welche die Herstellung eines SONOS-Speichers vom Doppel-ONO-Typ gemäß der vierten Ausführungsform der Erfindung darstellen. Die gleichen Bezugszeichen in der ersten und der vierten Ausführungsform repräsentieren jeweils gleiche oder funktionell äquivalente Elemente.
Bezugnehmend auf 8A wird, wie auch unter Bezugnahme auf 5A beschrieben, ein Silicium(120)-auf-Isolator(110)-Substrat als Ausgangsmaterial zur Herstellung eines SONOS-Speichers bereitgestellt. Danach wird, wie auch unter Bezugnahme auf 5B beschrieben, eine dielektrische ONO-Schicht 500 gebildet, und eine Pufferschicht 600 mit einem Graben 601 wird auf dem SOI-Substrat dort gebildet, wo die dielektrische ONO-Schicht 500 ausgebildet ist. Als nächstes werden erste isolierende Abstandshalter 770 an den Innenwänden des Grabens 601 gebildet. Hierbei können die ersten isolierenden Abstandshalter 770 anders als die in 5C gezeigten ersten leitfähigen Abstandshalter 700 aus einem anderen isolierenden Material als jenem der Pufferschicht 600 oder aus einem Photoresistmaterial gebildet werden. Die ersten isolierenden Abstandshalter 770 werden anders als die ersten isolierenden Abstandshalter 710 in der zweiten Ausführungsform als Opferschicht verwendet.
Bezugnehmend auf 8B wird, wie auch unter Bezugnahme auf 5D beschrieben, ein Teil der dielektrischen ONO-Schicht 500, der durch die ersten isolierenden Abstandshalter 770 freigelegt ist, unter Verwendung der ersten isolierenden Abstandshalter 770 als Ätzmaske entfernt, um so die dielektrische ONO-Schicht 500 in zwei Teile zu separieren.
Bezugnehmend auf 8C werden die ersten isolierenden Abstandshalter 770 entfernt.
Bezugnehmend auf 8D wird ein Teil der oberen Siliciumoxidschicht 500c, der durch Entfernen der ersten isolierenden Abstandshalter 770 freigelegt ist, unter Verwendung der Pufferschicht 600 als Ätzmaske selektiv entfernt, um so einen Teil der Siliciumnitridschicht 500b freizulegen.
Bezugnehmend auf 8E wird, wie auch unter Bezugnahme auf 5E beschrieben, eine dielektrische Gate-Schicht 800 gebildet, um die freigelegte Siliciumschicht 120, die freigelegte Siliciumnitridschicht 500b und die Pufferschicht 600 zu bedecken. Die dielektrische Gate-Schicht 800 kann zum Beispiel unter Verwendung thermischer Oxidation oder CVD aus Siliciumoxid gebildet werden.
Bezugnehmend auf 8F wird eine leitfähige Schicht 930 auf der dielektrischen Gate-Schicht 800 gebildet, um einen Zwischenraum in der Pufferschicht 600 zu füllen. Die leitfähige Schicht 930 kann aus verschiedenen leitfähigen Materialien gebildet werden, z.B. aus leitfähigem Polysilicium. Die leitfähige Schicht 930 wird durch deckende Deposition gebildet, gefolgt von einem Ätzvorgang unter Verwendung eines Rückätzprozesses oder CMP oder beiden, so dass die leitfähige Schicht 930 auf das Innere des Grabens 601 beschränkt wird.
Bezugnehmend auf 8G wird, wie auch unter Bezugnahme auf 5G beschrieben, ein Teil der dielektrischen Gate-Schicht 800, der durch die leitfähige Schicht 930 freigelegt ist, selektiv entfernt, bis die Oberseite der Pufferschicht 600 freigelegt ist. Hierbei wird vorzugsweise ein erster Nassätzprozess verwendet. Danach wird, wie auch unter Bezugnahme auf 5G beschrieben, die freigelegte Pufferschicht 600 unter Verwendung eines zweiten Nassätzprozesses selektiv entfernt, wodurch die Oberseite der dielektrischen ONO-Schicht 500 freigelegt wird.
Bezugnehmend auf 8H wird ein freigelegter Teil der dielektrischen ONO-Schicht 500 unter Verwendung der leitfähigen Schicht 930 und der dielektrischen Gate-Schicht 800 als Ätzmaske selektiv entfernt. Auf diese Weise entstehende dielektrische Doppel-ONO-Schichten 500' bestehen im Wesentlichen aus neuen Elementen, d.h. dem verbliebenen Teil 800a der dielektrischen Gate-Schicht 800, der Siliciumnitridschicht 500b und der unteren Siliciumoxidschicht 500a.
Bezugnehmend auf 8I werden, wie unter Bezugnahme auf 5I beschrieben, Störstellenionen in die Siliciumschicht 120 des SOI-Substrats implantiert, die durch Strukturieren der dielektrischen Doppel-ONO-Schichten 500' freigelegt ist, wodurch eine erste Diffusionsschicht 121 gebildet wird.
Bezugnehmend auf 8J werden zweite isolierende Abstandshalter 750 an den freigelegten Seitenwänden der dielektrischen Gate-Schicht 800 gebildet. Um die zweiten isolierenden Abstandshalter 750 zu bilden, wird zum Beispiel eine Siliciumnitridschicht aufgebracht und dann unter Verwendung eines anisotropen Ätzprozesses geätzt. Wie auch unter Bezugnahme auf 5J beschrieben, werden Störstellenionen unter Verwendung der zweiten isolierenden Abstandshalter 750 und der Schichten im Inneren der Abstandshalter als Ionienimplantationsmaske in die freigelegte erste Diffusionsschicht 121 implantiert, wodurch eine zweite Diffusionsschicht 125 gebildet wird.
So wird in der vierten Ausführungsform der Erfindung, wie vorstehend unter Bezugnahme auf die 8A bis 8J beschrieben, aus der leitfähigen Schicht 930 eine Gate-Elektrode gebildet, und es wird eine SONOS-Zelle mit zweiteiligen separierten dielektrischen Doppel-ONO-Schichten 500' gebildet.
Danach können gemäß einem typischen Verfahren zur Herstellung eines Halbleiterbauelements nachfolgende Prozesse ausgeführt werden.
In den vorstehend beschriebenen Ausführungsformen kann ein 2-Bit-SONOS-Speicher unter Verwendung von CHEI durch physikalisches Separieren einer dielektrischen ONO-Schicht hergestellt werden, die unter einer Gate-Elektrode angeordnet ist, wobei Umkehrabstandshalter verwendet werden. Durch Separieren der dielektrischen ONO-Schicht in Doppelteile kann die Dispersion von Elektronen und Löchern, die aus Programmier- und Löschvorgängen erhalten werden, geeignet eingestellt werden. Außerdem kann, da die Dicke einer dielektrischen Gate-Schicht, die zwischen den zwei separierten dielektrischen ONO-Schichtteilen ausgebildet ist, geeignet eingestellt werden kann, ein Kurzkanalphänomen unterdrückt werden.
Die 9A und 9B stellen Ladungsverteilungen unter Verwendung eines Simulationsmodells dar und veranschaulichen Vorteile des SONOS-Speichers vom Doppel-ONO-Typ gemäß den Ausführungsformen der Erfindung.
Sowohl in 9A als auch in 9B wird angenommen, dass die Linienbreite einer Gate-Elektrode 0,12μm beträgt und 5V sowie 3V an die Gate- beziehungsweise die Drain-Elektrode angelegt werden (hierbei sind alle anderen Verbindungen geerdet). Als nächstes wird ein Programmiervorgang durch Anlegen einer mechanischen Spannung während 1 μs durchgeführt, und in diesem Zustand wird der Grad an Dispersion von eingefangenen Ladungen unter Verwendung eines Simulationsmodells gemessen.
Messergebnisse von zweiteiligen separierten dielektrischen ONO-Schichten (d.h. ONO(40nm)-Schicht/O(40nm)-Schicht/ONO(40nm)-Schicht) gemäß den Ausführungsformen der Erfindung sind in 9A dargestellt. Andererseits zeigt 9B Messergebnisse einer herkömmlichen Struktur, bei der sich eine dielektrische ONO-Schicht (d.h. eine ONO(40nm)-Schicht) über den gesamten Kanalbereich zwischen den Source-/Drain-Übergängen erstreckt.
Während 9B eine expansive Dispersion von eingefangenen Ladungen aufgrund einer geringen Kanallänge von 0,12μm darstellt, stellt 9A eine künstlich gesteuerte Dispersion von programmierten Ladungen aufgrund der physikalischen Separation der dielektrischen ONO-Schicht dar. In 9B behindern wegwandernde Ladungen 2-Bit-Operationen. Außerdem bringen die wiederholten Programmier- und Löschzyklen eine Akkumulation von Ladungen in einem mittigen Kanalbereich zwischen Übergängen mit sich, wodurch die Lebensdauer des SONOS verschlechtert wird. Des Weiteren wird die Ladungshaltecharakteristik schlechter, da Ladungen während eines Lesevorgangs nach dem Programmieren in Richtung des Kanalbereichs neu verteilt werden. Im Gegensatz dazu kann unter Bezugnahme auf 9A die Erfindung die 2-Bit-Operationen, die Lebensdauer und die Ladungshaltecharakteristik verbessern.
Dabei werden in den Ausführungsformen Umkehrabstandshalter unter Verwendung einer Pufferschicht mit einem Graben gebildet. So kann eine dielektrische ONO-Schicht, die unter den Abstandshaltern anzuordnen ist, auch ohne Vergrößern ihrer Abmessung in Richtung der Gate-Länge in Doppelbereiche separiert werden, um eine präzis symmetrische Struktur zu erzeugen. Als Resultat kann ein 2-Bit-SONOS mit einer einzelnen Gate-Elektrode und zwei dielektrischen ONO-Schichten unter Verwendung eines Umkehr-Selbstjustierungsprozesses unabhängig von photolithographischen Beschränkungen erhalten werden. Außerdem wird nach der Bildung isolierender Abstandshalter an beiden Seitenwänden einer Gate-Elektrode eine Silicidierung ausgeführt, um Widerstandswerte der Gate- und Übergangsdiffusionsbereiche zu reduzieren.
Demzufolge kann, selbst wenn die Linienbreite einer Speichergate-Elektrode 0,10μm oder weniger beträgt, ein nicht-flüchtiges SONOS-Speicherbauelement mit einer stabilen 2-Bit-Charakteristik hergestellt werden.
Bevorzugte Ausführungsformen der Erfindung wurden hierin offenbart, und wenngleich spezifische Ausdrücke verwenden werden, werden sie lediglich in einem generischen und beschreibenden Sinn und nicht zwecks Beschränkung verwendet. Zum Beispiel wird die Nitridschicht in den dielektrischen ONO-Schichten als Ladungseinfangschicht verwendet, wie vorstehend beschrieben. Derartige Ladungseinfangschichten weisen Ladungseinfangstellen auf, die sowohl für Elektronen als auch für Löcher eine gute Einfangfähigkeit besitzen. Wenngleich die vorstehende Beschreibung der Erfindung unter Bezugnahme auf eine Siliciumnitridschicht erfolgt ist, kann jedes beliebige andere isolierende Material mit einer Ladungseinfangeigenschaft, wie eine Oxidschicht mit Defekten, eine Al₂O₃-Schicht etc., als Ladungseinfangschicht verwendet werden und ist ebenfalls in den Umfang dieser Erfindung eingeschlossen.

Claims

Verfahren zur Herstellung eines SONOS-Speichers mit folgenden Schritten: – Bilden einer dielektrischen Oxid-Nitrid-Oxid(ONO)-Schicht (500) auf einem Substrat (110, 120), – Bilden einer Pufferschicht (600) auf der dielektrischen ONO-Schicht, wobei die Pufferschicht einen Graben (601) aufweist, der einen Teil der Oberfläche der dielektrischen ONO-Schicht freilegt, – Bilden von ersten leitfähigen Abstandshaltern (700) an Innenwänden des Grabens, – Separieren der dielektrischen ONO-Schicht in wenigstens zwei Teile durch selektives Entfernen des freigelegten Teils der dielektrischen ONO-Schicht unter Verwendung der ersten leitfähigen Abstandshalter als Ätzmaske, – Bilden einer dielektrischen Gate-Schicht (800) auf dem durch die Separation der dielektrischen ONO-Schicht freigelegten Substrat, wobei sich die dielektrische Gate-Schicht auf freigelegten Seitenwänden der separierten dielektrischen ONO-Schicht, auf den ersten leitfähigen Abstandshaltern im Inneren des Grabens und auf der Oberseite der Pufferschicht erstreckt, – Bilden einer zweiten leitfähigen Schicht (900) auf der dielektrischen Gate-Schicht, um einen Zwischenraum zwischen den Innenwänden des Grabens zu füllen, – Entfernen der dielektrischen Gate-Schicht, die durch die zweite leitfähige Schicht freigelegt ist, – Entfernen der Pufferschicht unter Verwendung der ersten leitfähigen Abstandshalter als Ätzmaske und – Strukturieren der zwei separierten dielektrischen ONO-Schichten durch selektives Entfernen eines Teils jeder der se parierten dielektrischen ONO-Schichten, der durch die Entfernung der Pufferschicht freigelegt ist, unter Verwendung der ersten leitfähigen Abstandshalter als Ätzmaske.
Verfahren nach Anspruch 1, weiter gekennzeichnet durch – Bilden einer ersten Diffusionsschicht (121) durch Implantieren von Störstellenionen in einen Bereich des Substrats außerhalb des Grabens, der durch Strukturieren der zwei separierten dielektrischen ONO-Schichten freigelegt ist, – Bilden von zweiten isolierenden Abstandshaltern (750) an freigelegten Seitenwänden der zwei separierten, strukturierten dielektrischen ONO-Schichten und der ersten leitfähigen Abstandshalter und – Bilden einer zweiten Diffusionsschicht (125) durch Implantieren von Störstellenionen in die erste Diffusionsschicht unter Verwendung der zweiten isolierenden Abstandshalter als Ionenimplantationsmaske.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die zweiten isolierenden Abstandshalter auf Siliciumoxid oder Siliciumnitrid unter Verwendung von chemischer Gasphasenabscheidung oder thermischer Oxidation gebildet werden.
Verfahren zur Herstellung eines SONOS-Speichers mit folgenden Schritten: – Bilden einer dielektrischen Oxid-Nitrid-Oxid(ONO)-Schicht (500) auf einem Substrat (110, 120), – Bilden einer ersten leitfähigen Schicht (550) auf der dielektrischen ONO-Schicht, – Bilden einer Pufferschicht (600) auf der ersten leitfähigen Schicht, wobei die Pufferschicht einen Graben (601) aufweist, der einen Teil der Oberfläche der ersten leitfähigen Schicht freilegt, – Bilden von ersten isolierenden Abstandshaltern (710) an Innenwänden des Grabens, – Separieren der ersten leitfähigen Schicht und der darunterliegenden dielektrischen ONO-Schicht in wenigstens zwei Teile durch sequentielles Entfernen des freigelegten Teils der ersten leitfähigen Schicht und der dielektrischen ONO-Schicht, die darunter angeordnet ist, unter Verwendung der ersten isolierenden Abstandshalter als Ätzmaske, – Bilden einer dielektrischen Gate-Schicht (800) auf dem durch die Separation der dielektrischen ONO-Schicht freigelegten Substrat, wobei sich die dielektrische Gate-Schicht auf freigelegten Seitenwänden der separierten ersten leitfähigen Schicht und der darunterliegenden dielektrischen ONO-Schicht sowie auf den ersten isolierenden Abstandshaltern im Inneren des Grabens und auf der Oberseite der Pufferschicht erstreckt, – Bilden einer zweiten leitfähigen Schicht (900) auf der dielektrischen Gate-Schicht, um einen Zwischenraum zwischen den Innenwänden des Grabens zu füllen, – Entfernen der durch die zweite leitfähige Schicht freigelegten dielektrischen Gate-Schicht, – Entfernen der Pufferschicht unter Verwendung der ersten isolierenden Abstandshalter als Ätzmaske und – Strukturieren der zwei separierten ersten leitfähigen Schichten und der darunterliegenden dielektrischen ONO-Schichten durch sequentielles und selektives Entfernen eines Teils der ersten leitfähigen Schicht, der durch Entfernen der Pufferschicht freigelegt wurde, sowie eines Teils jeder der separierten dielektrischen ONO-Schichten, der sich darunter befindet, unter Verwendung der ersten isolierenden Abstandshalter als Ätzmaske.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die dielektrische Gate-Schicht die ersten isolierenden Abstandshalter von der zweiten leitfähigen Schicht isoliert, so dass die zweite leitfähige Schicht und die zwei separierten und strukturierten ersten leitfähigen Schichten als unabhängige Gate-Elektroden betreibbar sind.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Bilden der zweiten leitfähigen Schicht folgende Schritte umfasst: – Aufbringen der zweiten leitfähigen Schicht auf der dielektrischen Gate-Schicht, um einen Zwischenraum zwischen den Innenwänden des Grabens vollständig zu füllen, und – Freilegen eines Teils der dielektrischen Gate-Schicht, der sich auf der Pufferschicht erstreckt, durch Ätzen der zweiten leitfähigen Schicht unter Verwendung eines Rückätzprozesses oder eines chemisch-mechanischen Poliervorgangs oder beidem.
Verfahren nach einem der Ansprüche 4 bis 6, weiter gekennzeichnet durch folgende Schritte: – Bilden einer ersten Diffusionsschicht (121) durch Implantieren von Störstellenionen in einen Bereich des Substrats außerhalb des Grabens, der durch Strukturieren der zwei separierten ersten leitfähigen Schichten und der darunterliegenden dielektrischen ONO-Schichten freigelegt ist, – Bilden von zweiten isolierenden Abstandshaltern an freigelegten Seitenwänden der zwei separierten, strukturierten, dielektrischen ONO-Schichten, wobei sich die zweiten isolierenden Abstandshalter an freigelegten Seitenwänden der ersten leitfähigen Schichten und der ersten isolierenden Abstandshalter erstrecken, und – Bilden einer zweiten Diffusionsschicht (150) durch Implantieren von Störstellenionen in die erste Diffusionsschicht unter Verwendung der zweiten isolierenden Abstandshalter als Ionenimplantationsmaske.
Verfahren nach Anspruch 7, weiter gekennzeichnet durch einen Silicidierungsprozess zur selektiven Bildung einer ersten Silicidschicht (1950) auf der zweiten leitfähigen Schicht und zur selektiven Bildung einer zweiten Silicidschicht (920) auf der zweiten Diffusionsschicht.
Verfahren nach Anspruch 8, weiter gekennzeichnet durch folgende Schritte: – Bilden einer isolierenden Deckschicht (950) auf der zweiten leitfähigen Schicht vor dem Entfernen der durch die zweite leitfähige Schicht freigelegten dielektrischen Gate-Schicht und – Entfernen der isolierenden Deckschicht vor dem Durchführen des Silicidierungsprozesses.
Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die erste leitfähige Schicht und die zweite leitfähige Schicht aus leitfähigem Silicium gebildet sind.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die isolierende Deckschicht durch Oxidieren der Oberseite der aus leitfähigem Silicium gebildeten, zweiten leitfähigen Schicht bis zu einer vorgegebenen Tiefe gebildet wird.
Verfahren nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet, dass die ersten isolierenden Abstandshalter aus einem Material mit Ätzselektivität bezüglich der Pufferschicht bestehen.
Verfahren zur Herstellung eines SONOS-Speichers mit folgenden Schritten: – Bilden einer dielektrischen Oxid-Nitrid-Oxid(ONO)-Schicht (500) auf einem Substrat (110, 120), – Bilden einer Pufferschicht auf der dielektrischen ONO-Schicht, wobei die Pufferschicht einen Graben aufweist, der einen Teil der Oberfläche der dielektrischen ONO-Schicht freilegt, – Bilden von ersten isolierenden Abstandshaltern (700) an Innenwänden des Grabens, – Separieren der dielektrischen ONO-Schicht in wenigstens zwei Teile durch selektives Entfernen des freigelegten Teils der dielektrischen ONO-Schicht unter Verwendung der ersten isolierenden Abstandshalter als Ätzmaske, – selektives Entfernen der ersten isolierenden Abstandshalter, – Freilegen eines Teils der Nitridschicht durch selektives Entfernen der oberen Oxidschicht eines Teils der separierten dielektrischen ONO-Schicht, der durch Entfernen der ersten isolierenden Abstandshalter freigelegt ist, – Bilden einer dielektrischen Gate-Schicht (800) auf dem Substrat, das durch die Separation der dielektrischen ONO-Schicht freigelegt ist, wobei sich die dielektrische Gate-Schicht auch auf der Nitridschicht und der Pufferschicht erstreckt, – Bilden einer leitfähigen Schicht (900) auf der dielektrischen Gate-Schicht, um einen Zwischenraum zwischen den Innenwänden des Grabens zu füllen, – Entfernen eines Teils der dielektrischen Gate-Schicht, der durch die leitfähige Schicht freigelegt ist, – Entfernen der Pufferschicht unter Verwendung der leitfähigen Schicht als Ätzmaske und – Strukturieren der zwei separierten dielektrischen ONO-Schichten durch selektives Entfernen eines Teils der dielektrischen ONO-Schicht, der durch Entfernen der Pufferschicht freigelegt ist, unter Verwendung der leitfähigen Schicht als Ätzmaske.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die ersten isolierenden Abstandshalter Opferschichten sind, die aus einem anderen isolierenden Material als jenem der Pufferschicht oder aus einem Photoresistmaterial gebildet sind.
Verfahren nach Anspruch 13 oder 14, weiter gekennzeichnet durch folgende Schritte: – Bilden einer ersten Diffusionsschicht (121) durch Implantieren von Störstellenionen in einen Teil des Substrats außerhalb des Grabens, der durch Strukturieren der zwei separierten dielektrischen ONO-Schichten freigelegt ist, – Bilden von zweiten isolierenden Abstandshaltern (750) an den freigelegten Seitenwänden der zwei separierten, strukturierten, dielektrischen ONO-Schichten, wobei sich die zweiten isolierenden Abstandshalter an einer freigelegten Seitenwand der dielektrischen Gate-Schicht erstrecken, welche die erste leitfähige Schicht umgibt, und – Bilden einer zweiten Diffusionsschicht (125) durch Implantieren von Störstellenionen in die erste Diffusionsschicht unter Verwendung der zweiten isolierenden Abstandshalter als Ionenimplantationsmaske.
Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass die leitfähige Schicht aus leitfähigem Silicium gebildet ist.
Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass das Bilden der leitfähigen Schicht folgende Schritte umfasst: – Aufbringen der leitfähigen Schicht auf der dielektrischen Gate-Schicht, um einen Zwischenraum zwischen den Innenwänden des Grabens vollständig zu füllen, und – Freilegen eines Teils der dielektrischen Gate-Schicht, der sich auf der Pufferschicht erstreckt, durch Ätzen der leitfähigen Schicht unter Verwendung eines Rückätzprozesses oder eines chemisch-mechanischen Poliervorgangs oder beidem.
Verfahren zur Herstellung eines SONOS-Speichers mit folgenden Schritten: – Bilden einer ersten Pufferschicht (630) auf einem Substrat (110, 120), – Bilden einer zweiten Pufferschicht (600) auf der ersten Pufferschicht, wobei die zweite Pufferschicht eine Ätzselektivität bezüglich der ersten Pufferschicht aufweist und einen Graben (601) beinhaltet, der einen Teil der Oberfläche der ersten Pufferschicht freilegt, – Entfernen des Teils der ersten Pufferschicht auf einem Bodenteil des Grabens, bis das darunter angeordnete Substrat freigelegt ist, – Bilden einer dielektrischen Oxid-Nitrid-Oxid(ONO)-Schicht auf der freigelegten Substratoberfläche und an Innenwänden des Grabens, – Bilden von ersten leitfähigen Abstandshaltern (700) auf der dielektrischen ONO-Schicht, die an den Innenwänden des Grabens ausgebildet ist, – Separieren der dielektrischen ONO-Schicht in wenigstens zwei Teile durch selektives Entfernen der dielektrischen ONO-Schicht unter Verwendung der ersten leitfähigen Abstandshalter als Ätzmaske, bis das darunter angeordnete Substrat freigelegt ist, – Bilden einer dielektrischen Gate-Schicht (800) auf dem durch die Separation der dielektrischen ONO-Schicht freigelegten Substrat, wobei sich die dielektrische Gate-Schicht auch auf freigelegten Seitenwänden der ersten leitfähigen Abstandshalter und auf der Oberseite der zweiten Pufferschicht erstreckt, – Bilden einer zweiten leitfähigen Schicht (900) auf der dielektrischen Gate-Schicht, um einen Zwischenraum zwischen beiden Seitenwänden des Grabens zu füllen, – Entfernen der durch die zweite leitfähige Schicht freigelegten dielektrischen Gate-Schicht, – Entfernen der zweiten Pufferschicht unter Verwendung der ersten leitfähigen Abstandshalter als Ätzmaske und – Strukturieren der zwei separierten dielektrischen ONO-Schichten durch selektives Entfernen eines Teils der dielektrischen ONO-Schichten, der durch Entfernen der Pufferschicht freigelegt ist, unter Verwendung der ersten leitfähigen Abstandshalter als Ätzmaske.
Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das Bilden der zweiten leitfähigen Schicht folgende Schritte umfasst: – Aufbringen der zweiten leitfähigen Schicht auf der dielektrischen Gate-Schicht, um einen Zwischenraum zwischen Innenwänden des Grabens vollständig zu füllen, und – Freilegen eines Teils der dielektrischen Gate-Schicht, der sich auf der zweiten Pufferschicht erstreckt, durch Ätzen der zweiten leitfähigen Schicht unter Verwendung eines Rückätzprozesses oder eines chemisch-mechanischen Poliervorgangs oder beidem.
Verfahren nach einem der Ansprüche 6 bis 12 und 19, dadurch gekennzeichnet, dass der Ätzvorgang der zweiten leitfähigen Schicht durchgeführt wird, bis eine Oberseite der zweiten leitfähi gen Schicht auf einem niedrigeren Niveau als die Oberseite der ersten leitfähigen Abstandshalter liegt.
Verfahren nach einem der Ansprüche 18 bis 20, weiter gekennzeichnet durch folgende Schritte: – Bilden einer ersten Diffusionsschicht (121) durch Implantieren von Störstellenionen in einen Teil des Substrats, der durch Strukturieren der dielektrischen ONO-Schicht freigelegt ist, – Bilden von zweiten isolierenden Abstandshaltern (750) auf freigelegten Seitenwänden der strukturierten dielektrischen ONO-Schicht, wobei sich die zweiten isolierenden Abstandshalter an einer freigelegten Seitenwand der oberen Oxidschicht der dielektrischen ONO-Schicht erstrecken, welche die ersten leitfähigen Abstandshalter umgibt, und – Bilden einer zweiten Diffusionsschicht (125) durch Implantieren von Störstellenionen in die erste Diffusionsschicht unter Verwendung der zweiten isolierenden Abstandshalter als Ionenimplantationsmaske.
Verfahren nach einem der Ansprüche 2, 3 und 18 bis 21, weiter gekennzeichnet durch einen Silicidierungsprozess zum selektiven Bilden einer ersten Silicidschicht auf den ersten leitfähigen Abstandshaltern und der zweiten leitfähigen Schicht, um die ersten leitfähigen Abstandshalter mit der zweiten leitfähigen Schicht zu verbinden, und einer zweiten Silicidschicht auf der zweiten Diffusionsschicht.
Verfahren nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass die ersten leitfähigen Abstandshalter und die zweite leitfähige Schicht aus leitfähigem Silicium gebildet werden.
Verfahren nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, dass die dielektrische Gate-Schicht aus Siliciumoxid unter Verwendung von thermischer Oxidation oder CVD gebildet wird.
Verfahren nach einem der Ansprüche 1 bis 24, dadurch gekennzeichnet, dass statt der Nitridschicht in der dielektrischen ONO-Schicht eine Schicht aus irgendeinem anderen beliebigen isolierenden Material mit einer Ladungseinfangeigenschaft verwendet wird.